JP3560990B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP3560990B2 JP3560990B2 JP16291893A JP16291893A JP3560990B2 JP 3560990 B2 JP3560990 B2 JP 3560990B2 JP 16291893 A JP16291893 A JP 16291893A JP 16291893 A JP16291893 A JP 16291893A JP 3560990 B2 JP3560990 B2 JP 3560990B2
- Authority
- JP
- Japan
- Prior art keywords
- ccd
- poly
- film
- electrode
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 55
- 238000012546 transfer Methods 0.000 claims description 143
- 238000001444 catalytic combustion detection Methods 0.000 claims description 129
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 102
- 239000010410 layer Substances 0.000 claims description 42
- 239000002356 single layer Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000003860 storage Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 description 157
- 238000000034 method Methods 0.000 description 64
- 238000001459 lithography Methods 0.000 description 32
- 229910021332 silicide Inorganic materials 0.000 description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 31
- 229910052814 silicon oxide Inorganic materials 0.000 description 31
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 29
- 238000004519 manufacturing process Methods 0.000 description 28
- 230000008569 process Effects 0.000 description 23
- 229910052581 Si3N4 Inorganic materials 0.000 description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 18
- 238000010586 diagram Methods 0.000 description 17
- 230000010363 phase shift Effects 0.000 description 15
- 238000005530 etching Methods 0.000 description 14
- 238000001020 plasma etching Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000012071 phase Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910016006 MoSi Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- -1 TaSi Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、ＣＣＤを用いた固体撮像装置に係わり、特にＣＣＤの電極構造の改良をはかった固体撮像装置に関する。
【０００２】
【従来の技術】
近年、ビデオカメラや電子スチルカメラ等の撮像デバイスとして、ＣＣＤを用いた固体撮像装置が使用されている。この固体撮像装置は、入力した光を信号電荷に変換して蓄積する光電変換蓄積部を２次元配置し、蓄積された信号電荷を垂直ＣＣＤ及び水平ＣＣＤを通して取り出すものである。垂直ＣＣＤ及び水平ＣＣＤの構造は、次のようになっている。
【０００３】
図２３は従来の固体撮像装置の素子構造を示す断面図であり、（ａ）は垂直ＣＣＤ部、（ｂ）は水平ＣＣＤ部を示している。図中の１はＳｉ基板、２は第１層ポリＳｉ電極、３はシリコン酸化膜である。垂直ＣＣＤ及び水平ＣＣＤの各々の転送電極は、単層ポリＳｉで構成されている。このように垂直転送電極，水平転送電極共に単層ポリＳｉ電極構造を用いた場合、転送電極のギャップＲ，Ｓは通常リソグラフィの限界によって決まる最小寸法と等しく設計されるので、水平ＣＣＤの転送効率が悪くなり、ひいては水平ＣＣＤの駆動電圧の低電圧化が困難である。
【０００４】
図２４は従来の固体撮像装置の素子構造を示す断面図であり、（ａ）は垂直ＣＣＤ部、（ｂ）は水平ＣＣＤ部を示している。図中の４は第２層ポリＳｉ電極である。垂直ＣＣＤ及び水平ＣＣＤの各々の転送電極は２層オーバラップポリＳｉで構成されている。このように垂直転送電極，水平転送電極共にオーバラップポリＳｉ構造を用いるのは、転送電極間のギャップＲ，Ｓをリソグラフィの限界によって決まる最小寸法よりも小さくして、転送電極間の転送効率、特に水平ＣＣＤの転送効率を上げるためである。転送電極のギャップＲ，Ｓを決めるのは、第１層ポリＳｉと第２層ポリＳｉの間の層間絶縁膜であり、リソグラフィの限界によって決まる最小寸法よりも小さい。
【０００５】
一般に、２層ポリＳｉ構造においては、ポリＳｉ間のギャップは一般に耐圧の悪いポリＳｉの酸化膜である。このため、ポリＳｉ間の短絡が発生し、初期不良のほか、Ｂモード不良が多発し、固体撮像装置を用いているビデオカメラやスチルカメラの信頼性低下の原因となる。転送電極間ギャップは、電極形成プロセス及び耐圧（リーク電流等）によって制限される最小ギャップとなっていた。
【０００６】
ところで、最近のカメラの小型化及び軽量化のために、固体撮像装置の小型化が求められており、将来的には光電変換蓄積部のサイズを現在の９μｍセルから５μｍセル以下のセルへと微細化を進めていくことが求められている。このようなセルサイズの微細化に伴い、さらに転送効率のより一層の向上をはかるため、転送電極間ギャップは益々小さくなる傾向にある。
【０００７】
しかし、転送電極間ギャップが小さくなると、ポリＳｉ間の短絡が発生し、歩留り低下の原因となる。上記のいずれの従来例においても、水平ＣＣＤの転送電極間ギャップと垂直ＣＣＤのそれは同じである。そして、水平ＣＣＤに比べて垂直ＣＣＤはその面積が格段に大きいため、ポリＳｉ間の短絡は垂直ＣＣＤにおいて発生する。
【０００８】
また、ＣＣＤの転送電極として低抵抗化のために、ポリＳｉとシリサイドを積層したポリサイド構造を用いる方法があるが、この場合、シリサイドとポリＳｉで転送電極のギャップは同じとなっている。通常、転送電極のパターンをエッチングで形成した後、耐圧向上のために後酸化を行うが、シリサイドの酸化膜はポリＳｉの酸化膜よりも耐圧が低いため、転送電極間の耐圧が低くなり歩留りが低下するという問題があった。
【０００９】
【発明が解決しようとする課題】
このように従来、ＣＣＤの転送効率を向上させるために転送電極間ギャップを小さくすると、ポリＳｉ間の短絡が発生するため、転送電極間ギャップは電極形成プロセス及び耐圧（リーク電流等）によって制限される最小ギャップとなっている。そして、これがＣＣＤ（特に水平ＣＣＤ）の転送効率向上を妨げる要因となっていた。
【００１０】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、水平ＣＣＤの転送効率を十分に高くすることができ、かつ転送電極間短絡を抑制することのできる固体撮像装置を提供することにある。
【００１２】
【課題を解決するための手段】
上記課題を解決するために本発明は、次のような構成を採用している。
【００１３】
即ち本発明は、半導体基板上に２次元的に配列された複数の光電変換蓄積部と、これらの光電変換蓄積部から読み出された信号電荷を垂直方向に転送する複数本の垂直ＣＣＤと、これらの垂直ＣＣＤで転送された信号電荷を受け水平方向に転送する水平ＣＣＤとを備えた固体撮像装置において、水平ＣＣＤの転送電極のギャップを垂直ＣＣＤの転送電極のギャップよりも小さく設計してなることを特徴とする。
【００１４】
ここで、本発明の望ましい実施態様としては、次のものが上げられる。
【００１５】
（１） 垂直ＣＣＤの転送電極は単層ポリＳｉ構造であり、水平ＣＣＤの転送電極は２層ポリＳｉ構造であること。
【００１６】
（２） 垂直ＣＣＤ及び水平ＣＣＤ共に単層ポリＳｉ構造であるが、水平ＣＣＤの転送電極間ギャップを側壁残し技術によりリソグラフィの最小寸法よりも小さくしたこと。
【００１７】
（３） 垂直ＣＣＤ及び水平ＣＣＤ共に単層ポリＳｉ構造であるが、水平ＣＣＤの転送電極間ギャップを位相シフタを利用した露光技術により通常のリソグラフィの最小寸法よりも小さくしたこと。
【００１９】
【作用】
本発明によれば、高い転送効率を要求される水平ＣＣＤでは転送電極間ギャップが小さくなり、水平ＣＣＤに比して面積の大きな垂直ＣＣＤでは転送電極間ギャップは大きくなる。つまり、ポリＳｉ間の短絡が起こりやすい最小ギャップが水平ＣＣＤの転送電極のみに存在して、面積の大きな垂直ＣＣＤの転送電極には存在しない。従って、水平ＣＣＤの転送効率を十分に高くしながら、ポリＳｉ間の短絡の少ない、即ち歩留りの良い固体撮像装置を製造することが可能となる。
【００２０】
【実施例】
以下、本発明の実施例を図面を参照して説明する。
【００２１】
（実施例１）
図１及び図２は本発明の第１の実施例に係わる固体撮像装置の概略構成を説明するためのもので、図１（ａ）は垂直ＣＣＤ部の断面構造を示す図、図１（ｂ）は水平ＣＣＤ部の断面構造を示す図、さらに図２はこれらの両方を含む平面図である。
【００２２】
Ｓｉ基板１０の上にゲート絶縁膜１１を介して第１層ポリＳｉを堆積し、これをＲＩＥ等でパターニングすることにより第１層ポリＳｉ電極１２が形成されている。そして、この第１層ポリＳｉ電極１２で４相駆動の垂直ＣＣＤの転送電極が構成される。また、これらの上には、層間絶縁膜１３を介して第２層ポリＳｉを堆積し、これをＲＩＥ等でパターニングすることにより、第２層ポリＳｉ電極１４が形成されている。そして、第１層ポリＳｉ電極１２及び第２層ポリＳｉ電極１４から２相駆動の水平ＣＣＤの転送電極が構成される。これらの上には、絶縁膜１５が形成されている。
【００２３】
本実施例では垂直転送電極は、近年技術が進んでいるリソグラフィ技術で微細パターンの加工を行い、単層ポリＳｉ電極１２で構成されている。この場合、転送電極のギャップＲはリソグラフィで規定される最小寸法になる。水平転送電極は、電極間ギャップを垂直転送電極のそれよりも小さくするために、２層オーバラップポリＳｉ電極１２，１４で構成されている。２層オーバラップポリＳｉ構造では、転送電極のギャップＳを決めるのは、第１層ポリＳｉ電極１２と第２層ポリＳｉ電極１４の間の層間絶縁膜１３であり、リソグラフィの限界によって決まる最小寸法よりも小さい。この構造で、水平ＣＣＤの転送電極のギャップＳを垂直ＣＣＤの転送電極のギャップＲよりも小さくすることが可能となる。
【００２４】
一般に、単層ポリＳｉ構造は、転送効率の点で不利という欠点があるものの、２層ポリＳｉ構造に比べて加工が容易であり、かつ工程が短く単純な構造のためポリＳｉ間の短絡が少なく、固体撮像装置を歩留り良く製造することができる。この実施例では、水平転送電極に比べて面積の大きい垂直転送電極を単層ポリＳｉ構造とすることで、歩留り向上を可能としている。また、垂直転送電極は水平転送電極に比べて駆動周波数が低いので、単層ポリＳｉ構造にしても転送効率が問題となることはない。一方、水平転送電極には従来多用されてきた２層ポリＳｉ構造を採用しているので、水平転送電極の駆動周波数を高くしても、転送効率が問題となることはない。
【００２５】
このように本実施例によれば、垂直ＣＣＤの転送電極を単層ポリＳｉ構造、水平ＣＣＤの転送電極を２層ポリＳｉ構造としているので、垂直転送電極間ギャップＲよりも水平転送電極間ギャップＳを小さくすることができる。このため、水平ＣＣＤの転送効率を十分に高くすることができ、かつ転送電極間短絡を抑制することが可能となる。
【００２６】
（実施例２）
図３は本発明の第２の実施例の概略構成を模式的に示す断面図であり、（ａ）は垂直転送部、（ｂ）は水平転送部を示している。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００２７】
この実施例においては、垂直転送電極は、近年技術が進んでいるリソグラフィ技術で微細パターンの加工を行い、単層ポリＳｉ電極１２で構成されている。この場合、転送電極のギャップＲはリソグラフィで規定される最小寸法になる。
【００２８】
水平転送電極は、水平ＣＣＤの転送電極のギャップを垂直ＣＣＤのそれよりも小さくするために、側壁残しと呼ばれる工程で、単層ポリＳｉ電極１２で形成されている。側壁残し工程とは、単層ポリＳｉの上に形成したシリコン酸化膜２１をリソグラフィの最小寸法でパターニングしたのち、全面にシリコン窒化膜２２を堆積し、これをエッチバックしてシリコン酸化膜２１の側壁のみにシリコン窒化膜２２を残存させる工程である。
【００２９】
この実施例の場合、水平転送電極のギャップＳを決めるのは、リソグラフィで規定される最小寸法ではなく、側壁残し工程により、リソグラフィによって決まる最小寸法よりも小さい。この構造で、水平ＣＣＤの転送電極のギャップを垂直ＣＣＤのそれよりも小さくすることが可能である。
【００３０】
（実施例３）
図４は本発明の第３の実施例の概略構成を模式的に示す断面図であり、（ａ）は垂直転送部、（ｂ）は水平転送部を示している。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００３１】
この実施例では、垂直転送電極は、側壁残しと呼ばれる工程で、単層ポリＳｉ電極１２で構成されている。この場合、転送電極のギャップＲはリソグラフィで規定される最小寸法よりも小さくなる。水平転送電極は、水平ＣＣＤの転送電極のギャップを垂直ＣＣＤのそれよりも小さくするために、２層オーバラップポリＳｉ電極１２，１４で構成されている。
【００３２】
この実施例の場合、転送電極のギャップＳを決めるのは、リソグラフィで規定される最小寸法ではなく、それよりも小さく、さらに側壁残しで形成可能な電極間ギャップＲよりも小さい。この構造で、水平ＣＣＤの転送電極のギャップを垂直ＣＣＤのそれよりも小さくすることが可能である。
【００３３】
（実施例４）
図５は本発明の第４の実施例の概略構成を模式的に示す断面図であり、（ａ）は垂直転送部、（ｂ）は水平転送部を示している。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００３４】
この実施例では、垂直転送電極は、近年技術が進んでいるリソグラフィ技術で微細パターンの加工を行い、単層ポリＳｉ電極１２で構成されている。この場合、転送電極のギャップＲはリソグラフィで規定される最小寸法になる。水平転送電極は、水平ＣＣＤの転送電極のギャップを垂直ＣＣＤのそれよりも小さくするために、後述する位相シフト法を用いて、単層ポリＳｉ電極１２で構成されている。
【００３５】
この場合、水平転送電極のギャップＳは、リソグラフィで規定される最小寸法ではなく、通常のリソグラフィによって決まる最小寸法よりも小さい。この構造で水平ＣＣＤの転送電極のギャップを垂直ＣＣＤのそれよりも小さくすることが可能である。
【００３６】
位相シフト法では、通常のリソグラフィよりも微細な加工が可能であるが、例えば位相シフタの材料の欠陥などの要因のため、露光用マスクを作成することが難しいという欠点がある。このため、メモリのようなリダンダンシーが困難な固体撮像装置では、１箇所の露光用マスクの欠陥も許されないため、露光用マスクの製造が非常に困難である。しかしながら、水平転送電極は垂直転送電極に比べて加工面積が極めて少ないので、この実施例のように水平転送電極のみを位相シフト法で加工すれば、露光用マスクの製造歩留りを上げることができる。また、２層ポリＳｉ構造に比べポリＳｉ間短絡の少ない単層ＣＣＤの固体撮像装置を歩留り良く製造することができる。
【００３７】
（実施例５）
図６は本発明の第５の実施例の概略構成を模式的に示す断面図であり、（ａ）は垂直転送部、（ｂ）は水平転送部を示している。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００３８】
この実施例では、垂直転送電極は、近年技術が進んでいるリソグラフィ技術でパターンの加工を行い、Ｗシリサイド２４及びポリＳｉ１２のポリサイド構造の単層電極で構成されている。この場合、転送電極のギャップＲはリソグラフィで規定される最小寸法になる。
【００３９】
水平転送電極は、水平ＣＣＤの転送電極のギャップを垂直ＣＣＤのそれよりも小さくするために、２層オーバラップポリＳｉ電極１２，１５で構成されている。２層オーバラップポリＳｉ構造では、転送電極のギャップＳを決めるのは、第１層ポリＳｉと第２層ポリＳｉ間の層間絶縁膜であり、通常のリソグラフィの限界によって決まる最小寸法よりも小さい。
【００４０】
一般に、単層転送電極構造は２層オーバラップ転送電極構造に比べ、転送電極間の結合容量が小さいため、ＣＣＤの駆動周波数を高くすることが容易であるという長所を持つ。そのうえ、電極材料を低抵抗の材料にすれば、さらに駆動周波数を高くすることができる。例えば、通常用いられるポリＳｉから、Ｗシリサイドのポリサイド構造にすれば、周波数特性が非常に良くなる。例えば、ＨＤＴＶ用の固体撮像装置において、高画質を実現するためにＦＩＴ構造にする場合、ポリＳｉ構造では要求される周波数特性を満たすことが困難であるが、Ｗシリサイドのポリサイド構造にすれば、容易に要求される周波数特性を満たすことができる。
【００４１】
第５の実施例では、垂直ＣＣＤを例えばＷシリサイド等の低抵抗材料の電極を用いて単層電極構造にしたため、工程が短く、垂直ＣＣＤの電極間の短絡が少ない。また、水平ＣＣＤではポリＳｉの２層オーバラップ構造としているので、水平転送電極の駆動周波数を高くしても、転送効率が問題となることはない。以上の理由から、固体撮像装置を歩留り良く製造することができる。
【００４２】
（実施例６）
ＣＣＤ転送電極にポリサイドを用いた場合、シリサイドとその下のポリＳｉで転送電極間のギャップが同じ構造になっている。通常、転送電極のパターンをエッチングで形成した後、耐圧を向上させるために後酸化を行うが、一般にシリサイドの酸化膜は耐圧が悪いため、転送電極間の耐圧が悪くなることがある。以下の実施例では、この問題を解決している。
【００４３】
図７は、本発明の第６の実施例に係わる固体撮像装置のＣＣＤ部の構成を説明するためのもので、（ａ）は本実施例構造、（ｂ）は比較のための従来構造である。図中の３０はＳｉ基板、３１はゲート絶縁膜、３２はポリＳｉ膜、３３はＷシリサイド膜を示している。
【００４４】
本実施例では図７（ａ）に示すように、ＣＣＤの転送電極がポリサイド構造となっており、信号電荷の転送方向に隣り合うシリサイド３３のギャップＱが、ポリＳｉ３２のギャップＰよりも広く形成されている。このため、シリサイドを用いているにも拘らず、耐圧の良いＣＣＤ転送電極を歩留り良く製造することができる。
【００４５】
特にＣＣＤにおいては、転送効率を良くするため、転送電極の抵抗は小さいほど望ましく、また転送電極間のギャップが小さいほど望ましい。本実施例を適用した固体撮像装置は、低抵抗化のためのシリサイドの耐圧という問題を回避しつつ、ＣＣＤ転送電極間ギャップを小さくできるので、非常に有用である。また、固体撮像装置の微細化を進めた場合に、反応性イオンエッチングを用いてパターンを形成する場合、パターンのアスペクト比が小さくなるので、本実施例は有用である。
【００４６】
次に、本実施例の製造方法について、図８を参照して説明する。まず、図８（ａ）に示すように、シリコン基板３０上にゲート絶縁膜３１を形成し、このゲート絶縁膜３１の上にポリＳｉ膜３２を例えばＬＰＣＶＤ法によって形成し、ポリＳｉ膜３２上にＷＳｉ膜３３（シリサイド）を例えばスパッタにより形成し、ＷＳｉ膜３３上にＣＶＤなどの手段によってシリコン酸化膜３４を形成する。さらに、リソグラフィ工程によりＣＣＤ電極形成領域にレジストを形成し、酸化膜３４を選択エッチングし、レジスト剥離後に酸化膜３４をマスクとしてＷＳｉ膜３３を選択エッチングする。その後、耐圧を向上させるために、ＷＳｉ膜３３を後酸化する。３５はＷＳｉの酸化膜、３６はポリＳｉの酸化膜である。
【００４７】
次いで、図８（ｂ）に示すように、ＬＰＣＶＤ等の手段によって全面にＣＶＤ酸化膜３７を形成する。次いで、図８（ｃ）に示すように、酸化膜３７を全面エッチングし、ＷＳｉ膜３３及び酸化膜３４の側壁のみに酸化膜３７を残存させる。その後、酸化膜３４及び側壁の酸化膜３７をマスクとしてポリＳｉ膜３２を選択エッチングする。以上の工程により、図７に示すようなポリＳｉギャップよりもシリサイドギャップの方が広い構造を作成することができる。
【００４８】
なお、この製造方法ではシリサイドとしてＷＳｉを用いているが、ＭｏＳｉ，ＴａＳｉ，ＴｉＳｉでもよい。また、ＷＳｉをエッチングする際にポリＳｉのエッチングは行っていないが、途中までならばＷＳｉのエッチングの際に同時にポリＳｉをエッチングしてもよい。また、ＷＳｉをエッチングする際に酸化膜をマスクとしているが、酸化膜を用いずにレジストをマスクに直接ＷＳｉをエッチングしてもよい。
【００４９】
（実施例７）
図９は、本発明の第７の実施例に係わるポリサイド構造の製造工程を示す断面図である。なお、図８と同一部分には同一符号を付して、その詳しい説明は省略する。
【００５０】
まず、図９（ａ）に示すように、シリコン基板３０上にゲート絶縁膜３１を形成し、このゲート絶縁膜３１の上にポリＳｉ膜３２を例えばＬＰＣＶＤなどによって形成し、ポリＳｉ膜３２上にＷＳｉ（シリサイド）膜３３を例えばスパッタにより形成し、ＷＳｉ膜３３上にＣＶＤなどの手段によって酸化膜（図示せず）を形成する。さらに、リソグラフィ工程によりＣＣＤ電極形成領域上にレジストを形成して酸化膜を選択エッチングし、レジスト剥離後に酸化膜をマスクとしてＷＳｉ膜３３を選択エッチングする。その後、酸化膜を除去し、さらに耐圧を向上させるために、ＷＳｉ膜３３を後酸化する。
【００５１】
次いで、図９（ｂ）に示すように、ＬＰＣＶＤ等の手段によってＣＶＤ酸化膜３７を形成する。次いで、図９（ｃ）に示すように、酸化膜３７を全面エッチングし、ＷＳｉ膜３３の側壁のみに酸化膜３７を残存させる。その後、酸化膜３７をマスクとしてポリＳｉ膜３２を選択エッチングする。
【００５２】
このようにして、ポリＳｉ間のギャップよりもシリサイド間のギャップを広くしたポリサイド構造を実現することができ、第６の実施例と同様の効果が得られる。
【００５３】
（実施例８）
図１０は、本発明の第８の実施例に係わるポリサイド構造の例（３例）を示す断面図である。なお、図７と同一部分には同一符号を付して、その詳しい説明は省略する。
【００５４】
図１０（ａ）の実施例では、ＣＣＤ転送電極がポリサイド構造となっており、シリサイド３３及びポリＳｉ３２共にテーパの付いた構造になっており、転送方向に隣り合うシリサイド３３のギャップＱが、ポリＳｉ３２のギャップＰよりも広く形成されている。このため、第６の実施例と同様に、耐圧の良いＣＣＤ転送電極を歩留り良く製造することができる。
【００５５】
なお、この実施例ではシリサイド３３及びポリＳｉ３２共にテーパの付いた構造になっているが、必ずしも２層共にテーパが付いている必要はない。図１０（ｂ）の実施例では、ＣＣＤ転送電極がポリサイド構造となっており、シリサイド３３及びポリＳｉ３２のうち、ポリＳｉ３２のみテーパの付いた構造となっており、転送方向に隣り合うシリサイド３３のギャップＱが、ポリＳｉ３２のギャップＰよりも広く形成されている。このため、図１０（ａ）と同様に耐圧の良いＣＣＤ転送電極を製造することができる。
【００５６】
図８の製造方法では、シリサイド及びポリＳｉの形成をセルフアライン工程で行っているが、必ずしもセルフアラインで形成する必要はない。図１０（ｃ）では、ＣＣＤ転送電極がポリサイド構造となっており、シリサイドのＲＩＥとポリＳｉのＲＩＥがセルフアラインでないため、シリサイド間のギャップの中心と、ポリＳｉ間のギャップの中心がずれている。しかしながら、転送方向に隣り合うシリサイド３３のギャップＱがポリＳｉ３２のギャップＰよりも広く形成されているので、シリサイドを用いているにも拘らず、耐圧の良いＣＣＤ転送電極を歩留り良く製造することができる。
【００５７】
前述のように、ＣＣＤの動作のためには図１０（ｃ）におけるポリＳｉ間のギャップＰを狭く形成する必要があるが、狭いギャップを形成するためには、例えばリソグラフィ工程で位相シフト法を用いるなどの手段を用いればよい。図１１は位相シフト法の原理を示す図である。ハーフトーン型位相シフト法とシフタエッジ型位相シフト法を示すが、シフタエッジ型位相シフト法を用いれば、光の干渉を利用して、マスク上に露光波長以下のスケールのパターンを解像することが可能である。
【００５８】
図１２は図１１に示した位相シフト法を利用した固体撮像装置の製造工程を示す断面図である。まず、図１２（ａ）に示すように、シリコン基板３０上にゲート絶縁膜３１を形成し、このゲート絶縁膜３１上にポリＳｉ膜３２を例えばＬＰＣＶＤなどによって形成し、ポリＳｉ膜３２上にＷＳｉ（シリサイド）膜３３を例えばスパッタにより形成する。さらに、リソグラフィ工程によりＣＣＤ電極形成領域上にポジレジスト３８を形成し、ＷＳｉ膜３３を選択エッチングする。このとき、プロセスに余裕を持たせるためのオーバエッチングの結果、ポリＳｉ膜３２も多少エッチングされている。
【００５９】
次いで、図１２（ｂ）に示すようにレジスト３８を剥離した後、シフタエッジ位相シフト法を利用して、図１２（ｃ）に示すように露光波長以下の狭いスペースのあるネガレジスト３９をパターニングする。続いて、ネガレジスト３９をマスクとしてポリＳｉ膜３２を選択エッチングする。その後、レジスト３９を剥離することにより、図１２（ｄ）に示すような構造が得られる。
【００６０】
この製造方法では、シフタエッジ位相シフト法を用いてポリＳｉ膜３２のパターンを形成したが、レベンソン型位相シフト法を用いて形成してもよい。レベンソン型位相シフト法では、不規則なパターンのあるデバイスには適用が困難であるが、ＣＣＤ型固体撮像装置のポリＳｉ電極の場合、配線のパターンが単純であるので、半導体記憶装置で問題になっているデコーダの不規則パターンによる問題は容易に回避可能である。
【００６１】
（実施例９）
図１３（ａ）は本発明を適用した固体撮像装置の受光部の例を示す平面図である。シリサイドは斜線の領域に形成されている。この実施例では、受光部４１ではシリサイド３３とポリＳｉ３２のパターンのエッジは同じになっているが、一方ＣＣＤ転送電極ギャップは、本発明を適用しているのでシリサイド間のギャップＰの方がポリＳｉ間のギャップＱよりも広くなっている。
【００６２】
図１３（ｂ）は同図（ａ）の矢視Ａ−Ｂ−Ｃ断面図である。受光部４１ではシリサイド３３とポリＳｉ３２のパターンのエッジは同じになっているので、より開口率を上げることが可能であるので、感度の良い固体撮像装置を歩留まり良く製造できることになる。
【００６３】
図１４は、本実施例の製造工程を示す断面図である。まず、前記図８に示した製造工程に従って、ＣＣＤ転送電極間ギャップを形成する。この状態を図１４（ａ）に示す。次いで、図１４（ｂ）に示すように、リソグラフィ工程によって、レジスト４２で受光部をパターニングし、酸化膜３４及びシリサイド３３及びポリＳｉ３２を選択エッチングする。その後、図１４（ｃ）に示すように、レジスト４２を剥離する。
【００６４】
このように本実施例によれば、ポリサイド構造のＣＣＤ転送電極に関して、シリサイドの転送電極間ギャップをポリシリコンの転送電極間ギャップよりも広くすることにより、耐圧の向上したポリサイド構造のＣＣＤ転送電極を形成できるので、低スミアの固体撮像装置を歩留り良く製造することができる。
【００６５】
なお、第６〜第９の実施例においては、固体撮像装置のＣＣＤ電極に限るものではなく、ポリサイド構造を有すものであれば、各種の電極に適用することが可能である。
【００６６】
（実施例１０）
ＣＣＤ転送電極の加工方法として、ポリＳｉやＡｌ等の被加工膜上にＰＳＧ膜を形成し、これに溝を形成したのち、プラズマＣＶＤ法によりシリコン酸化膜を堆積し、弗化アンモン液でシリコン酸化膜を全面エッチングしてシリコン酸化膜にＰＳＧ膜の溝よりも狭い溝を形成し、これをマスクに被加工膜を選択エッチングする技術がある。しかしこの場合、幅の狭い溝を形成するのにマスクとして利用した物質層（ＰＳＧ及びシリコン酸化膜）を最終的に除去するのが面倒であった。
【００６７】
以下の実施例では、この問題を解決している。図１５，１６は本発明を適用してＡｌ配線のパターンを形成した実施例を示す工程断面図である。まず、図１５（ａ）に示すように、シリコン基板５１上に層間絶縁膜となるシリコン酸化膜５２を気相成長法などにより形成した後、このシリコン酸化膜５２上にＡｌ膜（被加工膜）５３を例えばスパッタ法により形成する。その後、シリコン酸化膜５４を例えば気相成長法などにより形成し、さらにシリコン窒化膜５５を例えば気相成長法などにより形成する。続いて、リソグラフィ工程によりＡｌ配線形成領域上にレジスト５６を形成する。
【００６８】
次いで、図１５（ｂ）に示すように、レジスト５６をマスクとして反応性エッチング技術を用いてシリコン窒化膜５５を選択エッチングして、シリコン窒化膜５５に溝５８を形成する。続いて、レジスト５６を除去した後、全面に例えば気相成長法によりシリコン窒化膜５７を堆積する。
【００６９】
次いで、反応性イオンエッチング技術を用い、シリコン窒化膜５７を全面エッチングすると、溝５８の中央部ではシリコン窒化膜５７の厚さが薄いため図１５（ｃ）に示すように、溝５８の中心部に幅の狭い溝５９が形成される。
【００７０】
次いで、例えば反応性エッチング技術を用い、シリコン窒化膜５７をマスクとして酸化シリコン膜５４を選択エッチングすると、図１６（ａ）に示すように、酸化シリコン膜５４に、溝５９と幅のほぼ等しい溝６０が形成される。
【００７１】
次いで、例えば酸化シリコン膜５４と選択性のある反応性イオンエッチング技術を用い、図１６（ｂ）に示すように、シリコン窒化膜５５及びシリコン窒化膜５７を除去する。続いて、例えば反応性エッチング技術を用い、酸化シリコン膜５４をマスクとして全面エッチングすると、図１６（ｃ）に示すように、Ａｌ配線パターンが形成されることになる。
【００７２】
この実施例によれば、Ａｌ膜５３からなるＡｌ配線のピッチを変えることなく配線間隔を小さくすることができ、これによりＡｌ配線パターンの集積度を上げることができる。そのうえ、工程で使用したシリコン窒化膜５５及びシリコン窒化膜５７を容易に除去することができ、例えば次の工程で他の配線のパターンを形成する場合、段差が小さいので配線の段差部での断線などの不良の低減が可能で、信頼性の高い製品を歩留り良く製造することができる。
【００７３】
即ち、通常のリソグラフィで規定される微細パターン最小寸法よりも微細な溝を形成することができ、なおかつ前記工程で幅の狭い溝を形成するのにマスクとして利用した厚さの厚い物質層を、微細なパターンの形成後に残さないことができる。このため、配線パターン形成に利用した場合、配線のピッチを変えることなく配線幅を太くすることができ、集積度の向上をはかり得る上に、配線形成後の段差を小さくすることができ、その後の工程においてパターンの形成が容易になる。従って、信頼性の向上及び製品の歩留り向上に寄与し得るなどの効果がある。
【００７４】
（実施例１１）
図１７，１８は本発明を単層ＣＣＤを有する固体撮像装置の電極パターンの形成に適用した実施例を示す断面図である。まず、図１７（ａ）に示すように、シリコン基板６１上に層間絶縁膜となる酸化シリコン膜６２を気相成長などの手段で形成した後、この酸化シリコン膜６２上にポリＳｉ膜６３を例えば蒸着などの手段で形成する。その後、シリコン窒化膜６４を例えば気相成長などの手段で形成し、さらに酸化シリコン膜６５を形成する。続いて、リソグラフィ工程によりポリＳｉ電極パターン形成領域上にレジスト６６を形成する。
【００７５】
次いで、図１７（ｂ）に示すように、レジスト６６をマスクとして反応性イオンエッチング技術を用いて酸化シリコン膜６５を選択エッチングして、酸化シリコン膜６５に溝６８を形成する。続いて、レジスト６６を除去した後、全面に例えば気相成長法により酸化シリコン膜６７を堆積する。
【００７６】
次いで、例えば反応性イオンエッチング技術を用いて酸化シリコン膜６７を全面エッチングすると、溝６８の中央部では酸化シリコン膜６７の厚さが薄いため、図１７（ｃ）に示すように、溝６８の中心部に溝６８より幅の狭い溝６９が形成される。
【００７７】
次いで、例えば反応性イオンエッチング技術を用い、酸化シリコン膜６７をマスクとしてシリコン窒化膜６４を全面エッチングすると、図１８（ａ）に示すように、シリコン窒化膜６４に、溝６９と幅のほぼ等しい溝７０が形成される。
【００７８】
次いで、例えば酸化シリコンと選択性のある反応性イオンエッチング技術を用い、図１８（ｂ）に示すように、酸化シリコン膜６５及び酸化シリコン膜６７を除去する。続いて、例えば反応性イオンエッチング技術を用い、シリコン窒化膜６４をマスクとして全面エッチングすると、図１８（ｃ）に示すように、ポリＳｉ電極パターンが形成されることになる。
【００７９】
この実施例によれば、ポリＳｉ膜６３からなるポリＳｉ電極のピッチを変えることなく、電極間隔を小さくすることができ、これによりポリＳｉ電極パターンの集積度を上げることができる。そのうえ、工程で使用した酸化シリコン膜６５及び酸化シリコン膜６７を容易に除去することができ、次の工程で遮光膜のパターンを形成する場合、段差が小さいので遮光膜の段差部での段切れなどの不良の低減が可能で、偽信号が少なく信頼性の高い固体撮像装置を歩留り良く製造することができる。
【００８０】
図１９は、本発明を適用して製造した単層ＣＣＤを有する固体撮像装置の断面図の例（ｂ）と、従来の工程で製造した単層ＣＣＤを有する固体撮像装置の断面図の例（ａ）である。図中の７１はシリコン基板、７２はゲート絶縁膜、７３はポリＳｉ膜（ＣＣＤ電極）、７４はＰＳＧ膜、７５は酸化シリコン膜（層間絶縁膜）、７６はＡｌ膜（遮光膜）、７７は酸化シリコン膜である。
【００８１】
従来技術で製造した場合、図１９（ａ）に示すように、電極パターン７３の形成後に電極パターン上に厚さの厚い物質層７４，７７が残っているため、Ａｌ遮光膜７６で電極上を覆った場合に段差が大きいので、遮光膜の段差部での段切れなどの不良が起こり易いという欠点があった。
【００８２】
一方、本発明を適用して製造した場合、マスク材の除去可能であるので、図１９（ｂ）に示すように、電極パターン７３の形成後に電極パターン上には厚さの厚い物質層が残っていないので、Ａｌ遮光膜７６で電極上を覆った場合でも、従来技術に比べて段差が小さく、遮光膜の段差部での段切れなどの不良を低減し易いという長所がある。
【００８３】
図２０は、単層ＣＣＤを有する固体撮像装置の典型的な平面パターンを示す図であり、７８はＣＣＤ電極、７９は受光部を示している。ＣＣＤ型固体撮像装置では、通常イメージ部の平面パターンは図２０に示すように電極の幅Ｍ及びＮが、電極間隔Ｌに比べて大きいので、リソグラフィで規定される最小パターン寸法より小さい電極間隔を形成可能な本発明は特に有効である。
【００８４】
なお、第１０及び第１１の実施例においては、固体撮像装置のＣＣＤ部に限らず、極めて小さいキャップを有する電極パターンの形成に適用することが可能である。
【００８５】
（実施例１２）
２相駆動のＣＣＤを単相電極で形成するときには、ＣＣＤのチャネル部を形成した後に電位段差を作るために不純物のイオン注入を行う。この後に、転送ゲートをパターニング形成する。このとき、電位段差と転送電極との合わせが問題となる。即ち、電位段差と転送電極との合わせずれによって、電極下にポテンシャルのポケットやバリヤができてしまい、転送効率を劣化させる原因となっていた。さらに、単層電極を形成するには電極間の間隙を０．３μｍ以下にする微細リソグラフィ技術が必須となるが、このサイズのスペースを形成するにはエキシマレーザ若しくは電子ビームによるパターニングが必要であり、量産化には向いていないという問題があった。
【００８６】
以下の実施例では、この問題を解決している。図２１及び図２２は本実施例に係わる固体撮像装置のＣＣＤ部の製造工程を示す断面図である。まず、図２１（ａ）に示すように、半導体基板８１上に光電変換部及び信号電荷転送部（図示せず）を形成した後に、ゲート絶縁膜８２を介して第１ポリＳｉ膜８３をＣＶＤ法で１００〜６００ｎｍ堆積する。
【００８７】
次いで、図２１（ｂ）に示すように、ポリＳｉ膜８３上にＳｉＯ２ 膜８４を例えばＣＶＤ法で１００〜６００ｎｍ堆積させ、フォトエッチング工程によりパターニングされたフォトレジストをマスクとしてＣＶＤ−ＳｉＯ２ 膜８４をエッチングする。
【００８８】
次いで、図２１（ｃ）に示すように、フォトレジストを除去した後、さらにこの上部に第３の薄膜としてＳｉＮ膜８５を１００〜４００ｎｍ堆積させる。ＳｉＮ膜８５は所望の間隙に変換差を加えた膜厚とする。次いで、図２１（ｄ）に示すように、ＳｉＮ膜８５を異方性エッチングする。エッチング量を適宜選ぶことにより、ＣＶＤ−ＳｉＯ２ 膜８４の側壁に細いＳｉＮ膜８５１ が残る。
【００８９】
この状態でチャネル部全面に例えば燐（Ｐ）を５００ｋｅＶ〜１ＭｅＶの高加速度でイオン注入を行う。イオン注入の加速度はポリシリコンの膜厚や所望の拡散層の深さを鑑みて決める。このような高加速度でのイオン注入を行うと、ポリシリコン内をイオンが透過するが、ＳｉＯ２ はイオンをブロックするので、図２１（ｅ）に示すように、ＳｉＯ２ 部分にセルフアラインで基板内部に拡散層８９を形成することができる。
【００９０】
次いで、図２２（ａ）に示すように、ＮＨ４ Ｆを用いてＳｉＯ２ 膜８４をエッチング除去する。この状態でＳｉＮの残膜８５１ をマスクとして、図２２（ｂ）に示すように、ポリＳｉ膜８３上に選択酸化により酸化膜８６を形成する。次いで、図２２（ｃ）に示すようにＳｉＮ膜８５１ をエッチング除去した後に、図２２（ｄ）に示すように異方性エッチングでポリＳｉ膜８３をパターニングする。そして、図２２（ｅ）に示すように、断面に酸化膜を成長させて単層ゲートＣＣＤが得られる。
【００９１】
かくして本実施例によれば、転送電極毎にセルフアラインで電位段差が形成できるので、合わせずれによる転送効率の低下がない。また、第３の薄膜の膜厚分のスペース形成が可能になる。
【００９２】
【発明の効果】
以上詳述したように本発明によれば、水平ＣＣＤの転送電極間のギャップを垂直ＣＣＤの転送電極間のギャップよりも小さく設計することにより、水平ＣＣＤの転送効率を十分に高くすることができ、かつ転送電極間短絡を抑制することのできる固体撮像装置を実現することが可能となる。
【図面の簡単な説明】
【図１】第１の実施例に係わる固体撮像装置のＣＣＤ部の断面構成を示す図。
【図２】第１の実施例におけるＣＣＤ部の平面構成を示す図。
【図３】第２の実施例に係わる固体撮像装置のＣＣＤ部の断面構成を示す図。
【図４】第３の実施例に係わる固体撮像装置のＣＣＤ部の断面構成を示す図。
【図５】第４の実施例に係わる固体撮像装置のＣＣＤ部の断面構成を示す図。
【図６】第５の実施例に係わる固体撮像装置のＣＣＤ部の断面構成を示す図。
【図７】第６の実施例に係わる固体撮像装置のＣＣＤ部の断面構成を従来例と比較して示す図。
【図８】第６の実施例の製造工程を示す断面図。
【図９】第７の実施例に係わるポリサイド構造の製造工程を示す断面図。
【図１０】本発明の第８の実施例に係わるポリサイド構造の例（３例）を示す断面図。
【図１１】位相シフト法の原理を示す模式図。
【図１２】位相シフト法を利用した固体撮像装置の製造工程を示す断面図。
【図１３】第９の実施例に係わる固体撮像装置の受光部構成を示す図。
【図１４】第９の実施例の製造工程を示す断面図。
【図１５】第１０の実施例に係わるＡｌ配線パターンの製造工程の前半を示す断面図。
【図１６】第１０の実施例に係わるＡｌ配線パターンの製造工程の後半を示す断面図。
【図１７】第１１の実施例に係わる固体撮像装置の製造工程の前半を示す断面図。
【図１８】第１１の実施例に係わる固体撮像装置の製造工程の後半を示す断面図。
【図１９】第１１の実施例により製造した単層ＣＣＤを有する固体撮像装置の断面構成を従来例と比較して示す図。
【図２０】単層ＣＣＤを有する固体撮像装置の典型的な平面パターンを示す図。
【図２１】第１２の実施例に係わる固体撮像装置の製造工程の前半を示す断面図。
【図２２】第１２の実施例に係わる固体撮像装置の製造工程の後半を示す断面図。
【図２３】従来の固体撮像装置の単層ポリＳｉによるＣＣＤ部の断面構成を示す図。
【図２４】従来の固体撮像装置の２層ポリＳｉによるＣＣＤ部の断面構成を示す図。
【符号の説明】
１０，３０…Ｓｉ基板
１１，３１…ゲート絶縁膜
１２，３２…第１層ポリＳｉ電極
１３…層間絶縁膜
１４…第２層ポリＳｉ膜
１５…絶縁膜
２１…シリコン酸化膜
２２…シリコン窒化膜
３３…ＷＳｉ膜
３４…シリコン酸化膜
３５…ＷＳｉの酸化膜
３６…ポリＳｉの酸化膜
３７…酸化膜
３８，３９…レジスト
４１…受光部
【産業上の利用分野】
本発明は、ＣＣＤを用いた固体撮像装置に係わり、特にＣＣＤの電極構造の改良をはかった固体撮像装置に関する。
【０００２】
【従来の技術】
近年、ビデオカメラや電子スチルカメラ等の撮像デバイスとして、ＣＣＤを用いた固体撮像装置が使用されている。この固体撮像装置は、入力した光を信号電荷に変換して蓄積する光電変換蓄積部を２次元配置し、蓄積された信号電荷を垂直ＣＣＤ及び水平ＣＣＤを通して取り出すものである。垂直ＣＣＤ及び水平ＣＣＤの構造は、次のようになっている。
【０００３】
図２３は従来の固体撮像装置の素子構造を示す断面図であり、（ａ）は垂直ＣＣＤ部、（ｂ）は水平ＣＣＤ部を示している。図中の１はＳｉ基板、２は第１層ポリＳｉ電極、３はシリコン酸化膜である。垂直ＣＣＤ及び水平ＣＣＤの各々の転送電極は、単層ポリＳｉで構成されている。このように垂直転送電極，水平転送電極共に単層ポリＳｉ電極構造を用いた場合、転送電極のギャップＲ，Ｓは通常リソグラフィの限界によって決まる最小寸法と等しく設計されるので、水平ＣＣＤの転送効率が悪くなり、ひいては水平ＣＣＤの駆動電圧の低電圧化が困難である。
【０００４】
図２４は従来の固体撮像装置の素子構造を示す断面図であり、（ａ）は垂直ＣＣＤ部、（ｂ）は水平ＣＣＤ部を示している。図中の４は第２層ポリＳｉ電極である。垂直ＣＣＤ及び水平ＣＣＤの各々の転送電極は２層オーバラップポリＳｉで構成されている。このように垂直転送電極，水平転送電極共にオーバラップポリＳｉ構造を用いるのは、転送電極間のギャップＲ，Ｓをリソグラフィの限界によって決まる最小寸法よりも小さくして、転送電極間の転送効率、特に水平ＣＣＤの転送効率を上げるためである。転送電極のギャップＲ，Ｓを決めるのは、第１層ポリＳｉと第２層ポリＳｉの間の層間絶縁膜であり、リソグラフィの限界によって決まる最小寸法よりも小さい。
【０００５】
一般に、２層ポリＳｉ構造においては、ポリＳｉ間のギャップは一般に耐圧の悪いポリＳｉの酸化膜である。このため、ポリＳｉ間の短絡が発生し、初期不良のほか、Ｂモード不良が多発し、固体撮像装置を用いているビデオカメラやスチルカメラの信頼性低下の原因となる。転送電極間ギャップは、電極形成プロセス及び耐圧（リーク電流等）によって制限される最小ギャップとなっていた。
【０００６】
ところで、最近のカメラの小型化及び軽量化のために、固体撮像装置の小型化が求められており、将来的には光電変換蓄積部のサイズを現在の９μｍセルから５μｍセル以下のセルへと微細化を進めていくことが求められている。このようなセルサイズの微細化に伴い、さらに転送効率のより一層の向上をはかるため、転送電極間ギャップは益々小さくなる傾向にある。
【０００７】
しかし、転送電極間ギャップが小さくなると、ポリＳｉ間の短絡が発生し、歩留り低下の原因となる。上記のいずれの従来例においても、水平ＣＣＤの転送電極間ギャップと垂直ＣＣＤのそれは同じである。そして、水平ＣＣＤに比べて垂直ＣＣＤはその面積が格段に大きいため、ポリＳｉ間の短絡は垂直ＣＣＤにおいて発生する。
【０００８】
また、ＣＣＤの転送電極として低抵抗化のために、ポリＳｉとシリサイドを積層したポリサイド構造を用いる方法があるが、この場合、シリサイドとポリＳｉで転送電極のギャップは同じとなっている。通常、転送電極のパターンをエッチングで形成した後、耐圧向上のために後酸化を行うが、シリサイドの酸化膜はポリＳｉの酸化膜よりも耐圧が低いため、転送電極間の耐圧が低くなり歩留りが低下するという問題があった。
【０００９】
【発明が解決しようとする課題】
このように従来、ＣＣＤの転送効率を向上させるために転送電極間ギャップを小さくすると、ポリＳｉ間の短絡が発生するため、転送電極間ギャップは電極形成プロセス及び耐圧（リーク電流等）によって制限される最小ギャップとなっている。そして、これがＣＣＤ（特に水平ＣＣＤ）の転送効率向上を妨げる要因となっていた。
【００１０】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、水平ＣＣＤの転送効率を十分に高くすることができ、かつ転送電極間短絡を抑制することのできる固体撮像装置を提供することにある。
【００１２】
【課題を解決するための手段】
上記課題を解決するために本発明は、次のような構成を採用している。
【００１３】
即ち本発明は、半導体基板上に２次元的に配列された複数の光電変換蓄積部と、これらの光電変換蓄積部から読み出された信号電荷を垂直方向に転送する複数本の垂直ＣＣＤと、これらの垂直ＣＣＤで転送された信号電荷を受け水平方向に転送する水平ＣＣＤとを備えた固体撮像装置において、水平ＣＣＤの転送電極のギャップを垂直ＣＣＤの転送電極のギャップよりも小さく設計してなることを特徴とする。
【００１４】
ここで、本発明の望ましい実施態様としては、次のものが上げられる。
【００１５】
（１） 垂直ＣＣＤの転送電極は単層ポリＳｉ構造であり、水平ＣＣＤの転送電極は２層ポリＳｉ構造であること。
【００１６】
（２） 垂直ＣＣＤ及び水平ＣＣＤ共に単層ポリＳｉ構造であるが、水平ＣＣＤの転送電極間ギャップを側壁残し技術によりリソグラフィの最小寸法よりも小さくしたこと。
【００１７】
（３） 垂直ＣＣＤ及び水平ＣＣＤ共に単層ポリＳｉ構造であるが、水平ＣＣＤの転送電極間ギャップを位相シフタを利用した露光技術により通常のリソグラフィの最小寸法よりも小さくしたこと。
【００１９】
【作用】
本発明によれば、高い転送効率を要求される水平ＣＣＤでは転送電極間ギャップが小さくなり、水平ＣＣＤに比して面積の大きな垂直ＣＣＤでは転送電極間ギャップは大きくなる。つまり、ポリＳｉ間の短絡が起こりやすい最小ギャップが水平ＣＣＤの転送電極のみに存在して、面積の大きな垂直ＣＣＤの転送電極には存在しない。従って、水平ＣＣＤの転送効率を十分に高くしながら、ポリＳｉ間の短絡の少ない、即ち歩留りの良い固体撮像装置を製造することが可能となる。
【００２０】
【実施例】
以下、本発明の実施例を図面を参照して説明する。
【００２１】
（実施例１）
図１及び図２は本発明の第１の実施例に係わる固体撮像装置の概略構成を説明するためのもので、図１（ａ）は垂直ＣＣＤ部の断面構造を示す図、図１（ｂ）は水平ＣＣＤ部の断面構造を示す図、さらに図２はこれらの両方を含む平面図である。
【００２２】
Ｓｉ基板１０の上にゲート絶縁膜１１を介して第１層ポリＳｉを堆積し、これをＲＩＥ等でパターニングすることにより第１層ポリＳｉ電極１２が形成されている。そして、この第１層ポリＳｉ電極１２で４相駆動の垂直ＣＣＤの転送電極が構成される。また、これらの上には、層間絶縁膜１３を介して第２層ポリＳｉを堆積し、これをＲＩＥ等でパターニングすることにより、第２層ポリＳｉ電極１４が形成されている。そして、第１層ポリＳｉ電極１２及び第２層ポリＳｉ電極１４から２相駆動の水平ＣＣＤの転送電極が構成される。これらの上には、絶縁膜１５が形成されている。
【００２３】
本実施例では垂直転送電極は、近年技術が進んでいるリソグラフィ技術で微細パターンの加工を行い、単層ポリＳｉ電極１２で構成されている。この場合、転送電極のギャップＲはリソグラフィで規定される最小寸法になる。水平転送電極は、電極間ギャップを垂直転送電極のそれよりも小さくするために、２層オーバラップポリＳｉ電極１２，１４で構成されている。２層オーバラップポリＳｉ構造では、転送電極のギャップＳを決めるのは、第１層ポリＳｉ電極１２と第２層ポリＳｉ電極１４の間の層間絶縁膜１３であり、リソグラフィの限界によって決まる最小寸法よりも小さい。この構造で、水平ＣＣＤの転送電極のギャップＳを垂直ＣＣＤの転送電極のギャップＲよりも小さくすることが可能となる。
【００２４】
一般に、単層ポリＳｉ構造は、転送効率の点で不利という欠点があるものの、２層ポリＳｉ構造に比べて加工が容易であり、かつ工程が短く単純な構造のためポリＳｉ間の短絡が少なく、固体撮像装置を歩留り良く製造することができる。この実施例では、水平転送電極に比べて面積の大きい垂直転送電極を単層ポリＳｉ構造とすることで、歩留り向上を可能としている。また、垂直転送電極は水平転送電極に比べて駆動周波数が低いので、単層ポリＳｉ構造にしても転送効率が問題となることはない。一方、水平転送電極には従来多用されてきた２層ポリＳｉ構造を採用しているので、水平転送電極の駆動周波数を高くしても、転送効率が問題となることはない。
【００２５】
このように本実施例によれば、垂直ＣＣＤの転送電極を単層ポリＳｉ構造、水平ＣＣＤの転送電極を２層ポリＳｉ構造としているので、垂直転送電極間ギャップＲよりも水平転送電極間ギャップＳを小さくすることができる。このため、水平ＣＣＤの転送効率を十分に高くすることができ、かつ転送電極間短絡を抑制することが可能となる。
【００２６】
（実施例２）
図３は本発明の第２の実施例の概略構成を模式的に示す断面図であり、（ａ）は垂直転送部、（ｂ）は水平転送部を示している。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００２７】
この実施例においては、垂直転送電極は、近年技術が進んでいるリソグラフィ技術で微細パターンの加工を行い、単層ポリＳｉ電極１２で構成されている。この場合、転送電極のギャップＲはリソグラフィで規定される最小寸法になる。
【００２８】
水平転送電極は、水平ＣＣＤの転送電極のギャップを垂直ＣＣＤのそれよりも小さくするために、側壁残しと呼ばれる工程で、単層ポリＳｉ電極１２で形成されている。側壁残し工程とは、単層ポリＳｉの上に形成したシリコン酸化膜２１をリソグラフィの最小寸法でパターニングしたのち、全面にシリコン窒化膜２２を堆積し、これをエッチバックしてシリコン酸化膜２１の側壁のみにシリコン窒化膜２２を残存させる工程である。
【００２９】
この実施例の場合、水平転送電極のギャップＳを決めるのは、リソグラフィで規定される最小寸法ではなく、側壁残し工程により、リソグラフィによって決まる最小寸法よりも小さい。この構造で、水平ＣＣＤの転送電極のギャップを垂直ＣＣＤのそれよりも小さくすることが可能である。
【００３０】
（実施例３）
図４は本発明の第３の実施例の概略構成を模式的に示す断面図であり、（ａ）は垂直転送部、（ｂ）は水平転送部を示している。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００３１】
この実施例では、垂直転送電極は、側壁残しと呼ばれる工程で、単層ポリＳｉ電極１２で構成されている。この場合、転送電極のギャップＲはリソグラフィで規定される最小寸法よりも小さくなる。水平転送電極は、水平ＣＣＤの転送電極のギャップを垂直ＣＣＤのそれよりも小さくするために、２層オーバラップポリＳｉ電極１２，１４で構成されている。
【００３２】
この実施例の場合、転送電極のギャップＳを決めるのは、リソグラフィで規定される最小寸法ではなく、それよりも小さく、さらに側壁残しで形成可能な電極間ギャップＲよりも小さい。この構造で、水平ＣＣＤの転送電極のギャップを垂直ＣＣＤのそれよりも小さくすることが可能である。
【００３３】
（実施例４）
図５は本発明の第４の実施例の概略構成を模式的に示す断面図であり、（ａ）は垂直転送部、（ｂ）は水平転送部を示している。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００３４】
この実施例では、垂直転送電極は、近年技術が進んでいるリソグラフィ技術で微細パターンの加工を行い、単層ポリＳｉ電極１２で構成されている。この場合、転送電極のギャップＲはリソグラフィで規定される最小寸法になる。水平転送電極は、水平ＣＣＤの転送電極のギャップを垂直ＣＣＤのそれよりも小さくするために、後述する位相シフト法を用いて、単層ポリＳｉ電極１２で構成されている。
【００３５】
この場合、水平転送電極のギャップＳは、リソグラフィで規定される最小寸法ではなく、通常のリソグラフィによって決まる最小寸法よりも小さい。この構造で水平ＣＣＤの転送電極のギャップを垂直ＣＣＤのそれよりも小さくすることが可能である。
【００３６】
位相シフト法では、通常のリソグラフィよりも微細な加工が可能であるが、例えば位相シフタの材料の欠陥などの要因のため、露光用マスクを作成することが難しいという欠点がある。このため、メモリのようなリダンダンシーが困難な固体撮像装置では、１箇所の露光用マスクの欠陥も許されないため、露光用マスクの製造が非常に困難である。しかしながら、水平転送電極は垂直転送電極に比べて加工面積が極めて少ないので、この実施例のように水平転送電極のみを位相シフト法で加工すれば、露光用マスクの製造歩留りを上げることができる。また、２層ポリＳｉ構造に比べポリＳｉ間短絡の少ない単層ＣＣＤの固体撮像装置を歩留り良く製造することができる。
【００３７】
（実施例５）
図６は本発明の第５の実施例の概略構成を模式的に示す断面図であり、（ａ）は垂直転送部、（ｂ）は水平転送部を示している。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００３８】
この実施例では、垂直転送電極は、近年技術が進んでいるリソグラフィ技術でパターンの加工を行い、Ｗシリサイド２４及びポリＳｉ１２のポリサイド構造の単層電極で構成されている。この場合、転送電極のギャップＲはリソグラフィで規定される最小寸法になる。
【００３９】
水平転送電極は、水平ＣＣＤの転送電極のギャップを垂直ＣＣＤのそれよりも小さくするために、２層オーバラップポリＳｉ電極１２，１５で構成されている。２層オーバラップポリＳｉ構造では、転送電極のギャップＳを決めるのは、第１層ポリＳｉと第２層ポリＳｉ間の層間絶縁膜であり、通常のリソグラフィの限界によって決まる最小寸法よりも小さい。
【００４０】
一般に、単層転送電極構造は２層オーバラップ転送電極構造に比べ、転送電極間の結合容量が小さいため、ＣＣＤの駆動周波数を高くすることが容易であるという長所を持つ。そのうえ、電極材料を低抵抗の材料にすれば、さらに駆動周波数を高くすることができる。例えば、通常用いられるポリＳｉから、Ｗシリサイドのポリサイド構造にすれば、周波数特性が非常に良くなる。例えば、ＨＤＴＶ用の固体撮像装置において、高画質を実現するためにＦＩＴ構造にする場合、ポリＳｉ構造では要求される周波数特性を満たすことが困難であるが、Ｗシリサイドのポリサイド構造にすれば、容易に要求される周波数特性を満たすことができる。
【００４１】
第５の実施例では、垂直ＣＣＤを例えばＷシリサイド等の低抵抗材料の電極を用いて単層電極構造にしたため、工程が短く、垂直ＣＣＤの電極間の短絡が少ない。また、水平ＣＣＤではポリＳｉの２層オーバラップ構造としているので、水平転送電極の駆動周波数を高くしても、転送効率が問題となることはない。以上の理由から、固体撮像装置を歩留り良く製造することができる。
【００４２】
（実施例６）
ＣＣＤ転送電極にポリサイドを用いた場合、シリサイドとその下のポリＳｉで転送電極間のギャップが同じ構造になっている。通常、転送電極のパターンをエッチングで形成した後、耐圧を向上させるために後酸化を行うが、一般にシリサイドの酸化膜は耐圧が悪いため、転送電極間の耐圧が悪くなることがある。以下の実施例では、この問題を解決している。
【００４３】
図７は、本発明の第６の実施例に係わる固体撮像装置のＣＣＤ部の構成を説明するためのもので、（ａ）は本実施例構造、（ｂ）は比較のための従来構造である。図中の３０はＳｉ基板、３１はゲート絶縁膜、３２はポリＳｉ膜、３３はＷシリサイド膜を示している。
【００４４】
本実施例では図７（ａ）に示すように、ＣＣＤの転送電極がポリサイド構造となっており、信号電荷の転送方向に隣り合うシリサイド３３のギャップＱが、ポリＳｉ３２のギャップＰよりも広く形成されている。このため、シリサイドを用いているにも拘らず、耐圧の良いＣＣＤ転送電極を歩留り良く製造することができる。
【００４５】
特にＣＣＤにおいては、転送効率を良くするため、転送電極の抵抗は小さいほど望ましく、また転送電極間のギャップが小さいほど望ましい。本実施例を適用した固体撮像装置は、低抵抗化のためのシリサイドの耐圧という問題を回避しつつ、ＣＣＤ転送電極間ギャップを小さくできるので、非常に有用である。また、固体撮像装置の微細化を進めた場合に、反応性イオンエッチングを用いてパターンを形成する場合、パターンのアスペクト比が小さくなるので、本実施例は有用である。
【００４６】
次に、本実施例の製造方法について、図８を参照して説明する。まず、図８（ａ）に示すように、シリコン基板３０上にゲート絶縁膜３１を形成し、このゲート絶縁膜３１の上にポリＳｉ膜３２を例えばＬＰＣＶＤ法によって形成し、ポリＳｉ膜３２上にＷＳｉ膜３３（シリサイド）を例えばスパッタにより形成し、ＷＳｉ膜３３上にＣＶＤなどの手段によってシリコン酸化膜３４を形成する。さらに、リソグラフィ工程によりＣＣＤ電極形成領域にレジストを形成し、酸化膜３４を選択エッチングし、レジスト剥離後に酸化膜３４をマスクとしてＷＳｉ膜３３を選択エッチングする。その後、耐圧を向上させるために、ＷＳｉ膜３３を後酸化する。３５はＷＳｉの酸化膜、３６はポリＳｉの酸化膜である。
【００４７】
次いで、図８（ｂ）に示すように、ＬＰＣＶＤ等の手段によって全面にＣＶＤ酸化膜３７を形成する。次いで、図８（ｃ）に示すように、酸化膜３７を全面エッチングし、ＷＳｉ膜３３及び酸化膜３４の側壁のみに酸化膜３７を残存させる。その後、酸化膜３４及び側壁の酸化膜３７をマスクとしてポリＳｉ膜３２を選択エッチングする。以上の工程により、図７に示すようなポリＳｉギャップよりもシリサイドギャップの方が広い構造を作成することができる。
【００４８】
なお、この製造方法ではシリサイドとしてＷＳｉを用いているが、ＭｏＳｉ，ＴａＳｉ，ＴｉＳｉでもよい。また、ＷＳｉをエッチングする際にポリＳｉのエッチングは行っていないが、途中までならばＷＳｉのエッチングの際に同時にポリＳｉをエッチングしてもよい。また、ＷＳｉをエッチングする際に酸化膜をマスクとしているが、酸化膜を用いずにレジストをマスクに直接ＷＳｉをエッチングしてもよい。
【００４９】
（実施例７）
図９は、本発明の第７の実施例に係わるポリサイド構造の製造工程を示す断面図である。なお、図８と同一部分には同一符号を付して、その詳しい説明は省略する。
【００５０】
まず、図９（ａ）に示すように、シリコン基板３０上にゲート絶縁膜３１を形成し、このゲート絶縁膜３１の上にポリＳｉ膜３２を例えばＬＰＣＶＤなどによって形成し、ポリＳｉ膜３２上にＷＳｉ（シリサイド）膜３３を例えばスパッタにより形成し、ＷＳｉ膜３３上にＣＶＤなどの手段によって酸化膜（図示せず）を形成する。さらに、リソグラフィ工程によりＣＣＤ電極形成領域上にレジストを形成して酸化膜を選択エッチングし、レジスト剥離後に酸化膜をマスクとしてＷＳｉ膜３３を選択エッチングする。その後、酸化膜を除去し、さらに耐圧を向上させるために、ＷＳｉ膜３３を後酸化する。
【００５１】
次いで、図９（ｂ）に示すように、ＬＰＣＶＤ等の手段によってＣＶＤ酸化膜３７を形成する。次いで、図９（ｃ）に示すように、酸化膜３７を全面エッチングし、ＷＳｉ膜３３の側壁のみに酸化膜３７を残存させる。その後、酸化膜３７をマスクとしてポリＳｉ膜３２を選択エッチングする。
【００５２】
このようにして、ポリＳｉ間のギャップよりもシリサイド間のギャップを広くしたポリサイド構造を実現することができ、第６の実施例と同様の効果が得られる。
【００５３】
（実施例８）
図１０は、本発明の第８の実施例に係わるポリサイド構造の例（３例）を示す断面図である。なお、図７と同一部分には同一符号を付して、その詳しい説明は省略する。
【００５４】
図１０（ａ）の実施例では、ＣＣＤ転送電極がポリサイド構造となっており、シリサイド３３及びポリＳｉ３２共にテーパの付いた構造になっており、転送方向に隣り合うシリサイド３３のギャップＱが、ポリＳｉ３２のギャップＰよりも広く形成されている。このため、第６の実施例と同様に、耐圧の良いＣＣＤ転送電極を歩留り良く製造することができる。
【００５５】
なお、この実施例ではシリサイド３３及びポリＳｉ３２共にテーパの付いた構造になっているが、必ずしも２層共にテーパが付いている必要はない。図１０（ｂ）の実施例では、ＣＣＤ転送電極がポリサイド構造となっており、シリサイド３３及びポリＳｉ３２のうち、ポリＳｉ３２のみテーパの付いた構造となっており、転送方向に隣り合うシリサイド３３のギャップＱが、ポリＳｉ３２のギャップＰよりも広く形成されている。このため、図１０（ａ）と同様に耐圧の良いＣＣＤ転送電極を製造することができる。
【００５６】
図８の製造方法では、シリサイド及びポリＳｉの形成をセルフアライン工程で行っているが、必ずしもセルフアラインで形成する必要はない。図１０（ｃ）では、ＣＣＤ転送電極がポリサイド構造となっており、シリサイドのＲＩＥとポリＳｉのＲＩＥがセルフアラインでないため、シリサイド間のギャップの中心と、ポリＳｉ間のギャップの中心がずれている。しかしながら、転送方向に隣り合うシリサイド３３のギャップＱがポリＳｉ３２のギャップＰよりも広く形成されているので、シリサイドを用いているにも拘らず、耐圧の良いＣＣＤ転送電極を歩留り良く製造することができる。
【００５７】
前述のように、ＣＣＤの動作のためには図１０（ｃ）におけるポリＳｉ間のギャップＰを狭く形成する必要があるが、狭いギャップを形成するためには、例えばリソグラフィ工程で位相シフト法を用いるなどの手段を用いればよい。図１１は位相シフト法の原理を示す図である。ハーフトーン型位相シフト法とシフタエッジ型位相シフト法を示すが、シフタエッジ型位相シフト法を用いれば、光の干渉を利用して、マスク上に露光波長以下のスケールのパターンを解像することが可能である。
【００５８】
図１２は図１１に示した位相シフト法を利用した固体撮像装置の製造工程を示す断面図である。まず、図１２（ａ）に示すように、シリコン基板３０上にゲート絶縁膜３１を形成し、このゲート絶縁膜３１上にポリＳｉ膜３２を例えばＬＰＣＶＤなどによって形成し、ポリＳｉ膜３２上にＷＳｉ（シリサイド）膜３３を例えばスパッタにより形成する。さらに、リソグラフィ工程によりＣＣＤ電極形成領域上にポジレジスト３８を形成し、ＷＳｉ膜３３を選択エッチングする。このとき、プロセスに余裕を持たせるためのオーバエッチングの結果、ポリＳｉ膜３２も多少エッチングされている。
【００５９】
次いで、図１２（ｂ）に示すようにレジスト３８を剥離した後、シフタエッジ位相シフト法を利用して、図１２（ｃ）に示すように露光波長以下の狭いスペースのあるネガレジスト３９をパターニングする。続いて、ネガレジスト３９をマスクとしてポリＳｉ膜３２を選択エッチングする。その後、レジスト３９を剥離することにより、図１２（ｄ）に示すような構造が得られる。
【００６０】
この製造方法では、シフタエッジ位相シフト法を用いてポリＳｉ膜３２のパターンを形成したが、レベンソン型位相シフト法を用いて形成してもよい。レベンソン型位相シフト法では、不規則なパターンのあるデバイスには適用が困難であるが、ＣＣＤ型固体撮像装置のポリＳｉ電極の場合、配線のパターンが単純であるので、半導体記憶装置で問題になっているデコーダの不規則パターンによる問題は容易に回避可能である。
【００６１】
（実施例９）
図１３（ａ）は本発明を適用した固体撮像装置の受光部の例を示す平面図である。シリサイドは斜線の領域に形成されている。この実施例では、受光部４１ではシリサイド３３とポリＳｉ３２のパターンのエッジは同じになっているが、一方ＣＣＤ転送電極ギャップは、本発明を適用しているのでシリサイド間のギャップＰの方がポリＳｉ間のギャップＱよりも広くなっている。
【００６２】
図１３（ｂ）は同図（ａ）の矢視Ａ−Ｂ−Ｃ断面図である。受光部４１ではシリサイド３３とポリＳｉ３２のパターンのエッジは同じになっているので、より開口率を上げることが可能であるので、感度の良い固体撮像装置を歩留まり良く製造できることになる。
【００６３】
図１４は、本実施例の製造工程を示す断面図である。まず、前記図８に示した製造工程に従って、ＣＣＤ転送電極間ギャップを形成する。この状態を図１４（ａ）に示す。次いで、図１４（ｂ）に示すように、リソグラフィ工程によって、レジスト４２で受光部をパターニングし、酸化膜３４及びシリサイド３３及びポリＳｉ３２を選択エッチングする。その後、図１４（ｃ）に示すように、レジスト４２を剥離する。
【００６４】
このように本実施例によれば、ポリサイド構造のＣＣＤ転送電極に関して、シリサイドの転送電極間ギャップをポリシリコンの転送電極間ギャップよりも広くすることにより、耐圧の向上したポリサイド構造のＣＣＤ転送電極を形成できるので、低スミアの固体撮像装置を歩留り良く製造することができる。
【００６５】
なお、第６〜第９の実施例においては、固体撮像装置のＣＣＤ電極に限るものではなく、ポリサイド構造を有すものであれば、各種の電極に適用することが可能である。
【００６６】
（実施例１０）
ＣＣＤ転送電極の加工方法として、ポリＳｉやＡｌ等の被加工膜上にＰＳＧ膜を形成し、これに溝を形成したのち、プラズマＣＶＤ法によりシリコン酸化膜を堆積し、弗化アンモン液でシリコン酸化膜を全面エッチングしてシリコン酸化膜にＰＳＧ膜の溝よりも狭い溝を形成し、これをマスクに被加工膜を選択エッチングする技術がある。しかしこの場合、幅の狭い溝を形成するのにマスクとして利用した物質層（ＰＳＧ及びシリコン酸化膜）を最終的に除去するのが面倒であった。
【００６７】
以下の実施例では、この問題を解決している。図１５，１６は本発明を適用してＡｌ配線のパターンを形成した実施例を示す工程断面図である。まず、図１５（ａ）に示すように、シリコン基板５１上に層間絶縁膜となるシリコン酸化膜５２を気相成長法などにより形成した後、このシリコン酸化膜５２上にＡｌ膜（被加工膜）５３を例えばスパッタ法により形成する。その後、シリコン酸化膜５４を例えば気相成長法などにより形成し、さらにシリコン窒化膜５５を例えば気相成長法などにより形成する。続いて、リソグラフィ工程によりＡｌ配線形成領域上にレジスト５６を形成する。
【００６８】
次いで、図１５（ｂ）に示すように、レジスト５６をマスクとして反応性エッチング技術を用いてシリコン窒化膜５５を選択エッチングして、シリコン窒化膜５５に溝５８を形成する。続いて、レジスト５６を除去した後、全面に例えば気相成長法によりシリコン窒化膜５７を堆積する。
【００６９】
次いで、反応性イオンエッチング技術を用い、シリコン窒化膜５７を全面エッチングすると、溝５８の中央部ではシリコン窒化膜５７の厚さが薄いため図１５（ｃ）に示すように、溝５８の中心部に幅の狭い溝５９が形成される。
【００７０】
次いで、例えば反応性エッチング技術を用い、シリコン窒化膜５７をマスクとして酸化シリコン膜５４を選択エッチングすると、図１６（ａ）に示すように、酸化シリコン膜５４に、溝５９と幅のほぼ等しい溝６０が形成される。
【００７１】
次いで、例えば酸化シリコン膜５４と選択性のある反応性イオンエッチング技術を用い、図１６（ｂ）に示すように、シリコン窒化膜５５及びシリコン窒化膜５７を除去する。続いて、例えば反応性エッチング技術を用い、酸化シリコン膜５４をマスクとして全面エッチングすると、図１６（ｃ）に示すように、Ａｌ配線パターンが形成されることになる。
【００７２】
この実施例によれば、Ａｌ膜５３からなるＡｌ配線のピッチを変えることなく配線間隔を小さくすることができ、これによりＡｌ配線パターンの集積度を上げることができる。そのうえ、工程で使用したシリコン窒化膜５５及びシリコン窒化膜５７を容易に除去することができ、例えば次の工程で他の配線のパターンを形成する場合、段差が小さいので配線の段差部での断線などの不良の低減が可能で、信頼性の高い製品を歩留り良く製造することができる。
【００７３】
即ち、通常のリソグラフィで規定される微細パターン最小寸法よりも微細な溝を形成することができ、なおかつ前記工程で幅の狭い溝を形成するのにマスクとして利用した厚さの厚い物質層を、微細なパターンの形成後に残さないことができる。このため、配線パターン形成に利用した場合、配線のピッチを変えることなく配線幅を太くすることができ、集積度の向上をはかり得る上に、配線形成後の段差を小さくすることができ、その後の工程においてパターンの形成が容易になる。従って、信頼性の向上及び製品の歩留り向上に寄与し得るなどの効果がある。
【００７４】
（実施例１１）
図１７，１８は本発明を単層ＣＣＤを有する固体撮像装置の電極パターンの形成に適用した実施例を示す断面図である。まず、図１７（ａ）に示すように、シリコン基板６１上に層間絶縁膜となる酸化シリコン膜６２を気相成長などの手段で形成した後、この酸化シリコン膜６２上にポリＳｉ膜６３を例えば蒸着などの手段で形成する。その後、シリコン窒化膜６４を例えば気相成長などの手段で形成し、さらに酸化シリコン膜６５を形成する。続いて、リソグラフィ工程によりポリＳｉ電極パターン形成領域上にレジスト６６を形成する。
【００７５】
次いで、図１７（ｂ）に示すように、レジスト６６をマスクとして反応性イオンエッチング技術を用いて酸化シリコン膜６５を選択エッチングして、酸化シリコン膜６５に溝６８を形成する。続いて、レジスト６６を除去した後、全面に例えば気相成長法により酸化シリコン膜６７を堆積する。
【００７６】
次いで、例えば反応性イオンエッチング技術を用いて酸化シリコン膜６７を全面エッチングすると、溝６８の中央部では酸化シリコン膜６７の厚さが薄いため、図１７（ｃ）に示すように、溝６８の中心部に溝６８より幅の狭い溝６９が形成される。
【００７７】
次いで、例えば反応性イオンエッチング技術を用い、酸化シリコン膜６７をマスクとしてシリコン窒化膜６４を全面エッチングすると、図１８（ａ）に示すように、シリコン窒化膜６４に、溝６９と幅のほぼ等しい溝７０が形成される。
【００７８】
次いで、例えば酸化シリコンと選択性のある反応性イオンエッチング技術を用い、図１８（ｂ）に示すように、酸化シリコン膜６５及び酸化シリコン膜６７を除去する。続いて、例えば反応性イオンエッチング技術を用い、シリコン窒化膜６４をマスクとして全面エッチングすると、図１８（ｃ）に示すように、ポリＳｉ電極パターンが形成されることになる。
【００７９】
この実施例によれば、ポリＳｉ膜６３からなるポリＳｉ電極のピッチを変えることなく、電極間隔を小さくすることができ、これによりポリＳｉ電極パターンの集積度を上げることができる。そのうえ、工程で使用した酸化シリコン膜６５及び酸化シリコン膜６７を容易に除去することができ、次の工程で遮光膜のパターンを形成する場合、段差が小さいので遮光膜の段差部での段切れなどの不良の低減が可能で、偽信号が少なく信頼性の高い固体撮像装置を歩留り良く製造することができる。
【００８０】
図１９は、本発明を適用して製造した単層ＣＣＤを有する固体撮像装置の断面図の例（ｂ）と、従来の工程で製造した単層ＣＣＤを有する固体撮像装置の断面図の例（ａ）である。図中の７１はシリコン基板、７２はゲート絶縁膜、７３はポリＳｉ膜（ＣＣＤ電極）、７４はＰＳＧ膜、７５は酸化シリコン膜（層間絶縁膜）、７６はＡｌ膜（遮光膜）、７７は酸化シリコン膜である。
【００８１】
従来技術で製造した場合、図１９（ａ）に示すように、電極パターン７３の形成後に電極パターン上に厚さの厚い物質層７４，７７が残っているため、Ａｌ遮光膜７６で電極上を覆った場合に段差が大きいので、遮光膜の段差部での段切れなどの不良が起こり易いという欠点があった。
【００８２】
一方、本発明を適用して製造した場合、マスク材の除去可能であるので、図１９（ｂ）に示すように、電極パターン７３の形成後に電極パターン上には厚さの厚い物質層が残っていないので、Ａｌ遮光膜７６で電極上を覆った場合でも、従来技術に比べて段差が小さく、遮光膜の段差部での段切れなどの不良を低減し易いという長所がある。
【００８３】
図２０は、単層ＣＣＤを有する固体撮像装置の典型的な平面パターンを示す図であり、７８はＣＣＤ電極、７９は受光部を示している。ＣＣＤ型固体撮像装置では、通常イメージ部の平面パターンは図２０に示すように電極の幅Ｍ及びＮが、電極間隔Ｌに比べて大きいので、リソグラフィで規定される最小パターン寸法より小さい電極間隔を形成可能な本発明は特に有効である。
【００８４】
なお、第１０及び第１１の実施例においては、固体撮像装置のＣＣＤ部に限らず、極めて小さいキャップを有する電極パターンの形成に適用することが可能である。
【００８５】
（実施例１２）
２相駆動のＣＣＤを単相電極で形成するときには、ＣＣＤのチャネル部を形成した後に電位段差を作るために不純物のイオン注入を行う。この後に、転送ゲートをパターニング形成する。このとき、電位段差と転送電極との合わせが問題となる。即ち、電位段差と転送電極との合わせずれによって、電極下にポテンシャルのポケットやバリヤができてしまい、転送効率を劣化させる原因となっていた。さらに、単層電極を形成するには電極間の間隙を０．３μｍ以下にする微細リソグラフィ技術が必須となるが、このサイズのスペースを形成するにはエキシマレーザ若しくは電子ビームによるパターニングが必要であり、量産化には向いていないという問題があった。
【００８６】
以下の実施例では、この問題を解決している。図２１及び図２２は本実施例に係わる固体撮像装置のＣＣＤ部の製造工程を示す断面図である。まず、図２１（ａ）に示すように、半導体基板８１上に光電変換部及び信号電荷転送部（図示せず）を形成した後に、ゲート絶縁膜８２を介して第１ポリＳｉ膜８３をＣＶＤ法で１００〜６００ｎｍ堆積する。
【００８７】
次いで、図２１（ｂ）に示すように、ポリＳｉ膜８３上にＳｉＯ２ 膜８４を例えばＣＶＤ法で１００〜６００ｎｍ堆積させ、フォトエッチング工程によりパターニングされたフォトレジストをマスクとしてＣＶＤ−ＳｉＯ２ 膜８４をエッチングする。
【００８８】
次いで、図２１（ｃ）に示すように、フォトレジストを除去した後、さらにこの上部に第３の薄膜としてＳｉＮ膜８５を１００〜４００ｎｍ堆積させる。ＳｉＮ膜８５は所望の間隙に変換差を加えた膜厚とする。次いで、図２１（ｄ）に示すように、ＳｉＮ膜８５を異方性エッチングする。エッチング量を適宜選ぶことにより、ＣＶＤ−ＳｉＯ２ 膜８４の側壁に細いＳｉＮ膜８５１ が残る。
【００８９】
この状態でチャネル部全面に例えば燐（Ｐ）を５００ｋｅＶ〜１ＭｅＶの高加速度でイオン注入を行う。イオン注入の加速度はポリシリコンの膜厚や所望の拡散層の深さを鑑みて決める。このような高加速度でのイオン注入を行うと、ポリシリコン内をイオンが透過するが、ＳｉＯ２ はイオンをブロックするので、図２１（ｅ）に示すように、ＳｉＯ２ 部分にセルフアラインで基板内部に拡散層８９を形成することができる。
【００９０】
次いで、図２２（ａ）に示すように、ＮＨ４ Ｆを用いてＳｉＯ２ 膜８４をエッチング除去する。この状態でＳｉＮの残膜８５１ をマスクとして、図２２（ｂ）に示すように、ポリＳｉ膜８３上に選択酸化により酸化膜８６を形成する。次いで、図２２（ｃ）に示すようにＳｉＮ膜８５１ をエッチング除去した後に、図２２（ｄ）に示すように異方性エッチングでポリＳｉ膜８３をパターニングする。そして、図２２（ｅ）に示すように、断面に酸化膜を成長させて単層ゲートＣＣＤが得られる。
【００９１】
かくして本実施例によれば、転送電極毎にセルフアラインで電位段差が形成できるので、合わせずれによる転送効率の低下がない。また、第３の薄膜の膜厚分のスペース形成が可能になる。
【００９２】
【発明の効果】
以上詳述したように本発明によれば、水平ＣＣＤの転送電極間のギャップを垂直ＣＣＤの転送電極間のギャップよりも小さく設計することにより、水平ＣＣＤの転送効率を十分に高くすることができ、かつ転送電極間短絡を抑制することのできる固体撮像装置を実現することが可能となる。
【図面の簡単な説明】
【図１】第１の実施例に係わる固体撮像装置のＣＣＤ部の断面構成を示す図。
【図２】第１の実施例におけるＣＣＤ部の平面構成を示す図。
【図３】第２の実施例に係わる固体撮像装置のＣＣＤ部の断面構成を示す図。
【図４】第３の実施例に係わる固体撮像装置のＣＣＤ部の断面構成を示す図。
【図５】第４の実施例に係わる固体撮像装置のＣＣＤ部の断面構成を示す図。
【図６】第５の実施例に係わる固体撮像装置のＣＣＤ部の断面構成を示す図。
【図７】第６の実施例に係わる固体撮像装置のＣＣＤ部の断面構成を従来例と比較して示す図。
【図８】第６の実施例の製造工程を示す断面図。
【図９】第７の実施例に係わるポリサイド構造の製造工程を示す断面図。
【図１０】本発明の第８の実施例に係わるポリサイド構造の例（３例）を示す断面図。
【図１１】位相シフト法の原理を示す模式図。
【図１２】位相シフト法を利用した固体撮像装置の製造工程を示す断面図。
【図１３】第９の実施例に係わる固体撮像装置の受光部構成を示す図。
【図１４】第９の実施例の製造工程を示す断面図。
【図１５】第１０の実施例に係わるＡｌ配線パターンの製造工程の前半を示す断面図。
【図１６】第１０の実施例に係わるＡｌ配線パターンの製造工程の後半を示す断面図。
【図１７】第１１の実施例に係わる固体撮像装置の製造工程の前半を示す断面図。
【図１８】第１１の実施例に係わる固体撮像装置の製造工程の後半を示す断面図。
【図１９】第１１の実施例により製造した単層ＣＣＤを有する固体撮像装置の断面構成を従来例と比較して示す図。
【図２０】単層ＣＣＤを有する固体撮像装置の典型的な平面パターンを示す図。
【図２１】第１２の実施例に係わる固体撮像装置の製造工程の前半を示す断面図。
【図２２】第１２の実施例に係わる固体撮像装置の製造工程の後半を示す断面図。
【図２３】従来の固体撮像装置の単層ポリＳｉによるＣＣＤ部の断面構成を示す図。
【図２４】従来の固体撮像装置の２層ポリＳｉによるＣＣＤ部の断面構成を示す図。
【符号の説明】
１０，３０…Ｓｉ基板
１１，３１…ゲート絶縁膜
１２，３２…第１層ポリＳｉ電極
１３…層間絶縁膜
１４…第２層ポリＳｉ膜
１５…絶縁膜
２１…シリコン酸化膜
２２…シリコン窒化膜
３３…ＷＳｉ膜
３４…シリコン酸化膜
３５…ＷＳｉの酸化膜
３６…ポリＳｉの酸化膜
３７…酸化膜
３８，３９…レジスト
４１…受光部
Claims (1)
- 半導体基板上に２次元的に配列された複数の光電変換蓄積部と、これらの光電変換蓄積部から読み出された信号電荷を垂直方向に転送する複数本の垂直ＣＣＤと、これらの垂直ＣＣＤで転送された信号電荷を受け水平方向に転送する水平ＣＣＤとを備えた固体撮像装置において、
前記垂直ＣＣＤの転送電極は単層ポリＳｉ構造であり、前記水平ＣＣＤの転送電極は２層ポリＳｉ構造であり、
前記水平ＣＣＤの転送電極間のギャップを前記垂直ＣＣＤの転送電極間のギャップよりも小さく設計してなることを特徴とする固体撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16291893A JP3560990B2 (ja) | 1993-06-30 | 1993-06-30 | 固体撮像装置 |
| US08/269,349 US5428231A (en) | 1993-06-30 | 1994-06-30 | Solid-state image device including charge-coupled devices having improved electrode structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16291893A JP3560990B2 (ja) | 1993-06-30 | 1993-06-30 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0774337A JPH0774337A (ja) | 1995-03-17 |
| JP3560990B2 true JP3560990B2 (ja) | 2004-09-02 |
Family
ID=15763710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16291893A Expired - Fee Related JP3560990B2 (ja) | 1993-06-30 | 1993-06-30 | 固体撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5428231A (ja) |
| JP (1) | JP3560990B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2877047B2 (ja) * | 1995-10-25 | 1999-03-31 | 日本電気株式会社 | 固体撮像装置 |
| JPH09172156A (ja) * | 1995-12-20 | 1997-06-30 | Toshiba Corp | 固体撮像素子及びその製造方法 |
| US5956085A (en) * | 1996-11-07 | 1999-09-21 | Umax Data Systems Inc. | Apparatus for increasing the sample frequency of scanning |
| JPH10242450A (ja) * | 1997-03-03 | 1998-09-11 | Nec Corp | 電荷転送装置、その製造方法 |
| EP0925604B1 (en) * | 1997-05-29 | 2008-07-09 | Nxp B.V. | A method of manufacturing an electronic device whereby a conductive layer is provided on an electrically insulating substrate, from which layer a conductor pattern is formed |
| US6111279A (en) * | 1997-09-24 | 2000-08-29 | Nec Corporation | CCD type solid state image pick-up device |
| JP2000068479A (ja) * | 1998-08-26 | 2000-03-03 | Hitachi Ltd | 半導体集積回路装置 |
| JP2000196060A (ja) * | 1998-12-24 | 2000-07-14 | Nec Corp | 固体撮像装置およびその製造方法 |
| JP4655407B2 (ja) * | 2001-05-11 | 2011-03-23 | ソニー株式会社 | 固体撮像素子 |
| JP4797302B2 (ja) * | 2001-09-06 | 2011-10-19 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| JP3717170B2 (ja) | 2003-05-20 | 2005-11-16 | 松下電器産業株式会社 | 固体撮像装置の製造方法 |
| JP4670266B2 (ja) * | 2004-06-09 | 2011-04-13 | ソニー株式会社 | 固体撮像素子の製造方法 |
| JP2008277787A (ja) * | 2007-03-30 | 2008-11-13 | Nec Electronics Corp | 電荷転送装置 |
| JP5226348B2 (ja) * | 2008-03-13 | 2013-07-03 | オリンパス株式会社 | 固体撮像装置およびその製造方法 |
| US9194838B2 (en) | 2010-03-03 | 2015-11-24 | Osaka University | Method and device for identifying nucleotide, and method and device for determining nucleotide sequence of polynucleotide |
| CN104583767B (zh) | 2012-08-17 | 2017-10-27 | 量子生物有限公司 | 试样的分析方法 |
| JP6282036B2 (ja) | 2012-12-27 | 2018-02-21 | クオンタムバイオシステムズ株式会社 | 物質の移動速度の制御方法および制御装置 |
| US9252183B2 (en) | 2013-01-16 | 2016-02-02 | Canon Kabushiki Kaisha | Solid state image pickup apparatus and method for manufacturing the same |
| JP6161295B2 (ja) * | 2013-01-16 | 2017-07-12 | キヤノン株式会社 | 固体撮像装置及びその製造方法 |
| KR20160086320A (ko) * | 2013-08-27 | 2016-07-19 | 퀀텀 바이오시스템즈 가부시키가이샤 | 나노-갭 전극 및 이를 제조하기 위한 방법들 |
| CN106104274B (zh) | 2013-09-18 | 2018-05-22 | 量子生物有限公司 | 生物分子测序装置、系统和方法 |
| JP2015077652A (ja) | 2013-10-16 | 2015-04-23 | クオンタムバイオシステムズ株式会社 | ナノギャップ電極およびその製造方法 |
| US10438811B1 (en) | 2014-04-15 | 2019-10-08 | Quantum Biosystems Inc. | Methods for forming nano-gap electrodes for use in nanosensors |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4376897A (en) * | 1980-06-25 | 1983-03-15 | International Business Machines Corp. | Low voltage serial to parallel to serial charge coupled device |
| JPS6153766A (ja) * | 1984-08-24 | 1986-03-17 | Hitachi Ltd | インタ−ライン型電荷転送撮像素子 |
| GB2211660A (en) * | 1987-10-28 | 1989-07-05 | Philips Nv | A charge-coupled device de-interlacer |
| US5210433A (en) * | 1990-02-26 | 1993-05-11 | Kabushiki Kaisha Toshiba | Solid-state CCD imaging device with transfer gap voltage controller |
-
1993
- 1993-06-30 JP JP16291893A patent/JP3560990B2/ja not_active Expired - Fee Related
-
1994
- 1994-06-30 US US08/269,349 patent/US5428231A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5428231A (en) | 1995-06-27 |
| JPH0774337A (ja) | 1995-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3560990B2 (ja) | 固体撮像装置 | |
| US5747379A (en) | Method of fabricating seamless tungsten plug employing tungsten redeposition and etch back | |
| JP3319767B2 (ja) | 半導体デバイスの製造方法 | |
| JP3225939B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP3048459B2 (ja) | 半導体装置およびその製造方法 | |
| US6090640A (en) | Method of making CCD-type solid-state pickup device | |
| JP2004128395A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH09246489A (ja) | 半導体記憶装置およびその製造方法 | |
| JP3153647B2 (ja) | 電荷転送装置の製造方法 | |
| JP3556079B2 (ja) | 半導体装置の製造方法 | |
| JP5088364B2 (ja) | 半導体装置とその製造方法 | |
| JPH04207076A (ja) | 固体撮像装置の製造方法 | |
| EP0925604B1 (en) | A method of manufacturing an electronic device whereby a conductive layer is provided on an electrically insulating substrate, from which layer a conductor pattern is formed | |
| JPH11233609A (ja) | 半導体装置及びその製造方法 | |
| KR20040029197A (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| JPH0656858B2 (ja) | 電荷結合素子の製造方法 | |
| JPH07176628A (ja) | 半導体記憶装置及びその製造方法 | |
| JP4196778B2 (ja) | 固体撮像素子及びその製造方法 | |
| JPH10125892A (ja) | 固体撮像素子の製造方法 | |
| JP3566861B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH0997902A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH08293595A (ja) | 半導体装置の製造方法 | |
| JPH05343439A (ja) | 電荷転送素子およびその製造方法 | |
| JP2000036590A (ja) | 固体撮像素子及びその製造方法 | |
| JP2002110959A (ja) | 固体撮像装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040527 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |