JPH10125892A - 固体撮像素子の製造方法 - Google Patents

固体撮像素子の製造方法

Info

Publication number
JPH10125892A
JPH10125892A JP8274335A JP27433596A JPH10125892A JP H10125892 A JPH10125892 A JP H10125892A JP 8274335 A JP8274335 A JP 8274335A JP 27433596 A JP27433596 A JP 27433596A JP H10125892 A JPH10125892 A JP H10125892A
Authority
JP
Japan
Prior art keywords
gate electrode
transfer gate
insulating film
film
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8274335A
Other languages
English (en)
Other versions
JP3399250B2 (ja
Inventor
Takeshi Matsuda
健 松田
Takashi Fukusho
孝 福所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP27433596A priority Critical patent/JP3399250B2/ja
Publication of JPH10125892A publication Critical patent/JPH10125892A/ja
Application granted granted Critical
Publication of JP3399250B2 publication Critical patent/JP3399250B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【課題】 フォトセンサ部においてSi/SiO2 界面
を形成する絶縁膜について、その形成に起因して得られ
る固体撮像素子の素子特性が低下するのを防止した、固
体撮像素子の製造方法の提供が望まれている。 【解決手段】 シリコン基板4表層部にフォトセンサ部
1を形成するとともにシリコン基板4表面に絶縁膜8を
形成し、フォトセンサ部1をシリコン基板4表面側に臨
ませた状態でシリコン基板4上に第1転送ゲート電極2
を形成し、フォトセンサ部1をシリコン基板4表面側に
臨ませ、かつ第1転送ゲート電極2の直上位置に一部が
かかるようにしてシリコン基板4上に第2転送ゲート電
極3を形成する製造方法である。第1転送ゲート電極
2、第2転送ゲート電極3を形成した後、フォトセンサ
部1の直上に位置する絶縁膜8をエッチング除去し、そ
の後減圧CVD法により酸化シリコン膜11を堆積形成
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、固体撮像素子(C
CD;Charge-Coupled Device )の製造方法に関する。
【0002】
【従来の技術】従来、固体撮像素子として、例えば図
4、図5に示す構造のものが知られている。図4は固体
撮像素子の転送ゲート電極の配置を模式的に示した要部
平面図であり、図4において符号1はシリコン基板(図
示略)表層部に形成されたフォトセンサ部である。これ
らフォトセンサ部1…の周囲には、ポリシリコンからな
る第1転送ゲート電極2、および第2転送ゲート電極3
が、シリコン基板上に形成配置されている。ここで、第
2転送ゲート電極3は、第1転送ゲート電極2の直上位
置にその一部がかかるように、すなわち図4に示したよ
うにその一部が第1転送ゲート電極2を覆うようにして
配置されている。なお、この第1転送ゲート電極2を覆
う部分には、後述するようにこれら第1転送ゲート電極
2と第2転送ゲート電極3との間に層間膜として機能す
る絶縁膜が形成されている。
【0003】図5は図4のA−A線矢視図であり、図5
に示すようにこの固体撮像素子には、シリコン基板4表
層部に形成された前記フォトセンサ部1の一方の側方に
読み出し部5を介して電荷転送部6が配設され、他方の
側方にチャネルストップ7が配設されている。また、チ
ャネルストップ7の側方には別の電荷転送部6が配設さ
れ、さらに該電荷転送部6の側方には読み出し部(図示
略)、フォトセンサ部(図示略)が順次配設されてい
る。
【0004】シリコン基板4の表面にはSiO2 からな
る絶縁膜8が形成され、この絶縁膜8の上には電荷転送
部6の直上位置を覆って前記第1転送ゲート電極2が形
成されている。この第1転送ゲート電極2上には、該第
1転送ゲート電極2と前記第2転送ゲート電極3との間
の層間膜としても機能する絶縁膜9が形成されている。
この絶縁膜9上には、図5には示していないものの、図
4に示したように第2転送ゲート電極3が形成されてい
る。なお、図示しないものの、絶縁膜9の上には第1転
送ゲート電極2、第2転送ゲート電極3を覆って遮光膜
が形成され、さらにその上には平坦化層が形成されてい
る。
【0005】ところで、このような構成の固体撮像素子
を製造するにあたり、特にシリコン基板4表面の絶縁膜
8を形成するには、通常、予め形成した酸化膜(SiO
2 膜)が第1転送ゲート電極2の形成時にドライエッチ
ングによってダメージを受けていることから、このダメ
ージを除去するべく、フォトセンサ部1上の酸化膜をエ
ッチオフし、シリコン基板4表面を露出させる。そし
て、この露出させた面を再度熱酸化することにより、フ
ォトセンサ部1上にSiO2 からなる絶縁膜を形成して
いる。
【0006】また、第1転送ゲート電極2上に絶縁膜9
を形成するには、ポリシリコンからなる第1転送ゲート
電極2そのものを熱酸化し、これの表層部に熱酸化膜を
形成し、これを絶縁膜9としている。そして、このよう
にして得られた絶縁膜9を、前述したように第1転送電
極2と前記第2転送電極3との間の層間膜としているの
である。
【0007】
【発明が解決しようとする課題】しかしながら、前述し
た固体撮像素子においては、その製造方法について以下
に述べる不都合がある。電極配線抵抗を低下させるべ
く、第1転送ゲート電極2や第2転送ゲート電極3をW
ポリサイドなどのポリサイド構造にすることが多くなさ
れているが、このようなポリサイド構造を採った場合、
前述したようにダメージを除去した後再度熱酸化を直接
行い、シリコン基板4との間でSi/SiO2 界面を形
成する絶縁膜として熱酸化膜を得ようとすると、W等の
高融点金属が拡散することに起因して得られる固体撮像
素子の素子特性が低下してしまう。
【0008】また、フォトセンサ部1において、前述し
たようにダメージのないSi/SiO2 界面を得るた
め、第1転送ゲート電極2の上に層間膜となる絶縁膜を
CVD法によって堆積形成し、続いてレジストパターン
を形成し、さらにこのレジストパターンを用いてフォト
センサ部1の直上部のみをエッチングするといった方法
も考えられるが、その場合にはレジストパターン形成時
の合わせズレの問題や、CVD膜エッチングの際の問題
があり(すなわち、ドライエッチングではCVD膜エッ
チング後にシリコン基板4等にダメージが残るといった
問題あり、ウエットエッチングではサイドエッチが大き
いなど制御性に問題がある)、その実施は非常に困難で
ある。
【0009】そこで、堆積形成したCVD膜をエッチン
グ除去することなくフォトセンサ部1上にそのまま残
し、これを絶縁膜8として用いることが、より簡略なプ
ロセスであり有効と考えられるが、その場合には、CV
D膜は熱酸化膜のように固定電荷や界面準位等が少なく
ならないため、素子特性を低下させることになってしま
い、やはりその実施は困難なのである。
【0010】また、一般に絶縁膜として用いられる減圧
CVD法により800℃〜820℃の温度で成膜された
CCD酸化膜は、固定電荷や界面準位などが少ないCV
D膜であるとされているものの、フォトセンサ部1にお
いてSi上に直接成膜すると、特性が劣化することから
やはりその実施は困難である。さらに、常圧CVD膜は
ステップカバレージの問題があり、プラズマCVD膜は
プラズマダメージの問題があってやはりその採用は困難
である。
【0011】一方、第1転送ゲート電極2と第2転送ゲ
ート電極3との間の層間膜となる絶縁膜9の形成につい
ては、前述したようにポリシリコンからなる第1転送ゲ
ート電極2の熱酸化によって形成しているが、このよう
な処理においても以下に述べる不都合がある。
【0012】固体撮像素子では、その小型高画素化に伴
って転送クロックの低電圧化が要求されている。このよ
うな要求のなか、前述したようにポリシリコンを熱酸化
することによってその酸化膜(層間絶縁膜)を形成する
と、薄膜化が進むに連れてポリシリコン電極間(第1転
送ゲート電極2と第2転送ゲート電極3との間)で電極
間リーク耐圧が不足するといった問題が顕在化してく
る。さらに、ポリシリコン酸化膜形成のための熱酸化
は、熱処理低温化に関しても負荷が大きいものとなって
しまうことになる。例えば、ポリシリコン酸化膜を熱酸
化で形成する場合、1μAリーク耐圧が1.5MV/c
mであるとVクロック最大振幅の22Vを確保するのに
最小でも150nmの厚さの酸化膜が必要となるが、転
送ゲート電極間ギャップがそれだけ広くなってしまい、
転送振幅を小さくできないのが実状である。
【0013】また、ポリシリコンからなる転送ゲート電
極では抵抗が高く、画素間ポリシリコン線幅を縮小する
ことができず、このためFITCCD等の高速化デバイ
スのゲート電極抵抗化を図ることができない。この対策
として、WSi電極(ポリサイド構造)をポリシリコン
電極に代替化することも考えられるが、その場合には、
層間絶縁膜を熱酸化で形成すると層間耐圧がポリシリコ
ン電極の場合以上に劣化してしまい、加えて、W拡散に
起因して得られる固体撮像素子に画質劣化を生じてしま
う。また、ゲート電極にポリサイド電極(特にタングス
テンポリシリサイド)を用いる構造では、直接熱酸化を
行って層間絶縁膜を形成すると、前述したようにW等の
高融点金属が拡散することに起因して得られる固体撮像
素子の素子特性が低下してしまう。
【0014】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、フォトセンサ部において
Si/SiO2 界面を形成する絶縁膜、あるいは転送ゲ
ート電極間の層間膜となる絶縁膜について、これらの形
成に起因して得られる固体撮像素子の素子特性が低下す
るのを防止した、固体撮像素子の製造方法を提供するこ
とにある。
【0015】
【課題を解決するための手段】本発明における請求項1
記載の固体撮像素子の製造方法では、シリコン基板表層
部にフォトセンサ部を形成するとともに該シリコン基板
表面に絶縁膜を形成し、該絶縁膜を介して前記フォトセ
ンサ部をシリコン基板表面側に臨ませた状態で該シリコ
ン基板上に第1転送ゲート電極を形成し、前記絶縁膜を
介して前記フォトセンサ部をシリコン基板表面側に臨ま
せ、かつ第1転送ゲート電極の直上位置に一部がかかる
ようにしてシリコン基板上に第2転送ゲート電極を形成
配置するに際し、前記第1転送ゲート電極、第2転送ゲ
ート電極を形成した後、前記フォトセンサ部の直上に位
置する絶縁膜をエッチング除去し、その後減圧CVD法
により酸化シリコン膜を堆積形成することを前記課題の
解決手段とした。
【0016】この固体撮像素子の製造方法によれば、第
1転送ゲート電極、第2転送ゲート電極の形成後、フォ
トセンサ部の直上に位置する絶縁膜をエッチング除去し
た後、減圧CVD法により例えば800℃未満で酸化シ
リコン膜を堆積形成すれば、得られる酸化シリコン膜が
比較的低温によるCVD酸化膜となり、固定電荷や界面
準位の少ない絶縁膜となる。
【0017】本発明における請求項3記載の固体撮像素
子の製造方法では、シリコン基板表層部にフォトセンサ
部を形成するとともに該シリコン基板表面に絶縁膜を形
成し、該絶縁膜を介して前記フォトセンサ部をシリコン
基板表面側に臨ませた状態で該シリコン基板上に第1転
送ゲート電極を形成し、前記絶縁膜を介して前記フォト
センサ部をシリコン基板表面側に臨ませ、かつ第1転送
ゲート電極の直上位置に一部がかかるようにしてシリコ
ン基板上に第2転送ゲート電極を形成配置するに際し、
前記第1転送ゲート電極を形成した後前記第2転送ゲー
ト電極の形成に先立ち、少なくとも第2転送ゲート電極
の形成予定領域に位置し、かつ第1転送ゲート電極の直
下に位置しない前記絶縁膜をエッチング除去し、その後
減圧CVD法により酸化シリコン膜を、前記第1転送ゲ
ート電極を覆った状態に堆積形成して該酸化シリコン膜
により第1転送ゲート電極と第2転送ゲート電極との間
の層間膜を形成するとともに、第2転送ゲート電極のゲ
ート絶縁膜を形成することを前記課題の解決手段とし
た。
【0018】この固体撮像素子の製造方法によれば、第
1転送ゲート電極を形成した後第2転送ゲート電極の形
成に先立ち、第2転送ゲート電極の形成予定領域に位置
し、かつ第1転送ゲート電極の直下に位置しない絶縁膜
をエッチング除去し、その後減圧CVD法により例えば
800℃未満で酸化シリコン膜を、前記第1転送ゲート
電極を覆った状態に堆積形成して該酸化シリコン膜によ
り第1転送ゲート電極と第2転送ゲート電極との間の層
間膜を形成するとともに、第2転送ゲート電極のゲート
絶縁膜を形成するので、得られる酸化シリコン膜が比較
的低温によるCVD酸化膜となることにより、層間膜と
しては耐圧の高いものとなり、ゲート絶縁膜としては固
定電荷や界面準位の少ないものとなる。
【0019】
【発明の実施の形態】以下、本発明の固体撮像素子の製
造方法を詳しく説明する。まず、請求項1記載の製造方
法の一実施形態例を説明する。この例では、図5に示し
た構造を得る従来方法と同様にして、まず、シリコン基
板4中にイオン注入等によって不純物を注入しさらにこ
れを拡散させ、フォトセンサ部1、読み出し部5、電荷
転送部6、チャネルストップ7をそれぞれ形成する。続
いて、熱酸化法やCVD法によりシリコン基板4表面に
SiO2 からなる絶縁膜8を形成する。ここで、この絶
縁膜8は、その一部が後述する第1転送ゲート電極のゲ
ート絶縁膜(MOSゲート絶縁膜)として機能するもの
である。なお、この絶縁膜8については、SiO2 から
なる構造に代えてONO(SiO 2 −SiN−Si
2 )構造としてもよい。
【0020】次に、CVD法によりポリシリコンを成膜
し、さらにこのポリシリコン膜を公知のレジスト技術、
フォトリソグラフィー技術、ドライエッチング技術によ
りパターニングし、図1に示すように第1転送ゲート電
極2を形成する。なお、図1は、従来の図4に示した要
部平面図における、A−A線矢視した断面の要部を示す
図である。次いで、CVD法等により第1転送ゲート電
極2を覆った状態にSiO2 等の絶縁膜を形成し、これ
を層間膜10とする。そして、第1転送ゲート電極2と
同様にポリシリコン膜を成膜し、さらにこれをパターニ
ングすることによって第2転送ゲート電極3を形成す
る。なお、ゲート電極構造を三層以上にする場合には、
第2転送ゲート電極3の形成に続いて、前記の層間膜形
成、および転送ゲート電極の形成を繰り返せばよい。
【0021】次いで、公知のレジスト技術、フォトリソ
グラフィー技術を用いてレジストパターンを形成し、さ
らにこのレジストパターンを用いて前記フォトセンサ部
1の直上に位置する絶縁膜8および層間膜10をドライ
エッチングで除去し、フォトセンサ部1の直上位置にお
けるシリコン基板1表面を露出させる。このようにして
絶縁膜8および層間膜10をエッチング除去すると、こ
れら膜8、10が各転送ゲート電極2、3形成時に受け
たダメージをシリコン基板4上から同時に除去できるこ
とになる。
【0022】その後、減圧CVD法により800℃未満
の温度で酸化シリコン膜を堆積形成し、図2に示すよう
に第1転送ゲート電極2、第2転送ゲート電極3を覆っ
た状態で、フォトセンサ部1の直上位置において新たな
絶縁膜11を形成する。ここで、酸化シリコン膜(絶縁
膜11)の堆積形成を800℃未満の温度で行うのは、
800℃を越えると得られる膜とシリコン基板4との間
で形成されるSi/SiO2 界面の界面準位などが増加
し、これに伴って得られる固体撮像素子に特性劣化が生
じてしまうからである。これは、反応管へのウエハ(シ
リコン基板4)のロード時に巻き込み酸化膜が形成され
ることと、例えば成膜前のN2 Oによる炉内パージ時に
窒酸化膜が形成されることに起因している。
【0023】一方、絶縁膜11の形成を700℃未満で
行うと、成膜温度を一般的な800℃とした場合に比
べ、成膜速度が1/10以下となってしまうことから、
成膜処理に多くの時間にかかり過ぎ、プロセス上好まし
くない。なお、図2は、従来の図4に示した要部平面図
における、B−B線矢視した断面を示す図である。この
ようにして絶縁膜11を形成した後、さらに、絶縁膜1
1の上に従来と同様にして遮光膜(図示略)、平坦化層
(図示略)、周辺配線(図示略)、オーバーパッシベー
ション膜(図示略)等を順次形成し、固体撮像素子を得
る。
【0024】このような固体撮像素子の製造方法にあっ
ては、第1転送ゲート電極2、第2転送ゲート電極3を
形成した後、減圧CVD法により酸化シリコン膜を堆積
形成し、これから絶縁膜11を形成しているので、この
絶縁膜11に第1転送ゲート電極2、第2転送ゲート電
極3の形成時におけるダメージが与えられることがな
く、したがってこのダメージに起因する暗電流の発生を
防止することができる。また、減圧CVD法により70
0℃〜750℃と比較的低温で酸化シリコン膜を堆積形
成し、このCVD法によるHTO膜をフォトセンサ部1
の直上位置においてSi/SiO2 界面を形成する新た
な絶縁膜11としているので、該絶縁膜11が通常の8
00℃〜820℃で形成するHTO膜に比べ低温による
HTO膜からなることとなり、したがって巻き込み酸化
量およびN2 Oによる窒酸化量の低減を図ることがで
き、固定電荷や界面準位を少なくすることができること
により暗電流の発生を防止することができる。
【0025】なお、前記実施形態例では、第1転送ゲー
ト電極2、第2転送ゲート電極3をいずれもポリシリコ
ンで形成したが、これら第1転送ゲート電極2、第2転
送ゲート電極3の一方あるいは両方をWポリサイドなど
のポリサイド構造としてもよく、その場合には、従来の
ごとく絶縁膜形成のための熱酸化を行っていないので、
この熱酸化処理に伴うW等高融点金属の拡散をなくすこ
とができ、これにより転送ゲート電極の低抵抗化を図っ
て高感度、低スミアの固体撮像素子を得ることができ
る。また、前記実施形態例では、絶縁膜11の形成を一
般的な膜形成温度に比べ低い温度で行ったが、この低温
による絶縁膜11についてはあくまでシリコン基板4表
面との間でSi/SiO2 界面を形成することのできる
厚さ、すなわち数nm〜10nm程度の厚さでよく、こ
の程度の厚みが確保された後は成膜温度を800℃程度
に上昇し、成膜処理時間の短縮を図ってもよい。
【0026】さらに、前記のような低温による絶縁膜1
1の形成の後、絶縁膜として必要とされる膜厚を確保す
るため、熱酸化法によって絶縁膜11上にSiO2 から
なる熱酸化膜を形成し、先の低温による絶縁膜11に合
わせて所望の厚さの絶縁膜を形成してもよい。その場
合、前述したように第1転送ゲート電極2、第2転送ゲ
ート電極3の一方あるいは両方をWポリサイドなどのポ
リサイド構造としていても、これら転送ゲート電極を一
旦低温による膜(絶縁膜11)で覆っているため、この
膜がポリサイド電極からの高融点金属の拡散を封じるカ
バーとして機能し、これにより高融点金属の拡散に起因
して白点が発生するなどといった不都合を回避すること
ができる。
【0027】次に、請求項3記載の製造方法の一実施形
態例を説明する。この例でも、図5に示した構造を得る
従来方法と同様にして、まず、シリコン基板4中にイオ
ン注入等によって不純物を注入しさらにこれを拡散さ
せ、フォトセンサ部1、読み出し部5、電荷転送部6、
チャネルストップ7をそれぞれ形成する。続いて、熱酸
化法やCVD法によりシリコン基板4表面にSiO2
らなる絶縁膜8を形成する。この絶縁膜8は、先の例と
同様にその一部が後述する第1転送ゲート電極のゲート
絶縁膜(MOSゲート絶縁膜)として機能するものであ
る。なお、この例においても、ゲート絶縁膜8について
は、SiO2 からなる構造に代えてONO(SiO2
SiN−SiO2 )構造としてもよい。
【0028】次に、CVD法によりポリシリコンを成膜
し、さらにこのポリシリコン膜を公知のレジスト技術、
フォトリソグラフィー技術、ドライエッチング技術によ
りパターニングし、図3に示すように第1転送ゲート電
極2を形成する。なお、図3は、従来の図4に示した要
部平面図における、A−A線矢視した断面の要部を示す
図である。次いで、この第1転送ゲート電極2のパター
ニングに用いたレジストマスクをそのまま用い、あるい
はこれと同様にして形成したレジストマスクを用い、先
に形成した絶縁膜8のうち第1転送ゲート電極2の直下
にある部分以外をエッチングによって除去する。このよ
うに絶縁膜8を除去すると、フォトセンサ部1の直上位
置にある部分はもちろん、第1転送ゲート電極2の直下
になく、かつ第2転送ゲート電極3の形成予定領域に位
置する部分も除去され、これらの位置においてはシリコ
ン基板4表面が露出する。
【0029】ここで、特に絶縁膜8をSiO2 膜一層で
形成している場合で、このSiO2膜をウエットエッチ
ングで除去する場合には、このウエットエッチング時に
第1転送ゲート電極2の下へのサイドエッチングを防止
する必要がある。さらに、絶縁膜8をONO構造にした
場合には、SiO2 /SiN/SiO2を上から順にエ
ッチング除去するようにしてもよく、また、第1転送ゲ
ート電極2をドライエッチングする際にSiN膜まで続
けて除去し、その後残りのSiO 2 膜を除去してもよ
い。
【0030】次いで、減圧CVD法により800℃未満
で酸化シリコン膜を堆積形成し、図3に示すように第1
転送ゲート電極2を覆った状態で絶縁膜12を形成す
る。この絶縁膜12は、フォトセンサ部1の直上位置
と、第1転送ゲート電極2の直下になく、かつ第2転送
ゲート電極3の形成予定領域にある位置とで絶縁膜8が
除去されていることにより、これらの位置においてもシ
リコン基板4表面に形成されるものとなり、特に第2転
送ゲート電極3の形成予定領域に形成された絶縁膜12
は第2転送ゲート電極3のゲート絶縁膜として機能する
ものとなる。また、第1転送ゲート電極2を覆い、かつ
第2転送ゲート電極3の形成予定領域に形成された絶縁
膜12は、第1転送ゲート電極2と後述する第2転送ゲ
ート電極3との層間膜として機能するものとなる。
【0031】ここで、酸化シリコン膜(絶縁膜12)の
堆積形成を800℃未満の温度で行うのは、先の例と同
様に800℃を越えると得られる膜とシリコン基板4と
の間で形成されるSi/SiO2 界面の界面準位などが
増加し、これに伴って暗電流が増えてしまうからであ
る。一方、絶縁膜12の形成を700℃未満で行うと、
成膜処理に多くの時間にかかり過ぎ、プロセス上好まし
くない。
【0032】なお、絶縁膜12の形成を一般的な膜形成
温度に比べ低い温度で行ったが、この低温による絶縁膜
11については先の例と同様にあくまでシリコン基板4
表面との間でSi/SiO2 界面を形成することのでき
る厚さ、すなわち数nm〜10nm程度の厚さでよく、
この程度の厚みが確保された後は成膜温度を800℃程
度に上昇し、成膜処理時間の短縮を図ってもよい。ま
た、第2転送ゲート電極3のゲート絶縁膜として機能す
る部分について、特にONO構造を採りたい場合には、
CVD酸化膜+熱酸化/SiN/CVD酸化膜の膜構成
で順次成膜形成すればよい。
【0033】次いで、この絶縁膜12上に、第1転送ゲ
ート電極2と同様にポリシリコン膜を成膜し、さらにこ
れをパターニングすることによって第2転送ゲート電極
3を形成する。なお、ゲート電極構造を三層以上にする
場合には、前記の絶縁膜12形成、および転送ゲート電
極の形成を繰り返せばよい。このようにして第2転送ゲ
ート電極3を形成した後、さらに、絶縁膜12、第2転
送ゲート電極3の上に従来と同様にして遮光膜(図示
略)、平坦化層(図示略)、周辺配線(図示略)、オー
バーパッシベーション膜(図示略)等を順次形成し、固
体撮像素子を得る。
【0034】このような固体撮像素子の製造方法にあっ
ては、第1転送ゲート電極2を形成した後第2転送ゲー
ト電極3の形成に先立ち、第1転送ゲート電極2の直下
にない絶縁膜8をエッチング除去し、その後減圧CVD
法により酸化シリコン膜を、前記第1転送ゲート電極2
を覆った状態に堆積形成して絶縁膜12とするので、該
絶縁膜12により第1転送ゲート電極2と第2転送ゲー
ト電極3との間の層間膜を形成することができるととも
に、第2転送ゲート電極3のゲート絶縁膜を形成するこ
とができる。したがって、絶縁膜12が比較的低温によ
る膜からなっているので、これから形成する層間膜を熱
負荷が少なく耐圧の高いものとすることができ、またゲ
ート絶縁膜を固定電荷や界面準位の少ないものとするこ
とができる。また、フォトセンサ部1の直上位置におい
ても低温による膜から絶縁膜12を形成し、これによっ
てシリコン基板4との間でSi/SiO2 界面を形成し
ているので、固定電荷や界面準位を少なくすることがで
き、これにより暗電流の発生を防止することができる。
【0035】なお、前記実施形態例では、第1転送ゲー
ト電極2、第2転送ゲート電極3をいずれもポリシリコ
ンで形成したが、これら第1転送ゲート電極2、第2転
送ゲート電極3の一方あるいは両方をWポリサイドなど
のポリサイド構造としてもよく、その場合には、従来の
ごとく層間膜や絶縁膜形成のための熱酸化を行っていな
いので、このような熱酸化処理に伴うW等高融点金属の
拡散をなくすことができ、これにより転送ゲート電極の
低抵抗化を図って高感度、低スミアの固体撮像素子を得
ることができる。
【0036】また、前記実施形態例では、絶縁膜8のエ
ッチング時にフォトセンサ部1の直上に位置する絶縁膜
8もエッチング除去し、その後このフォトセンサ部1の
直上にも低温によるCVD膜(酸化シリコン膜)を形成
したが、このフォトセンサ部1の直上には従来と同様の
手法による熱酸化膜などを形成し、第1転送ゲート電極
2と第2転送ゲート電極3との間の層間膜と第2転送ゲ
ート電極3のゲート絶縁膜とのみを該CVD膜(酸化シ
リコン膜)で形成するようにしてもよい。
【0037】
【発明の効果】以上説明したように本発明における請求
項1記載の固体撮像素子の製造方法は、第1転送ゲート
電極、第2転送ゲート電極を形成した後、減圧CVD法
により酸化シリコン膜を堆積形成し、これから絶縁膜を
形成するものであるから、この絶縁膜に第1転送ゲート
電極、第2転送ゲート電極の形成時におけるダメージが
与えられることがなく、したがってこのダメージに起因
する暗電流の発生を防止することができる。また、減圧
CVD法により比較的低温で酸化シリコン膜を堆積形成
し、このCVD法による膜をフォトセンサ部の直上位置
においてSi/SiO2 界面を形成する新たな絶縁膜と
しているので、該絶縁膜が比較的低温によるHTO膜か
らなることとなり、したがって固定電荷や界面準位を少
なくすることができ、これにより暗電流の発生を防止す
ることができる。
【0038】請求項2記載の固体撮像素子の製造方法
は、第1転送ゲート電極を形成した後第2転送ゲート電
極の形成に先立ち、第1転送ゲート電極の直下にない絶
縁膜をエッチング除去し、その後減圧CVD法により7
00℃〜750℃の温度で酸化シリコン膜を、前記第1
転送ゲート電極を覆った状態に堆積形成して絶縁膜とす
るものであるから、該絶縁膜により第1転送ゲート電極
と第2転送ゲート電極との間の層間膜を形成することが
できるとともに、第2転送ゲート電極のゲート絶縁膜を
形成することができる。したがって、絶縁膜が比較的低
温によるHTOCVD膜からなっているので、これから
形成する層間膜を熱負荷が少なく耐圧の高いものとする
ことができ、またゲート絶縁膜を固定電荷や界面準位の
少ないものにして得られる固体撮像素子の高画質化を図
ることができる。また、このように第1転送ゲート電極
と第2転送ゲート電極との間の層間膜を低温で形成する
ことにより、高耐圧化を図ることができ、これにより固
体撮像素子のの微細化、低電圧化を可能にすることがで
きる。例えば、5MV/cmのHTOを50nm形成す
ることにより、従来の150nmポリシリコン熱酸化膜
に比べ転送ゲート電極間ギャップを1/3に減少させ、
かつ従来以上の25V層間耐圧を確保することができ
る。
【図面の簡単な説明】
【図1】本発明の一実施形態例を説明するための要部断
面図である。
【図2】図1に示した一実施形態例を説明するための要
部断面図である。
【図3】本発明の他の実施形態例を説明するための要部
断面図である。
【図4】本発明に係る固体撮像素子の要部平面図であ
る。
【図5】図4のA−A線矢視断面図である。
【符号の説明】
1 フォトセンサ部 2 第1転送ゲート電極 3
第2転送ゲート電極 4 シリコン基板 8 絶縁膜 11 絶縁膜
12 絶縁膜

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 シリコン基板表層部にフォトセンサ部を
    形成するとともに該シリコン基板表面に絶縁膜を形成
    し、該絶縁膜を介して前記フォトセンサ部をシリコン基
    板表面側に臨ませた状態で該シリコン基板上に第1転送
    ゲート電極を形成し、前記絶縁膜を介して前記フォトセ
    ンサ部をシリコン基板表面側に臨ませ、かつ第1転送ゲ
    ート電極の直上位置に一部がかかるようにしてシリコン
    基板上に第2転送ゲート電極を形成配置し、固体撮像素
    子を製造する方法において、 前記第1転送ゲート電極、第2転送ゲート電極を形成し
    た後、前記フォトセンサ部の直上に位置する絶縁膜をエ
    ッチング除去し、その後減圧CVD法により酸化シリコ
    ン膜を堆積形成することを特徴とする固体撮像素子の製
    造方法。
  2. 【請求項2】 前記減圧CVD法による酸化シリコン膜
    の堆積形成の後、熱酸化処理を行うことを特徴とする請
    求項1記載の固体撮像素子の製造方法。
  3. 【請求項3】 シリコン基板表層部にフォトセンサ部を
    形成するとともに該シリコン基板表面に絶縁膜を形成
    し、該絶縁膜を介して前記フォトセンサ部をシリコン基
    板表面側に臨ませた状態で該シリコン基板上に第1転送
    ゲート電極を形成し、前記絶縁膜を介して前記フォトセ
    ンサ部をシリコン基板表面側に臨ませ、かつ第1転送ゲ
    ート電極の直上位置に一部がかかるようにしてシリコン
    基板上に第2転送ゲート電極を形成配置し、固体撮像素
    子を製造する方法において、 前記第1転送ゲート電極を形成した後前記第2転送ゲー
    ト電極の形成に先立ち、少なくとも第2転送ゲート電極
    の形成予定領域に位置し、かつ第1転送ゲート電極の直
    下に位置しない前記絶縁膜をエッチング除去し、その後
    減圧CVD法により酸化シリコン膜を、前記第1転送ゲ
    ート電極を覆った状態に堆積形成して該酸化シリコン膜
    により第1転送ゲート電極と第2転送ゲート電極との間
    の層間膜を形成するとともに、第2転送ゲート電極のゲ
    ート絶縁膜を形成することを特徴とする固体撮像素子の
    製造方法。
  4. 【請求項4】 前記減圧CVD法による酸化シリコン膜
    の堆積形成の後、熱酸化処理を行うことを特徴とする請
    求項3記載の固体撮像素子の製造方法。
  5. 【請求項5】 前記の第2転送ゲート電極の形成予定領
    域に位置し、かつ第1転送ゲート電極の直下に位置しな
    い前記絶縁膜をエッチング除去する際、フォトセンサ部
    の直上に位置する絶縁膜もエッチング除去し、 減圧CVD法により酸化シリコン膜を堆積形成する際、
    該酸化シリコン膜によりフォトセンサ部の直上の絶縁膜
    も形成することを特徴とする請求項3記載の固体撮像素
    子の製造方法。
JP27433596A 1996-10-17 1996-10-17 固体撮像素子の製造方法 Expired - Fee Related JP3399250B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27433596A JP3399250B2 (ja) 1996-10-17 1996-10-17 固体撮像素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27433596A JP3399250B2 (ja) 1996-10-17 1996-10-17 固体撮像素子の製造方法

Publications (2)

Publication Number Publication Date
JPH10125892A true JPH10125892A (ja) 1998-05-15
JP3399250B2 JP3399250B2 (ja) 2003-04-21

Family

ID=17540233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27433596A Expired - Fee Related JP3399250B2 (ja) 1996-10-17 1996-10-17 固体撮像素子の製造方法

Country Status (1)

Country Link
JP (1) JP3399250B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010001327A (ko) * 1999-06-03 2001-01-05 김영환 전하 결합 소자
JP2005174966A (ja) * 2003-12-05 2005-06-30 Nec Kyushu Ltd 電荷転送装置およびその製造方法
JP2006108596A (ja) * 2004-10-08 2006-04-20 Sharp Corp 電極構造およびその形成方法、固体撮像素子、その製造方法
JP2006261229A (ja) * 2005-03-15 2006-09-28 Fuji Photo Film Co Ltd 固体撮像素子およびその製造方法
JP2007189020A (ja) * 2006-01-12 2007-07-26 Fujifilm Corp 固体撮像素子及び固体撮像素子の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010001327A (ko) * 1999-06-03 2001-01-05 김영환 전하 결합 소자
JP2005174966A (ja) * 2003-12-05 2005-06-30 Nec Kyushu Ltd 電荷転送装置およびその製造方法
JP4759220B2 (ja) * 2003-12-05 2011-08-31 ルネサスエレクトロニクス株式会社 電荷転送装置およびその製造方法
JP2006108596A (ja) * 2004-10-08 2006-04-20 Sharp Corp 電極構造およびその形成方法、固体撮像素子、その製造方法
JP2006261229A (ja) * 2005-03-15 2006-09-28 Fuji Photo Film Co Ltd 固体撮像素子およびその製造方法
JP2007189020A (ja) * 2006-01-12 2007-07-26 Fujifilm Corp 固体撮像素子及び固体撮像素子の製造方法

Also Published As

Publication number Publication date
JP3399250B2 (ja) 2003-04-21

Similar Documents

Publication Publication Date Title
US5063431A (en) Semiconductor device having a two-layer gate structure
US6635911B2 (en) Solid state image sensing device
JP2647034B2 (ja) 電荷結合素子の製造方法
JP3107199B2 (ja) 不揮発性半導体記憶装置の製造方法
JP3003590B2 (ja) 固体撮像素子およびその製造方法
US6235585B1 (en) Method for fabricating flash memory device and peripheral area
JP3399250B2 (ja) 固体撮像素子の製造方法
US7411229B2 (en) Semiconductor device, a manufacturing method thereof, and a camera
JPH11238866A (ja) 固体撮像装置
JP2004335804A (ja) 固体撮像素子およびその製造方法
JP4352717B2 (ja) 固体撮像素子及びその製造方法
JP2621773B2 (ja) 固体撮像素子の製造方法
JP4705791B2 (ja) 固体撮像素子の製造方法
JP2507066B2 (ja) 電荷転送素子およびその製造方法
JP2773739B2 (ja) 固体撮像装置の製造方法
JP2000340783A (ja) 固体撮像装置の製造方法
JPH06196497A (ja) 半導体装置の製造方法
JP3381291B2 (ja) 固体撮像装置およびその製造方法
JPH07106543A (ja) 固体撮像装置の製造方法
JP2000349272A (ja) 固体撮像素子及びその製造方法
JP3081588B2 (ja) 固体撮像素子の製造方法
KR101132722B1 (ko) 반도체 소자의 게이트 전극 형성방법
JP2004511098A (ja) 信号処理装置
JPH0456275A (ja) 固体撮像装置の製造方法
JPH04142041A (ja) 電荷転送素子の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees