JP4759220B2 - 電荷転送装置およびその製造方法 - Google Patents

電荷転送装置およびその製造方法 Download PDF

Info

Publication number
JP4759220B2
JP4759220B2 JP2003408277A JP2003408277A JP4759220B2 JP 4759220 B2 JP4759220 B2 JP 4759220B2 JP 2003408277 A JP2003408277 A JP 2003408277A JP 2003408277 A JP2003408277 A JP 2003408277A JP 4759220 B2 JP4759220 B2 JP 4759220B2
Authority
JP
Japan
Prior art keywords
charge transfer
insulating film
region
insulating layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003408277A
Other languages
English (en)
Other versions
JP2005174966A (ja
Inventor
一久 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2003408277A priority Critical patent/JP4759220B2/ja
Publication of JP2005174966A publication Critical patent/JP2005174966A/ja
Application granted granted Critical
Publication of JP4759220B2 publication Critical patent/JP4759220B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、電荷転送装置およびその製造方法に関する。
図6は、従来のCCD(charge coupled device)等の電荷転送装置の構成を示す断面図である。
電荷転送装置は、半導体基板1と、半導体基板1に設けられたPウェル2と、Pウェル2に設けられた電荷転送路20およびフォトダイオード22と、Pウェル2の両端に設けられ、電荷転送路20およびフォトダイオード22を他の領域から分離するP領域4および素子分離領域6と、電荷転送路20およびフォトダイオード22上に設けられられたゲート酸化膜8と、転送ゲート電極10と、層間絶縁酸化膜12と、第一の金属配線14と、配線層間絶縁膜16と、第二の金属配線18とを有する。
従来、素子分離領域6は、LOCOS(local oxidation of silicon)によりシリコン酸化膜を局所的に熱酸化することにより形成されている(特許文献1)。
特開昭60−245167号公報
しかし、従来の方法では、図中破線で囲った領域Aに、いわゆるバーズビークやホワイトリボンが発生するという問題があった。このようなバーズビークやホワイトリボンが発生した領域は、結晶構造が不安定なため、設計上、このような領域には電荷転送路20やフォトダイオード22を形成しないようにされている。そのため、装置のサイズが大きくなってしまうという課題があった。
また、転送ゲート電極10に転送クロックを印加する際、Pウェル2を接地するので、Pウェル2と転送ゲート電極10に挟まれたゲート酸化膜8部分に寄生容量が発生してしまう。電荷転送装置は、複数のフォトダイオード22が列状に配置された構成を有し、これらに対応して複数の転送ゲート電極10が設けられる。
図4は、これらの転送ゲート電極10に電圧が印加された状態を示す等価回路である。ここでは、2相転送電極を例として説明する。このような2相転送電極において、隣接する転送電極に互いに180度位相のずれた印加電圧を印加することにより、順次信号電荷を転送する構成となっている。たとえば、電荷転送装置が600dpiのイメージセンサの場合、12000程度、1200dpiのイメージセンサの場合、24000程度のゲ−ト電極が1本の転送クロック印加端子に並列に接続される。このように、転送ゲート数が多くなると、ゲート酸化膜8に発生する寄生容量が無視できない程度に大きくなってしまう。そのため、図5に示すように、印加したクロックパルス波形がこのような容量により鈍り、遅延が生じ、波形が変形してしまうことがある。これにより、信号電荷の転送効率が低下してしまう。
一方、電荷転送装置の小型化が求められているが、電荷転送路20やフォトダイオード22のサイズを小さくすると、信号電子量の減少につながり、S/N比が低下してしまうため、製品の特性を維持しつつ小型化を図るためには、電荷転送路20やフォトダイオード22以外のスペースを削減することが好ましい。
本発明は上記事情を踏まえてなされたものであり、本発明の目的は、電荷転送装置のスペースを減少して小型化するとともに、電荷転送装置の性能を向上させる技術を提供することにある。
本発明によれば、
半導体基板と、
前記半導体基板に設けられた光電変換素子と、
前記半導体基板に設けられ、前記光電変換素子に並置された電荷転送路と、
前記半導体基板に設けられ、前記光電変換素子と前記電荷転送路とが配置された領域を他の領域から分離する分離領域と、
前記分離領域上に設けられ、前記光電変換素子と前記電荷転送路とが配置された領域には設けられていない、珪素化合物を堆積して形成された第一の堆積絶縁層と、
前記第一の堆積絶縁層の上面および側面を覆い、前記光電変換素子と前記電荷転送路とが配置された領域には設けられていない、珪素化合物を堆積して形成された第二の堆積絶縁層であって、前記第一の堆積絶縁層より膜厚の薄い第二の堆積絶縁層と、
前記半導体基板の前記光電変換素子および前記電荷転送路が配置された領域上に形成されたゲート絶縁膜と、
前記第二の堆積絶縁層上および前記ゲート絶縁膜上に形成された導電膜により構成された転送電極と、
前記分離領域上において、前記半導体基板の上面と前記第一の堆積絶縁層との間に設けられ、前記光電変換素子と前記電荷転送路とが配置された領域には設けられていない、第三の絶縁膜と、
を含み、
前記第二の堆積絶縁層は、さらに前記第三の絶縁膜の側面を覆っていることを特徴とする電荷転送装置が提供される。
これにより、第一の堆積絶縁層のエッジ部分を丸めることができ、第一の堆積絶縁層および第二の堆積絶縁層上に転送電極を形成する際に、転送電極がエッジ部分で途切れることのないようにすることができる。
第一の堆積絶縁層をガスを堆積して形成することにより、従来のLOCOSにより素子分離領域を形成したときのようなバーズビークやホワイトリボンの発生を防ぐことができる。そのため、光電変換素子や電荷転送路を分離領域および第一の堆積絶縁層のすぐ近くに配置する設計とすることができ、電荷転送装置のスペースを削減することができ、小型化することができる。また、第一の堆積絶縁層および第二の堆積絶縁層上に電荷転送電極を形成した場合に、バーズビーク等が発生した不安定な領域がないため、寄生容量の問題を低減することもでき、電荷転送効率を高めることができる。これにより、半導体基板上に形成する素子数を多くすることもできる。さらに、従来の熱酸化のように長時間の酸化処理が不要となるため、半導体基板へのダメージが生じることがなく、電荷転送装置を安定的に製造することができる。また、熱酸化時にマスクとして用いていた窒化膜を形成する必要がないため、電荷転送装置の製造工程を短縮することもできる。第一の堆積絶縁層は、化学気相成長法により形成することができる。光電変換素子は、たとえばフォトダイオードとすることができる。光電変換素子は、光の照射を受けてその光を電荷に変換し、電荷を発生する。なお、分離領域と第一の堆積絶縁層との間には、熱酸化により形成された絶縁膜が設けられた構成とすることができる。これにより、第一の堆積絶縁層と基板との界面の接合状態を良好にすることができる。
本発明の電荷転送装置において、半導体基板の上面は、略平坦に形成することができる。
面が平坦に形成された半導体基板上に絶縁層を形成することにより、絶縁層を選択的に除去する工程において、加工性を良好にすることができる。
本発明の電荷転送装置において、第一の堆積絶縁層および第二の堆積絶縁層は、HTO膜とすることができる。
第一の堆積絶縁層および第二の堆積絶縁層を減圧CVD法により形成されたHTO膜とすることにより、堆積絶縁層形成時に半導体基板上の各素子へダメージを与えることなく、安定的に電荷転送装置を製造することができる。
本発明によれば、
光電変換素子と、前記光電変換素子に並置された電荷転送路と、前記光電変換素子と前記電荷転送路とが配置された領域を他の領域から分離する分離領域と、が設けられた半導体基板全面に第一の絶縁膜を堆積させる工程と、
前記半導体基板の前記光電変換素子および前記電荷転送路が配置された領域上の前記第一の絶縁膜を選択的に除去して前記分離領域上に前記第一の絶縁膜により構成された第一の堆積絶縁層を形成する工程と、
前記第一の堆積絶縁層上ならびに前記半導体基板の前記光電変換素子および前記電荷転送路が配置された領域上を含む全面に第二の絶縁膜を堆積させる工程と、
前記半導体基板の前記光電変換素子および前記電荷転送路が配置された領域上の前記第二の絶縁膜を選択的に除去して、前記第一の堆積絶縁層の上面および側面を覆う第二の絶縁膜により構成された第二の堆積絶縁層を形成する工程と、
前記半導体基板の前記光電変換素子および前記電荷転送路が配置された領域上にゲート絶縁膜を形成する工程と、
前記第二の堆積絶縁層および前記ゲート絶縁膜上全面に導電膜を堆積してパターニングし、転送電極を形成する工程と、
を含むことを特徴とする電荷転送装置の製造方法が提供される。
このように、第一の絶縁膜を選択的に除去した後に第二の絶縁膜を第一の絶縁膜上に堆積させることにより、第一の堆積絶縁層のエッジ部分を丸めることができる。これにより、第一の堆積絶縁層および第二の堆積絶縁層上に転送電極を形成する際に、転送電極がエッジ部分で途切れることのないようにすることができる。ここで、第二の絶縁膜も、化学気相成長法や減圧化学気相成長法により形成することができる。また、第二の絶縁膜は、第一の絶縁膜よりも薄く形成することができる。なお、第二の絶縁膜を堆積させる工程の前に、第一の絶縁膜上に熱酸化膜を形成する工程を含むことができる。
本発明の電荷転送装置の製造方法において、第一の絶縁膜を堆積させる工程において、化学気相成長法により、第一の絶縁膜を堆積させることができる。
本発明の電荷転送装置の製造方法において、第一の絶縁膜を堆積させる工程は、減圧化学気相成長法により、HTO膜を形成する工程を含むことができる。
本発明の電荷転送装置の製造方法において、第一の絶縁膜を堆積させる工程の前に、全面に熱酸化により第一の絶縁膜よりも膜厚の薄い第三の絶縁膜を形成する工程をさらに含むことができ、第一の絶縁膜を堆積させる工程において、第三の絶縁膜上に第一の絶縁膜を堆積させることができる。このようにすれば、第一の堆積絶縁層と半導体基板の間に熱酸化により形成された第三の絶縁膜が設けられるので、第一の絶縁膜と半導体基板との密着性を良好にすることができる。
本発明の電荷転送装置の製造方法において、ゲート絶縁膜を形成する工程において、熱酸化によりゲート絶縁膜を形成することができる。これにより、膜質を改善することができ、ゲート酸化膜と半導体基板との接合面を安定化することができる。
本発明によれば、無駄なスペースを削除して電荷転送装置を小型化することができるとともに、電荷転送装置の性能を向上させることができる。
図1は、本発明の実施の形態における電荷転送装置100の構成を示す断面図である。
本実施の形態において、電荷転送装置100は、2相駆動のCCD等のリニアイメージセンサである。
電荷転送装置100は、半導体基板101と、半導体基板101に設けられたPウェル102と、電荷転送路120と、フォトダイオード122と、電荷転送路120およびフォトダイオード122を他の領域から分離する分離領域であるP領域104と、半導体基板101上に設けられたシリコン酸化膜124と、シリコン酸化膜124上に設けられた堆積絶縁層106と、ゲート酸化膜108と、転送ゲート電極110と、トランスファーゲート111と、層間絶縁酸化膜112と、第一の金属配線114と、配線層間絶縁膜116と、第二の金属配線118とを有する。半導体基板101は、シリコン基板等である。第一の金属配線114は、たとえばアルミニウムにより構成される。また、配線層間絶縁膜116は、たとえばプラズマCVDにより形成される。第二の金属配線118は、遮光膜として機能する。また、第二の層間絶縁膜116は、たとえばプラズマCVDにより形成される。フォトダイオード122に蓄積された電荷は、トランスファーゲート111を介して電荷転送路120に転送される。
図2は、図1に示した電荷転送装置100の製造工程を示す工程断面図である。
まず、半導体基板101上に熱酸化によりシリコン酸化膜124を形成する(図2(a))。
次に、リソグラフィ技術により、半導体基板101上の所定領域にたとえばリン等の不純物をイオン注入し、電荷転送路120を形成する。つづいて、同様にリソグラフィ技術により、半導体基板101上の所定領域にたとえばリン等の不純物をイオン注入し、フォトダイオード122を形成する。その後、同様にリソグラフィ技術により、ボロン等の不純物をイオン注入し、Pウェル102を形成する。つづいて、同様にリソグラフィ技術により、ボロン等の不純物をイオン注入し、Pウェル102の両端にP領域104を形成する(図2(b))。ここで、半導体基板101の表面は略平坦に形成されている。P領域104は、電荷転送路120およびフォトダイオード122を他の領域から分離する機能を有する。
その後、半導体基板101上のシリコン酸化膜124上に、珪素を含むガスと酸素を含む酸化性ガスを用い、これらにより形成される珪素化合物を堆積してシリコン酸化膜106aを形成する(図2(c))。珪素を含むガスとしては、例えば、モノシラン、ジシラン、トリシラン、またはテトラシランをNO等の酸素含有ガスで希釈したものが用いられる。シリコン酸化膜106aを形成する方法としては、たとえばCVD法(化学気相成長法)を用いることができる。
本実施の形態において、シリコン酸化膜106aは、減圧CVD法により形成されたHTO(high temperature oxide:高温酸化)膜である。このようなHTO膜は、たとえば、LP炉(低圧CVD炉)を用い、成膜ガスとしてモノシランとNOの混合ガス(流量比約1:20)を用い、0.9Torrの減圧下で、750℃以上、より好ましくは約800℃〜850℃の条件で形成することができる。また、HTO膜成長後に950℃以上の温度で熱酸化を行うこともできる。
シリコン酸化膜106aの膜厚は、その上に形成される転送ゲート電極110とP領域104の間の絶縁を保つだけの耐圧をシリコン酸化膜106aに付与できればどのような範囲とすることもできるが、たとえば1〜1.3μm以上の膜厚とすることができる。
つづいて、P領域104上を覆う所定形状のマスクを用い、BHF等の薬液を用いたウェットエッチングにより、電荷転送路120およびフォトダイオード122等が設けられた能動素子領域上のシリコン酸化膜106aを選択的に除去し、電荷転送路120およびフォトダイオード122を露出させる(図2(d))。これにより、能動素子領域の両側に設けられた一対のP領域104(非活性領域)上に一対の堆積絶縁層106を形成することができる。なお、堆積絶縁層106は、その上に形成される転送ゲート電極110が途切れることがないように、テーパ状にエッチングされることが好ましい。
以上のように、堆積絶縁層106(シリコン酸化膜106a)は、半導体基板101上に熱酸化により薄く形成されたシリコン酸化膜124上に形成されるので、半導体基板101との接合面を安定化することができる。シリコン酸化膜124は、堆積絶縁層106よりも薄く形成される。堆積絶縁層106は、熱酸化により薄く形成されたシリコン酸化膜124上に堆積法により形成されるので、堆積絶縁層全体を熱酸化により形成していた従来の方法のようにバーズビーク等の不安定な領域が形成されることもなく、堆積絶縁層106やP領域104が形成された領域のすぐ近くに電荷転送路120やフォトダイオード122等の素子を形成することができ、電荷転送装置100を小型化することができる。
つづいて、電荷転送路120およびフォトダイオード122形成領域上にゲート酸化膜108を形成する(図2(e))。ゲート酸化膜108は、熱処理により形成することが好ましい。これにより、ゲート酸化膜108と半導体基板101との接合面を安定化することができる。
この後、ゲート酸化膜108および堆積絶縁層106上にスパッタリングおよびエッチング等により、転送ゲート電極110およびトランスファーゲート111を形成する。ここで、堆積絶縁層106をテーパ状に形成することにより、転送ゲート電極110が堆積絶縁層106の角部で途切れることがないようにすることができる。つづいて、転送ゲート電極110上に層間絶縁酸化膜112を形成する。ついで、第一の金属配線114、配線層間絶縁膜116、および第二の金属配線118を順次形成する。これにより、図1に示した構成の電荷転送装置100が得られる。
また、図2(d)に示した一対の堆積絶縁層106を形成する工程の後、堆積絶縁層106のエッジ部分を丸める処理を行うこともできる。
図7は、エッジ部分を丸める処理手順を示す断面図である。図2(d)に示した工程終了後、堆積絶縁層106上に熱酸化により薄い酸化膜(不図示)を形成し、その上に、再びCVD法または減圧CVD法により、第二のシリコン酸化膜126を形成する。本実施の形態において、第二のシリコン酸化膜126もHTO膜とすることができる。つづいて、P領域104上を覆う所定形状のマスクを用い、BHF等の薬液を用いたウェットエッチングにより、能動素子領域上の第二のシリコン酸化膜126を選択的に除去し、電荷転送路120およびフォトダイオード122を再び露出させる。これにより、堆積絶縁層106のエッジ部分を鈍化させることができ、その上に形成される転送ゲート電極110が途切れることがないようにすることができる。
図3は、電荷転送路120における電荷転送のメカニズムを示す図である。
図3(a)は、電荷転送路120および転送ゲート電極110の構成を示す上面図である。ここでは図示していないが、電荷転送路120は、電荷蓄積領域および障壁領域を有し、その上部にそれぞれ第一の転送ゲート電極110aおよび第二の転送ゲート電極110bが設けられている。
ここで、第一の転送ゲート電極110aおよび第二の転送ゲート電極110bには、互いに180度位相がずれた電圧Φ1およびΦ2がそれぞれ印加される。
図3(b)および図3(c)は、第一の転送ゲート電極110aおよび第二の転送ゲート電極110bに電圧が印加されたときの信号の移動状態を示す図である。図3(c)の実線は、印加電圧Φ1がロー(OFF)、印加電圧Φ2がハイ(ON)のときのポテンシャル電位を示し、破線は、印加電圧Φ1がハイ、印加電圧Φ2がローのときのポテンシャル電位を示す。
図示したように、転送電極への印加電圧Φ1をロー、印加電圧Φ2をハイとすると、ポテンシャル電位は実線で示したようになり、aの位置にある信号電荷は、矢印に従ってbの位置に移動する。つづいて、印加電圧Φ1をハイ、印加電圧Φ2をローとすると、ポテンシャル電位は破線で示したようになり、bの位置にある信号電荷は、矢印に従ってcの位置に移動する。このようにして、信号電荷は、図中右方向に順次転送される。
本実施の形態において、堆積絶縁層106は、薄い熱酸化膜上に堆積法により形成されるので、バーズビーク等が発生することなく、堆積絶縁層106を電荷転送路120やフォトダイオード122が形成された領域のすぐ近くに形成することができる。これにより、電荷転送装置100を小型化することができる。また、転送ゲート電極110下にゲート酸化膜108が形成されることもないので、寄生容量を低減することができ、電荷転送装置100の転送効率を改善することができる。これにより、ゲート電極の数を増やしても印加パルスの波形の変形を低減することができるので、ゲート電極数を増やすこともできる。
本発明の実施の形態における電荷転送装置の構成を示す断面図である。 図1に示した電荷転送装置の製造工程を示す工程断面図である。 電荷転送路における電荷転送のメカニズムを示す図である。 複数の転送ゲート電極に電圧が印加された状態を示す等価回路図である。 転送ゲート電極に印加したクロックパルス波形を示す図である。 従来のCCD(charge coupled device)等の電荷転送装置の構成を示す断面図である。 図2に示した電荷転送装置の製造工程の他の例を示す断面図である。
符号の説明
100 電荷転送装置
101 半導体基板
102 Pウェル
104 P領域
106 堆積絶縁層
106a シリコン酸化膜
108 ゲート酸化膜
110 転送ゲート電極
111 トランスファーゲート
112 層間絶縁酸化膜
114 第一の金属配線
116 配線層間絶縁膜
118 第二の金属配線
120 電荷転送路
122 フォトダイオード
124 シリコン酸化膜
126 第二のシリコン酸化膜

Claims (8)

  1. 半導体基板と、
    前記半導体基板に設けられた光電変換素子と、
    前記半導体基板に設けられ、前記光電変換素子に並置された電荷転送路と、
    前記半導体基板に設けられ、前記光電変換素子と前記電荷転送路とが配置された領域を他の領域から分離する分離領域と、
    前記分離領域上に設けられ、前記光電変換素子と前記電荷転送路とが配置された領域には設けられていない、珪素化合物を堆積して形成された第一の堆積絶縁層と、
    前記第一の堆積絶縁層の上面および側面を覆い、前記光電変換素子と前記電荷転送路とが配置された領域には設けられていない、珪素化合物を堆積して形成された第二の堆積絶縁層であって、前記第一の堆積絶縁層より膜厚の薄い第二の堆積絶縁層と、
    前記半導体基板の前記光電変換素子および前記電荷転送路が配置された領域上に形成されたゲート絶縁膜と、
    前記第二の堆積絶縁層上および前記ゲート絶縁膜上に形成された導電膜により構成された転送電極と、
    前記分離領域上において、前記半導体基板の上面と前記第一の堆積絶縁層との間に設けられ、前記光電変換素子と前記電荷転送路とが配置された領域には設けられていない、第三の絶縁膜と、
    を含み、
    前記第二の堆積絶縁層は、さらに前記第三の絶縁膜の側面を覆っていることを特徴とする電荷転送装置。
  2. 請求項1に記載の電荷転送装置において、
    前記半導体基板の上面は、平坦に形成されたことを特徴とする電荷転送装置。
  3. 請求項1または2に記載の電荷転送装置において、
    前記第一の堆積絶縁層および前記第二の堆積絶縁層は、HTO膜であることを特徴とする電荷転送装置。
  4. 光電変換素子と、前記光電変換素子に並置された電荷転送路と、前記光電変換素子と前記電荷転送路とが配置された領域を他の領域から分離する分離領域と、が設けられた半導体基板全面に第一の絶縁膜を堆積させる工程と、
    前記半導体基板の前記光電変換素子および前記電荷転送路が配置された領域上の前記第一の絶縁膜を選択的に除去して前記分離領域上に前記第一の絶縁膜により構成された第一の堆積絶縁層を形成する工程と、
    前記第一の堆積絶縁層上ならびに前記半導体基板の前記光電変換素子および前記電荷転送路が配置された領域上を含む全面に第二の絶縁膜を堆積させる工程と、
    前記半導体基板の前記光電変換素子および前記電荷転送路が配置された領域上の前記第二の絶縁膜を選択的に除去して、前記第一の堆積絶縁層の上面および側面を覆う第二の絶縁膜により構成された第二の堆積絶縁層を形成する工程と、
    前記半導体基板の前記光電変換素子および前記電荷転送路が配置された領域上にゲート絶縁膜を形成する工程と、
    前記第二の堆積絶縁層および前記ゲート絶縁膜上全面に導電膜を堆積してパターニングし、転送電極を形成する工程と、
    を含むことを特徴とする電荷転送装置の製造方法。
  5. 請求項に記載の電荷転送装置の製造方法において、
    前記第一の絶縁膜を堆積させる工程において、減圧化学気相成長法により、HTO膜を形成する工程を含むことを特徴とする電荷転送装置の製造方法。
  6. 請求項またはに記載の電荷転送装置の製造方法において、
    前記第二の絶縁膜を堆積させる工程は、減圧化学気相成長法により、HTO膜を形成する工程を含むことを特徴とする電荷転送装置の製造方法。
  7. 請求項乃至いずれかに記載の電荷転送装置の製造方法において、
    前記第一の絶縁膜を堆積させる工程の前に、
    前記全面に熱酸化により前記第一の絶縁膜よりも膜厚の薄い第三の絶縁膜を形成する工程をさらに含み、
    前記第一の絶縁膜を堆積させる工程において、前記第三の絶縁膜上に前記第一の絶縁膜を堆積させることを特徴とする電荷転送装置の製造方法。
  8. 請求項に記載の電荷転送装置の製造方法において、
    前記第一の絶縁膜を選択的に除去した後、前記半導体基板の前記光電変換素子および前記電荷転送路が配置された領域上の前記第三の絶縁膜を選択的に除去する工程をさらに含み、
    前記第二の堆積絶縁層は、さらに前記第三の絶縁膜の側面を覆っていることを特徴とする電荷転送装置の製造方法。
JP2003408277A 2003-12-05 2003-12-05 電荷転送装置およびその製造方法 Expired - Fee Related JP4759220B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003408277A JP4759220B2 (ja) 2003-12-05 2003-12-05 電荷転送装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003408277A JP4759220B2 (ja) 2003-12-05 2003-12-05 電荷転送装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005174966A JP2005174966A (ja) 2005-06-30
JP4759220B2 true JP4759220B2 (ja) 2011-08-31

Family

ID=34730019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003408277A Expired - Fee Related JP4759220B2 (ja) 2003-12-05 2003-12-05 電荷転送装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4759220B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266298A (ja) * 1996-03-27 1997-10-07 Sony Corp 固体撮像素子の製造方法
JPH10125892A (ja) * 1996-10-17 1998-05-15 Sony Corp 固体撮像素子の製造方法
JPH1126736A (ja) * 1997-07-04 1999-01-29 Nec Corp 個体撮像装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208748A (ja) * 1999-01-12 2000-07-28 Sony Corp 固体撮像素子
JP2003142676A (ja) * 2001-11-01 2003-05-16 Fuji Film Microdevices Co Ltd 固体撮像素子およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266298A (ja) * 1996-03-27 1997-10-07 Sony Corp 固体撮像素子の製造方法
JPH10125892A (ja) * 1996-10-17 1998-05-15 Sony Corp 固体撮像素子の製造方法
JPH1126736A (ja) * 1997-07-04 1999-01-29 Nec Corp 個体撮像装置およびその製造方法

Also Published As

Publication number Publication date
JP2005174966A (ja) 2005-06-30

Similar Documents

Publication Publication Date Title
KR20060049208A (ko) 고체 촬상 장치 및 그 제조 방법
JP3272941B2 (ja) 固体撮像素子およびその製造方法
US7382003B2 (en) Solid-state image pick-up unit and method of manufacturing the same
US7795654B2 (en) Solid-state imaging device and method for producing the same
JP4759220B2 (ja) 電荷転送装置およびその製造方法
KR100228037B1 (ko) 고체촬상소자 및 그 제조방법
JPH08204173A (ja) 電荷転送装置の製造方法
JP4159306B2 (ja) 固体撮像素子およびその製造方法
JPH07176714A (ja) 半導体装置の製造方法
JP2003332554A (ja) 固体撮像素子の製造方法
US20050051816A1 (en) Semiconductor light receiving device and manufacturing method for the same
JP2877656B2 (ja) 固体撮像素子の製造方法
JP4705791B2 (ja) 固体撮像素子の製造方法
JP4413021B2 (ja) 半導体装置およびその製造方法
JP2007201319A (ja) 固体撮像装置およびその製造方法
JP3255116B2 (ja) 固体撮像素子及びその製造方法
US20050145889A1 (en) Solid state image pickup device and its manufacture method
JP2006032918A (ja) 固体撮像装置及びその製造方法
JP2000349272A (ja) 固体撮像素子及びその製造方法
KR20050019035A (ko) 고체 촬상 소자 및 그 제조 방법
JP2867469B2 (ja) 電荷転送装置及びその製造方法
JP2003273345A (ja) 固体撮像素子およびその製造方法
JP2006108596A (ja) 電極構造およびその形成方法、固体撮像素子、その製造方法
JPH11177077A (ja) 半導体素子とその製造方法
JP2006253480A (ja) 固体撮像素子およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050502

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110606

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees