JP2006108596A - 電極構造およびその形成方法、固体撮像素子、その製造方法 - Google Patents

電極構造およびその形成方法、固体撮像素子、その製造方法 Download PDF

Info

Publication number
JP2006108596A
JP2006108596A JP2004296961A JP2004296961A JP2006108596A JP 2006108596 A JP2006108596 A JP 2006108596A JP 2004296961 A JP2004296961 A JP 2004296961A JP 2004296961 A JP2004296961 A JP 2004296961A JP 2006108596 A JP2006108596 A JP 2006108596A
Authority
JP
Japan
Prior art keywords
film
electrode
insulating film
interlayer insulating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004296961A
Other languages
English (en)
Inventor
Hiroyuki Kawano
裕行 川野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004296961A priority Critical patent/JP2006108596A/ja
Publication of JP2006108596A publication Critical patent/JP2006108596A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】 上層電極と下層電極との間の層間絶縁膜を膜厚制御性良く形成して、転送ゲート部の縮小化を図る。
【解決手段】 下層電極3a上に層間絶縁膜4を形成した後、酸化防止膜5を全面に形成する。下層電極3aと上層電極6aとの間に層間絶縁膜4と共に酸化防止膜5が形成されるため、上層電極6aを酸化して層間絶縁膜7を形成する工程において、上層電極6aと下層電極3aとの間のオーバーラップ部で層間絶縁膜4が酸化されることを防止することができる。
【選択図】 図1

Description

本発明は、複数の電極層を一方向に並べて配設した電極構造およびその形成方法に関し、これを転送ゲート部に用いたCCD型イメージセンサなどの固体撮像素子およびその製造方法に関する。
従来、固体撮像素子には、光電変換により発生された信号電荷を一方向に転送するための転送ゲートが設けられている。この固体撮像素子において、微細化のために、転送ゲート部を複数の電極層によって構成し、上層電極と下層電極とが一部重なって配置された電極構造を用いる。
図4は、従来の固体撮像素子の概略構成例を示す平面図である。
図4に示すように、従来の固体撮像素子30において、被写体の画像光が入射されるイメージエリア31には、入射光量に応じた信号電荷を発生させる複数の画素部(受光部)32と、これらの画素部32で発生した信号電荷をイメージエリア31内で垂直方向に転送するための転送ゲートとしての垂直転送CCD(ChargeCoupled Device)33A〜33Cとが設けられている。
このイメージエリア31の周囲には、駆動クロック信号を垂直転送CCD33A〜33Cに供給するための信号線34と、垂直転送CCD33A〜33Cによって転送されてきた画像信号を順次水平方向に転送するための水平転送CCD35とが設けられている。
図5は、図4のI−I線部分の断面図であり、垂直転送CCD33Aの概略断面構成例を示している。この事例では、2相駆動方式のCCDを示している。
図5に示すように、固体撮像素子30において、p型シリコン半導体基板41の表層にn型不純物拡散層42が形成され、その上にシリコン酸化膜からなる第1酸化膜43と第2酸化膜44がそれぞれ形成されている。
第1酸化膜43上にはポリシリコンからなる第1ゲート電極45aおよび45a’が交互に所定間隔を隔てて形成されている。第2酸化膜44上には、第1ゲート電極45aおよび45a’と一部重なって、第2ゲート電極46aおよび46a’が交互に所定間隔を隔てて形成されている。第1ゲート電極45aおよび45a’と第2ゲート電極46aおよび46a’とは、上面が層間絶縁膜47で覆われている。
信号線34aおよび34bは、垂直転送CCD33A〜33Cを駆動するためのクロック信号φ1およびφ2を伝送する配線であって、第1ゲート電極45aと第2ゲート電極46aとは信号線34aに接続され、第1ゲート電極45a’と第2ゲート電極46a’とは信号線34bに接続されている。
次に、従来の垂直転送CCD33A〜33Cの製造方法について、図6〜図8を用いて説明する。図6〜図8は、従来の垂直転送CCDの各製造工程をそれぞれ示す断面図である。
まず、図6(a)に示すように、p型シリコン半導体基板41上にn型不純物拡散層42を形成した後、図6(b)に示すように、ゲート絶縁膜となる第1酸化膜43を熱酸化により形成し、さらにその上に減圧CVD法によりリンが添加されたポリシリコン膜45を形成する。
次に、図6(c)に示すように、ポリシリコン膜45上にレジストを塗布して写真製版工程により相互に所定の間隔を隔てて複数配列されたレジストパターン51を形成し、このレジストパターン51をマスクとしてポリシリコン膜45を選択的にエッチング除去して、図6(d)に示すように、第1ゲート電極45aおよび45a’を形成する。さらに、図6(e)に示すように、露出された第1酸化膜43も同様に、選択的にエッチング除去する。
さらに、図7(f)に示すように、第1酸化膜43の除去領域および第1ゲート電極45a上の全面にわたって熱酸化することにより第1酸化膜43と同程度の厚さの第2酸化膜44を形成し、図7(g)に示すように、その上に減圧CVD法によりリンが添加されたポリシリコン膜46をポリシリコン膜45と同程度の厚さに形成する。
さらに、図7(h)に示すように、ポリシリコン膜46上にレジストを塗布して写真製版工程により相互に所定の間隔を隔てて複数配列されたレジストパターン52を形成する。このレジストパターン52は、開口部が相互に隣り合う第1ゲート電極45aの中間位置にあって、かつ、隣り合う第1ゲート電極45aのそれぞれに一部が重なり合う位置に配置される。このレジストパターン52をマスクとしてポリシリコン膜46を選択的にエッチング除去して、図7(i)に示すように、第2ゲート電極46aおよび46a’を形成する。
さらに、図8(j)に示すように、第2ゲート電極46aおよび46a’をマスクとして第2酸化膜44を選択的にエッチング除去する。さらに、図8(k)に示すように、第1ゲート電極45aおよび45a’の露出部および第2ゲート電極46aおよび46a’上の全面にわたって熱酸化することにより層間絶縁膜47を形成する。
このような固体撮像素子30において、微細化を図るためには、転送ゲート部を縮小化することが必須である。この転送ゲート部の縮小化においては、上層電極(第2ゲート電極46aおよび46a’)と下層電極(第1ゲート電極45aおよび45a’)との間の絶縁膜の膜厚制御性を向上させることが重要になっている。
例えば、上記従来の固体撮像素子30において、図9に丸印で囲む上層電極(第2ゲート電極46a)と下層電極(第1ゲート電極45a)とのオーバーラップ部には、下層電極45aを熱酸化した電極間絶縁膜(第2酸化膜)44が形成されており、さらに、上層電極46aを熱酸化して層間絶縁膜47を形成するときに、下層電極45aおよび上層電極46aの酸化による入り込みが生じて膜厚が変化する。このため、上層電極と下層電極との間で絶縁膜の膜厚を制御することは困難であり、上層電極と下層電極との間のオーバーラップ部を充分縮小化させることができない。
そこで、例えば特許文献1では、層間絶縁膜に熱酸化膜を用いず、SiN膜を用いている。
従来例について、図10を用いて更に詳細に説明する。
図10(a)〜図10(e)は、特許文献1に開示されている転送ゲート部(垂直転送CCD33A)の各製造工程を示す要部断面図である。
まず、図10(a)に示すように、半導体基板51上に形成されたSiOからなるゲート絶縁膜52上に下層電極用のポリシリコン膜を形成し、その上にSiN膜を積層して下層電極53aのパターンに加工することにより、下層電極53aおよびSiN膜54aを形成する。
次に、SiN膜を再度堆積した後、エッチバックにより下層電極53a上面および側壁以外のSiN膜を除去することにより、図10(b)に示すように、SiN膜54bを形成する。
続いて、図10(c)に示すように、下層電極53aを覆っているSiN膜54aおよび54bをマスクとして、下層電極53aの下部以外のゲート酸化膜52を除去する。
次に、図10(d)に示すように、上層電極用のゲート絶縁膜55としてSiO膜を形成し、その上にポリシリコン膜を形成して上層電極パターンに加工することにより、上層電極56aを形成する。
その後、上層電極56a上に層間絶縁膜としてSiN膜57を堆積することによって、図10(e)に示すように、2層の電極54a,56aの層を有する転送ゲートが形成される。
また、特許文献2には、電荷結合デバイスにおいて、第1層転送電極形成後、これを熱酸化することにより第1層転送電極上にシリコン酸化膜を形成し、シリコン酸化膜よりも誘電率が高い絶縁膜(実施例として窒化珪素膜)を形成し、更にこの絶縁膜を熱酸化することによりシリコン酸化膜を形成する。この上に第2層転送電極を形成する。これによって、第1層転送電極と第2層転送電極間において絶縁耐性が優れた三層構造の層間絶縁膜が得られる。

特開平5−343439号公報 特開平3−23644号公報
上述した上記従来の固体撮像素子で微細化を図るためには、転送ゲート部を縮小化することが必須であり、そのためには、上層電極と下層電極との間の絶縁膜の膜厚制御性を向上させることが重要になっている。
しかしながら、図4に示す従来の固体撮像素子30では、上層電極(第2ゲート電極56a)と下層電極(第1ゲート電極55a)とのオーバーラップ部の膜厚制御が困難であり、上層電極と下層電極との間のオーバーラップ部を縮小化させることができない。
上記特許文献1では、上層電極と下層電極との間の絶縁膜としてSiN膜を形成することにより、オーバーラップ部の膜厚を制御することが可能であるが、非常に工程数が多く、また、複雑な技術が必要になっている。
上記特許文献2では、第1層転送電極と第2層転送電極間の絶縁耐性は優れているが、
シリコン酸化膜よりも誘電率が高い絶縁膜(実施例として窒化珪素膜)を第2層転送電極の形成前に熱酸化するため、第2層転送電極上の層間絶縁膜を熱酸化で形成する場合には、第1層転送電極上に形成されたシリコン酸化膜より誘電率が高い絶縁膜は、2度の熱酸化工程に晒されるため、第1層転送電極と第2層電極間のオーバーラップ部分の層間絶縁膜の膜厚制御性も良好とは言えず、上下電極間の縮小化は依然困難である。
本発明は、上記従来の問題を解決するもので、上下電極間の縮小化を容易かつ確実に実現できる電極構造およびその形成方法、これを転送ゲート部に用いた固体撮像素子およびその製造方法を提供することを目的とする。
本発明の電極構造は、複数の電極の両端部を絶縁膜を介して順次オーバーラップさせた状態で該複数の電極を一方向に並べて配設された電極構造において、前記絶縁膜は、該下層電極上に設けられた層間絶縁膜と、該下層電極が設けられていない基板部および該層間絶縁膜上にわたって設けられた、該層間絶縁膜に対する酸化防止膜とを有し、そのことにより上記目的が達成される。
本発明の電極構造は、複数の電極の両端部を絶縁膜を介して順次オーバーラップさせた状態で該複数の電極を一方向に並べて配設された電極構造において、前記絶縁膜は、該下層電極上に設けられた層間絶縁膜と、該下層電極が設けられていない基板部および該層間絶縁膜上にわたって設けられた、該層間絶縁膜に対する酸化防止膜のみからなり、そのことにより上記目的が達成される。
また、好ましくは、本発明の電極構造における酸化防止膜の膜厚は1nm以上10nm以下である。
さらに、好ましくは、本発明の電極構造における酸化防止膜はSiN膜である。
さらに、好ましくは、本発明の電極構造における下層電極上の層間絶縁膜はSiO膜である。
さらに、好ましくは、本発明の電極構造における酸化防止膜上に層間絶縁膜を更に設けられている。
さらに、好ましくは、本発明の電極構造における酸化防止膜上の層間絶縁膜はHTO(ハイテンパラチュアオキサイト)である。
さらに、好ましくは、本発明の電極構造における酸化防止膜上の層間絶縁膜の膜厚は2nm以上10nm以下である。
さらに、好ましくは、本発明の電極構造における酸化防止膜上の層間絶縁膜は膜堆積法で堆積されて設けられている。
さらに、好ましくは、本発明の電極構造における下層電極はポリシリコン膜であり、該下層電極上の層間絶縁膜は該ポリシリコン膜が酸化されて構成されている。
さらに、好ましくは、本発明の電極構造における上層電極はポリシリコン膜であり、該ポリシリコン膜表面部が酸化されて層間絶縁膜が構成されている。
さらに、好ましくは、本発明の電極構造における基板部表面のゲート絶縁膜を、前記上層電極および前記下層電極と該基板部との間のゲート絶縁膜として共用する。
さらに、好ましくは、本発明の電極構造における酸化防止膜は、前記下層電極の形成後に生じる前記上層電極下のゲート絶縁膜の膜減り相当分の膜厚に設定されている。
本発明の電極構造の形成方法は、複数の電極の両端部を順次オーバーラップさせた状態で該複数の電極を一方向に並べて配設した電極構造の形成方法において、
基板部上に、相互に所定間隔を隔てて複数の下層電極を一方向に並べて形成する下層電極形成工程と、該下層電極上に層間絶縁膜を形成する層間絶縁膜形成工程と、
該下層電極が設けられていない基板部および該層間絶縁膜上にわたって酸化防止膜を形成する酸化防止膜形成工程と、該酸化防止膜上に、隣接する該下層電極の端部と一部重なり、かつ、相互に所定間隔を隔てて複数の上層電極を形成する上層電極形成工程とを有し、そのことにより上記目的が達成される。
また、好ましくは、電極構造の形成方法における酸化防止膜としてSiN膜を形成する。
さらに、好ましくは、電極構造の形成方法における酸化防止膜を1nm以上10nm以下の膜厚に形成する。
さらに、好ましくは、電極構造の形成方法における下層電極上の層間絶縁膜としてSiO膜を形成する。
さらに、好ましくは、電極構造の形成方法における酸化防止膜形成工程と前記上層電極形成工程との間に、前記酸化防止膜上に層間絶縁膜を更に形成する工程を有する。
さらに、好ましくは、本発明の電極構造における酸化防止膜上の層間絶縁膜としてHTO(ハイテンパラチュアオキサイト)を形成する。
さらに、好ましくは、電極構造の形成方法における酸化防止膜上の層間絶縁膜を2nm以上10nm以下の膜厚に形成する。
さらに、好ましくは、電極構造の形成方法における酸化防止膜上に層間絶縁膜を膜堆積法で堆積する。
さらに、好ましくは、電極構造の形成方法における下層電極としてポリシリコン膜を形成し、該下層電極上の層間絶縁膜を、該ポリシリコン膜を酸化することにより形成する。
さらに、好ましくは、電極構造の形成方法における上層電極としてポリシリコン膜を形成し、該ポリシリコン膜を酸化することにより該上層電極上に層間絶縁膜を形成する。
さらに、好ましくは、電極構造の形成方法における基板部表面のゲート絶縁膜を、前記上層電極および前記下層電極と該基板部との間のゲート絶縁膜として共用する。
さらに、好ましくは、電極構造の形成方法における酸化防止膜を、前記下層電極形成工程後の工程にて生じる前記上層電極下のゲート絶縁膜の膜減り相当分の膜厚に形成する。
本発明の固体撮像素子は、請求項1〜13の何れかに記載の上記電極構造を有する転送ゲート部が設けられたものであり、そのことにより上記目的が達成される。
本発明の固体撮像素子の製造方法は、請求項14〜25の何れかに記載の上記電極構造の形成方法を転送ゲート部の形成方法として用いたものであり、そのことにより上記目的が達成される。
上記構成により、以下、本発明の作用を説明する。
本発明にあっては、下層電極上に層間絶縁膜を形成した後に、SiN膜などの酸化防止膜を全面に形成する。これにより、従来のように、より少ない工程で複雑な技術を用いることなく、上層電極を酸化する工程において上層電極と下層電極のオーバーラップ部で酸化を防ぐことが可能となる。これによって、上層電極と下層電極の間の絶縁膜の膜厚制御性を向上させて、固体撮像素子の転送ゲート部を縮小化して、固体撮像素子の微細化を図ることが可能となる。
酸化防止膜は、後工程での酸化を防止することが可能で、かつ、下層電極と上層電極とのオーバーラップ部を最小化することができるように、膜厚を1nm以上10nm以下の範囲に設定することが好ましい。
層間絶縁膜は、下層電極および上層電極としてポリシリコン膜を用いて、そのポリシリコン膜を酸化することにより、容易に形成することができる。
また、ゲート絶縁膜は、上層電極用および下層電極用のゲート絶縁膜として共用することにより、下層電極間のゲート絶縁膜を一旦除去した後、上層電極用のゲート絶縁膜を再度形成する従来技術に比べて、工程を簡略化することが可能となる。
この場合、酸化防止膜の膜厚を、下層電極形成後の工程にて生じる上層電極下のゲート絶縁膜の膜減り相当分の膜厚に設定することにより、ゲート絶縁膜に段差を無くして膜厚を同一にすることができるため、転送効率を向上させることも可能となる。
以上により、本発明によれば、下層電極と上層電極との間に形成された酸化防止膜によって、上層電極の酸化工程において、下層電極と上層電極の間のオーバーラップ部で酸化を防ぎ、下層電極上の層間絶縁膜の膜厚制御性を向上させて安定して形成することができる。これにより、下層電極と上層電極とのオーバーラップ部の縮小化が可能となって、固体撮像素子の微細化をいっそう図ることができる。このプロセスは、複雑な技術が不要であり、また工程数の増加もない。
また、ゲート絶縁膜は、上層電極用および下層電極用のゲート絶縁膜として共用し、酸化防止膜の膜厚を、下層電極形成後の工程にて生じる上層電極下のゲート絶縁膜の膜減り相当分の膜厚に設定することにより、ゲート絶縁膜に段差を無くして膜厚を同一にし、転送効率を向上させることができる。
以下に、本発明の電極構造およびその形成方法の実施形態を、固体撮像素子およびその製造方法に適用した場合について、図面を参照しながら詳細に説明する。
なお、本発明の電極構造を垂直転送CCDに備えた固体撮像素子としてのCCD型イメージセンサについて説明するが、本発明は、複数の電極層を一方向に並べて配設した電極構造であれば、いずれも適用可能であり、下層電極と上層電極とのオーバーラップ部で層間絶縁膜の膜厚制御性を向上させてオーバーラップ部の縮小化を図ることができる。また、固体撮像素子において光電変換により信号電荷を発生する画素部および電荷転送部の基本構成については、図4および図5などの従来技術と同様の構成とすることができるため、本実施形態ではその説明を省略する。
図1は、本実施形態の固体撮像素子における転送ゲート部の構成例を示す断面図である。
図1において、半導体基板の表層に、図示しないn型不純物拡散層が形成され、更にその上にシリコン酸化膜(SiO)1および窒化シリコン膜(SiN)2からなるゲート絶縁膜が設けられている。
このゲート絶縁膜上には、ポリシリコン(PolySi)からなる下層電極3aが相互に間隔を隔てて形成されており、下層電極3a上には、この下層電極3aを熱酸化した層間絶縁膜4が設けられている。下層電極3aが設けられていないSiN膜2上および、下層電極3上の層間絶縁膜4上にわたって酸化防止膜5が設けられている。
この酸化膜防止膜5上には、隣接する下層電極3aの両端部と一部重なって、ポリシリコンからなる上層電極6aが相互に間隔を隔てて設けがれており、更に上層電極6a上には、上層電極6aを熱酸化した層間絶縁膜7が設けられている。これによって、本実施形態の固体撮像素子における転送ゲート部10が構成されている。
以下に、この転送ゲート部10の形成方法における各製造工程について、図2(a)〜図2(e)を用いて詳細に説明する。
図2(a)〜図2(e)は、本実施形態の転送ゲート部10の各製造工程を示す要部断面図である。なお、図1は、図4に示すCCD型イメージセンサの垂直転送CCD部の一部を示している。
まず、図2(a)に示すように、半導体基板上にゲート絶縁膜(SiO膜1およびSiN膜2)および、ポリシリコンからなる下層電極膜3を順次積層する。本実施形態では、ゲート絶縁膜としてシリコン酸化膜(SiO)1および窒化シリコン膜(SiN)2を形成し、下層電極膜としてP(リン)を拡散させたポリシリコン(PolySi)膜3を形成する。
次に、フォトレジストをマスクとして、ポリシリコン(PolySi)膜3をドライエッチングして下層電極パターンに加工する。これにより、図2(b)に示すようにポリシリコンからなる下層電極3aを形成する。
さらに、図2(c)に示すように、ポリシリコンからなる下層電極3aを酸化することにより層間絶縁膜4を形成した後、その層間絶縁膜4上に、その後工程における酸化防止のために、酸化防止膜5を積層する。本実施形態では、酸化防止膜5として厚み5nmのSiN膜を堆積している。
なお、この酸化防止膜5の膜厚は、後工程での酸化を防止することが可能で、かつ、転送ゲート部10の縮小化のために下層電極3aと上層電極6aとのオーバーラップ部を最小化可能な膜厚として、1nm以上10nm以下に設定することが好ましい。
また、本実施形態では、下層電極用のゲート絶縁膜を上層電極用のゲート絶縁膜としても共用している。この場合には、下層電極3aの形成後から酸化防止膜(SiN膜)5の形成までの工程で膜減りするゲート絶縁膜の膜厚分に相当する膜厚に酸化防止膜(SiN膜)5を形成することによって、下層電極3aと上層電極6aの電位を同一にすることができる。
続いて、酸化防止膜(SiN膜)5上に、上層電極6aとなるポリシリコン(PolySi)膜を堆積させ、そこにP(リン)を拡散させた後に、フォトレジストをマスクとしてポリシリコン(PolySi)膜6をドライエッチングして上層電極6aをパターン加工する。これにより、図2(d)に示すように、下層電極3a,3a間の上方位置に下層電極3aの端部と一部が重なるように上層電極6aを形成する。
その後、図2(e)に示すようにポリシリコンからなる上層電極6aを酸化することによって層間絶縁膜7を形成する。
以上により、複数の上層電極6aと下層電極3aとが交互に配設されてその端部が互いに一部重なって一方向に並べられて配置された信号電荷転送用の転送ゲート部10が形成される。
本実施形態の固体撮像素子において、図3に示す上層電極6a(2層目電極)と下層電極3a(1層目電極)との各端部のオーバーラップ部には、下層電極3aを酸化した層間絶縁膜4(電極間絶縁膜)が形成されているが、更にその上全面に酸化防止膜5(SiN保護膜)が設けられている。このため、上層電極6aを酸化して層間絶縁膜7を形成するときに、下層電極3aおよび上層電極6aの酸化による入り込みが生じない。よって、上層電極6aと下層電極3aとの間で絶縁膜の膜厚を制御することが可能であり、上層電極6aと下層電極3aとの間のオーバーラップ部を充分縮小化させることができる。
以上により、本実施形態によれば、下層電極3a上に層間絶縁膜4を形成した後に、SiN膜などの酸化防止膜5を全面に形成することにより、より少ない工程で複雑な技術を用いることなく、上層電極6aを酸化して層間絶縁膜7を形成する工程において、上層電極6aと下層電極3aのオーバーラップ部で酸化を防ぐことができる。これによって、上層電極6aと下層電極3aの間で絶縁膜の膜厚制御性を向上させて、固体撮像素子の転送ゲート部10を縮小化して、固体撮像素子の更なる微細化を図ることができる。
この場合に、酸化防止膜5は、その膜厚が1nm以上10nm以下の範囲に設定されているため、後工程における酸化を防止することが可能で、かつ、下層電極3aと上層電極6aとのオーバーラップ部を最小化することができる。
また、層間絶縁膜4および7は、下層電極3aおよび上層電極6aとしてポリシリコン膜を用いて、そのポリシリコン膜を酸化することにより容易に形成することができる。
さらに、ゲート絶縁膜(SiO膜1およびSiN膜2)は、上層電極用および下層電極用のゲート絶縁膜として共用することにより、工程を簡略化することができる。この場合、酸化防止膜5の膜厚を、下層電極3aの形成後の工程にて生じる上層電極6a下のゲート絶縁膜の膜減り相当分の膜厚に設定することにより、ゲート絶縁膜に段差を無くして膜厚を同一にすることができるため、転送効率を向上させることもできる。
なお、上記実施形態では、下層電極3aと上層電極6a間の絶縁膜を、層間絶縁膜4と酸化防止膜5との2層構造として説明したが、この酸化防止膜5上に層間絶縁膜を更に設けて下層電極3aと上層電極6a間の絶縁膜を3層構造とすることもできる。この場合、酸化防止膜5上の層間絶縁膜として、HTO(ハイテンパラチュアオキサイト)を用いることができる。この酸化防止膜5上の層間絶縁膜を、その膜厚としては2nm以上10nm以下、更に好ましくは2nm以上5nm以下の薄膜に熱酸化以外のCVD法などの膜堆積法により堆積させて形成する。
また、上記実施形態をさらに説明すると、特許文献2では下層電極3aと上層電極6a間の絶縁膜を3層構造とし、2回の熱酸化工程を必要としているのに対して、本発明では下層電極3aの層間絶縁膜4のみ1回熱酸化しているだけであり、これによっても本発明の方が層間絶縁膜4を膜厚制御性良く形成できる。また、酸化防止膜5の膜厚は1nm以上10nm以下であり、その膜厚が1nmを下回ると層間絶縁膜4の酸化防止効果に問題が生じ、その膜厚が10nmを超えると、層間絶縁膜を膜厚制御性良く形成して、転送ゲート部の縮小化を図るという本発明の目的に逆行する。より好ましくは、酸化防止膜5の膜厚は3nm以上7nm以下である。これらの酸化防止膜5の膜厚は、耐電圧向上を目的とした特許文献2の窒化珪素膜の膜厚に比べて大幅に薄く、本発明と特許文献2との構成は全く異なるものであって、耐電圧向上を目的とした特許文献2では、層間絶縁膜を膜厚制御性良く形成して、転送ゲート部の縮小化を図るという本発明の目的は達成できない。
即ち、前述したように、本発明の下層電極3aと上層電極間6aの層間絶縁膜について、上記実施形態では、熱酸化膜と酸化防止膜(SiN)の2層構造で記載しているが、上記特許文献2の実施例のように、酸化膜/SiN膜/酸化膜の3層構造で形成する場合もある。ただし、特許文献2では、3層目を「SiN膜を熱酸化」することで形成するのに対し、本発明では、HTO(HighTemperature Oxcide)を用いている。このHTO膜の膜厚としては、概ね2〜10nm(さらに限定すると2〜6nmでもよい)である。
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
本発明によれば、例えば、CCD型イメージセンサなどの固体撮像素子において、信号電荷を転送するために複数の上層電極と下層電極の各端部が一部重なって一方向に配置された転送ゲート部などのように、複数の電極層を一方向に並べて配設した電極構造電極構造に対して、下層電極と上層電極との間に形成された酸化防止膜によって、上層電極の酸化工程において、下層電極と上層電極の間のオーバーラップ部での酸化を防いで、オーバーラップ部の絶縁膜の膜厚制御性を向上させて安定して形成することができる。これにより、下層電極と上層電極とのオーバーラップ部の縮小化が可能となり、電極構造の微細化を図ることができる。このプロセスは、複雑な技術が不要であり、また工程数の増加もない。
本実施形態の固体撮像素子における転送ゲート部の構成例を示す要部断面図である。 (a)〜(e)は、図1の転送ゲート部の各製造工程を示す要部断面図である。 図1の電極構造において、上層電極と下層電極のオーバーラップ部を示す拡大断面図である。 従来の固体撮像素子の概略構成例を示す平面図である。 図4のI−I線部分の要部断面図である。 (a)〜(e)は、図5の固体撮像素子の垂直転送CCDにおける各製造工程(その1)を示す要部断面図である。 (f)〜(i)は、図5の固体撮像素子の垂直転送CCDにおける各製造工程(その2)を示す要部断面図である。 (j)および(k)は、図5の固体撮像素子の垂直転送CCDにおける各製造工程(その3)を示す要部断面図である。 従来技術において、上層電極と下層電極のオーバーラップ部を示す拡大断面図である。 (a)〜(e)は、特許文献1に開示されている転送ゲート部(垂直転送CCD)の製造工程を示す要部断面図である。
符号の説明
1 SiO
2 SiN膜
3 ポリシリコン膜
3a 下層電極
4 層間絶縁膜
5 酸化防止膜
6a 下層電極
7 層間絶縁膜
10 転送ゲート部

Claims (27)

  1. 複数の電極の両端部を絶縁膜を介して順次オーバーラップさせた状態で該複数の電極を一方向に並べて配設された電極構造において、
    前記絶縁膜は、
    該下層電極上に設けられた層間絶縁膜と、
    該下層電極が設けられていない基板部および該層間絶縁膜上にわたって設けられた、該層間絶縁膜に対する酸化防止膜とを有する電極構造。
  2. 複数の電極の両端部を絶縁膜を介して順次オーバーラップさせた状態で該複数の電極を一方向に並べて配設された電極構造において、
    前記絶縁膜は、
    該下層電極上に設けられた層間絶縁膜と、
    該下層電極が設けられていない基板部および該層間絶縁膜上にわたって設けられた、該層間絶縁膜に対する酸化防止膜のみからなる電極構造。
  3. 前記酸化防止膜はSiN膜である請求項1または2に記載の電極構造。
  4. 前記酸化防止膜の膜厚は1nm以上10nm以下である請求項1〜3のいずれかに記載の電極構造。
  5. 前記下層電極上の層間絶縁膜はSiO膜である請求項1または2に記載の電極構造。
  6. 前記酸化防止膜上に層間絶縁膜を更に設けた請求項1に記載の電極構造。
  7. 前記酸化防止膜上の層間絶縁膜はHTO(ハイテンパラチュアオキサイト)である請求項6に記載の電極構造。
  8. 前記酸化防止膜上の層間絶縁膜の膜厚は2nm以上10nm以下である請求項6または7に記載の電極構造。
  9. 前記酸化防止膜上の層間絶縁膜は膜堆積法で堆積されて設けられている請求項1、5〜8のいずれかに記載の電極構造。
  10. 前記下層電極はポリシリコン膜であり、該下層電極上の層間絶縁膜は該ポリシリコン膜が酸化されて構成されている請求項1、2または5に記載の電極構造。
  11. 前記上層電極はポリシリコン膜であり、該ポリシリコン膜表面部が酸化されて層間絶縁膜が構成されている請求項1または2に記載の電極構造。
  12. 前記基板部表面のゲート絶縁膜を、前記上層電極および前記下層電極と該基板部との間のゲート絶縁膜として共用する請求項1または2に記載の電極構造。
  13. 前記酸化防止膜は、前記下層電極の形成後に生じる前記上層電極下のゲート絶縁膜の膜減り相当分の膜厚に設定されている請求項1〜4および12のいずれかに記載の電極構造。
  14. 複数の電極の両端部を順次オーバーラップさせた状態で該複数の電極を一方向に並べて配設した電極構造の形成方法において、
    基板部上に、相互に所定間隔を隔てて複数の下層電極を一方向に並べて形成する下層電極形成工程と、
    該下層電極上に層間絶縁膜を形成する層間絶縁膜形成工程と、
    該下層電極が設けられていない基板部および該層間絶縁膜上にわたって酸化防止膜を形成する酸化防止膜形成工程と、
    該酸化防止膜上に、隣接する該下層電極の端部と一部重なり、かつ、相互に所定間隔を隔てて複数の上層電極を形成する上層電極形成工程とを有する電極構造の形成方法。
  15. 前記酸化防止膜としてSiN膜を形成する請求項14に記載の電極構造の形成方法。
  16. 前記酸化防止膜を1nm以上10nm以下の膜厚に形成する請求項14または15に記載の電極構造の形成方法。
  17. 前記下層電極上の層間絶縁膜としてSiO膜を形成する請求項14に記載の電極構造の形成方法。
  18. 前記酸化防止膜形成工程と前記上層電極形成工程との間に、前記酸化防止膜上に層間絶縁膜を更に形成する工程を有する請求項14に記載の電極構造の形成方法。
  19. 前記酸化防止膜上の層間絶縁膜としてHTO(ハイテンパラチュアオキサイト)を形成する請求項18に記載の電極構造の形成方法。
  20. 前記酸化防止膜上の層間絶縁膜を2nm以上10nm以下の膜厚に形成する請求項18または19に記載の電極構造の形成方法。
  21. 前記酸化防止膜上に層間絶縁膜を膜堆積法で堆積する請求項14、18〜20のいずれかに記載の電極構造の形成方法。
  22. 前記下層電極としてポリシリコン膜を形成し、該下層電極上の層間絶縁膜を、該ポリシリコン膜を酸化することにより形成する請求項14または17に記載の電極構造の形成方法。
  23. 前記上層電極としてポリシリコン膜を形成し、該ポリシリコン膜を酸化することにより該上層電極上に層間絶縁膜を形成する請求項14に記載の電極構造の形成方法。
  24. 前記基板部表面のゲート絶縁膜を、前記上層電極および前記下層電極と該基板部との間のゲート絶縁膜として共用する請求項14に記載の電極構造の形成方法。
  25. 前記酸化防止膜を、前記下層電極形成工程後の工程にて生じる前記上層電極下のゲート絶縁膜の膜減り相当分の膜厚に形成する請求項14〜16および24のいずれかに記載の電極構造の形成方法。
  26. 請求項1〜13の何れかに記載の電極構造を有する転送ゲート部が設けられた固体撮像素子。
  27. 請求項14〜25の何れかに記載の電極構造の形成方法を転送ゲート部の形成方法として用いた固体撮像素子の製造方法。
JP2004296961A 2004-10-08 2004-10-08 電極構造およびその形成方法、固体撮像素子、その製造方法 Pending JP2006108596A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004296961A JP2006108596A (ja) 2004-10-08 2004-10-08 電極構造およびその形成方法、固体撮像素子、その製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004296961A JP2006108596A (ja) 2004-10-08 2004-10-08 電極構造およびその形成方法、固体撮像素子、その製造方法

Publications (1)

Publication Number Publication Date
JP2006108596A true JP2006108596A (ja) 2006-04-20

Family

ID=36377922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004296961A Pending JP2006108596A (ja) 2004-10-08 2004-10-08 電極構造およびその形成方法、固体撮像素子、その製造方法

Country Status (1)

Country Link
JP (1) JP2006108596A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012077330A1 (ja) * 2010-12-06 2012-06-14 シャープ株式会社 半導体装置及びその製造方法、固体撮像装置及びその製造方法、並びに電子情報機器
JP2018147976A (ja) * 2017-03-03 2018-09-20 キヤノン株式会社 固体撮像装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685234A (ja) * 1992-05-11 1994-03-25 Samsung Electron Co Ltd イメージセンサ装置およびその製造方法
JPH10125892A (ja) * 1996-10-17 1998-05-15 Sony Corp 固体撮像素子の製造方法
JP2000500296A (ja) * 1996-09-10 2000-01-11 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 電荷結合素子及びそのような素子を製造する方法
JP2001168312A (ja) * 1999-12-06 2001-06-22 Fuji Film Microdevices Co Ltd 固体撮像装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685234A (ja) * 1992-05-11 1994-03-25 Samsung Electron Co Ltd イメージセンサ装置およびその製造方法
JP2000500296A (ja) * 1996-09-10 2000-01-11 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 電荷結合素子及びそのような素子を製造する方法
JPH10125892A (ja) * 1996-10-17 1998-05-15 Sony Corp 固体撮像素子の製造方法
JP2001168312A (ja) * 1999-12-06 2001-06-22 Fuji Film Microdevices Co Ltd 固体撮像装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012077330A1 (ja) * 2010-12-06 2012-06-14 シャープ株式会社 半導体装置及びその製造方法、固体撮像装置及びその製造方法、並びに電子情報機器
JP2018147976A (ja) * 2017-03-03 2018-09-20 キヤノン株式会社 固体撮像装置及びその製造方法

Similar Documents

Publication Publication Date Title
US20050274996A1 (en) Solid-state imaging device and method for manufacturing the same
JP3048459B2 (ja) 半導体装置およびその製造方法
US6784469B1 (en) Solid-state image pickup device and fabrication method thereof
JP3272941B2 (ja) 固体撮像素子およびその製造方法
JP2006108596A (ja) 電極構造およびその形成方法、固体撮像素子、その製造方法
JP2006351759A (ja) 固体撮像素子およびその製造方法
JPH08204173A (ja) 電荷転送装置の製造方法
JP4159306B2 (ja) 固体撮像素子およびその製造方法
JP3276906B2 (ja) 固体撮像素子及び固体撮像素子の製造方法
JP4196778B2 (ja) 固体撮像素子及びその製造方法
JP3493658B2 (ja) 固体撮像素子及びその製造方法
JPH10125892A (ja) 固体撮像素子の製造方法
JP2867469B2 (ja) 電荷転送装置及びその製造方法
JP2877656B2 (ja) 固体撮像素子の製造方法
JP4759220B2 (ja) 電荷転送装置およびその製造方法
JPH06296008A (ja) 固体撮像素子の製造方法
JP2005191400A (ja) 固体撮像素子及び固体撮像素子の製造方法
JP2007305923A (ja) 半導体素子の製造方法及び半導体素子
JPH08111521A (ja) 固体撮像素子及びその製造方法
JPH0284768A (ja) 固体撮像素子の製造方法
JP2950620B2 (ja) 半導体装置
JPH02260542A (ja) 電荷転送素子の製造方法
JPH05343439A (ja) 電荷転送素子およびその製造方法
JP2006120936A (ja) 固体撮像装置の製造方法
JP2002110959A (ja) 固体撮像装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110525

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110601

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110624