JPH0685234A - イメージセンサ装置およびその製造方法 - Google Patents
イメージセンサ装置およびその製造方法Info
- Publication number
- JPH0685234A JPH0685234A JP5004943A JP494393A JPH0685234A JP H0685234 A JPH0685234 A JP H0685234A JP 5004943 A JP5004943 A JP 5004943A JP 494393 A JP494393 A JP 494393A JP H0685234 A JPH0685234 A JP H0685234A
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- image sensor
- gate electrode
- sensor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 150000004767 nitrides Chemical class 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 5
- 230000005540 biological transmission Effects 0.000 description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 238000012546 transfer Methods 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66946—Charge transfer devices
- H01L29/66954—Charge transfer devices with an insulated gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/114—Nitrides of silicon
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 電荷伝送の効率が良好に保たれるように素子
特性が改善されたイメージセンサ装置およびその製造方
法を提供する。 【構成】 半導体基板２１上に第１酸化膜２２と第１窒
化膜２３を順に積層させる工程と、第１窒化膜２３上に
一定間隔を保ちながら配列されるように複数の第１ゲー
ト電極２４を形成させる工程と、第１ゲート電極２４の
上部表面と側壁だけに第２酸化膜２５を形成させる工程
と、第１ゲート電極２４間の露出された第１窒化膜２３
を除去させる工程と、前記結果物上に第２窒化膜２６を
形成させる工程と、前記隣接した第１ゲート電極２４間
の第２窒化膜２６上に第２ゲート電極２７を形成させる
工程を含んでなる。これにより、ゲート電極２４、２７
間に漏れ電流密度が減少し、ゲート誘電膜の誘電特性が
向上されたイメージセンサ装置が得られる。
特性が改善されたイメージセンサ装置およびその製造方
法を提供する。 【構成】 半導体基板２１上に第１酸化膜２２と第１窒
化膜２３を順に積層させる工程と、第１窒化膜２３上に
一定間隔を保ちながら配列されるように複数の第１ゲー
ト電極２４を形成させる工程と、第１ゲート電極２４の
上部表面と側壁だけに第２酸化膜２５を形成させる工程
と、第１ゲート電極２４間の露出された第１窒化膜２３
を除去させる工程と、前記結果物上に第２窒化膜２６を
形成させる工程と、前記隣接した第１ゲート電極２４間
の第２窒化膜２６上に第２ゲート電極２７を形成させる
工程を含んでなる。これにより、ゲート電極２４、２７
間に漏れ電流密度が減少し、ゲート誘電膜の誘電特性が
向上されたイメージセンサ装置が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、電荷結合素子（Charge
Coupled Device ；以下ＣＣＤと称する）形固体撮像素
子およびその製造方法に係り、特に電荷伝送の効率が良
好に保てるように素子特性が改善されたＣＣＤおよびそ
の製造方法に関する。
Coupled Device ；以下ＣＣＤと称する）形固体撮像素
子およびその製造方法に係り、特に電荷伝送の効率が良
好に保てるように素子特性が改善されたＣＣＤおよびそ
の製造方法に関する。
【０００２】
【従来の技術】よく知られているように、撮像素子の固
体化は１９６０年代前半にマトリックス形として提案さ
れた。しかし、当時は実用化されなかった。１９７０年
代に入ってからＭＯＳ ＬＳＩ技術が急激に発展し、電
荷伝送素子としてＢＢＤ（Backet Bridge Device）とＣ
ＣＤが提案された以後固体撮像素子に関する研究が活発
に進行されてきた。
体化は１９６０年代前半にマトリックス形として提案さ
れた。しかし、当時は実用化されなかった。１９７０年
代に入ってからＭＯＳ ＬＳＩ技術が急激に発展し、電
荷伝送素子としてＢＢＤ（Backet Bridge Device）とＣ
ＣＤが提案された以後固体撮像素子に関する研究が活発
に進行されてきた。
【０００３】一般に、ＣＤＤの構造は半導体基板の表面
に複数のＭＯＳ（Metal Oxide Semiconductor ）ダイオ
ードを一定の配列で形成させた非常に簡単な構造であ
る。ＭＯＳダイオードに反対方向の電圧を印加すると半
導体表面下に深い空乏領域が拡大するだけの非平衡状態
と少数のキャリアが蓄積された平衡状態の２種類の状態
が得られる。したがって、これら２種類の状態を「０」
と「１」のディジタル信号に対応させながら演算機能を
有する素子を実現できるだけではなく、非平衡状態と平
衡状態の間で連続的に変化する少数キャリア数をアナロ
グ信号にも用いられるので、固体撮像素子等への応用が
可能になる。
に複数のＭＯＳ（Metal Oxide Semiconductor ）ダイオ
ードを一定の配列で形成させた非常に簡単な構造であ
る。ＭＯＳダイオードに反対方向の電圧を印加すると半
導体表面下に深い空乏領域が拡大するだけの非平衡状態
と少数のキャリアが蓄積された平衡状態の２種類の状態
が得られる。したがって、これら２種類の状態を「０」
と「１」のディジタル信号に対応させながら演算機能を
有する素子を実現できるだけではなく、非平衡状態と平
衡状態の間で連続的に変化する少数キャリア数をアナロ
グ信号にも用いられるので、固体撮像素子等への応用が
可能になる。
【０００４】固体撮像素子では光電変換機能、電荷の蓄
積機能、走査（電荷読出）機能が１個のチップ上に具現
されたものである。さまざまな方式の固体撮像素子のう
ちＣＣＤタイプがその電気的、構造的特性において優秀
であり、固体撮像素子の重要な位置を占している。ＣＣ
Ｄ形固体撮像素子はｐｎ接合フォトダイオードやＭＯＳ
キャパシタからなる感光部、ＣＣＤシフトレジスタから
なる伝送部および出力回路部から構成されている。光が
感光部に入射されると光エネルギーが電気的な電荷に変
り、蓄積された後フィールドシフト期間の間に伝送部に
送られる。次に、絶縁層を媒介にして半導体基板上に一
定に整列されている伝送ゲート電極に位相が異なる伝送
パルスを加えると、パルス電圧のシフトとともに半導体
基板内に形成される空乏層（電位井戸）の深さの差によ
り順次的に電荷が隣接電極下に伝送され、結局出力回路
部に伝達される。
積機能、走査（電荷読出）機能が１個のチップ上に具現
されたものである。さまざまな方式の固体撮像素子のう
ちＣＣＤタイプがその電気的、構造的特性において優秀
であり、固体撮像素子の重要な位置を占している。ＣＣ
Ｄ形固体撮像素子はｐｎ接合フォトダイオードやＭＯＳ
キャパシタからなる感光部、ＣＣＤシフトレジスタから
なる伝送部および出力回路部から構成されている。光が
感光部に入射されると光エネルギーが電気的な電荷に変
り、蓄積された後フィールドシフト期間の間に伝送部に
送られる。次に、絶縁層を媒介にして半導体基板上に一
定に整列されている伝送ゲート電極に位相が異なる伝送
パルスを加えると、パルス電圧のシフトとともに半導体
基板内に形成される空乏層（電位井戸）の深さの差によ
り順次的に電荷が隣接電極下に伝送され、結局出力回路
部に伝達される。
【０００５】このように伝送部であるＣＣＤの構造は非
常に簡単だが、電荷量により表現される情報であるアナ
ログ信号を半導体基板内から伝送しなければならないの
で伝送をどれほど完全に行なうかが重要な問題として現
れる。初期電荷量と伝送された電荷量との比から導出さ
れる伝送効率はＣＣＤの特性を決定する重要なパラメー
タである。
常に簡単だが、電荷量により表現される情報であるアナ
ログ信号を半導体基板内から伝送しなければならないの
で伝送をどれほど完全に行なうかが重要な問題として現
れる。初期電荷量と伝送された電荷量との比から導出さ
れる伝送効率はＣＣＤの特性を決定する重要なパラメー
タである。
【０００６】ＣＣＤの伝送効率をよくするために、半導
体基板の表面より下のバルクにチャネルが形成されるよ
うにした埋没チャネルＣＣＤが発表（W.H.Kent, Bell S
yst.Tech. J, 52, 1009, 1973参照）された以後から用
いられてきた。しかし、ＣＣＤは電極の長さを短くして
少数キャリアの走行時間を短縮させ、隣接電極間の電界
をよくする電極構造も要求される。ゲート電極の長さが
電荷の伝送効率等におよぶ影響に対する実験結果がすで
に発表された（John Y. Chen, C.R. Viswanathan, "Bar
rier Lowering in Short-Channel CCD'S", IEEE Trans.
Electron Device, ED-29, 1588, 1982 参照）。
体基板の表面より下のバルクにチャネルが形成されるよ
うにした埋没チャネルＣＣＤが発表（W.H.Kent, Bell S
yst.Tech. J, 52, 1009, 1973参照）された以後から用
いられてきた。しかし、ＣＣＤは電極の長さを短くして
少数キャリアの走行時間を短縮させ、隣接電極間の電界
をよくする電極構造も要求される。ゲート電極の長さが
電荷の伝送効率等におよぶ影響に対する実験結果がすで
に発表された（John Y. Chen, C.R. Viswanathan, "Bar
rier Lowering in Short-Channel CCD'S", IEEE Trans.
Electron Device, ED-29, 1588, 1982 参照）。
【０００７】一般にＣＤＤの電極の長さを可能な限り短
くしながら高集積化を実現できるオーバーラップゲート
ＣＣＤ構造が汎用されてきた。従来の一般的なオーバー
ラップゲート形態のＣＣＤ構造およびその製造方法に関
して添付した図面、図１〜図４を参照して説明すると次
のとおりである。まず、図１に示すように伝送ゲート電
極の誘電層として半導体基板１１上に酸化膜１２とシリ
コン窒化膜１３を順次的に積層して形成させ、引続き多
結晶シリコン層を全面に形成させた後、前記多結晶シリ
コン層を通常的な写真および食刻工程を遂行して第１伝
送ゲート電極１４を形成させる。
くしながら高集積化を実現できるオーバーラップゲート
ＣＣＤ構造が汎用されてきた。従来の一般的なオーバー
ラップゲート形態のＣＣＤ構造およびその製造方法に関
して添付した図面、図１〜図４を参照して説明すると次
のとおりである。まず、図１に示すように伝送ゲート電
極の誘電層として半導体基板１１上に酸化膜１２とシリ
コン窒化膜１３を順次的に積層して形成させ、引続き多
結晶シリコン層を全面に形成させた後、前記多結晶シリ
コン層を通常的な写真および食刻工程を遂行して第１伝
送ゲート電極１４を形成させる。
【０００８】次いで、図２に示すように前記第１伝送ゲ
ート電極１４をなす多結晶シリコンを熱酸化させると前
記第１伝送ゲート電極１４の表面と側壁に絶縁酸化膜１
５が一定厚さで形成される。このとき、熱酸化方法によ
る絶縁酸化膜１５の形成は多結晶シリコン層が除去され
露出されたシリコン窒化膜１３と、前記第１伝送ゲート
電極１４である多結晶シリコン層の酸化膜成長速度差を
利用しており、これは一面望ましい絶縁酸化膜形成方法
でもあるが、実際に十分な絶縁特性を保つには構造的な
脆弱部分（図２の１Ａ部分）を内包するようになる。
ート電極１４をなす多結晶シリコンを熱酸化させると前
記第１伝送ゲート電極１４の表面と側壁に絶縁酸化膜１
５が一定厚さで形成される。このとき、熱酸化方法によ
る絶縁酸化膜１５の形成は多結晶シリコン層が除去され
露出されたシリコン窒化膜１３と、前記第１伝送ゲート
電極１４である多結晶シリコン層の酸化膜成長速度差を
利用しており、これは一面望ましい絶縁酸化膜形成方法
でもあるが、実際に十分な絶縁特性を保つには構造的な
脆弱部分（図２の１Ａ部分）を内包するようになる。
【０００９】その次に、図３に示すように基板の上部全
面に多結晶シリコン層を形成させた後通常の写真および
食刻工程を利用して一部が隣接した第１伝送ゲート電極
１４とオーバーラップするように羽形態の多結晶シリコ
ン層のパターンを作り第２伝送ゲート電極１６を形成さ
せる。図４は前記図２の構造的脆弱部分である１Ａ付近
を拡大した部分断面図である。
面に多結晶シリコン層を形成させた後通常の写真および
食刻工程を利用して一部が隣接した第１伝送ゲート電極
１４とオーバーラップするように羽形態の多結晶シリコ
ン層のパターンを作り第２伝送ゲート電極１６を形成さ
せる。図４は前記図２の構造的脆弱部分である１Ａ付近
を拡大した部分断面図である。
【００１０】以上で説明した従来のオーバーラップゲー
ト構造のＣＣＤはその製造方法が簡単で、かつ電極の長
さが短縮されたゲート電極を高集積化できるという長点
があるが、次のような問題点を内包している。第１に、
前記第１伝送ゲート電極１４を形成させた後、熱酸化工
程により絶縁酸化膜１５を形成する場合、シリコン窒化
膜１３の材料の特性により酸化膜の成長速度が減る影響
によりシリコン窒化膜１３と隣接する第１伝送ゲート電
極１４のエッジ１Ａ部位は第１、第２伝送ゲート電極間
の絶縁酸化膜１５が薄くなりピンホール等により発生す
る直流漏れ電流に脆弱な構造を有することが判る。
ト構造のＣＣＤはその製造方法が簡単で、かつ電極の長
さが短縮されたゲート電極を高集積化できるという長点
があるが、次のような問題点を内包している。第１に、
前記第１伝送ゲート電極１４を形成させた後、熱酸化工
程により絶縁酸化膜１５を形成する場合、シリコン窒化
膜１３の材料の特性により酸化膜の成長速度が減る影響
によりシリコン窒化膜１３と隣接する第１伝送ゲート電
極１４のエッジ１Ａ部位は第１、第２伝送ゲート電極間
の絶縁酸化膜１５が薄くなりピンホール等により発生す
る直流漏れ電流に脆弱な構造を有することが判る。
【００１１】第２に、前記第１伝送ゲート電極１４を形
成させるための多結晶シリコン層写真食刻工程時、前記
第２伝送ゲート電極１６の下部のシリコン窒化膜１３が
一部過度食刻され図４に詳しく示されるように第１伝送
ゲート電極１４と第２伝送ゲート電極１６の下部に位置
したシリコン窒化膜１３の厚さの差が出る。これは二電
極１４、１６と半導体基板１１間に存在する総誘電層の
厚さの差による誘電容量の差を発生させ、各ゲート電極
下の電荷伝送が非対称になり線形性が壊れ、ひいては各
ゲート電極下のポテンシャルが変わり得るのでＣＣＤの
伝送効率等素子特性を悪化させることになる。
成させるための多結晶シリコン層写真食刻工程時、前記
第２伝送ゲート電極１６の下部のシリコン窒化膜１３が
一部過度食刻され図４に詳しく示されるように第１伝送
ゲート電極１４と第２伝送ゲート電極１６の下部に位置
したシリコン窒化膜１３の厚さの差が出る。これは二電
極１４、１６と半導体基板１１間に存在する総誘電層の
厚さの差による誘電容量の差を発生させ、各ゲート電極
下の電荷伝送が非対称になり線形性が壊れ、ひいては各
ゲート電極下のポテンシャルが変わり得るのでＣＣＤの
伝送効率等素子特性を悪化させることになる。
【００１２】第３に、前記第１伝送ゲート電極１４形成
時遂行される乾式食刻工程および後続の熱酸化工程過程
で、第１伝送ゲート電極１４間に露出されたシリコン窒
化膜１３の表面が損傷および汚染され第２伝送ゲート電
極１６の誘電特性が劣化する。
時遂行される乾式食刻工程および後続の熱酸化工程過程
で、第１伝送ゲート電極１４間に露出されたシリコン窒
化膜１３の表面が損傷および汚染され第２伝送ゲート電
極１６の誘電特性が劣化する。
【００１３】
【発明が解決しようとする課題】本発明の目的は前記し
た従来の技術から発生する問題点を改善して半導体基板
上に形成されるゲート電極間の絶縁特性と半導体基板と
ゲート電極間の誘電特性が向上したイメージセンサ装置
およびその製造方法を提供することにある。
た従来の技術から発生する問題点を改善して半導体基板
上に形成されるゲート電極間の絶縁特性と半導体基板と
ゲート電極間の誘電特性が向上したイメージセンサ装置
およびその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】前記の目的を達成するた
めに本発明によるイメージセンサ装置は、表面上に第１
酸化膜と第１窒化膜が順に積層されている半導体基板
と、前記第１窒化膜上に一定間隔を保ったまま配列され
ている複数の第１ゲート電極と、前記隣接した第１ゲー
ト電極間に絶縁膜を介して分離形成された複数の第２ゲ
ート電極を備えてなるイメージセンサ装置において、前
記第１ゲート電極と第２ゲート電極を分離させる絶縁膜
の構造が第１ゲート電極と接触する第２酸化膜と、前記
第２ゲート電極と接触する第２窒化膜とを含んでなるこ
とを特徴とする。
めに本発明によるイメージセンサ装置は、表面上に第１
酸化膜と第１窒化膜が順に積層されている半導体基板
と、前記第１窒化膜上に一定間隔を保ったまま配列され
ている複数の第１ゲート電極と、前記隣接した第１ゲー
ト電極間に絶縁膜を介して分離形成された複数の第２ゲ
ート電極を備えてなるイメージセンサ装置において、前
記第１ゲート電極と第２ゲート電極を分離させる絶縁膜
の構造が第１ゲート電極と接触する第２酸化膜と、前記
第２ゲート電極と接触する第２窒化膜とを含んでなるこ
とを特徴とする。
【００１５】一方、本発明の他の目的を達成するために
本発明によるイメージセンサ装置の製造方法は、半導体
基板上に第１酸化膜と第１窒化膜を順に積層させる工程
と、第１窒化膜上に一定間隔を保ちながら配列されるよ
うに複数の第１ゲート電極を形成させる工程と、前記第
１ゲート電極の上部表面と側壁だけに第２酸化膜を形成
させる工程と、前記第１ゲート電極間の露出された第１
窒化膜を除去させる工程と、露出された第１酸化膜と第
２酸化膜上に第２窒化膜を形成させる工程と、前記隣接
した第１ゲート電極間の第２窒化膜上に第２ゲート電極
を形成させる工程を含んでなることを特徴とする。
本発明によるイメージセンサ装置の製造方法は、半導体
基板上に第１酸化膜と第１窒化膜を順に積層させる工程
と、第１窒化膜上に一定間隔を保ちながら配列されるよ
うに複数の第１ゲート電極を形成させる工程と、前記第
１ゲート電極の上部表面と側壁だけに第２酸化膜を形成
させる工程と、前記第１ゲート電極間の露出された第１
窒化膜を除去させる工程と、露出された第１酸化膜と第
２酸化膜上に第２窒化膜を形成させる工程と、前記隣接
した第１ゲート電極間の第２窒化膜上に第２ゲート電極
を形成させる工程を含んでなることを特徴とする。
【００１６】前記の特徴を備えてなる本発明によると、
ゲート電極間の絶縁特性がさらに向上され、より信頼性
があるゲート誘電膜を備えたイメージセンサ装置が得ら
れる。
ゲート電極間の絶縁特性がさらに向上され、より信頼性
があるゲート誘電膜を備えたイメージセンサ装置が得ら
れる。
【００１７】
【作用】本発明によると、別途の第２窒化膜を新しく形
成して介するので第１ゲート電極のエッジ部分で構造的
脆弱部分が生じることを防止でき、同時に乾式食刻工程
から発生した粒子で汚染された第１窒化膜を代替するこ
とが可能である。
成して介するので第１ゲート電極のエッジ部分で構造的
脆弱部分が生じることを防止でき、同時に乾式食刻工程
から発生した粒子で汚染された第１窒化膜を代替するこ
とが可能である。
【００１８】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図５から図８を参照してイメージセンサの電荷伝
送部であるＣＣＤ構造に具現された本発明の実施例に関
して詳しく説明する。図５で、半導体２１上に第１酸化
膜２２と第１窒化膜２３を順に積層させ形成する。次い
で、全面に導電物質を形成し、通常の写真食刻技術によ
り複数の第１ゲート電極２４を形成する。
する。図５から図８を参照してイメージセンサの電荷伝
送部であるＣＣＤ構造に具現された本発明の実施例に関
して詳しく説明する。図５で、半導体２１上に第１酸化
膜２２と第１窒化膜２３を順に積層させ形成する。次い
で、全面に導電物質を形成し、通常の写真食刻技術によ
り複数の第１ゲート電極２４を形成する。
【００１９】図５で前記の半導体基板２１はシリコンが
主に用いられ、伝導形態によりＰ型またはＮ型のうちい
ずれか一つである。ＢＣＣＤ構造ではゲート電極に印加
される電圧により半導体基板に形成されるチャネル領域
が表面から一定深さに形成される。したがって、発生さ
れた電荷の伝送効率を向上させた埋没チャネルＣＣＤ
（ＢＣＣＤ）構造では半導体基板の表面の真下は反対の
伝導形態で形成され得る。また２相動作をするＣＣＤの
場合のように電荷伝送方向が決定されるようにゲート電
極を一つジャンプして表面の不純物濃度が変化され注入
されることもあり得る。
主に用いられ、伝導形態によりＰ型またはＮ型のうちい
ずれか一つである。ＢＣＣＤ構造ではゲート電極に印加
される電圧により半導体基板に形成されるチャネル領域
が表面から一定深さに形成される。したがって、発生さ
れた電荷の伝送効率を向上させた埋没チャネルＣＣＤ
（ＢＣＣＤ）構造では半導体基板の表面の真下は反対の
伝導形態で形成され得る。また２相動作をするＣＣＤの
場合のように電荷伝送方向が決定されるようにゲート電
極を一つジャンプして表面の不純物濃度が変化され注入
されることもあり得る。
【００２０】図５で、前記第１酸化膜２２は通常シリコ
ン酸化膜であり、１０〜２０００Åの厚さで形成され、
第１窒化膜２３は通常シリコン窒化膜で６０〜２０００
Å程度の厚さにＣＶＤ（Chemical Vapor Deposition ）
法やＰＥＣＶＤ（Plasma Enhanced ＣＶＤ）法で蒸着さ
せる。次いで、第１ゲート電極２４を形成させるために
前記第１窒化膜２３上に通常多結晶シリコン層を形成し
た後前記窒化膜２３が露出するまで一般的な乾式法によ
る食刻工程を遂行する。このとき、第１ゲート電極２４
は一定間隔を保ったまま一定の配列で複数形成され、電
荷伝送効率を最適化するように電極の長さを食刻パター
ンにより任意で調整できる。しかし、前記乾式食刻過程
で窒化膜２３が過度食刻され薄くなるか表面損傷または
不純物等により容易に汚染され得る。
ン酸化膜であり、１０〜２０００Åの厚さで形成され、
第１窒化膜２３は通常シリコン窒化膜で６０〜２０００
Å程度の厚さにＣＶＤ（Chemical Vapor Deposition ）
法やＰＥＣＶＤ（Plasma Enhanced ＣＶＤ）法で蒸着さ
せる。次いで、第１ゲート電極２４を形成させるために
前記第１窒化膜２３上に通常多結晶シリコン層を形成し
た後前記窒化膜２３が露出するまで一般的な乾式法によ
る食刻工程を遂行する。このとき、第１ゲート電極２４
は一定間隔を保ったまま一定の配列で複数形成され、電
荷伝送効率を最適化するように電極の長さを食刻パター
ンにより任意で調整できる。しかし、前記乾式食刻過程
で窒化膜２３が過度食刻され薄くなるか表面損傷または
不純物等により容易に汚染され得る。
【００２１】次に図６で前記第１ゲート電極２４の上部
表面と側壁に第２酸化膜２５を一定の厚さまで形成させ
た後、第１ゲート電極２４の間に露出されている前記窒
化膜２３だけを除去する。前記第２酸化膜２５は熱酸化
工程により形成される熱酸化膜で、前記窒化膜２３が酸
化素子膜として作用するので熱酸化雰囲気に露出された
多結晶シリコンからなる前記第１ゲート電極２４の上部
表面と側壁だけに第２酸化膜２５が成長する。このと
き、第１ゲート電極２４の側面下部付近はシリコン酸化
膜の成長が遅く絶縁膜として用いられる第２酸化膜２５
の絶縁特性を劣化させる脆弱部として残ることになる。
表面と側壁に第２酸化膜２５を一定の厚さまで形成させ
た後、第１ゲート電極２４の間に露出されている前記窒
化膜２３だけを除去する。前記第２酸化膜２５は熱酸化
工程により形成される熱酸化膜で、前記窒化膜２３が酸
化素子膜として作用するので熱酸化雰囲気に露出された
多結晶シリコンからなる前記第１ゲート電極２４の上部
表面と側壁だけに第２酸化膜２５が成長する。このと
き、第１ゲート電極２４の側面下部付近はシリコン酸化
膜の成長が遅く絶縁膜として用いられる第２酸化膜２５
の絶縁特性を劣化させる脆弱部として残ることになる。
【００２２】次いで、前記過度食刻され、汚染されてい
る第１窒化膜２３を第２酸化膜２５に対して高い食刻選
択比を有する燐酸により湿式食刻で除去する。このと
き、湿式食刻の等方性により第１ゲート電極２４の下部
に存在する第１窒化膜２３まで過度に食刻されることを
防ぐため前記第１窒化膜２３の一部を乾式食刻により除
去した後燐酸で、短時間だけ湿式食刻することもでき
る。
る第１窒化膜２３を第２酸化膜２５に対して高い食刻選
択比を有する燐酸により湿式食刻で除去する。このと
き、湿式食刻の等方性により第１ゲート電極２４の下部
に存在する第１窒化膜２３まで過度に食刻されることを
防ぐため前記第１窒化膜２３の一部を乾式食刻により除
去した後燐酸で、短時間だけ湿式食刻することもでき
る。
【００２３】次いで、図７で前記図６の結果物の全面に
第２窒化膜２６を蒸着させる。第２窒化膜２６は通常シ
リコン窒化膜であり、ＣＶＤ法やＰＥＣＶＤ法等で蒸着
させ、蒸着の厚さは前記第１ゲート電極２４の下部にあ
る第１窒化膜２３の厚さと同じになるようにする。一
方、２相動作をするＣＣＤの場合のように電荷伝送方向
を決定するために前記第２窒化膜２６の厚さを第１ゲー
ト電極２４下部の第１窒化膜２３の厚さより厚く蒸着さ
せることもでき、反対により薄く形成させることもでき
る。
第２窒化膜２６を蒸着させる。第２窒化膜２６は通常シ
リコン窒化膜であり、ＣＶＤ法やＰＥＣＶＤ法等で蒸着
させ、蒸着の厚さは前記第１ゲート電極２４の下部にあ
る第１窒化膜２３の厚さと同じになるようにする。一
方、２相動作をするＣＣＤの場合のように電荷伝送方向
を決定するために前記第２窒化膜２６の厚さを第１ゲー
ト電極２４下部の第１窒化膜２３の厚さより厚く蒸着さ
せることもでき、反対により薄く形成させることもでき
る。
【００２４】一方、第１ゲート電極２４の側壁下部付近
の第２酸化膜２５が成長しきっていない脆弱部分２Ａに
第２窒化膜２６が充分に蒸着され緩慢な傾斜を保つこと
により、後続する蒸着工程の遂行が円滑になるだけでは
なく絶縁特性を強化させる。図８は第２窒化膜２６上に
導電物質を蒸着させた後第２ゲート電極２７を形成した
ことを示す。
の第２酸化膜２５が成長しきっていない脆弱部分２Ａに
第２窒化膜２６が充分に蒸着され緩慢な傾斜を保つこと
により、後続する蒸着工程の遂行が円滑になるだけでは
なく絶縁特性を強化させる。図８は第２窒化膜２６上に
導電物質を蒸着させた後第２ゲート電極２７を形成した
ことを示す。
【００２５】前記導電物質には一般に多結晶シリコンが
用いられ、前記第１ゲート電極２４の一部とオーバーラ
ップされるようにパターニングして第２ゲート電極２７
を形成させることが素子特性上望ましいが、場合によっ
てはオーバーラップされないようにするか、または一方
だけオーバーラップされるように形成させることもでき
る。
用いられ、前記第１ゲート電極２４の一部とオーバーラ
ップされるようにパターニングして第２ゲート電極２７
を形成させることが素子特性上望ましいが、場合によっ
てはオーバーラップされないようにするか、または一方
だけオーバーラップされるように形成させることもでき
る。
【００２６】なお、本発明は前記実施例に限定されるも
のではなく、本発明の思想を逸脱しない範囲で種々の改
変をなし得ることはもちろんである。
のではなく、本発明の思想を逸脱しない範囲で種々の改
変をなし得ることはもちろんである。
【００２７】
【発明の効果】以上説明したように本発明によるイメー
ジセンサ装置は、第１ゲート電極と第２ゲート電極間の
絶縁膜として熱酸化膜だけが形成される従来の技術によ
るイメージセンサ装置で問題とされていた漏れ電流密度
を相当に減少させることが可能であり、乾式食刻工程過
程で過度食刻され損傷された第２ゲート電極下部の窒化
膜の代わりに汚染されていない窒化膜を誘電膜として用
いるのでその誘電特性が向上し、半導体基板内で伝送さ
れる電荷量の好ましくない変化を防止できるのでその信
頼性が非常に向上したのである。
ジセンサ装置は、第１ゲート電極と第２ゲート電極間の
絶縁膜として熱酸化膜だけが形成される従来の技術によ
るイメージセンサ装置で問題とされていた漏れ電流密度
を相当に減少させることが可能であり、乾式食刻工程過
程で過度食刻され損傷された第２ゲート電極下部の窒化
膜の代わりに汚染されていない窒化膜を誘電膜として用
いるのでその誘電特性が向上し、半導体基板内で伝送さ
れる電荷量の好ましくない変化を防止できるのでその信
頼性が非常に向上したのである。
【００２８】一方、本発明によるイメージセンサ装置の
製造方法は、前記の向上された特性を有するイメージセ
ンサ装置を製造できるということ以外にもゲート電極の
長さやゲート誘電膜の厚さを容易に調節できるので素子
の電気的、物理的特性を向上させられ、さらに製造収率
もより一層向上される。
製造方法は、前記の向上された特性を有するイメージセ
ンサ装置を製造できるということ以外にもゲート電極の
長さやゲート誘電膜の厚さを容易に調節できるので素子
の電気的、物理的特性を向上させられ、さらに製造収率
もより一層向上される。
【図１】従来の技術によるイメージセンサの伝送ゲート
電極形成過程を示した断面図である。
電極形成過程を示した断面図である。
【図２】従来の技術によるイメージセンサの伝送ゲート
電極形成過程を示した断面図である。
電極形成過程を示した断面図である。
【図３】従来の技術によるイメージセンサの伝送ゲート
電極形成過程を示した断面図である。
電極形成過程を示した断面図である。
【図４】図１〜図３による工程により製造されたイメー
ジセンサの構造的脆弱部分を拡大した部分断面図であ
る。
ジセンサの構造的脆弱部分を拡大した部分断面図であ
る。
【図５】本発明の一実施例によるイメージセンサの伝送
ゲート電極形成過程を示した断面図である。
ゲート電極形成過程を示した断面図である。
【図６】本発明の一実施例によるイメージセンサの伝送
ゲート電極形成過程を示した断面図である。
ゲート電極形成過程を示した断面図である。
【図７】本発明の一実施例によるイメージセンサの伝送
ゲート電極形成過程を示した断面図である。
ゲート電極形成過程を示した断面図である。
【図８】本発明の一実施例によるイメージセンサの伝送
ゲート電極形成過程を示した断面図である。
ゲート電極形成過程を示した断面図である。
２１ 半導体基板 ２２ 第１酸化膜 ２３ 第１窒化膜 ２４ 第１ゲート電極 ２５ 第２酸化膜 ２６ 第２窒化膜 ２７ 第２ゲート電極
Claims (15)
- 【請求項１】 表面上に第１酸化膜と第１窒化膜が順に
積層されている半導体基板と、 前記第１窒化膜上に一定間隔を保ったまま配列されてい
る複数の第１ゲート電極と、 前記隣接した第１ゲート電極間に絶縁膜を介して分離形
成された複数の第２ゲート電極を備えてなるイメージセ
ンサ装置において、 前記第１ゲート電極と第２ゲート電極を分離させる絶縁
膜の構造が第１ゲート電極と接触する第２酸化膜と、前
記第２ゲート電極と接触する第２窒化膜とを含んでなる
ことを特徴とするイメージセンサ装置。 - 【請求項２】 前記第１窒化膜と第２窒化膜の厚さが同
じことを特徴とする請求項１記載のイメージセンサ装
置。 - 【請求項３】 前記半導体基板の表面の真下に反対伝導
形不純物がイオン注入されていることを特徴とする請求
項１記載のイメージセンサ装置。 - 【請求項４】 前記第１、第２窒化膜はシリコン窒化膜
であることを特徴とする請求項１記載のイメージセンサ
装置。 - 【請求項５】 前記第２ゲート電極が第１ゲート電極の
一部とオーバーラップするように形成されていることを
特徴とする請求項１記載のイメージセンサ装置。 - 【請求項６】 前記絶縁膜は第２酸化膜と第２窒化膜か
らなる二重膜であることを特徴とする請求項１記載のイ
メージセンサ装置。 - 【請求項７】 半導体基板上に第１酸化膜と第１窒化膜
を順に積層させる工程と、 第１窒化膜上に一定間隔を保ちながら配列されるように
複数の第１ゲート電極を形成させる工程と、 前記第１ゲート電極の上部表面と側壁だけに第２酸化膜
を形成させる工程と、 前記第１ゲート電極間の露出された第１窒化膜を除去さ
せる工程と、 前記露出された第１酸化膜と第２酸化膜上に第２窒化膜
を形成させる工程と、 前記隣接した第１ゲート電極間の第２窒化膜上に第２ゲ
ート電極を形成させる工程を含んでなることを特徴とす
るイメージセンサ装置の製造方法。 - 【請求項８】 前記第２工程の酸化膜は熱酸化により形
成されることを特徴とする請求項７記載のイメージセン
サの製造方法。 - 【請求項９】 前記第１窒化膜除去は湿式法により遂行
されることを特徴とする請求項１記載のイメージセンサ
装置の製造方法。 - 【請求項１０】 前記湿式法による窒化膜除去前に乾式
法により窒化膜のうち上部の一部を除去する工程を随伴
してなることを特徴とする請求項９記載のイメージセン
サ装置の製造方法。 - 【請求項１１】 前記湿式法のエッチング液は第２酸化
膜に比べて第１窒化膜に対して高いエッチング選択比を
有することを特徴とする請求項９記載のイメージセンサ
装置の製造方法。 - 【請求項１２】 前記湿式法のエッチング液は燐酸であ
ることを特徴とする請求項１１記載のイメージセンサ装
置の製造方法。 - 【請求項１３】 前記第２窒化膜の厚さを前記第２ゲー
ト電極下部の誘電容量を考慮して任意で調節することを
特徴とする請求項７記載のイメージセンサ装置の製造方
法。 - 【請求項１４】 前記第２窒化膜の厚さを前記第１工程
の第１窒化膜の厚さと同様に第２窒化膜を形成させるこ
とを特徴とする請求項１３記載のイメージセンサ装置の
製造方法。 - 【請求項１５】 前記第１窒化膜の厚さが６０〜２，０
００Å範囲内であることを特徴とする請求項８記載のイ
メージセンサ装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1992P7950 | 1992-05-11 | ||
| KR1019920007950A KR930024180A (ko) | 1992-05-11 | 이미지 센서 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0685234A true JPH0685234A (ja) | 1994-03-25 |
| JPH07118530B2 JPH07118530B2 (ja) | 1995-12-18 |
Family
ID=19332948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5004943A Expired - Fee Related JPH07118530B2 (ja) | 1992-05-11 | 1993-01-14 | イメージセンサ装置およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5334867B1 (ja) |
| EP (1) | EP0570090B1 (ja) |
| JP (1) | JPH07118530B2 (ja) |
| DE (1) | DE69330922T2 (ja) |
| TW (1) | TW218426B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006032547A (ja) * | 2004-07-14 | 2006-02-02 | Fuji Film Microdevices Co Ltd | 固体撮像素子及びその製造方法 |
| JP2006108596A (ja) * | 2004-10-08 | 2006-04-20 | Sharp Corp | 電極構造およびその形成方法、固体撮像素子、その製造方法 |
| JP2007201320A (ja) * | 2006-01-30 | 2007-08-09 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2621767B2 (ja) * | 1993-07-30 | 1997-06-18 | 日本電気株式会社 | 固体撮像素子 |
| DE4438318C2 (de) * | 1994-10-26 | 2001-06-13 | Gold Star Electronics | Zweiphasen-CCD und Verfahren zu dessen Herstellung |
| US5637891A (en) * | 1994-12-08 | 1997-06-10 | Goldstar Electron Co., Ltd. | Charge coupled device having different insulators |
| JPH08204173A (ja) * | 1995-01-25 | 1996-08-09 | Sony Corp | 電荷転送装置の製造方法 |
| US5900654A (en) * | 1995-07-17 | 1999-05-04 | Spratt; James P. | Radiation hardened charge coupled device |
| EP0860027B1 (en) * | 1996-09-10 | 2005-02-16 | Dalsa Corporation | Charge coupled device, and method of manufacturing such a device |
| JP3276906B2 (ja) * | 1997-11-14 | 2002-04-22 | 三洋電機株式会社 | 固体撮像素子及び固体撮像素子の製造方法 |
| US6207465B1 (en) * | 1998-04-17 | 2001-03-27 | Symetrix Corporation | Method of fabricating ferroelectric integrated circuit using dry and wet etching |
| US7791116B1 (en) * | 1998-10-14 | 2010-09-07 | Micron Technology, Inc. | CMOS imager having a nitride dielectric |
| JP2002026305A (ja) * | 2000-07-12 | 2002-01-25 | Matsushita Electric Ind Co Ltd | 固体撮像装置の製造方法 |
| JP3649396B2 (ja) * | 2002-02-01 | 2005-05-18 | 松下電器産業株式会社 | 電荷結合素子の製造方法 |
| FI114825B (fi) * | 2002-02-13 | 2004-12-31 | Vti Technologies Oy | Menetelmä kapasitiivisen anturin lämpötilariippuvuuden pienentämiseksi sekä kapasitiivinen anturirakenne |
| JP2007201319A (ja) * | 2006-01-30 | 2007-08-09 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
| TWI618232B (zh) | 2013-09-09 | 2018-03-11 | 應用材料股份有限公司 | 工程誘發的可調靜電效應 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519582A (ja) * | 1974-07-13 | 1976-01-26 | Oki Electric Ind Co Ltd | |
| JPS57204165A (en) * | 1981-06-09 | 1982-12-14 | Sanyo Electric Co Ltd | Manufacture of charge coupling element |
| JPS62128174A (ja) * | 1985-11-28 | 1987-06-10 | Mitsubishi Electric Corp | 電荷転送装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS542684A (en) * | 1977-06-08 | 1979-01-10 | Fujitsu Ltd | Manufacture of charge transfer device |
| NL7907434A (nl) * | 1979-10-08 | 1981-04-10 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleider- inrichting. |
| US4397077A (en) * | 1981-12-16 | 1983-08-09 | Inmos Corporation | Method of fabricating self-aligned MOS devices and independently formed gate dielectrics and insulating layers |
| NL8502478A (nl) * | 1985-09-11 | 1987-04-01 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting. |
| US4677737A (en) * | 1986-05-23 | 1987-07-07 | Tektronix, Inc. | Self aligned zero overlap charge coupled device |
| US4908518A (en) * | 1989-02-10 | 1990-03-13 | Eastman Kodak Company | Interline transfer CCD image sensing device with electrode structure for each pixel |
| JPH03245504A (ja) * | 1990-02-23 | 1991-11-01 | Sumitomo Heavy Ind Ltd | 臨界磁場測定装置用磁石 |
| KR940011483B1 (ko) * | 1990-11-28 | 1994-12-19 | 가부시끼가이샤 도시바 | 반도체 디바이스를 제조하기 위한 방법 및 이 방법에 의해 제조되는 반도체 디바이스 |
| JP2976585B2 (ja) * | 1991-05-10 | 1999-11-10 | ソニー株式会社 | 半導体装置の製造方法 |
| US5254887A (en) * | 1991-06-27 | 1993-10-19 | Nec Corporation | ECL to BiCMIS level converter |
-
1993
- 1993-01-09 TW TW082100106A patent/TW218426B/zh active
- 1993-01-14 JP JP5004943A patent/JPH07118530B2/ja not_active Expired - Fee Related
- 1993-02-11 DE DE69330922T patent/DE69330922T2/de not_active Expired - Fee Related
- 1993-02-11 EP EP93300977A patent/EP0570090B1/en not_active Expired - Lifetime
- 1993-05-11 US US08059330 patent/US5334867B1/en not_active Expired - Lifetime
-
1994
- 1994-01-19 US US08/183,428 patent/US5434097A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519582A (ja) * | 1974-07-13 | 1976-01-26 | Oki Electric Ind Co Ltd | |
| JPS57204165A (en) * | 1981-06-09 | 1982-12-14 | Sanyo Electric Co Ltd | Manufacture of charge coupling element |
| JPS62128174A (ja) * | 1985-11-28 | 1987-06-10 | Mitsubishi Electric Corp | 電荷転送装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006032547A (ja) * | 2004-07-14 | 2006-02-02 | Fuji Film Microdevices Co Ltd | 固体撮像素子及びその製造方法 |
| JP4739703B2 (ja) * | 2004-07-14 | 2011-08-03 | 富士フイルム株式会社 | 固体撮像素子の製造方法 |
| JP2006108596A (ja) * | 2004-10-08 | 2006-04-20 | Sharp Corp | 電極構造およびその形成方法、固体撮像素子、その製造方法 |
| JP2007201320A (ja) * | 2006-01-30 | 2007-08-09 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
| US7964451B2 (en) | 2006-01-30 | 2011-06-21 | Panasonic Corporation | Solid state imaging device and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07118530B2 (ja) | 1995-12-18 |
| US5334867A (en) | 1994-08-02 |
| DE69330922T2 (de) | 2002-04-11 |
| EP0570090B1 (en) | 2001-10-17 |
| DE69330922D1 (de) | 2001-11-22 |
| TW218426B (ja) | 1994-01-01 |
| US5434097A (en) | 1995-07-18 |
| US5334867B1 (en) | 1996-06-25 |
| EP0570090A1 (en) | 1993-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0685234A (ja) | イメージセンサ装置およびその製造方法 | |
| JP2825004B2 (ja) | 側壁電荷結合撮像素子及びその製造方法 | |
| JPH06318680A (ja) | 半導体記憶装置およびその製造方法 | |
| US6251719B1 (en) | Poly gate process that provides a novel solution to fix poly-2 residue under poly-1 oxide for charge coupled devices | |
| US8853053B2 (en) | Capacitive element, manufacturing method of the same, solid-state imaging device, and imaging apparatus | |
| JP4922552B2 (ja) | イメージセンサの製造方法 | |
| US4742381A (en) | Semiconductor charge-coupled device with an increased surface state | |
| US4806498A (en) | Semiconductor charge-coupled device and process of fabrication thereof | |
| JP2003332555A (ja) | 固体撮像素子およびその製造方法 | |
| JPS6312162A (ja) | 半導体装置およびその製造方法 | |
| JP2912533B2 (ja) | 固体撮像装置 | |
| JP3162440B2 (ja) | 固体撮像装置の製造方法 | |
| JP3603438B2 (ja) | 増幅型固体撮像素子及びその製造方法 | |
| JP3036747B2 (ja) | 固体撮像素子の製造方法 | |
| JP2712847B2 (ja) | 電荷転送素子の製造方法 | |
| JP2507066B2 (ja) | 電荷転送素子およびその製造方法 | |
| JP2003318384A (ja) | 固体撮像素子およびその製造方法 | |
| JPS6213826B2 (ja) | ||
| TW452977B (en) | Semiconductor process for CCD | |
| JPH0687481B2 (ja) | アイソレ−シヨンの製造方法 | |
| KR910001877B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100236189B1 (ko) | 커패시터의 제조방법 | |
| KR950007359B1 (ko) | Ft-ccd의 구조 및 제조방법 | |
| KR0157975B1 (ko) | 집적회로의 스택트 캐패시터 제조방법 | |
| JPH03248538A (ja) | 電荷結合素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071218 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |