KR20050019035A - 고체 촬상 소자 및 그 제조 방법 - Google Patents

고체 촬상 소자 및 그 제조 방법

Info

Publication number
KR20050019035A
KR20050019035A KR1020040062750A KR20040062750A KR20050019035A KR 20050019035 A KR20050019035 A KR 20050019035A KR 1020040062750 A KR1020040062750 A KR 1020040062750A KR 20040062750 A KR20040062750 A KR 20040062750A KR 20050019035 A KR20050019035 A KR 20050019035A
Authority
KR
South Korea
Prior art keywords
charge transfer
layer
electrode
transfer electrode
solid
Prior art date
Application number
KR1020040062750A
Other languages
English (en)
Inventor
고꾸분가쯔노리
사또미쯔루
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20050019035A publication Critical patent/KR20050019035A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66946—Charge transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

전하 전송 전극 상에 층간 절연막을 형성할 때의 산화에 의한 전하 전송 전극의 축소를 억제할 수 있고, 고체 촬상 소자의 다화소화나 고밀도화를 도모하는 것을 가능하게 하는 구조의 고체 촬상 소자 및 그 제조 방법을 제공한다. 수광 센서부의 일측에 전하 전송부가 형성되고, 전하 전송부가 복수층의 전하 전송 전극(2A, 2B)에 의해 구성되고, 이들 복수층의 전하 전송 전극의 각 층의 전하 전송 전극(2A, 2B) 측면에, 각각 측벽 절연층(11, 8)이 형성되어 있는 고체 촬상 소자를 구성한다. 또한, 전하 전송 전극(2A, 2B)을 형성하는 공정과, 전면에 절연막을 형성하고, 이 절연막을 에치백하여 각 층의 전하 전송 전극(2A, 2B) 측면에 측벽 절연층(11, 8)을 형성하는 공정을 구비하여, 상기 고체 촬상 소자를 제조한다.

Description

고체 촬상 소자 및 그 제조 방법{SOLID STATE IMAGING DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은, 고체 촬상 소자 및 그 제조 방법에 관한 것이다.
전하 결합형 고체 촬상 소자, 즉 CCD(Charge Coupled Device) 고체 촬상 소자는, 광전 변환된 전자를 축적하는 기능과 축적된 전자를 전송하는 기능을 더불어 갖는 기능 소자로서, 촬상 디바이스나 지연 소자 등에 사용되고 있다.
CCD 고체 촬상 소자에서는, 전하 전송부로서, CCD 구조를 갖는 전송 레지스터가 형성되고, 포토다이오드로 이루어지는 수광 센서부에서 광전 변환되어 축적된 신호 전하를 전송 레지스터에 판독하여, 전송 레지스터에서 신호 전하가 전송되도록 구성되어 있다.
그리고, 전송 레지스터는 신호 전하가 전송되는 전송 채널 위에, 절연막을 개재하여 전하 전송 전극이 형성되어 구성된다. 신호 전하를 전송하기 위해서는, 인접하는 전하 전송 전극에 서로 위상이 다른 전압 펄스를 인가할 필요가 있고, 또한 채널에 단절이 발생하지 않도록 할 필요가 있다. 그 때문에, 전하 전송 전극을 제1층 및 제2층의 2층의 전극층에 의해 구성함과 함께, 제1층의 전하 전송 전극에, 제2층의 전하 전송 전극의 단부가 조금 오버랩되도록 한다(예를 들면, 특허 문헌 1 참조).
여기서, 종래의 CCD 고체 촬상 소자의 일 형태의 개략 구성도(주요부의 평면도)를 도 9에 도시한다.
도 9에 도시한 바와 같이, 이 CCD 고체 촬상 소자(50)는 매트릭스 형태로 배치된 수광 센서부(51)의 각 열의 좌측에, 각각 수직 전송 레지스터(53)가 형성되어 있다. 이 수직 전송 레지스터(53)는, 도시하지 않은 수직 전송 채널이 기판 내에 형성되고, 그 위에 절연막을 개재하여 전하 전송 전극(52)이 형성되어 구성되어 있다. 그리고, 전하 전송 전극(52)은 제1층의 전하 전송 전극(52A) 및 제2층의 전하 전송 전극(52B)으로 구성되고, 이들 제1층의 전하 전송 전극(52A)과 제2층의 전하 전송 전극(52B)이 일부 오버랩되어 형성되어 있다.
전하 전송 전극(52, 52A, 52B)에는, 예를 들면 다결정 실리콘, 고융점 금속, 및 다결정 실리콘 및 고융점 금속을 병용한 것 등이 이용된다.
그리고, 도 9의 구조인 경우에는, 제1층의 전하 전송 전극(52A), 제2층의 전하 전송 전극(52B), 및 도시하지 않은 차광막의, 각 층간을 절연막에 의해 절연하고, 내압을 확보할 필요가 있다.
각 층간의 절연막은, 전하 전송 전극의 직접 산화에 의해, 혹은 전하 전송 전극의 직접 산화와 절연막의 퇴적(예를 들면 기상 성장법에 의한 산화막의 퇴적)과의 병용에 의해, 성막되어 있다.
특허 문헌 1 : 일본 특개평 9-312390호 공보
그러나, 금후 CCD 고체 촬상 소자의 미세화가 진행되어감에 따라, 종래의 전하 전송 전극의 구조나 제조 방법에서는, 이하의 문제가 발생한다.
예를 들면, 도 9에 도시한 CCD 고체 촬상 소자(50)의 제조 시에, 제1층의 전하 전송 전극(52A)과 제2층의 전하 전송 전극(52)을 절연하기 위한 산화막을 형성하는 공정이나, 제2층의 전하 전송 전극(52B)과 차광막을 절연하기 위한 층간 절연막을 형성하는 공정에서, 상술한 전극의 직접 산화에 의해 전하 전송 전극(52A, 52B)의 표면 부근이 산화된다.
그리고, CCD 고체 촬상 소자의 미세화가 진행되면, 전하 전송 전극의 사이즈도 축소되지만, 산화되는 두께는 크게 변하지 않기 때문에, 산화되는 부분의 비율이 증가하게 되며, 산화에 의한 전극의 축소가 현저해지게 된다.
이와 같이 전하 전송 전극의 축소가 발생함으로써, 예를 들면 전하 전송 전극에서 낮은 시트 저항이 얻어지지 않게 되어, 전파 지연에 의한 전하 전송 열화의 문제가 발생하게 된다.
또한, 특히 신호 전하를 판독하기 위한 판독 전압이 인가되는 전하 전송 전극, 즉 판독 전극(도 9의 CCD 고체 촬상 소자에서는, 예를 들면 제2층의 전하 전송 전극(52B))에서는, 전극의 축소가 발생함으로써, 게이트 절연막으로부터 전하 전송 전극이 떨어지게 되어, 게이트 절연막 아래의 반도체 영역과 전극과의 거리가 커지기 때문에, 신호 전하를 판독하기 위해서 필요해지는 판독 전압이 상승하는 문제가 발생한다.
금후는, 고체 촬상 소자를 다화소화나 고밀도화하는 데 따른, 고체 촬상 소자를 미세화할 필요가 있기 때문에, 상술한 문제가 점점 더 큰 문제가 된다.
따라서, 고체 촬상 소자의 다화소화나 고밀도화를 도모하기 위해서는, 전하 전송 전극 상에 층간 절연막을 형성할 때의 산화에 의한 전하 전송 전극의 축소를 억제할 필요가 있다.
상술한 문제의 해결을 위해, 본 발명에서는, 전하 전송 전극 상에 층간 절연막을 형성할 때의 산화에 의한 전하 전송 전극의 축소를 억제할 수 있어, 고체 촬상 소자의 다화소화나 고밀도화를 도모하는 것을 가능하게 하는 구조의 고체 촬상 소자 및 그 제조 방법을 제공하는 것이다.
본 발명의 고체 촬상 소자는, 수광 센서부의 일측에 전하 전송부가 형성되고, 전하 전송부가 복수층의 전하 전송 전극에 의해 구성되고, 이들 복수층의 전하 전송 전극의 각 층의 전하 전송 전극 측면에, 각각 측벽 절연층이 형성되어 있는 것이다.
상술한 본 발명의 고체 촬상 소자의 구성에 따르면, 전하 전송부가 복수층의 전하 전송 전극에 의해 구성되고, 이들 복수층의 전하 전송 전극의 각 층의 전하 전송 전극 측면에, 각각 측벽 절연층이 형성되어 있음으로써, 고체 촬상 소자를 제조할 때의 각 층의 전하 전송 전극을 피복하여 층간 절연막을 형성하는 공정에서, 측벽 절연층에 의해 전하 전송 전극 측면을 산화되기 어렵게 하는 것이 가능해진다. 이에 의해, 산화에 의한 전하 전송 전극의 축소를 억제하는 것이 가능해진다.
본 발명의 고체 촬상 소자의 제조 방법은, 수광 센서부의 일측에 전하 전송부가 형성되고, 전하 전송부가 복수층의 전하 전송 전극에 의해 구성된 고체 촬상 소자를 제조하는 방법으로서, 전하 전송 전극을 형성하는 공정과, 전면에 절연막을 형성하고, 이 절연막을 에치백하여, 복수층의 전하 전송 전극의 각 층의 전하 전송 전극 측면에 측벽 절연층을 형성하는 공정을 포함하는 것이다.
상술한 본 발명의 고체 촬상 소자의 제조 방법에 따르면, 전하 전송 전극을 형성하는 공정과, 전면에 절연막을 형성하고, 이 절연막을 에치백하여 복수층의 전하 전송 전극의 각 층의 전하 전송 전극 측면에 측벽 절연층을 형성하는 공정을 구비함으로써, 전하 전송 전극 측면에 측벽을 형성하여, 전하 전송 전극 측면을 산화되기 어렵게 할 수 있다. 이에 의해, 산화에 의한 전하 전송 전극의 축소를 억제할 수 있다.
본 발명의 고체 촬상 소자는, 수광 센서부의 일측에 전하 전송부가 형성되고, 전하 전송부가 복수층의 전하 전송 전극에 의해 구성되고, 이들 복수층의 전하 전송 전극 중, 적어도 판독 전극 측면에 측벽 절연층이 형성되어 있는 것이다.
상술한 본 발명의 고체 촬상 소자의 구성에 따르면, 전하 전송부가 복수층의 전하 전송 전극에 의해 구성되고, 이들 복수층의 전하 전송 전극 중 판독 전극 측면에 측벽 절연층이 형성되어 있음으로써, 고체 촬상 소자를 제조할 때의 판독 전극을 피복하여 층간 절연막을 형성하는 공정에서, 측벽 절연층에 의해 판독 전극 측면을 산화되기 어렵게 하는 것이 가능해진다. 이에 의해, 산화에 의한 판독 전극의 축소를 억제하는 것이 가능해진다.
본 발명의 고체 촬상 소자의 제조 방법은, 수광 센서부의 일측에 전하 전송부가 형성되고, 전하 전송부가 복수층의 전하 전송 전극에 의해 구성된 고체 촬상 소자를 제조하는 방법으로서, 전하 전송 전극을 형성하는 공정과, 전면에 절연막을 형성하고, 이 절연막을 에치백하여, 복수층의 전하 전송 전극 중, 적어도 판독 전극 측면에 측벽 절연층을 형성하는 공정을 포함하는 것이다.
상술한 본 발명의 고체 촬상 소자의 제조 방법에 따르면, 전하 전송 전극을 형성하는 공정과, 전면에 절연막을 형성하고, 이 절연막을 에치백하여, 복수층의 전하 전송 전극 중, 적어도 판독 전극 측면에 측벽 절연층을 형성하는 공정을 각각 포함함으로써, 판독 전극 측면에 측벽을 형성하여, 판독 전극 측면을 산화되기 어렵게 할 수 있다. 이에 의해, 산화에 의한 판독 전극의 축소를 억제할 수 있다.
<실시예>
본 발명의 일 실시예의 고체 촬상 소자의 개략 구성도를 도 1 및 도 2에 도시한다. 도 1은 주요부(촬상 영역)의 확대도를 도시하고, 도 2의 (a)는 도 1의 A-A'에서의 단면도를 도시하고, 도 2의 (b)는 도 1의 B-B'에서의 단면도를 도시하고, 도 2의 (c)는 도 1의 C-C'에서의 단면도를 도시한다.
본 실시예는, 본 발명을 CCD 고체 촬상 소자에 적용한 것이다.
이 고체 촬상 소자(20)는, 매트릭스 형태로 배치된 수광 센서부(1)의 각 열의 일측에 수직 전송 레지스터(3)가 형성되어, 촬상 영역이 구성되어 있다.
촬상 영역 외에는, 도시하지 않았지만 수직 전송 레지스터(3) 일단에 접속하여 수평 전송 레지스터가 형성되고, 수평 전송 레지스터의 일단에 출력부가 형성된다.
수직 전송 레지스터(3)는, 전하 전송 전극(2)과, 게이트 절연막(6)과, 도시하지 않은 전송 채널 영역에 의해 구성된다.
전하 전송 전극(2)은, 제1층의 전하 전송 전극(2A) 및 제2층의 전하 전송 전극(2B)의 2층의 전극층에 의해 구성되어 있다.
게이트 절연막(6)은, 도 2의 (a)∼도 2의 (c)에 도시한 바와 같이, 실리콘 산화막(6A)·실리콘 나이트라이드막(6B)·실리콘 산화막(6C)의 3층의 적층 구조, 즉 ONO 구조로 되어 있다.
전하 전송 전극(2) 상에는, 층간 절연막(12)을 개재하여 차광막(4)이 형성되어 있다. 이 차광막(4)은 수광 센서부(1) 상에, 도시하지 않은 개구가 형성되어 있다.
또한, 차광막(4)보다도 상측에는, 도시하지 않았지만, 필요에 따라, 평탄화막, 컬러 필터, 온 칩 렌즈 등이 형성된다.
제1층의 전하 전송 전극(2A) 및 제2층의 전하 전송 전극(2B)은, 예를 들면 폴리실리콘막, 텅스텐 실리사이드막 또는 텅스텐, 텅스텐니트라이드, 혹은 폴리실리콘막과 금속막을 병용한 막(적층막 또는 합금막) 등의 도전막에 의해 구성하는 것이 가능하다.
차광막(4)에는, 높은 반사율을 갖는 재료, 예를 들면 티탄(Ti)이나 텅스텐 실리사이드(WSi), 텅스텐(W), 알루미늄(Al), 또는 이들을 합한 합금을 이용할 수 있다.
본 실시예의 고체 촬상 소자(20)에서는, 특히 수직 전송 레지스터(3)의 전하 전송 전극(2)의 각 층의 전하 전송 전극(2A, 2B) 측면에, 각각 측벽 절연층이 형성되어 있다. 즉, 제1층의 전하 전송 전극(2A) 측면에 측벽 절연층(11)이 형성되고, 제2층의 전하 전송 전극(2B) 측면에 측벽 절연층(8)이 형성되어 있다.
이들 측벽 절연층(11, 8)은 산화막 또는 질화막 등에 의해 구성된다.
이와 같이, 전하 전송 전극(2A, 2B) 측면에 각각 측벽 절연층(11, 8)이 형성된 구조로 되어 있기 때문에, 전하 전송 전극(2A, 2B)을 피복하여 층간 절연층을 형성하는 공정에서, 측벽 절연층(11, 8)에 의해 전하 전송 전극(2A, 2B) 측면이 산화되기 어렵게 되기 때문에, 전하 전송 전극(2A, 2B)이 직접 산화되는 것에 의한 전극(2A, 2B)의 축소를 억제할 수 있다.
본 실시예의 고체 촬상 소자(20)는, 예를 들면 다음과 같이 하여 제조할 수 있다.
도 3∼도 8에서, 각 도면의 (a)는 도 2의 (a)와 동일한 면에서의 단면도를 도시하고, 각 도면의 (b)는 도 2의 (b)와 동일한 면에서의 단면도를 도시하고, 각 도면의 (c)는 도 2의 (c)과 동일한 면에서의 단면도를 도시한다.
우선, 도 3의 (a)∼도 3의 (c)에 도시한 바와 같이, 예를 들면 n형 반도체 기판(9) 상에, 실리콘 산화막(6A)·실리콘 나이트라이드막(6B)·실리콘 산화막(6C)을 순차 성막하고, 이들 막(6A, 6B, 6C)이 적층된, 소위 ONO 구조의 게이트 절연막(6)을 형성한다.
그 후, 게이트 절연막(6) 위에, 제1층의 전하 전송 전극(2A)을 형성하기 위한 도전막을 성막하고, 그 도전막 위에 오프셋으로 되는 산화막을 성막한다. 이들 도전막 및 산화막은, 예를 들면 기상 성장에 의해 성막할 수 있다.
또한, 이들 도전막 및 산화막을, 도시하지 않은 포토레지스트를 마스크로 하여 드라이 에칭법으로 가공함으로써, 도 4의 (a)∼도 4의 (c)에 도시한 바와 같이, 제1층의 전하 전송 전극(2A) 및 그 위의 오프셋 산화막(10)을 소정의 패턴으로 형성한다.
다음으로, 제1층의 전하 전송 전극(2A)과 제2층의 전하 전송 전극(2B) 사이의 층간 절연막을 형성한다.
즉, 도 5의 (a)∼도 5의 (c)에 파선으로 나타낸 바와 같이, 예를 들면 기상 성장에 의해, 표면에 절연층(예를 들면 산화막 또는 질화막)(15)을 퇴적시킨다. 그리고, 전면의 에치백을 행함으로써, 도 5의 (a)∼도 5의 (c)에 도시한 바와 같이, 제1층의 전하 전송 전극(2A) 측면에, 측벽 절연층(11)을 형성한다.
그리고, 오프셋 산화막(10)과 측벽 절연층(11)에 의해, 제1층의 전하 전송 전극(2A)와 제2층의 전하 전송 전극(2B) 사이의 층간 절연막이 구성된다.
이 층간 절연막은, 오프셋 산화막(10)을 형성하지 않고 직접 산화하는 방법이나, 측벽 절연층과 산화를 병용하는 방법에 의해서도, 형성하는 것이 가능하다.
제1층의 전하 전송 전극(2A) 측면에 측벽 절연층(11)을 형성함으로써, 층간 절연막을 전극의 직접 산화에 의해 형성하는 경우에도, 전극(2A) 측면이 산화되기 어렵게 되기 때문에, 산화에 의한 전극(2A)의 축소를 억제할 수 있다.
또, 이후의 도면에서는, 오프셋 산화막(10)과 측벽 절연층(11)과의 경계선의 도시를 생략한다.
다음으로, 제2층의 전하 전송 전극(2B)을 형성하기 위한 도전막을 성막하고, 도시하지 않은 포토레지스트를 마스크로 하여 드라이 에칭법으로 도전막을 가공함으로써, 도 6의 (a)∼도 6의 (c)에 도시한 바와 같이, 제2층의 전하 전송 전극(2B)을 소정의 패턴으로 형성한다.
이에 의해, 도 6의 (a)에 도시하는 수직 전송 레지스터(3)의 전하 전송 방향의 단면에서는, 게이트 절연막(6) 위에서부터 제1층의 전하 전송 전극(2A)의 상측에 걸쳐 제2층의 전하 전송 전극(2B)이 형성된다. 또한, 도 6의 (b)에 도시하는 수광 센서부(2)의 화소 간의 단면에서는, 제1층의 전하 전송 전극(2A) 위의 오프셋 산화막(10) 상에 제2층의 전하 전송 전극(2B)이 형성된다. 또한, 도 6의 (c)에 도시한 수직 전송 레지스터(3)의 전하 판독 방향의 단면에서는, 게이트 절연막(6) 상에 제2층의 전하 전송 전극(2B)이 형성된다.
다음으로, 표면에 절연층(예를 들면 산화막 또는 질화막)을 퇴적시켜서, 전면의 에치백을 행함으로써, 도 7의 (a)∼도 7의 (c)에 도시한 바와 같이, 제2층의 전하 전송 전극(2B) 측면에, 산화막 또는 질화막으로 이루어지는 측벽 절연층(8)을 형성한다.
계속해서, 제2층의 전하 전송 전극(2B)을 피복하도록, 표면을 피복하여 층간 절연막(12)을 형성한다.
이 층간 절연막(12)을 형성하는 방법으로서는, 측벽 절연층(8)을 형성한 후에, 제2층의 전하 전송 전극(2B)를 산화시키는 방법, 산화막을 기상 성장시키는 방법, 혹은 전하 전송 전극(2B)의 산화와 산화막의 기상 성장을 병용하는 방법이 생각된다.
이 때, 제2층의 전하 전송 전극(2B) 측면에 측벽 절연층(8)이 형성되어 있기 때문에, 제2층의 전하 전송 전극(2B)의 측면이 산화되기 어렵게 되어, 산화에 의한 전극(2B)의 축소를 억제할 수 있다.
또, 층간 절연막(12)은 전하 전송 전극(2A, 2B)을 피복하는 부분 이외, 즉 수광 센서부(1) 부근을 제거하여 차광막(4)을 낮은 위치에 형성할 수 있도록 한다.
다음으로, 도 8의 (a)∼도 8의 (c)에 도시한 바와 같이, 층간 절연막(12) 위에 차광막(4)을 형성한다.
전면에 차광막(4)이 되는 막을 성막한 후, 포토레지스트를 마스크로 하여, 드라이 에칭법에 의해 가공하여, 소정의 패턴의 차광막(4)을 형성한다.
차광막(4)보다도 상층의 각 부에 관해서는, 종래 기술과 마찬가지로 형성할 수 있다.
즉, 도 3∼도 8에 도시한 공정 후에, 종래와 마찬가지의 공정에 의해, 도시하지 않은 마이크로 렌즈나 컬러 필터를 형성할 수 있다.
또한, 반도체 기판(9)에는, 도시하지 않았지만 수직 전송 레지스터(3)의 전송 채널 영역이나, 수광 센서부(1)의 포토다이오드 등이 형성된다.
여기서, 비교 대조로서, 도 9에 평면도를 도시한 CCD 고체 촬상 소자(50)의 구성에 대하여, 미세화가 진행된 경우에 발생하는 문제점을, 도 10의 (a)∼도 10의 (c)를 참조하여 설명한다. 도 10의 (a)는 도 9의 A-A'에서의 단면도를 도시하고, 도 10의 (b)는 도 9의 B-B'에서의 단면도를 도시하고, 도 10의 (c)는 도 9의 C-C'에서의 단면도를 도시한다.
제2층의 전하 전송 전극(52B)과 차광막을 절연하기 위한 층간 절연막을 형성하는 공정에서, 상술한 전극의 직접 산화에 의해 제2층의 전하 전송 전극(52B)의 표면 부근이 산화된다.
그리고, CCD 고체 촬상 소자(50)의 미세화가 진행되면, 전하 전송 전극의 사이즈도 축소되지만, 산화되는 두께는 크게 변하지 않기 때문에, 산화되는 부분의 비율이 증가하게 되어, 산화에 의한 전극의 축소가 현저해지게 된다.
따라서, 도 10의 (a) 및 도 10의 (b)에 도시한 바와 같이, 제2층의 전하 전송 전극(52B)이 산화에 의해서 가늘어지게 되어, 낮은 시트 저항이 얻어지지 않게 된다. 이와 같이 낮은 시트 저항이 얻어지지 않게 됨으로써, 전파 지연에 의한 전하 전송 열화의 문제를 발생하게 된다.
또한, 도 10의 (a)에 도시한 바와 같이, 제2층의 전하 전송 전극(52B)이 제1층의 전하 전송 전극(52A)으로부터 떨어지게 되어, 제1층의 전하 전송 전극(52A)과 제2층의 전하 전송 전극(52B) 사이의 갭부(57)에 원하는 전계를 인가할 수 없어, 전송 효율이 열화하는 원인이 된다.
또한, 도 10의 (c)에 도시한 바와 같이, 제2층의 전하 전송 전극(52B)과 게이트 절연막(56, 56A, 56B, 56C) 사이에, 산화된 부분(59)이 형성되게 되어, 제2층의 전하 전송 전극(52B)이 게이트 절연막(56)으로부터 떨어지게 된다. 도 10의 (c)에 단면을 도시하는 부분에서는, 제2층의 전하 전송 전극(52B)이 수광 센서부(51)에서 광전 변환된 신호 전하(전자)를 수직 전송 레지스터(53)에 판독하기 위한 판독 전극의 역할도 겸하고 있기 때문에, 게이트 절연막(56)으로부터 전극(52B)이 떨어지게 됨으로써, 게이트 절연막(56) 아래의 반도체 영역과 전극(52B)의 거리가 커지기 때문에, 신호 전하를 판독하기 위해서 필요해지는 판독 전압이 상승하게 되는 문제를 발생한다.
이에 대하여, 본 실시예의 고체 촬상 소자(20)에서는, 측벽 절연층(11)에 의해 제1층의 전하 전송 전극(2A) 측면이 산화되기 어렵게 되어 있고, 측벽 절연층(8)에 의해 제2층의 전하 전송 전극(2B)의 측면이 산화되기 어렵게 되어 있기 때문에, 제1층의 전하 전송 전극(2A) 및 제2층의 전하 전송 전극(2B)의 산화에 의한 전극의 축소를 억제할 수 있다.
이에 의해, 도 2의 (a)에 도시한 바와 같이, 제2층의 전하 전송 전극(2B)이 제1층의 전하 전송 전극(2A)으로부터 떨어지지 않게 하여, 제1층의 전하 전송 전극(2A)과 제2층의 전하 전송 전극(2B) 사이의 갭부에 원하는 전계를 인가할 수 있어, 충분한 전송 효율을 확보할 수 있다.
또한, 도 2의 (a)∼도 2의 (c)에 도시한 바와 같이, 제1층의 전하 전송 전극(2A) 및 제2층의 전하 전송 전극(2B)이, 충분한 굵기·크기로 형성되어, 낮은 시트 저항이 얻어지고, 전파 지연에 의한 전하 전송 열화의 문제를 해결할 수 있다.
또한, 도 2의 (c)에 도시한 바와 같이, 판독 전극을 겸하는 제2층의 전하 전송 전극(2B)이 게이트 절연막(6)에 밀착하여 형성되어, 판독 전압의 상승의 문제를 해결할 수 있다.
상술한 본 실시예의 고체 촬상 소자(20)의 구성에 따르면, 전하 전송 전극(2, 2A, 2B)의 각 층의 전하 전송 전극(2A, 2B) 측면에, 각각 측벽 절연층(11, 8)이 형성되어 있는 구조로 되어 있다. 이에 의해, 이 고체 촬상 소자(20)를 제조할 때의, 각 층의 전하 전송 전극(2A, 2B) 상에 층간 절연막을 형성하는 공정에서, 측면에 형성된 측벽 절연층(11, 8)에 의해, 전하 전송 전극(2A, 2B) 측면을 산화되기 어렵게 할 수 있다.
또한, 상술한 제조 공정에서, 제1층의 전하 전송 전극(2A)을 형성한 후에, 전면에 산화막 또는 질화막을 퇴적하고, 이 산화막 또는 질화막을 에치백함으로써, 제1층의 전하 전송 전극(2A) 측면에 측벽 절연층(11)을 형성하고, 제2층의 전하 전송 전극(2B)을 형성한 후에, 전면에 산화막 또는 질화막을 퇴적하고, 이 산화막 또는 질화막을 에치백함으로써, 제2층의 전하 전송 전극(2B) 측면에 측벽 절연층(8)을 형성함으로써, 측면에 형성된 측벽 절연층(11, 8)에 의해, 전하 전송 전극(2A, 2B) 측면을 산화되기 어렵게 할 수 있다. 이에 의해, 각 층의 전하 전송 전극(2A, 2B) 상에 층간 절연막을 형성할 때에, 산화에 의한 전하 전송 전극(2A, 2B)의 축소를 억제할 수 있다.
따라서, 전하 전송 전극(2A, 2B)이 산화되어 축소하는 것을 억제하여, 전극의 축소에 의한 저항의 증가를 억제하여, 전하 전송 전극(2, 2A, 2B)에서의 전파 지연의 문제를 해결할 수 있다. 또한, 제2층의 전하 전송 전극(2B) 축소에 의한, 전하 전송 전극(2A, 2B)이 중첩되는 부분에서의 갭 부분의 확대를 억제하여, 전하 전송 전극(2A, 2B)에서의 전송 효율의 열화의 문제도 해결할 수 있다.
또한, 판독 게이트 전극을 겸하는 제2층의 전하 전송 전극(2B)에서는, 제2층의 전하 전송 전극(2B)의 산화에 의해 게이트 절연막(6)으로부터 전극(2B)이 떨어지게 되는 것(전극(2B)이 말려 올라감)을 억제할 수 있기 때문에, 제2층의 전하 전송 전극(2B)과 기판 사이의 절연층을 얇은 상태로 유지하여, 신호 전하를 판독하기 위해서 필요해지는 판독 전압의 증대를 억제하는 것이 가능해진다.
따라서, 본 발명에 의해, 고체 촬상 소자의 미세화에 수반하여 현저하게 발생하는 상술한 각 문제를 해결할 수 있기 때문에, 고체 촬상 소자의 미세화를 가능하게 하여, 고체 촬상 소자의 다화소화나 고밀도화를 도모할 수 있다.
또한, 고체 촬상 소자의 미세화를 도모할 수 있기 때문에, 동일한 화소수당 면적을 저감할 수 있기 때문에, 고체 촬상 소자의 소형화를 도모하는 것도 가능해진다.
상술한 실시예에서는, 수직 전송 레지스터(3)의 전하 전송 전극(2)이 2층의 전극층(2A, 2B)에 의해 형성되어, 수직 전송 레지스터(3)에서 2상 구동으로 신호 전하의 전송이 행해지는 구성이지만, 그 밖의 구성에도 본 발명을 적용할 수 있다.
3층 이상의 전극층에 의해 전하 전송 전극이 형성되어 있는 경우에는, 제1층 및 제2층의 전하 전송 전극뿐만 아니라, 제3층 이후의 전하 전송 전극에도 측벽 절연층을 형성하면 된다.
또한, 3상 구동이나 4상 구동에 의해 수직 전송 레지스터의 신호 전하의 전송이 행해지는 구성에서도, 마찬가지로, 각 층의 전하 전송 전극 측면에 측벽 절연층을 형성하면 된다.
또, 상술한 실시예에서는, 2층의 전하 전송 전극(2A, 2B)에 함께 측벽 절연층이 형성된 구성이지만, 예를 들면 적어도 판독 전압이 인가되는 판독 전극이 되는 전하 전송 전극(도 1의 고체 촬상 소자(20)에서는 제2층의 전하 전송 전극(2B))에 측벽 절연막층을 형성함으로써, 판독 전압의 상승을 억제하는 효과를 갖는다.
본 발명은, 상술한 실시예에 한정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위에서 그 외에 여러가지 구성을 취할 수 있다.
본 발명에 따르면, 각 층의 전하 전송 전극 측면에 측벽 절연층을 형성함으로써, 전하 전송 전극 상에 층간 절연막을 형성할 때에 전하 전송 전극의 산화를 억제하여, 산화에 의한 전극의 축소를 억제할 수 있다.
이에 의해, 전하 전송 전극의 축소에 의한 저항의 증가를 억제하여, 전하 전송 전극에서의 전파 지연의 문제를 해결할 수 있다. 또한, 전하 전송 전극의 축소에 의한 전송 효율의 열화의 문제도 해결할 수 있다.
또한, 판독 전극을 겸하는 전하 전송 전극에서는, 판독 전압의 증대의 문제를 해결하는 것이 가능해진다.
본 발명에 따르면, 복수층의 전하 전송 전극 중, 적어도 판독 전극 측면에 측벽 절연층을 형성함으로써, 판독 전극 상에 층간 절연막을 형성할 때에 판독 전극의 산화를 억제하여, 산화에 의한 전극의 축소를 억제할 수 있다.
이에 의해, 판독 전극의 축소에 의한 저항의 증가를 억제하여 판독 전극에서의 전파 지연의 문제를 해결함과 함께, 판독 전극이 축소하여 반도체 기판으로부터 떨어지게 됨으로써 발생하는 전하의 판독에 필요해지는 판독 전압의 증대를 억제할 수 있다.
따라서, 본 발명에 의해, 고체 촬상 소자의 미세화에 수반하여 현저히 발생하는 상술한 각 문제를 해결할 수 있기 때문에, 고체 촬상 소자의 미세화를 가능하게 하여, 고체 촬상 소자의 다화소화나 고밀도화를 도모할 수 있다. 또한, 고체 촬상 소자의 소형화를 도모하는 것도 가능해진다.
도 1은 본 발명의 일 실시예의 고체 촬상 소자의 개략 구성도(주요부의 평면도).
도 2의 (a)는 도 1의 고체 촬상 소자의 A-A'에서의 단면도, 도 2의 (b)는 도 1의 고체 촬상 소자의 B-B'에서의 단면도, 도 2의 (c)는 도 1의 고체 촬상 소자의 C-C'에서의 단면도.
도 3의 (a)∼도 3의 (c)는 도 1의 고체 촬상 소자의 제조 공정을 도시하는 단면도.
도 4의 (a)∼도 4의 (c)는 도 1의 고체 촬상 소자의 제조 공정을 도시하는 단면도.
도 5의 (a)∼도 5의 (c)는 도 1의 고체 촬상 소자의 제조 공정을 도시하는 단면도.
도 6의 (a)∼도 6의 (c)는 도 1의 고체 촬상 소자의 제조 공정을 도시하는 단면도.
도 7의 (a)∼도 7의 (c)는 도 1의 고체 촬상 소자의 제조 공정을 도시하는 단면도.
도 8의 (a)∼도 8의 (c)는 도 1의 고체 촬상 소자의 제조 공정을 도시하는 단면도.
도 9는 종래의 CCD 고체 촬상 소자의 일 형태의 개략 구성도(주요부의 평면도).
도 10의 (a)는 도 9의 CCD 고체 촬상 소자의 A-A'에서의 단면도, 도 10의 (b)는 도 9의 CCD 고체 촬상 소자의 B-B'에서의 단면도, 도 10의 (c)는 도 9의 CCD 고체 촬상 소자의 C-C'에서의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 수광부
2, 2A, 2B : 전하 전송 전극
3 : 수직 전송 레지스터
4 : 차광막
6 : 게이트 절연막
8, 11 : 측벽 절연층
9 : 반도체 기판
10 : 오프셋 산화막
12 : 층간 절연막
20 : 고체 촬상 소자

Claims (4)

  1. 수광 센서부의 일측에 전하 전송부가 형성되고,
    상기 전하 전송부가 복수층의 전하 전송 전극에 의해 구성되고,
    상기 복수층의 전하 전송 전극의 각 층의 전하 전송 전극 측면에, 각각 측벽 절연층이 형성되어 있는 것을 특징으로 하는 고체 촬상 소자.
  2. 수광 센서부의 일측에 전하 전송부가 형성되고, 상기 전하 전송부가 복수층의 전하 전송 전극에 의해 구성된 고체 촬상 소자를 제조하는 방법으로서,
    전하 전송 전극을 형성하는 공정과,
    전면에 절연막을 형성하고, 상기 절연막을 에치백하여, 상기 복수층의 전하 전송 전극의 각 층의 전하 전송 전극 측면에 측벽 절연층을 형성하는 공정을 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
  3. 수광 센서부의 일측에 전하 전송부가 형성되고,
    상기 전하 전송부가 복수층의 전하 전송 전극에 의해 구성되고,
    상기 복수층의 전하 전송 전극 중, 적어도 판독 전극 측면에 측벽 절연층이 형성되어 있는 것을 특징으로 하는 고체 촬상 소자.
  4. 수광 센서부의 일측에 전하 전송부가 형성되고, 상기 전하 전송부가 복수층의 전하 전송 전극에 의해 구성된 고체 촬상 소자를 제조하는 방법으로서,
    전하 전송 전극을 형성하는 공정과,
    전면에 절연막을 형성하고, 상기 절연막을 에치백하여, 상기 복수층의 전하 전송 전극 중, 적어도 판독 전극 측면에 측벽 절연층을 형성하는 공정을 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
KR1020040062750A 2003-08-11 2004-08-10 고체 촬상 소자 및 그 제조 방법 KR20050019035A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003291726A JP4196778B2 (ja) 2003-08-11 2003-08-11 固体撮像素子及びその製造方法
JPJP-P-2003-00291726 2003-08-11

Publications (1)

Publication Number Publication Date
KR20050019035A true KR20050019035A (ko) 2005-02-28

Family

ID=34131671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040062750A KR20050019035A (ko) 2003-08-11 2004-08-10 고체 촬상 소자 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20050036052A1 (ko)
JP (1) JP4196778B2 (ko)
KR (1) KR20050019035A (ko)
CN (1) CN1581498A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4433528B2 (ja) * 1998-12-08 2010-03-17 ソニー株式会社 固体撮像素子及びその製造方法
JP2007201320A (ja) * 2006-01-30 2007-08-09 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3090092B2 (ja) * 1997-07-01 2000-09-18 日本電気株式会社 固体撮像装置
JP4433528B2 (ja) * 1998-12-08 2010-03-17 ソニー株式会社 固体撮像素子及びその製造方法
JP2002217399A (ja) * 2001-01-22 2002-08-02 Fuji Photo Film Co Ltd 電荷読出方法および固体撮像装置

Also Published As

Publication number Publication date
US20050036052A1 (en) 2005-02-17
JP4196778B2 (ja) 2008-12-17
CN1581498A (zh) 2005-02-16
JP2005064202A (ja) 2005-03-10

Similar Documents

Publication Publication Date Title
KR102268714B1 (ko) 이미지 센서 및 이의 제조 방법
KR100297038B1 (ko) 고체촬상장치 및 그의 제조방법
US7420235B2 (en) Solid-state imaging device and method for producing the same
JP3142327B2 (ja) 固体撮像装置及びその製造方法
US5895944A (en) Charge coupled device image sensor and method of driving the same
KR20000048110A (ko) 고체촬상장치 및 그 제조방법
US20110031573A1 (en) Solid-state imaging device, imaging apparatus, and manufacturing method of solid-state imaging device
KR101174517B1 (ko) 고체 촬상 장치, 그 제조 방법 및 카메라
JP3272941B2 (ja) 固体撮像素子およびその製造方法
KR100228037B1 (ko) 고체촬상소자 및 그 제조방법
US7795654B2 (en) Solid-state imaging device and method for producing the same
JP5037922B2 (ja) 固体撮像装置
KR20050019035A (ko) 고체 촬상 소자 및 그 제조 방법
JP2008053304A (ja) 固体撮像装置
US6441853B1 (en) Solid-state image sensor having vertical transfer electrodes protected from short circuiting
JP4159306B2 (ja) 固体撮像素子およびその製造方法
JP2006344914A (ja) 固体撮像装置およびその製造方法、並びにカメラ
US7964451B2 (en) Solid state imaging device and method for fabricating the same
JP2009140996A (ja) 固体撮像素子およびその製造方法
JP2003188368A (ja) 固体撮像装置の製造方法
JP2007201319A (ja) 固体撮像装置およびその製造方法
JP2008166845A (ja) 固体撮像素子及び固体撮像素子の駆動方法
JP2621773B2 (ja) 固体撮像素子の製造方法
JP4759220B2 (ja) 電荷転送装置およびその製造方法
JP2002110959A (ja) 固体撮像装置およびその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid