JP4433528B2 - 固体撮像素子及びその製造方法 - Google Patents

固体撮像素子及びその製造方法 Download PDF

Info

Publication number
JP4433528B2
JP4433528B2 JP31710699A JP31710699A JP4433528B2 JP 4433528 B2 JP4433528 B2 JP 4433528B2 JP 31710699 A JP31710699 A JP 31710699A JP 31710699 A JP31710699 A JP 31710699A JP 4433528 B2 JP4433528 B2 JP 4433528B2
Authority
JP
Japan
Prior art keywords
transfer
layer
electrode
electrodes
light receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31710699A
Other languages
English (en)
Other versions
JP2000232217A5 (ja
JP2000232217A (ja
Inventor
淳二 山根
邦彦 引地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP31710699A priority Critical patent/JP4433528B2/ja
Priority to US09/455,174 priority patent/US6784469B1/en
Priority to KR1019990055655A priority patent/KR100632335B1/ko
Publication of JP2000232217A publication Critical patent/JP2000232217A/ja
Priority to US10/889,157 priority patent/US7125740B2/en
Publication of JP2000232217A5 publication Critical patent/JP2000232217A5/ja
Priority to US11/500,212 priority patent/US7230288B2/en
Application granted granted Critical
Publication of JP4433528B2 publication Critical patent/JP4433528B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76866—Surface Channel CCD
    • H01L29/76891—Four-Phase CCD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H01L27/14843—Interline transfer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66946—Charge transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76866—Surface Channel CCD
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば全画素読み出し方式等のＣＣＤ固体撮像素子に適した固体撮像素子及びその製造方法に関する。
【０００２】
【従来の技術】
図１７は、従来の全画素読み出し方式のＣＣＤ固体撮像素子の撮像領域の要部を示す。このＣＣＤ固体撮像素子１は、例えばインターライン転送（ＩＴ）型とした場合、マトリックス状に配列された画素となる複数の光電変換を行う受光部２と各受光部列の一側に形成されたＣＣＤ構造の複数の垂直転送レジスタ３とからなる撮像領域４と、図示せざるも、垂直転送レジスタ３から転送された信号電荷を出力部に転送するためのＣＣＤ構造の水平転送レジスタを有して構成される。
【０００３】
垂直転送レジスタ３は、図１８Ａ（図１７のＡ1 −Ａ1 線上の断面）及び図１８Ｂ（図１７のＢ1 −Ｂ1 線上の断面）に示すように、シリコン半導体基体６の転送チャネル領域上に、ゲート絶縁膜７を介して、３層構造の転送電極、即ち第１層目の多結晶シリコン層からなる第１転送電極８Ａ、第２層目の多結晶シリコン層からなる第２転送電極８Ｂ及び第３層目の多結晶シリコン層からなる第３転送電極８Ｃを電荷転送方向ａに沿って繰り返し配列して構成される。９は層間絶縁膜である。第１転送電極８Ａ、第２転送電極８Ｂ及び第３転送電極８Ｃは、夫々複数列の垂直転送レジスタ３に対して共通となるように帯状に形成される。
そして、垂直方向に隣り合う受光部２間では、第１転送電極８Ａ、第２転送電極８Ｂ及び第３転送電極８Ｃが、順次重なって形成される。
【０００４】
この固体撮像素子１では、垂直転送レジスタ３の転送電極８が上記のように、１画素（受光部２）当たり３分割され、即ち、第１、第２及び第３の転送電極８Ａ，８Ｂ及び８Ｃに分割され、これら転送電極８Ａ，８Ｂ及び８Ｃに図１９に示す３相の垂直駆動パルスφＶ1 ，φＶ2 ，φＶ3 を印加して駆動することにより、全画素読み出しを行っている。
【０００５】
また、全画素読み出し方式のＣＣＤ固体撮像素子としては、図１５に示すように、３層の転送電極で４相駆動する垂直転送レジスタによって全画素読み出しを行うＣＣＤ固体撮像素子１１も提案されている。
このＣＣＤ固体撮像素子１１は、図１５、図１６Ａ（図１５のＡ2 −Ａ2 線上の断面）に示すように、垂直転送レジスタ３の転送電極８を３層の多結晶シリコン層で形成し、そのうちの第２層目の多結晶シリコン層からなる転送電極を電荷転送方向に沿って１つ置きに配列して、第２転送電極８Ｂ及び第４転送電極８Ｄとし、その第２及び第４の転送電極８Ｂ及び８Ｄ間のうちの、一方の１つ置きの転送電極８Ｂ及び８Ｄ間に第１層目の多結晶シリコン層からなる第１転送電極８Ａを形成し、他方の１つ置きの転送電極８Ｂ及び８Ｄ間に第３層目の多結晶シリコン層からなる第３転送電極８Ｃを形成するようにして構成される。
【０００６】
垂直方向に隣り合う受光部２間では、図１６Ｂ（図１５のＢ2 −Ｂ2 線上の断面）に示すように、第１層目の第１転送電極８Ａ上に、第２層目の第２転送電極８Ｂ及び第４転送電極８Ｄが重ねられ、さらに第２、第４の転送電極８Ｂ，８Ｄ上に第３層目の第３転送電極８Ｃが重ねられて形成される。
【０００７】
このＣＣＤ固体撮像素子１１では、垂直転送レジスタ３の転送電極８が１画素（受光部２）当たり４分割され、即ち、第１、第２、第３及び第４の転送電極８Ａ，８Ｂ，８Ｃ及び８Ｄに分割され、これら転送電極８Ａ〜８Ｄに例えば図３に示す４相の垂直駆動パルスφＶ1 ，φＶ2 ，φＶ3 及びφＶ4 を印加して駆動することにより、全画素読み出しを行っている。
その他の構成は、図１７及び図１８と同様であるので、対応する部分には同一符号を付して重複説明を省略する。
【０００８】
【発明が解決しようとする課題】
ところで、上述した図１７のＣＣＤ固体撮像素子１では、垂直転送レジスタ３の転送電極８が１画素（受光部２）当たり３分割された第１、第２及び第３の転送電極８Ａ，８Ｂ及び８Ｃで形成されて３相駆動される構成であるので、垂直転送レジスタ３における蓄積電荷容量が１画素当たりの垂直転送路の１／３となる。このため、転送部に十分な蓄積電荷容量を確保するには、転送路の幅Ｗ1 を広くする必要がある。しかし、幅Ｗ1 を広げた分、受光部２の面積は小さくなる。
【０００９】
また、１画素当たり３分割される転送部の面積は、それぞれ均等であることが、より大きな蓄積電荷容量を得る上で好ましいが、しかし転送電極８の線幅の加工ばらつきに大きく左右され、実際はかなり不均一になる。このため、蓄積電荷容量は最も面積の小さい転送部で決められてしまい、実質的な取り扱い電荷量を低下させるという問題があった。
【００１０】
一方、図１５に示した３層の電極構造で４相駆動によって全画素読み出しするＣＣＤ固体撮像素子１１では、蓄積電荷容量が、１画素当たり垂直転送路の２／４となるため、図１７の３相駆動で全画素読み出しするＣＣＤ固体撮像素子１よりも蓄積電荷容量が大きくなる。
しかし、第１層目の転送電極８Ａと第２層目の転送電極８Ｂ，８Ｄの線幅にばらつきが生じたり、また第１層目の転送電極８Ａと第２層目の転送電極８Ｂ，８Ｄとの重ね合わせずれが生じるため、蓄積電荷容量を決める２相分の転送領域の長さＬ1 ，Ｌ2 ，Ｌ3 ，Ｌ4 にばらつきが生じ、取り扱い電荷量の低下が避けられない。
【００１１】
本発明は、上述の点に鑑み、蓄積電荷容量の増大、受光部の面積の増大を図ると共に、転送電極の加工ばらつきによる取り扱い電荷量の低下を防ぐようにした固体撮像素子及びその製造方法を提供するものである。
【００１２】
【課題を解決するための手段】
本発明に係る固体撮像素子は、３層の転送電極で４相駆動する垂直転送レジスタを備え、第１層目の転送電極を電荷転送方向に沿って１つ置きに配列し、２層目及び３層目の転送電極を第１層目の転送電極間に配置し、１つ置きに配列されたうちの各隣り合う２つの第１層目の転送電極を、垂直方向の各受光部間で並列に形成して構成する。
【００１３】
この構成においては、４相駆動する垂直転送レジスタの転送電極のうち、第１層目の転送電極を１つ置きに配列し、第２層目及び第３層目の転送電極は第１層目の転送電極間に配置することにより、第１層目の転送電極の加工ばらつきがあっても、第１層目と第２層目の転送電極からなる２相分の転送領域の長さと、第１層目と第３層目の転送電極からなる２相分の転送領域の長さとは、常に均一になる。従って、垂直転送レジスタでの蓄積電荷容量が大きくなり、取り扱い電荷量の低下が防げる。
第１層目の２つの転送電極を垂直方向の受光部間に並列して形成するので、両転送電極間の間隔を狭く形成することが可能となる。
【００１４】
また、４相駆動の垂直転送レジスタを備えることにより、蓄積電荷容量が１画素当たりの垂直転送路の２／４となり、垂直転送路の幅を細くして受光部の面積を広くすることができる。
【００１５】
本発明に係る固体撮像素子は、第１層目の転送電極と第２層目の転送電極が交互に配列されて４相駆動する垂直転送レジスタを備え、第２層目の転送電極が１つ置きに独立し、この独立した第２層目の転送電極が第３層目の接続配線に接続される。そして、第２層目の一方の転送電極を挟んで配列された２つの第１層目の転送電極が、垂直方向の各受光部間で並列して形成され、この２つの第１層目の転送電極上に第２層目の一方の転送電極が形成され、この第２層目の一方の転送電極上に接続配線が形成されて成る。
【００１６】
この構成においては、全ての転送電極間の層間絶縁膜が第１層目の転送電極表面に形成する層間絶縁膜の膜厚で決定され、均一化される。従って、電荷転送時のポテンシャルディップが発生しにくい。
【００１７】
この構成においては、４相駆動する垂直転送レジスタの転送電極のうち、第１層目の転送電極を１つ置きに配列することにより、第２層目の転送電極は第１層目の転送電極間に、この転送電極を跨がるように配置されることになり、第１層目の転送電極の加工ばらつきがあっても、第１層目と第２層目の転送電極からなる２相分の転送領域の長さは、常に均一になる。従って、垂直転送レジスタでの蓄積電荷容量が大きくなり、取り扱い電荷量の低下が防げる。
【００１８】
また、４相駆動の垂直転送レジスタを備えることにより、蓄積電荷容量が１画素当たりの垂直転送路の２／４となり、垂直転送路の幅を細くして受光部の面積を広くすることができる。
【００１９】
本発明に係る固体撮像素子の製造方法は、第１層目の電極材層上に、垂直転送レジスタ形成領域での１つ置きの転送電極パターンとこのパターンより延長して垂直方向の受光部間で並列する２つの転送電極パターンに対応したマスクパターンを形成した後、このマスクパターンにサイドウォールを形成し、このサイドウォールを有するマスクパターンを介して第１層目の電極材層をパターニングして第１層の転送電極を形成し、次いで、対応する第１層目の転送電極間、及び垂直方向の各受光部間に第２層目の転送電極及び第３層目の転送電極を形成する。そして、上述の３層の転送電極で４相駆動する前記垂直転送レジスタを形成する。
【００２０】
この製造方法においては、第１層目の電極材層で１つ置きの転送電極を形成し、次に夫々対応する第１層目の転送電極間に第２層目の転送電極及び第３層目の転送電極を形成するので、第１層目の転送電極に加工ばらつきが生じても、各２相分の転送領域の長さは常に均一に保たれる。
【００２１】
また、サイドウォールを有するマスクパターンを介して第１層目の電極材層をパターニングするので、垂直方向の受光部間において２つの並列する第１層目の転送電極間の間隔がフォトリソグラフィー技術による最小線幅より狭くなり、狭い受光部間に充分な幅を有する４相の転送電極を形成することができる。
【００２２】
本発明に係る固体撮像素子の製造方法は、垂直転送レジスタ形成領域で１つ置きに配列され、且つそのうちの各２つが垂直方向に隣り合う受光部間で並列に延在する転送電極を第１層目の電極材層で形成した後、第１層目の転送電極の表面に層間絶縁膜を形成し、次いで、垂直転送レジスタ形成領域における第１層目の転送電極間のうちの一方の１つ置きの第１層目の転送電極間より受光部間に延在する転送電極と、垂直転送レジスタ形成領域における他方の１つ置きの第１層目の転送電極間にのみ独立して存在する転送電極とを、第２層目の電極材層で形成し、しかる後、受光部間に延在して独立の第２層目の転送電極に接続する接続配線を第３層目の導電材層で形成する。そして、上述の２層の転送電極で４相駆動する前記垂直転送レジスタを形成する。
【００２３】
この製造方法においては、第１層目の転送電極を形成した後、この転送電極表面に層間絶縁膜を形成し、次いで各第１層目の転送電極間に第２層目の転送電極を形成するので、全ての転送電極間の層間絶縁膜は均一になる。
【００２４】
第１層目の電極材層で１つ置きの転送電極を形成し、次に夫々対応する第１層目の転送電極間に第２層目の転送電極を形成するので、第１層目の転送電極に加工ばらつきが生じても、各２相分の転送領域の長さは常に均一に保たれる。
【００２５】
【発明の実施の形態】
本発明に係る固体撮像素子は、マトリックス状に配列された複数の受光部と、各受光部列に対応して３層の転送電極で４相駆動する垂直転送レジスタを備え、第１層目の転送電極が電荷転送方向に沿って１つ置きに配列され、第２層目及び第３層目の前記転送電極が、前記第１層目の転送電極間に配置された構成とする。
【００２７】
本発明に係る固体撮像素子は、マトリックス状に配列された複数の受光部と、各受光部列に対応して第１層目の転送電極と第２層目の転送電極が交互に配列されて４相駆動する垂直転送レジスタを備え、第２層目の転送電極が１つ置きに独立して形成され、この独立した第２層目の転送電極が第３層目の接続配線に接続された構成とする。
【００２８】
第２層目の一方の転送電極を挟んで配列された２つの第１層目の転送電極は、垂直方向の各受光部間で並列して形成され、この２つの第１層目の転送電極上に第２層目の一方の転送電極が形成され、この第２層目の一方の転送電極上に接続配線が形成される。
【００２９】
本発明に係る固体撮像素子の製造方法は、第１層目の電極材層上に、垂直転送レジスタ形成領域での１つ置きの転送電極パターンとこのパターンより延長して垂直方向の受光部間で並列する２つの転送電極パターンに対応したマスクパターンを形成する工程と、マスクパターンにサイドウォールを形成する工程と、サイドウォールを有するマスクパターンを介して第１層目の電極材層をパターニングして第１層目の転送電極を形成する工程と、垂直転送レジスタ形成領域における第１層目の転送電極間のうち、一方の１つ置きの第１層目転送電極間と受光部間に絶縁膜を介して第２層目の電極材層による転送電極を形成する工程と、垂直転送レジスタ形成領域における他方の１つ置きの第１層目転送電極間と受光部間に絶縁膜を介して第３層目の電極材層による転送電極を形成する工程を有し、３層の転送電極で４相駆動する前記垂直転送レジスタを形成する。
【００３０】
本発明に係る固体撮像素子の製造方法は、垂直転送レジスタ形成領域で１つ置きに配列され、且つそのうちの各２つが垂直方向に隣り合う受光部間で並列に延在する転送電極を第１層目の電極材層で形成する工程と、第１層目の転送電極の表面に層間絶縁膜を形成する工程と、垂直転送レジスタ形成領域における第１層目の転送電極間のうちの一方の１つ置きの第１層目の転送電極間より受光部間に延在する転送電極と、垂直転送レジスタ形成領域における他方の１つ置きの第１層目の転送電極間にのみ独立して存在する転送電極とを、第２層目の電極材層で形成する工程と、受光部間に延在して独立の第２層目の転送電極に接続する接続配線を第３層目の導電材層で形成する工程とを有し、２層の転送電極で４相駆動する前記垂直転送レジスタを形成する。
【００３１】
以下、図面を参照して、本発明の固体撮像素子及びその製造方法の実施の形態を説明する。
【００３２】
図１は、全画素読み出し方式のＣＣＤ固体撮像素子に適用した場合の本発明の一実施の形態を示す。
同図は、例えばインターライン転送（ＩＴ）型として構成された全画素読み出し方式のＣＣＤ固体撮像素子の撮像領域の要部を示す。
【００３３】
本実施の形態のＣＣＤ固体撮像素子２１は、マトリックス状に配列された画素となる複数の光電変換を行う受光部２２と各受光部列に対応してその一側に形成されたＣＣＤ構造の複数の垂直転送レジスタ２３とからなる撮像領域３４と、図示せざるも、垂直転送レジスタ２３から転送された信号電荷を出力部に転送するためのＣＣＤ構造の水平転送レジスタを有して成る。
【００３４】
垂直転送レジスタ２３は、図２Ａ（図１のＡ3 −Ａ3 線上の断面）及び図２Ｂ（図１のＢ3 −Ｂ3 線上の断面）に示すように、シリコン半導体基体２６の転送チャネル領域上に、ゲート絶縁膜２７を介して３層構造の転送電極２８、即ち、第１層目の多結晶シリコン層からなる第１転送電極２８Ａ及び第３転送電極２８Ｃと、第２層目の多結晶シリコン層からなる第２転送電極２８Ｂと、第３層目の多結晶シリコン層からなる第４転送電極２８Ｄが電荷転送方向ａ（図１参照）に沿って繰り返し配列されて構成される。ゲート絶縁膜２７は、単層膜、又は多層膜で形成可能であり、例えば図示せざるもＳｉＯ2 膜とＳｉＮ膜とＳｉＯ2 膜を順次積層した３層膜構造で形成することができる。２９は層間絶縁膜である。
【００３５】
これら、第１、第２、第３、第４の転送電極２８Ａ，２８Ｂ，２８Ｃ，２８Ｄは、夫々複数列の垂直転送レジスタ２３に対して共通となるように、垂直方向に隣り合う受光部２２間を横切って帯状に形成される。
【００３６】
そして、本実施の形態では、特に、図１に示すように、１画素（受光部２２）当たり４つの転送電極２８Ａ，２８Ｂ，２８Ｃ及び２８Ｄが対応するように垂直転送レジスタ２３を形成するが、この４つの転送電極２８のうち１つ置きの第１及び第３の転送電極２８Ａ及び２８Ｃを第１層目の多結晶シリコン層で形成し、一方の１つ置きの第１層目電極間、即ち、第１及び第３の転送電極２８Ａ及び２８Ｃ間に第２層目の多結晶シリコン層からなる第２転送電極２８Ｂを形成し、他方の１つ置きの第１層目転送電極間、即ち第３及び第１の転送電極２８Ｃ及び２８Ａ間に第３層目の多結晶シリコン層からなる第４転送電極２８Ｄを形成して構成される。
【００３７】
また、垂直方向に隣り合う受光部２２間では、図１及び図２Ｂに示すように、第１層目の多結晶シリコン層による２つの転送電極、即ち第１転送電極２８Ａと第３転送電極２８Ｃが間隙ｄ1 を置いて互に並列するようにして形成され、この並列する２つの転送電極２８Ａ及び２８Ｃ上に跨がるように、第２転送電極２８Ｂ及び第４転送電極２８Ｄが重ねられて形成される。
この固体撮像素子２１では、垂直転送レジスタ２３の１画素に対応する４つの転送電極２８Ａ，２８Ｂ，２８Ｃ及び２８Ｄに図３に示す４相の垂直駆動パルスφＶ1 ，φＶ2 ，φＶ3 及びφＶ4 が印加され、４相駆動によって全画素読み出しが行われる。
【００３８】
次に、図４〜図７を用いて本実施の形態のＣＣＤ固体撮像素子２１の製造方法、特にその垂直転送レジスタ２３における転送電極２８〔２８Ａ，２８Ｂ，２８Ｃ，２８Ｄ〕の形成について説明する。
図４及び図５は図１の垂直転送レジスタ２３を通るＡ3 −Ａ3 線上の断面に相当し、図６及び図７は図１の垂直方向の受光部２２間を通るＢ3 −Ｂ3 線上の断面に相当する。
【００３９】
先ず、図４Ａ及び図６Ａに示すように、撮像領域に対応するシリコン半導体基体２６表面のゲート絶縁膜２７上に、全面に第１層目の電極材層である多結晶シリコン層３１を被着形成し、さらに、この多結晶シリコン層３１上に例えばＣＶＤＳｉＯ2 膜によるマスク材層３５を形成する。
そして、このマスク材層３５上に垂直転送レジスタの形成領域での１つ置きの転送電極２８Ａ，２８Ｃのパターンとこの電極パターンより延長して垂直方向の受光部２２間で並列する２つの転送電極２８Ａ，２８Ｃパターンに対応したフォトレジストパターン３６を形成する。
このとき、受光部２２間でのフォトレジストパターン３６の間隔ｄ2 はフォトリソグラフィー技術の最小線幅、例えば０．３５μｍになる。
【００４０】
次に、図４Ｂ及び図６Ｂに示すように、このフォトレジストパターン３６をマスクにして異方性エッチングによってマスク材層３５を選択エッチングしてフォトレジストパターンと同じ、即ち形成すべき第１層目の転送電極２８Ａ，２８Ｃのパターンに対応したマスクパターン３５１を形成する。
【００４１】
次に、図４Ｃ及び図６Ｃに示すように、フォトレジストパターン３６を除去した後にマスクパターン３５１を含む全面に例えばＣＶＤＳｉＯ2 膜による絶縁膜３８を形成する。
【００４２】
そして、図４Ｄ及び図６Ｄに示すように、絶縁膜３８に対して全面を異方性エッチングしてマスクパターン３５１の両側に絶縁膜によるいわゆるサイドウォール３８１を形成する。
【００４３】
このサイドウォール３８１の形成により、受光部２２間におけるマスクパターン３５１の間隔がフォトリソグラフィー技術の最小線幅より狭い間隔ｄ1 、例えば０．２μｍ以下となる。
【００４４】
次に、図５Ｅ，Ｆ及び図７Ｅ，Ｆに示すように、サイドウォール３８１を有するマスクパターン３５１を介して第１層目の多結晶シリコン層３１を異方性エッチングによりパターニングし、第１転送電極２８Ａ及び第３転送電極２８Ｃを形成する。
このパターニングによって受光部２２間では、図７Ｆに示すように、フォトリソグラフィー技術の最小線幅ｄ2 より狭い間隔ｄ1 、例えば０．２μｍ以下、さらには０．１μｍ以下で並列する２つの転送電極２８Ａ及び２８Ｃ（いわゆる配線部に相当する）が形成される。この並列した転送電極２８Ａ及び２８Ｃの合計の幅Ｄ1 は前述の図１８Ｂの受光部２間における第１層目の転送電極８Ａの線幅Ｄ2 と同等の幅とすることができる。
【００４５】
図５Ｆ及び図７Ｆは、異方性エッチングにより多結晶シリコン層３１による転送電極２８Ａ，２８Ｃ上のマスクパターン３５１及びサイドウォール３８１であるＣＶＤＳｉＯ2 膜を除去した状態を示す。但し、この異方性エッチングによるＣＶＤＳｉＯ2 膜の除去時に転送電極２８Ａ，２８Ｃ以外のゲート絶縁膜２７の最上層のＳｉＯ2 膜も除去されるも、その後にＣＶＤＳｉＯ2 膜が被着されるので問題はない。
なお、マスクパターン３５１及びサイドウォール３８１は残した状態にしてもよい。
【００４６】
次に、図５Ｇ及び図７Ｇに示すように、ＣＶＤＳｉＯ2 膜及び熱酸化膜による層間絶縁膜２９を介して第２層目の電極材層である多結晶シリコン層３２を被着形成し、パターニングして垂直転送レジスタ２３の形成領域において、一方の１つ置きの転送電極２８Ａ及び２８Ｃ間に第２転送電極２８Ｂを形成する。この第２転送電極２８Ｂは、受光部２２間の領域では第１及び第３の転送電極２８Ａ及び２８Ｃ上に重ねて形成される。
【００４７】
更に、図５Ｈ及び図７Ｈに示すように、層間絶縁膜２９を介して第３層目の電極材層である多結晶シリコン層３３を被着形成し、パターニングして、垂直転送レジスタ２３の形成領域において他方の１つ置きの転送電極２８Ｃ及び２８Ａ間に第４転送電極２８Ｄを形成する。この第４転送電極２８Ｄは、受光部２２間の領域では第２転送電極２８Ｂ上に重ねられて形成される。
このようにして、図１及び図２に示す垂直転送レジスタ２３の４つの転送電極２８Ａ〜２８Ｄが形成される。
【００４８】
本実施の形態に係る全画素読み出し方式のＣＣＤ固体撮像素子２１によれば、３層の転送電極２８〔２８Ａ〜２８Ｄ〕で４相駆動する垂直転送レジスタ２３により、全画素読み出しを行うように構成されるので、垂直転送レジスタ２３での蓄積電荷容量は、１画素（受光部２２）当たりの垂直転送路の２／４となり、従来の図１７に示す３層の電極構造で３相駆動の全画素読み出し方式のＣＣＤ固体撮像素子１に比べて１．５倍も大きくなる。
従って、この従来例と同等の蓄積電荷容量を得るためには、垂直転送路の幅Ｗ2 を従来例よりも細くすることができ、その分、受光部２２の面積を広くできる。これにより感度の向上、画素（受光部）の蓄積電荷量の増加を図ることができる。
【００４９】
また、垂直転送レジスタ２３の第１層目の多結晶シリコン層からなる転送電極を電荷転送方向ａに沿って１つ置きに形成してこれを第１転送電極２８Ａ及び第３転送電極２８Ｃとし、この転送電極２８Ａ及び２８Ｃ間に交互に第２層目の多結晶シリコンからなる第２転送電極２８Ｂと第３層目の多結晶シリコンからなる第４転送電極２８Ｄを形成することにより、垂直転送レジスタ２３での蓄積電荷容量を決める隣り合う２相分の転送領域が、第１層目の転送電極２８Ａ，２８Ｃの加工ばらつきにかかわらず、常に均一にすることができる。即ち、図１の２相分の転送領域の長さＬ11，Ｌ12，Ｌ13，Ｌ14が相互に均一（Ｌ11＝Ｌ12＝Ｌ13＝Ｌ14）になる。
【００５０】
従って、第１層目の転送電極２８Ａ及び２８Ｃの加工ばらつきに左右されて取り扱い電荷量が低下することを防ぐことができる。
【００５１】
また、第１層目の転送電極２８Ａ及び２８Ｃが垂直方向に隣り合う受光部２２（画素）間で平行並列し、しかも、両転送電極２８Ａ及び２８Ｃ間の間隔ｄ1 がフォトリソグラフィー技術の最小線幅ｄ2 よりも狭い間隔に形成されるので、前述の図１８Ｂの従来の画素間での転送電極に要する線幅Ｄ2 とほぼ同等の線幅Ｄ1 （≒Ｄ2 ）で４つの転送電極２８Ａ〜２８Ｄを形成することができ、受光部２２の面積を大きく維持することができる。
【００５２】
更に、第１層目の転送電極２８Ａ，２８Ｃの形成の際には、マスクパターン３５１の側壁に絶縁膜によるサイドウォール３８１を形成し、このサイドウォール３８１を有するマスクパターン３５１を介して第１層目の多結晶シリコン層３１をエッチングして第１及び第３の転送電極２８Ａ及び２８Ｃを形成するようにしたので、受光部２２間での第１層目の転送電極２８Ａ及び２８Ｃ間の間隔ｄ1 をフォトリソグラフィー技術の最小線幅ｄ2 より小さい０．２μｍ以下、さらには０．１μｍ以下とすることができる。これによって、前述したように受光部２２の面積を大きく維持することができる。
【００５３】
上述の実施の形態では、垂直転送レジスタ２３の転送電極２８が１画素当り４分割され、夫々の第１〜第４転送電極２８Ａ〜２８Ｄが第１層目、第２層目、第１層目、第３層目という繰り返しで形成される。
このとき、夫々の転送電極２８の相互間は、酸化膜による層間絶縁膜２９により絶縁されているが、図８に示すように、厳密にみると、第１層目の転送電極２８Ａ，２８Ｃと第２層目の転送電極２８Ｂ間の層間絶縁膜２９Ａの膜厚ｔ1 に比べて、第１層目の転送電極２８Ａ，２８Ｃと第３層目の転送電極２８Ｄ間の層間絶縁膜２９Ｂの膜厚ｔ2 の方が２倍近くになる（ｔ2 ≒２ｔ1 ）。
【００５４】
これは、第１層目の転送電極２８Ａ，２８Ｃのパターニング後に形成した層間絶縁膜に、第２層目の転送電極２８Ｂのパターニング後に形成した層間絶縁膜が加算されることによる。
これにより、電荷転送時に、厚い層間絶縁膜２９Ｂ下にポテンシャルディップが発生し易くなり、転送効率の悪化を招くことになる。
【００５５】
図９及び図１０は、さらに、改良した本発明の他の実施の形態を示す。
本実施の形態は、前述と同様に、例えばインターライン転送（ＩＴ）型として構成した４相駆動方式により全画素読み出しを行うＣＣＤ固体撮像素子に適用した場合である。
図９は撮像領域の要部を示し、図１０ＡはそのＡ4 −Ａ4 線上の断面図、第１０ＢはそのＢ4 −Ｂ4 線上の断面図である。
【００５６】
本実施の形態のＣＣＤ固体撮像素子４１は、マトリックス状に配列された画素となる複数の光電変換を行う受光部２２と各受光部列に対応してその一側に形成されたＣＣＤ構造の複数の垂直転送レジスタ２３とからなる撮像領域３４と、図示せざるも、垂直転送レジスタ２３から転送された信号電荷を出力部に転送するためのＣＣＤ構造の水平転送レジスタを有して成る。
【００５７】
垂直転送レジスタ２３は、図１０Ａ（図９のＡ4 −Ａ4 線上の断面）及び図１０Ｂ（図９のＢ4 −Ｂ4 線上の断面）に示すように、シリコン半導体基体２６の転送チャネル上にゲート絶縁膜２７を介して第１層及び第２層の転送電極４８が交互に配列されるように、即ち、第１層目の多結晶シリコン層からなる第１転送電極４８Ａと、第２層目の多結晶シリコン層からなる第２転送電極４８Ｂと、第１層目の多結晶シリコン層からなる第３転送電極４８Ｃと、第２層目の多結晶シリコン層からなる第４転送電極４８Ｄとが電荷転送方向ａ（図９参照）に沿って繰り返し配列されて構成される。
【００５８】
そして、本実施の形態では、特に図９に示すように、１画素（受光部２２）当り、４つの転送電極４８Ａ，４８Ｂ，４８Ｃ及び４８Ｄが対応するように垂直転送レジスタ２３を形成するが、この４つの転送電極４８のうち、第１、第２、第３の転送電極４８Ａ，４８Ｂ，４８Ｃが夫々複数列の垂直転送レジスタ２３に対して共通となるように、垂直方向に隣り合う受光部２２間を横切って帯状に形成され、第４の転送電極４８Ｄが各垂直転送レジスタ２３毎に独立して形成される。
【００５９】
即ち、図９及び図１０Ｂに示すように、１つ置きに配列された第１層目の多結晶シリコンによる２つの転送電極、つまり第１転送電極４８Ａ及び第３転送電極４８Ｃは、垂直方向に隣り合う受光部２２間では、間隙ｄ1 を置いて互に並列するように形成される。
【００６０】
また、第２層目の多結晶シリコンによる第２転送電極４８Ｂ及び第４転送電極４８Ｄは、第１層目の転送電極４８Ａと４８Ｃの間を埋めるように形成されるが、第２層目の一方の転送電極、例えば第２転送電極４８Ｂは垂直方向に隣り合う受光部２２間において並列する２つの転送電極４８Ａ及び４８Ｃ上に跨るように重ねられて形成され、第２層目の他方の転送電極、例えば第４転送電極４８Ｄは垂直転送レジスタ２３において島状に独立して形成される。
【００６１】
そして、各独立した第４転送電極４８Ｄは、複数列の垂直転送レジスタ２３に対して共通するように垂直方向に隣り合う受光部２２間を横切って帯状に形成した第３層目の多結晶シリコン層による接続配線（いわゆるシャント配線）４９にて接続される。５０は独立した第４転送電極４８Ｄと接続配線４９とのコンタクト部を示す。この接続配線４９は、垂直方向の受光部２２間において、第２層目の第２電極４８Ｂ上に形成される。
【００６２】
第１、第２、第３及び第４の転送電極４８Ａ，４８Ｂ，４８Ｃ及び４８Ｄの電荷転送方向の電極相互間の層間絶縁膜５１は、第１層目の多結晶シリコン層による第１、第３転送電極４８Ａ，４８Ｃ表面に形成した酸化膜の膜厚のみで決定される。
【００６３】
この固体撮像素子４１では、垂直転送レジスタ２３の１画素に対応する４つの転送電極４８Ａ，４８Ｂ，４８Ｃ及び４８Ｄに、前述と同様に、図３に示す４相の垂直駆動パルスφＶ1 ，φＶ2 ，φＶ3 及びφＶ4 が印加され、４相駆動によって全画素読み出しが行われる。
【００６４】
次に、図１１〜図１４を用いて本実施の形態のＣＣＤ固体撮像素子４１の製造方法、特にその垂直転送レジスタ２３における転送電極４８〔４８Ａ，４８Ｂ，４８Ｃ，４８Ｄ〕及び接続配線４９の形成について説明する。
図１１及び図１２は、図９の垂直転送レジスタ２３を通るＡ4 −Ａ4 線上の断面に相当し、図１３及び図１４は、図９の垂直方向の受光部２２間を通るＢ4 −Ｂ4 線上の断面に相当する。
【００６５】
（図１１Ａ，図１３Ａ）〜（図１２Ｆ、図１４Ｆ）までの工程は、前述の（図４Ａ，図６Ａ）〜（図５Ｆ、図７Ｆ）までの工程と同様である。
【００６６】
即ち、図１１Ａ及び図１３Ａに示すように、撮像領域に対応するシリコン半導体基体２６表面のゲート絶縁膜２７上に、全面に第１層目の電極材層である多結晶シリコン層３１を被着形成し、さらに、この多結晶シリコン層３１上に例えばＣＶＤＳｉＯ2 膜によるマスク材層３５を形成する。
そして、このマスク材層３５上に垂直転送レジスタの形成領域での１つ置きの転送電極４８Ａ，４８Ｃのパターンとこの電極パターンより延長して垂直方向の受光部２２間で並列する２つの転送電極４８Ａ，４８Ｃパターンに対応したフォトレジストパターン３６を形成する。
このとき、受光部２２間でのフォトレジストパターン３６の間隔ｄ2 はフォトリソグラフィー技術の最小線幅、例えば０．３５μｍになる。
【００６７】
次に、図１１Ｂ及び図１３Ｂに示すように、このフォトレジストパターン３６をマスクにして異方性エッチングによってマスク材層３５を選択エッチングしてフォトレジストパターンと同じ、即ち形成すべき第１層目の転送電極４８Ａ，４８Ｃのパターンに対応したマスクパターン３５１を形成する。
【００６８】
次に、図１１Ｃ及び図１３Ｃに示すように、フォトレジストパターン３６を除去した後にマスクパターン３５１を含む全面に例えばＣＶＤＳｉＯ2 膜による絶縁膜３８を形成する。
【００６９】
そして、図１１Ｄ及び図１３Ｄに示すように、絶縁膜３８に対して全面を異方性エッチングしてマスクパターン３５１の両側に絶縁膜によるいわゆるサイドウォール３８１を形成する。
【００７０】
このサイドウォール３８１の形成により、受光部２２間におけるマスクパターン３５１の間隔がフォトリソグラフィー技術の最小線幅より狭い間隔ｄ1 、例えば０．２μｍ以下となる。
【００７１】
次に、図１２Ｅ，Ｆ及び図１４Ｅ，Ｆに示すように、サイドウォール３８１を有するマスクパターン３５１を介して第１層目の多結晶シリコン層３１を異方性エッチングによりパターニングし、第１転送電極４８Ａ及び第３転送電極４８Ｃを形成する。
このパターニングによって受光部２２間では、図１４Ｆに示すように、フォトリソグラフィー技術の最小線幅ｄ2 より狭い間隔ｄ1 、例えば０．２μｍ以下、さらには０．１μｍ以下で並列する２つの転送電極４８Ａ及び４８Ｃ（いわゆる配線部に相当する）が形成される。この並列した転送電極４８Ａ及び４８Ｃの合計の幅Ｄ1 は前述の図１８Ｂの受光部２間における第１層目の転送電極８Ａの線幅Ｄ2 と同等の幅とすることができる。
【００７２】
次に、図１２Ｇ及び図１４Ｇに示すように、多結晶シリコン層による第１層目の転送電極４８Ａ，４８Ｃの表面にＣＶＤＳｉＯ2 膜及び熱酸化膜による層間絶縁膜５１を形成する。
この層間絶縁膜５１を介して第２層目の電極材層である多結晶シリコン３２を被着し、パターニングして垂直転送レジスタ２３の形成領域において、一方の１つ置きの転送電極４８Ａ及び４８Ｃ間に第２転送電極４８Ｂを形成し、他方の１つ置きの転送電極４８Ａ及び４８Ｃ間に第４転送電極４８Ｄを形成する。
【００７３】
このとき、第２転送電極４８Ｂは、垂直方向の受光部２２間に延長したパターンに形成され、受光部２２間では第１及び第３の転送電極４８Ａ及び４８Ｃ上に重ねて形成する。各第４転送電極４８Ｄは、垂直転送レジスタ形成領域のみに島状に独立して形成する。これによって、全ての転送電極４８〔４８Ａ〜４８Ｄ〕間の層間絶縁膜５１は、第１層目の転送電極４８Ａ，４８Ｃの酸化膜厚ｔ3 のみで決定することができる。
【００７４】
次に、第２層目の転送電極４８Ｂ及び４８Ｄ上にＣＶＤＳｉＯ2 膜及び熱酸化膜による層間絶縁膜（この場合、耐圧を向上するためにＣＶＤＳｉＯ2 膜を厚く形成する）５２を形成し、島状に独立して形成した第４転送電極４８Ｄ上の層間絶縁膜５２の一部を選択的にエッチング除去した後、全面に第３層目の導電材層である多結晶シリコン層を形成する。
【００７５】
そして、図１２Ｈ及び図１４Ｈに示すように、第３層目の多結晶シリコン層３３を選択エッチングによりパターニングし、垂直方向に隣り合う受光部２２間を通って、各水平ライン毎に対応する独立した第２層目の転送電極４８Ｄとコンタクト部５０を介して共通接続された第３層目の多結晶シリコン層３３からなる接続配線（いわゆるシャント配線）４９を形成する。この接続配線４９は、受光部２２間の領域では第２転送電極４８Ｂ上に重ねられて形成される。５３は接続配線４９上に形成された酸化膜等による絶縁膜である。
【００７６】
本実施の形態に係る全画素読み出し方式のＣＣＤ固体撮像素子４１によれば、全ての転送電極４８〔４８Ａ，４８Ｂ，４８Ｃ，４８Ｄ〕が第１層目の多結晶シリコン電極と第２層目の多結晶シリコン電極の繰り返しのみで形成され、且つ全ての転送電極４８〔４８Ａ，４８Ｂ，４８Ｃ，４８Ｄ〕間の層間絶縁膜５１が、第１層目の多結晶シリコン電極、即ち、転送電極４８Ａ，４８Ｃの酸化膜厚ｔ3 のみで決定されて互に均一に形成される。従って、電荷転送時のポテンシャルディップが発生しにくくなり、転送効率を向上することができる。
【００７７】
その他、前述の実施の形態に係るＣＣＤ固体撮像素子２１と同様の効果が得られる。
【００７８】
第４転送電極４８Ｄは、接続配線４９によって各水平ライン毎に共通接続されるので、この接続配線４９を通して各第４転送電極４８Ｄへの垂直駆動パルスφＶ4 の印加を可能にする。
【００７９】
２層の転送電極４８〔４８Ａ〜４８Ｄ〕で４相駆動する垂直転送レジスタ２３により、全画素読み出しを行うように構成されるので、垂直転送レジスタ２３での蓄積電荷容量は、１画素（受光部２２）当たりの垂直転送路の２／４となり、従来の図１７に示す３層の電極構造で３相駆動の全画素読み出し方式のＣＣＤ固体撮像素子１に比べて１．５倍も大きくなる。
従って、この従来例と同等の蓄積電荷容量を得るためには、垂直転送路の幅Ｗ2 を従来例よりも細くすることができ、その分、受光部２２の面積を広くできる。これにより感度の向上、画素（受光部）の蓄積電荷量の増加を図ることができる。
【００８０】
また、垂直転送レジスタ２２の第１層目の多結晶シリコン層からなる転送電極を電荷転送方向ａに沿って１つ置きに形成してこれを第１転送電極４８Ａ及び第３転送電極４８Ｃとし、この転送電極４８Ａ及び４８Ｃ間に交互に第２層目の多結晶シリコンからなる第２転送電極４８Ｂと第４転送電極４８Ｄを形成することにより、垂直転送レジスタ２３での蓄積電荷容量を決める隣り合う２相分の転送領域が、第１層目の転送電極４８Ａ，４８Ｃの加工ばらつきにかかわらず、常に均一にすることができる。即ち、図９の２相分の転送領域の長さＬ11，Ｌ12，Ｌ13，Ｌ14が相互に均一（Ｌ11＝Ｌ12＝Ｌ13＝Ｌ14）になる。
【００８１】
従って、第１層目の転送電極４８Ａ及び４８Ｃの加工ばらつきに左右されて取り扱い電荷量が低下することを防ぐことができる。
【００８２】
また、第１層目の転送電極４８Ａ及び４８Ｃが垂直方向に隣り合う受光部２２（画素）間で平行並列し、しかも、両転送電極４８Ａ及び４８Ｃ間の間隔ｄ1 がフォトリソグラフィー技術の最小線幅ｄ2 よりも狭い間隔に形成されるので、前述の図１８Ｂの従来の画素間での転送電極に要する線幅Ｄ2 とほぼ同等の線幅Ｄ1 （≒Ｄ2 ）で４つの転送電極４８Ａ〜４８Ｄを形成することができ、受光部２２の面積を大きく維持することができる。
【００８３】
更に、第１層目の転送電極４８Ａ，４８Ｃの形成の際には、マスクパターン３５１の側壁に絶縁膜によるサイドウォール３８１を形成し、このサイドウォール３８１を有するマスクパターン３５１を介して第１層目の多結晶シリコン層３１をエッチングして第１及び第３の転送電極４８Ａ及び４８Ｃを形成するようにしたので、受光部２２間での第１層目の転送電極４８Ａ及び４８Ｃ間の間隔ｄ1 をフォトリソグラフィー技術の最小線幅ｄ2 より小さい０．２μｍ以下、さらには０．１μｍ以下とすることができる。これによって、前述したように受光部２２の面積を大きく維持することができる。
【００８４】
本発明のＣＣＤ固体撮像素子は、例えばデジタルスチルカメラに用いられる全画素読み出し方式のＣＣＤ固体撮像素子に適用して好適であるが、その他、フレーム読み出し方式、フィールド読み出し方式のＣＣＤ固体撮像素子にも適用できる。
【００８５】
本発明のＣＣＤ固体撮像素子は、インターライン転送型、フレームインターライン転送型等に適用できる。
【００８６】
【発明の効果】
本発明に係る固体撮像素子によれば、３層の転送電極で４相駆動する垂直転送レジスタを備え、その第１層目の転送電極を電荷転送方向に沿って１つ置きに配列して構成するので、蓄積電荷容量を３層の電極構造で３相駆動する従来の垂直転送レジスタに比べて１．５倍の蓄積電荷容量を得ることができる。このため、従来例と同等の蓄積電荷容量を得るためには、垂直転送路の幅を従来より細くすることができ、その分、受光部面積を広くでき、感度の向上、画素の蓄積電荷量の増大を図ることができる。
【００８７】
第１層目の転送電極が１つ置きに形成されるので、蓄積電荷容量を決める隣り合う２相分の転送領域を常に均一にすることができる。従って、第１層目の転送電極の加工ばらつきに左右されて取り扱い電荷量が低下することを防ぐことができる。即ち、第１層目の転送電極の加工ばらつきがあっても、各２相分の転送領域での取り扱い電荷量を均一に維持することができる。
【００８８】
第１層目の２つの転送電極を垂直方向の受光部間に並列して形成するので、両転送電極間の間隔をフォトリソグラフィー技術の最小線幅より狭く形成することを可能にし、従来の受光部間の転送電極に要する線幅とほぼ同等の幅をもって４つの転送電極を形成することができ、受光部の面積を大きく維持することができる。
【００８９】
また、本発明の固体撮像素子によれば、第１層目の転送電極と第２層目の転送電極を交互に配列して構成するので、全ての転送電極間の層間絶縁膜の膜厚を均一にすることができ、電荷転送時のポテンシャルディップが発生しにくくなり、転送効率を向上することができる。
【００９０】
独立して形成された第２層目の転送電極に対して第３層目の導電材層による接続配線を形成することにより、各独立した第２層目の転送電極に接続配線を通して、他の転送電極と同じ様に垂直駆動パルスを印加することができる。
【００９１】
また、上述の固体撮像素子と同様に、蓄積電荷容量が３層の電極構造で３層駆動する従来の垂直転送レジスタに比べて増加し、従来例と同等の蓄積電荷容量とするときは、垂直転送路を細くすることができ、その分、受光部面積が拡がり、感度向上、画素の蓄積電荷量の増大を図ることができる。
【００９２】
第１層目の転送電極と第２層目の転送電極が交互に配列されるので、蓄積電荷容量を決める隣り合う２相分の転送領域を常に均一にすることができる。従って、この場合も、第１層目の転送電極の加工ばらつきによる電荷量の低下を防ぐことができ、各２相分の転送領域での取り扱い電荷量を均一に維持することができる。
【００９３】
本発明の固体撮像素子の製造方法によれば、サイドウォールを有するマスクパターンを介して第１層目の電極材層をパターニングすることにより、受光部間ではフォトリソグラフィー技術による最小線幅よりも狭い間隔で並列する転送電極を形成することができる。従って、受光部間の転送電極の幅を、従来の３層の電極構造で３相駆動する場合の線幅とほぼ同等とすることができ、受光部面積を大きく維持することができる。
【００９４】
本発明の固体撮像素子の製造方法によれば、１つ置きに第１層目の転送電極を形成、第１層目の転送電極表面に層間絶縁膜を形成した後、第１層目の転送電極間に第２層目の転送電極を形成するので、全ての転送電極間の層間絶縁膜を均一に形成することができる。従って、電荷転送時のポテンシャルディップが生じにくく転送効率の向上した固体撮像素子を製造することができる。
【図面の簡単な説明】
【図１】本発明に係る固体撮像素子の一実施の形態を示す要部の構成図である。
【図２】Ａ 図１のＡ3 −Ａ3 線上の断面図である。
Ｂ 図１のＢ3 −Ｂ3 線上の断面図である。
【図３】４相駆動の垂直駆動パルスのタイミングチャートである。
【図４】Ａ〜Ｄ 本発明の固体撮像素子の製造方法の一実施の形態に係る工程図（図１のＡ3 −Ａ3 断面に相当）である。
【図５】Ｅ〜Ｈ 本発明の固体撮像素子の製造方法の一実施の形態に係る工程図（図１のＡ3 −Ａ3 断面に相当）である。
【図６】Ａ〜Ｄ 本発明の固体撮像素子の製造方法の一実施の形態に係る工程図（図１のＢ3 −Ｂ3 断面に相当）である。
【図７】Ｅ〜Ｈ 本発明の固体撮像素子の製造方法の一実施の形態に係る工程図（図１のＢ3 −Ｂ3 断面に相当）である。
【図８】本発明の発明に供する断面図である。
【図９】本発明に係る固体撮像素子の他の実施の形態を示す要部の構成図である。
【図１０】Ａ 図９のＡ4 −Ａ4 線上の断面図である。
Ｂ 図９のＢ4 −Ｂ4 線上の断面図である。
【図１１】Ａ〜Ｄ 本発明の固体撮像素子の製造方法の他の実施の形態に係る工程図（図９のＡ4 −Ａ4 断面に相当）である。
【図１２】Ｅ〜Ｈ 本発明の固体撮像素子の製造方法の他の実施の形態に係る工程図（図９のＡ4 −Ａ4 断面に相当）である。
【図１３】Ａ〜Ｄ 本発明の固体撮像素子の製造方法の他のの実施の形態に係る工程（図９のＢ4 −Ｂ4 断面に相当）である。
【図１４】Ｅ〜Ｈ 本発明の固体撮像素子の製造方法の他のの実施の形態に係る工程（図９のＢ4 −Ｂ4 断面に相当）である。
【図１５】従来の全画素読み出し方式のＣＣＤ固体撮像素子の一例を示す要部の構成図である。
【図１６】Ａ 図１５のＡ2 −Ａ2 線上の断面図である。
Ｂ 図１５のＢ2 −Ｂ2 線上の断面図である。
【図１７】従来の全画素読み出し方式のＣＣＤ固体撮像素子の他の例を示す要部の構成図である。
【図１８】Ａ 図１７のＡ1 −Ａ1 線上の断面図である。
Ｂ 図１７のＢ1 −Ｂ1 線上の断面図である。
【図１９】３相駆動の垂直駆動パルスのタイミングチャートである。
【符号の説明】
２１，４１‥‥ＣＣＤ固体撮像素子、２２‥‥受光部、２３‥‥垂直転送レジスタ、２４‥‥撮像領域、２６‥‥半導体基体、２７‥‥ゲート絶縁膜、２８Ａ，２８Ｂ，２８Ｃ，２８Ｄ‥‥転送電極、３１，３２，３３‥‥電極材層（多結晶シリコン層）、３６‥‥フォトレジストパターン、３５１‥‥マスクパターン、３８１‥‥サイドウォール、４８Ａ，４８Ｂ，４８Ｃ，４８Ｄ‥‥転送電極、４９‥‥接続配線、２９，５１‥‥層間絶縁膜

Claims (5)

  1. マトリックス状に配列された複数の受光部と、該各受光部列に対応して３層の転送電極で４相駆動する垂直転送レジスタを備え、
    第１層目の前記転送電極が電荷転送方向に沿って１つ置きに配列され、
    第２層目及び第３層目の前記転送電極が前記第１層目の転送電極間に配置され、
    前記１つ置きに配列されたうちの各隣り合う２つの前記第１層目の転送電極が、垂直方向の各受光部間で並列して形成されて成る
    ことを特徴とする固体撮像素子。
  2. 前記垂直転送レジスタにおいて、一方の１つ置きの前記第１層目の転送電極間に絶縁膜を介して第２層目の転送電極が形成され、他方の１つ置きの第１層目の転送電極間に絶縁膜を介して第３層目の転送電極が形成され、
    前記垂直方向の受光部間において、並列に形成された第１層目の２つの転送電極上に絶縁膜を介して第２層目の転送電極が形成され、さらに前記第２層目の転送電極上に絶縁膜を介して第３層目の転送電極が形成されて成る
    ことを特徴とする請求項１に記載の固体撮像素子。
  3. マトリックス状に配列された複数の受光部と、該各受光部列に対応して第１層目の転送電極と第２層目の転送電極が交互に配列されて４相駆動する垂直転送レジスタを備え、
    前記第２層目の転送電極が１つ置きに独立して形成され、
    前記独立した第２層目の転送電極が第３層目の接続配線に接続され、
    前記第２層目の一方の転送電極を挟んで配列された２つの第１層目の転送電極が、垂直方向の各受光部間で並列して形成され、
    該２つの第１層目の転送電極上に前記第２層目の一方の転送電極が形成され、
    該第２層目の一方の転送電極上に前記接続配線が形成されて成る
    ことを特徴とする固体撮像素子。
  4. 第１層目の電極材層上に、垂直転送レジスタ形成領域での１つ置きの転送電極パターンと該パターンより延長して垂直方向の受光部間で並列する２つの転送電極パターンに対応したマスクパターンを形成する工程と、
    前記マスクパターンにサイドウォールを形成する工程と、
    前記サイドウォールを有するマスクパターンを介して前記第１層目の電極材層をパターニングして第１層目の転送電極を形成する工程と、
    前記垂直転送レジスタ形成領域における前記第１層目の転送電極間のうち、一方の１つ置きの第１層目転送電極間と前記受光部間に絶縁膜を介して第２層目の電極材層による転送電極を形成する工程と、
    前記垂直転送レジスタ形成領域における他方の１つ置きの前記第１層目転送電極間と前記受光部間に絶縁膜を介して第３層目の電極材層による転送電極を形成する工程を有し、
    前記３層の転送電極で４相駆動する前記垂直転送レジスタを形成する
    ことを特徴とする固体撮像素子の製造方法。
  5. 垂直転送レジスタ形成領域で１つ置きに配列され、且つそのうちの各２つが垂直方向に隣り合う受光部間で並列に延在する転送電極を第１層目の電極材層で形成する工程と、
    前記第１層目の転送電極の表面に層間絶縁膜を形成する工程と、
    前記垂直転送レジスタ形成領域における前記第１層目の転送電極間のうちの一方の１つ置きの第１層目の転送電極間より前記受光部間に延在する転送電極と、前記垂直転送レジスタ形成領域における他方の１つ置きの第１層目の転送電極間にのみ独立して存在する転送電極とを、第２層目の電極材層で形成する工程と、
    前記受光部間に延在して前記独立の第２層目の転送電極に接続する接続配線を第３層目の導電材層で形成する工程とを有し、
    前記２層の転送電極で４相駆動する前記垂直転送レジスタを形成する
    ことを特徴とする固体撮像素子の製造方法。
JP31710699A 1998-12-08 1999-11-08 固体撮像素子及びその製造方法 Expired - Fee Related JP4433528B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP31710699A JP4433528B2 (ja) 1998-12-08 1999-11-08 固体撮像素子及びその製造方法
US09/455,174 US6784469B1 (en) 1998-12-08 1999-12-06 Solid-state image pickup device and fabrication method thereof
KR1019990055655A KR100632335B1 (ko) 1998-12-08 1999-12-08 고체 촬상 장치 및 그 제조 방법
US10/889,157 US7125740B2 (en) 1998-12-08 2004-07-12 Solid-state image pickup device and fabrication method thereof
US11/500,212 US7230288B2 (en) 1998-12-08 2006-08-07 Solid-state image pickup device and fabrication method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-348876 1998-12-08
JP34887698 1998-12-08
JP31710699A JP4433528B2 (ja) 1998-12-08 1999-11-08 固体撮像素子及びその製造方法

Publications (3)

Publication Number Publication Date
JP2000232217A JP2000232217A (ja) 2000-08-22
JP2000232217A5 JP2000232217A5 (ja) 2006-05-11
JP4433528B2 true JP4433528B2 (ja) 2010-03-17

Family

ID=26568912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31710699A Expired - Fee Related JP4433528B2 (ja) 1998-12-08 1999-11-08 固体撮像素子及びその製造方法

Country Status (3)

Country Link
US (3) US6784469B1 (ja)
JP (1) JP4433528B2 (ja)
KR (1) KR100632335B1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4298964B2 (ja) * 2002-05-16 2009-07-22 富士フイルム株式会社 固体撮像素子及びその製造方法
JP2004335804A (ja) * 2003-05-08 2004-11-25 Fuji Photo Film Co Ltd 固体撮像素子およびその製造方法
JP4348118B2 (ja) * 2003-06-04 2009-10-21 富士フイルム株式会社 固体撮像素子及び撮影装置
JP4196778B2 (ja) * 2003-08-11 2008-12-17 ソニー株式会社 固体撮像素子及びその製造方法
US7150556B2 (en) * 2004-01-16 2006-12-19 Heng Sheng Kuo Light source structure
JP4413021B2 (ja) * 2004-01-22 2010-02-10 三洋電機株式会社 半導体装置およびその製造方法
JP4281613B2 (ja) 2004-05-07 2009-06-17 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び固体撮像素子の駆動方法
CN100394609C (zh) * 2004-09-07 2008-06-11 三洋电机株式会社 固体摄像装置
JP4710305B2 (ja) * 2004-11-15 2011-06-29 ソニー株式会社 固体撮像素子
JP4733966B2 (ja) * 2004-11-19 2011-07-27 富士フイルム株式会社 固体撮像素子
JP2006237315A (ja) * 2005-02-25 2006-09-07 Matsushita Electric Ind Co Ltd 固体撮像装置
JP4782037B2 (ja) 2006-03-03 2011-09-28 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法及び製造装置
JP5211072B2 (ja) * 2007-12-17 2013-06-12 パナソニック株式会社 固体撮像装置の駆動方法
JP2008166845A (ja) * 2008-03-17 2008-07-17 Sony Corp 固体撮像素子及び固体撮像素子の駆動方法
US9848142B2 (en) 2015-07-10 2017-12-19 Semiconductor Components Industries, Llc Methods for clocking an image sensor

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4239351A (en) * 1978-09-26 1980-12-16 Baylor College Of Medicine Apparatus for generating and displaying visual acuity targets
JP2525781B2 (ja) * 1986-09-11 1996-08-21 株式会社東芝 固体撮像装置の駆動方法
US5262661A (en) * 1990-06-25 1993-11-16 Matsushita Electric Industrial Co., Ltd. Solid-state image pickup device, having increased charge storage and improved electronic shutter operation
JPH05226378A (ja) * 1992-02-17 1993-09-03 Sony Corp 電荷転送素子の製法
JP3456000B2 (ja) * 1993-05-17 2003-10-14 ソニー株式会社 固体撮像素子及びその製造方法
JP2751817B2 (ja) * 1994-02-16 1998-05-18 日本電気株式会社 固体撮像装置およびその製造方法
JPH09172156A (ja) * 1995-12-20 1997-06-30 Toshiba Corp 固体撮像素子及びその製造方法
JP2865083B2 (ja) * 1996-11-08 1999-03-08 日本電気株式会社 固体撮像素子およびその駆動方法
JP2003060192A (ja) * 2001-08-20 2003-02-28 Sony Corp 固体撮像装置の製造方法
JP2004179629A (ja) * 2002-11-14 2004-06-24 Sony Corp 固体撮像素子及びその製造方法
JP3709873B2 (ja) * 2003-02-19 2005-10-26 ソニー株式会社 固体撮像装置及び撮像カメラ
JP2004311801A (ja) * 2003-04-09 2004-11-04 Sharp Corp 半導体受光装置及びその製造方法
JP4196778B2 (ja) * 2003-08-11 2008-12-17 ソニー株式会社 固体撮像素子及びその製造方法
US7187019B2 (en) * 2003-09-26 2007-03-06 Sony Corporation Solid state image pickup device and method of fabricating the same
JP2005191400A (ja) * 2003-12-26 2005-07-14 Fuji Film Microdevices Co Ltd 固体撮像素子及び固体撮像素子の製造方法
KR100574353B1 (ko) * 2004-02-13 2006-04-27 삼성전자주식회사 고체 촬상 장치 및 그 제조 방법
JP4214066B2 (ja) * 2004-03-01 2009-01-28 シャープ株式会社 固体撮像装置
JP4710305B2 (ja) * 2004-11-15 2011-06-29 ソニー株式会社 固体撮像素子

Also Published As

Publication number Publication date
US7230288B2 (en) 2007-06-12
JP2000232217A (ja) 2000-08-22
US7125740B2 (en) 2006-10-24
KR100632335B1 (ko) 2006-10-11
US20040259280A1 (en) 2004-12-23
KR20000047983A (ko) 2000-07-25
US20070004077A1 (en) 2007-01-04
US6784469B1 (en) 2004-08-31

Similar Documents

Publication Publication Date Title
US7230288B2 (en) Solid-state image pickup device and fabrication method thereof
JP3988239B2 (ja) 固体撮像素子及びその製造方法
KR100261128B1 (ko) 고체촬상소자
KR101103089B1 (ko) 고체 촬상 소자, 고체 촬상 소자의 제조 방법 및 그 구동방법
KR970054421A (ko) 고체촬상소자 및 그 제조방법
JP4583115B2 (ja) 固体撮像素子
JPH03114236A (ja) 電荷転送装置
JP3028823B2 (ja) 電荷結合素子およびこれを用いた固体撮像装置
JP2002252340A (ja) 固体撮像素子
JP2008166845A (ja) 固体撮像素子及び固体撮像素子の駆動方法
JP4639116B2 (ja) Ｃｃｄ型固体撮像装置の製造方法
JP4196778B2 (ja) 固体撮像素子及びその製造方法
JPH0888344A (ja) 固体撮像装置
KR100266803B1 (ko) 평탄성이 개선된 ccd-형 고체촬상소자
JP3394878B2 (ja) 固体撮像装置の製造方法
JPH08274307A (ja) 電荷結合装置およびその製造方法
JPH025473A (ja) 固体撮像装置の製造方法
JP3467918B2 (ja) 固体撮像素子の製造方法及び固体撮像素子
JPH0499381A (ja) 固体撮像素子及びその製造方法
JP3477727B2 (ja) 固体撮像素子
JP3713863B2 (ja) 固体撮像素子
JP2747328B2 (ja) 電荷転送素子
JP2006190790A (ja) カラーリニアイメージセンサ
JPH11121734A (ja) 固体撮像素子
JP2007142030A (ja) 固体撮像素子及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060315

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees