JP2007142030A - 固体撮像素子及びその製造方法 - Google Patents

固体撮像素子及びその製造方法 Download PDF

Info

Publication number
JP2007142030A
JP2007142030A JP2005331642A JP2005331642A JP2007142030A JP 2007142030 A JP2007142030 A JP 2007142030A JP 2005331642 A JP2005331642 A JP 2005331642A JP 2005331642 A JP2005331642 A JP 2005331642A JP 2007142030 A JP2007142030 A JP 2007142030A
Authority
JP
Japan
Prior art keywords
solid
state imaging
imaging device
charge transfer
layer electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2005331642A
Other languages
English (en)
Inventor
Noriaki Suzuki
鈴木  教章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2005331642A priority Critical patent/JP2007142030A/ja
Publication of JP2007142030A publication Critical patent/JP2007142030A/ja
Abandoned legal-status Critical Current

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】固体撮像素子の水平電荷転送路における駆動電圧の低減を図ると共に、動作周波数の向上を図る。特に転送路のポテンシャル電位にポテンシャルポケットが生じない構造にする。
【解決手段】半導体基板上に2次元状に配置された複数の光電変換部と、前記光電変換部で生起された信号電荷を受け取り、垂直方向に転送する垂直電荷転送部と、前記垂直電荷転送部により転送された信号電荷を受け取り、水平方向に転送する水平電荷転送部とを備えた固体撮像素子であって、前記水平電荷転送路を構成する電荷転送電極は、電極間絶縁膜を介して配列されており、前記電極間絶縁膜が、隣接する電荷転送電極間で、交互に膜厚が薄くなるように配列形成される。
【選択図】図1

Description

本発明は固体撮像素子及びその製造方法に係り、特に、電荷転送効率の向上に関する。
近年、ビデオカメラや電子スチルカメラ等の撮像デバイスとして、CCDを用いた固体撮像素子が広く用いられており、更なる高性能化、つまり、高画質化、使用可能な時間の向上、連写スピード性向上、軽量化等のため、固体撮像素子に対して多画素化、低消費電力化、高速化、小型化等が求められている。
この固体撮像素子は、入力した光を信号電荷に変換して蓄積するフォトダイオードで構成された光電変換部を2次元配置してなり、蓄積された信号電荷を垂直電荷転送路(VCCD)及び水平電荷転送路(HCCD)を通して取り出すものである。
フォトダイオードにより光電変換された電気信号は、読み出しゲートを通って垂直電荷転送路に転送され、第1の方向(例えば垂直方向)に転送されて、水平電荷転送路内に入る。そして水平電荷転送路内に転送された電荷は、第2の方向(例えば水平方向)にアンプまで転送され、増幅されて画像情報として外部に出力される。ここで、水平電荷転送路では、異なる2つの電圧レベルH1、H2を加えることにより信号電荷の転送を行う2相駆動方式が用いられ、垂直電荷転送路では異なる4つの電圧レベルV1、V2、V3、V4を加えることにより信号電荷の転送を行う4相駆動方式が用いられる。
水平電荷転送路では、高速読み出しが必要であり、垂直電荷転送路に比べて、高周波数が用いられる。このため、垂直電荷転送路及び水平電荷転送路の構造は、次のようになっている。図6は、従来の固体撮像素子の転送電極配置を示す概略断面図である。
この固体撮像素子は、図6に示すように、半導体基板1と、2層オーバーラップ多結晶シリコンで構成される第1層電極3aおよび第2層電極3bと、半導体基板1の表面部に形成され信号電荷の転送路となる埋め込みチャンネル領域(図示せず)、光電変換した信号電荷を蓄積するフォトダイオードが2次元状に配置されたフォトダイオード領域(図示せず)とから構成される。なお、垂直電荷転送路の転送電極間距離をdとし、水平電荷転送路の転送電極間距離をeとする。また、水平電荷転送路は異なる2つの電圧レベル(H1、H2)を加えることにより信号電荷の転送を行う2相駆動CCDであり、垂直電荷転送路は異なる4つの電圧レベル(V1、V2、V3、V4)を加えることにより信号電荷の転送を行う4相駆動CCDである。
次に、以上のような電荷転送電極配置の固体撮像素子の製造方法について説明する。
まず、図7(a)に示すように、半導体基板1のゲート絶縁膜2上に多結晶シリコン膜からなる第1層電極3aを形成し、これを酸化して層間絶縁膜としての第1の酸化シリコン膜4を形成する。
次に、図7(b)に示すように、第1の酸化シリコン膜4上に多結晶シリコン膜を形成し、フォトリソグラフィによりパターニングすることにより、隣接する2つの第1層電極3aの間に第2層電極3bを形成する。
次に、この水平電荷転送路における電荷の転送方法について説明する。
図6の下方の図は、信号電荷の転送を説明するためのポテンシャル分布を示す図である。なお、このポテンシャル分布は、図6の上方の電荷転送電極に相当するものである。また、信号電荷の転送に際し、隣接する第1層電極3a、第2層電極3bをひとつの電極対とし、各電極対にH1、H2が印加され、電荷の転送がなされていく。
第1層電極3a、第2層電極3bにより制御される部分のポテンシャル深さの制御により信号電荷が蓄積される。
また、電位H1がハイレベルになった時間において、左側の電極対第1層電極3a、第2層電極3bにより制御される部分は右側の電極対第1層電極3a、第2層電極3bにより制御される部分よりも深いポテンシャルとなり、左側の電極対により制御される部分に信号電荷が蓄積される。
よって、信号電荷が右側の電極対により制御される部分から左側の電極対により制御される部分に転送されることになる。このとき、第1層電極3aにより制御される部分と第2層電極3bにより制御される部分との間の領域にポテンシャルポケットDが形成されるので、そのポテンシャルポケットに信号電荷がトラップされ、信号電荷は完全に転送されないことがある。
特開平10-256524号公報
このように、従来の固体撮像素子においては、第1層電極により制御される部分と第2層電極により制御される部分との間の領域にポテンシャルポケットが形成されるという問題があり、これが、駆動電圧の低減をはばむことになり、ひいては駆動周波数の増大を阻む問題となっていた。
本発明は前記実情に鑑みてなされたもので、固体撮像素子の水平電荷転送路における駆動電圧の低減を図ると共に、駆動周波数の向上を図ることを目的とする。
本発明の固体撮像素子は、半導体基板上に2次元状に配置された複数の光電変換部と、前記光電変換部で生起された信号電荷を受け取り、垂直方向に転送する垂直電荷転送部と、前記垂直電荷転送部により転送された信号電荷を受け取り、水平方向に転送する水平電荷転送部とを備えた固体撮像素子であって、前記水平電荷転送路を構成する電荷転送電極は、電極間絶縁膜を介して配列されており、前記電極間絶縁膜が、隣接する電荷転送電極間で、交互に膜厚が薄くなるように配列形成されたことを特徴とする。
この構成により、ポテンシャルポケットを生じ易い電極間絶縁膜の膜厚を薄く形成しているため、一般にポテンシャルポケットの大きさは、転送電極間距離により決定され、電荷転送電極間距離が短くなるほどお互いの転送電極の電界が作用し合って小さくなる。
このように、信号電荷の転送に際して、転送電極間下にはポテンシャルポケットが形成され、そのポテンシャルポケットが信号電荷の転送効率を低くする要因となっているので、ポテンシャルポケットを小さくする、つまり、転送電極間距離を短くすることによりCCDの転送効率を高くする。一方、電位差を持つように異なる電圧を印加される電荷転送電極下ではポテンシャルの差は大きくなるので、ポテンシャルポケットが形成されにくい。
本発明は、上記固体撮像素子において、前記電極間絶縁膜のうち膜厚がより薄いものをはさんで隣接する電荷転送電極間に同一の電位が印加されるように構成されたものを含む。
この構成により、同一の電位が印加される領域では、不純物プロファイルでのみポテンシャル勾配を形成することになるため、電極間絶縁膜の形成によってバリアを形成しやすい電極対では改善を期待することができる。
本発明は、上記固体撮像素子において、前記電極間絶縁膜は、少なくとも前記半導体基板表面で除去されているものを含む。
この構成により、同一の電位が印加される領域では電荷転送電極間距離がゼロとなるため、ポテンシャルポケットの形成はほとんど皆無となる。
本発明は、上記固体撮像素子において、前記電荷転送電極は第1層電極と、前記第1層電極の上層に電極間絶縁膜を介して形成される第2層電極とからなる2層電極構造をなすものを含む。
本発明は、上記固体撮像素子において、少なくとも、より薄い電極間絶縁膜下に位置する前記半導体基板表面の不純物濃度がより低くなっているものを含む。
この構成により、当該一導電型の転送路の不純物濃度を薄くしているため、ポテンシャルポケットの形成を抑制することができる。すなわち、一導電型の転送路に逆導電型のイオンをイオン注入してもいいし、同じ導電型の不純物の濃度を変えてもよく、ポテンシャルの勾配がつくように不純物濃度をコントロールすればよい。
本発明は、上記固体撮像素子において、前記電荷転送電極は、シリコン系導電性膜で構成されたものを含む。
この構成により、電極間絶縁膜の形成が酸化によって容易に実施し得る。
本発明は、上記固体撮像素子において、前記電極間絶縁膜は、熱酸化膜を含むものを含む。
この構成により、電極間絶縁膜を電荷転送電極の酸化により容易に形成することができる。
本発明は、上記固体撮像素子において、前記電極間絶縁膜は、膜厚の厚い側では酸化膜とHTO膜の2層膜であり、膜厚の薄い側ではHTO膜単層であるものを含む。
この構成により、容易に膜厚差を形成することが可能となる。
本発明は、上記固体撮像素子において、前記第1層電極の片側において、前記第1層電極とその上層を覆う前記第2層電極とが当接する領域全体で、前記電極間絶縁膜が除去されたものを含む。
本発明は、前記光電変換部で生起された信号電荷を受け取り、垂直方向に転送する垂直電荷転送部と、前記垂直電荷転送部により転送された信号電荷を受け取り、水平方向に転送する水平電荷転送部とを備えた固体撮像素子の製造方法であって、前記水平電荷転送路を形成する工程が、第1層電極を形成する工程と、前記第1層電極の周りに絶縁膜を形成する工程と、前記半導体基板表面の前記第1層電極に隣接する一方の側で前記絶縁膜を薄膜化し、電極間絶縁膜を形成する工程と、前記第1層電極の一方の側で薄膜化された電極間絶縁膜を介して第2層電極を形成する工程とを含む。
この構成により、ポテンシャルポケットを生じ易い電極間絶縁膜の膜厚を薄く形成することができるため、一般にポテンシャルポケットの大きさは、転送電極間距離により決定され、電荷転送電極間距離が短くなるほどお互いの転送電極の電界が作用し合って小さくなる。このように、信号電荷の転送に際して、転送電極間下にはポテンシャルポケットが形成され、そのポテンシャルポケットが信号電荷の転送効率を低くする要因となっているので、ポテンシャルポケットを小さくする、つまり、転送電極間距離を短くすることによりCCDの転送効率を高くする。一方、電位差を持つように異なる電圧を印加される電荷転送電極下ではポテンシャルの差は大きくなるので、ポテンシャルポケットが形成されにくい。
本発明は、上記固体撮像素子の製造方法において、前記電極間絶縁膜を形成する工程は、前記第1層電極を酸化して酸化シリコン膜を形成する工程と、前記酸化シリコン膜を前記第1層電極の一方の側で除去するようにエッチングする工程とを含む。
本発明は、上記固体撮像素子の製造方法において、前記電極間絶縁膜を形成する工程は、前記第1層電極の一方の側で除去するように酸化シリコン膜のエッチングされた領域を含む表面全体にHTO膜を形成する工程とを含むものを含む。
本発明は、上記固体撮像素子において、前記第1層電極形成後、前記第2層電極の形成に先立ち、前記半導体基板表面に不純物を注入する工程を含む。
本発明によれば、転送路のポテンシャル電位にポテンシャルポケットが生じないため、転送路を高効率で低電圧駆動することができ、低消費電力化を図ることが可能になる。
以下、本発明の一実施の形態について、図面を参照して説明する。
(実施の形態1)
本発明の固体撮像素子は、図1に示すように、電極間絶縁膜4が、隣接する電荷転送電極(第1層電極3a、第2層電極3b)間で、交互に膜厚が薄くなるように配列形成されたことを特徴とするもので他は通例の固体撮像素子と同様に形成される。図2は、本発明の実施の形態1に係る固体撮像素子の模式図である。本実施の形態の固体撮像素子20は、シリコン基板の表面1に正方格子状に配列された多数のフォトダイオード22からなる光電変換部を備える。水平方向に隣接するフォトダイオード22間には第1方向(これを垂直方向とする)に延びる垂直転送路(VCCD)23が設けられている。
シリコン基板表面1の下辺部には第2方向(これを水平方向とする)に延びる水平転送路(HCCD)24が設けられると共にその出力段に出力アンプ25が設けられており、各フォトダイオード22の受光電荷は、垂直転送路23に読み出されて該垂直転送路23上を水平転送路24まで転送され、次に水平転送路24に沿って転送された後、出力アンプ25から受光電荷に応じた信号が出力される。
図1は、図2のII―II線断面図であり、水平転送路24の一部断面模式図である。シリコン基板1表面には、ゲート絶縁膜2が形成される。ゲート絶縁膜2表面には、電荷転送電極(第1層多結晶シリコン膜からなる第1層電極3a、第2層多結晶シリコン膜からなる第2層電極3b)が、電極間絶縁膜4をはさんで並置されるように形成され、2層電極構造を構成している。電極間絶縁膜4は図1に示すように、第1層電極3aの左側では酸化シリコン膜4aとHTO膜4bとの2層膜で構成され、第1層電極3aの右側ではHTO膜4b単層で構成され、右側では左側よりも電極間絶縁膜4の膜厚が薄くなるように形成される。なお、シリコン基板1内には、フォトダイオードを構成する光電変換部、電荷転送チャネル、チャネルストップ領域、電荷読み出し領域などの不純物拡散領域が形成されているがここでは図示を省略する。
駆動に際しては、図1に示すようにここでは2対の電極対が示されており、左側の電極対である第1層電極3aとその右側の第2層電極3bとにはH1の電位のパルス電圧が印加され、一方、右側の電極対である第1層電極3aとその右側の第2層電極3bとにはH2の電位のパルス電圧が印加される。
かかる構成の水平転送路を備える固体撮像素子20では、階段状のポテンシャル電位が発生し、この階段に沿って上から下に転送電荷が移動することになる。
このとき、本実施の形態の固体撮像素子では、第1層電極3aの右側では第2層電極3bとの間の電極間絶縁膜がHTO膜4b単層で構成され、電極間距離が短いため、ポテンシャルポケットは発生しない。このため、水平転送路をより低電圧駆動することが可能となり、固体撮像素子の低消費電力化を図ることが可能となる。また、駆動周波数を高め高速駆動が可能となる。
次に、この固体撮像素子の製造工程を、電極間絶縁膜の形成に着目して説明する。
まず、通例の方法で、シリコン基板1上に光電変換部と電荷転送部とを形成する。例えば電荷転送部は以下のように形成される。不純物濃度7.0×1014cm−3程度のn型のシリコン基板1表面に、膜厚25nmの酸化シリコン膜2aと、膜厚50nmの窒化シリコン膜2bと、膜厚10nmの酸化シリコン膜2cを形成し、3層構造のゲート絶縁膜2を形成する。
続いて、このゲート絶縁膜2上に、CVD法により第1層多結晶シリコン膜を形成し、フォトリソグラフィによりこれをパターニングして、第1層電極3aを形成する(図3(a))。
この後、熱酸化により酸化シリコン膜4aを形成する(図3(b))。
そして、レジストパターンR1を形成し、これをマスクとして第1層電極3aの右側の酸化シリコン膜4aをエッチング除去する(図3(c))。
そして、低温プラズマを用いたCVD法によりHTO膜4bを形成する(図4(a))。
この後、CVD法により第2層多結晶シリコン膜を形成し、フォトリソグラフィによりこれをパターニングして、第2層電極3bを形成する(図4(b))。
この後、絶縁膜を介して遮光膜、平坦化膜、カラーフィルタ層、レンズ層などを形成し、固体撮像素子を得る。
(実施の形態2)
図5は、本発明の実施の形態2に係る水平転送路の一部断面模式図である。尚、図1に示した実施の形態1の固体撮像素子と同一部材には同一符号を付し、その説明は省略する。
本実施の形態に係る固体撮像素子の水平転送路では、同電位とする電荷転送電極間の電極間絶縁膜を完全に除去したことを特徴とするもので、他は前記実施の形態1の固体撮像素子と同様に形成される。
この構成により、ポテンシャル電位をポテンシャルポケットの無い階段状に制御することができるという利点を有する。
以上述べた各実施の形態による転送電極構造を採用することで、埋め込みチャネル内に形成されるポテンシャル電位の制御が容易となり、低電圧駆動による電荷転送効率を向上させることが可能となる。
なお、より薄い電極間絶縁膜下に位置する前記半導体基板表面の不純物濃度がより低くなるようにすることにより、ポテンシャルポケットの形成を抑制することができる。具体的な方法としては、一導電型の転送路に逆導電型のイオンをイオン注入してもいいし、同じ導電型の不純物の濃度を変えてもよく、ポテンシャルの勾配がつくように不純物濃度をコントロールすればよい。
尚、上述した実施の形態では、2層構造の転送電極構造を例に説明したが、単層構造の電荷転送電極あるいは3層以上の転送電極にも上記実施の形態を適用することが可能である。また、水平転送路を例に説明したが、垂直転送路にも適用可能である。
本発明に係る固体撮像素子は、低電圧駆動で高い転送効率を得ることができるため、デジタルカメラや携帯電話機等の電子機器に搭載する固体撮像素子として有用である。
本発明の実施の形態1に係る固体撮像素子の要部説明図(図2のII―II線断面模式図) 本発明の実施の形態1に係る固体撮像素子の概略平面図 本発明の実施の形態1に係る固体撮像素子の製造工程を示す図 本発明の実施の形態1に係る固体撮像素子の製造工程を示す図 本発明の実施の形態2に係る固体撮像素子の要部説明図 従来の固体撮像素子の転送電極配置を示す概略断面図およびその信号電荷の転送を説明するためのポテンシャル分布を示す図 従来の固体撮像素子の転送電極の製造工程を示す図
符号の説明
1 シリコン基板
2 ゲート絶縁膜
3a 第1層電極
3b 第2層電極
4 電極間絶縁膜
20 CCD型固体撮像素子
22 受光素子
23 垂直転送路
24 水平転送路

Claims (13)

  1. 半導体基板上に2次元状に配置された複数の光電変換部と、
    前記光電変換部で生起された信号電荷を受け取り、垂直方向に転送する垂直電荷転送部と、
    前記垂直電荷転送部により転送された信号電荷を受け取り、水平方向に転送する水平電荷転送部とを備えた固体撮像素子であって、
    前記水平電荷転送路を構成する電荷転送電極は、電極間絶縁膜を介して配列されており、前記電極間絶縁膜が、隣接する電荷転送電極間で、交互に膜厚が薄くなるように配列形成された固体撮像素子。
  2. 請求項1に記載の固体撮像素子であって、
    前記電極間絶縁膜のうち膜厚がより薄いものをはさんで隣接する電荷転送電極間に同一の電位が印加されるように構成された固体撮像素子。
  3. 請求項2に記載の固体撮像素子であって、
    前記電極間絶縁膜は、少なくとも前記半導体基板表面で除去されている固体撮像素子。
  4. 請求項1乃至3のいずれかに記載の固体撮像素子であって、
    前記電荷転送電極は第1層電極と、前記第1層電極の上層に電極間絶縁膜を介して形成される第2層電極とからなる2層電極構造をなす固体撮像素子。
  5. 請求項1乃至4のいずれかに記載の固体撮像素子であって、
    少なくとも、より薄い電極間絶縁膜下に位置する前記半導体基板表面の、不純物濃度がより低くなっている固体撮像素子。
  6. 請求項1乃至5のいずれかに記載の固体撮像素子であって、
    前記電荷転送電極は、シリコン系導電性膜で構成された固体撮像素子。
  7. 請求項6に記載の固体撮像素子であって、
    前記電極間絶縁膜は、熱酸化膜を含む固体撮像素子。
  8. 請求項1に記載の固体撮像素子であって、
    前記電極間絶縁膜は、膜厚の厚い側では酸化膜とHTO膜の2層膜であり、膜厚の薄い側ではHTO膜単層である固体撮像素子。
  9. 請求項4に記載の固体撮像素子であって、
    前記第1層電極の片側において、前記第1層電極とその上層を覆う前記第2層電極とが当接する領域全体で、前記電極間絶縁膜が除去された固体撮像素子。
  10. 半導体基板上に2次元状に配置された複数の光電変換部と、
    前記光電変換部で生起された信号電荷を受け取り、垂直方向に転送する垂直電荷転送部と、
    前記垂直電荷転送部により転送された信号電荷を受け取り、水平方向に転送する水平電荷転送部とを備えた固体撮像素子の製造方法であって、
    前記水平電荷転送路を形成する工程が、
    第1層電極を形成する工程と、前記第1層電極の周りに絶縁膜を形成する工程と、
    前記半導体基板表面の前記第1層電極に隣接する一方の側で前記絶縁膜を薄膜化し、電極間絶縁膜を形成する工程と、
    前記第1層電極の一方の側で薄膜化された電極間絶縁膜を介して第2層電極を形成する工程とを含む固体撮像素子の製造方法。
  11. 請求項10に記載の固体撮像素子の製造方法であって、
    前記電極間絶縁膜を形成する工程は、
    前記第1層電極を酸化して酸化シリコン膜を形成する工程と、
    前記酸化シリコン膜を前記第1層電極の一方の側で除去するようにエッチングする工程とを含む固体撮像素子の製造方法。
  12. 請求項11に記載の固体撮像素子の製造方法であって、
    前記電極間絶縁膜を形成する工程は、
    前記第1層電極の一方の側で除去するように酸化シリコン膜のエッチングされた領域を含む表面全体にHTO膜を形成する工程とを含む固体撮像素子の製造方法。
  13. 請求項11に記載の固体撮像素子の製造方法であって、
    前記第1層電極形成後、前記第2層電極の形成に先立ち、前記半導体基板表面に不純物を注入する工程を含む固体撮像素子の製造方法。
JP2005331642A 2005-11-16 2005-11-16 固体撮像素子及びその製造方法 Abandoned JP2007142030A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005331642A JP2007142030A (ja) 2005-11-16 2005-11-16 固体撮像素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005331642A JP2007142030A (ja) 2005-11-16 2005-11-16 固体撮像素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007142030A true JP2007142030A (ja) 2007-06-07

Family

ID=38204569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005331642A Abandoned JP2007142030A (ja) 2005-11-16 2005-11-16 固体撮像素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP2007142030A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200262A (ja) * 2008-02-21 2009-09-03 Sharp Corp 半導体装置およびその製造方法、固体撮像装置およびその製造方法、並びに電子情報機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03291945A (ja) * 1990-04-09 1991-12-24 Nec Corp 電荷転送素子およびその製造方法
JPH04223373A (ja) * 1990-12-25 1992-08-13 Sony Corp 電荷転送装置及び固体撮像装置
JP2002083951A (ja) * 2000-09-07 2002-03-22 Sony Corp 固体撮像装置及びその製造方法
JP2006120936A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 固体撮像装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03291945A (ja) * 1990-04-09 1991-12-24 Nec Corp 電荷転送素子およびその製造方法
JPH04223373A (ja) * 1990-12-25 1992-08-13 Sony Corp 電荷転送装置及び固体撮像装置
JP2002083951A (ja) * 2000-09-07 2002-03-22 Sony Corp 固体撮像装置及びその製造方法
JP2006120936A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 固体撮像装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200262A (ja) * 2008-02-21 2009-09-03 Sharp Corp 半導体装置およびその製造方法、固体撮像装置およびその製造方法、並びに電子情報機器

Similar Documents

Publication Publication Date Title
JP4384198B2 (ja) 固体撮像装置およびその製造方法、電子情報機器
US8736735B2 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
JP4515617B2 (ja) 固体撮像素子およびその駆動方法
TWI289350B (en) Solid-state image pickup device and manufacturing method for the same
CN102196198A (zh) 固体摄像器件、其制造方法和驱动方法、以及电子装置
JP2015076569A (ja) 撮像装置およびその製造方法ならびに電子機器
JP4777798B2 (ja) 固体撮像装置とその駆動方法
JP2004055590A (ja) 固体撮像素子
JP2011159758A (ja) 固体撮像装置とその製造方法、並びに電子機器
JP3717170B2 (ja) 固体撮像装置の製造方法
JP2007142030A (ja) 固体撮像素子及びその製造方法
TW200541065A (en) Solid-state image pickup device
JP2008147378A (ja) 固体撮像装置
JP4751846B2 (ja) Ccd固体撮像素子
JP3047965B2 (ja) 固体撮像装置
JP3028823B2 (ja) 電荷結合素子およびこれを用いた固体撮像装置
JP2007201319A (ja) 固体撮像装置およびその製造方法
JP2006319184A (ja) 固体撮像装置およびカメラ
US7964451B2 (en) Solid state imaging device and method for fabricating the same
JPH0888344A (ja) 固体撮像装置
JP2007234883A (ja) 固体撮像装置およびその製造方法、並びにカメラ
JP2009245974A (ja) 固体撮像装置
JP2007005693A (ja) Ccd型固体撮像装置及びその製造方法
JP2010080791A (ja) 固体撮像装置、及び電子機器
JP2003243641A (ja) 固体撮像装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071109

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20110215