JPH05226378A - 電荷転送素子の製法 - Google Patents
電荷転送素子の製法Info
- Publication number
- JPH05226378A JPH05226378A JP4029742A JP2974292A JPH05226378A JP H05226378 A JPH05226378 A JP H05226378A JP 4029742 A JP4029742 A JP 4029742A JP 2974292 A JP2974292 A JP 2974292A JP H05226378 A JPH05226378 A JP H05226378A
- Authority
- JP
- Japan
- Prior art keywords
- film
- charge transfer
- impurity
- transfer electrode
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000012535 impurity Substances 0.000 claims abstract description 156
- 239000002184 metal Substances 0.000 claims abstract description 59
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 30
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims abstract description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 3
- 238000000059 patterning Methods 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 28
- 238000009792 diffusion process Methods 0.000 description 59
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 39
- 238000010586 diagram Methods 0.000 description 17
- 230000004048 modification Effects 0.000 description 16
- 238000012986 modification Methods 0.000 description 16
- 238000009826 distribution Methods 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 11
- 238000002513 implantation Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66946—Charge transfer devices
- H01L29/66954—Charge transfer devices with an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 転送電極下の不純物濃度差を、転送電極形成
後に自己整合的に形成できるようにして、電荷転送効率
の向上を容易に図れるようにする。 【構成】 Ｎ型の電荷転送領域１上にゲート絶縁膜２を
介してポリサイド構造の第１の転送電極５を形成する。
その後、メタル又はメタルシリサイド膜４を一部パター
ニングして、第１の転送電極５を階段状に形成する。電
荷転送領域１の表面にＰ型の不純物を導入する。その
後、全面にフォトレジスト膜８を形成した後、フォトレ
ジスト膜８を少なくとも第１の転送電極５の一方の側壁
を覆う形にパターニングして、下層のゲート絶縁膜２を
一部露出させる。その後、電荷転送領域１の表面にＰ型
の不純物を導入する。その後、フォトレジスト膜８を除
去した後、全面に層間膜９を選択的に形成し、その後、
２層目の半導体膜による第２の転送電極１０を形成す
る。
後に自己整合的に形成できるようにして、電荷転送効率
の向上を容易に図れるようにする。 【構成】 Ｎ型の電荷転送領域１上にゲート絶縁膜２を
介してポリサイド構造の第１の転送電極５を形成する。
その後、メタル又はメタルシリサイド膜４を一部パター
ニングして、第１の転送電極５を階段状に形成する。電
荷転送領域１の表面にＰ型の不純物を導入する。その
後、全面にフォトレジスト膜８を形成した後、フォトレ
ジスト膜８を少なくとも第１の転送電極５の一方の側壁
を覆う形にパターニングして、下層のゲート絶縁膜２を
一部露出させる。その後、電荷転送領域１の表面にＰ型
の不純物を導入する。その後、フォトレジスト膜８を除
去した後、全面に層間膜９を選択的に形成し、その後、
２層目の半導体膜による第２の転送電極１０を形成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、例えばＣＣＤによる電
荷転送素子の製法に関し、特に該電荷転送素子の電荷転
送効率を向上させるために好適な電荷転送素子の製法に
関する。
荷転送素子の製法に関し、特に該電荷転送素子の電荷転
送効率を向上させるために好適な電荷転送素子の製法に
関する。
【０００２】
【従来の技術】一般に、ＣＣＤによる電荷転送素子は、
光を信号電荷に変換して、感光蓄積と転送ができるた
め、自己走査型撮像デバイスに適していることが知られ
ている。この撮像デバイス、即ちＣＣＤ固体撮像素子
は、図１４に示すように、光電変換を行うフォトセンサ
２１と垂直レジスタ２２とからなる撮像領域２３と、垂
直レジスタ２２から転送された信号電荷をテレビジョン
の水平走査線に合わせて出力部２４に転送する水平レジ
スタ２５とで構成されている。
光を信号電荷に変換して、感光蓄積と転送ができるた
め、自己走査型撮像デバイスに適していることが知られ
ている。この撮像デバイス、即ちＣＣＤ固体撮像素子
は、図１４に示すように、光電変換を行うフォトセンサ
２１と垂直レジスタ２２とからなる撮像領域２３と、垂
直レジスタ２２から転送された信号電荷をテレビジョン
の水平走査線に合わせて出力部２４に転送する水平レジ
スタ２５とで構成されている。
【０００３】特に、水平レジスタ２５は、図１５に示す
ように、例えばシリコン基板に形成されたＮ型の不純物
拡散領域帯（電荷転送領域３１）にて構成されており、
この電荷転送領域３１上には、ゲート絶縁膜３２を介し
て１層目及び２層目の多結晶シリコン層による第１及び
第２の転送電極３３及び３４が形成され、更にこれら２
枚の水平転送電極３３及び３４が夫々１組になって順次
水平方向に配列、形成されている。第１及び第２の転送
電極３３及び３４間にはＳｉＯ2 等からなる層間絶縁膜
３５が介在される。そして、隣接する２枚の転送電極２
３及び２４を組として１つの転送段が構成され、互いに
逆相である２相の駆動パルスをその転送段毎に互い違い
に印加することにより、信号電荷を一方向に順次転送す
る。
ように、例えばシリコン基板に形成されたＮ型の不純物
拡散領域帯（電荷転送領域３１）にて構成されており、
この電荷転送領域３１上には、ゲート絶縁膜３２を介し
て１層目及び２層目の多結晶シリコン層による第１及び
第２の転送電極３３及び３４が形成され、更にこれら２
枚の水平転送電極３３及び３４が夫々１組になって順次
水平方向に配列、形成されている。第１及び第２の転送
電極３３及び３４間にはＳｉＯ2 等からなる層間絶縁膜
３５が介在される。そして、隣接する２枚の転送電極２
３及び２４を組として１つの転送段が構成され、互いに
逆相である２相の駆動パルスをその転送段毎に互い違い
に印加することにより、信号電荷を一方向に順次転送す
る。
【０００４】しかし、上記ＣＣＤ固体撮像素子は、例え
ば、各転送電極３３及び３４に同電位を印加した際、転
送電極３３及び３４間における層間絶縁膜３５下におい
て、所謂フリンジング電界が発生する。そして、このフ
リンジング電界によって上記層間絶縁膜３５下にポテン
シャルのディップ（電位のポケット）ｄが発生し、信号
電荷の転送が完全に行われないという現象が生じる。
ば、各転送電極３３及び３４に同電位を印加した際、転
送電極３３及び３４間における層間絶縁膜３５下におい
て、所謂フリンジング電界が発生する。そして、このフ
リンジング電界によって上記層間絶縁膜３５下にポテン
シャルのディップ（電位のポケット）ｄが発生し、信号
電荷の転送が完全に行われないという現象が生じる。
【０００５】そこで、上記現象を回避するために、従来
では、図１６に示すように、電荷転送領域３１中、例え
ば第２の転送電極３４下にＰ型の不純物（例えばボロン
（Ｂ））を拡散させてＰ型の不純物拡散領域３６を形成
するようにしている。この例によれば、例えば各転送電
極３３及び３４に同電位を印加した際、第２の転送電極
３４下におけるポテンシャルが第１の転送電極３３下の
ポテンシャルよりも浅くなる（この浅くなったポテンシ
ャルを一般にインプラバリアと呼ぶ）ため、転送電極３
３及び３４間における層間絶縁膜３５下においてポテン
シャルのディップは生じなくなり、信号電荷の転送効率
が向上する。
では、図１６に示すように、電荷転送領域３１中、例え
ば第２の転送電極３４下にＰ型の不純物（例えばボロン
（Ｂ））を拡散させてＰ型の不純物拡散領域３６を形成
するようにしている。この例によれば、例えば各転送電
極３３及び３４に同電位を印加した際、第２の転送電極
３４下におけるポテンシャルが第１の転送電極３３下の
ポテンシャルよりも浅くなる（この浅くなったポテンシ
ャルを一般にインプラバリアと呼ぶ）ため、転送電極３
３及び３４間における層間絶縁膜３５下においてポテン
シャルのディップは生じなくなり、信号電荷の転送効率
が向上する。
【０００６】
【発明が解決しようとする課題】しかしながら、上記図
１６で示す従来のＣＣＤ固体撮像素子においては、ＣＣ
Ｄ固体撮像素子の微細化が進むにつれて、取扱い電荷量
とフリンジング電界の関係から、出力信号のダイナミッ
クレンジを保持しつつ、電荷転送効率をよい状態に保つ
ことが困難になってきている。
１６で示す従来のＣＣＤ固体撮像素子においては、ＣＣ
Ｄ固体撮像素子の微細化が進むにつれて、取扱い電荷量
とフリンジング電界の関係から、出力信号のダイナミッ
クレンジを保持しつつ、電荷転送効率をよい状態に保つ
ことが困難になってきている。
【０００７】そこで、従来では、第１及び第２の転送電
極３３及び３４下の転送方向に対する不純物濃度に差を
つけて、該転送電極３３及び３４下のポテンシャルを階
段状に形成するという方法が提案されている（例えば特
開平２−２８０３７５号公報参照）。
極３３及び３４下の転送方向に対する不純物濃度に差を
つけて、該転送電極３３及び３４下のポテンシャルを階
段状に形成するという方法が提案されている（例えば特
開平２−２８０３７５号公報参照）。
【０００８】この構成を実現させるために、従来は、第
１及び第２の転送電極３３及び３４を形成する前に、フ
ォトレジストマスク方式にて、第１及び第２の転送電極
３３及び３４が形成される部分の電荷転送領域３１の表
面に不純物濃度差をつけるようにしている。
１及び第２の転送電極３３及び３４を形成する前に、フ
ォトレジストマスク方式にて、第１及び第２の転送電極
３３及び３４が形成される部分の電荷転送領域３１の表
面に不純物濃度差をつけるようにしている。
【０００９】即ち、図１７Ａに示すように、Ｎ型の電荷
転送領域３１上にゲート絶縁膜３２を形成した後、全面
にフォトレジスト膜３７を形成し、その後、夫々第１及
び第２の転送電極３３及び３４が形成される部分の一部
に夫々開口３７ａを形成する。その後、例えばＮ型の不
純物をイオン注入して、電荷転送領域３１の表面に高濃
度のＮ型不純物拡散領域３８を形成する。
転送領域３１上にゲート絶縁膜３２を形成した後、全面
にフォトレジスト膜３７を形成し、その後、夫々第１及
び第２の転送電極３３及び３４が形成される部分の一部
に夫々開口３７ａを形成する。その後、例えばＮ型の不
純物をイオン注入して、電荷転送領域３１の表面に高濃
度のＮ型不純物拡散領域３８を形成する。
【００１０】次に、図１７Ｂに示すように、上記フォト
レジスト膜３７を除去した後、選択的に１層目の多結晶
シリコン膜による第１の転送電極３３を形成する。その
後、図１７Ｃに示すように、第１の転送電極３３上に層
間膜３５を選択的に形成した後、２層目の多結晶シリコ
ン膜を形成し、パターニングして第２の転送電極３４を
形成する。このとき、第１の転送電極３３下の一部及び
第２の転送電極３４下の一部にＮ型の不純物拡散領域３
８が形成された形となる。
レジスト膜３７を除去した後、選択的に１層目の多結晶
シリコン膜による第１の転送電極３３を形成する。その
後、図１７Ｃに示すように、第１の転送電極３３上に層
間膜３５を選択的に形成した後、２層目の多結晶シリコ
ン膜を形成し、パターニングして第２の転送電極３４を
形成する。このとき、第１の転送電極３３下の一部及び
第２の転送電極３４下の一部にＮ型の不純物拡散領域３
８が形成された形となる。
【００１１】しかし、上記製法の場合、マスク合わせの
精度によって、例えばＮ型の不純物拡散領域３８と第１
の転送電極３３との位置整合性にばらつきが生じ、特
に、ＣＣＤ固体撮像素子の微細化が進む中、上記製法で
は、特性劣化を引き起こすという問題があった。
精度によって、例えばＮ型の不純物拡散領域３８と第１
の転送電極３３との位置整合性にばらつきが生じ、特
に、ＣＣＤ固体撮像素子の微細化が進む中、上記製法で
は、特性劣化を引き起こすという問題があった。
【００１２】本発明は、このような課題に鑑み成された
もので、その目的とするところは、転送電極下の転送方
向に対する不純物濃度に差をつけて、該転送電極下のポ
テンシャルを階段状に形成する場合において、上記不純
物濃度差を、転送電極形成後に自己整合的に形成でき、
電荷転送効率の向上を容易に図ることができる電荷転送
素子の製法を提供することにある。
もので、その目的とするところは、転送電極下の転送方
向に対する不純物濃度に差をつけて、該転送電極下のポ
テンシャルを階段状に形成する場合において、上記不純
物濃度差を、転送電極形成後に自己整合的に形成でき、
電荷転送効率の向上を容易に図ることができる電荷転送
素子の製法を提供することにある。
【００１３】
【課題を解決するための手段】本発明の電荷転送素子の
製法は、第１導電型の電荷転送領域１上に絶縁膜２を介
して１層目の半導体膜３と第１のレジスト膜４を順次積
層した後、半導体膜３と第１のレジスト膜４をパターニ
ングして第１の転送電極５を形成する。その後、半導体
膜３上の第１のレジスト膜４を一部パターニングして、
半導体膜３及び第１のレジスト膜４からなる積層膜を階
段状に形成する。
製法は、第１導電型の電荷転送領域１上に絶縁膜２を介
して１層目の半導体膜３と第１のレジスト膜４を順次積
層した後、半導体膜３と第１のレジスト膜４をパターニ
ングして第１の転送電極５を形成する。その後、半導体
膜３上の第１のレジスト膜４を一部パターニングして、
半導体膜３及び第１のレジスト膜４からなる積層膜を階
段状に形成する。
【００１４】その後、電荷転送領域１の表面に第２導電
型の不純物を導入する（第１の不純物導入工程）。その
後、全面に第２のレジスト膜８を形成した後、第２のレ
ジスト膜８を少なくとも第１の転送電極５の一方の側壁
を覆う形にパターニングして、下層の絶縁膜２を一部露
出させる。
型の不純物を導入する（第１の不純物導入工程）。その
後、全面に第２のレジスト膜８を形成した後、第２のレ
ジスト膜８を少なくとも第１の転送電極５の一方の側壁
を覆う形にパターニングして、下層の絶縁膜２を一部露
出させる。
【００１５】その後、電荷転送領域１の表面に第２導電
型の不純物を導入する（第２の不純物導入工程）。その
後、第２のレジスト膜８を除去した後、全面に層間膜９
を選択的に形成し、その後、全面に２層目の半導体膜を
形成した後、パターニングして第２の転送電極１０を形
成する。
型の不純物を導入する（第２の不純物導入工程）。その
後、第２のレジスト膜８を除去した後、全面に層間膜９
を選択的に形成し、その後、全面に２層目の半導体膜を
形成した後、パターニングして第２の転送電極１０を形
成する。
【００１６】上記本発明の製法において、第１及び第２
の不純物導入工程にて、第１導電型の不純物を導入する
ようにしてもよい。
の不純物導入工程にて、第１導電型の不純物を導入する
ようにしてもよい。
【００１７】また、上記第２のレジスト膜８を形成した
後、該第２のレジスト膜８を少なくとも上記第１の転送
電極５の他方の側壁を覆う形にパターニングして、下層
の絶縁膜２を一部露出させ、その後の第２の不純物導入
工程にて、第１導電型の不純物を導入するようにしても
よい。この場合、上記第１の不純物導入工程にて第１導
電型の不純物を導入し、上記第２の不純物導入工程にて
第２導電型の不純物を導入するようにしてもよい。
後、該第２のレジスト膜８を少なくとも上記第１の転送
電極５の他方の側壁を覆う形にパターニングして、下層
の絶縁膜２を一部露出させ、その後の第２の不純物導入
工程にて、第１導電型の不純物を導入するようにしても
よい。この場合、上記第１の不純物導入工程にて第１導
電型の不純物を導入し、上記第２の不純物導入工程にて
第２導電型の不純物を導入するようにしてもよい。
【００１８】尚、上記第１のレジスト膜４として、メタ
ル又はメタルシリサイド膜を用いることができる。この
場合、１層目の半導体膜３と第１のレジスト膜４とで第
１の転送電極５が構成される。
ル又はメタルシリサイド膜を用いることができる。この
場合、１層目の半導体膜３と第１のレジスト膜４とで第
１の転送電極５が構成される。
【００１９】
【作用】上述の本発明の製法によれば、１層目の半導体
膜３上に第１のレジスト膜４を一部残して、第１の転送
電極５を階段状に形成するようにしたので、その後の不
純物導入にて、第１の転送電極５下に転送方向に対して
不純物の濃度が異なる不純物拡散領域７（７ａ，７ｂ）
が自己整合的に形成される。
膜３上に第１のレジスト膜４を一部残して、第１の転送
電極５を階段状に形成するようにしたので、その後の不
純物導入にて、第１の転送電極５下に転送方向に対して
不純物の濃度が異なる不純物拡散領域７（７ａ，７ｂ）
が自己整合的に形成される。
【００２０】また、第２のレジスト膜８を、少なくとも
第１の転送電極５の一方又は他方の側壁を覆う形にパタ
ーニングして、下層の絶縁膜２を一部露出させた後、不
純物を導入するようにしたので、第２の転送電極１０下
にも転送方向に対して不純物の濃度が異なる不純物拡散
領域７（７ｃａ，７ｃｂ）が自己整合的に形成される。
第１の転送電極５の一方又は他方の側壁を覆う形にパタ
ーニングして、下層の絶縁膜２を一部露出させた後、不
純物を導入するようにしたので、第２の転送電極１０下
にも転送方向に対して不純物の濃度が異なる不純物拡散
領域７（７ｃａ，７ｃｂ）が自己整合的に形成される。
【００２１】即ち、第１の転送電極５下の転送方向に対
する不純物濃度に差をつけて、第１の転送電極５下のポ
テンシャルを階段状に形成する場合、第１の転送電極５
を形成した後に、上記不純物濃度差を自己整合的に形成
することができ、しかもこの第１の転送電極５と第２の
レジスト膜８によって第２の転送電極１０下の転送方向
に対する不純物濃度に差をつけることができ、第２の転
送電極１０下から第１の転送電極５下にかけてのポテン
シャルを電荷転送方向に対して下り階段状に形成するこ
とができる。
する不純物濃度に差をつけて、第１の転送電極５下のポ
テンシャルを階段状に形成する場合、第１の転送電極５
を形成した後に、上記不純物濃度差を自己整合的に形成
することができ、しかもこの第１の転送電極５と第２の
レジスト膜８によって第２の転送電極１０下の転送方向
に対する不純物濃度に差をつけることができ、第２の転
送電極１０下から第１の転送電極５下にかけてのポテン
シャルを電荷転送方向に対して下り階段状に形成するこ
とができる。
【００２２】このように、上記不純物濃度差を、転送電
極形成後に自己整合的に形成できるため、濃度差のある
不純物拡散領域７と転送電極（特に第１の転送電極５）
との位置整合性がとれ、電荷転送素子、例えばＣＣＤ固
体撮像素子の微細化を、特性の劣化を招くことなく、実
現させることができる。
極形成後に自己整合的に形成できるため、濃度差のある
不純物拡散領域７と転送電極（特に第１の転送電極５）
との位置整合性がとれ、電荷転送素子、例えばＣＣＤ固
体撮像素子の微細化を、特性の劣化を招くことなく、実
現させることができる。
【００２３】
【実施例】以下、図１〜図１３を参照しながら本発明の
実施例を説明する。図１は、本実施例に係る電荷転送素
子、例えばＣＣＤ固体撮像素子における例えば水平レジ
スタの製法を示す工程図である。以下、順にその工程を
説明する。
実施例を説明する。図１は、本実施例に係る電荷転送素
子、例えばＣＣＤ固体撮像素子における例えば水平レジ
スタの製法を示す工程図である。以下、順にその工程を
説明する。
【００２４】まず、図１Ａに示すように、Ｎ型のウェル
領域における電荷転送領域１上にゲート絶縁膜２となる
ＳｉＯ2 もしくはＳｉＮが組み合わされた絶縁膜を形成
する。その後、ゲート絶縁膜２上に多結晶シリコン膜３
とメタル又はメタルシリサイド膜４を順次積層する。そ
の後、上記多結晶シリコン膜３とメタル又はメタルシリ
サイド膜４を島状にパターニングして、ポリサイド構造
の第１の転送電極５を形成する。
領域における電荷転送領域１上にゲート絶縁膜２となる
ＳｉＯ2 もしくはＳｉＮが組み合わされた絶縁膜を形成
する。その後、ゲート絶縁膜２上に多結晶シリコン膜３
とメタル又はメタルシリサイド膜４を順次積層する。そ
の後、上記多結晶シリコン膜３とメタル又はメタルシリ
サイド膜４を島状にパターニングして、ポリサイド構造
の第１の転送電極５を形成する。
【００２５】次に、図１Ｂに示すように、全面にフォト
レジスト膜６を形成した後、露光・現像処理して、フォ
トレジスト膜６をメタル又はメタルシリサイド膜４の一
部上面に残す。本例では、図示するように、各第１の転
送電極５におけるメタル又はメタルシリサイド膜４のほ
ぼ左半分が露出する形にフォトレジスト膜６を残す。
レジスト膜６を形成した後、露光・現像処理して、フォ
トレジスト膜６をメタル又はメタルシリサイド膜４の一
部上面に残す。本例では、図示するように、各第１の転
送電極５におけるメタル又はメタルシリサイド膜４のほ
ぼ左半分が露出する形にフォトレジスト膜６を残す。
【００２６】次に、図１Ｃに示すように、メタル又はメ
タルシリサイド膜４に対して、下層の多結晶シリコン膜
３やゲート絶縁膜２がエッチングされにくい反応ガス、
例えばＳＦ6 、Ｃｌ2 、Ｏ2 の混合ガスを用いてドライ
エッチングを行うことにより、露出するメタル又はメタ
ルシリサイド膜４をエッチング除去する。このエッチン
グ加工によって、第１の転送電極５が階段状に形成され
る。図示の例では、左半分のメタル又はメタルシリサイ
ド膜４が除去された形となって、図面上、第１の転送電
極５の左側が階段状に形成される。
タルシリサイド膜４に対して、下層の多結晶シリコン膜
３やゲート絶縁膜２がエッチングされにくい反応ガス、
例えばＳＦ6 、Ｃｌ2 、Ｏ2 の混合ガスを用いてドライ
エッチングを行うことにより、露出するメタル又はメタ
ルシリサイド膜４をエッチング除去する。このエッチン
グ加工によって、第１の転送電極５が階段状に形成され
る。図示の例では、左半分のメタル又はメタルシリサイ
ド膜４が除去された形となって、図面上、第１の転送電
極５の左側が階段状に形成される。
【００２７】次に、図２Ａに示すように、電荷転送領域
１の表面にＰ型の不純物をイオン注入して、該電荷転送
領域１の表面にＰ型の不純物拡散領域７を形成する。こ
のとき、上記不純物拡散領域７中、多結晶シリコン膜３
とメタルまたはメタルシリサイド膜４が積層された部分
に対応する不純物拡散領域７ａは、イオン注入される不
純物が多結晶シリコン膜３とメタルまたはメタルシリサ
イド膜４及びゲート絶縁膜２の３層の膜によって吸収さ
れ、またその注入エネルギが吸収されるため、そのＰ型
不純物濃度が低くなり、濃度ピークも浅いところに存在
することになる。
１の表面にＰ型の不純物をイオン注入して、該電荷転送
領域１の表面にＰ型の不純物拡散領域７を形成する。こ
のとき、上記不純物拡散領域７中、多結晶シリコン膜３
とメタルまたはメタルシリサイド膜４が積層された部分
に対応する不純物拡散領域７ａは、イオン注入される不
純物が多結晶シリコン膜３とメタルまたはメタルシリサ
イド膜４及びゲート絶縁膜２の３層の膜によって吸収さ
れ、またその注入エネルギが吸収されるため、そのＰ型
不純物濃度が低くなり、濃度ピークも浅いところに存在
することになる。
【００２８】尚、上記イオン注入の条件を選ぶことによ
り、電荷転送領域１への不純物の導入を完全に阻止する
ことができる。この場合、電荷転送領域１の表面中、多
結晶シリコン膜３とメタルまたはメタルシリサイド膜４
が積層された部分に対応する部分には不純物拡散領域７
ａが形成されないことになる。
り、電荷転送領域１への不純物の導入を完全に阻止する
ことができる。この場合、電荷転送領域１の表面中、多
結晶シリコン膜３とメタルまたはメタルシリサイド膜４
が積層された部分に対応する部分には不純物拡散領域７
ａが形成されないことになる。
【００２９】また、上記不純物拡散領域７中、多結晶シ
リコン膜４のみが積層された部分に対応する不純物拡散
領域７ｂは、イオン注入される不純物が多結晶シリコン
膜３及びゲート絶縁膜２の２層の膜によって吸収され、
またその注入エネルギが吸収されるため、そのＰ型不純
物濃度は、上記不純物拡散領域７ａの不純物濃度よりも
比較的高く、濃度ピークも比較的深いところに存在する
ことになる。
リコン膜４のみが積層された部分に対応する不純物拡散
領域７ｂは、イオン注入される不純物が多結晶シリコン
膜３及びゲート絶縁膜２の２層の膜によって吸収され、
またその注入エネルギが吸収されるため、そのＰ型不純
物濃度は、上記不純物拡散領域７ａの不純物濃度よりも
比較的高く、濃度ピークも比較的深いところに存在する
ことになる。
【００３０】一方、第１の転送電極５が形成されていな
い部分に対応する不純物拡散領域７ｃは、イオン注入さ
れる不純物がゲート絶縁膜２のみによって吸収され、ま
たその注入エネルギが吸収されるだけであるため、その
Ｐ型不純物濃度は、不純物拡散領域７中、最も高くな
り、濃度ピークも最も深いところに存在することにな
る。
い部分に対応する不純物拡散領域７ｃは、イオン注入さ
れる不純物がゲート絶縁膜２のみによって吸収され、ま
たその注入エネルギが吸収されるだけであるため、その
Ｐ型不純物濃度は、不純物拡散領域７中、最も高くな
り、濃度ピークも最も深いところに存在することにな
る。
【００３１】その結果、電荷転送領域１のポテンシャル
分布は、図３に示すように、不純物拡散領域７ａ下のポ
テンシャルが最も高く（深く）、次いで不純物拡散領域
７ｂ下のポテンシャル、そして不純物拡散領域７ｃ下の
ポテンシャルが最も低く（浅く）なる。
分布は、図３に示すように、不純物拡散領域７ａ下のポ
テンシャルが最も高く（深く）、次いで不純物拡散領域
７ｂ下のポテンシャル、そして不純物拡散領域７ｃ下の
ポテンシャルが最も低く（浅く）なる。
【００３２】次に、図２Ｂに示すように、全面にフォト
レジスト膜８を形成した後、露光・現像処理して、フォ
トレジスト膜８を少なくとも第１の転送電極５の一方の
側壁（図示の例では、階段状に形成されている左側の側
壁）を覆う形にパターニングする。また、このパターニ
ングによって、第１の転送電極５が形成されていない部
分のゲート絶縁膜２中、その一部、例えばほぼ左半分の
ゲート絶縁膜２の上面を露出させる。
レジスト膜８を形成した後、露光・現像処理して、フォ
トレジスト膜８を少なくとも第１の転送電極５の一方の
側壁（図示の例では、階段状に形成されている左側の側
壁）を覆う形にパターニングする。また、このパターニ
ングによって、第１の転送電極５が形成されていない部
分のゲート絶縁膜２中、その一部、例えばほぼ左半分の
ゲート絶縁膜２の上面を露出させる。
【００３３】その後、電荷転送領域１の表面に再びＰ型
の不純物をイオン注入する。このとき、第１の転送電極
５が形成されていない部分に対応する不純物拡散領域７
ｃ中、ゲート絶縁膜２が露出する部分に対応した領域７
ｃｂの不純物濃度が更に高くなる。
の不純物をイオン注入する。このとき、第１の転送電極
５が形成されていない部分に対応する不純物拡散領域７
ｃ中、ゲート絶縁膜２が露出する部分に対応した領域７
ｃｂの不純物濃度が更に高くなる。
【００３４】その結果、電荷転送領域１のポテンシャル
分布は、図４に示すように、多結晶シリコン膜３とメタ
ルまたはメタルシリサイド膜４及びゲート絶縁膜２が積
層された部分に対応する不純物拡散領域７ａ下のポテン
シャルが最も高く、次いで多結晶シリコン層３とゲート
絶縁膜２が積層された不純物拡散領域７ｂ下のポテンシ
ャル、続いてフォトレジスト膜８とゲート絶縁膜２が積
層された部分に対応する不純物拡散領域７ｃａ下のポテ
ンシャルの順に低くなり、そして、ゲート絶縁膜２のみ
が形成された部分に対応する不純物拡散領域７ｃｂ下の
ポテンシャルが最も低くなる。
分布は、図４に示すように、多結晶シリコン膜３とメタ
ルまたはメタルシリサイド膜４及びゲート絶縁膜２が積
層された部分に対応する不純物拡散領域７ａ下のポテン
シャルが最も高く、次いで多結晶シリコン層３とゲート
絶縁膜２が積層された不純物拡散領域７ｂ下のポテンシ
ャル、続いてフォトレジスト膜８とゲート絶縁膜２が積
層された部分に対応する不純物拡散領域７ｃａ下のポテ
ンシャルの順に低くなり、そして、ゲート絶縁膜２のみ
が形成された部分に対応する不純物拡散領域７ｃｂ下の
ポテンシャルが最も低くなる。
【００３５】尚、上記イオン注入の条件として、電荷転
送領域１の表面中、多結晶シリコン膜３とメタル又はメ
タルシリサイド膜４が積層された部分に対応する箇所に
不純物が注入されないイオン注入条件を選ぶことができ
る。
送領域１の表面中、多結晶シリコン膜３とメタル又はメ
タルシリサイド膜４が積層された部分に対応する箇所に
不純物が注入されないイオン注入条件を選ぶことができ
る。
【００３６】次に、図２Ｃに示すように、上記フォトレ
ジスト膜８を除去した後、ポリサイド構造の第１の転送
電極５を熱酸化する、あるいはＣＶＤ法によって層間膜
９を選択的に形成する。その後、全面に２層目の多結晶
シリコン膜を形成した後、パターニングを行って２層目
の多結晶シリコン膜による第２の転送電極１０を形成す
ることにより、本例に係るＣＣＤ固体撮像素子の水平レ
ジスタを得る。
ジスト膜８を除去した後、ポリサイド構造の第１の転送
電極５を熱酸化する、あるいはＣＶＤ法によって層間膜
９を選択的に形成する。その後、全面に２層目の多結晶
シリコン膜を形成した後、パターニングを行って２層目
の多結晶シリコン膜による第２の転送電極１０を形成す
ることにより、本例に係るＣＣＤ固体撮像素子の水平レ
ジスタを得る。
【００３７】この水平レジスタにおける電荷転送領域１
のポテンシャル分布は、図４に示すものと同じであり、
図面上、右方向に関し、第２の転送電極１０下及び第１
の転送電極５下にかけて下り階段状になる。そのため、
電荷転送の方向付けが行われることになり、図における
左から右への電荷転送方向に対して高効率の電荷転送が
可能になる。
のポテンシャル分布は、図４に示すものと同じであり、
図面上、右方向に関し、第２の転送電極１０下及び第１
の転送電極５下にかけて下り階段状になる。そのため、
電荷転送の方向付けが行われることになり、図における
左から右への電荷転送方向に対して高効率の電荷転送が
可能になる。
【００３８】上述のように、本例によれば、１層目の多
結晶シリコン膜３上にメタル又はメタルシリサイド膜４
を一部残して、第１の転送電極５を階段状に形成するよ
うにしたので、その後のＰ型不純物のイオン注入にて、
第１の転送電極５下に、転送方向に対して不純物の濃度
が異なる不純物拡散領域７（７ａ，７ｂ，７ｃ）を自己
整合的に形成することができる。
結晶シリコン膜３上にメタル又はメタルシリサイド膜４
を一部残して、第１の転送電極５を階段状に形成するよ
うにしたので、その後のＰ型不純物のイオン注入にて、
第１の転送電極５下に、転送方向に対して不純物の濃度
が異なる不純物拡散領域７（７ａ，７ｂ，７ｃ）を自己
整合的に形成することができる。
【００３９】また、図２Ｂで示す工程において、フォト
レジスト膜８を、少なくとも第１の転送電極５の一方の
側壁（階段状に形成されている側壁）を覆う形にパター
ニングして、下層のゲート絶縁膜２を一部露出させた
後、Ｐ型の不純物を再び導入するようにしたので、第２
の転送電極１０下にも、転送方向に対して不純物の濃度
が異なる不純物拡散領域７ｃａ及び７ｃｂを自己整合的
に形成することができる。
レジスト膜８を、少なくとも第１の転送電極５の一方の
側壁（階段状に形成されている側壁）を覆う形にパター
ニングして、下層のゲート絶縁膜２を一部露出させた
後、Ｐ型の不純物を再び導入するようにしたので、第２
の転送電極１０下にも、転送方向に対して不純物の濃度
が異なる不純物拡散領域７ｃａ及び７ｃｂを自己整合的
に形成することができる。
【００４０】即ち、第１の転送電極５下の転送方向に対
する不純物濃度に差をつけて、第１の転送電極５下のポ
テンシャルを階段状に形成する場合において、第１の転
送電極５を形成した後に、上記不純物濃度差を自己整合
的に形成することができ、しかもこの第１の転送電極５
とフォトレジスト膜８によって第２の転送電極１０下の
転送方向に対する不純物濃度に差をつけることができ、
第２の転送電極１０下から第１の転送電極５下にかけて
のポテンシャルを電荷転送方向に対して下り階段状に形
成することができる。
する不純物濃度に差をつけて、第１の転送電極５下のポ
テンシャルを階段状に形成する場合において、第１の転
送電極５を形成した後に、上記不純物濃度差を自己整合
的に形成することができ、しかもこの第１の転送電極５
とフォトレジスト膜８によって第２の転送電極１０下の
転送方向に対する不純物濃度に差をつけることができ、
第２の転送電極１０下から第１の転送電極５下にかけて
のポテンシャルを電荷転送方向に対して下り階段状に形
成することができる。
【００４１】このように、上記不純物濃度差を、転送電
極形成後に自己整合的に形成できるため、濃度差のある
不純物拡散領域７と転送電極（特に、第１の転送電極
５）との位置整合性がとれ、電荷転送素子、例えばＣＣ
Ｄ固体撮像素子の微細化を、特性の劣化を招くことな
く、実現させることができる。
極形成後に自己整合的に形成できるため、濃度差のある
不純物拡散領域７と転送電極（特に、第１の転送電極
５）との位置整合性がとれ、電荷転送素子、例えばＣＣ
Ｄ固体撮像素子の微細化を、特性の劣化を招くことな
く、実現させることができる。
【００４２】次に、上記実施例に係るいくつかの変形例
を図５〜図１３に基いて説明する。
を図５〜図１３に基いて説明する。
【００４３】図５は、第１の変形例を示す工程図であ
る。この第１の変形例は、上記実施例とほぼ同じ工程を
踏むが、電荷転送領域１に導入する不純物が、Ｎ型不純
物であることで異なる。
る。この第１の変形例は、上記実施例とほぼ同じ工程を
踏むが、電荷転送領域１に導入する不純物が、Ｎ型不純
物であることで異なる。
【００４４】即ち、図５Ａに示すように、第１の転送電
極５における多結晶シリコン膜３上のメタル又はメタル
シリサイド膜４を一部エッチング除去して、第１の転送
電極５を階段状に形成する（この形成方法については、
上記実施例における図１Ａ〜図１Ｃで示す製法を参
照）。
極５における多結晶シリコン膜３上のメタル又はメタル
シリサイド膜４を一部エッチング除去して、第１の転送
電極５を階段状に形成する（この形成方法については、
上記実施例における図１Ａ〜図１Ｃで示す製法を参
照）。
【００４５】その後、電荷転送領域１の表面にＮ型の不
純物をイオン注入して、該電荷転送領域１の表面にＮ型
の不純物拡散領域１１を形成する。このとき、不純物拡
散領域１１中、多結晶シリコン膜３とメタルまたはメタ
ルシリサイド膜４が積層された部分に対応する不純物拡
散領域１１ａは、イオン注入される不純物が多結晶シリ
コン膜３とメタルまたはメタルシリサイド膜４及びゲー
ト絶縁膜２の３層の膜によって吸収され、またその注入
エネルギが吸収されるため、そのＮ型不純物濃度は電荷
転送領域１とほぼ同じになる。尚、この場合も上記イオ
ン注入の条件を選ぶことにより、電荷転送領域１への不
純物の導入を完全に阻止することができる。
純物をイオン注入して、該電荷転送領域１の表面にＮ型
の不純物拡散領域１１を形成する。このとき、不純物拡
散領域１１中、多結晶シリコン膜３とメタルまたはメタ
ルシリサイド膜４が積層された部分に対応する不純物拡
散領域１１ａは、イオン注入される不純物が多結晶シリ
コン膜３とメタルまたはメタルシリサイド膜４及びゲー
ト絶縁膜２の３層の膜によって吸収され、またその注入
エネルギが吸収されるため、そのＮ型不純物濃度は電荷
転送領域１とほぼ同じになる。尚、この場合も上記イオ
ン注入の条件を選ぶことにより、電荷転送領域１への不
純物の導入を完全に阻止することができる。
【００４６】また、不純物拡散領域１１中、多結晶シリ
コン膜４のみが積層された部分に対応する不純物拡散領
域１１ｂは、イオン注入される不純物が多結晶シリコン
膜３及びゲート絶縁膜２の２層の膜によって吸収され、
またその注入エネルギが吸収されるため、そのＮ型不純
物濃度は、電荷転送領域１の不純物濃度よりも比較的高
く、濃度ピークもシリコン表面から比較的深いところに
存在することになる。
コン膜４のみが積層された部分に対応する不純物拡散領
域１１ｂは、イオン注入される不純物が多結晶シリコン
膜３及びゲート絶縁膜２の２層の膜によって吸収され、
またその注入エネルギが吸収されるため、そのＮ型不純
物濃度は、電荷転送領域１の不純物濃度よりも比較的高
く、濃度ピークもシリコン表面から比較的深いところに
存在することになる。
【００４７】一方、第１の転送電極５が形成されていな
い部分に対応する不純物拡散領域１１ｃは、イオン注入
される不純物がゲート絶縁膜２のみによって吸収され、
またその注入エネルギが吸収されるだけであるため、そ
のＮ型不純物濃度は、不純物拡散領域１１中、最も高く
なり、濃度ピークも最も深いところに存在することにな
る。
い部分に対応する不純物拡散領域１１ｃは、イオン注入
される不純物がゲート絶縁膜２のみによって吸収され、
またその注入エネルギが吸収されるだけであるため、そ
のＮ型不純物濃度は、不純物拡散領域１１中、最も高く
なり、濃度ピークも最も深いところに存在することにな
る。
【００４８】その結果、電荷転送領域１のポテンシャル
分布は、図６に示すように、不純物拡散領域１１ｃ下の
ポテンシャルが最も高く、次いで不純物拡散領域１１ｂ
下のポテンシャル、そして不純物拡散領域１１ａ下のポ
テンシャルが最も低くなる。
分布は、図６に示すように、不純物拡散領域１１ｃ下の
ポテンシャルが最も高く、次いで不純物拡散領域１１ｂ
下のポテンシャル、そして不純物拡散領域１１ａ下のポ
テンシャルが最も低くなる。
【００４９】次に、図５Ｂに示すように、全面にフォト
レジスト膜８を形成した後、露光・現像処理して、フォ
トレジスト膜８を少なくとも第１の転送電極５の一方の
側壁（図示の例では、階段状に形成されている左側の側
壁）を覆う形にパターニングする。また、このパターニ
ングによって、第１の転送電極５が形成されていない部
分のゲート絶縁膜２中、その一部、例えばほぼ左半分の
ゲート絶縁膜２の上面を露出させる。
レジスト膜８を形成した後、露光・現像処理して、フォ
トレジスト膜８を少なくとも第１の転送電極５の一方の
側壁（図示の例では、階段状に形成されている左側の側
壁）を覆う形にパターニングする。また、このパターニ
ングによって、第１の転送電極５が形成されていない部
分のゲート絶縁膜２中、その一部、例えばほぼ左半分の
ゲート絶縁膜２の上面を露出させる。
【００５０】その後、電荷転送領域１の表面に再びＮ型
の不純物をイオン注入する。このとき、第１の転送電極
５が形成されていない部分に対応する不純物拡散領域１
１ｃ中、ゲート絶縁膜２が露出する部分に対応した領域
１１ｃｂのＮ型不純物濃度が更に高くなる。
の不純物をイオン注入する。このとき、第１の転送電極
５が形成されていない部分に対応する不純物拡散領域１
１ｃ中、ゲート絶縁膜２が露出する部分に対応した領域
１１ｃｂのＮ型不純物濃度が更に高くなる。
【００５１】その結果、電荷転送領域１のポテンシャル
分布は、図７に示すように、多結晶シリコン膜３とメタ
ルまたはメタルシリサイド膜４及びゲート絶縁膜２が積
層された部分に対応する不純物拡散領域１１ａ下のポテ
ンシャルが最も低く、次いで多結晶シリコン膜３とゲー
ト絶縁膜２が積層された不純物拡散領域１１ｂ下のポテ
ンシャル、続いてフォトレジスト膜８とゲート絶縁膜２
が積層された部分に対応する不純物拡散領域１１ｃａ下
のポテンシャルの順に高くなり、そして、ゲート絶縁膜
２のみが形成された部分に対応する不純物拡散領域１１
ｃｂ下のポテンシャルが最も高くなる。
分布は、図７に示すように、多結晶シリコン膜３とメタ
ルまたはメタルシリサイド膜４及びゲート絶縁膜２が積
層された部分に対応する不純物拡散領域１１ａ下のポテ
ンシャルが最も低く、次いで多結晶シリコン膜３とゲー
ト絶縁膜２が積層された不純物拡散領域１１ｂ下のポテ
ンシャル、続いてフォトレジスト膜８とゲート絶縁膜２
が積層された部分に対応する不純物拡散領域１１ｃａ下
のポテンシャルの順に高くなり、そして、ゲート絶縁膜
２のみが形成された部分に対応する不純物拡散領域１１
ｃｂ下のポテンシャルが最も高くなる。
【００５２】尚、この場合においても、上記イオン注入
の条件として、電荷転送領域１の表面中、多結晶シリコ
ン膜３とメタル又はメタルシリサイド膜４が積層された
部分に対応する箇所に不純物が注入されないイオン注入
条件を選ぶことができる。
の条件として、電荷転送領域１の表面中、多結晶シリコ
ン膜３とメタル又はメタルシリサイド膜４が積層された
部分に対応する箇所に不純物が注入されないイオン注入
条件を選ぶことができる。
【００５３】その後は、図５Ｃに示すように、即ち上記
実施例と同様に、上記フォトレジスト膜８を除去した
後、層間膜９を介して第２の転送電極１０を形成するこ
とにより、第１の変形例に係るＣＣＤ固体撮像素子の水
平レジスタを得る。
実施例と同様に、上記フォトレジスト膜８を除去した
後、層間膜９を介して第２の転送電極１０を形成するこ
とにより、第１の変形例に係るＣＣＤ固体撮像素子の水
平レジスタを得る。
【００５４】この水平レジスタにおける電荷転送領域１
のポテンシャル分布は、図７に示すものと同じであり、
図面上、左方向に関し、第１の転送電極５下及び第２の
転送電極１０下にかけて下り階段状になる。そのため、
図における右から左への電荷転送方向に対して高効率の
電荷転送が可能になる。
のポテンシャル分布は、図７に示すものと同じであり、
図面上、左方向に関し、第１の転送電極５下及び第２の
転送電極１０下にかけて下り階段状になる。そのため、
図における右から左への電荷転送方向に対して高効率の
電荷転送が可能になる。
【００５５】次に、図８は、第２の変形例を示す工程図
である。この第２の変形例は、上記実施例とほぼ同じ工
程を踏むが、電荷転送領域に不純物を導入する工程にお
いて、まず、Ｐ型の不純物を導入した後、Ｎ型の不純物
を導入することで異なる。
である。この第２の変形例は、上記実施例とほぼ同じ工
程を踏むが、電荷転送領域に不純物を導入する工程にお
いて、まず、Ｐ型の不純物を導入した後、Ｎ型の不純物
を導入することで異なる。
【００５６】即ち、図８Ａに示すように、第１の転送電
極５における多結晶シリコン膜３上のメタル又はメタル
シリサイド膜４を一部エッチング除去して、第１の転送
電極５を階段状に形成した後、電荷転送領域１の表面に
Ｐ型の不純物をイオン注入して、該電荷転送領域１の表
面にＰ型の不純物拡散領域７（７ａ，７ｂ，７ｃ）を形
成する（この形成方法については、上記実施例における
図１Ａ〜図２Ａで示す製法を参照）。尚、このときの電
荷転送領域１におけるポテンシャル分布を図９に示す。
極５における多結晶シリコン膜３上のメタル又はメタル
シリサイド膜４を一部エッチング除去して、第１の転送
電極５を階段状に形成した後、電荷転送領域１の表面に
Ｐ型の不純物をイオン注入して、該電荷転送領域１の表
面にＰ型の不純物拡散領域７（７ａ，７ｂ，７ｃ）を形
成する（この形成方法については、上記実施例における
図１Ａ〜図２Ａで示す製法を参照）。尚、このときの電
荷転送領域１におけるポテンシャル分布を図９に示す。
【００５７】次に、図８Ｂに示すように、全面にフォト
レジスト膜８を形成した後、露光・現像処理して、フォ
トレジスト膜８を少なくとも第１の転送電極５の他方の
側壁（図示の例では、右側の側壁）を覆う形にパターニ
ングする。また、このパターニングによって、第１の転
送電極５が形成されていない部分のゲート絶縁膜２中、
その一部、例えばほぼ右半分のゲート絶縁膜２の上面を
露出させる。
レジスト膜８を形成した後、露光・現像処理して、フォ
トレジスト膜８を少なくとも第１の転送電極５の他方の
側壁（図示の例では、右側の側壁）を覆う形にパターニ
ングする。また、このパターニングによって、第１の転
送電極５が形成されていない部分のゲート絶縁膜２中、
その一部、例えばほぼ右半分のゲート絶縁膜２の上面を
露出させる。
【００５８】その後、電荷転送領域１の表面に今度はＮ
型の不純物をイオン注入する。このとき、上記Ｐ型の不
純物拡散領域７中、ゲート絶縁膜２が露出する部分及び
ゲート絶縁膜２上に多結晶シリコン膜３のみが積層され
た部分に対応した領域７ｃａ及び７ｂのＰ型不純物濃度
が低くなる。
型の不純物をイオン注入する。このとき、上記Ｐ型の不
純物拡散領域７中、ゲート絶縁膜２が露出する部分及び
ゲート絶縁膜２上に多結晶シリコン膜３のみが積層され
た部分に対応した領域７ｃａ及び７ｂのＰ型不純物濃度
が低くなる。
【００５９】その結果、電荷転送領域１のポテンシャル
分布は、図１０に示すように、多結晶シリコン膜３とメ
タルまたはメタルシリサイド膜４及びゲート絶縁膜２が
積層された部分に対応する不純物拡散領域７ａ下のポテ
ンシャルが最も高く、次いで多結晶シリコン膜３とゲー
ト絶縁膜２が積層された不純物拡散領域７ｂ下のポテン
シャル、続いてゲート絶縁膜２のみが形成された部分に
対応する不純物拡散領域７ｃａ下のポテンシャルの順に
低くなり、そして、フォトレジスト膜８とゲート絶縁膜
２が積層された部分に対応する不純物拡散領域７ｃｂ下
のポテンシャルが最も低くなる。
分布は、図１０に示すように、多結晶シリコン膜３とメ
タルまたはメタルシリサイド膜４及びゲート絶縁膜２が
積層された部分に対応する不純物拡散領域７ａ下のポテ
ンシャルが最も高く、次いで多結晶シリコン膜３とゲー
ト絶縁膜２が積層された不純物拡散領域７ｂ下のポテン
シャル、続いてゲート絶縁膜２のみが形成された部分に
対応する不純物拡散領域７ｃａ下のポテンシャルの順に
低くなり、そして、フォトレジスト膜８とゲート絶縁膜
２が積層された部分に対応する不純物拡散領域７ｃｂ下
のポテンシャルが最も低くなる。
【００６０】尚、この場合においても、上記イオン注入
の条件として、電荷転送領域１の表面中、多結晶シリコ
ン膜３とメタル又はメタルシリサイド膜４が積層された
部分に対応する箇所に不純物が注入されないイオン注入
条件を選ぶことができる。
の条件として、電荷転送領域１の表面中、多結晶シリコ
ン膜３とメタル又はメタルシリサイド膜４が積層された
部分に対応する箇所に不純物が注入されないイオン注入
条件を選ぶことができる。
【００６１】その後は、図８Ｃに示すように、即ち上記
実施例と同様に、上記フォトレジスト膜８を除去した
後、層間膜９を介して第２の転送電極１０を形成するこ
とにより、第２の変形例に係るＣＣＤ固体撮像素子の水
平レジスタを得る。
実施例と同様に、上記フォトレジスト膜８を除去した
後、層間膜９を介して第２の転送電極１０を形成するこ
とにより、第２の変形例に係るＣＣＤ固体撮像素子の水
平レジスタを得る。
【００６２】この水平レジスタにおける電荷転送領域１
のポテンシャル分布は、上記実施例の場合と同じであ
り、図面上、右方向に関し、第２の転送電極１０下及び
第１の転送電極５下にかけて下り階段状になる。そのた
め、図における左から右への電荷転送方向に対して高効
率の電荷転送が可能になる。
のポテンシャル分布は、上記実施例の場合と同じであ
り、図面上、右方向に関し、第２の転送電極１０下及び
第１の転送電極５下にかけて下り階段状になる。そのた
め、図における左から右への電荷転送方向に対して高効
率の電荷転送が可能になる。
【００６３】次に、図１１は、第３の変形例を示す工程
図である。この第３の変形例は、上記第２の変形例とほ
ぼ同じ工程を踏むが、電荷転送領域１に不純物を導入す
る工程において、まず、Ｎ型の不純物を導入した後、Ｐ
型の不純物を導入することで異なる。
図である。この第３の変形例は、上記第２の変形例とほ
ぼ同じ工程を踏むが、電荷転送領域１に不純物を導入す
る工程において、まず、Ｎ型の不純物を導入した後、Ｐ
型の不純物を導入することで異なる。
【００６４】即ち、図１１Ａに示すように、第１の転送
電極５における多結晶シリコン膜３上のメタル又はメタ
ルシリサイド膜４を一部エッチング除去して、第１の転
送電極５を階段状に形成する（この形成方法について
は、上記実施例における図１Ａ〜図１Ｃで示す製法を参
照）。
電極５における多結晶シリコン膜３上のメタル又はメタ
ルシリサイド膜４を一部エッチング除去して、第１の転
送電極５を階段状に形成する（この形成方法について
は、上記実施例における図１Ａ〜図１Ｃで示す製法を参
照）。
【００６５】その後、電荷転送領域１の表面にＮ型の不
純物をイオン注入して、該電荷転送領域１の表面にＮ型
の不純物拡散領域１１（１１ａ，１１ｂ，１１ｃ）を形
成する。この不純物拡散領域１１の不純物濃度及び濃度
ピークの違いについては、図５で示す第１の変形例と同
じであるため、その詳細は省略する。尚、このときの電
荷転送領域におけるポテンシャル分布を図１２に示す。
純物をイオン注入して、該電荷転送領域１の表面にＮ型
の不純物拡散領域１１（１１ａ，１１ｂ，１１ｃ）を形
成する。この不純物拡散領域１１の不純物濃度及び濃度
ピークの違いについては、図５で示す第１の変形例と同
じであるため、その詳細は省略する。尚、このときの電
荷転送領域におけるポテンシャル分布を図１２に示す。
【００６６】次に、図１１Ｂに示すように、全面にフォ
トレジスト膜８を形成した後、露光・現像処理して、上
記第２の変形例の場合と同様に、フォトレジスト膜８を
少なくとも第１の転送電極５の他方の側壁（図示の例で
は、右側の側壁）を覆う形にパターニングする。
トレジスト膜８を形成した後、露光・現像処理して、上
記第２の変形例の場合と同様に、フォトレジスト膜８を
少なくとも第１の転送電極５の他方の側壁（図示の例で
は、右側の側壁）を覆う形にパターニングする。
【００６７】その後、電荷転送領域１の表面に今度はＰ
型の不純物をイオン注入する。このとき、上記Ｎ型の不
純物拡散領域１１中、ゲート絶縁膜２が露出する部分及
びゲート絶縁膜２上に多結晶シリコン膜３のみが形成さ
れた部分に対応した領域１１ｃａ及び１１ｂのＮ型不純
物濃度が低くなる。
型の不純物をイオン注入する。このとき、上記Ｎ型の不
純物拡散領域１１中、ゲート絶縁膜２が露出する部分及
びゲート絶縁膜２上に多結晶シリコン膜３のみが形成さ
れた部分に対応した領域１１ｃａ及び１１ｂのＮ型不純
物濃度が低くなる。
【００６８】その結果、電荷転送領域１のポテンシャル
分布は、図１３に示すように、多結晶シリコン膜３とメ
タルまたはメタルシリサイド膜４及びゲート絶縁膜２が
積層された部分に対応する不純物拡散領域１１ａ下のポ
テンシャルが最も低く、次いで多結晶シリコン膜３とゲ
ート絶縁膜２が積層された不純物拡散領域１１ｂ下のポ
テンシャル、続いてゲート絶縁膜２のみが形成された部
分に対応する不純物拡散領域１１ｃａ下のポテンシャル
の順に高くなり、そして、フォトレジスト膜８とゲート
絶縁膜２が積層された部分に対応する不純物拡散領域１
１ｃｂ下のポテンシャルが最も高くなる。
分布は、図１３に示すように、多結晶シリコン膜３とメ
タルまたはメタルシリサイド膜４及びゲート絶縁膜２が
積層された部分に対応する不純物拡散領域１１ａ下のポ
テンシャルが最も低く、次いで多結晶シリコン膜３とゲ
ート絶縁膜２が積層された不純物拡散領域１１ｂ下のポ
テンシャル、続いてゲート絶縁膜２のみが形成された部
分に対応する不純物拡散領域１１ｃａ下のポテンシャル
の順に高くなり、そして、フォトレジスト膜８とゲート
絶縁膜２が積層された部分に対応する不純物拡散領域１
１ｃｂ下のポテンシャルが最も高くなる。
【００６９】尚、この場合においても、上記イオン注入
の条件として、電荷転送領域１の表面中、多結晶シリコ
ン膜３とメタル又はメタルシリサイド膜４が積層された
部分に対応する箇所に不純物が注入されないイオン注入
条件を選ぶことができる。
の条件として、電荷転送領域１の表面中、多結晶シリコ
ン膜３とメタル又はメタルシリサイド膜４が積層された
部分に対応する箇所に不純物が注入されないイオン注入
条件を選ぶことができる。
【００７０】その後は、図１１Ｃに示すように、即ち上
記実施例と同様に、上記フォトレジスト膜８を除去した
後、層間膜９を介して第２の転送電極１０を形成するこ
とにより、第３の変形例に係るＣＣＤ固体撮像素子の水
平レジスタを得る。
記実施例と同様に、上記フォトレジスト膜８を除去した
後、層間膜９を介して第２の転送電極１０を形成するこ
とにより、第３の変形例に係るＣＣＤ固体撮像素子の水
平レジスタを得る。
【００７１】この水平レジスタにおける電荷転送領域１
のポテンシャル分布は、上記実施例の場合と同じであ
り、図面上、左方向に関し、第１の転送電極５下及び第
２の転送電極１０下にかけて下り階段状になる。そのた
め、図における右から左への電荷転送方向に対して高効
率の電荷転送が可能になる。
のポテンシャル分布は、上記実施例の場合と同じであ
り、図面上、左方向に関し、第１の転送電極５下及び第
２の転送電極１０下にかけて下り階段状になる。そのた
め、図における右から左への電荷転送方向に対して高効
率の電荷転送が可能になる。
【００７２】上記実施例及び各変形例においては、１層
目の多結晶シリコン膜３上にメタル又はメタルシリサイ
ド膜４を形成することによって、ポリサイド構造の第１
の転送電極５を形成するようにしたが、上記多結晶シリ
コン膜３上に形成される膜としては、上記メタル又はメ
タルシリサイド膜４に限らず、多結晶シリコン膜３及び
ゲート絶縁膜２とエッチングレートの異なる膜であれば
どのような膜でもよい。
目の多結晶シリコン膜３上にメタル又はメタルシリサイ
ド膜４を形成することによって、ポリサイド構造の第１
の転送電極５を形成するようにしたが、上記多結晶シリ
コン膜３上に形成される膜としては、上記メタル又はメ
タルシリサイド膜４に限らず、多結晶シリコン膜３及び
ゲート絶縁膜２とエッチングレートの異なる膜であれば
どのような膜でもよい。
【００７３】
【発明の効果】本発明に係る電荷転送素子の製法によれ
ば、転送電極下の転送方向に対する不純物濃度に差をつ
けて、該転送電極下のポテンシャルを階段状に形成する
場合において、上記不純物濃度差を、転送電極形成後に
自己整合的に形成でき、電荷転送効率の向上を容易に図
ることができる。
ば、転送電極下の転送方向に対する不純物濃度に差をつ
けて、該転送電極下のポテンシャルを階段状に形成する
場合において、上記不純物濃度差を、転送電極形成後に
自己整合的に形成でき、電荷転送効率の向上を容易に図
ることができる。
【図面の簡単な説明】
【図１】本実施例のＣＣＤ固体撮像素子における水平レ
ジスタの製法を示す工程図（その１）。
ジスタの製法を示す工程図（その１）。
【図２】本実施例のＣＣＤ固体撮像素子における水平レ
ジスタの製法を示す工程図（その２）。
ジスタの製法を示す工程図（その２）。
【図３】図２Ａで示す１回目の不純物導入後における電
荷転送領域のポテンシャル図。
荷転送領域のポテンシャル図。
【図４】図２Ｂで示す２回目の不純物導入後における電
荷転送領域のポテンシャル図。
荷転送領域のポテンシャル図。
【図５】本実施例の第１の変形例に係る製法を示す工程
図。
図。
【図６】図５Ａで示す１回目の不純物導入後における電
荷転送領域のポテンシャル図。
荷転送領域のポテンシャル図。
【図７】図５Ｂで示す２回目の不純物導入後における電
荷転送領域のポテンシャル図。
荷転送領域のポテンシャル図。
【図８】本実施例の第２の変形例に係る製法を示す工程
図。
図。
【図９】図８Ａで示す１回目の不純物導入後における電
荷転送領域のポテンシャル図。
荷転送領域のポテンシャル図。
【図１０】図８Ｂで示す２回目の不純物導入後における
電荷転送領域のポテンシャル図。
電荷転送領域のポテンシャル図。
【図１１】本実施例の第３の変形例に係る製法を示す工
程図。
程図。
【図１２】図１１Ａで示す１回目の不純物導入後におけ
る電荷転送領域のポテンシャル図。
る電荷転送領域のポテンシャル図。
【図１３】図１１Ｂで示す２回目の不純物導入後におけ
る電荷転送領域のポテンシャル図。
る電荷転送領域のポテンシャル図。
【図１４】ＣＣＤ固体撮像素子の一般的構成を示す概略
平面図。
平面図。
【図１５】従来例に係る水平レジスタの構成図及びポテ
ンシャル図。
ンシャル図。
【図１６】他の従来例に係る水平レジスタの構成図及び
ポテンシャル図。
ポテンシャル図。
【図１７】提案例に係る水平レジスタの製法を示す工程
図。
図。
１ 電荷転送領域 ２ ゲート絶縁膜 ３ 多結晶シリコン膜 ４ メタル又はメタルシリサイド膜 ５ 第１の転送電極 ７（７ａ，７ｂ，７ｃ，７ｃａ，７ｃｂ） 不純物拡散
領域 ８ フォトレジスト膜 ９ 層間膜 １０ 第２の転送電極 １１（１１ａ，１１ｂ，１１ｃ，１１ｃａ，１１ｃｂ）
不純物拡散領域
領域 ８ フォトレジスト膜 ９ 層間膜 １０ 第２の転送電極 １１（１１ａ，１１ｂ，１１ｃ，１１ｃａ，１１ｃｂ）
不純物拡散領域
Claims (5)
- 【請求項１】 第１導電型の電荷転送領域上に絶縁膜を
介して１層目の半導体膜と第１のレジスト膜を順次積層
した後、パターニングして第１の転送電極を形成する工
程と、 上記半導体膜上の第１のレジスト膜を一部パターニング
して、上記半導体膜及び上記第１のレジスト膜からなる
積層膜を階段状に形成する工程と、 上記電荷転送領域の表面に第２導電型の不純物を導入す
る第１の不純物導入工程と、 全面に第２のレジスト膜を形成した後、該第２のレジス
ト膜を少なくとも上記第１の転送電極の一方の側壁を覆
う形にパターニングして、下層の絶縁膜を一部露出させ
る工程と、 上記電荷転送領域の表面に第２導電型の不純物を導入す
る第２の不純物導入工程と、 上記第２のレジスト膜を除去した後、全面に層間膜を選
択的に形成し、その後、全面に２層目の半導体膜を形成
した後、パターニングして第２の転送電極を形成する工
程とを有することを特徴とする電荷転送素子の製法。 - 【請求項２】 上記第１及び第２の不純物導入工程に
て、第１導電型の不純物を導入することを特徴とする請
求項１記載の電荷転送素子の製法。 - 【請求項３】 上記第２のレジスト膜を形成した後、該
第２のレジスト膜を少なくとも上記第１の転送電極の他
方の側壁を覆う形にパターニングして、下層の絶縁膜を
一部露出させ、その後の第２の不純物導入工程にて、第
１導電型の不純物を導入することを特徴とする請求項１
記載の電荷転送素子の製法。 - 【請求項４】 上記第１の不純物導入工程にて第１導電
型の不純物を導入し、上記第２の不純物導入工程にて第
２導電型の不純物を導入することを特徴とする請求項３
記載の電荷転送素子の製法。 - 【請求項５】 上記第１のレジスト膜として、メタル又
はメタルシリサイド膜を用いることを特徴とする請求項
１、２、３、又は４記載の電荷転送素子の製法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4029742A JPH05226378A (ja) | 1992-02-17 | 1992-02-17 | 電荷転送素子の製法 |
| US08/018,389 US5401679A (en) | 1992-02-17 | 1993-02-17 | Method of manufacturing charge transfer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4029742A JPH05226378A (ja) | 1992-02-17 | 1992-02-17 | 電荷転送素子の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05226378A true JPH05226378A (ja) | 1993-09-03 |
Family
ID=12284559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4029742A Pending JPH05226378A (ja) | 1992-02-17 | 1992-02-17 | 電荷転送素子の製法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5401679A (ja) |
| JP (1) | JPH05226378A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000286409A (ja) * | 1999-03-18 | 2000-10-13 | Hyundai Electronics Ind Co Ltd | 固体撮像素子およびその製造方法 |
| JP2002208692A (ja) * | 2001-01-12 | 2002-07-26 | Sony Corp | 固体撮像素子 |
| JP2005174965A (ja) * | 2003-12-05 | 2005-06-30 | Nec Kyushu Ltd | 電荷転送装置およびその製造方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3119586B2 (ja) * | 1996-06-28 | 2000-12-25 | 日本電気株式会社 | 電荷転送装置及びその製造方法 |
| KR100259084B1 (ko) * | 1997-07-25 | 2000-06-15 | 김영환 | 고체촬상소자및이의제조방법 |
| US6121158A (en) * | 1997-08-13 | 2000-09-19 | Sony Corporation | Method for hardening a photoresist material formed on a substrate |
| JP4433528B2 (ja) * | 1998-12-08 | 2010-03-17 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| JP2001044416A (ja) * | 1999-07-28 | 2001-02-16 | Sony Corp | 電荷転送装置及び固体撮像装置 |
| US7807514B2 (en) * | 2006-04-26 | 2010-10-05 | Eastman Kodak Company | CCD with improved charge transfer |
| JP2013042074A (ja) | 2011-08-19 | 2013-02-28 | Toshiba Corp | 固体撮像装置および固体撮像装置の製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE253704C (ja) * | ||||
| US4087832A (en) * | 1976-07-02 | 1978-05-02 | International Business Machines Corporation | Two-phase charge coupled device structure |
| US4613402A (en) * | 1985-07-01 | 1986-09-23 | Eastman Kodak Company | Method of making edge-aligned implants and electrodes therefor |
| US4814844A (en) * | 1986-12-12 | 1989-03-21 | The United States Of America As Represented By The Secretary Of The Air Force | Split two-phase CCD clocking gate apparatus |
| US5065203A (en) * | 1988-07-07 | 1991-11-12 | Tektronix, Inc. | Trench structured charge-coupled device |
| JP2976585B2 (ja) * | 1991-05-10 | 1999-11-10 | ソニー株式会社 | 半導体装置の製造方法 |
| US5298448A (en) * | 1992-12-18 | 1994-03-29 | Eastman Kodak Company | Method of making two-phase buried channel planar gate CCD |
| US5292682A (en) * | 1993-07-06 | 1994-03-08 | Eastman Kodak Company | Method of making two-phase charge coupled device |
-
1992
- 1992-02-17 JP JP4029742A patent/JPH05226378A/ja active Pending
-
1993
- 1993-02-17 US US08/018,389 patent/US5401679A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000286409A (ja) * | 1999-03-18 | 2000-10-13 | Hyundai Electronics Ind Co Ltd | 固体撮像素子およびその製造方法 |
| JP2002208692A (ja) * | 2001-01-12 | 2002-07-26 | Sony Corp | 固体撮像素子 |
| JP2005174965A (ja) * | 2003-12-05 | 2005-06-30 | Nec Kyushu Ltd | 電荷転送装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5401679A (en) | 1995-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7345703B2 (en) | CMOS image sensor including photodiodes having different depth according to wavelength of light | |
| US11869761B2 (en) | Back-side deep trench isolation structure for image sensor | |
| US8541825B2 (en) | Image sensor with improved charge transfer efficiency and method for fabricating the same | |
| US20220344383A1 (en) | Backside structure for image sensor | |
| US20090075417A1 (en) | Solid-state imaging device and method for producing the same | |
| US20040183086A1 (en) | Semiconductor apparatus and method for fabricating the same | |
| US5895944A (en) | Charge coupled device image sensor and method of driving the same | |
| JP2004080030A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| JPH05226378A (ja) | 電荷転送素子の製法 | |
| JP2874668B2 (ja) | 固体撮像装置の製造方法 | |
| US5210049A (en) | Method of making a solid state image sensor | |
| US6472699B1 (en) | Photoelectric transducer and manufacturing method of the same | |
| EP0075924A2 (en) | Solid state image pick-up device having a high resolution and a high sensitivity | |
| US6987294B2 (en) | Charge-coupled device and method of fabricating the same | |
| JP2912533B2 (ja) | 固体撮像装置 | |
| JPS6312162A (ja) | 半導体装置およびその製造方法 | |
| US7045872B2 (en) | Semiconductor light receiving device and manufacturing method for the same | |
| JP2959504B2 (ja) | 固体撮像装置の製造方法 | |
| JP2006228762A (ja) | 電荷転送素子及びその製造方法 | |
| WO2011155182A1 (ja) | 固体撮像素子 | |
| JP4443894B2 (ja) | 固体撮像素子の製造方法 | |
| JP2005191400A (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
| US20070161144A1 (en) | Method for Manufacturing CMOS Image Sensor | |
| JPS62269355A (ja) | 固体撮像素子 | |
| JPH05145056A (ja) | 固体撮像素子 |