JPH05226378A - 電荷転送素子の製法 - Google Patents

電荷転送素子の製法

Info

Publication number
JPH05226378A
JPH05226378A JP4029742A JP2974292A JPH05226378A JP H05226378 A JPH05226378 A JP H05226378A JP 4029742 A JP4029742 A JP 4029742A JP 2974292 A JP2974292 A JP 2974292A JP H05226378 A JPH05226378 A JP H05226378A
Authority
JP
Japan
Prior art keywords
film
charge transfer
impurity
transfer electrode
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4029742A
Other languages
English (en)
Inventor
Takashi Fukusho
孝 福所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4029742A priority Critical patent/JPH05226378A/ja
Priority to US08/018,389 priority patent/US5401679A/en
Publication of JPH05226378A publication Critical patent/JPH05226378A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66946Charge transfer devices
    • H01L29/66954Charge transfer devices with an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【目的】 転送電極下の不純物濃度差を、転送電極形成
後に自己整合的に形成できるようにして、電荷転送効率
の向上を容易に図れるようにする。 【構成】 N型の電荷転送領域1上にゲート絶縁膜2を
介してポリサイド構造の第1の転送電極5を形成する。
その後、メタル又はメタルシリサイド膜4を一部パター
ニングして、第1の転送電極5を階段状に形成する。電
荷転送領域1の表面にP型の不純物を導入する。その
後、全面にフォトレジスト膜8を形成した後、フォトレ
ジスト膜8を少なくとも第1の転送電極5の一方の側壁
を覆う形にパターニングして、下層のゲート絶縁膜2を
一部露出させる。その後、電荷転送領域1の表面にP型
の不純物を導入する。その後、フォトレジスト膜8を除
去した後、全面に層間膜9を選択的に形成し、その後、
2層目の半導体膜による第2の転送電極10を形成す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えばCCDによる電
荷転送素子の製法に関し、特に該電荷転送素子の電荷転
送効率を向上させるために好適な電荷転送素子の製法に
関する。
【0002】
【従来の技術】一般に、CCDによる電荷転送素子は、
光を信号電荷に変換して、感光蓄積と転送ができるた
め、自己走査型撮像デバイスに適していることが知られ
ている。この撮像デバイス、即ちCCD固体撮像素子
は、図14に示すように、光電変換を行うフォトセンサ
21と垂直レジスタ22とからなる撮像領域23と、垂
直レジスタ22から転送された信号電荷をテレビジョン
の水平走査線に合わせて出力部24に転送する水平レジ
スタ25とで構成されている。
【0003】特に、水平レジスタ25は、図15に示す
ように、例えばシリコン基板に形成されたN型の不純物
拡散領域帯(電荷転送領域31)にて構成されており、
この電荷転送領域31上には、ゲート絶縁膜32を介し
て1層目及び2層目の多結晶シリコン層による第1及び
第2の転送電極33及び34が形成され、更にこれら2
枚の水平転送電極33及び34が夫々1組になって順次
水平方向に配列、形成されている。第1及び第2の転送
電極33及び34間にはSiO2 等からなる層間絶縁膜
35が介在される。そして、隣接する2枚の転送電極2
3及び24を組として1つの転送段が構成され、互いに
逆相である2相の駆動パルスをその転送段毎に互い違い
に印加することにより、信号電荷を一方向に順次転送す
る。
【0004】しかし、上記CCD固体撮像素子は、例え
ば、各転送電極33及び34に同電位を印加した際、転
送電極33及び34間における層間絶縁膜35下におい
て、所謂フリンジング電界が発生する。そして、このフ
リンジング電界によって上記層間絶縁膜35下にポテン
シャルのディップ(電位のポケット)dが発生し、信号
電荷の転送が完全に行われないという現象が生じる。
【0005】そこで、上記現象を回避するために、従来
では、図16に示すように、電荷転送領域31中、例え
ば第2の転送電極34下にP型の不純物(例えばボロン
(B))を拡散させてP型の不純物拡散領域36を形成
するようにしている。この例によれば、例えば各転送電
極33及び34に同電位を印加した際、第2の転送電極
34下におけるポテンシャルが第1の転送電極33下の
ポテンシャルよりも浅くなる(この浅くなったポテンシ
ャルを一般にインプラバリアと呼ぶ)ため、転送電極3
3及び34間における層間絶縁膜35下においてポテン
シャルのディップは生じなくなり、信号電荷の転送効率
が向上する。
【0006】
【発明が解決しようとする課題】しかしながら、上記図
16で示す従来のCCD固体撮像素子においては、CC
D固体撮像素子の微細化が進むにつれて、取扱い電荷量
とフリンジング電界の関係から、出力信号のダイナミッ
クレンジを保持しつつ、電荷転送効率をよい状態に保つ
ことが困難になってきている。
【0007】そこで、従来では、第1及び第2の転送電
極33及び34下の転送方向に対する不純物濃度に差を
つけて、該転送電極33及び34下のポテンシャルを階
段状に形成するという方法が提案されている(例えば特
開平2−280375号公報参照)。
【0008】この構成を実現させるために、従来は、第
1及び第2の転送電極33及び34を形成する前に、フ
ォトレジストマスク方式にて、第1及び第2の転送電極
33及び34が形成される部分の電荷転送領域31の表
面に不純物濃度差をつけるようにしている。
【0009】即ち、図17Aに示すように、N型の電荷
転送領域31上にゲート絶縁膜32を形成した後、全面
にフォトレジスト膜37を形成し、その後、夫々第1及
び第2の転送電極33及び34が形成される部分の一部
に夫々開口37aを形成する。その後、例えばN型の不
純物をイオン注入して、電荷転送領域31の表面に高濃
度のN型不純物拡散領域38を形成する。
【0010】次に、図17Bに示すように、上記フォト
レジスト膜37を除去した後、選択的に1層目の多結晶
シリコン膜による第1の転送電極33を形成する。その
後、図17Cに示すように、第1の転送電極33上に層
間膜35を選択的に形成した後、2層目の多結晶シリコ
ン膜を形成し、パターニングして第2の転送電極34を
形成する。このとき、第1の転送電極33下の一部及び
第2の転送電極34下の一部にN型の不純物拡散領域3
8が形成された形となる。
【0011】しかし、上記製法の場合、マスク合わせの
精度によって、例えばN型の不純物拡散領域38と第1
の転送電極33との位置整合性にばらつきが生じ、特
に、CCD固体撮像素子の微細化が進む中、上記製法で
は、特性劣化を引き起こすという問題があった。
【0012】本発明は、このような課題に鑑み成された
もので、その目的とするところは、転送電極下の転送方
向に対する不純物濃度に差をつけて、該転送電極下のポ
テンシャルを階段状に形成する場合において、上記不純
物濃度差を、転送電極形成後に自己整合的に形成でき、
電荷転送効率の向上を容易に図ることができる電荷転送
素子の製法を提供することにある。
【0013】
【課題を解決するための手段】本発明の電荷転送素子の
製法は、第1導電型の電荷転送領域1上に絶縁膜2を介
して1層目の半導体膜3と第1のレジスト膜4を順次積
層した後、半導体膜3と第1のレジスト膜4をパターニ
ングして第1の転送電極5を形成する。その後、半導体
膜3上の第1のレジスト膜4を一部パターニングして、
半導体膜3及び第1のレジスト膜4からなる積層膜を階
段状に形成する。
【0014】その後、電荷転送領域1の表面に第2導電
型の不純物を導入する(第1の不純物導入工程)。その
後、全面に第2のレジスト膜8を形成した後、第2のレ
ジスト膜8を少なくとも第1の転送電極5の一方の側壁
を覆う形にパターニングして、下層の絶縁膜2を一部露
出させる。
【0015】その後、電荷転送領域1の表面に第2導電
型の不純物を導入する(第2の不純物導入工程)。その
後、第2のレジスト膜8を除去した後、全面に層間膜9
を選択的に形成し、その後、全面に2層目の半導体膜を
形成した後、パターニングして第2の転送電極10を形
成する。
【0016】上記本発明の製法において、第1及び第2
の不純物導入工程にて、第1導電型の不純物を導入する
ようにしてもよい。
【0017】また、上記第2のレジスト膜8を形成した
後、該第2のレジスト膜8を少なくとも上記第1の転送
電極5の他方の側壁を覆う形にパターニングして、下層
の絶縁膜2を一部露出させ、その後の第2の不純物導入
工程にて、第1導電型の不純物を導入するようにしても
よい。この場合、上記第1の不純物導入工程にて第1導
電型の不純物を導入し、上記第2の不純物導入工程にて
第2導電型の不純物を導入するようにしてもよい。
【0018】尚、上記第1のレジスト膜4として、メタ
ル又はメタルシリサイド膜を用いることができる。この
場合、1層目の半導体膜3と第1のレジスト膜4とで第
1の転送電極5が構成される。
【0019】
【作用】上述の本発明の製法によれば、1層目の半導体
膜3上に第1のレジスト膜4を一部残して、第1の転送
電極5を階段状に形成するようにしたので、その後の不
純物導入にて、第1の転送電極5下に転送方向に対して
不純物の濃度が異なる不純物拡散領域7(7a,7b)
が自己整合的に形成される。
【0020】また、第2のレジスト膜8を、少なくとも
第1の転送電極5の一方又は他方の側壁を覆う形にパタ
ーニングして、下層の絶縁膜2を一部露出させた後、不
純物を導入するようにしたので、第2の転送電極10下
にも転送方向に対して不純物の濃度が異なる不純物拡散
領域7(7ca,7cb)が自己整合的に形成される。
【0021】即ち、第1の転送電極5下の転送方向に対
する不純物濃度に差をつけて、第1の転送電極5下のポ
テンシャルを階段状に形成する場合、第1の転送電極5
を形成した後に、上記不純物濃度差を自己整合的に形成
することができ、しかもこの第1の転送電極5と第2の
レジスト膜8によって第2の転送電極10下の転送方向
に対する不純物濃度に差をつけることができ、第2の転
送電極10下から第1の転送電極5下にかけてのポテン
シャルを電荷転送方向に対して下り階段状に形成するこ
とができる。
【0022】このように、上記不純物濃度差を、転送電
極形成後に自己整合的に形成できるため、濃度差のある
不純物拡散領域7と転送電極(特に第1の転送電極5)
との位置整合性がとれ、電荷転送素子、例えばCCD固
体撮像素子の微細化を、特性の劣化を招くことなく、実
現させることができる。
【0023】
【実施例】以下、図1〜図13を参照しながら本発明の
実施例を説明する。図1は、本実施例に係る電荷転送素
子、例えばCCD固体撮像素子における例えば水平レジ
スタの製法を示す工程図である。以下、順にその工程を
説明する。
【0024】まず、図1Aに示すように、N型のウェル
領域における電荷転送領域1上にゲート絶縁膜2となる
SiO2 もしくはSiNが組み合わされた絶縁膜を形成
する。その後、ゲート絶縁膜2上に多結晶シリコン膜3
とメタル又はメタルシリサイド膜4を順次積層する。そ
の後、上記多結晶シリコン膜3とメタル又はメタルシリ
サイド膜4を島状にパターニングして、ポリサイド構造
の第1の転送電極5を形成する。
【0025】次に、図1Bに示すように、全面にフォト
レジスト膜6を形成した後、露光・現像処理して、フォ
トレジスト膜6をメタル又はメタルシリサイド膜4の一
部上面に残す。本例では、図示するように、各第1の転
送電極5におけるメタル又はメタルシリサイド膜4のほ
ぼ左半分が露出する形にフォトレジスト膜6を残す。
【0026】次に、図1Cに示すように、メタル又はメ
タルシリサイド膜4に対して、下層の多結晶シリコン膜
3やゲート絶縁膜2がエッチングされにくい反応ガス、
例えばSF6 、Cl2 、O2 の混合ガスを用いてドライ
エッチングを行うことにより、露出するメタル又はメタ
ルシリサイド膜4をエッチング除去する。このエッチン
グ加工によって、第1の転送電極5が階段状に形成され
る。図示の例では、左半分のメタル又はメタルシリサイ
ド膜4が除去された形となって、図面上、第1の転送電
極5の左側が階段状に形成される。
【0027】次に、図2Aに示すように、電荷転送領域
1の表面にP型の不純物をイオン注入して、該電荷転送
領域1の表面にP型の不純物拡散領域7を形成する。こ
のとき、上記不純物拡散領域7中、多結晶シリコン膜3
とメタルまたはメタルシリサイド膜4が積層された部分
に対応する不純物拡散領域7aは、イオン注入される不
純物が多結晶シリコン膜3とメタルまたはメタルシリサ
イド膜4及びゲート絶縁膜2の3層の膜によって吸収さ
れ、またその注入エネルギが吸収されるため、そのP型
不純物濃度が低くなり、濃度ピークも浅いところに存在
することになる。
【0028】尚、上記イオン注入の条件を選ぶことによ
り、電荷転送領域1への不純物の導入を完全に阻止する
ことができる。この場合、電荷転送領域1の表面中、多
結晶シリコン膜3とメタルまたはメタルシリサイド膜4
が積層された部分に対応する部分には不純物拡散領域7
aが形成されないことになる。
【0029】また、上記不純物拡散領域7中、多結晶シ
リコン膜4のみが積層された部分に対応する不純物拡散
領域7bは、イオン注入される不純物が多結晶シリコン
膜3及びゲート絶縁膜2の2層の膜によって吸収され、
またその注入エネルギが吸収されるため、そのP型不純
物濃度は、上記不純物拡散領域7aの不純物濃度よりも
比較的高く、濃度ピークも比較的深いところに存在する
ことになる。
【0030】一方、第1の転送電極5が形成されていな
い部分に対応する不純物拡散領域7cは、イオン注入さ
れる不純物がゲート絶縁膜2のみによって吸収され、ま
たその注入エネルギが吸収されるだけであるため、その
P型不純物濃度は、不純物拡散領域7中、最も高くな
り、濃度ピークも最も深いところに存在することにな
る。
【0031】その結果、電荷転送領域1のポテンシャル
分布は、図3に示すように、不純物拡散領域7a下のポ
テンシャルが最も高く(深く)、次いで不純物拡散領域
7b下のポテンシャル、そして不純物拡散領域7c下の
ポテンシャルが最も低く(浅く)なる。
【0032】次に、図2Bに示すように、全面にフォト
レジスト膜8を形成した後、露光・現像処理して、フォ
トレジスト膜8を少なくとも第1の転送電極5の一方の
側壁(図示の例では、階段状に形成されている左側の側
壁)を覆う形にパターニングする。また、このパターニ
ングによって、第1の転送電極5が形成されていない部
分のゲート絶縁膜2中、その一部、例えばほぼ左半分の
ゲート絶縁膜2の上面を露出させる。
【0033】その後、電荷転送領域1の表面に再びP型
の不純物をイオン注入する。このとき、第1の転送電極
5が形成されていない部分に対応する不純物拡散領域7
c中、ゲート絶縁膜2が露出する部分に対応した領域7
cbの不純物濃度が更に高くなる。
【0034】その結果、電荷転送領域1のポテンシャル
分布は、図4に示すように、多結晶シリコン膜3とメタ
ルまたはメタルシリサイド膜4及びゲート絶縁膜2が積
層された部分に対応する不純物拡散領域7a下のポテン
シャルが最も高く、次いで多結晶シリコン層3とゲート
絶縁膜2が積層された不純物拡散領域7b下のポテンシ
ャル、続いてフォトレジスト膜8とゲート絶縁膜2が積
層された部分に対応する不純物拡散領域7ca下のポテ
ンシャルの順に低くなり、そして、ゲート絶縁膜2のみ
が形成された部分に対応する不純物拡散領域7cb下の
ポテンシャルが最も低くなる。
【0035】尚、上記イオン注入の条件として、電荷転
送領域1の表面中、多結晶シリコン膜3とメタル又はメ
タルシリサイド膜4が積層された部分に対応する箇所に
不純物が注入されないイオン注入条件を選ぶことができ
る。
【0036】次に、図2Cに示すように、上記フォトレ
ジスト膜8を除去した後、ポリサイド構造の第1の転送
電極5を熱酸化する、あるいはCVD法によって層間膜
9を選択的に形成する。その後、全面に2層目の多結晶
シリコン膜を形成した後、パターニングを行って2層目
の多結晶シリコン膜による第2の転送電極10を形成す
ることにより、本例に係るCCD固体撮像素子の水平レ
ジスタを得る。
【0037】この水平レジスタにおける電荷転送領域1
のポテンシャル分布は、図4に示すものと同じであり、
図面上、右方向に関し、第2の転送電極10下及び第1
の転送電極5下にかけて下り階段状になる。そのため、
電荷転送の方向付けが行われることになり、図における
左から右への電荷転送方向に対して高効率の電荷転送が
可能になる。
【0038】上述のように、本例によれば、1層目の多
結晶シリコン膜3上にメタル又はメタルシリサイド膜4
を一部残して、第1の転送電極5を階段状に形成するよ
うにしたので、その後のP型不純物のイオン注入にて、
第1の転送電極5下に、転送方向に対して不純物の濃度
が異なる不純物拡散領域7(7a,7b,7c)を自己
整合的に形成することができる。
【0039】また、図2Bで示す工程において、フォト
レジスト膜8を、少なくとも第1の転送電極5の一方の
側壁(階段状に形成されている側壁)を覆う形にパター
ニングして、下層のゲート絶縁膜2を一部露出させた
後、P型の不純物を再び導入するようにしたので、第2
の転送電極10下にも、転送方向に対して不純物の濃度
が異なる不純物拡散領域7ca及び7cbを自己整合的
に形成することができる。
【0040】即ち、第1の転送電極5下の転送方向に対
する不純物濃度に差をつけて、第1の転送電極5下のポ
テンシャルを階段状に形成する場合において、第1の転
送電極5を形成した後に、上記不純物濃度差を自己整合
的に形成することができ、しかもこの第1の転送電極5
とフォトレジスト膜8によって第2の転送電極10下の
転送方向に対する不純物濃度に差をつけることができ、
第2の転送電極10下から第1の転送電極5下にかけて
のポテンシャルを電荷転送方向に対して下り階段状に形
成することができる。
【0041】このように、上記不純物濃度差を、転送電
極形成後に自己整合的に形成できるため、濃度差のある
不純物拡散領域7と転送電極(特に、第1の転送電極
5)との位置整合性がとれ、電荷転送素子、例えばCC
D固体撮像素子の微細化を、特性の劣化を招くことな
く、実現させることができる。
【0042】次に、上記実施例に係るいくつかの変形例
を図5〜図13に基いて説明する。
【0043】図5は、第1の変形例を示す工程図であ
る。この第1の変形例は、上記実施例とほぼ同じ工程を
踏むが、電荷転送領域1に導入する不純物が、N型不純
物であることで異なる。
【0044】即ち、図5Aに示すように、第1の転送電
極5における多結晶シリコン膜3上のメタル又はメタル
シリサイド膜4を一部エッチング除去して、第1の転送
電極5を階段状に形成する(この形成方法については、
上記実施例における図1A〜図1Cで示す製法を参
照)。
【0045】その後、電荷転送領域1の表面にN型の不
純物をイオン注入して、該電荷転送領域1の表面にN型
の不純物拡散領域11を形成する。このとき、不純物拡
散領域11中、多結晶シリコン膜3とメタルまたはメタ
ルシリサイド膜4が積層された部分に対応する不純物拡
散領域11aは、イオン注入される不純物が多結晶シリ
コン膜3とメタルまたはメタルシリサイド膜4及びゲー
ト絶縁膜2の3層の膜によって吸収され、またその注入
エネルギが吸収されるため、そのN型不純物濃度は電荷
転送領域1とほぼ同じになる。尚、この場合も上記イオ
ン注入の条件を選ぶことにより、電荷転送領域1への不
純物の導入を完全に阻止することができる。
【0046】また、不純物拡散領域11中、多結晶シリ
コン膜4のみが積層された部分に対応する不純物拡散領
域11bは、イオン注入される不純物が多結晶シリコン
膜3及びゲート絶縁膜2の2層の膜によって吸収され、
またその注入エネルギが吸収されるため、そのN型不純
物濃度は、電荷転送領域1の不純物濃度よりも比較的高
く、濃度ピークもシリコン表面から比較的深いところに
存在することになる。
【0047】一方、第1の転送電極5が形成されていな
い部分に対応する不純物拡散領域11cは、イオン注入
される不純物がゲート絶縁膜2のみによって吸収され、
またその注入エネルギが吸収されるだけであるため、そ
のN型不純物濃度は、不純物拡散領域11中、最も高く
なり、濃度ピークも最も深いところに存在することにな
る。
【0048】その結果、電荷転送領域1のポテンシャル
分布は、図6に示すように、不純物拡散領域11c下の
ポテンシャルが最も高く、次いで不純物拡散領域11b
下のポテンシャル、そして不純物拡散領域11a下のポ
テンシャルが最も低くなる。
【0049】次に、図5Bに示すように、全面にフォト
レジスト膜8を形成した後、露光・現像処理して、フォ
トレジスト膜8を少なくとも第1の転送電極5の一方の
側壁(図示の例では、階段状に形成されている左側の側
壁)を覆う形にパターニングする。また、このパターニ
ングによって、第1の転送電極5が形成されていない部
分のゲート絶縁膜2中、その一部、例えばほぼ左半分の
ゲート絶縁膜2の上面を露出させる。
【0050】その後、電荷転送領域1の表面に再びN型
の不純物をイオン注入する。このとき、第1の転送電極
5が形成されていない部分に対応する不純物拡散領域1
1c中、ゲート絶縁膜2が露出する部分に対応した領域
11cbのN型不純物濃度が更に高くなる。
【0051】その結果、電荷転送領域1のポテンシャル
分布は、図7に示すように、多結晶シリコン膜3とメタ
ルまたはメタルシリサイド膜4及びゲート絶縁膜2が積
層された部分に対応する不純物拡散領域11a下のポテ
ンシャルが最も低く、次いで多結晶シリコン膜3とゲー
ト絶縁膜2が積層された不純物拡散領域11b下のポテ
ンシャル、続いてフォトレジスト膜8とゲート絶縁膜2
が積層された部分に対応する不純物拡散領域11ca下
のポテンシャルの順に高くなり、そして、ゲート絶縁膜
2のみが形成された部分に対応する不純物拡散領域11
cb下のポテンシャルが最も高くなる。
【0052】尚、この場合においても、上記イオン注入
の条件として、電荷転送領域1の表面中、多結晶シリコ
ン膜3とメタル又はメタルシリサイド膜4が積層された
部分に対応する箇所に不純物が注入されないイオン注入
条件を選ぶことができる。
【0053】その後は、図5Cに示すように、即ち上記
実施例と同様に、上記フォトレジスト膜8を除去した
後、層間膜9を介して第2の転送電極10を形成するこ
とにより、第1の変形例に係るCCD固体撮像素子の水
平レジスタを得る。
【0054】この水平レジスタにおける電荷転送領域1
のポテンシャル分布は、図7に示すものと同じであり、
図面上、左方向に関し、第1の転送電極5下及び第2の
転送電極10下にかけて下り階段状になる。そのため、
図における右から左への電荷転送方向に対して高効率の
電荷転送が可能になる。
【0055】次に、図8は、第2の変形例を示す工程図
である。この第2の変形例は、上記実施例とほぼ同じ工
程を踏むが、電荷転送領域に不純物を導入する工程にお
いて、まず、P型の不純物を導入した後、N型の不純物
を導入することで異なる。
【0056】即ち、図8Aに示すように、第1の転送電
極5における多結晶シリコン膜3上のメタル又はメタル
シリサイド膜4を一部エッチング除去して、第1の転送
電極5を階段状に形成した後、電荷転送領域1の表面に
P型の不純物をイオン注入して、該電荷転送領域1の表
面にP型の不純物拡散領域7(7a,7b,7c)を形
成する(この形成方法については、上記実施例における
図1A〜図2Aで示す製法を参照)。尚、このときの電
荷転送領域1におけるポテンシャル分布を図9に示す。
【0057】次に、図8Bに示すように、全面にフォト
レジスト膜8を形成した後、露光・現像処理して、フォ
トレジスト膜8を少なくとも第1の転送電極5の他方の
側壁(図示の例では、右側の側壁)を覆う形にパターニ
ングする。また、このパターニングによって、第1の転
送電極5が形成されていない部分のゲート絶縁膜2中、
その一部、例えばほぼ右半分のゲート絶縁膜2の上面を
露出させる。
【0058】その後、電荷転送領域1の表面に今度はN
型の不純物をイオン注入する。このとき、上記P型の不
純物拡散領域7中、ゲート絶縁膜2が露出する部分及び
ゲート絶縁膜2上に多結晶シリコン膜3のみが積層され
た部分に対応した領域7ca及び7bのP型不純物濃度
が低くなる。
【0059】その結果、電荷転送領域1のポテンシャル
分布は、図10に示すように、多結晶シリコン膜3とメ
タルまたはメタルシリサイド膜4及びゲート絶縁膜2が
積層された部分に対応する不純物拡散領域7a下のポテ
ンシャルが最も高く、次いで多結晶シリコン膜3とゲー
ト絶縁膜2が積層された不純物拡散領域7b下のポテン
シャル、続いてゲート絶縁膜2のみが形成された部分に
対応する不純物拡散領域7ca下のポテンシャルの順に
低くなり、そして、フォトレジスト膜8とゲート絶縁膜
2が積層された部分に対応する不純物拡散領域7cb下
のポテンシャルが最も低くなる。
【0060】尚、この場合においても、上記イオン注入
の条件として、電荷転送領域1の表面中、多結晶シリコ
ン膜3とメタル又はメタルシリサイド膜4が積層された
部分に対応する箇所に不純物が注入されないイオン注入
条件を選ぶことができる。
【0061】その後は、図8Cに示すように、即ち上記
実施例と同様に、上記フォトレジスト膜8を除去した
後、層間膜9を介して第2の転送電極10を形成するこ
とにより、第2の変形例に係るCCD固体撮像素子の水
平レジスタを得る。
【0062】この水平レジスタにおける電荷転送領域1
のポテンシャル分布は、上記実施例の場合と同じであ
り、図面上、右方向に関し、第2の転送電極10下及び
第1の転送電極5下にかけて下り階段状になる。そのた
め、図における左から右への電荷転送方向に対して高効
率の電荷転送が可能になる。
【0063】次に、図11は、第3の変形例を示す工程
図である。この第3の変形例は、上記第2の変形例とほ
ぼ同じ工程を踏むが、電荷転送領域1に不純物を導入す
る工程において、まず、N型の不純物を導入した後、P
型の不純物を導入することで異なる。
【0064】即ち、図11Aに示すように、第1の転送
電極5における多結晶シリコン膜3上のメタル又はメタ
ルシリサイド膜4を一部エッチング除去して、第1の転
送電極5を階段状に形成する(この形成方法について
は、上記実施例における図1A〜図1Cで示す製法を参
照)。
【0065】その後、電荷転送領域1の表面にN型の不
純物をイオン注入して、該電荷転送領域1の表面にN型
の不純物拡散領域11(11a,11b,11c)を形
成する。この不純物拡散領域11の不純物濃度及び濃度
ピークの違いについては、図5で示す第1の変形例と同
じであるため、その詳細は省略する。尚、このときの電
荷転送領域におけるポテンシャル分布を図12に示す。
【0066】次に、図11Bに示すように、全面にフォ
トレジスト膜8を形成した後、露光・現像処理して、上
記第2の変形例の場合と同様に、フォトレジスト膜8を
少なくとも第1の転送電極5の他方の側壁(図示の例で
は、右側の側壁)を覆う形にパターニングする。
【0067】その後、電荷転送領域1の表面に今度はP
型の不純物をイオン注入する。このとき、上記N型の不
純物拡散領域11中、ゲート絶縁膜2が露出する部分及
びゲート絶縁膜2上に多結晶シリコン膜3のみが形成さ
れた部分に対応した領域11ca及び11bのN型不純
物濃度が低くなる。
【0068】その結果、電荷転送領域1のポテンシャル
分布は、図13に示すように、多結晶シリコン膜3とメ
タルまたはメタルシリサイド膜4及びゲート絶縁膜2が
積層された部分に対応する不純物拡散領域11a下のポ
テンシャルが最も低く、次いで多結晶シリコン膜3とゲ
ート絶縁膜2が積層された不純物拡散領域11b下のポ
テンシャル、続いてゲート絶縁膜2のみが形成された部
分に対応する不純物拡散領域11ca下のポテンシャル
の順に高くなり、そして、フォトレジスト膜8とゲート
絶縁膜2が積層された部分に対応する不純物拡散領域1
1cb下のポテンシャルが最も高くなる。
【0069】尚、この場合においても、上記イオン注入
の条件として、電荷転送領域1の表面中、多結晶シリコ
ン膜3とメタル又はメタルシリサイド膜4が積層された
部分に対応する箇所に不純物が注入されないイオン注入
条件を選ぶことができる。
【0070】その後は、図11Cに示すように、即ち上
記実施例と同様に、上記フォトレジスト膜8を除去した
後、層間膜9を介して第2の転送電極10を形成するこ
とにより、第3の変形例に係るCCD固体撮像素子の水
平レジスタを得る。
【0071】この水平レジスタにおける電荷転送領域1
のポテンシャル分布は、上記実施例の場合と同じであ
り、図面上、左方向に関し、第1の転送電極5下及び第
2の転送電極10下にかけて下り階段状になる。そのた
め、図における右から左への電荷転送方向に対して高効
率の電荷転送が可能になる。
【0072】上記実施例及び各変形例においては、1層
目の多結晶シリコン膜3上にメタル又はメタルシリサイ
ド膜4を形成することによって、ポリサイド構造の第1
の転送電極5を形成するようにしたが、上記多結晶シリ
コン膜3上に形成される膜としては、上記メタル又はメ
タルシリサイド膜4に限らず、多結晶シリコン膜3及び
ゲート絶縁膜2とエッチングレートの異なる膜であれば
どのような膜でもよい。
【0073】
【発明の効果】本発明に係る電荷転送素子の製法によれ
ば、転送電極下の転送方向に対する不純物濃度に差をつ
けて、該転送電極下のポテンシャルを階段状に形成する
場合において、上記不純物濃度差を、転送電極形成後に
自己整合的に形成でき、電荷転送効率の向上を容易に図
ることができる。
【図面の簡単な説明】
【図1】本実施例のCCD固体撮像素子における水平レ
ジスタの製法を示す工程図(その1)。
【図2】本実施例のCCD固体撮像素子における水平レ
ジスタの製法を示す工程図(その2)。
【図3】図2Aで示す1回目の不純物導入後における電
荷転送領域のポテンシャル図。
【図4】図2Bで示す2回目の不純物導入後における電
荷転送領域のポテンシャル図。
【図5】本実施例の第1の変形例に係る製法を示す工程
図。
【図6】図5Aで示す1回目の不純物導入後における電
荷転送領域のポテンシャル図。
【図7】図5Bで示す2回目の不純物導入後における電
荷転送領域のポテンシャル図。
【図8】本実施例の第2の変形例に係る製法を示す工程
図。
【図9】図8Aで示す1回目の不純物導入後における電
荷転送領域のポテンシャル図。
【図10】図8Bで示す2回目の不純物導入後における
電荷転送領域のポテンシャル図。
【図11】本実施例の第3の変形例に係る製法を示す工
程図。
【図12】図11Aで示す1回目の不純物導入後におけ
る電荷転送領域のポテンシャル図。
【図13】図11Bで示す2回目の不純物導入後におけ
る電荷転送領域のポテンシャル図。
【図14】CCD固体撮像素子の一般的構成を示す概略
平面図。
【図15】従来例に係る水平レジスタの構成図及びポテ
ンシャル図。
【図16】他の従来例に係る水平レジスタの構成図及び
ポテンシャル図。
【図17】提案例に係る水平レジスタの製法を示す工程
図。
【符号の説明】
1 電荷転送領域 2 ゲート絶縁膜 3 多結晶シリコン膜 4 メタル又はメタルシリサイド膜 5 第1の転送電極 7(7a,7b,7c,7ca,7cb) 不純物拡散
領域 8 フォトレジスト膜 9 層間膜 10 第2の転送電極 11(11a,11b,11c,11ca,11cb)
不純物拡散領域

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 第1導電型の電荷転送領域上に絶縁膜を
    介して1層目の半導体膜と第1のレジスト膜を順次積層
    した後、パターニングして第1の転送電極を形成する工
    程と、 上記半導体膜上の第1のレジスト膜を一部パターニング
    して、上記半導体膜及び上記第1のレジスト膜からなる
    積層膜を階段状に形成する工程と、 上記電荷転送領域の表面に第2導電型の不純物を導入す
    る第1の不純物導入工程と、 全面に第2のレジスト膜を形成した後、該第2のレジス
    ト膜を少なくとも上記第1の転送電極の一方の側壁を覆
    う形にパターニングして、下層の絶縁膜を一部露出させ
    る工程と、 上記電荷転送領域の表面に第2導電型の不純物を導入す
    る第2の不純物導入工程と、 上記第2のレジスト膜を除去した後、全面に層間膜を選
    択的に形成し、その後、全面に2層目の半導体膜を形成
    した後、パターニングして第2の転送電極を形成する工
    程とを有することを特徴とする電荷転送素子の製法。
  2. 【請求項2】 上記第1及び第2の不純物導入工程に
    て、第1導電型の不純物を導入することを特徴とする請
    求項1記載の電荷転送素子の製法。
  3. 【請求項3】 上記第2のレジスト膜を形成した後、該
    第2のレジスト膜を少なくとも上記第1の転送電極の他
    方の側壁を覆う形にパターニングして、下層の絶縁膜を
    一部露出させ、その後の第2の不純物導入工程にて、第
    1導電型の不純物を導入することを特徴とする請求項1
    記載の電荷転送素子の製法。
  4. 【請求項4】 上記第1の不純物導入工程にて第1導電
    型の不純物を導入し、上記第2の不純物導入工程にて第
    2導電型の不純物を導入することを特徴とする請求項3
    記載の電荷転送素子の製法。
  5. 【請求項5】 上記第1のレジスト膜として、メタル又
    はメタルシリサイド膜を用いることを特徴とする請求項
    1、2、3、又は4記載の電荷転送素子の製法。
JP4029742A 1992-02-17 1992-02-17 電荷転送素子の製法 Pending JPH05226378A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4029742A JPH05226378A (ja) 1992-02-17 1992-02-17 電荷転送素子の製法
US08/018,389 US5401679A (en) 1992-02-17 1993-02-17 Method of manufacturing charge transfer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4029742A JPH05226378A (ja) 1992-02-17 1992-02-17 電荷転送素子の製法

Publications (1)

Publication Number Publication Date
JPH05226378A true JPH05226378A (ja) 1993-09-03

Family

ID=12284559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4029742A Pending JPH05226378A (ja) 1992-02-17 1992-02-17 電荷転送素子の製法

Country Status (2)

Country Link
US (1) US5401679A (ja)
JP (1) JPH05226378A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286409A (ja) * 1999-03-18 2000-10-13 Hyundai Electronics Ind Co Ltd 固体撮像素子およびその製造方法
JP2002208692A (ja) * 2001-01-12 2002-07-26 Sony Corp 固体撮像素子
JP2005174965A (ja) * 2003-12-05 2005-06-30 Nec Kyushu Ltd 電荷転送装置およびその製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3119586B2 (ja) * 1996-06-28 2000-12-25 日本電気株式会社 電荷転送装置及びその製造方法
KR100259084B1 (ko) * 1997-07-25 2000-06-15 김영환 고체촬상소자및이의제조방법
US6121158A (en) * 1997-08-13 2000-09-19 Sony Corporation Method for hardening a photoresist material formed on a substrate
JP4433528B2 (ja) * 1998-12-08 2010-03-17 ソニー株式会社 固体撮像素子及びその製造方法
JP2001044416A (ja) * 1999-07-28 2001-02-16 Sony Corp 電荷転送装置及び固体撮像装置
US7807514B2 (en) * 2006-04-26 2010-10-05 Eastman Kodak Company CCD with improved charge transfer
JP2013042074A (ja) 2011-08-19 2013-02-28 Toshiba Corp 固体撮像装置および固体撮像装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE253704C (ja) *
US4087832A (en) * 1976-07-02 1978-05-02 International Business Machines Corporation Two-phase charge coupled device structure
US4613402A (en) * 1985-07-01 1986-09-23 Eastman Kodak Company Method of making edge-aligned implants and electrodes therefor
US4814844A (en) * 1986-12-12 1989-03-21 The United States Of America As Represented By The Secretary Of The Air Force Split two-phase CCD clocking gate apparatus
US5065203A (en) * 1988-07-07 1991-11-12 Tektronix, Inc. Trench structured charge-coupled device
JP2976585B2 (ja) * 1991-05-10 1999-11-10 ソニー株式会社 半導体装置の製造方法
US5298448A (en) * 1992-12-18 1994-03-29 Eastman Kodak Company Method of making two-phase buried channel planar gate CCD
US5292682A (en) * 1993-07-06 1994-03-08 Eastman Kodak Company Method of making two-phase charge coupled device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286409A (ja) * 1999-03-18 2000-10-13 Hyundai Electronics Ind Co Ltd 固体撮像素子およびその製造方法
JP2002208692A (ja) * 2001-01-12 2002-07-26 Sony Corp 固体撮像素子
JP2005174965A (ja) * 2003-12-05 2005-06-30 Nec Kyushu Ltd 電荷転送装置およびその製造方法

Also Published As

Publication number Publication date
US5401679A (en) 1995-03-28

Similar Documents

Publication Publication Date Title
US7345703B2 (en) CMOS image sensor including photodiodes having different depth according to wavelength of light
US8541825B2 (en) Image sensor with improved charge transfer efficiency and method for fabricating the same
US20220344383A1 (en) Backside structure for image sensor
US20090075417A1 (en) Solid-state imaging device and method for producing the same
US20040183086A1 (en) Semiconductor apparatus and method for fabricating the same
US5895944A (en) Charge coupled device image sensor and method of driving the same
JP2004080030A (ja) Cmosイメージセンサ及びその製造方法
JPH05226378A (ja) 電荷転送素子の製法
JP2874668B2 (ja) 固体撮像装置の製造方法
US5210049A (en) Method of making a solid state image sensor
US6472699B1 (en) Photoelectric transducer and manufacturing method of the same
EP0075924A2 (en) Solid state image pick-up device having a high resolution and a high sensitivity
US6987294B2 (en) Charge-coupled device and method of fabricating the same
JP2912533B2 (ja) 固体撮像装置
JPS6312162A (ja) 半導体装置およびその製造方法
US7045872B2 (en) Semiconductor light receiving device and manufacturing method for the same
JP2959504B2 (ja) 固体撮像装置の製造方法
JP2006228762A (ja) 電荷転送素子及びその製造方法
WO2011155182A1 (ja) 固体撮像素子
JP4443894B2 (ja) 固体撮像素子の製造方法
JP2005191400A (ja) 固体撮像素子及び固体撮像素子の製造方法
US20070161144A1 (en) Method for Manufacturing CMOS Image Sensor
JPS62269355A (ja) 固体撮像素子
JPH05145056A (ja) 固体撮像素子
JPH06296008A (ja) 固体撮像素子の製造方法