JP2006228762A - 電荷転送素子及びその製造方法 - Google Patents

Abstract

【課題】 固体撮像素子の撮像部を構成した場合などに、露光装置の精度に関わらず、電荷読み出し特性のばらつきが小さく、生産性よく低コストで生産でき、撮像部の小型化や高画素数化や高感度化などが可能になる電荷転送素子及びその製造方法を提供する。
【解決手段】 基板１０上の、後にフォトセンサｎ型層１５を形成する領域にカバー膜５１を形成し、これを位置基準にしてセル間分離層２０を形成する。次にカバー膜５１に接して下部電極材料層５３を形成し、転送電極４の位置と形状を確定する。次にカバー膜５１に側壁を設けた状態でイオン注入し、カバー膜５１にセルフアラインで転送ＣＣＤｎ型層１８を形成する。下部電極材料層５３に主電極材料層５６を積層して転送電極４を完成後、カバー膜５１を除去し、今度は転送電極４をマスクとしてイオン注入し、フォトセンサｎ型層１５を形成する。ｎ型層１８とｎ型層１５との間のｐ型層を電荷読み出し部１７とする。
【選択図】 図１

Description

本発明は、固体撮像素子などを構成する電荷転送素子及びその製造方法に関するものであり、より詳しくは、電荷転送電極などの電荷転送部がセルフアラインで形成される電荷転送素子及びその製造方法に関するものである。

エリアセンサなどに用いられるＣＣＤ（Charge Coupled Device；電荷結合素子）固体撮像素子などの撮像部は、光電変換部や電荷転送部などで構成されている。その電荷転送部は、電荷転送電極、電荷転送路、電荷読み出し部、およびチャネルストッパなどで構成されている。

図２および図９は、ＣＣＤ固体撮像素子の撮像部の構造を示す説明図である。図２は撮像部の要部を示す上面図であり、図９は単位画素近傍を拡大して示す断面図である。なお、図２では、わかりやすくするために、転送電極１０４の上面より上部にある部材、例えば遮光膜などは図示を省略している。

図２に示すように、ＣＣＤ固体撮像素子の撮像部では、複数の光電変換部１が、例えば水平方向および垂直方向にマトリックス状に配置されており、各光電変換部１を中心として単位セル（単位画素）が構成されている。各光電変換部１の周囲の電荷転送部２には、信号電荷を垂直方向に転送する垂直転送部３を構成する転送電極１０４が形成されている。

図９に示すように、撮像部の単位画素では、例えば、ｎ型シリコン基板１０の表面にゲート絶縁膜１１が形成され、その下部のシリコン基板１０に基準ｐ型層１２が形成され、さらにその下方深部にバリアｐ型層１３が形成されている。

図９の中央に示す光電変換部１は、フォトセンサｐ型層１１４、フォトセンサｎ型層１１５および深部フォトセンサｎ型層１１６によって構成されている。光電変換部１の左側の垂直転送部３では、転送電極１０４の下部に電荷転送路６をなす転送ＣＣＤｎ型層１１８が形成され、その右側には電荷読み出し部１１７が設けられ、左側にはチャネルストッパであるセル分離ｐ型層１２０が形成されている。転送電極１０４は電荷読み出し電極も兼ねている。なお、転送ＣＣＤｎ型層１１８は、左側に隣接する単位セルの光電変換部１とセル分離ｐ型層１２０によって電気的に分離され、また、転送ＣＣＤｎ型層１１８の下部には、電荷の漏えいを防止する転送ＣＣＤｐ型層１１９が形成されている。

転送電極１０４の側面および上面には、絶縁膜２３を挟んで、光電変換部１の上方の領域を開口しつつ、電荷転送部２を入射光から遮蔽する遮光膜２４が形成されている。光電変換部１のゲート絶縁膜１１および電荷転送部２の遮光膜２４の上部には、パッシベーション膜２５、平坦化膜２６、画素カラーフィルタ２７および画素マイクロレンズ２８などが設けられている。

図２および図９に示した撮像部では、受光時に光電変換部１のフォトセンサｎ型層１１５に蓄積された信号電荷（電子）は、転送電極１０４に印加される読み出し電圧によって、電荷読み出し部１１７を通じて電荷転送路６の転送ＣＣＤｎ型層１１８へ引き出され、この後、転送電極１０４に印加されるクロック信号によって垂直転送部３を垂直方向に転送され、さらに図示省略した水平転送部を水平方向に転送された後、図示省略した増幅器によって出力信号に変換される。

図１０は、上記のＣＣＤ固体撮像素子の撮像部の作製工程のフローを示す断面図である。なお、図１０は、図９と同じ位置における断面図である。

初めに、図１０（ａ）に示すように、ｎ型シリコン基板１０に基本となる不純物拡散層を形成する。すなわち、まず、ｎ型シリコン基板１０の表面に熱酸化法によって酸化シリコン膜からなるゲート絶縁膜１１を形成する。あるいは、表面酸化膜を形成した後、その上にＣＶＤ法（化学的気相成長法）によって窒化シリコン膜と酸化シリコン膜とを順次積層して、ゲート絶縁膜１１を形成してもよい。

そして、ゲート絶縁膜１１を通じて１０〜２００ｋｅＶの注入エネルギーによるイオン注入を行って、表面付近に基準ｐ型層１２を形成し、さらに、１〜１０ＭｅＶの注入エネルギーによるイオン注入を行って、深部にバリアｐ型層１３を形成する。バリアｐ型層１３の最下部の深さは、シリコン基板１０の表面から１〜１０μｍ程度である。

次に、図１０（ｂ）に示すように、垂直転送部３を構成する各不純物拡散層１１８〜１２０を形成する。まず、転送ＣＣＤｎ型層１１８を形成する領域以外を被覆するレジストパターンをフォトリソグラフィによって形成し、これをマスクとして５０〜５００ｋｅＶの注入エネルギーによるイオン注入を行って転送ＣＣＤｎ型層１１８形成し、５０〜５００ｋｅＶの注入エネルギーによるイオン注入を行って転送ＣＣＤｐ型層１１９を形成する。

続いて、セル分離ｐ型層１２０を形成する領域以外を被覆するレジストパターンをフォトリソグラフィによって形成し、これをマスクとして１０ｋｅＶ〜３ＭｅＶの注入エネルギーによるイオン注入を行い、セル分離ｐ型層１２０を形成する。セル分離ｐ型層１２０の幅は、例えば０．２〜０．３μｍである。

通常、電荷読み出し部１１７は、基準ｐ型層１２をそのまま用いてを構成するので、電荷読み出し部１１７を形成するためのイオン注入は行わない。

次に、図１０（ｃ）に示すように、転送電極１０４を形成する。まず、シリコン基板１０の上部全面にＣＶＤ法などによって電極材料層を形成する。続いて、その上に転送電極１０４と同じパターンのレジストパターンをフォトリソグラフィによって形成し、これをマスクとして電極材料層をエッチングして、転送電極１０４を形成する。

次に、図１０（ｄ）に示すように、光電変換部１を構成する不純物拡散層を形成する。まず、深部フォトセンサｎ型層１０６を形成する領域以外を被覆するレジストパターンをフォトリソグラフィによって形成し、このレジストパターンをマスクとして、２００ｋｅＶ〜３ＭｅＶの注入エネルギーによるイオン注入を行って深部フォトセンサｎ型層１０６を形成する。次に、不純物拡散層１１４と１１５を形成する領域以外を被覆するレジストパターンをフォトリソグラフィによって形成し、このレジストパターンをマスクとして、５〜４０ｋｅＶの注入エネルギーによるイオン注入を行ってフォトセンサｐ型層１１４を形成し、１００ｋｅＶ〜１ＭｅＶの注入エネルギーによるイオン注入を行ってフォトセンサｎ型層１１５を形成する。さらに、別のレジストパターンを形成し、これをマスクとして２００ｋｅＶ〜３ＭｅＶの注入エネルギーによるイオン注入を行い、深部フォトセンサｎ型層１６を形成する。

この後、シリコン基板１０の上部全面にＣＶＤ法などによって酸化シリコンなどからなる絶縁膜２３を形成した後、転送電極１０４の側面および上面に遮光膜２４をパターニングして形成する。そしてその上に、パッシベーション膜２５、平坦化膜２６、画素カラーフィルタ２７および画素マイクロレンズ２８などを形成し、図９に示したＣＣＤ固体撮像素子の撮像部の作製を終了する。

上記のように、撮像部を構成する各部材は、フォトリソグラフィによって作製されたレジストパターンをマスクとして、イオン注入やエッチングによって形成される。各フォトリソグラフィ工程では、フォトマスクを用いて露光パターンが形成されるが、この際、露光装置の精度に依存して、少なくとも数十ｎｍ程度の位置合わせずれが発生する。この位置合わせずれは、ＣＣＤ固体撮像装置を高性能化あるいは小型化する妨げになる。

例えば、フォトセンサｎ型層１１５の端部の位置と転送電極１０４の端部の位置がずれると、受光面積がばらつくばかりでなく、転送電極１０４への印加電圧によって電荷読み出し部１１７に生じるゲート電界がばらつき、結果として、読み出し部１１７を通じて信号電荷を取り出す際に転送電極１０４に印加する読み出し電圧がばらつくことになる。

そこで、後述する特許文献１などでは、光電変換部１を構成するフォトセンサｐ型層１１４およびフォトセンサｎ型層１１５が、転送電極１０４をマスクとするイオン注入によって形成される固体撮像装置が提案されている。この方法によれば、フォトセンサｎ型層１１５は転送電極１０４に対しセルフアラインで形成されるので、図１０（ｄ）に示すように、フォトセンサｐ型層１１４およびフォトセンサｎ型層１１５の端部の位置と、転送電極１０４の端部の位置とは自動的に一致する。この結果、読み出し電圧や受光面積のばらつきは減少し、位置ずれに対するマージンをとって設計する必要がないので、基板面を有効に活用して、素子の小型化や高画素数化や高感度化などを実現することができる。また、高価な装置による面倒な位置合わせが不要になるので、生産性を向上させ、コストを低下させることができる。

特開２０００−１５０８５７(第２−４、６及び７頁、図１、９及び１０)

しかしながら、特許文献１などで実現されているセルフアライン化は、フォトセンサｎ型層１１５と転送電極１０４との位置合わせに限られ、垂直転送部３を構成する各不純物拡散層１１７〜１２０と、転送電極１０４あるいはフォトセンサｎ型層１１５との位置合わせは、露光装置の精度に依存するフォトマスクによる位置合わせのままである。

近年、ＣＣＤに代表される固体撮像素子は、画素数の増大と装置の小型化が著しく進展し、それにともなって単位画素の光電変換部１の面積が縮小されている。このような固体撮像素子の小型化の流れの中で、露光装置による位置合わせに含まれる数十ｎｍの合わせ誤差は、微細セル構造の実現の妨げになっている。

例えば、転送ＣＣＤｎ型層１１８と転送電極１０４との位置がずれると、電荷読み出し部１１７の幅（チャネルの長さ）がばらつき、電荷読み出し部１１７においてゲート電界が作用する位置がばらつくので、読み出し電圧などの読み出し特性がばらつくことになる。

また、位置ずれに対するマージンをとって、不純物拡散層１１７〜１２０と、転送電極１０４あるいはフォトセンサｎ型層１１５との配置を設計する必要があるので、基板面に有効に利用できない領域が生じ、小型化や高画素数化や高感度化などの妨げになる。

本発明は、このような状況に鑑みてなされたものであって、その目的は、例えば固体撮像素子の撮像部を構成した場合などに、露光装置の精度に関わらず、電荷読み出し特性のばらつきが小さく、生産性よく低コストで生産でき、また、撮像部の小型化や高画素数化や高感度化などが可能になる電荷転送素子及びその製造方法を提供することにある。

即ち、本発明は、半導体基体の電荷転送路上にゲート絶縁膜を介して電荷転送電極が配置された電荷転送部を有する電荷転送素子において、
電荷転送方向に直交する断面方向において、前記電荷転送電極下部の前記電荷転送路 をなす第１導電型領域の両側に第２導電型領域が形成され、前記第１導電型領域と前記 電荷転送電極の各端面との間に存在する前記第２導電型領域のそれぞれの幅が、前記電 荷転送電極の前記各端面の位置を基準にして規定されている
ことを特徴とする、電荷転送素子に係わるものであり、また、前記電荷転送素子の製造方法であって、
前記半導体基体の第２導電型領域上に前記ゲート絶縁膜に接して第１マスク材料層を 形成する工程と、
前記第１マスク材料層をパターニングして第１マスク層を形成する工程と、
前記半導体基体上の全面に第２マスク材料層を形成する工程と、
前記第２マスク材料層をエッチバックして、前記第１マスク層の非マスク領域側の側 面に第２マスク層を形成する工程と、
前記第１マスク層と前記第２マスク層とをマスクとして、前記半導体基体の前記第２ 導電型領域にイオン注入を行って、前記電荷転送路の前記第１導電型領域を形成する工 程と、
前記第２マスク層を除去する工程と、
前記半導体基体上の全面に電極材料層を積層する工程と、
前記電極材料層のうち、前記第１マスク層の上に存在する部分を除去して、前記第１ マスク層に接してその非マスク領域に前記電荷転送電極を形成する工程と、
前記第１マスク層を除去する工程と
を有する、電荷転送素子の製造方法に係わるものである。

例えば、前記第２導電型領域の両端の位置を露光マスクを用いた２回の露光工程で決定すると、露光装置のマスクの位置合わせずれに起因する位置ずれが多かれ少なかれ必然的に生じ、前記第２導電型領域の幅に誤差を生じる。上記の「前記第２導電型領域のそれぞれの幅が、前記電荷転送電極の前記各端面の位置を基準にして規定されている」の「規定されている」とは、マスクの位置合わせずれのような外来的な誤差要因が介入する余地がないことを意味する。具体的には、金型による成形によって同一幅を持つ部材が製造されるような場合を意味する。なお、例えば、イオン注入後のアニール処理による拡散によって前記第１導電型領域と前記第２導電型領域との境界が曖昧になる場合であっても、拡散前の状態で上記の条件が成り立つなら、これも本発明の範囲に含まれるものとする。

本発明の電荷転送素子の製造方法によれば、
前記半導体基体の第２導電型領域上に前記ゲート絶縁膜に接して第１マスク材料層を 形成する工程と、
前記第１マスク材料層をパターニングして第１マスク層を形成する工程と
によって前記第１マスク層を形成し、この前記第１マスク層を位置基準にして、全ての部材をセルフアラインで高精度に位置決めして形成する。

例えば、前記電荷転送路の前記第１導電型領域は、
前記半導体基体上の全面に第２マスク材料層を形成する工程と、
前記第２マスク材料層をエッチバックして、前記第１マスク層の非マスク領域側の側 面に第２マスク層を形成する工程と
によって、前記第１マスク層の側面に前記第２マスク層を側壁（サイドウオール）として形成し、
前記第１マスク層と前記第２マスク層とをマスクとして、前記半導体基体の前記第２ 導電型領域にイオン注入を行って形成する。
従って、前記第２マスク層の幅（前記第２マスク材料層の厚さ）をＷとすると、前記第１導電型領域は、隣り合う２つの前記第１マスク層に挟まれ、各前記第１マスク層の端面からそれぞれ幅Ｗだけ内側に離れた位置を両端として、その間に形成される。

また、前記電荷転送電極は、前記第２マスク層を除去した後、
前記半導体基体上の全面に電極材料層を積層する工程と、
前記電極材料層のうち、前記第１マスク層の上に存在する部分を除去して、前記第１ マスク層に接してその非マスク領域に前記電荷転送電極を形成する。
従って、前記電荷転送電極は、隣り合う２つの前記第１マスク層に挟まれ、各前記第１マスク層の端面の位置を両端として、その間に形成される。

以上の結果、本発明の製造方法によって作製される電荷転送素子では、前記電荷転送電極の下部に、その各端面の位置から前記第１導電型領域の各端部まで、幅Ｗの領域が前記第２導電型領域として残される。前記第２導電型領域の幅は、前記第１導電型領域を形成する前記イオン注入の方向を前記半導体基体の面に直交する方向から傾けることで、幅Ｗから所定の大きさだけ変更することもできる。また、前記第２導電型領域における不純物濃度は、前記半導体基体の第２導電型領域の不純物濃度のままであってもよいし、イオン注入などによって変更されていてもよい。重要であるのは、前記電荷転送電極に対する前記第２導電型領域の相対位置が、マスクの位置合わせずれなどを含まないセルフアラインの方法で正確に定められ、その幅が、前記第２マスク層の幅（前記第２マスク材料層の厚さ）Ｗによって精度よく制御されていることである。このため、前記第２導電型領域を電荷読み出し部として用いれば、読み出し電圧などの読み出し特性のばらつきの小さい電荷転送素子を構成することができる。

また、前記電荷転送電極、前記第１導電型領域及び前記第２導電型領域がセルフアラインで形成され、マスクの位置合わせずれなどが入り込む余地がないため、位置ずれに対するマージンを取ってこれらの配置を設計する必要がなく、基板面を最大限に有効に利用することができ、素子の小型化や高密度集積化が可能である。また、高価な装置による面倒な位置合わせが不要になるので、生産性を向上させ、コストを低下させることができる。

本発明の電荷転送素子は、本発明の電荷転送素子の製造方法によって作製される電荷転送素子であって、上述したように、その製造方法に対応した特徴ある構造を有している。

多くの電荷転送素子では、電荷転送路をなす第１導電型領域の両側に、信号電荷発生源から電荷転送路へ信号電荷を取り込む電荷読み出し部や、半導体基体中の他の領域から電荷転送路を電気的に分離するチャネルストッパが必要である。本発明の電荷転送素子では、前記第２導電型領域を前記電荷読み出し部及び／又は前記チャネルストッパとして用いることができる。この際、前記第１導電型領域の両側に左右対称に前記チャネルストッパを設けることができる。また、前記第１導電型領域を形成する前記イオン注入の方向を前記半導体基体の面に直交する方向から傾けることで、前記第２導電型領域の幅を幅Ｗから所定の大きさだけ変更し、一方の前記第２導電型領域を前記チャネルストッパとし、他方の前記第２導電型領域を前記電荷読み出し部とすることもできる。

また、前記電荷転送電極の下部に前記電荷読み出し部や前記チャネルストッパを設けることができるので、前記電荷転送電極の下部外側の領域に前記電荷読み出し部や前記チャネルストッパを設ける必要がなく、前記電荷転送電極の端面直下の外側に例えばフォトセンサなどの電荷出力型の機能素子を直接配置することができる。このため、前記電荷転送電極をマスクとするイオン注入によって、前記フォトセンサなどを構成する不純物拡散層をセルフアラインで形成することができる。このようにすれば、すべての部材がセルフアラインで高精度に配置されたＣＣＤ固体撮像素子などを形成することができる。

本発明の電荷転送素子において、
前記電荷転送電極が固体撮像素子の光電変換部と接するように形成され、
前記両側の第２導電型領域のうち、一方の第２導電型領域が電荷読み出し部として設 けられると共に、他方の第２導電型領域がチャネルストッパとして形成され、
前記光電変換部の第１導電型領域に発生した信号電荷が、前記電荷読み出し部を通じ て前記電荷転送路に取り出され、
前記電荷転送路は、前記チャネルストッパによって、隣接する単位セルの光電変換部 と電気的に分離されるように構成されているのがよい。この際、前記光電変換部の前記第１導電型領域の一方の端部が、前記電荷転送電極の端面直下で前記電荷読み出し部と接し、その他方の端部が、隣接する単位セルの電荷転送路の電荷転送電極の端面直下で、隣接する単位セルのチャネルストッパと接するのがよい。

このようにすると、前述したように、すべての部材、とりわけ前記電荷読み出し部が前記電荷転送電極に対しセルフアラインで正確な相対位置に配置されたＣＣＤ固体撮像素子の撮像部を形成することができ、読み出し電圧などの読み出し特性のばらつきの小さいＣＣＤ固体撮像素子を得ることができる。また、マスクの位置合わせ誤差などが入り込む余地がないため、受光面積のばらつきの小さいＣＣＤ固体撮像素子を得ることができる。そして、位置ずれに対するマージンをとって配置を設計する必要がなく、基板面を最大限に有効に利用することができ、素子の小型化や高画素数化や高感度化を実現することが可能である。また、高価な装置による面倒な位置合わせが不要になるので、生産性を向上させ、コストを低下させることができる。

また、前記電荷転送電極が、主電極層と、この主電極層の側面及び底面を囲む下部電極層とからなるのがよい。このように前記電荷転送電極を、主たる導電性を担う前記主電極層と、イオン注入を阻害しない程度に薄く、前記電荷転送電極の形成位置と形状を規定する前記下部電極層とに分け、下部電極層の構成材料層である下部電極材料層を全工程の初期のうちに形成するのがよい。このようにして、転送電極４の基本形状を加工工程の初期に形成することで、前記第１マスク層が後の加工工程において変形などを受ける前に、形成時の形状を維持した前記第１マスク層を用いて、転送電極４の形成位置と形状を正確に定めることができる。また、後の加工工程における損傷を未然に防止して、損傷の少ない前記ゲート絶縁膜を転送電極４のゲート絶縁膜として用いることができる。

また、隣り合う前記電荷転送電極が間隙を挟んで互いに対向し、この間隙に電極間絶縁膜が配されているのがよい。これは、いわゆる単層構造の電荷転送電極である。本発明には、構造が単純な単層構造の電荷転送電極がよく適合する。但し、電極構造はこれに限定されるものではなく、例えば二層構造のものであってもよい。

本発明の電荷転送素子の製造方法において、
前記第１マスク層を形成する工程の後に、
前記半導体基体上の全面に下部電極材料層を形成する工程
を行い、次に前記半導体基体上に前記下部電極材料層を介して前記第２マスク層を形成する工程を行った後、
前記第１マスク層と、前記第１マスク層の側面に形成された前記下部電極材料層と、 前記第２マスク層とをマスクとして前記半導体基体へイオン注入することによって、前 記電荷転送路の前記第１導電型領域を形成する工程
を行い、次に前記第２マスク層を除去する工程を行った後、
前記半導体基体上の全面に前記下部電極材料層に積層して、主電極材料層を形成する 工程と、
前記下部電極材料層および前記主電極材料層のうち、前記第１マスク層の上に存在す る部分を除去し、前記第１マスク層に接してその非マスク領域に前記電荷転送電極を形 成する工程
とを行い、次に前記第１マスク層を除去する工程を行うのがよい。

また、前記第１マスク層を形成した後、この第１マスク層の非マスク領域の一部を被覆する第３マスク層を形成し、前記第１マスク層と前記第３マスク層をマスクとしてイオン注入を行うことによって、前記半導体基体の前記第２導電型領域に第２導電型のチャネルストッパを形成するのがよい。このようにすると、前記チャネルストッパの一方の端部も前記第１マスク層ひいては前記電荷転送電極の端面に対しセルフアラインで形成することができ、次に述べるように、同じく前記電荷転送電極の端面に対しセルフアラインで形成される光電変換部の第１導電型領域との重なりを防止することができる。

また、請求項２に記載した光電変換部に形成した前記第１マスク層を除去する工程の後に、前記電荷転送電極をマスクとして前記半導体基体の前記第２導電型領域へイオン注入を行うことによって、前記光電変換部の第１導電型領域を形成して、請求項２に記載した固体撮像素子を形成するのがよい。このようにすると、前述した、すべての部材が前記電荷転送電極に対しセルフアラインで正確な相対位置に配置されたＣＣＤ固体撮像素子の撮像部を形成することができる。その効果は前述した通りである。この際、前記光電変換部の第１導電型領域を形成する前記イオン注入の方向を前記半導体基体の面に直交する方向から傾けることで、前記電荷読み出し部の幅を幅Ｗから所定の大きさだけ変更することもできる。

また、前記第１マスク層を、前記下部電極材料との加工上の選択比が大きい材料によって形成するのがよい。これは、前記電荷転送電極を形成後、不要になった前記第１マスク層を除去する際に、前記電荷転送電極が損傷を受けるのを未然に防ぐためである。例えば、前記下部電極材料層が多結晶シリコンからなる場合には、前記第１マスク層の材料として酸化シリコンなどが好適である。

また、前記第２マスク層を、前記下部電極材料との加工上の選択比が大きい材料によって形成するのがよい。これは、前記下部電極材料層をエッチングストッパとして、前記第２マスク層の構成材料層をエッチバックして、前記第２マスク層を形成するためである。例えば、前記下部電極材料層が多結晶シリコンからなる場合には、前記第２マスク層の構成材料として酸化シリコンなどを用いるのがよい。

次に、本発明の好ましい実施の形態を図面参照下に具体的かつ詳細に説明する。

実施の形態１
実施の形態１では、本発明の電荷転送素子の例として光電変換部を備えたＣＣＤ固体撮像素子およびその製造方法について図１〜６を用いて説明する。本実施の形態は、主として、請求項１〜３に記載した電荷転送素子および請求項６および７に記載したその製造方法に対応する。

図１と図２は、実施の形態１に基づくＣＣＤ固体撮像素子の撮像部の構造を示す説明図である。図２は撮像部の要部を示す上面図であり、図１は単位画素近傍を拡大して示す上面図（ａ）と、上面図（ａ）に１ｂ−１ｂ線で示した位置におけ断面図（ｂ）とである。なお、図２と図１（ａ）では、わかりやすくするため、転送電極４の上面より上部にある部材、例えば遮光膜などは図示を省略している。

図２および図１（ａ）に示すように、ＣＣＤ固体撮像素子の撮像部では、複数の光電変換部１が、例えば、水平方向および垂直方向にマトリックス状に配置されており、各光電変換部１を中心として単位セル（単位画素）が構成されている。各光電変換部１の周囲の電荷転送部２には、信号電荷を垂直方向に転送する垂直転送部３を構成する、例えば単層構造の転送電極４が形成され、転送電極４同士の間は電極間絶縁膜５によって絶縁されている。

図２は、転送電極４が、電極間の配線と一体化し、水平方向に配置された複数の単位画素間に延伸された形状を有する例を示している。転送電極に印加されるクロック信号には、２相クロック信号や４相クロック信号などがあるが、図２は、転送電極４が４つを１組として４相クロック信号によって駆動される例を示している。

図１（ｂ）に示すように、前記半導体基体であるｎ型シリコン基板１０では、表面にゲート絶縁膜１１が形成され、その直下部には第２導電型領域である基準ｐ型層１２が形成され、さらにその下方深部にバリアｐ型層１３が形成されている。ただし、基準ｐ型層１２は、形成後のイオン注入によって多くの領域で不純物濃度や導電型が変更され、電荷読み出し部１７を形成する基準ｐ型層１２だけが残されている。

図１（ｂ）の中央に示す光電変換部１は、フォトセンサｐ型層１４、前記光電変換部の第１導電型領域であるフォトセンサｎ型層１５および深部フォトセンサｎ型層１６によって構成されている。基板１０の厚さ方向において、フォトセンサｐ型層１４とフォトセンサｎ型層１５とは、基準ｐ型層１２が形成されていた領域で連続的につながり、基準ｐ型層１２形成領域下方に形成された深部フォトセンサｎ型層１６は、フォトセンサｎ型層１５と一部が重なるように形成されている。基板１０の面方向において、深部フォトセンサｎ型層１６はフォトセンサｎ型層１５よりも内側にやや小さく作られている。

光電変換は、フォトセンサｎ型層１５および深部フォトセンサｎ型層１６の全域で行われるが、短波長の青い光は主にフォトセンサｎ型層１５の浅い領域で吸収され変換されるのに対し、長波長の赤い光は主に深部フォトセンサｎ型層１６の深い領域で吸収され変換される。ｎ型層として深部フォトセンサｎ型層１６を設けると、波長の長い光に対する吸収および変換効率を向上させることができる。フォトセンサｐ型層１４は、暗電流を抑制して、低照度時のＳ／Ｎ比を向上させ、また、残像を防止する働きをする。

光電変換部１の左側には、光電変換部１に発生した信号電荷を転送する垂直転送部３が設けられている。垂直転送部３では、転送電極４の下部の中央に、電荷転送路６を構成する第１導電型領域である転送ＣＣＤｎ型層１８が形成されており、その下部には電荷の漏えいを防止するための転送ＣＣＤｐ型層１９が形成されている。転送ＣＣＤｎ型層１８の両側には、前記第２導電型領域である２つのｐ型層１７と２０があり、右側には基準ｐ型層１２が電荷読み出し部１７を構成し、左側には、イオン注入によって不純物濃度が増強されたｐ型領域によって、前記チャネルストッパであるセル分離ｐ型層２０が形成されている。

図１および図２に示した撮像部では、受光時に光電変換部１の主としてフォトセンサｎ型層１５に蓄積された信号電荷（電子）は、転送電極４に印加される読み出し電圧によって、電荷読み出し部１７を通じて垂直転送部３の電荷転送路６の転送ＣＣＤｎ型層１８へ引き出され、この後、転送電極４に印加されるクロック信号によって垂直転送部３を垂直方向に転送され、さらに図示省略した水平転送部を水平方向に転送された後、図示省略した増幅器によって出力信号に変換される。この際、電荷転送路６は、セル分離ｐ型層２０によって左側に隣接する単位セルの光電変換部１と電気的に分離されている。なお、フォトセンサｎ型層１５に蓄積された信号電荷が過剰になると、過剰な信号電荷はオーバーフロードレイン領域へ流出するように構成されている。

後に図３〜６を用いて詳述するように、転送電極４の端面の位置は、シリコン基板１０の面方向における基準位置である。例えば、フォトセンサｎ型層１５は、転送電極４をマスクとするイオン注入によって形成され、フォトセンサｎ型層１５の端部の位置は転送電極４の端面の位置、すなわち基準位置に一致する。同様の方法によって、転送ＣＣＤｎ型層１８の端面の位置はこの基準位置から距離Ｌだけ離れたところに形成されている。この結果、フォトセンサｎ型層１５の左側の端部は、転送電極４の端面直下の位置で位置ずれなしに電荷読み出し部１７に接続され、電荷読み出し部１７のチャネル長が所定の長さＬに定まるので、読み出し電圧など読み出し特性のばらつきが減少する。

また、フォトセンサｎ型層１５の右側の端部は、右側に隣接する単位セルのセル分離ｐ型層２０と、転送電極４の端面直下の位置で位置ずれなしに接し、隣のセル分離ｐ型層２０と重なったり、隙間ができたりすることがないので、受光面積のばらつきが減少する。また、位置ずれに対するマージンをとって設計する必要がないので、基板面を最大限に有効に活用して、小型化や高画素数化や高感度化などを実現することができる。

電荷転送路６の上には、ゲート絶縁膜２に接して、転送電極４が形成されている。転送電極４は、主電極層２２と、主電極層２２の側面及び底面を囲む下部電極層２１とからなる。下部電極層２１および主電極層２２は、例えば、多結晶シリコンからなる。但し、転送電極４の材料は特に限定されるものではなく、例えば、より高い電気伝導性を実現するために、例えば、タングステンなどの金属の金属シリサイド膜と金属膜とが積層された複合膜、あるいは多結晶シリコン膜と金属シリサイド膜と金属膜とが積層された複合膜などであってよい。または、多結晶シリコン膜上に絶縁膜を介してタングステンなどの配線を形成し、コンタクト部で多結晶シリコン膜と連結した、いわゆるシャント構造でもよい。

転送電極４より上部の構造は、通常のＣＣＤ固体撮像素子と同様である。例えば、転送電極４の側面および上面には、絶縁膜２３を挟んで、光電変換部１の上方の領域を開口しつつ、電荷転送部２を入射光から遮蔽する遮光膜２４が形成されている。遮光膜２４はタングステンやアルミニウムなどからなる。

また、光電変換部１の上部のゲート絶縁膜１１およびと電荷転送部２の遮光膜２４の上には、パッシベーション膜２５および平坦化膜２６を介して、各単位画素に対応した画素カラーフィルタ２７や画素マイクロレンズ２８などが設けられている。

図３〜６は、実施の形態１に基づくＣＣＤ固体撮像素子の作製工程において、撮像部を作製する工程のフローを示す断面図である。なお、これらの断面図は、図１（ｂ）と同じ位置における断面図である。

初めに、図３（ａ）および（ｂ）に示す工程によって、ｎ型シリコン基板１０に基本となる不純物拡散層を形成し、その表面に前記第１マスク層であるカバー膜５１を形成する。カバー膜５１の位置は、後に形成される全ての部材の、シリコン基板１０の面方向における位置基準となる。

まず、図３（ａ）に示すように、ｎ型シリコン基板１０の表面に熱酸化法によって酸化シリコン膜からなる表面酸化膜を形成した後、その上にＣＶＤ法（化学的気相成長法）によって窒化シリコン膜と酸化シリコン膜とを順次積層して、ゲート絶縁膜１１を形成する。窒化シリコン膜は、後にカバー膜５１を除去する際のエッチングストッパとしても利用される。

そして、ゲート絶縁膜１１を通じて１０〜２００ｋｅＶの注入エネルギーによるホウ素イオン（Ｂ⁺）のイオン注入を行い、表面付近に基準ｐ型層１２を形成する。この基準ｐ型層１２の一部は、電荷読み出し部１７のｐ型層となる。特に限定されるものではないが、本実施の形態では、イオン注入によるｐ型層の形成は、ホウ素イオン（Ｂ⁺）のイオン注入によって行うものとする。

さらに、ゲート絶縁膜１１を通して１〜１０ＭｅＶの注入エネルギーによるホウ素イオン（Ｂ⁺）のイオン注入を行い、深部にバリアｐ型層１３を形成する。バリアｐ型層１３の最下部の深さは、シリコン基板１０の表面から１〜１０μｍ程度である。これから後に形成される全ての部材は、バリアｐ型層１３よりも上部に作られる。

次に、図３（ｂ）に示すように、ＣＶＤ法などによってゲート絶縁膜１１の上にカバー膜材料層を積層して形成する。この後、このカバー膜材料層をフォトリソグラフィとエッチングによってパターニングして、カバー膜５１を形成する。カバー膜５１の材料は、後にカバー膜５１に接して形成される転送電極４の材料と加工上の選択比が大きいものが望ましい。例えば、転送電極４の材料が多結晶シリコンである場合には、カバー膜５１の材料として酸化シリコンなどが好適である。

この後、図３（ｃ）および図４（ｅ）〜（ｈ）に示す工程によって、垂直転送部３を構成する各不純物拡散層１８〜２０を形成する。これらの工程の間に、図３（ｃ）に示す工程によって、後の工程で下部電極層２１に加工される下部電極材料層５３を形成し、転送電極４の位置と形状を確定させる。

まず、図３（ｃ）に示すように、前記第３マスク層であるレジストパターン５２を、フォトリソグラフィによって形成する。レジストパターン５２は、カバー膜５１の一部と重なるように形成され、カバー膜５１の一方の端部を露出させながら、カバー膜５１の非マスク領域の一部を被覆するように形成される。次に、カバー膜５１とレジストパターン５２とをマスクとして、１０ｋｅＶ〜３ＭｅＶの注入エネルギーによるホウ素イオン（Ｂ⁺）のイオン注入を行い、セル分離ｐ型層２０を形成する。この際、セル分離ｐ型層２０を形成するイオン注入領域は、左端がカバー膜５１によって規定され、右端がレジストパターン５２によって規定される。この後、アッシングによってレジストパターン５２を除去する。

次に、図３（ｄ）に示すように、シリコン基板１０の上部全面にＣＶＤ法などによって、後の工程で下部電極層２１に加工される下部電極材料層５３を形成する。下部電極材料としては、例えば多結晶シリコン膜など用い、下部電極材料層５３を貫いてイオン注入が行えるように、その厚さｄは１０〜１００ｎｍ程度とする。

次に、図４（ｅ）に示すように、下部電極材料層５３の上にＣＶＤ法などによって、厚さＤのオフセット膜材料層５４を形成する。

次に、図４（ｆ）に示すように、エッチバック法によって、カバー膜５１の側面に形成されたサイドウオール以外のオフセット膜材料層５４を除去し、前記第２マスク層であるオフセット膜５５を形成する。この際、下部電極材料層５３がエッチングストッパとして働くように、オフセット膜５５の構成材料は下部電極材料層５３の構成材料と加工上の選択比の大きいものを用いるのがよい。例えば、下部電極材料層５３が多結晶シリコンからなる場合には、オフセット膜５５の構成材料として酸化シリコンなどを用いるのがよい。

オフセット膜５５の幅（オフセット膜材料層５４の厚さ）Ｄは、例えば０．１〜０．３μｍである。

次に、図４（ｇ）に示すように、前記第１マスク層であるカバー膜５１と、その側面に形成された下部電極材料層５３と、前記第２マスク層であるオフセット膜５５とをマスクとして、５０〜５００ｋｅＶの注入エネルギーによるヒ素イオン（Ａs⁺）のイオン注入を行って転送ＣＣＤｎ型層１８を形成し、５０〜５００ｋｅＶの注入エネルギーによるホウ素イオン（Ｂ⁺）のイオン注入を行って転送ＣＣＤｐ型層１９を形成する。特に限定されるものではないが、本実施の形態では、イオン注入によるｎ型層の形成は、ヒ素イオン（Ａs⁺）のイオン注入によって行うものとする。

次に、図４（ｈ）に示すように、オフセット膜５５を除去する。

以上のようにして、カバー膜５１に対しセルフアラインで位置決めして、セル分離ｐ型層２０と、転送ＣＣＤｎ型層１８および転送ＣＣＤｐ型層１９とを形成することができる。この際、下部電極材料層５３の厚さｄとオフセット膜５５の幅（オフセット膜材料層５４の厚さ）Ｄの和をＬとすると、転送ＣＣＤｎ型層１８および転送ＣＣＤｐ型層１９は、隣り合う２つのカバー膜５１に挟まれ、各カバー膜５１の端面からそれぞれ距離Ｌだけ内側に離れた位置を両端として、その間に形成される。距離Ｌは、オフセット膜材料層５４の厚さＤを調節することによって、例えば、その大きさを０．１〜０．３μｍとし、容易にそのばらつきを５％程度に抑えることができる。

セル分離ｐ型層２０の幅は０．２μｍ程度で、Ｌと同じか、Ｌよりやや小さくする。セル分離ｐ型層２０を形成するイオン注入領域は、左端がカバー膜５１によってセルフアラインで規定されている。右端は、レジストパターン５２によって規定され、厳密にはカバー膜５１に対しセルフアラインではないが、転送ＣＣＤｎ型層１８とｐ型領域との境界は転送ＣＣＤｎ型層１８の左側端面によって規定されるので、セル分離ｐ型層２０の右端の厳密な位置はそれほど重要ではなく、右端が転送ＣＣＤｎ型層１８の領域に入り込まなければよい。このように、セル分離ｐ型層２０の幅をＬよりやや小さく形成することで、セル分離ｐ型層２０による、転送ＣＣＤｎ型層１８の転送特性への影響は、十分に小さくすることができる。

続いて、図５（ｉ）および（ｊ）に示す工程によって、垂直転送部３を構成する転送電極４を形成する。

まず、図５（ｉ）に示すように、ＣＶＤ法などによって、シリコン基板１０の上部全面に下部電極材料層５３に積層して、後の工程で主電極層２２に加工される主電極材料層５６を形成する。主電極材料層５６の材料としては、例えば多結晶シリコンなど用いる。

次に、図５（ｊ）に示すように、ＣＭＰ法またはエッチバック法などによる平坦化処理によって、下部電極材料層５３および主電極材料層５６のうち、カバー膜５１より上方に形成された部分を除去する。このようにして、カバー膜５１に接して、カバー膜５１によってマスクされていない領域に、下部電極層２１および主電極層２２が埋め込まれた転送電極４を形成する。

以上のように、転送電極４は、隣り合う２つのカバー膜５１に挟まれた非マスク領域に埋め込まれ、各カバー膜５１の端面を両端として、その間に形成される。転送電極４はカバー膜５１の端面に対しセルフアラインで形成され、転送電極４の端面の位置はカバー膜５１の端面の位置に重なる。転送ＣＣＤｎ型層１８もカバー膜５１の端面に対しセルフアラインで形成され、転送ＣＣＤｎ型層１８の端面の位置はカバー膜５１の端面から距離Ｌだけ離れたところにある。この結果、転送電極４と転送ＣＣＤｎ型層１８とはセルフアラインで形成されていることになり、転送ＣＣＤｎ型層１８の端面の位置は転送電極４の端面の位置を基準にしてＬだけ離れた位置にある。前述したように、距離Ｌは、オフセット膜材料層５４の厚さＤを調節することによって、例えば、その大きさを０．１〜０．３μｍとし、容易にそのばらつきを５％程度に抑えることができる。

転送電極４は、転送ＣＣＤｎ型層１８よりも左右に幅Ｌずつ張り出して形成されており、転送電極４の下部の、転送電極４の各端面の位置から転送ＣＣＤｎ型層１８の各端部までの幅Ｌの領域が、最終的には、前記電荷転送路６の両側の前記第２導電型領域（ｐ型領域）として残される。この２つのｐ型領域のうち、図５（ｊ）に示すように、転送ＣＣＤｎ型層１８の左側のｐ型領域では、すでにイオン注入によって不純物濃度が変更され、セル分離ｐ型層２０（チャネルストッパ）が形成されている。転送ＣＣＤｎ型層１８の右側のｐ型領域は、基準ｐ型層１２であり、この領域が、もとの不純物濃度のまま、電荷読み出し部１７として用いられる。

転送電極４を形成するに際し、本実施の形態では、図３（ｄ）に示した工程で、あらかじめ、転送電極４の主電極層２２の側面及び底面を囲む下部電極層２１に加工される下部電極材料層５３を形成していた。図５（ｉ）に示した主電極材料層５６の形成工程は、下部電極材料層５３に肉付けして転送電極４の厚さを増加させたにすぎず、転送電極４の位置と形状は、図３（ｄ）に示した工程で既に決定されている。

このように、全工程の初期のうちに転送電極４の基本形状を形成してしまうことで、カバー膜５１が後の加工工程において変形などを受ける前に、形成時の形状を維持したカバー膜５１を用いて、転送電極４の形成位置と形状を正確に定めることができる。また、後の加工工程における損傷を未然に防止して、損傷の少ないゲート絶縁膜１１を転送電極４のゲート絶縁膜１１として用いることができる。

続いて、図５（ｋ）および（ｌ）に示す工程によって、カバー膜５１を除去して光電変換部１に光が入射する構造にもどした後、イオン注入によって、光電変換部１を構成する不純物拡散層１４〜１６を形成する。

まず、図５（ｋ）に示すように、カバー膜５１を除去する。この際、カバー膜５１が酸化シリコンからなる場合には、光電変換部１のゲート絶縁膜１１のうち、最上部の酸化シリコン膜はカバー膜５１とともにエッチング除去され、前述したように、窒化シリコン膜がエッチングストッパとして働く。その際、窒化シリコン膜とその下部の酸化膜は、反射防止膜の一部として、そのまま残してもよいが、一度、全てをエッチング除去し、再度、適切な膜厚の窒化シリコン膜とその下部の酸化膜をＣＶＤ法などで成膜し、十分な反射防止効果の得られる膜厚に形成し直すこともできる。

次に、図５（ｌ）に示すように、転送電極４をマスクとして、５〜４０ｋｅＶの注入エネルギーによるホウ素イオン（Ｂ⁺）のイオン注入を行い、フォトセンサｐ型層１４を形成し、１００ｋｅＶ〜１ＭｅＶの注入エネルギーによるヒ素イオン（Ａs⁺）のイオン注入を行い、フォトセンサｎ型層１５を形成する。

転送電極４をマスクとするこの方法によれば、フォトセンサｐ型層１４およびフォトセンサｎ型層１５は転送電極４に対しセルフアラインで形成されるので、フォトセンサｎ型層１５の端部の位置は転送電極４の端面の位置と自動的に一致する。この結果、フォトセンサｎ型層１５の左側の端部は、転送電極４の端面直下の位置で位置ずれなしに電荷読み出し部１７に接続され、電荷読み出し部１７のチャネル長が所定の長さに定まるので、読み出し電圧など読み出し特性のばらつきが減少する。また、フォトセンサｎ型層１５の右側の端部は、右側に隣接する単位セルの転送電極４の端面直下の位置で、隣のセル分離ｐ型層２０と重なったり、隙間ができたりすることがないので、受光面積のばらつきが減少する。また、位置ずれに対するマージンをとって設計する必要がないので、基板面を最大限に有効に活用して、小型化や高画素数化や高感度化などを実現することができる。

フォトセンサｎ型層１５を形成するイオン注入の方向をシリコン基板１０の面に直交する方向から傾けることで、電荷読み出し部１７の幅を幅Ｌから所定の大きさだけ変更することもできる。

さらに、図示省略したレジストパターンをフォトリソグラフィによって形成し、これをマスクとして２００ｋｅＶ〜３ＭｅＶの注入エネルギーによるヒ素イオン（Ａs⁺）のイオン注入を行い、深部フォトセンサｎ型層１６を形成する。深部フォトセンサｎ型層１６の形成では、注入エネルギーが大きいため転送電極４を突き抜けるおそれがあるため、転送電極４をマスクとすることができない。そこで、別途レジストパターンを設け、これをマスクとしてイオン注入を行う。このイオン注入は転送電極４に対してセルフアラインではないので、マスクの位置合わせずれが生じるおそれがある。従って、面方向において、深部フォトセンサｎ型層１６はフォトセンサｎ型層１５よりも内側に形成し、位置合わせずれが生じても深部フォトセンサｎ型層１６がフォトセンサｎ型層１５よりも外側に形成されることがないようにする。先述したように、深部フォトセンサｎ型層１６を設けることによって、波長の長い光に対する吸収および光電変換効率を向上させることができる。

次に、図６（ｍ）および（ｎ）に示す工程によって、公知の方法で遮光膜２４などを形成する。

まず、図６（ｍ）に示すように、シリコン基板１０の上部全面にＣＶＤ法などによって酸化シリコンなどからなる絶縁膜２３を形成した後、転送電極４の側面および上面に遮光膜２４をパターニングして形成する。そしてその上にパッシベーション膜２５および平坦化膜２６を形成する。

さらに、図６（ｎ）に示すように、平坦化膜２６上に画素カラーフィルタ２７および画素マイクロレンズ２８を形成する。

以上に説明したように、本実施の形態によれば、すべての部材、とりわけ電荷読み出し部１７が電荷転送電極４に対しセルフアラインで正確な相対位置に配置されたＣＣＤ固体撮像素子の撮像部を形成することができ、読み出し電圧などの読み出し特性のばらつきの小さいＣＣＤ固体撮像素子を得ることができる。また、マスクの位置合わせ誤差などが入り込む余地がないため、受光面積のばらつきの小さいＣＣＤ固体撮像素子を得ることができる。そして、位置ずれに対するマージンをとって配置を設計する必要がなく、基板面を最大限に有効に利用することができ、素子の小型化や高画素数化や高感度化を実現することが可能である。また、高価な装置による面倒な位置合わせが不要になるので、生産性を向上させ、コストを低下させることができる。

また、転送電極４を、主たる導電性を担う主電極層２２と、イオン注入を阻害しない程度に薄く、転送電極４の形成位置と形状を規定する下部電極層２１とに分け、下部電極層２１の構成材料層である下部電極材料層５３を加工工程の初期のうちに形成するので、前記第１マスク層であるカバー膜５１が後の加工工程において変形などを受ける前に、形成時の形状を維持したカバー膜５１を用いて、転送電極４の形成位置と形状を正確に定めることができる。また、後の加工工程における損傷を未然に防止して、損傷の少ないゲート絶縁膜１１を転送電極４のゲート絶縁膜として用いることができる。

実施の形態２
実施の形態２では、実施の形態１で説明したと同様の構造をもつＣＣＤ固体撮像素子を、主として請求項６に記載されている製造方法に対応する製造方法によって作製する例について説明する。本実施の形態が実施の形態１と異なる主要な点は、転送電極を下部電極層２１と主電極層２２に分けて形成するのではないことである。その他には本質的な違いはないので、重複を避け、相違点に重点をおいて説明する。

図７と８は、実施の形態２に基づくＣＣＤ固体撮像素子の撮像部を作製する工程のフローを示す断面図である。実施の形態１で既述した作製工程と、図３（ａ）〜（ｃ）までの工程および図３（ｄ）以後の工程は同様であるので、図７と８には、図３（ｄ）〜図５（ｋ）に相当する工程を示している。なお、これらの断面図は、図１（ｂ）と同じ位置における断面図である。

初めに、図３（ａ）および（ｂ）に示す工程によって、ｎ型シリコン基板１０に基本となる不純物拡散層を形成し、その表面に前記第１マスク層であるカバー膜５１を形成する。

まず、図３（ａ）に示すように、ｎ型シリコン基板１０の表面に熱酸化法によって酸化シリコン膜からなる表面酸化膜を形成した後、その上にＣＶＤ法によって窒化シリコン膜と酸化シリコン膜とを順次積層して、ゲート絶縁膜１１を形成する。窒化シリコン膜は、後に第１マスク層を除去する際のエッチングストッパとしても利用される。

そして、ゲート絶縁膜１１を通じて１０〜２００ｋｅＶの注入エネルギーによるイオン注入を行い、表面付近に基準ｐ型層１２を形成し、１〜１０ＭｅＶの注入エネルギーによるイオン注入を行い、深部にバリアｐ型層１３を形成する。

次に、図３（ｂ）に示すように、ＣＶＤ法などによってゲート絶縁膜１１の上にカバー膜材料層を積層して形成する。この後、このカバー膜材料層をフォトリソグラフィとエッチングによってパターニングして、カバー膜５１を形成する。カバー膜５１の位置は、後に形成される全ての部材の、シリコン基板１０の面方向における位置基準となる。

この後、図３（ｃ）および図７（ｄ）〜（ｇ）に示す工程によって、垂直転送部３を構成する各不純物拡散層１８〜２０を形成する。

まず、図３（ｃ）に示すように、前記第３マスク層であるレジストパターン５２を、フォトリソグラフィによって形成する。レジストパターン５２は、カバー膜５１の一部と重なるように形成され、カバー膜５１の一方の端部を露出させながら、カバー膜５１の非マスク領域の一部を被覆するように形成される。次に、カバー膜５１とレジストパターン５２とをマスクとして、１０〜３００ｋｅＶの注入エネルギーによるイオン注入を行い、セル分離ｐ型層２０を形成する。この際、セル分離ｐ型層２０を形成するイオン注入領域は、左端がカバー膜５１によって規定され、右端がレジストパターン５２によって規定される。この後、アッシングによってレジストパターン５２を除去する。

次に、図７（ｄ）に示すように、シリコン基板１０の上部全面にＣＶＤ法などによって、厚さＷのオフセット膜材料層６１を形成する。

次に、図７（ｅ）に示すように、エッチバック法によって、カバー膜５１の側面に形成されたサイドウオール以外のオフセット膜材料層６１を除去し、前記第２マスク層であるオフセット膜６２を形成する。この際、ゲート絶縁膜１１およびカバー膜５１がエッチングストッパとして働くように、オフセット膜６２の構成材料はゲート絶縁膜１１およびカバー膜５１の構成材料と加工上の選択比の大きいものを用いるのがよい。例えば、ゲート絶縁膜１１およびカバー膜５１が酸化シリコンからなる場合には、オフセット膜６２の構成材料として窒化シリコンなどを用いるのがよい。

オフセット膜６２の幅（オフセット膜材料層６１の厚さ）Ｗは、例えば０．１〜０．３μｍであり、オフセット膜材料層６１の厚さを制御することによって、そのばらつきを５％程度に抑えることは容易である。

次に、図７（ｆ）に示すように、前記第１マスク層であるカバー膜５１と、その側面に形成された、前記第２マスク層であるオフセット膜６２とをマスクとするイオン注入によって、電荷転送路６をなす転送ＣＣＤｎ型層１８と、転送ＣＣＤｐ型層１９とを形成する。

次に、図７（ｇ）に示すように、オフセット膜６２を除去する。

以上のようにして、カバー膜５１に対しセルフアラインで自動的に位置決めして、セル分離ｐ型層２０と、転送ＣＣＤｎ型層１８および転送ＣＣＤｐ型層１９とを形成することができる。この際、転送ＣＣＤｎ型層１８および転送ＣＣＤｐ型層１９は、隣り合う２つのカバー膜５１に挟まれ、各カバー膜５１の端面からそれぞれ距離Ｗだけ内側に離れた位置を両端として、その間に形成される。セル分離ｐ型層２０は、左端がカバー膜５１によってセルフアラインで規定されている。

続いて、図８（ｈ）および（ｉ）に示す工程によって、垂直転送部３を構成する転送電極４を形成する。

まず、図８（ｈ）に示すように、ＣＶＤ法などによって、シリコン基板１０の上部全面に、後の工程で電極層３１に加工される電極材料層６３を形成する。電極材料層６３の材料としては、例えば多結晶シリコン膜など用いる。

次に、図８（ｉ）に示すように、ＣＭＰ法またはエッチバック法などによる平坦化処理によって、電極材料層６３のうち、カバー膜５１の上に形成された部分を除去し、カバー膜５１に接して、カバー膜５１によってマスクされていない領域に電極層３１が埋め込まれた転送電極４を形成する。

以上のように、転送電極４は、隣り合う２つのカバー膜５１に挟まれた非マスク領域に埋め込まれ、各カバー膜５１の端面を両端として、その間に形成される。転送電極４はカバー膜５１の端面に対しセルフアラインで形成され、同じく転送ＣＣＤｎ型層１８もカバー膜５１の端面に対しセルフアラインで形成されていたから、両者はセルフアラインで形成されていることになる。実際には、転送電極４は、転送ＣＣＤｎ型層１８よりも左右に幅Ｄずつ張り出して形成されており、転送電極４の下部の、転送電極４の各端面の位置から転送ＣＣＤｎ型層１８の各端部までの幅Ｄの領域が、電荷転送素子における同一幅の前記第２導電型領域となっている。

図８（ｉ）に示すように、転送ＣＣＤｎ型層１８の左側の前記第２導電型領域では、すでにイオン注入によって不純物濃度が改変され、セル分離ｐ型層２０（チャネルストッパ）が形成されている。転送ＣＣＤｎ型層１８の右側の前記第２導電型領域では、基準ｐ型層１２の一部がもとの不純物濃度のまま残されているが、この領域は、もとの不純物濃度のまま電荷読み出し部１７として用いられる。

続いて、図８（ｊ）に示すように、カバー膜５１を除去する。この際、カバー膜５１が酸化シリコンからなる場合には、光電変換部１のゲート絶縁膜１１のうち、最上部の酸化シリコン膜はカバー膜５１とともにエッチング除去され、前述したように、窒化シリコン膜がエッチングストッパとして働く。その際、窒化シリコン膜とその下部の酸化膜は、反射防止膜の一部として、そのまま残してもよいが、一度、全てをエッチング除去し、再度、適切な膜厚の窒化シリコン膜とその下部の酸化膜をＣＶＤ法などで成膜し、十分な反射防止効果の得られる膜厚に形成し直すこともできる。

この後の工程は、図５（ｌ）〜図６（ｎ）に示したと同様に行い、図８（ｋ）に示すＣＣＤ固体撮像素子の撮像部を形成する。

以上に説明したように、本実施の形態は、転送電極４の製造工程が異なることを除けば実施の形態１と本質的に同じであるので、この共通点に関する作用効果は実施の形態１と同じであることは言うまでもない。

すなわち、本実施の形態によれば、すべての部材、とりわけ電荷読み出し部１７が電荷転送電極４に対しセルフアラインで正確な相対位置に配置されたＣＣＤ固体撮像素子の撮像部を形成することができ、読み出し電圧などの読み出し特性のばらつきの小さいＣＣＤ固体撮像素子を得ることができる。また、マスクの位置合わせ誤差などが入り込む余地がないため、受光面積のばらつきの小さいＣＣＤ固体撮像素子を得ることができる。そして、位置ずれに対するマージンをとって配置を設計する必要がなく、基板面を最大限に有効に利用することができ、素子の小型化や高画素数化や高感度化を実現することが可能である。また、高価な装置による面倒な位置合わせが不要になるので、生産性を向上させ、コストを低下させることができる。

従来のＣＣＤ固体撮像素子の製造工程では、露光プロセスでの露光装置の精度による相対位置の合わせのズレが、ＣＣＤ固体撮像素子において微細セル化の妨げになっている。以上に説明した本発明の実施の形態１および２によるＣＣＤ固体撮像素子の製造方法は、合わせずれを含まない形成方法である。すなわち、受光領域に予めカバー膜を形成し、受光領域以外の領域にこのカバー膜によってセルフアラインで位置規定された転送ＣＣＤおよび転送電極を形成し、次にカバー膜を除去した後、今度は転送電極をマスクとしてこれにセルフアラインで受光領域にフォトセンサ不純物拡散層を形成し、ＣＣＤ固体撮像素子の読み出し特性のばらつきを低減し、微細セルを実現する。

以上、本発明を実施の形態に基づいて説明したが、本発明はこれらの例に何ら限定されるものではなく、発明の主旨を逸脱しない範囲で適宜変更可能であることは言うまでもない。

本発明の電荷転送素子及びその製造方法は、エリアセンサなどのＣＣＤ固体撮像素子などに応用され、読み出し電圧や受光面積のばらつきの低減、および、撮像素子の小型化、高画素数化、高感度化および低コスト化などに寄与する。

本発明の実施の形態１に基づくＣＣＤ固体撮像素子の撮像部の画素構造を示す平面図（ａ）と断面図（ｂ）とである。 ＣＣＤ固体撮像素子の撮像部の要部を示す上面図である。 本発明の実施の形態１に基づくＣＣＤ固体撮像素子の撮像部の作製工程のフローを示す断面図である。 同、ＣＣＤ固体撮像素子の撮像部の作製工程のフローを示す断面図である。 同、ＣＣＤ固体撮像素子の撮像部の作製工程のフローを示す断面図である。 同、ＣＣＤ固体撮像素子の撮像部の作製工程のフローを示す断面図である。 本発明の実施の形態２に基づくＣＣＤ固体撮像素子の撮像部の作製工程のフローを示す断面図である。 同、ＣＣＤ固体撮像素子の撮像部の作製工程のフローを示す断面図である。 従来のＣＣＤ固体撮像素子の撮像部の画素構造をモデル的に示す断面図である。 同、ＣＣＤ固体撮像素子の撮像部の作製工程を示す断面図である。

符号の説明

１…光電変換部、２…電荷転送部、３…垂直転送部、４…転送電極、
５…電極間絶縁膜、６…電荷転送路、１０…ｎ型シリコン基板、１１…ゲート絶縁膜、
１２…基準ｐ型層、１３…バリアｐ型層、１４…フォトセンサｐ型層、
１５…フォトセンサｎ型層、１６…深部フォトセンサｎ型層、１７…電荷読み出し部、
１８…転送ＣＣＤｎ型層、１９…転送ＣＣＤｐ型層、
２０…セル分離ｐ型層（チャネルストッパ）、２１…下部電極層、２２…主電極層、
２３…絶縁膜、２４…遮光膜、２５…パッシベーション膜、２６…平坦化膜、
２７…画素カラーフィルタ、２８…画素マイクロレンズ、３１…電極層、
５１…カバー膜、５２…レジストパターン、５３…下部電極材料層、
５４…オフセット膜材料層、５５…オフセット膜、５６…主電極材料層、
６１…オフセット膜材料層、６２…オフセット膜、６３…電極材料層、
１０４…転送電極、１１４…フォトセンサｐ型層、１１５…フォトセンサｎ型層、
１１６…深部フォトセンサｎ型層、１１７…電荷読み出し部、
１１８…転送ＣＣＤｎ型層、１１９…転送ＣＣＤｐ型層、
１２０…セル分離ｐ型層（チャネルストッパ）

Claims (11)

1. 半導体基体の電荷転送路上にゲート絶縁膜を介して電荷転送電極が配置された電荷転送部を有する電荷転送素子において、
   電荷転送方向に直交する断面方向において、前記電荷転送電極下部の前記電荷転送路 をなす第１導電型領域の両側に第２導電型領域が形成され、前記第１導電型領域と前記 電荷転送電極の各端面との間に存在する前記第２導電型領域のそれぞれの幅が、前記電 荷転送電極の前記各端面の位置を基準にして規定されている
   ことを特徴とする、電荷転送素子。
2. 前記電荷転送電極が固体撮像素子の光電変換部と接するように形成され、
   前記両側の第２導電型領域のうち、一方の第２導電型領域が電荷読み出し部として設 けられると共に、他方の第２導電型領域がチャネルストッパとして形成され、
   前記光電変換部の第１導電型領域に発生した信号電荷が、前記電荷読み出し部を通じ て前記電荷転送路に取り出され、
   前記電荷転送路は、前記チャネルストッパによって、隣接する単位セルの光電変換部 と電気的に分離されるように構成されている、請求項１に記載した電荷転送素子。
3. 前記光電変換部の前記第１導電型領域の一方の端部が、前記電荷転送電極の端面直下で前記電荷読み出し部と接し、その他方の端部が、隣接する単位セルの電荷転送路の電荷転送電極の端面直下で、隣接する単位セルのチャネルストッパと接する、請求項２に記載した電荷転送素子。
4. 前記電荷転送電極が、主電極層と、この主電極層の側面及び底面を囲む下部電極とからなる、請求項１に記載した電荷転送素子。
5. 隣接する前記電荷転送電極が間隙を挟んで互いに対向し、この間隙に電極間絶縁膜が配されている、請求項１に記載した電荷転送素子。
6. 請求項１に記載した電荷転送素子の製造方法であって、
   前記半導体基体の第２導電型領域上に前記ゲート絶縁膜に接して第１マスク材料層を 形成する工程と、
   前記第１マスク材料層をパターニングして第１マスク層を形成する工程と、
   前記半導体基体上の全面に第２マスク材料層を形成する工程と、
   前記第２マスク材料層をエッチバックして、前記第１マスク層の非マスク領域側の側 面に第２マスク層を形成する工程と、
   前記第１マスク層と前記第２マスク層とをマスクとして、前記半導体基体の前記第２ 導電型領域にイオン注入を行って、前記電荷転送路の前記第１導電型領域を形成する工 程と、
   前記第２マスク層を除去する工程と、
   前記半導体基体上の全面に電極材料層を積層する工程と、
   前記電極材料層のうち、前記第１マスク層の上に存在する部分を除去して、前記第１ マスク層に接してその非マスク領域に前記電荷転送電極を形成する工程と、
   前記第１マスク層を除去する工程と
   を有する、電荷転送素子の製造方法。
7. 前記第１マスク層を形成する工程の後に、
   前記半導体基体上の全面に下部電極材料層を形成する工程
   を行い、次に前記半導体基体上に前記下部電極材料層を介して前記第２マスク層を形成する工程を行った後、
   前記第１マスク層と、前記第１マスク層の側面に形成された前記下部電極材料層と、 前記第２マスク層とをマスクとして前記半導体基体へイオン注入することによって、前 記電荷転送路の前記第１導電型領域を形成する工程
   を行い、次に前記第２マスク層を除去する工程を行った後、
   前記半導体基体上の全面に前記下部電極材料層に積層して、主電極材料層を形成する 工程と、
   前記下部電極材料層および前記主電極材料層のうち、前記第１マスク層の上に存在す る部分を除去し、前記第１マスク層に接してその非マスク領域に前記電荷転送電極を形 成する工程
   とを行い、次に前記第１マスク層を除去する工程を行う、請求項６に記載した電荷転送素子の製造方法。
8. 前記第１マスク層を形成した後、この第１マスク層の非マスク領域の一部を被覆する第３マスク層を形成し、前記第１マスク層と前記第３マスク層をマスクとしてイオン注入を行うことによって、前記半導体基体の前記第２導電型領域に第２導電型のチャンネルストッパを形成する、請求項６に記載した電荷転送素子の製造方法。
9. 請求項２に記載した光電変換部に形成した前記第１マスク層を除去する工程の後に、前記電荷転送電極をマスクとして前記半導体基体の前記第２導電型領域へイオン注入を行うことによって、前記光電変換部の第１導電型領域を形成して、請求項２に記載した固体撮像素子を形成する、請求項６に記載した電荷転送素子の製造方法。
10. 前記第１マスク層を、前記下部電極材料との加工選択比が大きい材料によって形成する、請求項７に記載した電荷転送素子の製造方法。
11. 前記第２マスク層を、前記下部電極材料との加工選択比が大きい材料によって形成する、請求項７に記載した電荷転送素子の製造方法。

Images