JP3393418B2 - 増幅型固体撮像素子及びその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、増幅型固体撮像素子及
びその製造方法、特に画素電極として機能する微細なゲ
ート電極と配線の電気的コンタクトに関する。

【０００２】

【従来の技術】近年、固体撮像素子の高解像度化の要求
に従って、画素毎に光信号電荷を増幅する増幅型固体撮
像素子が開発されている。この増幅型固体撮像素子は、
画素毎にＭＯＳ型トランジスタを備え、画素に光電変換
された電荷を蓄積し、この電荷をトランジスタの電流変
調として取り出す一種の信号変換を行うものを指してい
る。例えばＣＭＤ（Ｃｈａｒｇｅ Ｍｏｄｕｌａｔｅｄ
Ｄｅｖｉｃｅ）、ＢＣＭＤ（Ｂｕｒｉｅｄ Ｃｈａｒ
ｇｅ Ｍｏｄｕｌａｔｅｄ Ｄｅｖｉｃｅ）等がこれに
当たる。

【０００３】

【発明が解決しようとする課題】図８及び図９は、先に
提案した増幅型固体撮像素子を示す。この増幅型固体撮
像素子１は、第１導電形例えばｐ形のシリコン半導体基
板２上に第２導電形即ちｎ形の半導体層（すなわちオー
バーフローバリア層）３及びｐ形のウエル領域４が形成
され、このｐ形ウエル領域３上にＳｉＯ₂ 等によるゲー
ト絶縁膜５を介して光を透過しうるリング状ゲート電極
６が形成され、そのリング状ゲート電極６の中心孔及び
外周に対応するウエル領域４に夫々ゲート電極６をマス
クとするセルフアラインにて夫々ｎ形のソース領域７及
びドレイン領域８が形成され、ここに１画素となるＭＯ
Ｓ型トランジスタ（以下画素ＭＯＳトランジスタと称す
る）９が構成される。リング状ゲート電極６は、光をで
きるだけ吸収しないように薄いか、透明の材料が選ば
れ、本例では薄膜の多結晶シリコンが用いられる。

【０００４】この画素ＭＯＳトランジスタ９が、図８に
示すように、複数個マトリックス状に配列され、各列に
対応する画素ＭＯＳトランジスタ９のソース領域７が垂
直方向に沿って形成された第１層Ａｌによる共通の信号
線１１に接続され、この信号線１１と直交するように画
素ＭＯＳトランジスタ９の各行間に対応する位置に第２
層Ａｌによる垂直選択線１２が水平方向に沿って形成さ
れる。

【０００５】そして、水平方向に隣り合う２つの画素Ｍ
ＯＳトランジスタ９のリング状ゲート電極６に夫々また
がり、且つ対応する垂直選択線１２に延長するようにＵ
字状の配線層即ち、コンタクトバッファ層１３が形成さ
れ、このコンタクトバッファ層１３と夫々２つの画素Ｍ
ＯＳトランジスタ９，９及び垂直選択線１２とが接続さ
れる。

【０００６】コンタクトバッファ層１３は、リング状ゲ
ート電極６を構成する多結晶シリコンと反応しない導電
材料（例えば同じ多結晶シリコン、或いはバリアメタ
ル、その他等）、本例では多結晶シリコンで形成され、
層間絶縁膜１４，１５を介してリング状ゲート電極６を
垂直選択線１２の層間に形成される。そして、コンタク
トホール１６を介してコンタクトバッファ層１３の第１
端部１３ａ及び第２端部１３ｂと夫々の画素ＭＯＳトラ
ンジスタのリング状ゲート電極６とが接続され、コンタ
クトバッファ層１３の中間部１３ｃと垂直選択線１２と
が接続される。

【０００７】２４，２５は絶縁層、１７はコンタクトバ
ッファ層１３とリング状ゲート電極６とのコンタクト
部、１８はコンタクトバッファ層１３と垂直選択線１２
とのコンタクト部、１９はソース領域７と信号線１１と
のコンタクト部である。更に、コンタクトバッファ層１
３にまたがらない画素ＭＯＳトランジスタ９間に、ドレ
イン領域８に接続した例えば第１層Ａｌによるドレイン
電源線２０が形成される。２１はドレイン領域８とドレ
イン電源線２０とのコンタクト部である。

【０００８】この画素ＭＯＳトランジスタ９では、図９
に示すように、リング状ゲート電極６を透過した光が電
子−正孔を発生し、このうちの正孔ｈが信号電荷として
リング状ゲート電極６下のｐ形ウエル領域４に蓄積され
る。垂直選択線１２を通してリング状ゲート電極６に高
い電圧が印加され、画素ＭＯＳトランジスタ９がオンさ
れると、ドレイン電流Ｉｄが表面に流れ、このドレイン
電流Ｉｄが信号電荷ｈにより変化を受けるので、このド
レイン電流Ｉｄを信号線１１を通して出力し、その変化
量を信号出力とする。

【０００９】図１０は、増幅型固体撮像素子１の等価回
路、いわゆるブロック図の一例を示す。単位画素、即ち
画素ＭＯＳトランジスタ９が垂直走査回路２２により垂
直選択線１２を通じて選択され、画素ＭＯＳトランジス
タ９と信号線１１に接続された負荷ＭＯＳトランジスタ
２４とから構成されるソースフォロア回路から得られる
信号がサンプルホールド回路２５でメモリされ、水平走
査回路２３に接続した水平ＭＯＳスイッチ２６を順次オ
ンすることで各画素ＭＯＳトランジスタ９の信号が水平
出力信号線２７を通じて出力される。

【００１０】ところで、上述の増幅型固体撮像素子１に
おいては、高品位テレビ（ＨＤＴＶ）用に高画素数が要
求され、かつ小型化されてくると、微細な画素構造を実
現するうえで、次のような加工精度上の問題があり、小
型で高画素数の増幅型固体撮像素子が実現困難であっ
た。

【００１１】図１１は画素ＭＯＳトランジスタ９を構成
するリング状ゲート電極に従来の方法でコンタクトバッ
ファ層を接続する場合の例を工程順に示している。ここ
では、１／２インチで２００万画素の撮像素子の画素サ
イズ、即ち水平方向３．６５μｍ、垂直方向３．８μｍ
レベルの大きさの画素を考えている。図１１Ａに示すよ
うに、ゲート絶縁膜５上にリング状ゲート電極６が形成
され、このリング状ゲート電極６及びその上の絶縁膜３
１をマスクにイオン注入によりセルフアラインにてソー
ス領域７及びドレイン領域８が形成された後、層間絶縁
膜１４が形成され、この層間絶縁膜１４及び絶縁膜３１
にリング状ゲート電極６に達するコンタクトホール３２
が形成される。次いで図１１Ｂに示すように、コンタク
トホール３２を含んで導電材例えば多結晶シリコンが形
成され、パターニングされて、コンタクトホール３２を
通じてリング状ゲート電極６に接続するコンタクトバッ
ファ層１３が形成される。

【００１２】図１２はリング状ゲート電極６にコンタク
トバッファ層１３を接続した状態の平面図である。図１
１は図１２のＡ−Ａ線上の断面に相当する。

【００１３】現状安定して加工できる０．５μｍの最小
パターンルールを使用した場合、隣接画素とのゲート電
極分離幅ｄは０．５μｍであり、ｗ₁ ＝０．５μｍのソ
ースコンタクトホール３４を開けるために、ソース領域
７の径ｗ₂ を１．０５μｍとすれば、ゲート長Ｌは高々
１μｍ程度しか取れない。

【００１４】ここに、コンタクトバッファ層１３のコン
タクトホール３２の径ｗ3 を最小寸法の０．５μｍで開
口しても、合せずれとゲート長Ｌ、コンタクトホール径
ｗ3のばらつき分の合計が０．２５μｍ未満でなけれ
ば、図１１の符号３６の部分でコンタクトがシリコン基
板に掛かってしまい、短絡事項が発生する。

【００１５】また、コンタクトバッファ層１３をパター
ニングしたとき、合せずれや加工寸法ばらつきにより、
図１１の符号３７の部分で、コンタクトバッファ層１３
がソース領域７側に掛かってしまい、ソースコンタクト
部１９を形成する際に、接触し易くなる問題がある。

【００１６】上述の配線形成方法をとる限り、現状のス
テッパの合せ精度０．２μｍ、リソグラフィとエッチン
グ加工寸法のばらつき０．１５μｍの実力では、安定し
て、歩留り良く製造することは不可能である。

【００１７】従って、増幅型固体撮像素子の画素の微細
化は難しく、例えば１／２インチＨＤＴＶレベルの高画
素数の増幅型固体撮像素子を安定に歩留り良く製造する
ことは不可能であった。

【００１８】本発明は、上述の点に鑑み、新規なコンタ
クト方法により画素の微細化を可能にした高画素数の増
幅型固体撮像素子及びその製造方法を提供するものであ
る。

【００１９】

【課題を解決するための手段】本発明に係る増幅型固体
撮像素子は、画素電極として機能するリング状のゲート
電極の上面に絶縁膜が形成され、ゲート電極の側面で電
気的に接続されるように、該ゲート電極の全周囲に導電
材料層からなる側壁部が形成され、側壁部から一体に延
長したコンタクトバッファ層が形成された構成とする。

【００２０】本発明に係る増幅型固体撮像素子の製造方
法は、側面が露出すると共に上面に絶縁膜を形成した画
素電極として機能するリング状のゲート電極を形成する
工程と、ゲート電極の側面及び絶縁膜上を含んで導電材
料層を形成する工程と、導電材料層を異方性エッチング
でパターニングし、ゲート電極の全周囲に接続する側壁
部と、該側壁部から一体に延長したコンタクトバッファ
層を形成する工程とを 有する。

【００２１】

【作用】本発明の増幅型固体撮像素子においては、画素
電極として機能するリング状のゲート電極の側面で電気
的に接続されるように、ゲート電極の全周囲に導電性の
側壁部をを形成し、この側壁部から一体に延長してコン
タクトバッファ層を形成することにより、コンタクトホ
ールの形成が不要となり、工程の短縮と共に、ゲート電
極の微細化が可能になる。また、ゲート電極の上面に形
成した絶縁膜上に跨がるコンタクトバッファ層の端部の
終わりをどの位置にしても良く、加工精度に著しい余裕
を与えることができる。ゲート電極の全周囲に導電性の
側壁部を形成することにより、ゲート電極の側面におけ
るコンタクトバッファ層との接触面積が増加し、コンタ
クト抵抗を低減することができる。従って、画素電極の
微細化が可能になり、高画素数の増幅型固体撮像素子が
安定して得られる。

【００２２】本発明の増幅型固体撮像素子の製造方法に
おいては、リング状のゲート電極の側面及び上面の絶縁
膜上を含んで導電材料層を形成し、異方性エッチングに
より導電材料層をパターニングしてゲート電極の側面に
電気的に接続するコンタクトバッファ層を形成すること
により、従来の層間絶縁膜の形成及びそれに続くコンタ
クトホールの形成工程が不要となり、工程の短縮ができ
る。

【００２３】従来のコンタクト開口のための余分な場所
をとる必要がないので、ゲート電極の微細化が可能にな
る。ゲート電極の側面でコンタクトバッファ層と接続す
るので、セルファライン的に電気的な接続が行われ、合
せずれ、加工精度のばらつき等に影響されることがな
く、微細な画素を安定して形成できる。

【００２４】ゲート電極の上面に絶縁膜を形成すること
により、コンタクトバッファ層のパターニング時に、こ
の絶縁膜がエッチングストッパ−となり、下層のゲート
電極に悪影響を与えることがない。また、ゲート電極の
側面でコンタクトバッファ層との接続を行うので、コン
タクトバッファ層の端部を絶縁膜上の任意の位置に決め
ることができる。このため、ゲート電極の端部と十分な
距離をとってコンタクトバッファ層を形成することが可
能となる。

【００２５】導電材料層を異方性エッチングによってパ
ターニングしてゲート電極の全周囲に側壁部を残すと共
に、側壁部から延長してコンタクトバッファ層を残すこ
とにより、この側壁部によって実質的にゲート電極とコ
ンタクトバッファ層との接触面積が増加し、コンタクト
抵抗の低減が図れる。従って、画素電極の微細化を可能
にし、高画素数の増幅型固体撮像素子を安定して製造す
ることが可能となる。

【００２６】

【実施例】以下、図面を参照して本発明の実施例を説明
する。

【００２７】図３及び図４は、本発明を理解するための
増幅型固体撮像素子の参照例を示す。本参考例では、従
来の微細加工精度のリソグラフィとエッチング技術で、
さらなる微細な配線構造を実現するものである。特に、
増幅型固体撮像素子に適用した場合、その画素ＭＯＳト
ランジスタのゲート電極に対する配線形成において、微
細画素構造を従来のパターンルールでも実現可能にする
ものである。即ち、ゲート電極への配線接続において、
合せ精度、加工寸法精度に頼った通常のコンタクトホー
ルを介して接続するのではなく、ゲート電極の側面に配
線を接続することにより、セルフアライン的な方法で接
続し、はるかに微細な画素構造を実現するようにしたも
のである。

【００２８】本参考例に係る増幅型固体撮像素子４１
は、図３及び図４に示すように、前述と同様に第１導電
形例えばｐ形のシリコン半導体基板４２上に第２導電形
即ちｎ形の半導体層（すなわちオーバーフローバリア
層）４３及びｐ形のウエル領域４４が形成され、このｐ
形ウエル領域４４上にＳｉＯ₂ 等によるゲート絶縁膜４
５を介して光を透過しうるリング状ゲート電極４６が形
成され、そのリング状ゲート電極４６の中心孔及び外周
に対応するウエル領域４４に夫々ゲート電極４６をマス
クとするセルフアラインにて夫々ｎ形のソース領域４７
及びドレイン領域４８が形成され、ここに１画素となる
画素ＭＯＳトランジスタ４９が構成される。

【００２９】リング状ゲート電極４６は、光をできるだ
け吸収しないように薄いか、透明の材料が選ばれ、例え
ば多結晶シリコン、タングステンポリサイド、タングス
テンシリサイド等を用いうる。本例では透光性のよい薄
膜の多結晶シリコンが用いられる。

【００３０】この画素ＭＯＳトランジスタ４９が、図３
に示すように、複数個マトリックス状に配列され、各列
に対応する画素ＭＯＳトランジスタ４９のソース領域４
７が垂直方向に沿って形成された第１層Ａｌによる共通
の信号線５１に接続され、この信号線５１と直交するよ
うに画素ＭＯＳトランジスタ４９の各行間に対応する位
置に第２層Ａｌによる垂直選択線５２が水平方向に沿っ
て形成される。

【００３１】そして、水平方向に隣り合う２つの画素Ｍ
ＯＳトランジスタ４９の夫々のリング状ゲート電極４６
と、垂直選択線５２とに延長するようにＵ字状の配線
層、即ちコンタクトバッファ層５３が形成され、このコ
ンタクトバッファ層５３と夫々２つの画素ＭＯＳトラン
ジスタ４９及び垂直選択線５２とが接続される。

【００３２】コンタクトバッファ層５３は、リング状ゲ
ート電極４６を構成する導電材料と反応しない導電材料
（例えば多結晶シリコン、タングステンシリサイド、タ
ングステンポリサイド、バリアメタルとＡｌの組合せ材
料等）で構成される。本例ではゲート電極４６と同じ多
結晶シリコンで形成される。

【００３３】そして、本参考例では、コンタクトバッフ
ァ層５３の第１端部５３ａ及び第２端部５３ｂが夫々の
リング状ゲート電極４６の側面４６ａに接触し、このリ
ング状ゲート電極４６の側面４６ａで電気的に接続され
る。コンタクトバッファ層５３の第１端部５３ａ及び第
２端部５３ｂの一部はリング状ゲート電極４６の上面に
跨がって形成されるも、リング状ゲート電極４６の上面
には異種膜、即ちエッチングの選択比がとれる膜、本例
ではＳｉＯ₂ ，ＳｉＮ等の絶縁膜５５が形成され、この
絶縁膜５５上にコンタクトバッファ５３が跨がるように
形成される。

【００３４】コンタクトバッファ層５３の中間部５３ｃ
は、その上の層間絶縁層５６，５７に形成したコンタク
トホール５８を通じて垂直選択線５２に接続される。６
４は絶縁層、５９はソース領域４７と信号線５１とのソ
ースコンタクト部、６０はコンタクトバッファ層５３と
垂直選択線５２とのコンタクト部である。

【００３５】更に、コンタクトバッファ層５３にまたが
らない画素ＭＯＳトランジスタ４９間に、ドレイン領域
４８に接続した例えば第１層Ａｌによるドレイン電源線
６１が形成される。６２はドレイン電源線６１とドレイ
ン領域４８とのドレインコンタクト部である。

【００３６】図５〜図６は、上述の増幅型固体撮像素子
４１の画素ＭＯＳトランジスタ４９を構成するリング状
ゲート電極４６にコンタクトバッファ層５３を接続する
場合の製法例を工程順に示す。

【００３７】図５Ａに示すように、ｐ形シリコン半導体
基板４２上にｎ形の半導体層（即ちオーバーフローバリ
ア層）４３、ｐ形ウエル領域４４を形成した後、ゲート
絶縁膜４５を介して例えば燐ドープされた多結晶シリコ
ン膜４６Ａを形成し、さらにこの上に絶縁膜５５を形成
する。多結晶シリコン膜４６Ａとしては、膜厚１０ｎｍ
〜数１００ｎｍのものが用いられる。

【００３８】次に、図５Ｂに示すように、リング状のゲ
ート電極に対応するマスクパターンを介して絶縁膜５５
を選択的にエッチングし、続いて、図５Ｃに示すよう
に、残ったリング状の絶縁膜５５をマスクにして下層の
多結晶シリコン膜４６Ａをセルフアライン的に異方性エ
ッチングでパターニングする。これによって、側面４６
ａが露出され、上面に絶縁膜５５が被着された状態のリ
ング状ゲート電極４６が形成される。

【００３９】次に、図６Ｄに示すように、ゲート電極４
６及びその上の絶縁膜５５をマスクにｎ形不純物６５を
イオン注入し、リング状ゲート電極４６の中央と周辺に
夫々ｎ+ 拡散層からなるソース領域４７及びドレイン領
域４８を形成する。

【００４０】ここで、ゲート電極４６での光の吸収をで
きるだけ少なくするため、その多結晶シリコン膜４６Ａ
の膜厚はできるだけ薄いことが望まれる。一方、画素Ｍ
ＯＳトランジスタのソース領域４７とドレイン領域４８
は、ゲート電極４６をマスクにセルフアライン的にイオ
ン注入で形成されるため、ゲート電極４６が薄すぎる
と、そのままイオン注入のストッパーとして作用しなく
なる。本例では、薄い膜厚のゲート電極４６の上面にゲ
ート電極４６と同一パターンの酸化膜（ＳｉＯ₂）等に
よる絶縁膜５５を形成することにより、この絶縁膜５５
が光学特性を良好にすると共に、ソース領域４７、ドレ
イン領域４８を形成する際のイオン注入のストッパーと
なり良好なイオン注入が行える。

【００４１】次に、図６Ｅに示すように、コンタクトバ
ッファ層５３となるべき配線材料、本例では多結晶シリ
コン膜５３Ａを例えば減圧ＣＶＤ法にて被着形成する。
このとき、ゲート電極４６の側面４６ａが露出している
ので、このゲート電極の側面４６ａに直接、多結晶シリ
コン膜５３Ａが接触するように被着し、ゲート電極４６
の側面４６ａと多結晶シリコン膜５３Ａが電気的に接続
される。

【００４２】多結晶シリコン膜５３Ａは、後にイオン注
入、或いは拡散等によって不純物ドープされ導電膜とな
る。又は、多結晶シリコン膜５３Ａとして、ＣＶＤ時に
不純物をドープして成長したドープト多結晶シリコン膜
を用いるようにしてもよい。

【００４３】次に、図６Ｆに示すように、水平方向に隣
り合う画素ＭＯＳトランジスタ４９の夫々のリング状ゲ
ート電極４６を結ぶＵ字状パターンに、上記多結晶シリ
コン膜５３Ａを選択エッチングしてコンタクトバッファ
層５３を形成する。多結晶シリコン膜５３Ａのパターニ
ングに際し、ゲート電極４６上の絶縁膜５５がエッチン
グストッパーとして作用し、コンタクトバッファ層５３
は、その端部が一部絶縁膜５５上に跨がってパターニン
グされる。コンタクトバッファ層５３の端部は、ゲート
電極４６上の絶縁膜５５上であれば、どこで決めても良
い。つまり、コンタクトバッファ層５３はソース領域４
７までの距離ｘを十分にとって形成できる。

【００４４】図７は、リング状ゲート電極４６とコンタ
クトバッファ層５３を接続した状態の平面図であり、図
５及び図６は図７のＢ−Ｂ線上の断面に相当する。

【００４５】上述の参考例によれば、リング状ゲート電
極４６の側面４６ａでコンタクトバッファ層５３と電気
的接続を行うので、従来のコンタクトホールの形成が不
要となり、リング状ゲート電極４６の微細化が可能にな
る。同時にコンタクトホールの形成が省略できるので製
造工程が短縮化される。またリング状ゲート電極４６は
その側面４６ａでコンタクトバッファ層５３と電気的に
接続するので、セルフアライン的に接続が行われ、合せ
ずれ、加工精度のばらつき等に影響されることなく、微
細な画素ＭＯＳトランジスタを安定して形成することが
できる。

【００４６】また、コンタクトバッファ層５３のパター
ニングに際し、ゲート電極４６上の絶縁膜５５がエッチ
ングストッパーとして作用するので、ゲート電極４６を
エッチングすることがなく、コンタクトバッファ層５３
のみをパターニングすることができる。そして、コンタ
クトバッファ層５３の端部を絶縁膜５５上のどの位置で
決めてもゲート電極４６とコンタクトバッファ層５３と
のコンタクトに直接影響しないので、コンタクトバッフ
ァ層５３をソース領域４７までの距離ｘを十分離して形
成することができる。即ち本例は、配線となるコンタク
トバッファ層自身の合せ精度、加工精度に著しい余裕を
付与することができる。絶縁膜５５は、ソース領域４
７、ドレイン領域４８の形成に際してのイオン注入時の
マスクとしても作用するので、リング状ゲート電極４６
を出来る限り薄く形成することができ、画素における光
電変換効率を良好にすることができる。

【００４７】次に、図１及び図２を用いて本発明による
増幅型固体撮像素子の一実施例を説 明する。なお、図３
及び図４と対応する部分には同一符号を付して重複説明
を省略する。 本実施例に係る増幅型固体撮像素子におい
ても、前述の図３に示すと同様に、複数の画素ＭＯＳト
ランジスタ４９がマトリックス状に配列され、各列に対
応する画素ＭＯＳトランジスタ４９のソース領域４７が
垂直方向に沿って形成された第１層Ａｌによる共通の信
号線５１に接続され、この信号線５１と直交するように
画素ＭＯＳトランジスタ４９の各行間に対応する位置に
第２層Ａｌによる垂直選択線５２が水平方向に沿って形
成される。そして、水平方向に隣合う２つの画素ＭＯＳ
トランジスタ４９の夫々のリング状ゲート電極４６垂直
選択線５２に延長するようにＵ字状のコンタクトバッフ
ァ層５３が形成される。

【００４８】本実施例では、コンタクトバッファ層５３
の形成に際し、リング状ゲート電極４６の実質的なコン
タクトバッファ層５３との接続部以外の側面全面、すな
わち、ほぼ全周にわたってその側面に導電性の側壁部
（サイドウォール）６６〔６６Ａ，６６Ｂ〕が残るよう
に異方性エッチングでエッチング量を制御し、ゲート電
極４６の全周囲に接触する側壁部６６と、この側壁部６
６から一体に延長したコンタクトバッファ層５３とを形
成する。その他の構成は、図３及び図４と同様である。

【００４９】本実施例の増幅型固体撮像素子の画素ＭＯ
Ｓトランジスタの製造方法の一例では、前述の図５Ａ〜
図６Ｅまでの工程は同じである。次の図６Ｆの多結晶シ
リコン膜５３Ａのパターニング工程で、コンタクトバッ
ファ層５３と側壁部６６〔６６Ａ，６６Ｂ〕を形成する
ように異方性エッチングでパターニングする。

【００５０】本実施例に係る増幅型固体撮像素子によれ
ば、ゲート電極４６とコンタクトバッファ層５３はゲー
ト電極４６の全周で電気的に接続されるので、コンタク
ト接触面積が著しく増大し、コンタクト抵抗を大幅に低
減できる。従って、リング状ゲート電極４６を薄くした
ときに、コンタクト抵抗が高くなり易くも、接触面積が
広くとれるので、よりコンタクト抵抗を低減することが
できる。よって、薄膜ゲート電極を必要とする増幅型固
体撮像素子の実現を更に可能にする。その他、前述した
参考例の増幅型固体撮像素子と同様の効果を奏する。 本
実施例に係る増幅型固体撮像素子の製造方法において
も、図５及び図６の参考例の場合と同様の効果が得られ
る。さらに、側壁部６６によって実質的にゲート電極４
６とコンタクトバッファ層５３との接触面積が増加し、
コンタクト抵抗の低減が図れる。

【００５１】尚、ソース領域４８側にも内周の側壁部６
６Ｂが形成されるが、コンタクトバッファ層５３と外周
の側壁部６６Ａを保護して、この内周の側壁部６６Ｂを
エッチング除去してもよいし、ソース領域４７へのコン
タクト部５９に障害とならなければ、内周の側壁部６６
Ｂを残しておいても構わない。

【００５２】上述したように、本実施例では、増幅型固
体撮像素子において、極めて微細な画素ＭＯＳトランジ
スタを形成することができるものであり、例えば１／２
インチＨＤＴＶ用２００万画素に使用する３μｍサイズ
の画素をも実現することができる。従って、高画素数を
有するＨＤＴＶ用の増幅型固体撮像素子を提供すること
が可能となる。

【００５３】尚、上述の実施例では、２画素のゲート電
極をコンタクトバッファ層で連結するパターンで説明し
たが、個々の画素から１本づつ配線しても、横に画素を
連続して配線する場合でも同様である。

【００５４】

【発明の効果】本発明の増幅型固体撮像素子によれば、
画素電極として機能するリング状のゲート電極とコンタ
クトバッファ層との接続をゲート電極の側面で接続する
ので、従来の層間絶縁膜の形成、それに続くコンタクト
ホールの形成が不要となり製造工程を短縮できると共
に、ゲート電極の微細化を可能にする。更にゲート電極
の全周囲、即ちその側面全周にコンタクトバッファ層と
一体の導電性の側壁部を形成することにより、ゲート電
極とコンタクトバッファ層との接触面積が増大し、ゲー
ト電極の微細化を可能にしつつ、そのコンタクト抵抗を
大幅に低減することができる。従って、画素電極の微細
化が可能になり、高画素数のＨＤＴＶ用増幅型固体撮像
素子を実現することができる。

【００５５】本発明の増幅型固体撮像素子の製造方法に
よれば、ゲート電極とコンタクトバッファ層との電気的
接続のための製造工程を従来のコンタクトホールを用い
た場合に比して短縮することができる。ゲート電極とコ
ンタクトバッファ層との接続がゲート電極の側面でセル
ファライン的に行われるので、ゲート電極の微細化を可
能にすると共に、合せずれ、加工精度のばらつきに影響
されることがない。ゲート電極の上面に絶縁膜があるた
め、コンタクトバッファ層のパターニングに際して下層
のゲート電極を損なうことがない。コンタクトバッファ
層のパターニングに際して異方性エッチングによってゲ
ート電極の側面の全周に一部側壁部として残すことによ
り、ゲート電極とコンタクトバッファ層との接触面積が
増し、コンタクト抵抗を低減することきる。従って、画
素電極に微細化、薄膜化を可能にし、高画素数の高品位
の増幅型固体撮像素子を安定して製造することができ
る。

【図面の簡単な説明】

【図１】本発明に係る増幅型固体撮像素子の一実施例を
示す要部の一部断面とする斜視図である。

【図２】図１の平面図である。

【図３】本発明の説明に供する増幅型固体撮像素子の参
考例を示す構成図である。

【図４】図３のＢ−Ｂ線上の断面図である。

【図５】Ａ〜Ｃ 参考例に係る増幅型固体撮像素子の製
法例を示す工程図（その１）である。

【図６】Ｄ〜Ｆ 参考例に係る増幅型固体撮像素子の製
法例を示す工程図（その２）である。

【図７】図６Ｆに対応した平面図である。

【図８】比較例の増幅型固体撮像素子の構成図である。

【図９】図８のＡ−Ａ線上の断面図である。

【図１０】増幅型固体撮像素子の等価回路図である。

【図１１】Ａ〜Ｂ 比較例の増幅型固体撮像素子の製法
の工程図である。

【図１２】図１１Ｂの平面図である。

【符号の説明】

４１ 増幅型固体撮像素子 ４２ ｐ半導体基板 ４３ ｎ形半導体層 ４４ ｐ形ウエル領域 ４５ ゲート絶縁膜 ４６ リング状ゲート電極 ４７ ソース領域 ４８ ドレイン領域 ４９ 画素ＭＯＳトランジスタ ５１ 信号線 ５２ 垂直選択線 ５３ コンタクトバッファ層 ５５ 絶縁層 ６６〔６６Ａ，６６Ｂ〕 導電性の側壁部

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 27/14 - 27/148 H01L 21/3205 - 21/3213 H01L 21/768

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 画素電極として機能するリング状のゲー
   ト電極の上面に絶縁膜が形成され、 前記ゲート電極の側面で電気的に接続されるように、該
   ゲート電極の全周囲に導電材料層からなる側壁部が形成
   され、 前記側壁部から一体に延長したコンタクトバッファ層が
   形成されて成る ことを特徴とする増幅型固体撮像素子。
2. 【請求項２】 側面が露出すると共に上面に絶縁膜を形
   成した、画素電極として機能するリング状のゲート電極
   を形成する工程と、 前記ゲート電極の 側面及び絶縁膜上を含んで導電材料層
   を形成する工程と、前記導電材料層を異方性エッチングでパターニングし、
   前記ゲート電極の全周囲に接続する側壁部と、該側壁部
   から一体に延長したコンタクトバッファ層を形成する工
   程とを有する ことを特徴とする増幅型固体撮像素子の製
   造方法。