JPH0499381A - 固体撮像素子及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【産業上の利用分野】 本発明は、固体撮像素子及びその製造方法に係り、特に
電荷結合素子（チャージ　カップルドデバイス、以下Ｃ
ＣＤと略す）型固体撮像素子及びその製造方法に関する
。

【従来の技術】

近年ＣＣＤ型固体撮像素子では多画素化、高密度化が進
んできている。多画素化、高密度化にともない問題とな
るのは、水平シフトレジスタのピッチが小さくなること
である。つまり水平方向の密度は通常水平シフトレジス
タの最小のピッチ、すなわち水平シフトレジスタの電極
の最小加工寸法によって決まっているのである。そこで
この問題を解決する１つの手段として第２図に示すよう
に水平シフトレジスタを２つに分けるやり方が提案され
ていた。これについては、例えば特開昭６１−４２９５
７において述べられている。また、この種の素子に関す
る技術は、笹野他、ＴＶ学技報（１９８８，２）　、ｒ
可変シャッタ付き１／２インチ４０万画素ＣＣＤセンサ
」、においでも述べられている。 第２図はこのような従来のインターラインＣＯＤ型固体
撮像素子の平面構成図を表したものである。画素７９は
図中破線で囲まれた部分で、ホトダイオード７２、読み
出しゲート電極７３．垂直シフトレジスタ７４から成っ
ている。図中矢印で示したものが信号電荷の転送方向で
ある。ホトダイオード７２において光信号から変換され
蓄積された信号電荷は、読み出しゲート電極７３を経て
垂直シフトレジスタ７４に転送され、さらに転送ゲート
電極７６を介して２つの水平シフトレジスタ７５．７５
′に分けられ、出力アンプ７７．７８を経て外部回路に
出力される。なお、垂直シフトレジスタ７４、水平シフ
トレジスタ７５゜７５′はそれぞれ４相（φＶ工〜φｖ
４）、２相（φＨ工〜φＨ，）パルスで駆動される。 第３図は、第２図に示した水平読み出し部１３０の部分
の平面図を示したものである。ここで、１３１，１３２
は第１及び第２の水平シフトレジスタの電荷転送チャン
ネル、２９．４．１は第１及び第２の水平シフトレジス
タの第１のゲート電極、２８．４０は第１及び第２の水
平シフトレジスタの第１のゲート電極、４２は第１及び
第２の水平シフトレジスタ間の電荷の転送を行う転送ゲ
ート電極、また１３３．１３４は垂直シフトレジスタの
電荷転送チャンネル、１１．１２．１３はそのゲート電
極、１０．３５．４３．４４は電荷転送チャンネルの分
離層を示している。なお、ゲート電極１２、第１のゲー
ト電極２９．４１はバリアを形成するためのゲート電極
、またゲート電極１３．第２のゲート電極２８．４０は
電荷を蓄積するためのゲート電極として作用する。また
、これらのゲート電極を形成するとき、基板上の所望の
層の上に第１１目の多結晶Ｓｉを形成し、これを所望の
パターンとしてゲート電極１１．１３．４２とし、同様
に第２層目の多結晶Ｓｉでゲート電極１２、第２のゲー
ト電極２８．４０を形成し。 第３層目の多結晶Ｓｉにより第１のゲート電極ゲート電
極２９．４１を形成する。 上述のように、水平読み出し部は３層の多結晶Ｓｉを、
それぞれゲート電極とした構造となっている。この理由
は、信号電荷転送に必要な２層のゲート電極のための多
結晶Ｓｉ以外に、第１及び第２の水平シフトレジスタ間
の電荷の転送を行う転送ゲート電極にもう１層の多結晶
Ｓｉが必要なためである。

【発明が解決しようとする課題】

上記従来技術において、第１及び第２の水平シフトレジ
スタ間の電荷の転送を行う転送ゲート電極形成のためだ
けにゲート電極が１層増え、３層ゲート構造となってい
た。このためゲート電極形成プロセス格段に難かしくな
るという問題があった。 本発明の目的は、複数列の水平シフトレジスタを持ち、
２層又は１層のゲート電極を持つ構造のＣＣＤ型固体撮
像素子を提供することにある。本発明の他の目的は、ゲ
ート電極形成プロセスを簡略化したＣＣＤ型固体撮像素
子の製造方法を提供することにある。 【課題を解決するための手段］ 上記目的は、（１）半導体基体上に形成された光電変換
素子のアレイ並びに該光電変換素子からの信号電荷を読
み出すための垂直及び水平読み出し素子からなる固体撮
像素子において、上記水平読み出し素子が、第１及び第
２のゲート電極を持つ複数列の水平シフトレジスタと該
水平シフトレジスタ間の転送を行う転送素子とからなり
、該第１のゲート電極と該転送素子の転送ゲート電極と
が同一の層に設けられていることを特徴とする固体撮像
素子、（２）上記１記載の固体撮像素子において、上記
第２のゲート電極も上記第１のゲート電極と同一の層に
配置されることを特徴とする固体撮像素子、（３）上記
２記載の固体撮像素子において、上記第一及び第２のゲ
ート電極が遮光性の電極材料で形成されていることを特
徴とする固体撮像素子、（４）上記２記載の固体撮像素
子において、上記垂直読み出し素子のゲート電極が同一
の層に配置され、入射光の波長をλ、該ゲート電極間に
配置された絶縁膜の屈折率をｎとしたとき、該ゲート電
極間の間隔はえ／（２ｎ）以下であることを特徴とする
固体撮像素子、（５）半導体基体上に形成された光電変
換素子のアレイ並びに該光電変換素子からの信号電荷を
読み出すための垂直及び水平読み比し素子からなる固体
撮像素子において、上記水平読み出し素子が第１及び第
２のゲート電極を持つ複数列の水平シフトレジスタから
なり、該第１又は第２のゲート電極に、少なくとも３つ
の異なる電位を与える手段を有することを特徴とする固
体撮像素子、（６）半導体基体上に、光電変換素子のア
レイ並びに該光電変換素子からの信号電荷を読み出すた
めの垂直読み出し素子並びに第１及び第２のゲート電極
を持つ複数列の水平シフトレジスタと該水平シフトレジ
スタ間の転送を行う転送素子とからなる水平読み出し素
子を有する固体撮像素子を形成する固体撮像素子の製造
方法において、半導体基板上に、所望の材質の第１の層
を形成し、該第１の層を所望のパターンとして少なくと
も上記第１のゲート電極と該転送素子の転送ゲート電極
とを形成する工程、該パターンとした第１の層の表面に
絶縁膜を形成する工程、所望の材質の第２の層を形成し
。 該第２の層を所望のパターンとして少なくとも上記第２
のゲート電極を形成する工程を有することを特徴とする
固体撮像素子の製造方法、（７）上記６記載の固体撮像
素子の製造方法において、上記第１及び第２の層は、多
結晶Ｓｉからなることを特徴とする固体撮像素子の製造
方法、（８）上記７記載の固体撮像素子の製造方法にお
いて、上記第１の層の表面の絶縁膜の形成は、該第１の
層の表面を酸化し、Ｓｉｎ、とすることにより行うこと
を特徴とする固体撮像素子の製造方法によって達成され
る。 ［作用］ 水平シフトレジスタを構成するゲート電極と同じ層で転
送ゲート電極を形成する又は水平シフトレジスタ間の転
送をパンチスルーにより行うことで転送ゲート電極を不
要とすることにより、ゲート電極を形成する層を１層又
は２層減らすことができるので、ゲート電極形成プロセ
スを簡略化することができる。 【実施例］ 以下、本発明の実施例を図面を用いて説明する。 本発明の一実施例のＣＣＤ型固体撮像素子の平面図を第
１図に示す６本実施例が第３図に示す従来例と異なると
ころは、例えば第１及び第２の水平シフトレジスタを構
成している第１のゲート電極１４．１５．２４．２６と
第１及び第２の水平シフトレジスタ間の電荷の転送を行
う転送ゲート電極２２とを同じ多結晶Ｓｉ層で形成した
ところである。これによりゲート電極を構成する多結晶
Ｓｉ層を１層減らすことができるので、ゲート電極形成
プロセスを簡略化することができる。なお。 孤立した第１の水平シフトレジスタの第１のゲート電極
１４，１５はコンタクト穴１８．１９からＡ１配線１６
．１７を介してそれぞれφＨ２、φＨ１パルスが印加さ
れる。なお、コンタクト穴１８．１９の形成プロセスは
、水平シフトレジスタの電荷転送チャンネル１３１．１
３２に影響を与えないように、例えばウエットエッチイ
ングプロセスを用いて構成する。また第１及び第２の水
平シフトレジスタを構成する第２のゲート電極２３．２
５を転送ゲート２２部分で斜めに配線することにより、
電荷転送チャンネルの分離層２０．２１を均一な幅で形
成し第１及び第２の水平シフトレジスタの電荷転送チャ
ンネル１３１．１３２への影響をなくした。 次に第１図に示した本発明のＣＣＤ型固体撮像素子の駆
動波形とその作用について第１図、第４図を用いて説明
する。第４図に示すように信号電荷は、ある水平ブラン
キング期間のｔｌのタイミングで、φｖ２パルスの印加
された蓄積ゲート電極１１からφＶＬパルスの印加され
た蓄積ゲート電極１３へ転送される。次の水平ブランキ
ング期間のｔ２のタイミングで、蓄積ゲート電極１３に
蓄えられた信号電荷は、それぞれφＨ□パルス、φＨ２
パルスの印加された第１の水平シフトレジスタの蓄積ゲ
ート電極である第２のゲート電極２５．２３′に送られ
る。そしてｔ、のタイミングで、第２のゲート電極２３
′に蓄えられた信号電荷はφＴパルスの印加された転送
ゲート電極２２へ送られる。さらにｔ４のタイミングで
、転送ゲート電極２２からφＨ□パルスの印加された第
２の水平シフトレジスタの第２のゲート電極２５へ送ら
れる。このようにして１行分の信号電荷を２列の水平シ
フトレジスタに振り分けられる。 なお、この駆動パルスは第３図に示す従来例のＣＣＤ型
固体撮像素子にも適用できる。 次に、第１図のＣＣＤ型固体撮像素子の製造方法を第１
５図を用いて説明する。この図は、第１図のＢ−Ｂ’線
の断面を示したものである。 Ｎ型シリコン基板１７０からなる半導体基板表面にホト
リソグラフィーによる選択イオン打ち込み、拡散工程に
よりＰ型ウェル層１７１を形成した後、基板表面に絶縁
膜１９２を介してナイトライド膜１９０を堆積し、ホト
エツチング工程によりパターンとする。次にナイトライ
ド膜１９０をマスクにしてボロンを打ち込み、スチーム
酸化を行い、濃いＰ型拡散層１７２と厚い酸化膜１７５
とをもつ素子弁Ｗ領域を形成する（第１５図（ａ）ナイ
トライド膜１９０を除去した後、再び基板表面に絶縁膜
１９２を介してナイトライド膜１９１を堆積し、ホトエ
ツチング工程によりパターンとする。このナイトライド
膜１９１をマスクにしてボロンを打ち込み、非酸化雰囲
気で拡散を行い、Ｐ型拡散Ｎ１７３を形成する。同様に
ナイトライド膜１９１をマスクにしてヒ素を打ち込み、
非酸化雰囲気で拡散を行い、ＣＣＤ転送チャンネルとな
るＮ型拡散層１７４を形成する（第１５図（ｂ））。 ナイトライド膜１９１を除去した後、基板表面に絶縁膜
１９２を介して多結晶Ｓｉ膜を堆積し。 ホトエツチング工程により、垂直シフトレジスタのゲー
ト電極１１．１３．第１の水平シフトレジスタの第１の
ゲート電極１４、転送ゲート電極２２のパターンを形成
する（第１５図（Ｃ））。 次にウェット酸化により上記垂直シフトレジスタのゲー
ト電極１１．１３、第１の水平シフトレジスタの第１の
ゲート電極１４、転送ゲート電極２２の表面に酸化膜１
８６，１８７，１８８゜１８９を形成した後、２層目の
多結晶Ｓ１膜を堆積し、ホトエツチング工程により垂直
シフトレジスタのゲート電極１２、第１の水平シフトレ
ジスタの第２のゲート電極２３、第２の水平シフトレジ
スタの第２のゲート電極２５′のパターンを形成する（
第１５図（ｄ））。 次にＳｉ○２膜１８３を堆積した後、ホトエツチング工
程により水平シフトレジスタのゲート電極１４上にコン
タクト穴を形成する。そしてＡＩ膜１６．１７を堆積し
た後、ホトエツチング工程により水平シフトレジスタの
ゲート配線と成す（第１５図（ｅ））。 なお上述のようにコンタクト穴形成プロセスは、水平シ
フトレジスタの電荷転送チャンネルとなるＮ型拡散層１
７４に影響を与えないようにウェットエツチングプロセ
スを用いる。 次に本発明の他の実施例のＣＣＤ型固体撮像素子の平面
図を第７図に示す。本実施例が第１図に示す実施例と異
なるところは、第１及び第２の水平シフトレジスタ間の
電荷の転送を行う転送ゲート電極をなくシ１代わりに第
２の水平シフトレジスタを構成する第２のゲート電極５
５を新たなφＨｆｆパルスで駆動するところである。 第７図に示す本実施例の駆動波形とその作用について第
７図、第８図に用いて説明する。本実施例の駆動波形が
第４図に示した駆動波形と異なるところは、φＴパルス
の代わりに、新たにより高い電圧を持ち３値から成るφ
Ｈ，パルスを用いて、第１及び第２の水平シフトレジス
タＨＣＣＤＩ。 ＨＣＣＤ２間の電荷の転送をパンチスルーにより行うと
ころである。これによりゲート電極を構成する多結晶Ｓ
ｉを２層とすることができるので、ゲート電極形成プロ
セスを簡略化することができる。なお、孤立した第１の
水平シフトレジスタの第２のゲート電極４９．５ｏはコ
ンタクト穴４７．４８からＡ１配線４６．４５を介して
それぞれφＨ２、φＨ１Ｈ１パルス加される。また、５
１．５２．５７は電荷転送チャンネルの分離層である。 本発明のさらに他の実施例のＣＣＤ型固体撮像素子の平
面図を第９図に示す。本実施例が第１図に示す実施例と
異なるところは、ゲート電極をすへて同じ層により、即
ち、単層で形成したところである。これによりさらにゲ
ート電極を１層減らすことができるので、ゲート電極形
成プロセスをさらに大幅に簡略化することができる。第
９図において、１３１．１３２は第１及び第２の水平シ
フトレジスタの電荷転送チャンネル、６９．８０．８１
．８２は、それぞれコンタクト穴６１．６２．６３．６
４からＡ１配線６５．６６．６７．６８を介してφＨエ
　、φＨ２、φＨ３′、φＨ４パルスが印加される第１
の水平シフトレジスタの第１及び第２のゲート電極、８
６．８７．８８．８９は第２の水平シフトレジスタの第
１及び第２のゲート電極、８５は第１及び第２の水平シ
フトレジスタ間の電荷の転送を行う転送ゲート電極、ま
た１３３．１３４は垂直シフトレジスタの電荷転送チャ
ンネル、５８．５９．６０はそのゲート１ｉ陽、１０．
８３．８４．９０は電荷転送チャンネルの分離層を示し
ている。 次に第９図に示した本実施例の駆動波形とその作用につ
いて第９図、第１０図を用いて説明する。 本実施例は単層ゲート電極構造のため、全てのゲート下
の電位を自由に制御できる。φＨ１′、φＨ２′及びφ
Ｈ３、φＨ４′パルスはそれぞれ同相で電位差をつける
ことにより、イオン打込み法等によりわざわざバリア電
極をつくらなくとも。 第４図に示す駆動波形と同様に信号電荷を蓄積・転送動
作を行わせることができる。なお、φｖし０、φｖＬ２
パルスについても同様のことが言える。 第９図に示した画素部の平面図を第１３図に、また第３
図に示した従来の素子の画素部の平面図を第５図に示す
。まず従来例について説明する。 アクティブ領域３０を破線で囲んで示す。このアクティ
ブ領域３０は、ホトダイオード部３１、読み出しチャン
ネル部３２．垂直ＣＣＤ部３３を含む。アクティブ領域
３０の外の部分はアイソレージョン領域３４であり、Ｐ
＋層が形成されている。 垂直ＣＣＤ部３３には、転送専用ゲート電極４と転送ゲ
ート電極６とが設けられており、後者は読み呂しゲート
電極も兼ねている。 第１１図においても同様に、アクティブ領域３０を破線
で囲んで示してあり、この領域はホトダイオード部３１
、読み出しチャンネル部３２、垂直ＣＣＤ部３３からな
っている。アクティブ領域３０の外の部分はアイソレー
ション領域であり、２１層が形成されている。垂直ＣＣ
Ｄ部３３には転送ゲート電極１０４．１０５が設けられ
ており、読み出しゲート電極も兼ねている。 第６図は、従来例のＣＣＤ型固体撮像素子の画素部の断
面図を示したものである。従来のＣＣＤ型撮像素子の動
作について簡単に説明する、Ｎ型層７とＰ型ウェル層８
からなるホトダイオードにおいて光信号が信号電荷に変
換され蓄積される。 なお、Ｐ型ウェル層８がホトダイオードとなるＮ型層７
の部分だけ浅くなっているのは、ホトダイオードにおい
て過剰に発生した信号電荷をＮ型基板９に捨てるためで
ある。ホトダイオードに蓄積された信号電荷はアイソレ
ーション用のＰ”層１のない読み出しチャンネル部を通
して農直ＣＣＤとなるＮ型層２に転送される。なお、４
，６は垂直ＣＣＤの転送ゲート、５は層間絶縁膜、３は
ゲート酸化膜である。 次に本発明の画素部の断面図を第１２図に示す。 この図は、第１１図のＡ−Ａ　’間の断面図を示したも
のである。本実施例が第６図に示す従来例と異なるとこ
ろは、１つには転送用のゲート電極１２９形成後にアイ
ソレーション用のＰ”、ＩＦ１２７を形成したところで
ある。これによりアイソレーション用のＰ＋層１２７を
浅くすることができ。 この２１層の横方向拡散の影響による垂直ＣＣＤとなる
２の有効幅の大幅な減少を抑えることができる。 ２つにはゲート電極をすべて同じ層により即ち単層で形
成したところである。これによりゲート電極を１層減ら
すことができるので、ゲート電極形成プロセスを大幅に
簡略化することができる。 ３つにはホトダイオードをＰ”ＮＰ溝構造し、このＰ′
″層１２７でアイソレーション用のＰ４′層を兼ねると
ころである。ホトダイオードをＰ”ＮＰ溝構造すること
により、ホトダイオードの容量増加や暗電流抑圧の効果
がある。 ４つには垂直ＣＣＤをＰ型層１２４で覆い、Ｐ型ウェル
層８の拡散深さを均一としたところである。これにより
垂直ＣＣＤのＮ型層２からの空乏層の伸びを抑え、不要
電荷が垂直ＣＣＤのＮ型層２にはいるのを防ぐと共に、
Ｐ＋層１２７の電位を確実にウェルと同電位とすること
ができる。またＰ型ウェル層８の形成が容易となる。な
お、７はホトダイオードとなるＮ型層、３はゲート酸化
膜である。 次に、第１３図に、第１１図に示したＣＣＤ型固体撮像
素子の画素部の製造方法を示す。Ｎ型シリコン基板から
なる半導体基板表面にＢのイオン打込み、拡散によりＰ
型ウェル層１１２を形成し、Ａｓのイオン打込み、拡散
により垂直シフトレジスタとなるＮ型層１１３を形成す
る。基板表面に熱酸化によりＳｉｎ、からなる絶縁膜１
１４を形成し、ついでＣＶＤにより厚み３００ｎｍの多
結晶Ｓｉ薄膜１１５を形成し、その上に熱酸化により５
ｉｎ２からなる絶縁膜１１６を、さらにその上には間隙
ｔを開けたホトレジスト１１７のパターンを形成する（
第１３図（ａ））。 次にホトレジスト１１７をマスクにして絶縁膜１１６を
ドライエツチングした後、ホトレジスト１１７を除き、
ＣＶＤにより厚み３００ｎｒｎのＳｉＯ□の絶縁膜１１
８を形成する。図に見られるように、これによって上記
間隙ｔより狭い間隙ｔ′ができる（第１３図（ｂ））。 次に絶縁膜１１８を垂直方向に異方性ドライエツチング
し、絶縁膜１１６の間隙のみに絶縁膜１１８を残す（第
１３図（Ｃ））。 これら絶縁膜１１６．１１８をマスクにして多結晶Ｓｉ
薄膜１１５をドライエツチングすることにより、ホトレ
ジストの間隙ｔよりもずっと狭い間隙ｔ′で多結晶Ｓｉ
薄膜１１５を加工することができる。これにより、１μ
ｍ程度の製造技術でもＣＣＤの隣接するゲート電極に必
要な０．２μｍ程度の間隙を加工することができる。さ
らに絶縁膜１１６，１１８を除き、多結晶Ｓｉ薄膜１１
５をマスクにして、Ｂを加速電圧５０ｋｅＶで斜めイオ
ン打込みを行い、垂直シフトレジススタのゲート電極と
なる多結晶Ｓｉ薄膜１１５下にＰ型層１２１を形成する
。なお、１２０は必要な部分にだけイオン打込みを行う
ために設けられたホトレジストである（第１３図（ｄ）
）。 ここで、隣接するゲート電極間の間隙ｔ′は（λ／２ｎ
）以下とすることが望ましい。なお、λは入射光の波長
を、またｎは隣接するゲート電極間の間隙の絶縁膜の屈
折率を示している。例えば、λを赤色光の６００ｎｍ、
ｎをＳ　ｉ　Ｏ２の１．５とすると、（λ／２ｎ）は２
００ｎｍとなる。ところで、（λ／２ｎ）は、Ｉｇ接す
るゲート電極間の間隙に光が入射した場合のカットオフ
波長であり、これより長い波長の光は減衰する。従って
、隣接するゲート電極間の間隙を通して垂直ＣＣＤのＮ
型層１１３に入射することにより発生する、スミア雑音
を抑圧することができる。 第９図に示す本発明の一実施例の画素部の平面図を第１
４図に示す。本実施例が第５図に示す従来例の画素部の
平面図と異なるところは、斜めイオン打ち込み技術使用
する必要がないことである。 ただしこのままでは、例えば読み出し兼用ゲート電極１
６１，１６３が孤立してしまうため、コンタクト穴１６
６．１６７を通してＡ１配線１６４．１６５により電位
を与えている。 ［発明の効果］ 本発明によれば、ゲート電極を１〜２石減らすことがで
きるので、ゲート電極形成プロセスを大幅に簡略化する
ことができる。

【図面の簡単な説明】

第１図、第７図及び第９図は、本発明の一実施例の水平
シフトレジスタ部の平面図、第８図及び第１０図はその
駆動パルス波形図、第３図は従来の水平シフトレジスタ
部の平面図、第４図はその駆動パルス波形図、第２図は
ＣＣＤ型固体撮像素子の平面構成図、第１１図、第１４
図は本発明の画素部の平面図、第１２図はその断面図、
第１３図はその製造方法、第５図は従来の画素部の平面
図、第６図はその断面図、第１５図は本発明の一実施例
の水平シフトレジスタ部の製造工程を示す断面図である
。 １．１２７・・アイソレーション用２９層２．１１３・
・・垂直ＣＣＤとなるＮ型層３・・・ゲート酸化膜 ４．６．１１．１２．１３．５８．５９．６ｏ、９２．
９４．１０４．１０５．１１５，１２９゜１６０．１６
１．１６２，１６３・・・垂直シフトレジスタ用ゲート
電極 ５・・・層間絶縁膜 ７・・・ホトダイオードとなるＮ型層 ８．１１２．１１７・・・Ｐ型ウェル層９．１７０・・
・基板 １０．２０．２１，２７．３５．４３．４４、Ｓｌ、５
２．５７．８３．８４．９０−・・電荷転送チャンネル
の分離層 １４．１５．２４．２６．２６’、２９．４１．５４、
５６、６９、６９’、８１．８６、８６′８８・・・水
平シフトレジスタの第１のゲート電極２３．２３’、２
５．２５’　、２８．４０．４９．４９’　、５０．５
３．５３’　、５５．８０．８２゜８２’、８７．８９
・・・水平シフトレジスタの第２のゲート電極 １６．１７．４５．４６．６５．６６．６７．６８．１
６４．１６５・・・ＡΩ配線 １８．１９．４７．４７’　、４８．６１．６１′６２
．６３．６４．６４’　、１６６．１６７・・・コンタ
クト穴 ２２．４２．７６．８５・・・転送ゲート電極３０・・
・アクティブ領域 ３１・・・ホトダイオード部 ３２・・・読み出しチャンネル部 ３３・・・垂直ＣＣＤ部 ３４・・・アイソレーション領域 ７２・・・ホトダイオード ７３・・・読み出しゲート電極 ７４・・・垂直シフトレジスタ ７５．７５’・・・水平シフトレジスタ７７．７８・・
・出力アンプ ７９・・・画素 １０６．１０７・・・間隙 １１４．１１６．１１８．１９２・・・絶縁膜１１５・
・・多結晶Ｓｉ薄膜 １１７．１２０・・・ホトレジスト １２１．１２４・・・Ｐ型層 １３１・・・第１の水平シフトレジスタの電荷転送チャ
ンネル １３２・・・第２の水平シフトレジスタの電荷転送チャ
ンネル １３３．１３４・・・垂直シフトレジスタの電荷転送チ
ャンネル １７０・・・Ｎ型シリコン基板 １７１・・・Ｐ型ウェル層 １７２・・・濃いＰ型拡散層 １７３・・・Ｐ型拡散層 １７４・・・Ｎ型拡散層 １７５・・・厚い酸化膜 １８３・・・５１０２膜 １８６．１８７．１８８．１８９・・・酸化膜１９０．
１９１・・・ナイトライド膜

Claims (1)

1. 【特許請求の範囲】 １、半導体基体上に形成された光電変換素子のアレイ並
   びに該光電変換素子からの信号電荷を読み出すための垂
   直及び水平読み出し素子からなる固体撮像素子において
   、上記水平読み出し素子が、第１及び第２のゲート電極
   を持つ複数列の水平シフトレジスタと該水平シフトレジ
   スタ間の転送を行う転送素子とからなり、該第１のゲー
   ト電極と該転送素子の転送ゲート電極とが同一の層に設
   けられていることを特徴とする固体撮像素子。 ２、請求項１記載の固体撮像素子において、上記第２の
   ゲート電極も上記第１のゲート電極と同一の層に配置さ
   れることを特徴とする固体撮像素子。 ３、請求項２記載の固体撮像素子において、上記第一及
   び第２のゲート電極が遮光性の電極材料で形成されてい
   ることを特徴とする固体撮像素子。 ４、請求項２記載の固体撮像素子において、上記垂直読
   み出し素子のゲート電極が同一の層に配置され、入射光
   の波長をλ、該ゲート電極間に配置された絶縁膜の屈折
   率をｎとしたとき、該ゲート電極間の間隔はλ／（２ｎ
   ）以下であることを特徴とする固体撮像素子。 ５、半導体基体上に形成された光電変換素子のアレイ並
   びに該光電変換素子からの信号電荷を読み出すための垂
   直及び水平読み出し素子からなる固体撮像素子において
   、上記水平読み出し素子が第１及び第２のゲート電極を
   持つ複数列の水平シフトレジスタからなり、該第１又は
   第２のゲート電極に、少なくとも３つの異なる電位を与
   える手段を有することを特徴とする固体撮像素子。 ６、半導体基体上に、光電変換素子のアレイ並びに該光
   電変換素子からの信号電荷を読み出すための垂直読み出
   し素子並びに第１及び第２のゲート電極を持つ複数列の
   水平シフトレジスタと該水平シフトレジスタ間の転送を
   行う転送素子とからなる水平読み出し素子を有する固体
   撮像素子を形成する固体撮像素子の製造方法において、
   半導体基板上に、所望の材質の第１の層を形成し、該第
   １の層を所望のパターンとして少なくとも上記第１のゲ
   ート電極と該転送素子の転送ゲート電極とを形成する工
   程、該パターンとした第１の層の表面に絶縁膜を形成す
   る工程、所望の材質の第２の層を形成し、該第２の層を
   所望のパターンとして少なくとも上記第２のゲート電極
   を形成する工程を有することを特徴とする固体撮像素子
   の製造方法。 ７、請求項６記載の固体撮像素子の製造方法において、
   上記第１及び第２の層は、多結晶Ｓｉからなることを特
   徴とする固体撮像素子の製造方法。 ８、請求項７記載の固体撮像素子の製造方法において、
   上記第１の層の表面の絶縁膜の形成は、該第１の層の表
   面を酸化し、ＳｉＯ＿２とすることにより行うことを特
   徴とする固体撮像素子の製造方法。