JPH11251572A - 固体撮像素子及びその製造方法 - Google Patents
固体撮像素子及びその製造方法Info
- Publication number
- JPH11251572A JPH11251572A JP10363116A JP36311698A JPH11251572A JP H11251572 A JPH11251572 A JP H11251572A JP 10363116 A JP10363116 A JP 10363116A JP 36311698 A JP36311698 A JP 36311698A JP H11251572 A JPH11251572 A JP H11251572A
- Authority
- JP
- Japan
- Prior art keywords
- transmission gate
- insulating film
- solid
- state imaging
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000011229 interlayer Substances 0.000 claims abstract description 33
- 239000010410 layer Substances 0.000 claims abstract description 30
- 230000005540 biological transmission Effects 0.000 claims description 118
- 238000003384 imaging method Methods 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 17
- 239000011159 matrix material Substances 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 30
- 229920005591 polysilicon Polymers 0.000 description 30
- 239000004065 semiconductor Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 13
- 238000007740 vapor deposition Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000003530 single readout Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】画素の開口率の増大及び電荷のリードアウトが
容易な固体撮像素子及びその製造方法を提供する。 【解決手段】固体撮像素子は、フォトダイオード２３の
間に配置された第１伝達ゲート２６と、第１伝達ゲート
２６の中央部上に配置されたブロック酸化膜２７と、第
１伝達ゲート２６上に形成された第１層間酸化膜２８
と、ブロック酸化膜２７の一部を覆うようにして第１伝
達ゲート２６の上方に配置された第２及び第３伝達ゲー
ト２９ａ、２９ｂと、第２及び第３伝達ゲート２９ａ、
２９ｂ上に形成された第２層間酸化膜３１と、第２及び
第３伝達ゲート２９ａ、２９ｂの上方において第２層間
絶縁膜３１上に形成された第４伝達ゲート３２aとを備
える。
容易な固体撮像素子及びその製造方法を提供する。 【解決手段】固体撮像素子は、フォトダイオード２３の
間に配置された第１伝達ゲート２６と、第１伝達ゲート
２６の中央部上に配置されたブロック酸化膜２７と、第
１伝達ゲート２６上に形成された第１層間酸化膜２８
と、ブロック酸化膜２７の一部を覆うようにして第１伝
達ゲート２６の上方に配置された第２及び第３伝達ゲー
ト２９ａ、２９ｂと、第２及び第３伝達ゲート２９ａ、
２９ｂ上に形成された第２層間酸化膜３１と、第２及び
第３伝達ゲート２９ａ、２９ｂの上方において第２層間
絶縁膜３１上に形成された第４伝達ゲート３２aとを備
える。
Description
【０００１】
【発明の属する技術分野】本発明は固体撮像素子に関
し、詳しくは信号電荷の受光画素からのリードアウトが
容易で、かつ画素の開口率を高めるに適した固体撮像素
子及びその製造方法に関する。
し、詳しくは信号電荷の受光画素からのリードアウトが
容易で、かつ画素の開口率を高めるに適した固体撮像素
子及びその製造方法に関する。
【０００２】
【従来の技術】一般な固体撮像素子には、マトリックス
状に形成された受光画素としてのフォトダイオード(Pho
to Diode: PD)を備える。フォトダイオードの間には、
フォトダイオードに蓄積されている電荷を受け取り、水
平電荷伝送素子(Horizontal Charge Coupled Device: H
CCD)へ伝達する垂直電荷伝送素子(Vertical Charge Cou
pled Device: VCCD)が一列に形成されている。
状に形成された受光画素としてのフォトダイオード(Pho
to Diode: PD)を備える。フォトダイオードの間には、
フォトダイオードに蓄積されている電荷を受け取り、水
平電荷伝送素子(Horizontal Charge Coupled Device: H
CCD)へ伝達する垂直電荷伝送素子(Vertical Charge Cou
pled Device: VCCD)が一列に形成されている。
【０００３】最近では、例えば１／４インチ、３３万画
素のＰＳ−ＣＣＤ(Progressive Scan Charge Coupled D
evice)の固体撮像素子には、トリプルポリシリコン(tri
plepolysilicon)層を用いた４相(phase)の垂直電荷伝送
素子ＶＣＣＤが用いられている。
素のＰＳ−ＣＣＤ(Progressive Scan Charge Coupled D
evice)の固体撮像素子には、トリプルポリシリコン(tri
plepolysilicon)層を用いた４相(phase)の垂直電荷伝送
素子ＶＣＣＤが用いられている。
【０００４】以下、かかるトリプルポリシリコン層から
構成される４相の垂直電荷伝送素子ＶＣＣＤを有する従
来の固体撮像素子及びその製造方法について説明する。
図１は従来例の固体撮像素子の平面図であり、図２ａは
図１の固体撮像素子のI−I線上の構造断面図であり、図
２ｂは図１の固体撮像素子のII−II線上の構造断面図で
あり、図３は図１の固体撮像素子のIII−III線上の構造
断面図である。そして、図４は従来の固体撮像素子のリ
ードアウトクロックのパルス波形図であり、図５ａ、図
５ｂ、図６ａ、図６ｂは従来例の固体撮像素子の製造方
法を示す工程断面図である。
構成される４相の垂直電荷伝送素子ＶＣＣＤを有する従
来の固体撮像素子及びその製造方法について説明する。
図１は従来例の固体撮像素子の平面図であり、図２ａは
図１の固体撮像素子のI−I線上の構造断面図であり、図
２ｂは図１の固体撮像素子のII−II線上の構造断面図で
あり、図３は図１の固体撮像素子のIII−III線上の構造
断面図である。そして、図４は従来の固体撮像素子のリ
ードアウトクロックのパルス波形図であり、図５ａ、図
５ｂ、図６ａ、図６ｂは従来例の固体撮像素子の製造方
法を示す工程断面図である。
【０００５】従来例の発明は、固体撮像素子において、
フォトダイオードに蓄積された電荷を水平電荷伝送素子
へ送る垂直電荷伝送素子の伝達ゲートに関するものであ
る。図１、図２ａ、図２ｂ、図３に示すように、Ｎ型の
半導体基板１上に所定の深さを有するＰウェル２が形成
されており、Ｐウェル２の表面内に垂直電荷伝送素子Ｖ
ＣＣＤの形成方向に埋込電荷伝送素子(buried charge c
oupled device:BCCD)３が形成されている。又、ロウ方
向において隣接するフォトダイオード４の間には埋込電
荷伝送素子３の一部とオーバーラップする第１ポリシリ
コン層からなる第１伝達ゲート７が互いに一定の間隙に
平行に形成されている。そして、第２及び第３伝達ゲー
ト１０ａ、１０ｂは、ロウ方向の各フォトダイオード４
の間において各フォトダイオード４の一側縁上に並んで
整列されているとともに、垂直電荷伝送素子ＶＣＣＤの
形成領域において第１伝達ゲート７の両側の上部とオー
バーラップしている。第４伝達ゲート１３ａは、フォト
ダイオード４の間においては第１伝達ゲート７の上方に
形成され、垂直電荷伝送素子ＶＣＣＤ形成領域において
は埋込電荷伝送素子３の上方、第２伝達ゲート１０ａ、
第３伝達ゲート１０ｂの上方を跨いで隣接する他の第２
伝達ゲート１０ｃにオーバーラップする一部分を有す
る。
フォトダイオードに蓄積された電荷を水平電荷伝送素子
へ送る垂直電荷伝送素子の伝達ゲートに関するものであ
る。図１、図２ａ、図２ｂ、図３に示すように、Ｎ型の
半導体基板１上に所定の深さを有するＰウェル２が形成
されており、Ｐウェル２の表面内に垂直電荷伝送素子Ｖ
ＣＣＤの形成方向に埋込電荷伝送素子(buried charge c
oupled device:BCCD)３が形成されている。又、ロウ方
向において隣接するフォトダイオード４の間には埋込電
荷伝送素子３の一部とオーバーラップする第１ポリシリ
コン層からなる第１伝達ゲート７が互いに一定の間隙に
平行に形成されている。そして、第２及び第３伝達ゲー
ト１０ａ、１０ｂは、ロウ方向の各フォトダイオード４
の間において各フォトダイオード４の一側縁上に並んで
整列されているとともに、垂直電荷伝送素子ＶＣＣＤの
形成領域において第１伝達ゲート７の両側の上部とオー
バーラップしている。第４伝達ゲート１３ａは、フォト
ダイオード４の間においては第１伝達ゲート７の上方に
形成され、垂直電荷伝送素子ＶＣＣＤ形成領域において
は埋込電荷伝送素子３の上方、第２伝達ゲート１０ａ、
第３伝達ゲート１０ｂの上方を跨いで隣接する他の第２
伝達ゲート１０ｃにオーバーラップする一部分を有す
る。
【０００６】上記のように構成された従来の固体撮像素
子におけるロウ方向のフォトダイオード４の間に形成さ
れる第１、第２、第３、第４伝達ゲート７、１０ａ、１
０ｂ、１３ａの製造方法を図面に基づき説明する。
子におけるロウ方向のフォトダイオード４の間に形成さ
れる第１、第２、第３、第４伝達ゲート７、１０ａ、１
０ｂ、１３ａの製造方法を図面に基づき説明する。
【０００７】図５ａに示すように、Ｎ型の半導体基板１
にＰ型のイオンを注入した後、熱拡散工程で半導体基板
１に一定の深さを有するＰウェル２を形成する。そし
て、Ｐウェル２上にフォトダイオードを形成するための
マスクパターンを形成し、Ｐウェル２の表面内にＮ型の
不純物イオンを注入して、所定の深さを有するマトリッ
クス状の複数個のフォトダイオード４を形成する。次い
で、ロウ方向のフォトダイオード４の間のＰウェル２の
表面内に、隣り合うフォトダイオード４と接するＰ型の
チャネルストップ領域５を形成する。この後、半導体基
板１の全面に第１層間酸化膜６を蒸着により薄く形成
し、第１層間酸化膜６上に第１ポリシリコン層を蒸着に
より形成する。そして、第１ポリシリコン層を異方性食
刻してロウ方向のフォトダイオード４の間のチャネルス
トップ領域５の上方及び垂直電荷伝送素子の形成領域上
に「一」字状に整列された第１伝達ゲート７を形成す
る。
にＰ型のイオンを注入した後、熱拡散工程で半導体基板
１に一定の深さを有するＰウェル２を形成する。そし
て、Ｐウェル２上にフォトダイオードを形成するための
マスクパターンを形成し、Ｐウェル２の表面内にＮ型の
不純物イオンを注入して、所定の深さを有するマトリッ
クス状の複数個のフォトダイオード４を形成する。次い
で、ロウ方向のフォトダイオード４の間のＰウェル２の
表面内に、隣り合うフォトダイオード４と接するＰ型の
チャネルストップ領域５を形成する。この後、半導体基
板１の全面に第１層間酸化膜６を蒸着により薄く形成
し、第１層間酸化膜６上に第１ポリシリコン層を蒸着に
より形成する。そして、第１ポリシリコン層を異方性食
刻してロウ方向のフォトダイオード４の間のチャネルス
トップ領域５の上方及び垂直電荷伝送素子の形成領域上
に「一」字状に整列された第１伝達ゲート７を形成す
る。
【０００８】図５ｂに示すように、半導体基板１の全面
に化学気相蒸着法を用いて酸化膜を形成した後、その酸
化膜を異方性食刻して第１伝達ゲート７の中央部上に配
置されたブロック酸化膜８を形成する。そして、第１伝
達ゲート７上に第２層間酸化膜９を蒸着により形成し、
半導体基板１の全面に第２ポリシリコン層１０を蒸着に
より形成する。その後、第２ポリシリコン層１０上に感
光膜１１を塗布した後、所定の領域を露光及び現像して
感光膜１１を選択的にパターニングする。
に化学気相蒸着法を用いて酸化膜を形成した後、その酸
化膜を異方性食刻して第１伝達ゲート７の中央部上に配
置されたブロック酸化膜８を形成する。そして、第１伝
達ゲート７上に第２層間酸化膜９を蒸着により形成し、
半導体基板１の全面に第２ポリシリコン層１０を蒸着に
より形成する。その後、第２ポリシリコン層１０上に感
光膜１１を塗布した後、所定の領域を露光及び現像して
感光膜１１を選択的にパターニングする。
【０００９】図６ａに示すように、パターニングされた
感光膜１１をマスクとして用いて第２ポリシリコン層１
０を異方性食刻して、第１伝達ゲート７の両側縁部にそ
れぞれオーバーラップするとともに、隣接するフォトダ
イオード４上に並んで整列された第２及び第３伝達ゲー
ト１０ａ、１０ｂを形成する。そして、第２及び第３伝
達ゲート１０ａ、１０ｂ上に第３層間酸化膜１２を蒸着
により形成し、第３層間酸化膜１２上に第３ポリシリコ
ン層１３を蒸着により形成する。この後、第３ポリシリ
コン層１３上に感光膜１４を塗布した後、露光及び現像
工程で選択的に感光膜１４をパターニングする。
感光膜１１をマスクとして用いて第２ポリシリコン層１
０を異方性食刻して、第１伝達ゲート７の両側縁部にそ
れぞれオーバーラップするとともに、隣接するフォトダ
イオード４上に並んで整列された第２及び第３伝達ゲー
ト１０ａ、１０ｂを形成する。そして、第２及び第３伝
達ゲート１０ａ、１０ｂ上に第３層間酸化膜１２を蒸着
により形成し、第３層間酸化膜１２上に第３ポリシリコ
ン層１３を蒸着により形成する。この後、第３ポリシリ
コン層１３上に感光膜１４を塗布した後、露光及び現像
工程で選択的に感光膜１４をパターニングする。
【００１０】図６ｂに示すように、感光膜１４をマスク
として用いて第３ポリシリコン層１３を異方性食刻し
て、ロウ方向のフォトダイオード４の間の第１伝達ゲー
ト７の上方に配置された第４伝達ゲート１３ａを形成す
る。そして、垂直電荷伝送素子ＶＣＣＤの形成領域にお
いては、第２伝達ゲート１０ａ、第１伝達ゲート７、第
３伝達ゲート１０ｂの上方を跨いで隣接する第２伝達ゲ
ート１０ｃにオーバーラップする一部を有する第４伝達
ゲート１３ａを形成する。
として用いて第３ポリシリコン層１３を異方性食刻し
て、ロウ方向のフォトダイオード４の間の第１伝達ゲー
ト７の上方に配置された第４伝達ゲート１３ａを形成す
る。そして、垂直電荷伝送素子ＶＣＣＤの形成領域にお
いては、第２伝達ゲート１０ａ、第１伝達ゲート７、第
３伝達ゲート１０ｂの上方を跨いで隣接する第２伝達ゲ
ート１０ｃにオーバーラップする一部を有する第４伝達
ゲート１３ａを形成する。
【００１１】次に、上記したような従来の固体撮像素子
の動作について説明する。図４に示すように、フォトダ
イオード４に蓄積された電荷を垂直電荷伝送素子ＶＣＣ
Ｄへ移動させる際、第４伝達ゲート１３ａへのパルス信
号をクロッキングする、つまりシングルリードアウト(s
ingle read-out)する。これにより、フォトダイオード
４に蓄積された電荷が垂直電荷伝送素子ＶＣＣＤへリー
ドアウトされる。次に、垂直電荷伝送素子ＶＣＣＤへ移
動された電荷を、第１、第２、第３及び第４伝達ゲート
パルス信号ＴＧ１、ＴＧ２、ＴＧ３、ＴＧ４に従って水
平電荷伝送素子ＨＣＣＤへ移動させる。
の動作について説明する。図４に示すように、フォトダ
イオード４に蓄積された電荷を垂直電荷伝送素子ＶＣＣ
Ｄへ移動させる際、第４伝達ゲート１３ａへのパルス信
号をクロッキングする、つまりシングルリードアウト(s
ingle read-out)する。これにより、フォトダイオード
４に蓄積された電荷が垂直電荷伝送素子ＶＣＣＤへリー
ドアウトされる。次に、垂直電荷伝送素子ＶＣＣＤへ移
動された電荷を、第１、第２、第３及び第４伝達ゲート
パルス信号ＴＧ１、ＴＧ２、ＴＧ３、ＴＧ４に従って水
平電荷伝送素子ＨＣＣＤへ移動させる。
【００１２】この際、フォトダイオード４からの垂直電
荷伝送素子ＶＣＣＤへの電荷の移動時に、単に第４伝達
ゲート１３ａへのパルス信号のみをクロッキングする理
由は、第２及び第３伝達ゲート１０ａ、１０ｂが両側の
フォトダイオード４に接しているため、一つのフォトダ
イオード４に貯蔵された電荷を完全に垂直電荷伝送素子
ＶＣＣＤへ伝達し難いからである。
荷伝送素子ＶＣＣＤへの電荷の移動時に、単に第４伝達
ゲート１３ａへのパルス信号のみをクロッキングする理
由は、第２及び第３伝達ゲート１０ａ、１０ｂが両側の
フォトダイオード４に接しているため、一つのフォトダ
イオード４に貯蔵された電荷を完全に垂直電荷伝送素子
ＶＣＣＤへ伝達し難いからである。
【００１３】
【発明が解決しようとする課題】かかる従来の固体撮像
素子及びその製造方法には次のような問題点があった。
第１に、ロウ方向のフォトダイオード４の間の第２及び
第３伝達ゲート１０ａ、１０ｂは、第１伝達ゲート７の
一側にオーバーラップしているとともにフォトダイオー
ド４上にも形成される。このため、ポリシリコン層間の
オーバーラップキャパシタンスが大きく、かつポリシリ
コン層の幅が大きくなる。従って、素子の小型化及び画
素の有効開口率の増大が困難である。
素子及びその製造方法には次のような問題点があった。
第１に、ロウ方向のフォトダイオード４の間の第２及び
第３伝達ゲート１０ａ、１０ｂは、第１伝達ゲート７の
一側にオーバーラップしているとともにフォトダイオー
ド４上にも形成される。このため、ポリシリコン層間の
オーバーラップキャパシタンスが大きく、かつポリシリ
コン層の幅が大きくなる。従って、素子の小型化及び画
素の有効開口率の増大が困難である。
【００１４】第２に、信号電荷をリードアウトする際、
第４伝達ゲート１３ａのみへのパルス信号がクロッキン
グされるため、画素のサイズが小さくなると３次元効果
が増加する。このため、フォトダイオード４から電荷を
完全にリードアウトするのは難しい。
第４伝達ゲート１３ａのみへのパルス信号がクロッキン
グされるため、画素のサイズが小さくなると３次元効果
が増加する。このため、フォトダイオード４から電荷を
完全にリードアウトするのは難しい。
【００１５】本発明は上記の問題点を解決するためにな
されたものであり、その目的とするところは、画素の開
口率の増大、及び電荷のリードアウトが容易な固体撮像
素子及びその製造方法を提供することにある。
されたものであり、その目的とするところは、画素の開
口率の増大、及び電荷のリードアウトが容易な固体撮像
素子及びその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】上記目的を達成するため
の請求項１に記載の固体撮像素子の発明は、マトリック
ス状に配置された受光画素を備える固体撮像素子におい
て、ロウ方向の受光画素の間に配置された第１伝達ゲー
トと、第１伝達ゲートの中央部上に配置されるブロック
絶縁膜と、前記第１伝達ゲート上に配置された第１層間
絶縁膜と、前記ブロック絶縁膜の一部を覆うようにして
前記第１伝達ゲート上に配置された第２及び第３伝達ゲ
ートと、前記第２及び第３伝達ゲート上に形成された第
２層間絶縁膜と、前記第２及び第３伝達ゲートの上方に
おいて前記第２層間絶縁膜上に形成された第４伝達ゲー
トとを備えることを要旨とする。
の請求項１に記載の固体撮像素子の発明は、マトリック
ス状に配置された受光画素を備える固体撮像素子におい
て、ロウ方向の受光画素の間に配置された第１伝達ゲー
トと、第１伝達ゲートの中央部上に配置されるブロック
絶縁膜と、前記第１伝達ゲート上に配置された第１層間
絶縁膜と、前記ブロック絶縁膜の一部を覆うようにして
前記第１伝達ゲート上に配置された第２及び第３伝達ゲ
ートと、前記第２及び第３伝達ゲート上に形成された第
２層間絶縁膜と、前記第２及び第３伝達ゲートの上方に
おいて前記第２層間絶縁膜上に形成された第４伝達ゲー
トとを備えることを要旨とする。
【００１７】請求項２に記載の発明は、請求項１記載の
固体撮像素子において、前記ブロック酸化膜の幅は前記
第１伝達ゲートの幅より狭いことを要旨とする。請求項
３に記載の発明は、請求項１記載の固体撮像素子におい
て、前記ブロック酸化膜の高さはブロック酸化膜の幅以
下に形成されることを要旨とする。
固体撮像素子において、前記ブロック酸化膜の幅は前記
第１伝達ゲートの幅より狭いことを要旨とする。請求項
３に記載の発明は、請求項１記載の固体撮像素子におい
て、前記ブロック酸化膜の高さはブロック酸化膜の幅以
下に形成されることを要旨とする。
【００１８】請求項４に記載のマトリックス状に配置さ
れた受光画素を備える固体撮像素子の製造方法の発明
は、ロウ方向の受光画素の間に第１伝達ゲートを形成す
る工程と、前記第１伝達ゲートの中央部上にブロック絶
縁膜を形成する工程と、前記第１伝達ゲート上に第１層
間絶縁膜を形成する工程と、前記第１伝達ゲートの上方
に前記ブロック絶縁膜の一部を覆うようにして第２伝達
ゲート及び第３伝達ゲートを形成する工程と、前記第２
及び第３伝達ゲート上に第２層間絶縁膜を形成する工程
と、前記第２及び第３伝達ゲートの上方において第２層
間絶縁膜上に第４伝達ゲートを形成する工程とを備える
ことを特徴とする。
れた受光画素を備える固体撮像素子の製造方法の発明
は、ロウ方向の受光画素の間に第１伝達ゲートを形成す
る工程と、前記第１伝達ゲートの中央部上にブロック絶
縁膜を形成する工程と、前記第１伝達ゲート上に第１層
間絶縁膜を形成する工程と、前記第１伝達ゲートの上方
に前記ブロック絶縁膜の一部を覆うようにして第２伝達
ゲート及び第３伝達ゲートを形成する工程と、前記第２
及び第３伝達ゲート上に第２層間絶縁膜を形成する工程
と、前記第２及び第３伝達ゲートの上方において第２層
間絶縁膜上に第４伝達ゲートを形成する工程とを備える
ことを特徴とする。
【００１９】請求項５に記載の発明は、請求項４記載の
固体撮像素子の製造方法において、前記ブロック絶縁膜
を形成する工程は、化学気相蒸着法を用いて絶縁膜を形
成した後、その絶縁膜を異方性食刻してその幅よりも小
さい高さを有するブロック絶縁膜を形成する工程を含む
ことを要旨とする。
固体撮像素子の製造方法において、前記ブロック絶縁膜
を形成する工程は、化学気相蒸着法を用いて絶縁膜を形
成した後、その絶縁膜を異方性食刻してその幅よりも小
さい高さを有するブロック絶縁膜を形成する工程を含む
ことを要旨とする。
【００２０】
【発明の実施の形態】本発明の一実施の形態は、１／４
インチ、３３万画素の固体撮像素子に適用され、かつト
リプルポリシリコン(triple-polysilicon)を用いた４相
の垂直電荷伝送素子の構造を改善に関する。これを図面
に基づき以下に説明する。
インチ、３３万画素の固体撮像素子に適用され、かつト
リプルポリシリコン(triple-polysilicon)を用いた４相
の垂直電荷伝送素子の構造を改善に関する。これを図面
に基づき以下に説明する。
【００２１】図７はトリプルポリシリコンから構成され
る本発明の一実施の形態の４相の固体撮像素子の平面図
であり、図８は図５の固体撮像素子のI−I線上の構造断
面図であり、図９ａは図７の固体撮像素子のII−II線上
の構造断面図であり、図９ｂは図５の固体撮像素子のII
I−III線上の構造断面図である。そして、図１０は固体
撮像素子のリードアウトクロックのパルス波形図であ
り、図１１ａ、図１１ｂ、図１２ａ、図１２ｂは固体撮
像素子の製造方法を示す工程断面図である。
る本発明の一実施の形態の４相の固体撮像素子の平面図
であり、図８は図５の固体撮像素子のI−I線上の構造断
面図であり、図９ａは図７の固体撮像素子のII−II線上
の構造断面図であり、図９ｂは図５の固体撮像素子のII
I−III線上の構造断面図である。そして、図１０は固体
撮像素子のリードアウトクロックのパルス波形図であ
り、図１１ａ、図１１ｂ、図１２ａ、図１２ｂは固体撮
像素子の製造方法を示す工程断面図である。
【００２２】本発明の一実施の形態の固体撮像素子は、
図７、図８、図９ａ、図９ｂに示すように、Ｎ型の半導
体基板２１上に所定の深さを有するＰウェル２２が形成
される。そして、垂直電荷伝送素子ＶＣＣＤの形成方向
に沿って埋込電荷伝送素子３４がＰウェル２２の表面内
に形成される。埋込電荷伝送素子３４上に第１層間酸化
膜２５が形成されている。垂直電荷伝送素子ＶＣＣＤの
形成方向と直交するロウ方向の各フォトダイオード２３
の間には第１ポリシリコン層から形成される第１伝達ゲ
ート２６が埋込電荷伝送素子３４を跨いで形成されてい
る。そして、第１伝達ゲート２６上に第２層間酸化膜２
８が形成され、第１伝達ゲート２６の形成方向に沿って
第１伝達ゲート２６の中央部上に所定の高さを有するブ
ロック酸化膜２７が形成されている。
図７、図８、図９ａ、図９ｂに示すように、Ｎ型の半導
体基板２１上に所定の深さを有するＰウェル２２が形成
される。そして、垂直電荷伝送素子ＶＣＣＤの形成方向
に沿って埋込電荷伝送素子３４がＰウェル２２の表面内
に形成される。埋込電荷伝送素子３４上に第１層間酸化
膜２５が形成されている。垂直電荷伝送素子ＶＣＣＤの
形成方向と直交するロウ方向の各フォトダイオード２３
の間には第１ポリシリコン層から形成される第１伝達ゲ
ート２６が埋込電荷伝送素子３４を跨いで形成されてい
る。そして、第１伝達ゲート２６上に第２層間酸化膜２
８が形成され、第１伝達ゲート２６の形成方向に沿って
第１伝達ゲート２６の中央部上に所定の高さを有するブ
ロック酸化膜２７が形成されている。
【００２３】ブロック酸化膜２７上において一定の間隙
を有し、かつブロック酸化膜２７の一側をそれぞれ覆う
一部分を有する第２及び第３伝達ゲート２９ａ、２９ｂ
が第２層間酸化膜２８上に形成されている。第２及び第
３伝達ゲート２９ａ、２９ｂは第２ポリシリコン層２９
から形成される。この際、第２及び第３伝達ゲート２９
ａ、２９ｂは、ロウ方向のフォトダイオード２３の間に
おいては第１伝達ゲート２６の上方に全部分が搭載され
るように形成され、垂直電荷伝送素子ＶＣＣＤの形成領
域においては第１伝達ゲート２６の中央から互いに一定
の間隙に隔離されて対称となるように形成される。そし
て、ブロック酸化膜２７の高さは調節可能であり、その
高さを調節することにより第２及び第３伝達ゲート２９
ａ、２９ｂの幅を減少させることができる。第２及び第
３伝達ゲート２９ａ、２９ｂの幅を減少させることによ
り、フォトダイオード２３の面積が増大して画素の有効
開口率を増大させることができる。逆に、フォトダイオ
ード２３の面積を変えないのであれば、第２及び第３伝
達ゲート２９ａ、２９ｂの幅を減少させることにより固
体撮像素子を小型化することができる。なお、ブロック
酸化膜２７の高さはブロック酸化膜２７の幅以下に形成
されることが好ましい。このようにすると、ブロック酸
化膜２７によって形成される段差を解消し易くなる。
を有し、かつブロック酸化膜２７の一側をそれぞれ覆う
一部分を有する第２及び第３伝達ゲート２９ａ、２９ｂ
が第２層間酸化膜２８上に形成されている。第２及び第
３伝達ゲート２９ａ、２９ｂは第２ポリシリコン層２９
から形成される。この際、第２及び第３伝達ゲート２９
ａ、２９ｂは、ロウ方向のフォトダイオード２３の間に
おいては第１伝達ゲート２６の上方に全部分が搭載され
るように形成され、垂直電荷伝送素子ＶＣＣＤの形成領
域においては第１伝達ゲート２６の中央から互いに一定
の間隙に隔離されて対称となるように形成される。そし
て、ブロック酸化膜２７の高さは調節可能であり、その
高さを調節することにより第２及び第３伝達ゲート２９
ａ、２９ｂの幅を減少させることができる。第２及び第
３伝達ゲート２９ａ、２９ｂの幅を減少させることによ
り、フォトダイオード２３の面積が増大して画素の有効
開口率を増大させることができる。逆に、フォトダイオ
ード２３の面積を変えないのであれば、第２及び第３伝
達ゲート２９ａ、２９ｂの幅を減少させることにより固
体撮像素子を小型化することができる。なお、ブロック
酸化膜２７の高さはブロック酸化膜２７の幅以下に形成
されることが好ましい。このようにすると、ブロック酸
化膜２７によって形成される段差を解消し易くなる。
【００２４】第２及び第３伝達ゲート２９ａ、２９ｂ上
に第３層間酸化膜３１が形成される。そして、第２及び
第３伝達ゲート２９ａ、２９ｂの上方において第３層間
酸化膜３１上には第４伝達ゲート３２ａが形成される。
この際、第４伝達ゲート３２ａは第２及び第３伝達ゲー
ト２９ａ、２９ｂの上方にその全部分が搭載されるよう
に形成される。更に、第４伝達ゲート３２ａは、その一
部が第２伝達ゲート２９ａを覆い、第３伝達ゲート２９
ｂを跨いで隣接する他の第２伝達ゲート２９ｃの一部を
覆うように拡張されて形成される。
に第３層間酸化膜３１が形成される。そして、第２及び
第３伝達ゲート２９ａ、２９ｂの上方において第３層間
酸化膜３１上には第４伝達ゲート３２ａが形成される。
この際、第４伝達ゲート３２ａは第２及び第３伝達ゲー
ト２９ａ、２９ｂの上方にその全部分が搭載されるよう
に形成される。更に、第４伝達ゲート３２ａは、その一
部が第２伝達ゲート２９ａを覆い、第３伝達ゲート２９
ｂを跨いで隣接する他の第２伝達ゲート２９ｃの一部を
覆うように拡張されて形成される。
【００２５】上記のように構成される固体撮像素子の製
造方法は、図１１ａに示すように、Ｎ型の半導体基板２
１にＰ型のイオンを注入した後、熱拡散工程で半導体基
板２１に一定の深さを有するＰウェル２２を形成する。
そして、Ｐウェル２２上にフォトダイオードを形成する
ためのパターンを形成し、Ｐウェル２２の表面内にＮ型
の不純物イオンを注入して、所定の深さを有するマトリ
ックス状の複数個のフォトダイオード２３を形成する。
この後、ロウ方向のフォトダイオード２３の間のＰウェ
ル２２の表面内に、隣り合うフォトダイオード２３に接
するようにＰ型のチャネルストップ領域２４を形成す
る。この後、半導体基板２１の全面に第１層間酸化膜２
５を蒸着により薄く形成し、第１層間酸化膜２５上に第
１ポリシリコン層を蒸着により形成する。そして、第１
ポリシリコン層を異方性食刻してロウ方向のフォトダイ
オード２３の間のチャネルストップ領域２４の上方及び
垂直電荷伝送素子ＶＣＣＤ形成領域上に「一」字状に整
列された第１伝達ゲート２６を形成する。
造方法は、図１１ａに示すように、Ｎ型の半導体基板２
１にＰ型のイオンを注入した後、熱拡散工程で半導体基
板２１に一定の深さを有するＰウェル２２を形成する。
そして、Ｐウェル２２上にフォトダイオードを形成する
ためのパターンを形成し、Ｐウェル２２の表面内にＮ型
の不純物イオンを注入して、所定の深さを有するマトリ
ックス状の複数個のフォトダイオード２３を形成する。
この後、ロウ方向のフォトダイオード２３の間のＰウェ
ル２２の表面内に、隣り合うフォトダイオード２３に接
するようにＰ型のチャネルストップ領域２４を形成す
る。この後、半導体基板２１の全面に第１層間酸化膜２
５を蒸着により薄く形成し、第１層間酸化膜２５上に第
１ポリシリコン層を蒸着により形成する。そして、第１
ポリシリコン層を異方性食刻してロウ方向のフォトダイ
オード２３の間のチャネルストップ領域２４の上方及び
垂直電荷伝送素子ＶＣＣＤ形成領域上に「一」字状に整
列された第１伝達ゲート２６を形成する。
【００２６】図１１ｂに示すように、半導体基板２１の
全面に化学気相蒸着法(chemical vapor deposition)を
用いて酸化膜を形成する。この後、絶縁膜を異方性食刻
して第１伝達ゲート２６の中央部上にブロック酸化膜２
７を形成する。そして、第１伝達ゲート２６上に第２層
間酸化膜２８を形成する。そして、半導体基板２１の全
面に第２ポリシリコン層２９を蒸着により形成する。次
に、第２ポリシリコン層２９上に感光膜３０を塗布し、
露光及び現像工程で感光膜３０を選択的にパターニング
してブロック酸化膜２７の中央部分及び第１伝達ゲート
２６の両側の第２ポリシリコン層２９を露出させる。
全面に化学気相蒸着法(chemical vapor deposition)を
用いて酸化膜を形成する。この後、絶縁膜を異方性食刻
して第１伝達ゲート２６の中央部上にブロック酸化膜２
７を形成する。そして、第１伝達ゲート２６上に第２層
間酸化膜２８を形成する。そして、半導体基板２１の全
面に第２ポリシリコン層２９を蒸着により形成する。次
に、第２ポリシリコン層２９上に感光膜３０を塗布し、
露光及び現像工程で感光膜３０を選択的にパターニング
してブロック酸化膜２７の中央部分及び第１伝達ゲート
２６の両側の第２ポリシリコン層２９を露出させる。
【００２７】図１２ａに示すように、パターニングされ
た感光膜３０をマスクとして用いて第２ポリシリコン層
２９を異方性食刻して、一定の間隙に隔離されるととも
にブロック酸化膜２７の両側を覆う第２及び第３伝達ゲ
ート２９ａ、２９ｂを形成する。ここで、ブロック酸化
膜２７の高さを調節することで第２及び第３伝達ゲート
２９ａ、２９ｂの断面積を調節することができる。この
際、第２及び第３伝達ゲート２９ａ、２９ｂは第１伝達
ゲート２６の上方にその全部分が搭載されるように形成
する。この後、第２及び第３伝達ゲート２９ａ、２９ｂ
及びブロック酸化膜２７上に第３層間酸化膜３１を形成
する。この後、半導体基板２１の全面に第３ポリシリコ
ン層３２を蒸着により形成し、第３ポリシリコン層３２
上に感光膜３３を塗布した後、露光及び現像工程で感光
膜３３を選択的にパターニングして第２及び第３伝達ゲ
ート２９ａ、２９ｂの上方に残るマスクを形成する。
た感光膜３０をマスクとして用いて第２ポリシリコン層
２９を異方性食刻して、一定の間隙に隔離されるととも
にブロック酸化膜２７の両側を覆う第２及び第３伝達ゲ
ート２９ａ、２９ｂを形成する。ここで、ブロック酸化
膜２７の高さを調節することで第２及び第３伝達ゲート
２９ａ、２９ｂの断面積を調節することができる。この
際、第２及び第３伝達ゲート２９ａ、２９ｂは第１伝達
ゲート２６の上方にその全部分が搭載されるように形成
する。この後、第２及び第３伝達ゲート２９ａ、２９ｂ
及びブロック酸化膜２７上に第３層間酸化膜３１を形成
する。この後、半導体基板２１の全面に第３ポリシリコ
ン層３２を蒸着により形成し、第３ポリシリコン層３２
上に感光膜３３を塗布した後、露光及び現像工程で感光
膜３３を選択的にパターニングして第２及び第３伝達ゲ
ート２９ａ、２９ｂの上方に残るマスクを形成する。
【００２８】図１２ｂに示すように、パターニングされ
た感光膜３３をマスクとして用いて第３ポリシリコン層
３２を異方性食刻して第４伝達ゲート３２ａを形成す
る。第４伝達ゲート３２ａは、ロウ方向のフォトダイオ
ード２３の間においては第２及び第３伝達ゲート２９
ａ、２９ｂ間に形成され、垂直電荷伝送領域ＶＣＣＤに
おいてはその一部が第３伝達ゲート２９ｂを跨いで隣接
する他の第２伝達ゲート２９ｃの一側を覆うように形成
される。そして、第４伝達ゲート３２ａ上に熱酸化工程
で第４層間酸化膜を形成する。
た感光膜３３をマスクとして用いて第３ポリシリコン層
３２を異方性食刻して第４伝達ゲート３２ａを形成す
る。第４伝達ゲート３２ａは、ロウ方向のフォトダイオ
ード２３の間においては第２及び第３伝達ゲート２９
ａ、２９ｂ間に形成され、垂直電荷伝送領域ＶＣＣＤに
おいてはその一部が第３伝達ゲート２９ｂを跨いで隣接
する他の第２伝達ゲート２９ｃの一側を覆うように形成
される。そして、第４伝達ゲート３２ａ上に熱酸化工程
で第４層間酸化膜を形成する。
【００２９】次に、かかる本発明の固体撮像素子の動作
について説明する。フォトダイオード２３の間におい
て、第２及び第３伝達ゲート２９ａ、２９ｂは第１伝達
ゲート２６の上方にその全部分が搭載され、第４伝達ゲ
ート３２ａは第２及び第３伝達ゲート２９ａ、２９ｂの
上方に搭載されている。これにより、フォトダイオード
２３に受光された電荷を垂直電荷伝送素子ＶＣＣＤにリ
ードする際、図１０に示すように第２、第３及び第４伝
達ゲートパルス信号ＴＧ２、ＴＧ３、ＴＧ４を同時にク
ロッキングする、つまりトリプルリードアウトする。こ
れにより、フォトダイオード２３に蓄積された電荷が容
易に且つ完全に垂直電荷伝送素子ＶＣＣＤへリードアウ
トされる。このように、垂直電荷伝送素子ＶＣＣＤへ移
動された電荷は、第１伝達ゲートパルス信号ＴＧ１、第
２伝達ゲートパルス信号ＴＧ２、第４伝達ゲートパルス
信号ＴＧ４、第３伝達ゲートパルス信号ＴＧ３の各タイ
ミングに従って順番に水平電荷伝送素子ＨＣＣＤへ転送
される。
について説明する。フォトダイオード２３の間におい
て、第２及び第３伝達ゲート２９ａ、２９ｂは第１伝達
ゲート２６の上方にその全部分が搭載され、第４伝達ゲ
ート３２ａは第２及び第３伝達ゲート２９ａ、２９ｂの
上方に搭載されている。これにより、フォトダイオード
２３に受光された電荷を垂直電荷伝送素子ＶＣＣＤにリ
ードする際、図１０に示すように第２、第３及び第４伝
達ゲートパルス信号ＴＧ２、ＴＧ３、ＴＧ４を同時にク
ロッキングする、つまりトリプルリードアウトする。こ
れにより、フォトダイオード２３に蓄積された電荷が容
易に且つ完全に垂直電荷伝送素子ＶＣＣＤへリードアウ
トされる。このように、垂直電荷伝送素子ＶＣＣＤへ移
動された電荷は、第１伝達ゲートパルス信号ＴＧ１、第
２伝達ゲートパルス信号ＴＧ２、第４伝達ゲートパルス
信号ＴＧ４、第３伝達ゲートパルス信号ＴＧ３の各タイ
ミングに従って順番に水平電荷伝送素子ＨＣＣＤへ転送
される。
【００３０】
【発明の効果】本発明の固体撮像素子及びその製造方法
は次の効果がある。請求項１、４の発明によれば、第
１、第２、第３、第４伝達ゲート間のオーバーラップキ
ャパシタンスを減少させることができ、受光画素に蓄積
される信号電荷をリードアウトする際に第２、第３、第
４伝達ゲートを同時にターンオンさせることで信号電荷
を容易に且つ完全に垂直電荷伝送素子ＶＣＣＤへ移動さ
せることができ、画素の有効開口率を増大させて感度を
改善することができ、トリプルリードアウトのための駆
動電圧を既存よりも低くすることができる。
は次の効果がある。請求項１、４の発明によれば、第
１、第２、第３、第４伝達ゲート間のオーバーラップキ
ャパシタンスを減少させることができ、受光画素に蓄積
される信号電荷をリードアウトする際に第２、第３、第
４伝達ゲートを同時にターンオンさせることで信号電荷
を容易に且つ完全に垂直電荷伝送素子ＶＣＣＤへ移動さ
せることができ、画素の有効開口率を増大させて感度を
改善することができ、トリプルリードアウトのための駆
動電圧を既存よりも低くすることができる。
【００３１】請求項２の発明によれば、ブロック絶縁膜
の高さを調節して第２及び第３伝達ゲートの幅を小さく
して、受光画素の間の第１伝達ゲートの幅を小さくする
ことができるため、固体撮像素子を小型化することがで
きる。
の高さを調節して第２及び第３伝達ゲートの幅を小さく
して、受光画素の間の第１伝達ゲートの幅を小さくする
ことができるため、固体撮像素子を小型化することがで
きる。
【００３２】請求項３、５の発明によれば、ブロック絶
縁膜の高さを幅よりも小さくすることにより、段差解消
性を改善することができる。
縁膜の高さを幅よりも小さくすることにより、段差解消
性を改善することができる。
【図１】トリプルポリシリコンから構成される従来の４
層固体撮像素子の概略的な平面図。
層固体撮像素子の概略的な平面図。
【図２】（ａ）は図１の固体撮像素子のI−I線上の構造
断面図であり、（ｂ）は図１の固体撮像素子のII−II線
上の構造断面図である。
断面図であり、（ｂ）は図１の固体撮像素子のII−II線
上の構造断面図である。
【図３】（ｃ）は図１の固体撮像素子のIII−III線上の
構造断面図である。
構造断面図である。
【図４】従来の固体撮像素子のリードアウトクロックの
パルス波形図である。
パルス波形図である。
【図５】（ａ）、（ｂ）は従来の固体撮像素子の製造方
法を示す工程断面図である。
法を示す工程断面図である。
【図６】（ａ）、（ｂ）は従来の固体撮像素子の製造方
法を示す工程断面図である。
法を示す工程断面図である。
【図７】トリプルポリシリコンから構成される本発明の
一実施の形態の４層固体撮像素子の概略的な平面図であ
る。
一実施の形態の４層固体撮像素子の概略的な平面図であ
る。
【図８】図７の固体撮像素子のI−I線上の構造断面図で
ある。
ある。
【図９】（ａ）は図５の固体撮像素子のII−II線上の構
造断面図であり、（ｂ）は図５の固体撮像素子のIII−I
II線上の構造断面図である。
造断面図であり、（ｂ）は図５の固体撮像素子のIII−I
II線上の構造断面図である。
【図１０】一実施の形態の固体撮像素子のリードアウト
クロックのパルス波形図である。
クロックのパルス波形図である。
【図１１】（ａ）、（ｂ）は一実施の形態の固体撮像素
子の製造方法を示す工程断面図である。
子の製造方法を示す工程断面図である。
【図１２】（ａ）、（ｂ）は一実施の形態の固体撮像素
子の製造方法を示す工程断面図である
子の製造方法を示す工程断面図である
２３…フォトダイオード（受光画素） ２６…第１伝達ゲート ２７…ブロック酸化膜（ブロック絶縁膜） ２８…第２層間酸化膜（第１層間絶縁膜） ２９ａ、２９ｃ…第２伝達ゲート ２９ｂ…第３伝達ゲート ３１…第３層間酸化膜（第２層間絶縁膜） ３２ａ…第４伝達ゲート
Claims (5)
- 【請求項１】 マトリックス状に配置された受光画素を
備える固体撮像素子において、 ロウ方向の受光画素の間に配置された第１伝達ゲート
と、 前記第１伝達ゲートの中央部上に配置されたブロック絶
縁膜と、 前記第１伝達ゲート上に形成された第１層間絶縁膜と、 前記ブロック絶縁膜の一部を覆うようにして前記第１伝
達ゲートの上方に配置された第２及び第３伝達ゲート
と、 前記第２及び第３伝達ゲート上に形成された第２層間絶
縁膜と、 前記第２及び第３伝達ゲートの上方において前記第２層
間絶縁膜上に形成された第４伝達ゲートを備えることを
特徴とする固体撮像素子。 - 【請求項２】 前記ブロック酸化膜の幅は前記第１伝達
ゲートの幅より狭いことを特徴とする請求項１記載の固
体撮像素子。 - 【請求項３】 前記ブロック酸化膜の高さはブロック酸
化膜の幅以下に形成されることを特徴とする請求項１記
載の固体撮像素子。 - 【請求項４】 マトリックス状に配置された受光画素を
備える固体撮像素子の製造方法であって、 ロウ方向の受光画素の間に第１伝達ゲートを形成する工
程と、 前記第１伝達ゲートの中央部上にブロック絶縁膜を形成
する工程と、 前記第１伝達ゲート上に第１層間絶縁膜を形成する工程
と、 前記第１伝達ゲートの上方に前記ブロック絶縁膜の一部
を覆うようにして第２伝達ゲート及び第３伝達ゲートを
形成する工程と、 前記第２及び第３伝達ゲート上に第２層間絶縁膜を形成
する工程と、 前記第２及び第３伝達ゲートの上方において前記第２層
間絶縁膜上に第４伝達ゲートを形成する工程とを備える
ことを特徴とする固体撮像素子の製造方法。 - 【請求項５】 前記ブロック絶縁膜を形成する工程は、
化学気相蒸着法を用いて絶縁膜を形成した後、その絶縁
膜を異方性食刻してその幅よりも小さい高さを有するブ
ロック絶縁膜を形成する工程を含むことを特徴とする請
求項４記載の固体撮像素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR79133/1997 | 1997-12-30 | ||
| KR1019970079133A KR100263467B1 (ko) | 1997-12-30 | 1997-12-30 | 고체촬상소자 및 그의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11251572A true JPH11251572A (ja) | 1999-09-17 |
Family
ID=19530041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10363116A Ceased JPH11251572A (ja) | 1997-12-30 | 1998-12-21 | 固体撮像素子及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6383834B1 (ja) |
| JP (1) | JPH11251572A (ja) |
| KR (1) | KR100263467B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007134431A (ja) * | 2005-11-09 | 2007-05-31 | Sony Corp | 固体撮像装置およびその製造方法、並びにカメラ |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100282424B1 (ko) * | 1999-03-18 | 2001-02-15 | 김영환 | 수평전하 전송소자 및 그의 제조방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4387354A (en) | 1981-08-31 | 1983-06-07 | Rca Corporation | CCD Triple-split gate electrode transversal filter |
| JP3142327B2 (ja) * | 1991-02-05 | 2001-03-07 | 株式会社東芝 | 固体撮像装置及びその製造方法 |
| US6306676B1 (en) * | 1996-04-04 | 2001-10-23 | Eastman Kodak Company | Method of making self-aligned, high-enegry implanted photodiode for solid-state image sensors |
-
1997
- 1997-12-30 KR KR1019970079133A patent/KR100263467B1/ko not_active IP Right Cessation
-
1998
- 1998-12-21 JP JP10363116A patent/JPH11251572A/ja not_active Ceased
- 1998-12-29 US US09/222,679 patent/US6383834B1/en not_active Expired - Lifetime
-
2002
- 2002-03-04 US US10/086,520 patent/US6558985B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007134431A (ja) * | 2005-11-09 | 2007-05-31 | Sony Corp | 固体撮像装置およびその製造方法、並びにカメラ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6558985B2 (en) | 2003-05-06 |
| US6383834B1 (en) | 2002-05-07 |
| KR100263467B1 (ko) | 2000-08-01 |
| US20020094630A1 (en) | 2002-07-18 |
| KR19990058940A (ko) | 1999-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5038554B2 (ja) | キャパシタ構造を有するイメージセンサ及びその製造方法 | |
| JPH04304673A (ja) | 側壁電荷結合撮像素子及びその製造方法 | |
| JP3225939B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPH02267966A (ja) | 固体撮像装置のオーバフロードレイン構造およびその製造方法 | |
| JP2874668B2 (ja) | 固体撮像装置の製造方法 | |
| JP4542660B2 (ja) | 固体撮像素子およびその製造方法 | |
| JP2912533B2 (ja) | 固体撮像装置 | |
| JPH11251572A (ja) | 固体撮像素子及びその製造方法 | |
| JP2919697B2 (ja) | 固体撮像素子の製造方法 | |
| JP2909158B2 (ja) | 電荷結合装置 | |
| JP3218665B2 (ja) | 電荷転送装置の製造方法 | |
| JP3176300B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2936153B2 (ja) | 固体撮像素子の製造方法 | |
| KR0165326B1 (ko) | 전하전송소자 및 그 제조방법 | |
| JP3384509B2 (ja) | 固体撮像素子 | |
| JP2723854B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPS62269355A (ja) | 固体撮像素子 | |
| JPH05145056A (ja) | 固体撮像素子 | |
| JPH10107249A (ja) | 固体撮像素子の製造方法 | |
| JP2870853B2 (ja) | 固体撮像素子及びその製造方法 | |
| JPH0465165A (ja) | 電荷結合装置およびその製造方法 | |
| JP2867469B2 (ja) | 電荷転送装置及びその製造方法 | |
| JPH04207075A (ja) | 固体撮像装置及びその製造方法 | |
| JPH0770698B2 (ja) | 固体撮像装置の製造方法 | |
| JPS62269356A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050824 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051122 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060419 |
|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20060927 |