JPH10107249A - 固体撮像素子の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 基板の表面凹凸を利用して光電変換領域より
も電荷転送領域が上方に配される低スミア型のＣＣＤ撮
像素子について、感度とダイナミック・レンジを向上さ
せる。 【解決手段】 ｐ型ウェル２表面の凸部２ａの表層部全
面にｎ型の電荷転送領域４を自己整合的に形成する。こ
のために、（ａ）予め基板に形成された凹部２ｂをエッ
チバックまたは化学機械研磨された埋込みレジスト膜３
ｂで略平坦に埋め込み、全面にリン（Ｐ⁺ ）をイオン注
入するか、あるいは（ｂ）ｐ型ウェル２の表層部に予め
リンをイオン注入して電荷転送領域を形成してから、表
面凹凸の加工を行う。電荷転送領域４の形成範囲がマス
ク・アライメントの影響を受けないので、チャネル長と
チャネル・ストップ長を短縮することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像素子の製
造方法に関し、特にイメージ領域でＣＣＤを用いる固体
撮像素子のスミア特性を改善すると共に、高集積化に適
し、かつ感度に優れダイナミック・レンジの広い素子を
製造する方法に関する。

【０００２】

【従来の技術】固体撮像素子は、従前の撮像管に代わり
小型軽量化，低電圧化，低消費電力化，残像の低減を実
現可能な撮像素子として普及してきた。中でも、ＣＣＤ
を利用した固体撮像素子（以下、ＣＣＤ撮像素子の称す
る。）はその性能や集積度の向上が目覚ましく、ビデオ
・カメラ，電子スチル・カメラ，テレビ電話，ファクシ
ミリ，電子複写機，イメージ・スキャナ，測距システム
等の用途に利用されている。

【０００３】従来の典型的なＣＣＤ撮像素子の画素の構
成例を、図１３に示す。この構成は、ｐ−ｎ接合フォト
ダイオードのアレイからなる受光部と、ＣＣＤからなる
垂直転送部（垂直レジスタ）とを交互に二次元的に配列
させた、いわゆるインターライン転送型の構成である。
ここで１個の画素は、ｎ型Ｓｉ基板３１上に選択的に形
成されたｐ型ウェル３２の中に形成されており、機能的
には３つの部分、すなわち光電変換により電荷を発生さ
せるための受光部ｉと、この電荷を読み出すための読出
しゲート部iiと、読み出された電荷を垂直方向に転送す
るための垂直電荷転送部iii とに大別される。

【０００４】上記受光部ｉにおいて、電荷を発生させる
部分はｎ型不純物の拡散層である光電変換領域３４ｂで
ある。光電変換領域３４ｂの表面は、ＳｉＯｘ膜等から
なる透明な絶縁膜３６，３８で被覆され、さらにこの上
で配線を兼ねたＡｌ遮光膜３９が開口されている。この
開口が受光窓３９ａとなり、上記光電変換領域３４ｂへ
の光の入射範囲を規制している。

【０００５】一方、読出しゲート部iiと電荷転送部iii
の主な構成要素は、ｎ型不純物の拡散層である電荷転送
領域３４ａと、該電荷転送領域３４ａと上述の光電変換
領域３４ｂとの間のチャネル領域３５と、これらの領域
が形成された基板上に絶縁膜３６を介してパターニング
された転送ゲート電極３７である。ここでは、この転送
ゲート電極３７が、光電変換領域３４ｂからの電荷の読
出しと電荷転送領域３４ａに取り込まれた電荷の転送と
を兼ねる構成とされている。各画素における光電変換領
域３４ｂから電荷転送領域３４ａへの電荷の読出しは一
括して行われ、この電荷が電荷転送領域３４ａを垂直に
転送され、次に水平ＣＣＤレジスタに順次転送され、最
後に出力部から出力される。

【０００６】しかしながら、図１３に示したＣＣＤ撮像
素子の構成例では、電荷転送領域３４ａと光電変換領域
３４ｂとが同一平面内に配されているために、スミアが
防止し切れない問題がある。スミアとは、イメージ領域
のある場所に強い光が入射し、その場所内の受光部から
拡散した信号電荷が垂直電荷転送部に侵入したり、ある
いは垂直電荷転送部に光が多重反射を経て入射した場合
に、再生画像内に明るい縦筋が現れる現象である。

【０００７】ここで、垂直電荷転送部への多重反射によ
る光入射については、受光部ｉにおける絶縁膜３８の膜
厚を暗電流や白きずを増加させない程度に減ずること
で、ある程度は防止されている。これは、膜厚の減少に
より多重反射の回数が増え、反射による減衰量が大きく
なるからである。しかし、この解決策では信号電荷の拡
散に起因するスミアには効果が無い。換言すれば、拡散
によるスミアがスミアの主成分を占めることになる。

【０００８】そこで上述のような問題を解決するため
に、たとえば特開平３−１６１９７０号公報には、電荷
転送領域３４ａを受光部である光電変換領域３４ｂより
もやや高い位置に配したＣＣＤ撮像素子が開示されてい
る。このＣＣＤ撮像素子を図１４に示す。なお、図１４
で用いる符号は、図１３と一部共通である。この素子に
おいては、ｐ型ウェル３２の表面に表面凹凸、すなわち
凸部３２ａと凹部３２ｂとが形成されており、凸部３２
ａに電荷転送領域３４ａ、凹部３２ｂに光電変換領域３
４ｂがそれぞれ配されている。かかる構成によれば、受
光窓３９ａの位置が図１３の素子よりも下がることで、
光電子が発生する場所が基板の深部となるため、この光
電子が電荷転送領域３４ａに取り込まれる虞れが少なく
なる。

【０００９】さらに、上記公報には別の例として、より
段差が大きく、垂直壁を有する表面凹凸を利用したＣＣ
Ｄ撮像素子が開示されている。このＣＣＤ撮像素子を図
１５に示す。なお、図１５で用いる符号は図１４と一部
共通である。この素子においては、図１４よりも高く、
かつ垂直な凸部３２ａが形成され、その表層部が電荷転
送領域３４ａとされている。転送ゲート電極３７はこの
凸部３２ａを被覆するように形成されており、チャネル
領域は該凸部３２ａの一方の側壁面に沿って形成される
ことになる。凸部３２ａの他方の側壁面には、チャネル
・ストップ領域３３が形成されている。この構成によれ
ば、受光部ｉから垂直電荷転送部iii へ進入しようとす
る光電子を、前掲の図１４に示される構成に比べて一層
確実に遮断することができ、スミア耐性が向上する。

【００１０】

【発明が解決しようとする課題】しかしながら、従来提
案されているＣＣＤ撮像素子にも、以下のような問題が
ある。まず、前掲の図１４に示される素子では、凹部３
２ｂの側壁面が傾斜されており、基板側ではこの傾斜面
がチャネル領域３５として利用されている。しかし、垂
直電荷転送部iii がこの様なＭＯＳ型構成を有するＣＣ
Ｄ撮像素子は、基板表面付近のダングリング・ボンドが
少ないＳｉの（１００）基板を用いて一般に製造される
ため、上述の傾斜面には表面準位密度が（１００）面よ
りも高い面が必然的に現れてしまう。このことは、暗電
流の増大を招く原因となっていた。

【００１１】図１４の凹部３２ｂは通常、フィールド酸
化膜の形成方法として知られるＬＯＣＯＳ法によりｐ型
ウェル３２の表面に選択的に酸化膜を形成した後、この
酸化膜をエッチング除去することにより形成される。Ｌ
ＯＣＯＳ法で得られる酸化膜は、バーズビーク（鳥の
嘴）と称される特有の形状を呈するが、上記の凹部３２
ｂのなだらかな断面形状はこのバーズビークを反映した
ものである。したがって、上述の傾斜面の問題は、表面
凹凸の形成にＬＯＣＯＳ法を採用する限り避け難い。

【００１２】一方、前掲の図１５に示される素子では、
電荷転送領域３４ａと光電変換領域３４ｂとをそれぞれ
別のイオン注入工程で形成する必要があるが、電荷転送
領域３４ａを形成するためのイオン注入マスクのアライ
メントが困難である。この問題を、図１６ないし図１８
を参照しながら説明する。なお、これらの図面で用いる
符号は、図１５と一部共通である。図１６は、凹部３２
ｂと等しい幅を有するイオン注入マスクであるレジスト
・パターン４０が、該凹部３２ｂに対して正しくアライ
メントされた状態を示している。この状態でイオン注入
を行えば、電荷転送領域３４ａは凸部３２ａの表層部に
正しく合致された幅をもって形成される。

【００１３】しかし、図１７に示されるようにレジスト
・パターン４１のアライメントがずれると、これに伴っ
て凸部３２ａの電荷転送領域３４ａの面積が減少すると
共に、凹部３２ｂの一部であって本来ならばｐ⁺ 型のチ
ャネル・ストップ３３が形成されるべき領域にもｎ型拡
散層３４ｃが形成され、素子分離能を劣化させる原因と
なる。

【００１４】そこで、図１８に示されるように、かかる
アライメントずれに対するマージンを見込んで凹部３２
ｂよりも広い幅のレジスト・パターン４２を形成する
と、今度は凹部３２ｂへの余分なｎ型不純物の導入は避
けられるものの、電荷転送領域３４ａが短縮されてしま
う。この分、読出ゲート部iiの長さ、すなわちチャネル
長とチャネル・ストップ３３の幅は延長されることにな
り、感度やダイナミック・レンジの低下を招く他、高集
積化が妨げられる原因となっていた。また、図１５に示
される構成では、深い凹部３２ｂの側壁面にチャネル・
ストップ３３を形成するための不純物を導入する必要が
あるが、この不純物導入は斜め回転イオン注入によって
も均一に行うことは難しい。

【００１５】そこで本発明は、これら従来の問題を解決
し、スミア特性を改善すると共に、高集積化に適し、か
つ感度やダイナミック・レンジに優れる固体撮像素子を
製造する方法を提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明の固体撮像素子の
製造方法は、表面凹凸を有するウェルの凹部に光電変換
領域、凸部に電荷転送領域を形成して１画素を構成する
に際し、この電荷転送領域を該凸部の表層部全面に自己
整合的に形成することにより、上述の目的を達成しよう
とするものである。上記電荷転送領域を凸部に対して自
己整合的に形成するには、（ａ）ウェルに表面凹凸加工
を行った後、電荷転送領域を形成するための不純物導入
を行うか、あるいは（ｂ）ウェルに電荷転送領域を形成
するための不純物を導入した後に、表面凹凸加工を行う
ことができる。

【００１７】

【発明の実施の形態】本発明では、電荷転送領域を凸部
の表層部全面に形成することができるため、チャネル領
域の長さ（チャネル長）は凹部に形成される光電変換領
域の形成位置のみで決定されることになる。したがっ
て、従来のようにイオン注入マスクのアライメントやア
ライメント・マージンの確保に起因したチャネル長の延
長が生じない。また、隣接画素を分離するためのチャネ
ル・ストップを凸部に掛かる領域まで無理に延在させる
必要がないので、不純物導入を安定して行うことがで
き、またチャネル・ストップ自身の幅も短縮することが
できる。これらの寄与により、本発明ではＣＣＤ撮像素
子の感度とダイナミック・レンジを向上させることが可
能となる。

【００１８】ここで、電荷転送領域を凸部に対して自己
整合的に形成するにあたり、上述（ａ）の方法を採用す
る場合は、ウェルの所定領域をその表面から所定深さま
で除去することにより前記表面凹凸を形成する第１工程
と、このウェルの凹部を平坦化膜を用いて略平坦に埋め
込む第２工程と、ウェルの凸部の露出面から第１導電型
の不純物を所定深さまで導入する第３工程とを経ること
が好適である。つまり、凸部に不純物が導入される際に
は凹部は自己整合的に埋め込まれた平坦化膜で外界から
遮蔽されているため、該凹部の底面には不純物が導入さ
れないのである。

【００１９】上記平坦化膜として、最も実用性が高いと
考えられる膜は、レジスト膜に代表される有機膜であ
る。この有機膜を用いて凹部を埋め込むには、まず凹部
の深さよりも膜厚の大きい有機膜をウェル上に被着させ
た後、凸部が露出するまでこの有機膜の膜厚を減ずれば
良い。膜厚を減ずる方法としては、化学機械研磨（ＣＭ
Ｐ）が好適である。これは、有機膜とウェルの凸部とで
は後者の方が研磨速度が著しく遅く、凸部が露出した時
点で研磨を停止することができるからである。この結
果、凹部は有機膜で平坦に埋め込まれることになる。な
お、最初に有機膜をウェル上に被着させた時点で有機膜
表面の平坦性が比較的良好である場合には、異方性エッ
チバックを行って有機膜の膜厚を減少させても良い。こ
の場合に波、凸部が露出した時点をたとえばプラズマ発
光スペクトルのモニタ結果にもとづいて検出することに
より、エッチバックの終点判定を行うことができる。な
お、平坦化膜はウェルに対してエッチング選択比あるい
は研磨選択比を確保し得る材料であれば、有機膜以外の
膜であっても良い。

【００２０】一方、上述（ｂ）の方法を採用する場合
は、半導体基板の全面に第１導電型の不純物を所定深さ
まで導入する第１工程と、この半導体基板上にその所定
領域を表出させるエッチング・マスクを形成する第２工
程と、表出された所定領域を所定深さまでエッチングし
て表面凹凸を形成する第３工程と、エッチング・マスク
を除去する第４工程とを経ることが好適である。

【００２１】なお、上述（ａ），（ｂ）いずれの方法を
採用する場合にも、電荷転送領域は凹部の深さ（つまり
凸部の高さ）を越えない範囲で形成することが特に好適
である。このようにすれば、電荷転送領域を光電変換領
域よりも常に上方に形成することができ、仮に受光部か
ら基板深部に光が進入して光電子が発生しても、電荷転
送領域がこの光電子を取り込む確率は極めて少なくなる
ので、ＣＣＤ撮像素子のスミア耐性を向上させることが
できるからである。これを実現するためには、（ａ）の
方法を採用する場合は第１導電型の不純物の導入深さを
凹部の深さより小とすれば良く、また（ｂ）の方法を採
用する場合はエッチング深さを第１導電型の不純物の導
入深さよりも大とすれば良い。

【００２２】また、上述（ａ），（ｂ）いずれの方法を
採用する場合にも、電荷転送領域の直下にウェルの導電
型（第２導電型）と同じ導電型の不純物を導入すること
が、スミア耐性を向上させる上で有効である。こうして
形成される第２導電型の不純物拡散層は、基板深部にお
ける光電変換で生じた光電子が垂直レジスタへ拡散しよ
うとする時のポテンシャル・バリアとして働く領域であ
り、やはり凹部の深さ（つまり凸部の高さ）を越えない
範囲で形成することが好適である。それは、この不純物
拡散層が凹部の底面に余り厚く存在していると、後工程
でこの底面に形成される同じ導電型の読み出しチャネル
領域の不純物濃度が増大してしまい、受光部の信号を読
み出せなくなる虞れがあるからである。この理由に鑑
み、（ａ）の方法を採用する場合は凸部に前記第１導電
型の不純物の導入深さよりも大きく、かつ凹部の深さを
越えない所定深さまで第２導電型の不純物を導入すれば
良い。また（ｂ）の方法を採用する場合は、凸部に前記
第１導電型の不純物の導入深さよりも大きい所定深さま
で第２導電型の不純物を導入し、かつエッチング深さ
を、この第２導電型の不純物の導入深さよりも大とすれ
ば良い。

【００２３】

【実施例】以下、本発明の具体的な実施例について、図
面を参照しながら説明する。

【００２４】実施例１ ここでは、前述（ａ）の方法によりインターライン転送
型のＣＣＤ撮像素子を製造するプロセス例について、図
１ないし図１０を参照しながら説明する。まず図１に示
されるように、ｎ型Ｓｉ基板１の表層部に選択的にｐ型
不純物をイオン注入してｐ型ウェル２を形成し、このｐ
型ウェル２の表面を凹凸に加工した。この加工は、通常
のレジスト・パターニングを行って図示されないレジス
ト・パターンを形成した後、このパターンをマスクとす
る異方性ドライエッチングにより行った。最後にレジス
ト・パターンを除去すると、図示されるような凸部２ａ
と凹部２ｂとが形成された。ここで、凸部２ａの幅は約
１．５μｍ、凹部２ｂの幅は約３．５μｍ、凹部２ｂの
深さ（凸部２ａと高さ）ｄ₁ は約０．５μｍとした。

【００２５】次に、図２に示されるように、上記の表面
凹凸を吸収するに十分な厚さの平坦化レジスト膜３で基
体の表面を略平坦化した。この平坦化レジスト膜３は、
たとえばポジ型フォトレジスト材料の塗膜にプリベーク
を施すか、またはネガ型フォトレジスト材料の塗膜にプ
リベークと全面露光を施して形成した。

【００２６】次に、上記平坦化レジスト膜３を凸部２ａ
の表面が露出するまで化学機械研磨を行ったところ、図
３に示されるように、凹部２ｂが埋込みレジスト膜３ｅ
ｂで平坦に埋め込まれた状態となった。研磨の終点は凸
部２ａの表面が露出した時点での研磨レートの低下をも
って判定することができた。なお、上記埋込みレジスト
膜３ｅｂは、異方性エッチバックにより形成しても良
い。このエッチバックをプラズマ発光スペクトルをモニ
タしながら行う場合には、Ｓｉに帰属されるシグナル強
度が増大し始めた時点をもってエッチング終点を検出す
ることができる。

【００２７】次に、図４に示されるように、基体の全面
にｎ型不純物としてたとえばリン（Ｐ⁺ ）のイオン注入
を行い、凸部２ａの表層部に電荷転送領域４を形成し
た。このときのイオン注入条件は、たとえばイオン加速
エネルギーは３００ｋｅＶ，ドース量は１０¹²／ｃｍ²
のオーダーとした。この電荷転送領域４の深さｄ₂ は、
凹部２ｂの深さｄ₁ よりも十分に小さく選択されてい
る。なお、ｎ型不純物としては、上記のリンに替えて砒
素（Ａｓ⁺ ）を用いても良い。また、図中に記入されて
いる電荷転送領域４の深さｄ₂ は、活性化アニールを経
た後の深さである。この活性化アニールは、埋込みレジ
スト膜３ｅｂを除去した後に行うものであるから、図４
に示される段階では不純物の導入深さは正確にはイオン
注入の投影飛程Ｒｐと解釈すべきであるが、本明細書中
では説明の便宜上、他の部分の深さについても活性化後
の深さを記載することにする。

【００２８】次に、図５に示されるように、基体の全面
にｐ型不純物としてホウ素（Ｂ⁺ ）のイオン注入を行
い、上記電荷転送領域４の直下に第２ｐ型ウェル５を形
成した。このｐ型ウェル５の深さｄ₃ は凹部２ｂの深さ
ｄ₁ よりも小さく、電荷転送領域４の深さｄ₂ よりも大
きい。この後、埋込みレジスト膜３ｅｂをアッシングに
より除去した。

【００２９】次に、図６に示されるように新たにレジス
ト・パターン６を形成し、これをマスクとしてホウ素
（Ｂ⁺ ）のイオン注入を行った。これにより、凹部２ｂ
の一端にｐ⁺ 型のチャネル・ストップ７を形成した。こ
のときのイオン注入条件は、たとえばイオン加速エネル
ギー５０ｋｅＶ、ドース量１０¹²／ｃｍ² のオーダーと
した。また、チャネル・ストップ７の幅は約１μｍとし
た。本発明では、凸部２ｂの表層部の全面を使って電荷
転送領域４が形成されるので、このチャネル・ストップ
７を無理に凸部２ｂの側壁面に配する必要がなく、した
がって制御の複雑な斜め回転イオン注入も不要であっ
た。

【００３０】次に、レジスト・パターン６を除去し、図
７に示されるように基体の全面にホウ素（Ｂ⁺ ）のイオ
ン注入を行い、ｐ型の読出しチャネル領域８を形成し
た。このときのイオン注入条件は、たとえばイオン加速
エネルギー５０ｋｅＶ、ドース量１０¹¹／ｃｍ² のオー
ダーとした。このときのイオンの投影飛程Ｒｐは小さ
く、凸部２ａの表面に注入されたイオンは逆の導電型を
有する電荷転送領域４の内部で相殺される。この読出し
チャネル領域８は、後工程で受光部を構成する電荷蓄積
領域１２や正孔蓄積領域１３（図９参照。）のアライメ
ントがずれた場合の読出し不良を防止し、ブルーミング
に対する耐性を確保するために設けられる領域である。

【００３１】次に、図８に示されるように、基体の全面
にたとえばＳｉＯｘ膜からなる絶縁膜９を成膜し、さら
にこの上に導電膜としてたとえばポリシリコン膜を堆積
させ、このポリシリコン膜をレジスト・パターン１１を
マスクとしてドライエッチングすることにより、凸部２
ａを被覆する転送ゲート電極１０を形成した。

【００３２】次に、図９に示されるように、同じレジス
ト・パターン１１をイオン注入マスクとして使用し、リ
ン（Ｐ⁺ ）をイオン注入してｎ型の電荷蓄積領域１２
を、またホウ素（Ｂ⁺ ）をイオン注入してｐ⁺ 型の正孔
蓄積領域１３を、それぞれ凹部２ｂに形成した。このと
きのイオン注入条件は、リンについてはたとえばイオン
加速エネルギー２００ｋｅＶ、ドース量１０¹²／ｃｍ²
のオーダーとし、ホウ素についてはたとえばイオン加速
エネルギー５０ｋｅＶ、ドース量１０¹²／ｃｍ²のオー
ダーとした。これら両イオン注入の投影飛程Ｒｐの差に
もとづき、凹部２ｂのより深い位置に電荷蓄積領域１
２、より浅い位置に正孔蓄積領域１３が形成される。な
お、上記リンの代わりに砒素（Ａｓ⁺ ）をイオン注入し
ても良い。かかるｐ型ウェル２、ｎ型の電荷蓄積領域１
２、ｐ⁺ 型の正孔蓄積領域１３の三者の積層構造は正孔
蓄積型ダイオードと呼ばれ、感度の向上と暗電流の低減
に寄与するものである。こうして上記電荷蓄積領域１２
の位置が決まることで、この素子におけるチャネル長、
すなわち読出しゲート部IIの長さも決定される。この長
さは、ここでは約０．５μｍとなり、従来に比べて十分
に短縮することができた。

【００３３】次に、図１０に示されるように、上記レジ
スト・パターン１１を除去し、基体の全面をたとえばＰ
ＳＧ（リン・シリケート・ガラス）膜からなる絶縁膜１
４で被覆した。この絶縁膜１４は、凸部２ａの上よりも
凹部２ｂの上での膜厚が小とされることで、受光部Ｉへ
の光の取込み角を制限するようになされている。さら
に、絶縁膜１４の上でＡｌ膜のパターニングを行い、凹
部２ｂの上方に受光窓１５ａを有するＡｌ遮光膜１５を
形成した。以上のプロセスを経て、画素を構成する受光
部Ｉ、読出しゲート部II、垂直電荷転送部III のすべて
が形成されたことになる。

【００３４】この後、図示されないパッシベーション
膜、マイクロレンズ、カラー・フィルタを形成してＣＣ
Ｄ撮像素子を完成させた。このようにして形成されたＣ
ＣＤ撮像素子は、スミア耐性に優れることはもちろん、
感度やダイナミック・レンジにも著しい改善がみられ
た。

【００３５】実施例２ 本実施例では、前述（ｂ）の方法によりインターライン
転送型のＣＣＤ撮像素子を製造するプロセス例につい
て、図１１および図１２を参照しながら説明する。まず
図１１に示されるように、ｎ型Ｓｉ基板１の表層部に選
択的に形成されたｐ型ウェル２の表層部全面に、リン
（Ｐ⁺ ）をイオン注入してｎ型の電荷転送領域２４を、
またホウ素（Ｂ⁺ ）をイオン注入して第２ｐ型ウェル２
５をそれぞれ形成した。このときのイオン注入条件は、
リンについてはたとえばイオン加速エネルギー１００ｋ
ｅＶ、ドース量１０¹²／ｃｍ² のオーダーとし、ホウ素
についてはたとえばイオン加速エネルギー３００ｋｅ
Ｖ、ドース量１０¹²／ｃｍ² のオーダーとした。これら
両イオン注入の投影飛程Ｒｐの差にもとづき、ｐ型ウェ
ル２のより浅い位置に電荷転送領域２５が、より深い位
置に第２ｐ型ウェル２４形成される。このときの電荷転
送領域２４の深さをｄ₂ 、第２ｐ型ウェル２５の深さを
ｄ₃ とする。なお、上記リンに替えて砒素（Ａｓ⁺ ）を
用いても良い。

【００３６】次に、図１２に示されるように、上記基体
の表面にレジスト・パターン２６を形成し、さらにこれ
をマスクとしてドライエッチングを行った。この結果、
エッチングされた領域は凹部２ｂ、マスクされた領域は
凸部２ａとなり、該凸部２ａの表層部全面に電荷転送領
域２４が、またその下層側に第２ｐ型ウェル２５が自己
整合的に残された状態となった。なお、このドライエッ
チングは、被エッチング面に第２ｐ型ウェル２５が露出
しなくなるまで行った。すなわち、形成される凹部２ｂ
の深さｄ₁ が、第２ｐ型ウェル２５の深さｄ₃ よりも大
きくなるように、時間制御によりエッチング量を調節し
た。

【００３７】上記レジスト・パターン２６を除去すれ
ば、前掲の図５に示した段階までのプロセスが終了した
ことになる。したがって、以降は実施例１と同じプロセ
スを経ることでＣＣＤ撮像素子を完成させた。本実施例
で製造されたＣＣＤ撮像素子も、優れたスミア耐性、感
度、ダイナミック・レンジを有していた。

【００３８】以上、本発明を２例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。たとえば、ＣＣＤ固体撮像素子は、イメ
ージ領域にＣＣＤを含むものであれば、フレーム転送
型、あるいはフレーム転送型とインターライン転送型と
を組み合わせたフレーム・インターライン転送型であっ
ても良い。また、ＣＣＤ撮像素子の各部の寸法、不純物
の導電型、各部の構成材料、イオン注入条件、同一領域
について行われる２種類のイオン注入の順序、ＣＣＤ撮
像素子の構成等の細部についても、適宜変更や選択が可
能である。

【００３９】

【発明の効果】以上の説明からも明らかなように、本発
明によればスミア特性、感度、ダイナミック・レンジの
いずれにも優れ、また高集積化に適する固体撮像素子
を、既存プロセスと整合性の高いプロセスおよび設備を
用いて容易に製造することが可能となる。したがって本
発明は、固体撮像素子の高性能化と高信頼化に大きく貢
献するものである。

【図面の簡単な説明】

【図１】本発明を適用したＣＣＤ撮像素子の製造プロセ
スにおいて、ｎ型Ｓｉ基板上のｐ型ウェルに表面凹凸を
形成した状態を示す模式的断面図である。

【図２】図１の基体の表面を平坦化レジスト膜を用いて
平坦化した状態を示す模式的断面図である。

【図３】図３の平坦化レジスト膜をエッチバックして凹
部を埋め込んだ状態を示す模式的断面図である。

【図４】図３の凸部の表層部にイオン注入を行って電荷
転送領域を形成した状態を示す模式的断面図である。

【図５】図４の電荷転送領域の直下にイオン注入を行っ
て第２ｐ型ウェルを形成した状態を示す模式的断面図で
ある。

【図６】図５の凹部にイオン注入を行ってチャネル・ス
トップを形成した状態を示す模式的断面図である。

【図７】図６の基体の全面にイオン注入を行って読出し
チャネル領域を形成した状態を示す模式的断面図であ
る。

【図８】図７の基体の全面に絶縁膜を成膜し、凸部を被
覆するごとく転送ゲート電極をパターニングした状態を
示す模式的断面図である。

【図９】図８の凹部にイオン注入を行って電荷蓄積領域
と正孔蓄積領域とを形成した状態を示す模式的断面図で
ある。

【図１０】図９の基体の全面に絶縁膜を成膜し、凸部を
被覆するごとくＡｌ遮光膜をパターニングした状態を示
す模式的断面図である。

【図１１】本発明を適用したＣＣＤ撮像素子の他の製造
プロセスにおいて、ｎ型Ｓｉ基板上のｐ型ウェルにイオ
ン注入を行って第２ｐ型ウェルと電荷転送領域とを形成
した状態を示す模式的断面図である。

【図１２】図１１の基体の表面でレジスト・パターニン
グを行い、ドライエッチングによりｐ型ウェルに表面凹
凸を形成した状態を示す模式的断面図である。

【図１３】電荷転送領域と光電変換領域とが同一平面内
にある従来のＣＣＤ撮像素子の構成例を示す模式的断面
図である。

【図１４】電荷転送領域が光電変換領域よりもやや高い
位置にある従来のＣＣＤ撮像素子の構成例を示す模式的
断面図である。

【図１５】深い表面凹凸を有する基板上に電荷転送領域
と光電変換領域とがそれぞれ形成された従来のＣＣＤ撮
像素子の構成例を示す模式的断面図である。

【図１６】図１５のＣＣＤ撮像素子の製造プロセスにお
いて、正しくアライメントされたレジスト・パターンを
介して基板の凸部にイオン注入を行うことにより電荷転
送領域を形成した状態を示す模式的断面図である。

【図１７】図１５のＣＣＤ撮像素子の製造プロセスにお
いて、アライメントのずれたレジスト・パターンを介し
て基板の凸部にイオン注入を行った状態を示す模式的断
面図である。

【図１８】アライメント・マージンを見込んだ線幅の広
いレジスト・パターンを介してイオン注入を行った状態
を示す模式的断面図である。

【符号の説明】

１…ｎ型Ｓｉ基板 ２…ｐ型ウェル ２ａ…凸部 ２ｂ
…凹部 ３ｅｂ…埋込みレジスト膜 ４，２４…電荷転
送領域 ５，２５…第２ｐ型ウェル ７…チャネル・ス
トップ ８…読み出しチャネル領域 １０…転送ゲート
電極 １２…電荷蓄積領域 １３…正孔蓄積領域 １５
…Ａｌ遮光膜 Ｉ…受光部 II…読出しゲート部 III
…垂直電荷転送部

Claims (11)

【特許請求の範囲】
1. 【請求項１】 光電変換により電荷を生成させるための
   第１導電型の不純物拡散層である光電変換領域と、該光
   電変換領域で生成された電荷を転送するための第１導電
   型の不純物拡散層である電荷転送領域とを、表面凹凸を
   有する第２導電型のウェルのそれぞれ凹部と凸部とにそ
   れぞれ形成することにより１画素を形成する固体撮像素
   子の製造方法であって、 前記電荷転送領域を前記凸部の表層部全面に自己整合的
   に形成することを特徴とする固体撮像素子の製造方法。
2. 【請求項２】 前記電荷転送領域は、 前記ウェルの所定領域をその表面から所定深さまで除去
   することにより前記表面凹凸を形成する第１工程と、 前記ウェルの凹部を平坦化膜を用いて略平坦に埋め込む
   第２工程と、 前記ウェルの凸部の露出面から第１導電型の不純物を所
   定深さまで導入する第３工程と、を経て形成することを
   特徴とする請求項１記載の固体撮像素子の製造方法。
3. 【請求項３】 前記第２工程では、前記平坦化膜として
   有機膜を用い、この有機膜を前記凹部の深さよりも大き
   い膜厚をもってウェルの全面に被着させた後、前記凸部
   が露出するまで該有機膜の膜厚を減ずることで前記の略
   平坦な埋め込みを自己整合的に達成する請求項２記載の
   固体撮像素子の製造方法。
4. 【請求項４】 前記有機膜の膜厚を化学機械研磨により
   減ずる請求項３記載の固体撮像素子の製造方法。
5. 【請求項５】 前記第３工程における第１導電型の不純
   物の導入深さを、前記凹部の深さより小とすることを特
   徴とする請求項２記載の固体撮像素子の製造方法。
6. 【請求項６】 前記第３工程では、前記凸部に前記第１
   導電型の不純物の導入深さよりも大きい所定深さまで第
   ２導電型の不純物を導入することを特徴とする請求項２
   記載の固体撮像素子の製造方法。
7. 【請求項７】 前記第３工程における第２導電型の不純
   物の導入深さを、前記凹部の深さより小とすることを特
   徴とする請求項６記載の固体撮像素子の製造方法。
8. 【請求項８】 前記電荷転送領域は、 前記ウェルの全面に第１導電型の不純物を所定深さまで
   導入する第１工程と、 前記ウェル上にその所定領域を表出させるエッチング・
   マスクを形成する第２工程と、 表出された前記所定領域を所定深さまでエッチングして
   前記表面凹凸を形成する第３工程と、を経て形成するこ
   とを特徴とする請求項１記載の固体撮像素子の製造方
   法。
9. 【請求項９】 前記第３工程におけるエッチング深さ
   を、前記第１工程における第１導電型の不純物の導入深
   さよりも大とすることを特徴とする請求項８記載の固体
   撮像素子の製造方法。
10. 【請求項１０】 前記第１工程では、前記半導体基板の
    全面に第１導電型の不純物の導入深さよりも大きい所定
    深さまで第２導電型の不純物を導入することを特徴とす
    る請求項８記載の固体撮像素子の製造方法。
11. 【請求項１１】 前記第３工程におけるエッチング深さ
    を、前記第１工程における第２導電型の不純物の導入深
    さよりも大とすることを特徴とする請求項１０記載の固
    体撮像素子の製造方法。