KR100671140B1 - 고체 촬상 소자의 제조방법 - Google Patents

고체 촬상 소자의 제조방법 Download PDF

Info

Publication number
KR100671140B1
KR100671140B1 KR1019990034213A KR19990034213A KR100671140B1 KR 100671140 B1 KR100671140 B1 KR 100671140B1 KR 1019990034213 A KR1019990034213 A KR 1019990034213A KR 19990034213 A KR19990034213 A KR 19990034213A KR 100671140 B1 KR100671140 B1 KR 100671140B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
region
forming
charge transfer
channel stop
Prior art date
Application number
KR1019990034213A
Other languages
English (en)
Other versions
KR20010018317A (ko
Inventor
김현병
심진섭
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1019990034213A priority Critical patent/KR100671140B1/ko
Publication of KR20010018317A publication Critical patent/KR20010018317A/ko
Application granted granted Critical
Publication of KR100671140B1 publication Critical patent/KR100671140B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/762Charge transfer devices
    • H01L29/765Charge-coupled devices
    • H01L29/768Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76808Input structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/762Charge transfer devices
    • H01L29/765Charge-coupled devices
    • H01L29/768Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76833Buried channel CCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 기판의 표면을 굴곡지게 함으로써 전하 전송 영역 및 포토다이오드 영역의 면적을 최대한 확보하여 감도를 향상시키고 금속 차광층의 옆으로 오는 빛을 차단하여 스미어 현상을 방지하도록 한 고체 촬상 소자의 제조방법에 관한 것으로서, 반도체 기판의 표면에 일정한 간격을 갖는 국부 산화막을 형성하는 단계와, 상기 국부 산화막을 제거하여 반도체 기판의 표면이 굴곡지게 형성하는 단계와, 상기 표면이 굴곡된 반도체 기판의 표면내에 웰 영역을 형성하는 단계와, 상기 웰 영역내에 채널 스톱 이온을 주입하여 각각의 영역들을 전기적으로 분리하기 위한 채널 스톱층을 형성하는 단계와, 상기 웰 영역내의 채널 스톱층이 형성되는 않은 부분에 전하 전송 영역을 형성하는 단계와, 상기 전하 전송 영역 사이의 웰 영역내에 포토다이오드 영역을 형성하는 단계와, 상기 전하 전송 영역에 대응하도록 반도체 기판상에 게이트 절연막을 개재하여 폴리 게이트를 형성하는 단계를 포함하여 형성함을 특징으로 한다.
고체 촬상 소자

Description

고체 촬상 소자의 제조방법{Method for Manufacturing of Solid State Image Sensing Devive}
도 1a 내지 도 1e는 종래의 고체 촬상 소자의 제조방법을 나타낸 공정단면도
도 2a 내지 도 2f는 본 발명에 의한 고체 촬상 소자의 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
31 : N형 반도체 기판 32 : 국부 산화막
33 : P-웰 영역 34 : 채널 스톱층
35 : 전하 전송 영역 36 : 포토레지스트층
37 : 포토다이오드 영역 38 : 게이트 절연막
39 : 폴리 게이트 40 : IPO막
41 : HLD막 42 : 금속 차광층
43 : 층간 절연막 44 : 평탄화막
45 : 마이크로 렌즈
본 발명은 고체 촬상 소자에 관한 것으로, 특히 CCD(Charge Coupled Device)의 감도를 향상시키고 스미어(Smear)현상을 방지하도록 한 고체 촬상 소자의 제조방법에 관한 것이다.
일반적으로 고체 촬상 소자는 광전 변환 소자와 전하 결합 소자를 사용하여 피사체를 촬상하여 전기적인 신호로 출력하는 장치를 말한다.
전하 결합 소자는 마이크로 렌즈를 통하여 칼라필터층을 거처 광전 변환 소자(포토 다이오드)에서 생성되어진 신호 전하를 기판내에서 전위의 변동을 이용하여 특정 방향으로 전송하는데 사용된다.
고체 촬상 소자는 복수개의 광전 변환 영역(PD)과, 그 광전 변환 영역들의 사이에 구성되어 상기의 광전 변환 영역에서 생성되어진 전하를 수직 방향으로 전송하는 수직 전하 전송 영역(VCCD : Vertical CCD)과, 상기 수직 전하 전송 영역에 의해 수직 방향으로 전송된 전하를 다시 수평 방향으로 전송하는 수평 전하 전송 영역(HCCD : Horizontal CCD)과, 그리고 상기 수평 전송된 전하를 센싱하고 증폭하여 주변 회로로 출력하는 플로우팅 디퓨전 영역으로 크게 구성된다.
이하, 첨부된 도면을 참고하여 종래의 고체 촬상 소자의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1e는 종래의 고체 촬상 소자의 제조방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와 같이, N형 반도체 기판(11)의 표면내에 P-웰 영역(12)을 형성한다.
이어, 상기 P-웰 영역(12)내에 고농도의 P형 채널 스톱 이온을 주입하여 각각의 영역들을 전기적으로 분리하기 위한 채널 스톱층(CST)(13)을 형성한다.
그리고, 상기 채널 스톱층(13)이 형성된 P-웰 영역(12)내에 선택적으로 반도체 기판(11)과 동일 도전형의 불순물을 주입하여 전하 전송 영역(BCCD)(14)을 형성한다.
도 1b에 도시한 바와 같이, 상기 채널 스톱층(13), 전하 전송 영역(14)이 형성된 반도체 기판(11)의 전면에 포토레지스트층(15)을 도포한 후, 노광 및 현상공정을 실시하여 포토 다이오드 영역들이 형성될 부분만 제거되도록 패터닝한다.
그리고 상기 패터닝된 포토레지스트층(15)을 마스크로 이용하여 포토다이오드 영역(PDN)을 형성하기 위한 PDN 이온 주입을 선택적으로 실시한다.
도 1c에 도시한 바와 같이, 상기 PDN 이온 주입 공정에서 마스크로 사용된 포토레지스트층(15)을 제거하고, 상기 반도체 기판(11)을 어닐하여 PDN 이온 주입된 영역을 확산시켜 포토다이오드 영역(PDN)(16)들을 형성한다.
도 1d에 도시한 바와 같이, 상기 반도체 기판(11)의 전면에 ONO막으로 이루어진 게이트 절연막(17)을 형성하고, 상기 게이트 절연막상에 폴리 실리콘층을 형성한 후 상기 전하 전송 영역(14)들 상측에만 남도록 패터닝하여 폴리 게이트(18)를 형성한다.
여기서 상기 폴리 게이트(18)는 절연층(도면에는 도시되지 않음)에 의해 서로 분리 구성되어 인가되는 클럭 신호에 의해 영상 전하를 일방향으로 이동시키는 제 1, 제 2 폴리 게이트를 형성한다.
한편, 상기 제 1, 제 2 폴리 게이트에서 어느 한 폴리 게이트는 도시도지 않았고, 상기 제 1, 제 2 폴리 게이트들은 서로 오버랩되고 트랜스퍼 클럭 신호가 인가되는 폴리 게이트는 상기 포토다이오드 영역(16)에 일부분이 오버랩되게 형성한다.
도 1e에 도시한 바와 같이, 상기 폴리 게이트(18)의 표면에 IPO(Inter Poly Oxide)막(19)을 형성하고, 전면에 HLD(High temperature Low pressure Deposition)막(20)을 형성하며, 상기 HLD막(20)상에 상기 포토다이오드 영역(16)들 이외의 영역에 빛이 조사되는 것을 방지하기 위하여 상기 폴리 게이트(18)를 감싸도록 금속 차광층(21)을 형성한다.
이어, 상기 금속 차광층(21)을 포함한 반도체 기판(11)의 전면에 층간 절연막(22) 및 평탄화막(23)을 차례로 형성하고, 상기 평탄화막(23)상에 상기 전하 전송 영역(14)과 대응하게 마이크로 렌즈(24)를 형성한다.
그러나 상기와 같은 종래의 고체 촬상 소자의 제조방법은 다음과 같은 문제점이 있었다.
첫째, 기판의 표면이 평탄하여 전하 전송 영역 및 포토다이오드 영역을 형성하기 위한 이온주입시 최대한 면적 확보가 힘들어 감도가 저하된다.
둘째, 금속 차광층의 옆으로 오는 빛에 대해서는 차단 효과가 떨어져 스미어 현상이 발생한다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 기판 의 표면을 굴곡지게 함으로써 전하 전송 영역 및 포토다이오드 영역의 면적을 최대한 확보하여 감도를 향상시키고 금속 차광층의 옆으로 오는 빛을 차단하여 스미어 현상을 방지하도록 한 고체 촬상 소자의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 고체 촬상 소자의 제조방법은 반도체 기판의 표면에 일정한 간격을 갖는 국부 산화막을 형성하는 단계와, 상기 국부 산화막을 제거하여 반도체 기판의 표면이 굴곡지게 형성하는 단계와, 상기 표면이 굴곡된 반도체 기판의 표면내에 웰 영역을 형성하는 단계와, 상기 웰 영역내에 채널 스톱 이온을 주입하여 각각의 영역들을 전기적으로 분리하기 위한 채널 스톱층을 형성하는 단계와, 상기 굴곡된 반도체 기판의 돌출부를 포함하는 상기 웰 영역내의 채널 스톱층이 형성된 영역 사이의 부분에 전하 전송 영역을 형성하는 단계와, 상기 전하 전송 영역 사이의 웰 영역내에 포토다이오드 영역을 형성하는 단계와, 상기 전하 전송 영역에 대응하도록 반도체 기판상에 게이트 절연막을 개재하여 폴리 게이트를 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 고체 촬상 소자의 제조방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2f는 본 발명에 의한 고체 촬상 소자의 제조방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와 같이, N형 반도체 기판(31)에 국부산화(LOCOS)공정을 실시하여 반도체 기판의 표면에 국부 산화막(32)을 형성한다.
여기서 상기 국부산화공정은 반도체 기판상에 산화막과 질화막을 차례로 형성한 후 포토리소그래픽 공정 및 식각공정으로 질화막과 산화막을 선택적으로 제거하여 질화막 패턴과 산화막을 패턴을 형성하고, 상기 질화막 패턴을 마스크로 이용하여 노출된 반도체 기판의 표면에 국부산화공정을 실시하여 국부 산화막(32)을 형성한다.
도 2b에 도시한 바와 같이, 상기 국부 산화막(32)을 습식식각으로 제거하여 상기 반도체 기판(31)의 표면이 굴곡부를 갖도록 한다.
여기서 상기 국부 산화막(32)을 형성한 후 제거하여 반도체 기판(31)의 표면이 굴곡부가 갖도록 하지 않고, 상기 반도체 기판(31)을 선택적으로 제거하여 표면으로부터 소정깊이를 갖는 복수개의 트랜치를 형성하여 반도체 기판(31)의 표면을 요철(凹凸)형태로 형성할 수도 있다.
도 2c에 도시한 바와 같이, 상기 표면에 굴곡부가 형성된 반도체 기판(31)의 표면내에 P-웰 영역(33)을 형성한다.
이어, 상기 P-웰 영역(33)내에 채널 스톱 이온을 주입하여 각각의 영역들을 전기적으로 분리하기 위한 채널 스톱층(CST)(34)을 형성한다.
그리고 상기 채널 스톱층(34)이 형성된 P-웰 영역(33)내에 선택적으로 반도체 기판(31)과 동일 도전형의 불순물을 주입하여 전하 전송 영역(BCCD)(35)을 형성한다.
여기서 상기 전하 전송 영역(35)은 굴곡부를 따라 형성됨으로 그 면적을 종래 보다 넓힐 수 있다.
도 2d에 도시한 바와 같이, 상기 채널 스톱층(34), 전하 전송 영역(35)이 형성된 반도체 기판(31)의 전면에 포토레지스트층(36)을 도포한 후, 노광 및 현상공정을 실시하여 포토 다이오드 영역들이 형성될 부분만 제거되도록 패터닝한다.
그리고 상기 패터닝된 포토레지스트층(36)을 마스크로 이용하여 포토다이오드 영역(PDN)을 형성하기 위한 PDN 이온 주입을 선택적으로 실시한다.
도 2e에 도시한 바와 같이, 상기 PDN 이온 주입 공정에서 마스크로 사용된 포토레지스트층(36)을 제거하고, 상기 반도체 기판(31)을 어닐하여 PDN 이온 주입된 영역을 확산시켜 포토다이오드 영역(37)들을 형성한다.
도 2f에 도시한 바와 같이, 상기 반도체 기판(31)의 전면에 ONO막으로 이루어진 게이트 절연막(38)을 형성하고, 상기 게이트 절연막상에 폴리 실리콘층을 형성한 후 상기 전하 전송 영역(35)상에만 남도록 패터닝하여 폴리 게이트(39)를 형성한다.
여기서 상기 폴리 게이트(39)는 절연층(도면에는 도시되지 않음)에 의해 서로 분리 구성되어 인가되는 클럭 신호에 의해 영상 전하를 일방향으로 이동시키는 제 1, 제 2 폴리 게이트를 형성한다.
한편, 상기 제 1, 제 2 폴리 게이트에서 어느 한 폴리 게이트는 도시도지 않았고, 상기 제 1, 제 2 폴리 게이트들은 서로 오버랩되고 트랜스퍼 클럭 신호가 인가되는 폴리 게이트는 상기 포토다이오드 영역(37)에 일부분이 오버랩되게 형성한다.
이어, 상기 폴리 게이트(39)의 표면에 IPO막(40)을 형성하고, 전면에 HLD막(41)을 형성하며, 상기 HLD막(41)상에 상기 포토다이오드 영역(37)들 이외의 영역에 빛이 조사되는 것을 방지하기 위하여 상기 폴리 게이트(39)를 감싸도록 금속 차광층(42)을 형성한다.
여기서 상기 금속 차광층(42)은 굴곡진 부분의 골에 형성되어 옆에서 들어오는 빛까지 차단한다.
이어, 상기 금속 차광층(42)을 포함한 반도체 기판(31)의 전면에 층간 절연막(43) 및 평탄화막(44)을 형성하고, 상기 평탄화막(44)상에 상기 전하 전송 영역(35)과 대응하게 마이크로 렌즈(45)를 형성한다.
이상에서 설명한 바와 같이 본 발명에 의한 고체 촬상 소자의 제조방법은 다음과 같은 효과가 있다.
첫째, 기판의 표면을 굴곡지게 하여 전하 전송 영역 및 포토다이오드 영역을 최대한으로 넓힘으로써 감도를 향상시킬 수 있다.
둘째, 금속 차광층의 양단이 굴곡에 의해 골지역에 형성됨으로써 옆에서 들어오는 빛에 대한 차단 효과를 극대화시키어 스미어 현상을 방지할 있다.

Claims (3)

  1. 반도체 기판의 표면에 일정한 간격을 갖는 국부 산화막을 형성하는 단계;
    상기 국부 산화막을 제거하여 반도체 기판의 표면이 굴곡지게 형성하는 단계;
    상기 표면이 굴곡된 반도체 기판의 표면내에 웰 영역을 형성하는 단계;
    상기 웰 영역내에 채널 스톱 이온을 주입하여 각각의 영역들을 전기적으로 분리하기 위한 채널 스톱층을 형성하는 단계;
    상기 굴곡된 반도체 기판의 돌출부를 포함하는 상기 웰 영역내의 채널 스톱층이 형성된 영역 사이의 부분에 전하 전송 영역을 형성하는 단계;
    상기 전하 전송 영역 사이의 웰 영역내에 포토다이오드 영역을 형성하는 단계;
    상기 전하 전송 영역에 대응하도록 반도체 기판상에 게이트 절연막을 개재하여 폴리 게이트를 형성하는 단계를 포함하여 형성함을 특징으로 하는 고체 촬상 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 국부 산화막은 습식식각으로 제거하는 것을 특징으로 하는 고체 촬상 소자의 제조방법.
  3. 반도체 기판을 선택적으로 제거하여 표면으로부터 소정깊이를 갖는 복수개의 트랜치를 형성하여 반도체 기판의 표면을 요철(凹凸)형태로 형성하는 단계;
    상기 반도체 기판의 표면내에 웰 영역을 형성하는 단계;
    상기 웰 영역내에 채널 스톱 이온을 주입하여 각각의 영역들을 전기적으로 분리하기 위한 채널 스톱층을 형성하는 단계;
    상기반도체 기판의 돌출부를 포함하는 상기 웰 영역내의 채널 스톱층이 형성된 영역 사이의 부분에 전하 전송 영역을 형성하는 단계;
    상기 전하 전송 영역 사이의 웰 영역내에 포토다이오드 영역을 형성하는 단계;
    상기 전하 전송 영역에 대응하도록 반도체 기판상에 게이트 절연막을 개재하여 폴리 게이트를 형성하는 단계; 및
    상기 폴리 게이트의 상부 및 측면부를 감싸도록 금속 차광층을 형성하는 단계를 포함하여 형성함을 특징으로 하는 고체 촬상 소자의 제조방법.
KR1019990034213A 1999-08-18 1999-08-18 고체 촬상 소자의 제조방법 KR100671140B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990034213A KR100671140B1 (ko) 1999-08-18 1999-08-18 고체 촬상 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990034213A KR100671140B1 (ko) 1999-08-18 1999-08-18 고체 촬상 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20010018317A KR20010018317A (ko) 2001-03-05
KR100671140B1 true KR100671140B1 (ko) 2007-01-17

Family

ID=19607746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990034213A KR100671140B1 (ko) 1999-08-18 1999-08-18 고체 촬상 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100671140B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101293586B1 (ko) 2003-06-02 2013-08-13 소니 주식회사 고체촬상장치 및 고체촬상장치의 구동방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311801A (ja) * 2003-04-09 2004-11-04 Sharp Corp 半導体受光装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101293586B1 (ko) 2003-06-02 2013-08-13 소니 주식회사 고체촬상장치 및 고체촬상장치의 구동방법

Also Published As

Publication number Publication date
KR20010018317A (ko) 2001-03-05

Similar Documents

Publication Publication Date Title
KR100710207B1 (ko) 씨모스 이미지 센서의 제조방법
US8076702B2 (en) CMOS image sensor and fabricating method thereof
US7560330B2 (en) CMOS image sensor and method for manufacturing the same
TWI775893B (zh) 圖像感測器及其製造方法
US20070148846A1 (en) Image Sensor and Method of Manufacturing the Same
KR100731095B1 (ko) 씨모스 이미지센서의 제조방법
KR100331851B1 (ko) 고체 촬상 소자 및 그의 제조방법
KR100720505B1 (ko) 씨모스 이미지 센서 및 그 제조방법
US20090166687A1 (en) Image Sensor and Method for Manufacturing the Same
KR100671140B1 (ko) 고체 촬상 소자의 제조방법
US7598135B2 (en) Method for fabricating CMOS image sensor
JP4542660B2 (ja) 固体撮像素子およびその製造方法
KR100640977B1 (ko) 씨모스 이미지 센서의 제조방법
KR100769124B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100327430B1 (ko) 고체 촬상 소자의 제조방법
KR100870823B1 (ko) 이미지센서 및 그 제조방법
KR20070033694A (ko) 시모스 이미지센서 제조 방법
KR100209757B1 (ko) 고체촬상소자 제조방법
JPH10107249A (ja) 固体撮像素子の製造方法
KR20050079436A (ko) 화소간 신호왜곡을 개선한 이미지 센서 및 그 제조방법
KR100262034B1 (ko) 고체촬상소자의 제조방법
KR20010028859A (ko) 고체 촬상 소자 및 그의 제조방법
KR100841208B1 (ko) 암신호 감소를 위한 이미지센서 제조 방법
KR100664467B1 (ko) 고체 촬상 장치의 제조 방법
KR100720492B1 (ko) 씨모스 이미지 센서 및 그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee