JPH04304673A - 側壁電荷結合撮像素子及びその製造方法 - Google Patents
側壁電荷結合撮像素子及びその製造方法Info
- Publication number
- JPH04304673A JPH04304673A JP3352174A JP35217491A JPH04304673A JP H04304673 A JPH04304673 A JP H04304673A JP 3352174 A JP3352174 A JP 3352174A JP 35217491 A JP35217491 A JP 35217491A JP H04304673 A JPH04304673 A JP H04304673A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- sidewall
- coupled
- electrode
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000002955 isolation Methods 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 21
- 238000003384 imaging method Methods 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 229920005591 polysilicon Polymers 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 238000003860 storage Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims 3
- 239000011810 insulating material Substances 0.000 claims 2
- 230000000694 effects Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000001444 catalytic combustion detection Methods 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910007277 Si3 N4 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
- H01L27/14856—Time-delay and integration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は側壁電荷結合撮像素子及
びその製造方法に関し、特に、電荷結合素子（ＣＣＤ）
について、３次元ＣＣＤセル及びアイソレーシヨントレ
ンチ構造を有するＣＣＤ撮像素子に関するものであり、
極めて効果的な光検出を達成すると共に、小さなセルレ
イアウト面積によつてＣＣＤ素子内のセルからセルへの
電荷の転送を高い効率でなし得るようにした電荷蓄積領
域を実現する。
びその製造方法に関し、特に、電荷結合素子（ＣＣＤ）
について、３次元ＣＣＤセル及びアイソレーシヨントレ
ンチ構造を有するＣＣＤ撮像素子に関するものであり、
極めて効果的な光検出を達成すると共に、小さなセルレ
イアウト面積によつてＣＣＤ素子内のセルからセルへの
電荷の転送を高い効率でなし得るようにした電荷蓄積領
域を実現する。
【０００２】
【従来の技術】この特許出願は米国特許出願第０７／４
６１，６０７号と技術的に関連するが、完全にそれから
独立した独特なものである。この明細書及び米国特許出
願第０７／４６１，６０７号は共にトレンチ構造を有す
る電荷結合素子を開示しかつ利用し、米国特許出願第０
７／４６１，６０７号におけるトレンチは電極として利
用され、しかも電荷の転送方向と直交する方向に配置さ
れる。これに対して当該明細書のトレンチは隣接するＣ
ＣＤセルをアイソレーシヨンするために使用されるもの
であり、電荷転送の方向に、すなわち米国特許出願第０
７／４６１，６０７号のトレンチとは直交する方向に配
置される。隣接するＣＣＤセル間をアイソレーシヨンす
るためにトレンチを使用し、しかも当該トレンチをここ
に開示するように電荷の転送方向に配列することによつ
て、従来技術を上回るいくつかの独特の効果を得ること
ができる。例えば、電荷を米国特許出願第０７／４６１
，６０７号のようなトレンチから表面に側壁を上下に転
送するのではなく、トレンチの側壁に沿つてセルからセ
ルにラテラル方向に転送され、その結果、一段と優れた
電荷転送効率（ＣＴＥ）を実現する。一般的なＣＣＤ素
子は各列内に３千ものセルを含むので、セルからセルへ
の一段と効率的な電荷転送が一段と優れた変調伝達関数
（ＭＴＦ）、一段と優れたＳＮ比及び後述するその他の
利益を生じさせる。
６１，６０７号と技術的に関連するが、完全にそれから
独立した独特なものである。この明細書及び米国特許出
願第０７／４６１，６０７号は共にトレンチ構造を有す
る電荷結合素子を開示しかつ利用し、米国特許出願第０
７／４６１，６０７号におけるトレンチは電極として利
用され、しかも電荷の転送方向と直交する方向に配置さ
れる。これに対して当該明細書のトレンチは隣接するＣ
ＣＤセルをアイソレーシヨンするために使用されるもの
であり、電荷転送の方向に、すなわち米国特許出願第０
７／４６１，６０７号のトレンチとは直交する方向に配
置される。隣接するＣＣＤセル間をアイソレーシヨンす
るためにトレンチを使用し、しかも当該トレンチをここ
に開示するように電荷の転送方向に配列することによつ
て、従来技術を上回るいくつかの独特の効果を得ること
ができる。例えば、電荷を米国特許出願第０７／４６１
，６０７号のようなトレンチから表面に側壁を上下に転
送するのではなく、トレンチの側壁に沿つてセルからセ
ルにラテラル方向に転送され、その結果、一段と優れた
電荷転送効率（ＣＴＥ）を実現する。一般的なＣＣＤ素
子は各列内に３千ものセルを含むので、セルからセルへ
の一段と効率的な電荷転送が一段と優れた変調伝達関数
（ＭＴＦ）、一段と優れたＳＮ比及び後述するその他の
利益を生じさせる。
【０００３】ＣＣＤ素子は半導体技術においてますます
重要な構成要素となつて来た。ＣＣＤはタイミングを制
御されたクロツク信号すなわちクロツクパルスの制御の
下に既定の経路に沿つて電荷を転送するダイナミツクデ
バイスである。ＣＣＤ素子はメモリ、論理機能、信号処
理、イメージ捕捉及びイメージ処理への応用を含む多様
な応用に使用することができる。
重要な構成要素となつて来た。ＣＣＤはタイミングを制
御されたクロツク信号すなわちクロツクパルスの制御の
下に既定の経路に沿つて電荷を転送するダイナミツクデ
バイスである。ＣＣＤ素子はメモリ、論理機能、信号処
理、イメージ捕捉及びイメージ処理への応用を含む多様
な応用に使用することができる。
【０００４】従来のＣＣＤ構造は重なるように配置され
た電極ゲート構造により製造される。ＣＣＤは交互に配
置された多結晶シリコン電極及びポリシリコン電極を含
み、それらの電極及びシリコン基板間には二酸化ケイ素
の層が挿入される。電荷は蓄積されて基板に平行な２次
元の面である半導体酸化物の界面に沿つて転送される。
た電極ゲート構造により製造される。ＣＣＤは交互に配
置された多結晶シリコン電極及びポリシリコン電極を含
み、それらの電極及びシリコン基板間には二酸化ケイ素
の層が挿入される。電荷は蓄積されて基板に平行な２次
元の面である半導体酸化物の界面に沿つて転送される。
【０００５】ＣＣＤを用いて高分解能の撮像素子を構成
するには、ＣＣＤセルのレイアウト領域の観点からセル
寸法を小さくして撮像面の単位面積当りの画素数を多く
することにより、適切な歩留まりを保ちながら合計チツ
プ領域を扱い易い寸法に保たなければならない。現在製
造されているＣＣＤは２次元構造を有し、その電荷蓄積
容量及び光感知撮像領域はシリコン基板表面上のＣＣＤ
セルのレイアウト面積に正比例する。従つてＣＣＤ撮像
素子の分解能を高くしようとすれば、ＣＣＤセルのレイ
アウト面積が小さくなるために全電荷蓄積容量及び光感
度が小さくなる。さらに寸法を小さくしたＣＣＤ撮像素
子の（例えば変調伝達関数ＭＴＦの効果尺度により測つ
た）分解能はＣＣＤ電位分布が２次元である性質上、互
いに隣接するＣＣＤセルが一層近接するために低下する
。このようにＣＣＤセルの寸法が小さい場合には光によ
り生成された電荷が隣接するＣＣＤセル内に一段と簡単
に拡散するので、ＭＴＦはより小さくなる。このような
拡散を最小にするために現在の技術は窪ませた酸化物（
ＲＯＸ）の技術及び局所酸化（ＬＯＣＯＳ）の技術を用
いる。
するには、ＣＣＤセルのレイアウト領域の観点からセル
寸法を小さくして撮像面の単位面積当りの画素数を多く
することにより、適切な歩留まりを保ちながら合計チツ
プ領域を扱い易い寸法に保たなければならない。現在製
造されているＣＣＤは２次元構造を有し、その電荷蓄積
容量及び光感知撮像領域はシリコン基板表面上のＣＣＤ
セルのレイアウト面積に正比例する。従つてＣＣＤ撮像
素子の分解能を高くしようとすれば、ＣＣＤセルのレイ
アウト面積が小さくなるために全電荷蓄積容量及び光感
度が小さくなる。さらに寸法を小さくしたＣＣＤ撮像素
子の（例えば変調伝達関数ＭＴＦの効果尺度により測つ
た）分解能はＣＣＤ電位分布が２次元である性質上、互
いに隣接するＣＣＤセルが一層近接するために低下する
。このようにＣＣＤセルの寸法が小さい場合には光によ
り生成された電荷が隣接するＣＣＤセル内に一段と簡単
に拡散するので、ＭＴＦはより小さくなる。このような
拡散を最小にするために現在の技術は窪ませた酸化物（
ＲＯＸ）の技術及び局所酸化（ＬＯＣＯＳ）の技術を用
いる。
【０００６】米国特許第４，２３４，８８７号はＣＣＤ
撮像素子の単位面積当りの電荷蓄積容量を増加させるた
めの技術を開示している。ここに開示された素子は、半
導体基板にエツチングされた複数の平行なＶ形溝を有す
る。これらの溝は比較的厚いフイールド酸化物ストリツ
プを介在させることによつて互いに電気的にアイソレー
シヨンされる。エツチングされた溝と直交するように複
数の分離された電極が設けられることにより、シフトレ
ジスタ構造が各溝の長手方向に沿つて延長するように形
成される。動作時、電荷のパケツトは完全に溝内にある
電極により形成されるポテンシヤルウエルによつて転送
される。溝の側壁を電荷転送に使用することにより面積
を多少減少させる。しかしながら、蓄積容量はいずれに
せよ平坦なデバイス領域が増加することにより増加する
ので、Ｖ型溝ＣＣＤは固定的な断面アスペクト比を有す
る。
撮像素子の単位面積当りの電荷蓄積容量を増加させるた
めの技術を開示している。ここに開示された素子は、半
導体基板にエツチングされた複数の平行なＶ形溝を有す
る。これらの溝は比較的厚いフイールド酸化物ストリツ
プを介在させることによつて互いに電気的にアイソレー
シヨンされる。エツチングされた溝と直交するように複
数の分離された電極が設けられることにより、シフトレ
ジスタ構造が各溝の長手方向に沿つて延長するように形
成される。動作時、電荷のパケツトは完全に溝内にある
電極により形成されるポテンシヤルウエルによつて転送
される。溝の側壁を電荷転送に使用することにより面積
を多少減少させる。しかしながら、蓄積容量はいずれに
せよ平坦なデバイス領域が増加することにより増加する
ので、Ｖ型溝ＣＣＤは固定的な断面アスペクト比を有す
る。
【０００７】
【発明が解決しようとする課題】本発明はトレンチアイ
ソレーシヨンを有する側壁ＣＣＤ（ＳＷＣＣＤ）に関す
るものであり、ＣＣＤセルレイアウト面積をフイルフア
クタ（光感知領域）を交換することなく、分解能を改善
しかつ電荷蓄積容量を増加するという効果を提供する。 本発明に従つてデバイスを製造するために必要なすべて
の技術及び構成は、レイアウトのデザインの変更を最小
にすることにより、時間遅れ及び積分（ＴＤＩ）電荷結
合素子イメージスキヤナを含む現存するＣＣＤデザイン
に直ちに組み入れることができる。
ソレーシヨンを有する側壁ＣＣＤ（ＳＷＣＣＤ）に関す
るものであり、ＣＣＤセルレイアウト面積をフイルフア
クタ（光感知領域）を交換することなく、分解能を改善
しかつ電荷蓄積容量を増加するという効果を提供する。 本発明に従つてデバイスを製造するために必要なすべて
の技術及び構成は、レイアウトのデザインの変更を最小
にすることにより、時間遅れ及び積分（ＴＤＩ）電荷結
合素子イメージスキヤナを含む現存するＣＣＤデザイン
に直ちに組み入れることができる。
【０００８】本発明は３次元ＣＣＤ構造により具体化さ
れ、それは隣接するＣＣＤセルをアイソレーシヨンする
ために、周知の窪ませた酸化物（ＲＯＸ）の技術又は局
所酸化（ＬＯＣＯＳ）技術の代わりにポリシリコンによ
り再充填されたトレンチを使用する。ＣＣＤセルは深い
アイソレーシヨントレンチによつて隣接するＣＣＤセル
から完全にアイソレーシヨンされ、これにより１つのＣ
ＣＤセル内に（入射光子によつて）生成された電荷キヤ
リアが隣接するＣＣＤセルに拡散しないようにする。ア
イソレーシヨントレンチはシリコンリツジの列の輪郭に
沿うように配設され、シリコンリツジの上にはＣＣＤセ
ルが形成され、シリコンリツジの側壁の一部分はＣＣＤ
チヤネル内の電荷キヤリアとして利用される。かくして
ＣＣＤのレイアウト領域（頂部平面の面積）を増やさず
に、ＣＣＤセルの電荷容量が増加する。
れ、それは隣接するＣＣＤセルをアイソレーシヨンする
ために、周知の窪ませた酸化物（ＲＯＸ）の技術又は局
所酸化（ＬＯＣＯＳ）技術の代わりにポリシリコンによ
り再充填されたトレンチを使用する。ＣＣＤセルは深い
アイソレーシヨントレンチによつて隣接するＣＣＤセル
から完全にアイソレーシヨンされ、これにより１つのＣ
ＣＤセル内に（入射光子によつて）生成された電荷キヤ
リアが隣接するＣＣＤセルに拡散しないようにする。ア
イソレーシヨントレンチはシリコンリツジの列の輪郭に
沿うように配設され、シリコンリツジの上にはＣＣＤセ
ルが形成され、シリコンリツジの側壁の一部分はＣＣＤ
チヤネル内の電荷キヤリアとして利用される。かくして
ＣＣＤのレイアウト領域（頂部平面の面積）を増やさず
に、ＣＣＤセルの電荷容量が増加する。
【０００９】
【課題を解決するための手段】トレンチアイソレーシヨ
ン１０を有する側壁電荷結合撮像素子において、隣接す
る電荷結合素子セル列をアイソレーシヨンする複数のア
イソレーシヨントレンチ１０を表面に有し、電荷結合素
子セルはアイソレーシヨントレンチ１０間に配設された
基板リツジ１２上に形成され、これにより電荷結合素子
セルの３次元的表面積を最大にすると共にセルの側壁に
沿う電荷の転送を容易にする基板と、基板の表面上に交
互に配置され、複数のアイソレーシヨントレンチに対し
てほぼ直交する方向に延長することにより、各セル列内
のセルからセルにクロツク制御された電荷を転送させる
複数の第１及び第２形式の表面電極とを具えるようにす
る。
ン１０を有する側壁電荷結合撮像素子において、隣接す
る電荷結合素子セル列をアイソレーシヨンする複数のア
イソレーシヨントレンチ１０を表面に有し、電荷結合素
子セルはアイソレーシヨントレンチ１０間に配設された
基板リツジ１２上に形成され、これにより電荷結合素子
セルの３次元的表面積を最大にすると共にセルの側壁に
沿う電荷の転送を容易にする基板と、基板の表面上に交
互に配置され、複数のアイソレーシヨントレンチに対し
てほぼ直交する方向に延長することにより、各セル列内
のセルからセルにクロツク制御された電荷を転送させる
複数の第１及び第２形式の表面電極とを具えるようにす
る。
【００１０】
【作用】本発明による電荷結合撮像素子はシリコン基板
の表面に複数のトレンチを有し、当該トレンチはＣＣＤ
素子内の隣接する列を分離する。複数の表面電極はアイ
ソレーシヨントレンチに対して直交する方向に延長する
電荷結合素子の表面上に設けられ、それらの電極は、電
荷結合素子の各列内の隣接するセル間にクロツクで制御
された電荷転送を与える。ＣＣＤセルはアイソレーシヨ
ントレンチ間に設けられるシリコンリツジ上に形成され
る。この構造によりＣＣＤセルの３次元的な表面積が最
大となると共に、ＣＣＤセルの側壁に沿う電荷の転送を
容易にする。本発明のアイソレーシヨントレンチを有す
る側壁ＣＣＤのレイアウト寸法は従来の２次元ＣＣＤセ
ルのレイアウト寸法と同じであるが、ＣＣＤセルの３次
元的な面積がより大きいのでＣＣＤセル当りの電荷容量
は増大する。電荷容量が増大することにより信号対雑音
比（ＳＮ比）が改善され、従つて一段と大きいダイナミ
ツクレンジを得ることができる。さらに所与のＣＣＤセ
ルレイアウト寸法のためのいくつかの実施例においては
、側壁によつて与えられた集光面積が増加するので単位
面積当りの感度が増大する。さらに、トレンチ内におけ
る光の多重反射がセルの量子効率を増大させる。
の表面に複数のトレンチを有し、当該トレンチはＣＣＤ
素子内の隣接する列を分離する。複数の表面電極はアイ
ソレーシヨントレンチに対して直交する方向に延長する
電荷結合素子の表面上に設けられ、それらの電極は、電
荷結合素子の各列内の隣接するセル間にクロツクで制御
された電荷転送を与える。ＣＣＤセルはアイソレーシヨ
ントレンチ間に設けられるシリコンリツジ上に形成され
る。この構造によりＣＣＤセルの３次元的な表面積が最
大となると共に、ＣＣＤセルの側壁に沿う電荷の転送を
容易にする。本発明のアイソレーシヨントレンチを有す
る側壁ＣＣＤのレイアウト寸法は従来の２次元ＣＣＤセ
ルのレイアウト寸法と同じであるが、ＣＣＤセルの３次
元的な面積がより大きいのでＣＣＤセル当りの電荷容量
は増大する。電荷容量が増大することにより信号対雑音
比（ＳＮ比）が改善され、従つて一段と大きいダイナミ
ツクレンジを得ることができる。さらに所与のＣＣＤセ
ルレイアウト寸法のためのいくつかの実施例においては
、側壁によつて与えられた集光面積が増加するので単位
面積当りの感度が増大する。さらに、トレンチ内におけ
る光の多重反射がセルの量子効率を増大させる。
【００１１】本発明の側壁ＣＣＤ（ＳＷＣＣＤ）は、Ｃ
ＣＤセルが形成されるシリコン基板内に電荷蓄積及び光
感知領域を拡張する３次元ＣＣＤセルを用いることによ
つて電荷容量の大きいＣＣＤを提供する。従来のエツチ
ング技術及び再充填技術によつて本発明のトレンチが形
成されるので、本発明のＳＷＣＣＤは容易に製造できる
。シリコン基板内にアイソレーシヨントレンチがエツチ
ングされ、酸化物ライナ及びポリシリコン半導体材料に
より再充填される。当該ＳＷＣＣＤセルのレイアウトエ
リアは多相オーバラツピングＣＣＤセルのレイアウトエ
リアであり、位相１としての第１表面電極と、その隣の
位相２としての第２表面電極と、位相２の表面電極に隣
接する位相３としての第３表面電極と、第３表面電極に
隣接する位相４としての第４表面電極とを含んでいる。 当該ＳＷＣＣＤセルは単相動作、２相動作及び４相動作
などの従来のいかなるクロツク方式にも適用することが
できる。
ＣＤセルが形成されるシリコン基板内に電荷蓄積及び光
感知領域を拡張する３次元ＣＣＤセルを用いることによ
つて電荷容量の大きいＣＣＤを提供する。従来のエツチ
ング技術及び再充填技術によつて本発明のトレンチが形
成されるので、本発明のＳＷＣＣＤは容易に製造できる
。シリコン基板内にアイソレーシヨントレンチがエツチ
ングされ、酸化物ライナ及びポリシリコン半導体材料に
より再充填される。当該ＳＷＣＣＤセルのレイアウトエ
リアは多相オーバラツピングＣＣＤセルのレイアウトエ
リアであり、位相１としての第１表面電極と、その隣の
位相２としての第２表面電極と、位相２の表面電極に隣
接する位相３としての第３表面電極と、第３表面電極に
隣接する位相４としての第４表面電極とを含んでいる。 当該ＳＷＣＣＤセルは単相動作、２相動作及び４相動作
などの従来のいかなるクロツク方式にも適用することが
できる。
【００１２】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１３】本発明は、セルのレイアウト面積を小さく
保ちながら、ＣＣＤ撮像素子内に極く効果的な感知及び
蓄積領域を実現する３次元ＣＣＤセル及び分離トレンチ
の構造を有する電荷結合素子を提案する。
保ちながら、ＣＣＤ撮像素子内に極く効果的な感知及び
蓄積領域を実現する３次元ＣＣＤセル及び分離トレンチ
の構造を有する電荷結合素子を提案する。
【００１４】図１はアイソレーシヨントレンチを有する
側壁ＣＣＤ（ＳＷＣＣＤ）に関する本発明の第１実施例
の頂面（これをレイアウトと呼ぶ）の構成を示す。図２
は図１の線Ａ−Ａ′に沿つて破断して示す第１実施例の
概略的な断面斜視図であり、３次元構造の詳細を示すた
めに１つを残して他のポリシリコン電極をすべて取り除
いてある。
側壁ＣＣＤ（ＳＷＣＣＤ）に関する本発明の第１実施例
の頂面（これをレイアウトと呼ぶ）の構成を示す。図２
は図１の線Ａ−Ａ′に沿つて破断して示す第１実施例の
概略的な断面斜視図であり、３次元構造の詳細を示すた
めに１つを残して他のポリシリコン電極をすべて取り除
いてある。
【００１５】ＣＣＤセルの各列は、２つの隣接する平行
なアイソレーシヨントレンチ１０間に形成され、アイソ
レーシヨントレンチ１０にはポリシリコンが再充填され
ている。ＣＣＤセルは深いアイソレーシヨントレンチ１
０によつて隣り合うＣＣＤセルから完全にアイソレーシ
ヨンされており、これにより（入射光子によつて）１つ
のＣＣＤセル内に生じた電荷キヤリアの隣り合うＣＣＤ
セルへの拡散をなくしている。アイソレーシヨントレン
チ１０はシリコンリツジ１２の列に沿うように配設され
、このシリコンリツジ１２上にＣＣＤセルが形成される
ことによりＣＣＤ素子列が形成されている。シリコンリ
ツジ１２のうち図３の深さＳまでの側壁部分は、各ＣＣ
Ｄチヤネル内の電荷キヤリアとして利用される。かくし
て、ＣＣＤセルの電荷容量は、ＣＣＤのレイアウトエリ
ア（頂面の平らな領域）を増やさずに下方への３次元に
おいて深さＳまで増加する。
なアイソレーシヨントレンチ１０間に形成され、アイソ
レーシヨントレンチ１０にはポリシリコンが再充填され
ている。ＣＣＤセルは深いアイソレーシヨントレンチ１
０によつて隣り合うＣＣＤセルから完全にアイソレーシ
ヨンされており、これにより（入射光子によつて）１つ
のＣＣＤセル内に生じた電荷キヤリアの隣り合うＣＣＤ
セルへの拡散をなくしている。アイソレーシヨントレン
チ１０はシリコンリツジ１２の列に沿うように配設され
、このシリコンリツジ１２上にＣＣＤセルが形成される
ことによりＣＣＤ素子列が形成されている。シリコンリ
ツジ１２のうち図３の深さＳまでの側壁部分は、各ＣＣ
Ｄチヤネル内の電荷キヤリアとして利用される。かくし
て、ＣＣＤセルの電荷容量は、ＣＣＤのレイアウトエリ
ア（頂面の平らな領域）を増やさずに下方への３次元に
おいて深さＳまで増加する。
【００１６】アイソレーシヨントレンチと直交するよう
に延長している電荷結合素子の表面上には複数の表面電
極が設けられ、当該電極は電荷結合素子のセルの各列内
の隣接するセル間に電荷を同期転送させる。表面電極は
図４に最も良く示されており、図４は図１の線Ｂ−Ｂ′
に沿つて破断したアイソレーシヨントレンチをもつ側壁
ＣＣＤセルの概略的な断面図を示す。電極は２つの形式
でなり、第１の形式のポリシリコンすなわちｎ＋ドープ
ゲート電極１６と、第２の形式のポリシリコンすなわち
ｎ＋ドープゲート電極１８とでなり、これらの電極は絶
縁性シリコン酸化物２０の層によつて互いにアイソレー
シヨンされている。図４に示すように、ＳＷＣＣＤセル
のレイアウトエリアは多相オーバラツピングＣＣＤセル
であり、このＣＣＤセルは位相１として第１表面電極１
６と、位相２としてその隣の第２表面電極１８と、位相
２の表面電極の隣の位相３として第３表面電極１６と、
第３表面電極の隣の位相４として第４表面電極１８とを
含んでいる。この側壁ＳＷＣＣＤセルは単相動作、２相
動作及び４相動作などのような従来のいかなるクロツク
方式にも適用することができる。隣接する表面電極１６
及び１８のこのパターンは図４に示すようにＣＣＤ素子
表面の全域に及ぶ。
に延長している電荷結合素子の表面上には複数の表面電
極が設けられ、当該電極は電荷結合素子のセルの各列内
の隣接するセル間に電荷を同期転送させる。表面電極は
図４に最も良く示されており、図４は図１の線Ｂ−Ｂ′
に沿つて破断したアイソレーシヨントレンチをもつ側壁
ＣＣＤセルの概略的な断面図を示す。電極は２つの形式
でなり、第１の形式のポリシリコンすなわちｎ＋ドープ
ゲート電極１６と、第２の形式のポリシリコンすなわち
ｎ＋ドープゲート電極１８とでなり、これらの電極は絶
縁性シリコン酸化物２０の層によつて互いにアイソレー
シヨンされている。図４に示すように、ＳＷＣＣＤセル
のレイアウトエリアは多相オーバラツピングＣＣＤセル
であり、このＣＣＤセルは位相１として第１表面電極１
６と、位相２としてその隣の第２表面電極１８と、位相
２の表面電極の隣の位相３として第３表面電極１６と、
第３表面電極の隣の位相４として第４表面電極１８とを
含んでいる。この側壁ＳＷＣＣＤセルは単相動作、２相
動作及び４相動作などのような従来のいかなるクロツク
方式にも適用することができる。隣接する表面電極１６
及び１８のこのパターンは図４に示すようにＣＣＤ素子
表面の全域に及ぶ。
【００１７】本発明の好適な実施例の１つは次のような
寸法を有する。図１において寸法Ｘは約６〜８〔μｍ〕
、また寸法Ｙは約６〜８〔μｍ〕、各アイソレーシヨン
トレンチの幅Ｗは約１〔μｍ〕であり、図２において高
さｈは約１〔μｍ〕、高さｈ′は約４〔μｍ〕である。
寸法を有する。図１において寸法Ｘは約６〜８〔μｍ〕
、また寸法Ｙは約６〜８〔μｍ〕、各アイソレーシヨン
トレンチの幅Ｗは約１〔μｍ〕であり、図２において高
さｈは約１〔μｍ〕、高さｈ′は約４〔μｍ〕である。
【００１８】図８はアイソレーシヨントレンチをもつ側
壁ＣＣＤセルの第２実施例を図１の線Ａ−Ａ′に沿つて
破断して示す概略的な断面図であり、この第２実施例は
各側壁ＣＣＤ内に設けられた深さＤの浅いトレンチ２２
を有する。当該浅いトレンチ２２を設けることにより浅
いトレンチの側壁領域が付加されて電荷転送表面領域が
増加するが、集光効率が損なわれる。図示のＳＷＣＣＤ
構造におけるセル幅ＣＷは一般的に９〔μｍ〕であるか
ら、 １．５〔μｍ〕の一般的な幅Ｗをそれぞれ有する
浅いトレンチ２２を２つ又は３つ組込むことができる。 ゲート電極によつて導かれた浅いトレンチ２２を介して
ゲート電位が一段と強い電界を生じて電子を表面に保持
するので、図８の実施例もまた優れたゲート制御を提供
する。従つて当該基板の電位バイアス作用はより小さく
、当該基板を介してクロツクを結合することにより生ず
るＳＷＣＣＤ素子内のポテンシヤルノイズ源を減少させ
る。これらの利益を考慮して、図８の実施例は多数の応
用例に対して好適な実施例になり得る。
壁ＣＣＤセルの第２実施例を図１の線Ａ−Ａ′に沿つて
破断して示す概略的な断面図であり、この第２実施例は
各側壁ＣＣＤ内に設けられた深さＤの浅いトレンチ２２
を有する。当該浅いトレンチ２２を設けることにより浅
いトレンチの側壁領域が付加されて電荷転送表面領域が
増加するが、集光効率が損なわれる。図示のＳＷＣＣＤ
構造におけるセル幅ＣＷは一般的に９〔μｍ〕であるか
ら、 １．５〔μｍ〕の一般的な幅Ｗをそれぞれ有する
浅いトレンチ２２を２つ又は３つ組込むことができる。 ゲート電極によつて導かれた浅いトレンチ２２を介して
ゲート電位が一段と強い電界を生じて電子を表面に保持
するので、図８の実施例もまた優れたゲート制御を提供
する。従つて当該基板の電位バイアス作用はより小さく
、当該基板を介してクロツクを結合することにより生ず
るＳＷＣＣＤ素子内のポテンシヤルノイズ源を減少させ
る。これらの利益を考慮して、図８の実施例は多数の応
用例に対して好適な実施例になり得る。
【００１９】本発明のトレンチアイソレーシヨンをもつ
ＳＷＣＣＤは４相クロツク方式、２相クロツク方式及び
単相クロツク方式により動作し得る。例えば表面電極下
のシリコンのドーピングを増やして電荷転送に方向性を
生じさせる電位障壁を形成することにより、従来のＣＣ
Ｄと同様の手法により４相クロツク方式から２相クロツ
ク方式に改造することができる。電荷転送に方向性をも
たせるための技術は従来のＣＣＤにおいて良く知られて
おり、トレンチアイソレーシヨンをもつＳＷＣＣＤにも
この技術をそのまま適用することができる。
ＳＷＣＣＤは４相クロツク方式、２相クロツク方式及び
単相クロツク方式により動作し得る。例えば表面電極下
のシリコンのドーピングを増やして電荷転送に方向性を
生じさせる電位障壁を形成することにより、従来のＣＣ
Ｄと同様の手法により４相クロツク方式から２相クロツ
ク方式に改造することができる。電荷転送に方向性をも
たせるための技術は従来のＣＣＤにおいて良く知られて
おり、トレンチアイソレーシヨンをもつＳＷＣＣＤにも
この技術をそのまま適用することができる。
【００２０】４相ＳＷＣＣＤのためのクロツク方式を図
９及び図１０に示す。期間Ｔ１の間に正の高電位ＶＨ
が位相１（φ１）、位相３（φ３）及び位相４（φ４）
の電極に与えられてこれらの電極の下にポテンシヤルウ
エルが生成され、低電位ＶＬ （ＶＨ ＞ＶＬ ）が位
相２（φ２）の電極に与えられる。位相２（φ２）の電
極には低い電位があるので、その電極下には電位障壁が
ある。期間Ｔ２においては位相１（φ１）及び位相４（
φ４）の電極の電位は不変であるが位相３（φ３）の電
極の電位はＶＬ に降下し、これにより位相３（φ３）
の電極下のポテンシヤルウエルがつぶされ、それ以前に
位相３（φ３）、位相４（φ４）及び位相１（φ１）の
電極の下に蓄積されていた電荷が押されて位相４（φ４
）及び位相１（φ１）の電極の下だけに蓄えられる。位
相２（φ２）の電極の電位は期間Ｔ１における電位と同
レベルの電位のままである。期間Ｔ３において、位相１
（φ１）及び位相４（φ４）の電極の電位が高いレベル
のままであると同時に位相２（φ２）の電位はＶＨ （
高いレベル）に持ち上げられ、これにより位相２（φ２
）の電極の下にポテンシヤルウエルを生じさせて位相４
（φ４）の電極及び位相１（φ１）の電極の下のポテン
シヤルウエルから電荷を受け取る。位相３（φ３）の電
極の電位は低いレベルのままである。かくして、逐次的
なクロツクパルスに基づいて電荷が１つの電極から次の
電極に転送される。期間Ｔ４においては、位相１（φ１
）及び位相２（φ２）の電極の電位は高電位であり位相
３（φ３）及び位相４（φ４）の電極の電位は低電位で
ある。 この結果、位相１（φ１）及び位相２（φ２）の電極は
ポテンシヤルウエルを有し、位相３（φ３）及び位相４
（φ４）の電極は電位障壁を有することになる。このよ
うなプロセスが図９及び図１０に示すように期間Ｔ１′
まで続き、その後はこのプロセスが繰り返される。
９及び図１０に示す。期間Ｔ１の間に正の高電位ＶＨ
が位相１（φ１）、位相３（φ３）及び位相４（φ４）
の電極に与えられてこれらの電極の下にポテンシヤルウ
エルが生成され、低電位ＶＬ （ＶＨ ＞ＶＬ ）が位
相２（φ２）の電極に与えられる。位相２（φ２）の電
極には低い電位があるので、その電極下には電位障壁が
ある。期間Ｔ２においては位相１（φ１）及び位相４（
φ４）の電極の電位は不変であるが位相３（φ３）の電
極の電位はＶＬ に降下し、これにより位相３（φ３）
の電極下のポテンシヤルウエルがつぶされ、それ以前に
位相３（φ３）、位相４（φ４）及び位相１（φ１）の
電極の下に蓄積されていた電荷が押されて位相４（φ４
）及び位相１（φ１）の電極の下だけに蓄えられる。位
相２（φ２）の電極の電位は期間Ｔ１における電位と同
レベルの電位のままである。期間Ｔ３において、位相１
（φ１）及び位相４（φ４）の電極の電位が高いレベル
のままであると同時に位相２（φ２）の電位はＶＨ （
高いレベル）に持ち上げられ、これにより位相２（φ２
）の電極の下にポテンシヤルウエルを生じさせて位相４
（φ４）の電極及び位相１（φ１）の電極の下のポテン
シヤルウエルから電荷を受け取る。位相３（φ３）の電
極の電位は低いレベルのままである。かくして、逐次的
なクロツクパルスに基づいて電荷が１つの電極から次の
電極に転送される。期間Ｔ４においては、位相１（φ１
）及び位相２（φ２）の電極の電位は高電位であり位相
３（φ３）及び位相４（φ４）の電極の電位は低電位で
ある。 この結果、位相１（φ１）及び位相２（φ２）の電極は
ポテンシヤルウエルを有し、位相３（φ３）及び位相４
（φ４）の電極は電位障壁を有することになる。このよ
うなプロセスが図９及び図１０に示すように期間Ｔ１′
まで続き、その後はこのプロセスが繰り返される。
【００２１】本発明のアイソレーシヨントレンチをもつ
側壁ＣＣＤは以下に示す好適な一連のステツプにより製
造することができるが、製造プロセスとしては、これ以
外の種々の一連のステツプを用いることもできる。図５
は処理ステツプ４の後のアイソレーシヨントレンチを有
する側壁ＣＣＤセルを図１の線Ａ−Ａ′に沿つて破断し
て示す概略的な断面図であり、図６は処理ステツプ７の
後のアイソレーシヨントレンチを有する側壁ＣＣＤセル
を図１の線Ａ−Ａ′に沿つて破断して示す概略的な断面
図であり、図７は処理ステツプ１０におけるアイソレー
シヨントレンチを有する側壁ＣＣＤセルを図１の線Ａ−
Ａ′に沿つて破断して示す概略的な断面図である。
側壁ＣＣＤは以下に示す好適な一連のステツプにより製
造することができるが、製造プロセスとしては、これ以
外の種々の一連のステツプを用いることもできる。図５
は処理ステツプ４の後のアイソレーシヨントレンチを有
する側壁ＣＣＤセルを図１の線Ａ−Ａ′に沿つて破断し
て示す概略的な断面図であり、図６は処理ステツプ７の
後のアイソレーシヨントレンチを有する側壁ＣＣＤセル
を図１の線Ａ−Ａ′に沿つて破断して示す概略的な断面
図であり、図７は処理ステツプ１０におけるアイソレー
シヨントレンチを有する側壁ＣＣＤセルを図１の線Ａ−
Ａ′に沿つて破断して示す概略的な断面図である。
【００２２】好適な処理ステツプは以下の通りである。
１．ｐ／ｐ＋ウエハによりスタートし、必要な場合には
、ゲツタリング及び従来のｐウエル形成及びｎウエル形
成を実行する。 ２．エツチングマスクとしてＳｉＯ２ ／Ｓｉ３ Ｎ４
／熱ＳｉＯ２ （図５参照）を用いて反応性イオンエ
ツチングをすることによりトレンチアイソレーシヨンを
形成する。 ３．トレンチアイソレーシヨンの底部にｐ＋フイールド
／チヤネルストツパ（図５参照）を注入する。 ４．トレンチアイソレーシヨンのための酸化物ライナ（
図５参照）を成長、堆積させる。 ５．ポリシリコンを堆積することによりトレンチアイソ
レーシヨンを再充填する。トレンチ再充填物を平坦化及
びエツチバツクすることにより平坦面を得る（図６参照
）。 ６．（もし有れば）従来のＭＯＳＦＥＴ及び無側壁ＣＣ
Ｄ素子のエツチバツクを保護した後、上面のシリコンの
下方約１〔μｍ〕までポリシリコントレンチ再充填物を
エツチングする（図６参照）。 ７．トレンチのポリシリコン再充填物上にＳｉＯ２ ラ
イナを堆積してエツチバツクする（図６参照）。 ８．Ｓｉ３ Ｎ４ ／ＳｉＯ２ エツチングマスクを除
去した後、シリコンリツジの鋭角部分を丸めるために熱
酸化させ、丸めにより生じた不要な酸化物を剥がし、シ
リコンリツジの上面及びシリコンリツジの側壁にゲート
酸化物を成長させる。 ９．スレシヨルド電圧制御イオンを注入し、埋込みチヤ
ネルを注入する。 １０．側壁ＣＣＤ上に埋込まれたチヤネルが必要な場合
には、大傾斜角注入をトレンチの各側面に１度づつすな
わち２度実行する（大傾斜角注入に関しては例えばＩＥ
ＤＭ８９の「３．３〔Ｖ〕動作のための１／４〔μｍ〕
ＬＡＴＩＤ（Ｌａｒｇｅ−Ｔｉｌｔ−Ａｎｇｌｅ−Ｉｍ
ｐｌａｎｔｅｄ−Ｄｒａｉｎ）技術」を参照、図７参照
）。 １１．低圧化学蒸着によりゲート電極としてポリシリコ
ンを堆積する。ポリシリコンはシリコンリツジを等角に
覆わなければならない。ポリシリコンをｎ＋にドープす
る。 １２．第１層ポリシリコンのパターンを描き、ゲート酸
化物を再成長させ、第２層ポリシリコンを堆積させ、第
２層ポリシリコンをｎ＋にドープし、ポリシリコンの第
２層のパターンを描く。 １３．自己整合ソース／ドレイン形成、コンタクトバイ
アス、金属処理、平坦化及びボンドパツドなどの従来の
プロセスの後にプロセスを休止させる。この処理順序の
バリエーシヨンは以下のステツプを含む。 １．一段と深いアイソレーシヨントレンチ間に浅いトレ
ンチ（深さＤ、ここでＤ＜Ｓである）をエツチングする
（図８参照）。側壁ＣＣＤのために埋込みチヤネルが形
成されるとき、Ｄ／Ｗは過大であつてはならない。当該
浅いトレンチをステツプ７の後にエツチングするように
しても良い。 ２．アイソレーシヨントレンチをｐ＋基板まで下方に拡
張する。このことは当該ＳＷＣＣＤ構造の特徴的な利益
を犠牲にすることなしにアイソレーシヨンを強化するか
ら好適である。
、ゲツタリング及び従来のｐウエル形成及びｎウエル形
成を実行する。 ２．エツチングマスクとしてＳｉＯ２ ／Ｓｉ３ Ｎ４
／熱ＳｉＯ２ （図５参照）を用いて反応性イオンエ
ツチングをすることによりトレンチアイソレーシヨンを
形成する。 ３．トレンチアイソレーシヨンの底部にｐ＋フイールド
／チヤネルストツパ（図５参照）を注入する。 ４．トレンチアイソレーシヨンのための酸化物ライナ（
図５参照）を成長、堆積させる。 ５．ポリシリコンを堆積することによりトレンチアイソ
レーシヨンを再充填する。トレンチ再充填物を平坦化及
びエツチバツクすることにより平坦面を得る（図６参照
）。 ６．（もし有れば）従来のＭＯＳＦＥＴ及び無側壁ＣＣ
Ｄ素子のエツチバツクを保護した後、上面のシリコンの
下方約１〔μｍ〕までポリシリコントレンチ再充填物を
エツチングする（図６参照）。 ７．トレンチのポリシリコン再充填物上にＳｉＯ２ ラ
イナを堆積してエツチバツクする（図６参照）。 ８．Ｓｉ３ Ｎ４ ／ＳｉＯ２ エツチングマスクを除
去した後、シリコンリツジの鋭角部分を丸めるために熱
酸化させ、丸めにより生じた不要な酸化物を剥がし、シ
リコンリツジの上面及びシリコンリツジの側壁にゲート
酸化物を成長させる。 ９．スレシヨルド電圧制御イオンを注入し、埋込みチヤ
ネルを注入する。 １０．側壁ＣＣＤ上に埋込まれたチヤネルが必要な場合
には、大傾斜角注入をトレンチの各側面に１度づつすな
わち２度実行する（大傾斜角注入に関しては例えばＩＥ
ＤＭ８９の「３．３〔Ｖ〕動作のための１／４〔μｍ〕
ＬＡＴＩＤ（Ｌａｒｇｅ−Ｔｉｌｔ−Ａｎｇｌｅ−Ｉｍ
ｐｌａｎｔｅｄ−Ｄｒａｉｎ）技術」を参照、図７参照
）。 １１．低圧化学蒸着によりゲート電極としてポリシリコ
ンを堆積する。ポリシリコンはシリコンリツジを等角に
覆わなければならない。ポリシリコンをｎ＋にドープす
る。 １２．第１層ポリシリコンのパターンを描き、ゲート酸
化物を再成長させ、第２層ポリシリコンを堆積させ、第
２層ポリシリコンをｎ＋にドープし、ポリシリコンの第
２層のパターンを描く。 １３．自己整合ソース／ドレイン形成、コンタクトバイ
アス、金属処理、平坦化及びボンドパツドなどの従来の
プロセスの後にプロセスを休止させる。この処理順序の
バリエーシヨンは以下のステツプを含む。 １．一段と深いアイソレーシヨントレンチ間に浅いトレ
ンチ（深さＤ、ここでＤ＜Ｓである）をエツチングする
（図８参照）。側壁ＣＣＤのために埋込みチヤネルが形
成されるとき、Ｄ／Ｗは過大であつてはならない。当該
浅いトレンチをステツプ７の後にエツチングするように
しても良い。 ２．アイソレーシヨントレンチをｐ＋基板まで下方に拡
張する。このことは当該ＳＷＣＣＤ構造の特徴的な利益
を犠牲にすることなしにアイソレーシヨンを強化するか
ら好適である。
【００２３】上述の通り本発明をその最適な実施例に基
づいて特定的に図示、説明したが本発明の精神及び範囲
から脱することなく形式及び詳細構成の双方について種
々の変更を加えても良い。
づいて特定的に図示、説明したが本発明の精神及び範囲
から脱することなく形式及び詳細構成の双方について種
々の変更を加えても良い。
【００２４】
【発明の効果】アイソレーシヨントレンチを有する側壁
ＣＣＤに関する本発明の効果は次の通りである。 １．トレンチアイソレーシヨンは光によつて生成された
キヤリアの１つのＣＣＤセルから隣接するＣＣＤセルへ
の拡散を抑制することによつてＭＴＦを改善する。ＭＴ
Ｆは特に長波長光（赤）について大幅に改善される。 ２．隣接するＣＣＤセルへのキヤリアの拡散はトレンチ
アイソレーシヨンをｐ＋基板まで下方に拡張することに
よつて完全になくすることができる。 ３．トレンチアイソレーシヨンは従来の窪ませた酸化物
（ＲＯＸ）技術や局所酸化（ＬＯＣＯＳ）技術よりも小
さなレイアウト面積を占める。 ４．トレンチアイソレーシヨンの側壁（深さＳ、図３参
照）を利用することによりレイアウト面積を増やさずに
各ＣＣＤセルの電荷容量を増加させる。当該電荷容量の
増加は側壁ゲートにより与えられるゲート面積の増加に
ほぼ比例する。側壁を使用しない場合と比較してフイル
フアクタ（ＣＣＤの光感知領域）のロスが生じない。電
荷は転送の間にトレンチから表面に移動することはない
ので、転送効率及び転送速度に関してポテンシヤル問題
は存在しない。しかしながら、出力ノードにおいて、側
壁に沿つて移動する電荷は表面浮遊ダイオードにおいて
収集されなければならない。 ５．側壁上にゲート電極を配置することによりチヤネル
に一段のゲート制御が与えられ、これによつてチヤネル
幅を効果的に減少させる「ナローチヤネル」作用が減少
する。 ６．図８の実施例のように画素内の浅いトレンチが使用
されるとき、フイルフアクタを変更することによつてＣ
ＣＤセルの電荷容量がさらに増加される。浅いトレンチ
構造の付加的な利益は、浅いトレンチの間隔が約１〔μ
ｍ〕以下である場合にゲート制御が全チヤネルに亘つて
増加し、これにより、チヤネルポテンシヤルへの基板バ
イアスの影響が減少することである。これは基板ポテン
シヤルの影響を減らすので、基板を介してクロツクを結
合することにより生ずるノイズを減少させる。
ＣＣＤに関する本発明の効果は次の通りである。 １．トレンチアイソレーシヨンは光によつて生成された
キヤリアの１つのＣＣＤセルから隣接するＣＣＤセルへ
の拡散を抑制することによつてＭＴＦを改善する。ＭＴ
Ｆは特に長波長光（赤）について大幅に改善される。 ２．隣接するＣＣＤセルへのキヤリアの拡散はトレンチ
アイソレーシヨンをｐ＋基板まで下方に拡張することに
よつて完全になくすることができる。 ３．トレンチアイソレーシヨンは従来の窪ませた酸化物
（ＲＯＸ）技術や局所酸化（ＬＯＣＯＳ）技術よりも小
さなレイアウト面積を占める。 ４．トレンチアイソレーシヨンの側壁（深さＳ、図３参
照）を利用することによりレイアウト面積を増やさずに
各ＣＣＤセルの電荷容量を増加させる。当該電荷容量の
増加は側壁ゲートにより与えられるゲート面積の増加に
ほぼ比例する。側壁を使用しない場合と比較してフイル
フアクタ（ＣＣＤの光感知領域）のロスが生じない。電
荷は転送の間にトレンチから表面に移動することはない
ので、転送効率及び転送速度に関してポテンシヤル問題
は存在しない。しかしながら、出力ノードにおいて、側
壁に沿つて移動する電荷は表面浮遊ダイオードにおいて
収集されなければならない。 ５．側壁上にゲート電極を配置することによりチヤネル
に一段のゲート制御が与えられ、これによつてチヤネル
幅を効果的に減少させる「ナローチヤネル」作用が減少
する。 ６．図８の実施例のように画素内の浅いトレンチが使用
されるとき、フイルフアクタを変更することによつてＣ
ＣＤセルの電荷容量がさらに増加される。浅いトレンチ
構造の付加的な利益は、浅いトレンチの間隔が約１〔μ
ｍ〕以下である場合にゲート制御が全チヤネルに亘つて
増加し、これにより、チヤネルポテンシヤルへの基板バ
イアスの影響が減少することである。これは基板ポテン
シヤルの影響を減らすので、基板を介してクロツクを結
合することにより生ずるノイズを減少させる。
【図１】図１はトレンチアイソレーシヨンを有する側壁
ＣＣＤ（ＳＷＣＣＤ）についての本発明の一実施例を示
す端面図（レイアウト図）である。
ＣＣＤ（ＳＷＣＣＤ）についての本発明の一実施例を示
す端面図（レイアウト図）である。
【図２】図２は図１の線Ａ−Ａ′に沿つて破断して示す
トレンチアイソレーシヨンを有する側壁ＣＣＤセルを示
す概略的な断面斜視図であり、３次元構造の詳細を示す
ために１つを残して他のポリシリコン電極のすべてを取
り除いてある。
トレンチアイソレーシヨンを有する側壁ＣＣＤセルを示
す概略的な断面斜視図であり、３次元構造の詳細を示す
ために１つを残して他のポリシリコン電極のすべてを取
り除いてある。
【図３】図３は図１の線Ａ−Ａ′に沿つて破断して示す
トレンチアイソレーシヨンを有する側壁ＣＣＤセルを示
す概略的な断面図である。
トレンチアイソレーシヨンを有する側壁ＣＣＤセルを示
す概略的な断面図である。
【図４】図４は図１の線Ｂ−Ｂ′に沿つて破断して示す
トレンチアイソレーシヨンを有する側壁ＣＣＤセルを示
す概略的な断面図である。
トレンチアイソレーシヨンを有する側壁ＣＣＤセルを示
す概略的な断面図である。
【図５】図５は処理ステツプ４の後のトレンチアイソレ
ーシヨンを有する側壁ＣＣＤセルを図１の線Ａ−Ａ′に
沿つて破断して示す概略的な断面図である。
ーシヨンを有する側壁ＣＣＤセルを図１の線Ａ−Ａ′に
沿つて破断して示す概略的な断面図である。
【図６】図６は処理ステツプ７の後のトレンチアイソレ
ーシヨンを有する側壁ＣＣＤセルを図１の線Ａ−Ａ′に
沿つて破断して示す概略的な断面図である。
ーシヨンを有する側壁ＣＣＤセルを図１の線Ａ−Ａ′に
沿つて破断して示す概略的な断面図である。
【図７】図７は処理ステツプ１０におけるトレンチアイ
ソレーシヨンを有する側壁ＣＣＤセルを図１の線Ａ−Ａ
′に沿つて破断して示す概略的な断面図である。
ソレーシヨンを有する側壁ＣＣＤセルを図１の線Ａ−Ａ
′に沿つて破断して示す概略的な断面図である。
【図８】図８はトレンチアイソレーシヨンを有する側壁
ＣＣＤセルの第２実施例を図１の線Ａ−Ａ′に沿つて破
断して示す概略的な断面図であり、この第２実施例は各
側壁ＣＣＤ内に設けられた深さＤの浅いトレンチを有す
る。
ＣＣＤセルの第２実施例を図１の線Ａ−Ａ′に沿つて破
断して示す概略的な断面図であり、この第２実施例は各
側壁ＣＣＤ内に設けられた深さＤの浅いトレンチを有す
る。
【図９】図９は本発明のトレンチアイソレーシヨンを有
する側壁ＣＣＤによつて使用される４相クロツク方式の
ポテンシヤルウエルを示す略線図である。
する側壁ＣＣＤによつて使用される４相クロツク方式の
ポテンシヤルウエルを示す略線図である。
【図１０】図１０は本発明のトレンチアイソレーシヨン
を有する側壁ＣＣＤのための４相非重複クロツク方式の
動作を示すタイミングチヤートである。
を有する側壁ＣＣＤのための４相非重複クロツク方式の
動作を示すタイミングチヤートである。
１０……アイソレーシヨントレンチ、１２……シリコン
リツジ、１６、１８……ｎ＋ドープのゲート電極、２０
……絶縁性シリコン酸化物、２２……浅いトレンチ。
リツジ、１６、１８……ｎ＋ドープのゲート電極、２０
……絶縁性シリコン酸化物、２２……浅いトレンチ。
Claims (15)
- 【請求項１】トレンチアイソレーシヨンを有する側壁電
荷結合撮像素子において、隣接する電荷結合素子セル列
をアイソレーシヨンする複数のアイソレーシヨントレン
チを表面に有し、上記電荷結合素子セルは上記アイソレ
ーシヨントレンチ間に配設された基板リツジ上に形成さ
れ、これにより電荷結合素子セルの３次元的表面積を最
大にすると共にセルの側壁に沿う電荷の転送を容易にす
る基板と、上記基板の表面上に交互に配置され、上記複
数のアイソレーシヨントレンチに対してほぼ直交する方
向に延長することにより、各セル列内のセルからセルに
クロツク制御された電荷を転送させる複数の第１及び第
２形式の表面電極とを具えることを特徴とする側壁電荷
結合撮像素子。 - 【請求項２】さらに、シリコン半導体基板を具え、上記
複数のアイソレーシヨントレンチは上記基板内のドープ
されていないポリシリコンのトレンチにより形成されて
おり、絶縁材料が、（ａ）上記複数のアイソレーシヨン
トレンチ及び上記基板間と、（ｂ）上記複数の交互に配
置されている各第１形式及び第２形式の表面電極間と、
（ｃ）上記複数の交互に配置されている第１形式及び第
２形式の表面電極並びに上記基板間に配置されることを
特徴とする請求項１に記載の側壁電荷結合撮像素子。 - 【請求項３】上記絶縁材料は二酸化ケイ素の層であるこ
とを特徴とする請求項２に記載の側壁電荷結合撮像素子
。 - 【請求項４】上記複数の交互に配置されている第１形式
及び第２形式の表面電極は電極が重なるように配列され
ることを特徴とする請求項１に記載の側壁電荷結合撮像
素子。 - 【請求項５】上記複数の各アイソレーシヨントレンチは
上記基板の表面内にエツチングされたトレンチを具え、
上記各トレンチはドープされていないポリシリコン半導
体材料により上記基板表面から深さがＳになるまで下方
に部分的に再充填され、上記深さＳはトレンチの電荷転
送側壁を形成することを特徴とする請求項１に記載の側
壁電荷結合撮像素子。 - 【請求項６】上記アイソレーシヨントレンチはほぼ長方
形の断面を有することを特徴とする請求項５に記載の側
壁電荷結合撮像素子。 - 【請求項７】上記複数の表面電極はポリシリコンを含む
導電性半導体材料により形成されることを特徴とする請
求項１に記載の側壁電荷結合撮像素子。 - 【請求項８】さらに、隣接するアイソレーシヨントレン
チ間に形成される各セル列は表面電極の下に複数の浅い
トレンチを有することにより電荷転送表面領域を増加さ
せかつ優れたゲート制御を与えるようになされているこ
とを特徴とする請求項１に記載の側壁電荷結合撮像素子
。 - 【請求項９】上記複数の交互に配置されている第１形式
及び第２形式の表面電極は、電極が重なるように配置さ
れていると共に、隣接する電極としての蓄積電極及び受
取り電極並びに隣接する表面電極としての転送電極及び
ブロツキング電極の組合せを具えることを特徴とする請
求項１に記載の側壁電荷結合撮像素子。 - 【請求項１０】上記蓄積電極、受取り電極、転送電極及
びブロツキング電極は４相電荷転送構造を形成するよう
になされていることを特徴とする請求項９に記載の側壁
電荷結合撮像素子。 - 【請求項１１】半導体材料の基板を与えるステツプと、
上記基板の表面に複数のアイソレーシヨントレンチを形
成することにより上記アイソレーシヨントレンチ間に複
数の電荷結合セル列を形成するステツプと、上記アイソ
レーシヨントレンチに対してほぼ直交する方向に延長す
る複数の第１形式及び第２形式の表面電極を上記基板表
面上に交互に配置するステツプとを具え、上記複数のア
イソレーシヨントレンチは、トレンチ間の電荷結合セル
の表面積を最大にしかつセルの側壁に沿う電荷の転送を
容易にするように形成されることを特徴とする側壁電荷
結合素子製造方法。 - 【請求項１２】上記複数の交互に配置されている第１形
式及び第２形式の表面電極は、電極が重なるように配置
されると共に隣接する電極としての蓄積電極及び受取り
電極並びに隣接する表面電極としての転送電極及びブロ
ツキング電極の組合せを具えることを特徴とする請求項
１１に記載の側壁電極結合撮像素子製造方法。 - 【請求項１３】さらに、上記複数の交互に配置されてい
る第１形式及び第２形式の表面電極間並びに上記複数の
表面電極及び上記基板間に絶縁層を配置するステツプを
含むことを特徴とする請求項１１に記載の側壁電荷結合
撮像素子製造方法。 - 【請求項１４】さらに、隣接するアイソレーシヨントレ
ンチ間に形成される各セル列の表面電極の下に複数の浅
いトレンチを配置することにより電荷転送表面領域を増
加させかつ優れたゲート制御を与えるステツプを具える
ことを特徴とする請求項１１に記載の側壁電荷結合撮像
素子製造方法。 - 【請求項１５】上記各複数のアイソレーシヨントレンチ
は上記基板内に複数のトレンチをエツチングすることに
より形成され、上記アイソレーシヨントレンチはドープ
されていないポリシリコン半導体材料により上記基板表
面から深さがＳになるまで下方に部分的に再充填され、
上記深さＳはトレンチの電荷転送側壁を形成することを
特徴とする請求項１１に記載の側壁電荷結合撮像素子製
造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US65295991A | 1991-02-08 | 1991-02-08 | |
| US07/652959 | 1991-02-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04304673A true JPH04304673A (ja) | 1992-10-28 |
| JP2825004B2 JP2825004B2 (ja) | 1998-11-18 |
Family
ID=24618930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3352174A Expired - Lifetime JP2825004B2 (ja) | 1991-02-08 | 1991-12-13 | 側壁電荷結合撮像素子及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5334868A (ja) |
| EP (1) | EP0499083A1 (ja) |
| JP (1) | JP2825004B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006059842A (ja) * | 2004-08-17 | 2006-03-02 | Sony Corp | 半導体装置及びその製造方法 |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5604159A (en) | 1994-01-31 | 1997-02-18 | Motorola, Inc. | Method of making a contact structure |
| KR0161432B1 (ko) * | 1995-09-13 | 1999-02-01 | 김광호 | 소자분리 영역의 면적을 감소시키기 위한 트랜지스터 제조방법 |
| US5963251A (en) * | 1997-02-03 | 1999-10-05 | Trw Inc. | Frame transfer readout correction |
| JP3011137B2 (ja) * | 1997-06-27 | 2000-02-21 | 日本電気株式会社 | 電荷転送装置およびその製造方法 |
| US6025208A (en) * | 1997-08-27 | 2000-02-15 | The Board Of Trustees Of The Leland Stanford Junior University | Method of making electrical elements on the sidewalls of micromechanical structures |
| US20030089929A1 (en) | 2001-02-14 | 2003-05-15 | Rhodes Howard E. | Trench photosensor for a CMOS imager |
| US6188433B1 (en) | 1999-02-02 | 2001-02-13 | Ball Aerospace & Technologies Corp. | Method and apparatus for enhancing the dynamic range of a CCD sensor |
| KR100282424B1 (ko) * | 1999-03-18 | 2001-02-15 | 김영환 | 수평전하 전송소자 및 그의 제조방법 |
| US6316806B1 (en) * | 1999-03-31 | 2001-11-13 | Fairfield Semiconductor Corporation | Trench transistor with a self-aligned source |
| US6461918B1 (en) | 1999-12-20 | 2002-10-08 | Fairchild Semiconductor Corporation | Power MOS device with improved gate charge performance |
| US7132712B2 (en) * | 2002-11-05 | 2006-11-07 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction |
| US7345342B2 (en) * | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| TW544911B (en) * | 2001-04-26 | 2003-08-01 | Toshiba Corp | Semiconductor device |
| KR100859701B1 (ko) * | 2002-02-23 | 2008-09-23 | 페어차일드코리아반도체 주식회사 | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 |
| JP4049248B2 (ja) | 2002-07-10 | 2008-02-20 | 富士フイルム株式会社 | 固体撮像装置 |
| US7576388B1 (en) * | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
| US7638841B2 (en) | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| US7187018B2 (en) * | 2003-06-25 | 2007-03-06 | Micron Technology, Inc. | Reduced barrier photodiode/transfer gate device structure of high efficiency charge transfer and reduced lag and method of formation |
| US7368777B2 (en) * | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
| GB2413007A (en) * | 2004-04-07 | 2005-10-12 | E2V Tech Uk Ltd | Multiplication register for amplifying signal charge |
| WO2007001244A2 (en) * | 2004-04-07 | 2007-01-04 | Garlock Sealing Technologies, Llc | Gasket material |
| US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
| US7265415B2 (en) * | 2004-10-08 | 2007-09-04 | Fairchild Semiconductor Corporation | MOS-gated transistor with reduced miller capacitance |
| US20060180885A1 (en) * | 2005-02-14 | 2006-08-17 | Omnivision Technologies, Inc. | Image sensor using deep trench isolation |
| KR101236030B1 (ko) * | 2005-04-06 | 2013-02-21 | 페어차일드 세미컨덕터 코포레이션 | 트랜치-게이트 전계효과 트랜지스터 및 그 형성 방법 |
| JP4955222B2 (ja) | 2005-05-20 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US20070018264A1 (en) * | 2005-07-22 | 2007-01-25 | Omnivision Technologies, Inc. | Optimized image sensor process and structure to improve blooming |
| US7385248B2 (en) * | 2005-08-09 | 2008-06-10 | Fairchild Semiconductor Corporation | Shielded gate field effect transistor with improved inter-poly dielectric |
| US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
| US7880201B2 (en) * | 2006-11-09 | 2011-02-01 | International Business Machines Corporation | Optical modulator using a serpentine dielectric layer between silicon layers |
| CN103762243B (zh) | 2007-09-21 | 2017-07-28 | 飞兆半导体公司 | 功率器件 |
| US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
| US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| US8432000B2 (en) | 2010-06-18 | 2013-04-30 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
| US8964088B2 (en) | 2011-09-28 | 2015-02-24 | Semiconductor Components Industries, Llc | Time-delay-and-integrate image sensors having variable intergration times |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS639968A (ja) * | 1986-07-01 | 1988-01-16 | Olympus Optical Co Ltd | 静電誘導トランジスタイメ−ジセンサの素子分離法 |
| JPH02263473A (ja) * | 1988-11-21 | 1990-10-26 | Hitachi Ltd | 半導体装置及び半導体記憶装置 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5310838B2 (ja) * | 1971-12-11 | 1978-04-17 | ||
| JPS5260575A (en) * | 1975-11-14 | 1977-05-19 | Agency Of Ind Science & Technol | Charge transfer device |
| US4106046A (en) * | 1977-01-26 | 1978-08-08 | Westinghouse Electric Corp. | Radiant energy sensor |
| US4173765A (en) * | 1978-05-26 | 1979-11-06 | Eastman Kodak Company | V-MOS imaging array |
| JPS551135A (en) * | 1978-06-19 | 1980-01-07 | Pioneer Electronic Corp | Charge transfer system |
| JPS5515275A (en) * | 1978-07-19 | 1980-02-02 | Semiconductor Res Found | Charge transfer device |
| JPS5556660A (en) * | 1978-10-20 | 1980-04-25 | Sanyo Electric Co Ltd | Manufacture of charge-coupled device |
| US4234887A (en) * | 1979-05-24 | 1980-11-18 | International Business Machines Corporation | V-Groove charge-coupled device |
| JPS5613769A (en) * | 1979-07-13 | 1981-02-10 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Charge-coupled device |
| JPS5846871A (ja) * | 1981-09-12 | 1983-03-18 | Nippon Electric Ind Co Ltd | インバ−タ制御回路 |
| NL8600786A (nl) * | 1986-03-27 | 1987-10-16 | Philips Nv | Ladingsgekoppelde inrichting. |
| JPH0652786B2 (ja) * | 1986-05-13 | 1994-07-06 | 三菱電機株式会社 | 固体撮像素子 |
| JPS6312162A (ja) * | 1986-07-03 | 1988-01-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPS63239864A (ja) * | 1986-11-28 | 1988-10-05 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2517375B2 (ja) * | 1988-12-19 | 1996-07-24 | 三菱電機株式会社 | 固体撮像装置および該装置に用いられる電荷転送装置ならびにその製造方法 |
| JPH07120779B2 (ja) * | 1989-04-07 | 1995-12-20 | 三菱電機株式会社 | 固体撮像装置のオーバフロードレイン構造およびその製造方法 |
| JP2560521B2 (ja) * | 1989-07-20 | 1996-12-04 | 三菱自動車工業株式会社 | アンチスキッドブレーキング方法 |
| JPH03289146A (ja) * | 1990-04-05 | 1991-12-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2775990B2 (ja) * | 1990-05-08 | 1998-07-16 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JPH04162530A (ja) * | 1990-10-25 | 1992-06-08 | Nec Corp | 半導体装置の製造方法 |
| JP3236699B2 (ja) * | 1993-04-28 | 2001-12-10 | 明 川原 | 回転ドラム式洗浄装置 |
-
1991
- 1991-12-13 JP JP3352174A patent/JP2825004B2/ja not_active Expired - Lifetime
-
1992
- 1992-01-28 EP EP92101328A patent/EP0499083A1/en not_active Withdrawn
-
1993
- 1993-05-05 US US08/057,425 patent/US5334868A/en not_active Expired - Fee Related
-
1994
- 1994-05-10 US US08/241,137 patent/US5488010A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS639968A (ja) * | 1986-07-01 | 1988-01-16 | Olympus Optical Co Ltd | 静電誘導トランジスタイメ−ジセンサの素子分離法 |
| JPH02263473A (ja) * | 1988-11-21 | 1990-10-26 | Hitachi Ltd | 半導体装置及び半導体記憶装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006059842A (ja) * | 2004-08-17 | 2006-03-02 | Sony Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5334868A (en) | 1994-08-02 |
| JP2825004B2 (ja) | 1998-11-18 |
| EP0499083A1 (en) | 1992-08-19 |
| US5488010A (en) | 1996-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04304673A (ja) | 側壁電荷結合撮像素子及びその製造方法 | |
| CN110957335B (zh) | Cmos图像传感器及图像传感器的形成方法 | |
| CN100477241C (zh) | 用于减少cmos图像传感器中的暗电流的接地栅极和隔离技术 | |
| US20190096929A1 (en) | Back-side deep trench isolation (bdti) structure for pinned photodiode image sensor | |
| US7741143B2 (en) | Image sensor having 3-dimensional transfer transistor and its method of manufacture | |
| US11538837B2 (en) | Semiconductor imaging device having improved dark current performance | |
| JPH02164072A (ja) | 固体撮像装置および該装置に用いられる電荷転送装置ならびにその製造方法 | |
| WO2007026779A1 (ja) | 半導体測距素子及び固体撮像装置 | |
| US11437416B2 (en) | Pixel device layout to reduce pixel noise | |
| JPS62265759A (ja) | 固体撮像素子 | |
| TW202032778A (zh) | 影像感測器、像素感測器與其形成方法 | |
| US20220238575A1 (en) | Dummy vertical transistor structure to reduce cross talk in pixel sensor | |
| EP0570090B1 (en) | Image sensor and manufacturing method thereof | |
| KR20040058691A (ko) | 누화현상을 감소시킨 시모스 이미지센서 및 그 제조방법 | |
| US5173756A (en) | Trench charge-coupled device | |
| JP2912533B2 (ja) | 固体撮像装置 | |
| JP5030323B2 (ja) | 固体撮像素子 | |
| CN110556392A (zh) | 图像传感器及其制作方法 | |
| JPH0228904B2 (ja) | ||
| US6383834B1 (en) | Charge coupled device | |
| JP2000260972A (ja) | 固体撮像装置およびその製造方法 | |
| JPH0465165A (ja) | 電荷結合装置およびその製造方法 | |
| CN115863373A (zh) | 图像传感器 | |
| EP0436130A2 (en) | Trench charge-coupled device | |
| JPH10200086A (ja) | 固体撮像装置及びその製造方法 |