JP4413021B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4413021B2
JP4413021B2 JP2004014678A JP2004014678A JP4413021B2 JP 4413021 B2 JP4413021 B2 JP 4413021B2 JP 2004014678 A JP2004014678 A JP 2004014678A JP 2004014678 A JP2004014678 A JP 2004014678A JP 4413021 B2 JP4413021 B2 JP 4413021B2
Authority
JP
Japan
Prior art keywords
electrode
electrodes
semiconductor device
insulating film
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004014678A
Other languages
English (en)
Other versions
JP2005209880A (ja
Inventor
哲也 三輪
勉 今井
誠二 甲斐
孝行 海田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004014678A priority Critical patent/JP4413021B2/ja
Priority to CNB2005100042378A priority patent/CN100461441C/zh
Priority to TW094101101A priority patent/TWI260741B/zh
Priority to US11/040,236 priority patent/US7138670B2/en
Publication of JP2005209880A publication Critical patent/JP2005209880A/ja
Application granted granted Critical
Publication of JP4413021B2 publication Critical patent/JP4413021B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • H01L27/14658X-ray, gamma-ray or corpuscular radiation imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、半導体装置およびその製造方法に関し、詳しくは、CCD(電荷結合素子)イメージセンサ等の固体撮像素子の転送部に採用して好適な半導体装置およびその製造方法に関する。
従来、この種の半導体装置としては、例えば図6および図7に示されるようなCCD(電荷結合素子)イメージセンサがある。
以下、図6および図7を参照して、このCCDイメージセンサの概略構造について説明する。
図6は、このCCDイメージセンサの概略構成を示すブロック図である。なお、同図6中の矢印A1〜A3は信号電荷の転送方向を示している。
同図6に示されるように、このセンサは、大きくは、光電変換により被写体の光学像に応じた信号電荷を発生させる撮像部101と、該撮像部101から転送されてきた信号電荷を一時的に蓄えておく蓄積部102と、該蓄積部102から転送されてきた信号電荷を出力部(出力アンプ)104へ転送する水平転送部103とを有して構成されている。
なお、上記撮像部101および蓄積部102は各々、図示しない例えば3相駆動の垂直転送用CCDを備えている。また、図6中にP1〜P3、C1〜C3で示す端子は、それら垂直転送用CCDの各転送電極にそれぞれ接続される態様で配設されている。そして、これら端子P1〜P3および端子C1〜C3に3相の駆動パルス(電位パルス)を与えることで、当該撮像部101および蓄積部102での信号電荷の転送が行われる。
また一方、上記水平転送部103は、図示しない例えば2相駆動の水平転送用CCDを備えている。また、図6中にH1、H2で示す端子は、その水平転送用CCDの各転送電極にそれぞれ接続される態様で配設されている。そして、これら端子H1およびH2に2相の駆動パルス(電位パルス)を与えることで、当該水平転送部103での信号電荷の転送が行われる。
また、こうして出力部104に転送された被写体の光学像に対応する信号電荷は、同出力部104にてその電荷の数に比例した電圧に変換される。そして、例えば図示しない外部の信号処理系に出力されて、そこで適宜の信号処理が施される。
図7は、水平転送部103の概略構造を模式的に示すものである。なお、図7(a)は同水平転送部103の一部の平面構造を模式的に示す平面図、図7(b)は図7(a)のB−B線に沿った断面図である。また、図7(a)中の矢印A3は、先の図6と同様、信号電荷の転送方向を示している。
図7(a)に示すように、この水平転送部103は、基本的には、当該CCDイメージセンサの転送電極となる第1の電極22と第2の電極24とが交互に並設されて構成されている。また、それら電極の上には層間絶縁膜が堆積されており、その層間絶縁膜には、上記並設される第2の電極24にそれぞれ当接する態様でコンタクトホール25aが形成されている。そして、上記第2の電極24は、これらコンタクトホール25aを介して上層配線に連結されるとともに、該上層配線を通じて上記端子H1あるいはH2(図6参照)と電気的に接続される。
また、図7(b)に示すように、この水平転送部103は、例えばシリコンからなる半導体基板20の上に、例えば酸化シリコンからなる絶縁層21と、例えばN型の多結晶シリコンからなる第1の電極22と、例えば酸化シリコンからなる絶縁膜23と、例えばN型の多結晶シリコンからなる第2の電極24とを有して形成されている。またここで、上記第1の電極22は、半導体基板20上の絶縁層21を介した同一の層に所定の間隔を隔てて並設されており、上記絶縁膜23は、その第1の電極22の表面を覆うように形成されている。一方、上記第2の電極24は、凹状の断面をもって上記第1の電極22と対応するかたちで並設されており、その各々が、上記絶縁膜23を通じて上記第1の電極22と電気的に絶縁されている。また、それら第2の電極24は各々、その一部を上記並設される第1の電極22間に、他の部分をそれら第1の電極22の上方に重畳するかたちで有している。
また上述したように、上記各電極の上には、例えば酸化シリコンからなる層間絶縁膜25が堆積されており、その層間絶縁膜には、上記並設される第2の電極24にそれぞれ当接する態様でコンタクトホール25aが形成されている。なお図7(b)に示されるように、これらコンタクトホール25aは各々、上記第2の電極24の略平坦な底面(窪み部)に当接する態様で形成されている。
また、このCCDイメージセンサでは、上記コンタクトホール25a内に例えばタングステン等の配線材料を埋設してコンタクトプラグを形成する。そして、その形成したコンタクトプラグを通じて、上記第2の電極24と上層配線との電気的接続(コンタクト)を確保するようにしている。
また従来、このような半導体装置としては、例えば特許文献1に記載される半導体装置も知られている。
特開2001−308313号公報
このように、図7に例示した構造によれば、コンタクトホール25a内に配線材料を埋設してコンタクトプラグを形成することで、第2の電極24との電気的接続(コンタクト)を確保することは確かに可能となる。しかし近年、画質向上等の目的で、CCDイメージセンサの画素縮小化の要求はますます強くなってきている。そしてこのような縮小化がさらに進むと、上記第2の電極24のコンタクトを確保する上で様々な課題が生じることが懸念される。
以下、図8を併せ参照して、それら課題について説明する。なお図8は、先の図7(b)に例示した水平転送部が縮小化されたときの断面構造を模式的に示す断面図である。また、この図8において先の図7(b)に示した要素と同一の要素には各々同一の符号を付して示し、それら要素についての重複する説明は割愛する。
図8に示されるように、画素構造の縮小化に伴って上記第2の電極24の底面(窪み部)の幅は狭くなるため、上記コンタクトホール25aを第2の電極24の底面に当接する態様で形成することは困難になる。また、例えばフォトリソグラフィ工程等において十分な加工精度が得られない場合には、同図8に示すように、コンタクトホール25aを上記第2の電極24の壁面(傾斜部)に当接するかたちで形成することも考えられる。しかし、このようなコンタクトホール25aを形成すべく上記層間絶縁膜25をエッチングすると、図8中に破線で示すように、オーバーエッチングで第2の電極24がエッチングされてしまうことが懸念される。
また、図7(b)および図8に示すように、上記層間絶縁膜25の表面には、下地に対応するかたちで段差Sが形成される。この段差Sは、上記第2の電極24の上方にも形成される。そして、フォトリソグラフィ工程において上記層間絶縁膜25の上に塗布されるレジスト材においても、この段差Sは残存することとなる。そのため、上記コンタクトホール25aの形成に際しては、レジスト膜厚のばらつきや、下地(レジストと層間絶縁膜との界面)からの光の反射に起因して露光量が変動し、図7(b)中に破線で示されるようなコンタクト寸法の変動や開口不良等が生じることも懸念される。
この発明は、こうした実情に鑑みてなされたものであり、半導体装置が縮小化される場合であれ、コンタクトホールを介して接続される配線のより安定した電気的接続を可能とする半導体装置およびその製造方法を提供することを目的とする。
こうした目的を達成するため、請求項1に記載の発明では、半導体基板上の絶縁層を介して所定の間隔を隔てて並設される複数の第1の電極と、該第1の電極の表面に形成された絶縁膜を介して一部がそれら第1の電極間に、他の部分がそれら第1の電極の上方に重畳されるように並設されてその上面がコンタクトホールを介して配線に接続される第2の電極とを備える半導体装置として、前記第1の電極と前記第2の電極との間に形成された絶縁膜の膜厚をt1、前記第1の電極の上方に形成された前記第2の電極の膜厚をt2とするとき、前記複数の第1の電極の並設間隔が、これをSとするとき、「S<(2t1+2t2)」なる関係に設定されてなる構造とした。
上記構造によれば、上記第2の電極はT字状の断面をもつかたちで形成される。すなわち、当該第2の電極の平面状に形成される部分に当接される態様でコンタクトホールが形成されることとなり、上記第2の電極のコンタクト面(第2の電極の上面)は略平坦な面として形成されるようになる。そのため、上記第1の電極および第2の電極の上に堆積される絶縁膜(層間絶縁膜)の平坦性は、上記第2の電極のコンタクト面の上方において十分確保されるようになり、前述した絶縁膜表面の段差に起因するコンタクト寸法の変動や開口不良等を好適に抑制することができるようになる。また上記構造とすることで、その設計の自由度は高まり、半導体装置が縮小化される場合であれ、上記第2の電極のコンタクト面の面積を容易に確保することができるようになる。すなわち、前述した第2の電極のオーバーエッチングについてもこれを好適に抑制することができるようになる。このように、半導体装置としての上記構造によれば、コンタクトホールを介して接続される配線のより安定した電気的接続が可能となる。
また、請求項2に記載の発明では、請求項1に記載の半導体装置において、当該半導体装置は固体撮像素子であり、前記第1の電極および前記第2の電極は前記固体撮像素子の転送電極である構造とした。
例えばCCD(電荷結合素子)イメージセンサ等の固体撮像素子にあって被写体の光学像に応じた信号電荷を転送する転送電極は、その縮小化が進むと、配線との安定した電気的接続(コンタクト)の確保が困難になることは前述した通りである。そのため、上記構造は固体撮像素子の転送部に適用して特に有効である。
また、請求項3に記載の発明では、請求項1または2に記載の半導体装置において、前記コンタクトホールは、前記第1の電極の並設間隔が選択的に狭められている部位の上方に重畳されるように並設される前記第2の電極の上面に形成されてなる構造とした。
上記構造によれば、当該半導体装置としての機能低下を伴うことなく、上記請求項1あ
るいは請求項2に記載したコンタクトホールを介しての接続構造を実現することができる。
また、請求項4に記載の発明では、請求項1〜3のいずれか一項に記載の半導体装置において、前記第1の電極および前記第2の電極が多結晶シリコンからなる構造とした。
周知のように、多結晶シリコンは半導体プロセスにおいて一般的に使用される電極材料であり、その下地が絶縁層であっても良好な膜質の電極を得ることができる。すなわち、上記各電極の材料として多結晶シリコンを用いることとすれば、請求項1〜3のいずれか一項に記載の半導体装置をより容易且つ好適に製造することができるようになる。
また、請求項5に記載の発明では、半導体基板上の絶縁層の上に、所定の間隔を隔てて並設される第1の電極を形成する工程と、それら第1の電極の表面に絶縁膜を成膜した後、前記第1の電極の表面に成膜される絶縁膜を介して一部がそれら第1の電極間に、他の部分がそれら第1の電極の上方に重畳されるように並設されてその上面がコンタクトホールを介して配線に接続される第2の電極を形成する工程とを備える半導体装置の製造方法として、前記第1の電極と前記第2の電極との間に形成される絶縁膜の膜厚をt1、前記第1の電極の上方に形成される前記第2の電極の膜厚をt2、前記複数の第1の電極の並設間隔をSとするとき、これら各要素を「S<(2t1+2t2)」なる関係に設定するようにした。
上記製造方法によれば、請求項1に記載の半導体装置の構造を容易に実現することができるようになる。
また、請求項6に記載の発明では、請求項5に記載の半導体装置の製造方法において、当該半導体装置は固体撮像素子であり、前記第1の電極および前記第2の電極を前記固体撮像素子の転送電極であるようにした。
上述したように、このような製造方法は、固体撮像素子の転送部に適用して特に有効である。
また、請求項7に記載の発明では、請求項5または6に記載の半導体装置の製造方法において、前記コンタクトホールを、前記第1の電極の並設間隔が選択的に狭められている部位の上方に重畳されるように並設される前記第2の電極の上面に形成するようにした。
このように第1の電極の並設間隔を選択的に狭めることで、上記第1および第2の電極をより容易且つ適切に形成することができるようになる。
また、請求項8に記載の発明では、請求項5〜7のいずれか一項に記載の半導体装置の製造方法において、前記第1の電極および前記第2の電極の材料として多結晶シリコンを用いるようにした。
周知のように、多結晶シリコンは半導体プロセスにおいて一般的に使用される電極材料であり、その下地が絶縁層であっても良好な膜質の電極を得ることができる。すなわち、上記製造方法によれば、上記各電極をより容易に形成することができるようになる。また、上記第1の電極の表面に形成される絶縁膜についてもこれを例えば熱酸化処理等により、酸化シリコン膜としてより容易に形成することができるようになる。
この発明にかかる半導体装置は、半導体基板上の絶縁層を介して所定の間隔を隔てて並設される複数の第1の電極と、該第1の電極の表面に形成された絶縁膜を介して一部がそれら第1の電極間に、他の部分がそれら第1の電極の上方に重畳されるように並設されてその上面がコンタクトホールを介して配線に接続される第2の電極とを備える。そして、前記第1の電極と前記第2の電極との間に形成された絶縁膜の膜厚をt1、前記第1の電
極の上方に形成された前記第2の電極の膜厚をt2とするとき、前記複数の第1の電極の並設間隔が、これをSとするとき、「S<(2t1+2t2)」なる関係に設定されてなる。上記構造によれば、コンタクトホールを介して接続される配線のより安定した電気的接続が可能となる。
以下、この発明にかかる半導体装置およびその製造方法についてその一実施の形態を示す。
この実施の形態にかかる半導体装置も、先の図6および図7に例示した半導体装置と同様、被写体の光学像を電気信号(映像信号)として取り出すために用いられるCCDイメージセンサである。ただし、この実施の形態にかかる半導体装置(CCDイメージセンサ)では、その水平転送部を図1(a)〜(c)に示す構造とすることによって、前述したようなオーバーエッチや開口不良等を抑制するようにしている。
まず、図1を参照して、この実施の形態にかかるCCDイメージセンサの水平転送部の構造について詳述する。なお、図1(a)は同CCDイメージセンサの水平転送部の一部の平面構造を模式的に示す平面図、図1(b)は図1(a)のB−B線に沿った断面図、図1(c)は図1(a)のC−C線に沿った断面図である。また、図1(a)中の領域R1は当該水平転送部にあって信号電荷の転送が行われない部位を、領域R2は信号電荷の転送が行われる部位をそれぞれ示している。また、同図1(a)中の矢印A3は、先の図6と同様、信号電荷の転送方向を示している。
図1(a)に示すように、この水平転送部も、基本的には、第1の電極12と第2の電極14とがそれぞれ交互に並設されて構成されている。また、それら電極の上には層間絶縁膜が堆積されており、その層間絶縁膜には、上記並設される第2の電極14にそれぞれ当接する態様でコンタクトホール15aが形成されている。そして、これらコンタクトホール15aを介して上記第2の電極14は上層配線と電気的に接続される。
また、この実施の形態においては、当該水平転送部にあって信号電荷の転送が行われない部位として図1(a)中に領域R1で示す部位を新たに設けている。そして、上記コンタクトホール15aを同部位に形成するとともに、上記第1の電極12の並設間隔を選択的に狭めるようにしている。すなわち、上記コンタクトホール15aは、上記第1の電極12の並設間隔が選択的に狭められている部位の上方に重畳されるように並設される上記第2の電極14の上面に形成されている。ちなみに、上記第1の電極12とのコンタクトを形成するためのコンタクトホールについてもこれを上記領域R1で示す部位に形成した構成としてもよい。
また図1(b)に示すように、この水平転送部は、上記領域R1において、例えばシリコンからなる半導体基板10の上に、例えば酸化シリコンからなる絶縁層11と、例えばN型の多結晶シリコンからなる第1の電極12と、例えば酸化シリコンからなる絶縁膜13と、例えばN型の多結晶シリコンからなる第2の電極14とを有して形成されている。なお、上記半導体基板10は、N型半導体基板10aと、Pウェル10bと、該Pウェル10bよりも高濃度のP+ウェル10cとが積層形成された3層構造となっている。
またここで、上記第1の電極12は、半導体基板10上の絶縁層11を介した同一の層に所定の間隔を隔てて並設されており、上記絶縁膜13は、その第1の電極12の表面を覆うように形成されている。一方、上記第2の電極14は、T字状の断面をもって上記第1の電極12と対応するかたちで並設されており、その各々が、上記絶縁膜13を通じて上記第1の電極12と電気的に絶縁されている。また、それら第2の電極14は各々、その一部を上記並設される第1の電極12間に、他の部分をそれら第1の電極12の上方に
重畳するかたちで有している。
またこの実施の形態においては、図1(a)および(b)に示されるように、上記第2の電極14の上記第1の電極12間に位置する一部が突条に形成されるとともに、同第2の電極14の上記第1の電極12の上方に重畳される他の部分がその突条と直交する態様で同突条に連結される平板状に形成されている。また上述したように、上記各電極の上には、例えば酸化シリコンからなる層間絶縁膜15が堆積されており、その層間絶縁膜15には、上記並設される第2の電極14にそれぞれ当接する態様でコンタクトホール15aが形成されている。なお図1(b)に示されるように、これらコンタクトホール15aは各々、上記第2の電極14の略平坦な上面に当接する態様で形成されている。そしてこの実施の形態においても、上記コンタクトホール15a内に例えばタングステン等の配線材料を埋設してコンタクトプラグを形成することで、上記第2の電極14と上層配線との電気的接続(コンタクト)を確保している。
このように、この実施の形態にかかる半導体装置(CCDイメージセンサ)では、上記第2の電極14の平面状に形成される部分に当接される態様でコンタクトホール15aが形成されることとなり、上記第2の電極14のコンタクト面(第2の電極14の上面)は略平坦な面として形成される。そのため、上記第1の電極12および第2の電極14の上に堆積される層間絶縁膜15の平坦性は、上記第2の電極14のコンタクト面の上方において十分確保されるようになる。すなわちこれにより、前述した層間絶縁膜15表面の段差に起因するコンタクト寸法の変動や開口不良等がより好適に抑制されるようになる。また、上記第2の電極14をこのような構造とすることで、その設計の自由度は高まり、半導体装置が縮小化される場合であれ、より容易に上記第2の電極14のコンタクト面の面積を確保することができるようになる。すなわち、前述した第2の電極のオーバーエッチングについてもこれを好適に抑制することができるようになる。このように、この実施の形態にかかる半導体装置(CCDイメージセンサ)では、コンタクトホールを介して接続される配線のより安定した電気的接続が可能とされている。
また図1(c)に示すように、この水平転送部は、図1(a)中に領域R2で示す部位、すなわち信号電荷の転送が行われる部位においては、先の図7(b)に示した水平転送部と略同様の断面構造をもって形成されている。ただし、この水平転送部では、上述のように上記領域R1にコンタクトホール15aが形成されているため、この領域R2においてコンタクトホールは形成されていない。また、同領域R2においては、上記半導体基板10は、N型半導体基板10aと、Pウェル10bと、Nウェル10dとが積層形成された3層構造となっている。すなわち、上記領域R1および領域R2の界面には、上記P+ウェル10cと上記Nウェル10dとによりPN接合が形成される。これにより、上記各領域間のリーク電流は抑制されることとなる。
次に、図2〜図4を参照して、上記半導体装置(CCDイメージセンサ)の製造方法について説明する。なお、図2〜図4は先の図1(b)に対応する断面図であり、同図2〜図4において、先の図1(b)に示した要素と同一の要素には各々同一の符号を付して示しており、それら要素についての重複する説明は割愛する。
この製造に際しては、まず、図2(a)に示すように、例えばN型のシリコンからなる上記N型半導体基板10aの上に、例えば熱酸化等により上記絶縁層11を形成する。次いで、図2(b)に示すように、例えばイオン注入により、例えばホウ素(B)等のP型不純物を上記N型半導体基板10aに添加して上記Pウェル10bを形成する。さらに、図2(c)に示すように、例えばイオン注入により、上記N型半導体基板10aに添加したP型不純物よりも高濃度のP型不純物を上記Pウェル10bに添加して上記P+ウェル10cを形成する。これにより、上記3層構造の半導体基板10が形成されることとなる
。なお、上記領域R2(図1(a)参照)においては、例えばリン(P)等のN型不純物を上記Pウェル10bに添加して上記Nウェル10dを形成する。
次に、図3(a)に示すように、上記絶縁層11の上に、上記第1の電極12の電極材として、例えばN型の多結晶シリコン膜を成膜する。具体的には、例えばLP−CVD(減圧化学気相成長)により多結晶シリコン膜を成膜するとともに、例えば熱拡散によりリン(P)等のN型不純物をその成膜した多結晶シリコン膜に添加することによって上記多結晶シリコン膜を成膜する。その後、図3(b)に示すように、上記絶縁層11および多結晶シリコン膜(第1の電極12の電極材)を選択的にエッチングして所望の箇所に開口部12aを形成する。これにより、上記第1の電極12が形成されることとなる。
次に、図3(c)に示すように、それら第1の電極12の表面を含めた上記半導体基板10上に、例えば熱酸化等により上記絶縁膜13を成膜する。そして、図4(a)に示すように、その成膜した絶縁膜13の上に、上記第2の電極14の電極材として、例えばN型の多結晶シリコン膜を成膜する。具体的な成膜方法は、上述した第1の電極12と同様である。その後、図4(b)に示すように、上記多結晶シリコン膜(第2の電極14の電極材)を選択的にエッチングして所望の箇所に開口部14aを形成する。これにより、上記第2の電極14が形成されることとなる。
次いで、図4(c)に示すように、上記第1の電極12および第2の電極14の上に、例えばプラズマCVD(化学気相成長)により上記層間絶縁膜15を成膜する。そして、この層間絶縁膜15を選択的にエッチングして上記コンタクトホール15aを形成する。そしてこれにより、先の図1(b)に示した構造となる。
以上の工程をもって上記半導体装置(CCDイメージセンサ)が製造される。
また、上記製造方法においては、第2の電極14を先の図1(b)に示した形状とすべく、第1の電極12の並設間隔をS、第1の電極12と第2の電極14との間に形成される絶縁膜13の膜厚をt1、第1の電極12の上方に形成される第2の電極14の膜厚をt2とするとき、これら各要素を「S<(2t1+2t2)」なる関係に設定している。
以下、図5を併せ参照して、これら各要素の設定態様について具体的に説明する。なお、同図5は、上記各要素が「S=(2t1+2t2)」なる関係に設定されたときの上記水平転送部の断面構造を示す断面図である。また、この図5中に「t2’」で示される寸法は、第1の電極12間に形成される上記第2の電極14の膜厚である。また、この図5において、先の図1(b)に示した要素と同一の要素には各々同一の符号を付して示している。またここでは、上記第2の電極14および絶縁膜13は各々、第1の電極12間に位置する部分と第1の電極12の上方に重畳される部分とにおいて同一の膜厚をもって形成されるものと仮定する。
同図5に示すように、この水平転送部では、上記並設される第1の電極12間は上記第2の電極14および絶縁膜13によって満たされて、上記第2の電極14がT字状の断面をもって形成されている。すなわち、上記第1の電極12の並設間隔Sを狭めていくと、この並設間隔Sの値が上記絶縁膜13の膜厚t1の「2倍」の値と上記第2の電極14の膜厚t2の「2倍」の値との和に等しくなるところで、それら並設される第1の電極12間は第2の電極14および絶縁膜13によって満たされて第2の電極14の断面がT字状に形成されることとなる。
しかし、一般に用いられる製造方法(製造条件)では、基板に対して垂直な面での成長速度と基板に対して水平な面での成長速度とは異なることが多いため、上記第2の電極14および絶縁膜13が、第1の電極12間に位置する部分と第1の電極12の上方に重畳
される部分とにおいて同一の膜厚をもって形成されることは少ない。そして通常、上記第2の電極14の膜厚は「t2≧t2’」となるため、上記各要素を「S=(2t1+2t2)」なる関係に設定しても、上記並設される第1の電極12間が上記第2の電極14および絶縁膜13によって確実に満たされるとはいえない。この点、この実施の形態にかかるCCDイメージセンサによれば、上記第1の電極12の並設間隔(S)をさらに狭めることで、換言すれば、上記各要素を「S<(2t1+2t2)」なる関係に設定することで、上記並設される第1の電極12間は上記第2の電極14および絶縁膜13によって確実に満たされるようになる。すなわち、上記第2の電極14がT字状の断面をもって形成されることとなる。
このように、上記各要素を「S<(2t1+2t2)」なる関係に設定することで、上記第2の電極14の形成のための成膜に際し、一度の成膜工程(図4(a))にて上記第2の電極14の上記第1の電極12の上方に重畳される部分を確実に平板状にすることができるようになる。
以上説明したように、この実施の形態にかかる半導体装置およびその製造方法によれば、以下のような優れた効果が得られるようになる。
(1)上記第2の電極14を、上記第1の電極12の表面に形成された絶縁膜13を介してその一部が第1の電極12間に、他の部分が第1の電極12の上方に重畳されるように並設されて、その上面がコンタクトホール15aを介して上層配線に接続される態様で形成した。また、この第2の電極14をT字状の断面をもつように形成したことにより、CCDイメージセンサの転送電極の安定した電気的接続(コンタクト)についてもこれを上記第2の電極14の上面を通じてより容易に確保することできるようになる。
(2)第1の電極12間に形成された絶縁膜13の膜厚をt1、第2の電極14の膜厚をt2、第1の電極12の並設間隔をSとするとき、これら各要素を「S<(2t1+2t2)」なる関係に設定した。これにより、第2の電極14の形成のための成膜に際し、一度の成膜工程にて確実に上記平板状の形状が得られるようになる。
(3)第1の電極12および第2の電極14を転送電極からそれぞれ延設された電極として形成した。また、コンタクトホール15aを水平転送部にあって信号電荷の転送が行われない部位(領域R1)に形成するとともに、上記第1の電極12の並設間隔を同部位にて選択的に狭めるようにした。これにより、第1の電極12や第2の電極14の寸法を上記転送電極と異なる寸法にする場合であれ、これに伴う上記信号電荷の転送効率の低下を好適に防止もしくは抑制することができるようになる。また、その製造についてもこれをより容易に行うことができるようになる。
なお、本発明にかかる半導体装置およびその製造方法は上記実施の形態に限られることなく、例えば以下の形態にて実施することもできる。
・上記実施の形態においては、上記半導体基板10を上記領域R1および領域R2の各領域で異なる構造とし、領域R1におけるP+ウェル10cと領域R2におけるNウェル10dとの界面にPN接合を形成することで、それらの間のリーク電流を抑制するようにした。しかし、上記半導体基板10はこのような構造に限られることなく任意であり、例えば上記半導体基板10を上記領域R1および領域R2の各領域で同一の構造としてもよい。また、半導体基板10は、必ずしも3層構造である必要もなく、例えば1層あるいは2層あるいは4層以上の構造としてもよい。
・上記実施の形態においては、上記コンタクトホール15aを水平転送部にあって信号電荷の転送が行われない部位(領域R1)に形成するとともに、上記第1の電極12の並設間隔を同部位にて選択的に狭めるようにした。しかし、このような構造に限らず、例え
ば上記コンタクトホール15aを信号電荷の転送が行われる部位(領域R2)に形成するようにしてもよい。すなわち、上記領域R2に形成されるCCDイメージセンサの転送電極自体の形状を前述したような断面T字状の形状に形成してもよい。
・上記実施の形態においては、上記第1の電極12および第2の電極14の材料として多結晶シリコンを採用した。しかし、これら各電極の材料は多結晶シリコンに限られることなく、例えば金属等の他の導電材料も適宜採用することができる。また、上記絶縁層11や絶縁膜13の材料も酸化シリコンに限られず任意であり、例えば窒化シリコン等も適宜採用可能である。また、各種絶縁膜を積層形成することで、上記絶縁層11や絶縁膜13を多層構造としてもよい。
・水平転送部における水平転送用CCDの駆動方式は任意である。また、例えば2相駆動方式で信号電荷の転送を行う場合には、上記領域R2(図1(a)参照)において、例えばイオン注入により半導体基板に不純物を添加して上記第1の電極12あるいは第2の電極14の下部に選択的に不純物領域を形成した構成とすることもある。
・この発明は、水平転送部における水平転送用CCDに限らず、例えば撮像部や蓄積部における垂直転送用CCDにも同様に適用することができる。また、固体撮像素子以外の半導体装置についても適宜適用可能である。
・上記第2の電極14をT字状の断面をもって上記第1の電極12と対応するかたちで並設することのできる方法であれば、その範囲で上記半導体装置の製造方法は適宜変更可能である。
この発明にかかる半導体装置の一実施の形態について、(a)はその平面構造を模式的に示す平面図、(b)は(a)のB−B線に沿った断面図、(c)は(a)のC−C線に沿った断面図。 (a)〜(c)は、同実施の形態にかかる半導体装置の製造方法についてその製造プロセスを示す断面図。 (a)〜(c)は、同実施の形態にかかる半導体装置の製造方法についてその製造プロセスを示す断面図。 (a)〜(c)は、同実施の形態にかかる半導体装置の製造方法についてその製造プロセスを示す断面図。 同実施の形態にかかる半導体装置の構造を説明するための断面図。 従来の半導体装置の一例についてその概略構成を示すブロック図。 従来の半導体装置の一例について、(a)はその平面構造を模式的に示す平面図、(b)は(a)のB−B線に沿った断面図。 従来の半導体装置の一例についてその断面構造を模式的に示す断面図。
符号の説明
10…半導体基板、10a…N型半導体基板、10b…Pウェル、10c…P+ウェル、10d…Nウェル、11…絶縁層、12…第1の電極、13…絶縁膜、14…第2の電極、15…層間絶縁膜、15a…コンタクトホール。

Claims (8)

  1. 半導体基板上の絶縁層を介して所定の間隔を隔てて並設される複数の第1の電極と、該第1の電極の表面に形成された絶縁膜を介して一部がそれら第1の電極間に、他の部分がそれら第1の電極の上方に重畳されるように並設されてその上面がコンタクトホールを介して配線に接続される第2の電極とを備える半導体装置において、
    前記第1の電極と前記第2の電極との間に形成された絶縁膜の膜厚をt1、前記第1の電極の上方に形成された前記第2の電極の膜厚をt2とするとき、前記複数の第1の電極の並設間隔が、これをSとするとき、
    S<(2t1+2t2)
    なる関係に設定されてなる
    ことを特徴とする半導体装置。
  2. 当該半導体装置は固体撮像素子であり、前記第1の電極および前記第2の電極は前記固体撮像素子の転送電極である
    請求項1に記載の半導体装置。
  3. 前記コンタクトホールは、前記第1の電極の並設間隔が選択的に狭められている部位の上方に重畳されるように並設される前記第2の電極の上面に形成されてなる
    請求項1または2に記載の半導体装置。
  4. 前記第1の電極および前記第2の電極は、多結晶シリコンからなる
    請求項1〜3のいずれか一項に記載の半導体装置。
  5. 半導体基板上の絶縁層の上に、所定の間隔を隔てて並設される第1の電極を形成する工程と、それら第1の電極の表面に絶縁膜を成膜した後、前記第1の電極の表面に成膜される絶縁膜を介して一部がそれら第1の電極間に、他の部分がそれら第1の電極の上方に重畳されるように並設されてその上面がコンタクトホールを介して配線に接続される第2の電極を形成する工程とを備える半導体装置の製造方法において、
    前記第1の電極と前記第2の電極との間に形成される絶縁膜の膜厚をt1、前記第1の電極の上方に形成される前記第2の電極の膜厚をt2、前記複数の第1の電極の並設間隔をSとするとき、これら各要素を
    S<(2t1+2t2)
    なる関係に設定する
    ことを特徴とする半導体装置の製造方法。
  6. 当該半導体装置は固体撮像素子であり、前記第1の電極および前記第2の電極を前記固体撮像素子の転送電極である
    請求項5に記載の半導体装置の製造方法。
  7. 前記コンタクトホールを、前記第1の電極の並設間隔が選択的に狭められている部位の上方に重畳されるように並設される前記第2の電極の上面に形成する
    請求項5または6に記載の半導体装置の製造方法。
  8. 前記第1の電極および前記第2の電極の材料として、多結晶シリコンを用いる
    請求項5〜7のいずれか一項に記載の半導体装置の製造方法。
JP2004014678A 2004-01-22 2004-01-22 半導体装置およびその製造方法 Expired - Fee Related JP4413021B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004014678A JP4413021B2 (ja) 2004-01-22 2004-01-22 半導体装置およびその製造方法
CNB2005100042378A CN100461441C (zh) 2004-01-22 2005-01-07 半导体装置及其制造方法
TW094101101A TWI260741B (en) 2004-01-22 2005-01-14 Semiconductor device and fabrication method for the same
US11/040,236 US7138670B2 (en) 2004-01-22 2005-01-21 Semiconductor device for use in a solid state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004014678A JP4413021B2 (ja) 2004-01-22 2004-01-22 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005209880A JP2005209880A (ja) 2005-08-04
JP4413021B2 true JP4413021B2 (ja) 2010-02-10

Family

ID=34792413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004014678A Expired - Fee Related JP4413021B2 (ja) 2004-01-22 2004-01-22 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US7138670B2 (ja)
JP (1) JP4413021B2 (ja)
CN (1) CN100461441C (ja)
TW (1) TWI260741B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179646A (ja) * 2004-12-22 2006-07-06 Matsushita Electric Ind Co Ltd 固体撮像装置の製造方法
JP7274477B2 (ja) 2018-06-27 2023-05-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3141401B2 (ja) * 1991-01-23 2001-03-05 ソニー株式会社 電荷転送装置
JP4433528B2 (ja) * 1998-12-08 2010-03-17 ソニー株式会社 固体撮像素子及びその製造方法
JP2001308313A (ja) * 2000-04-21 2001-11-02 Nec Corp 電荷転送装置及びそれを用いた固体撮像装置

Also Published As

Publication number Publication date
CN1645620A (zh) 2005-07-27
JP2005209880A (ja) 2005-08-04
TW200529372A (en) 2005-09-01
CN100461441C (zh) 2009-02-11
TWI260741B (en) 2006-08-21
US20050161709A1 (en) 2005-07-28
US7138670B2 (en) 2006-11-21

Similar Documents

Publication Publication Date Title
JP5563186B2 (ja) 半導体装置及びその製造方法
US9799690B2 (en) Solid-state image pickup device
US20100181613A1 (en) Semiconductor memory devices
CN110678984A (zh) 成像器件和电子装置
JP6445799B2 (ja) 光電変換装置
JP6598504B2 (ja) 半導体装置の製造方法
JP4413021B2 (ja) 半導体装置およびその製造方法
JPS60263459A (ja) Ccd画像感知器
JP2009054828A (ja) 半導体装置およびその製造方法
US10811459B2 (en) Backside incidence type solid-state image pickup device
JP2006108442A (ja) 固体撮像素子およびその製造方法
JP2014222682A (ja) 半導体装置及びその製造方法
JP2005209879A (ja) 固体撮像素子
JP2010098113A (ja) Ccd型固体撮像装置およびその製造方法
KR20180109106A (ko) 모스 캐패시터 및 이를 구비하는 이미지 센서
JP3011232B2 (ja) 固体撮像素子及びその製造方法
JP4759220B2 (ja) 電荷転送装置およびその製造方法
JP2877656B2 (ja) 固体撮像素子の製造方法
JP2006032918A (ja) 固体撮像装置及びその製造方法
JP2007201320A (ja) 固体撮像装置およびその製造方法
JPH11121733A (ja) 固体撮像素子及び固体撮像素子の製造方法
JP2011199191A (ja) 半導体装置
JP2006294654A (ja) 固体撮像装置及びその製造方法
JPS63177546A (ja) 半導体装置
JPH04207075A (ja) 固体撮像装置及びその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4413021

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees