KR100261128B1 - 고체촬상소자 - Google Patents

고체촬상소자 Download PDF

Info

Publication number
KR100261128B1
KR100261128B1 KR1019930000548A KR930000548A KR100261128B1 KR 100261128 B1 KR100261128 B1 KR 100261128B1 KR 1019930000548 A KR1019930000548 A KR 1019930000548A KR 930000548 A KR930000548 A KR 930000548A KR 100261128 B1 KR100261128 B1 KR 100261128B1
Authority
KR
South Korea
Prior art keywords
transfer
electrode
rows
layer
pattern
Prior art date
Application number
KR1019930000548A
Other languages
English (en)
Other versions
KR930018735A (ko
Inventor
다까시 후꾸쇼
이사오 히로다
모도유끼 고이께
Original Assignee
이데이 노부유끼
소니 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시키가이샤 filed Critical 이데이 노부유끼
Publication of KR930018735A publication Critical patent/KR930018735A/ko
Application granted granted Critical
Publication of KR100261128B1 publication Critical patent/KR100261128B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42396—Gate electrodes for field effect devices for charge coupled devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

전화소독출 대응의 3상구동의 CCD 고체촬상소자에 있어서, 인터레이스방식 대응의 필드독출이나 프레임독출을 수직레지스터의 취급 전하량을 감소시키지 않고 행할 수 있는 6상구동을 용이하게 실현할 수 있도록 한다.
6n+1 및 6n+4열에 관해서, 제2의 전극부(2b)와 Al 패턴(8)과의 접속을 동일열내에 있어서 하나 걸러이고, 또한 각 2개 걸른 열사이에 있어서 서로 엇갈리게 한다. 6n+2 및 6n+5열에 관해서, 제1의 전극부(1b)와 Al 패턴(8)과의 접속을 동일 열내에 있어서 하나 걸러이고, 또한 각 2개 걸른 열사이에 있어서 서로 엇갈리게 한다. 6n+3 및 6n+6열에 관해서, 제3의 전극부(제1전극부(3b1) 및 제2전극부)와 Al 패턴(8)과의 접속을 동일 열내에 있어서 하나 걸러이고, 또한 각 2개 걸른 열사이에 있어서 서로 엇갈리게 한다.

Description

고체촬상소자
제1도는 제1실시예에 관한 CCD 고체촬상소자의 요부, 특히 수광부(화소)가 매트릭스형으로 배열되어 구성되는 이미지영역에서의 전송전극의 배선형태의 평면도.
제2도는 제1실시예에 관한 1층째의 전송전극의 형성패턴의 평면도.
제3도는 제1실시예에 관한 2층째의 전송전극의 형성패턴의 평면도.
제4도는 제1실시예에 관한 3층째의 전송전극의 형성패턴의 평면도.
제5(a)도는 제1도에 있어서의 A-A 선상의 단면도.
제5(b)도는 제1도에 있어서의 B-B 선상의 단면도.
제6(a)도는 제1도에 있어서의 C-C 선상의 단면도.
제6(b)도는 제1도에 있어서의 D-D 선상의 단면도.
제7도는 제1실시예의 변형예에 관한 전송전극의 배선형태의 평면도.
제8도는 제1실시예의 변형예에 관한 3층째의 전송전극의 형성패턴의 평면도.
제9도는 제1실시예에 있어서의 제1필드에서의 구동펄스의 출력타이밍의 타임차트.
제10도는 제1실시예에 있어서의 제1필드에서의 전하전송상태의 동작개념도.
제11도는 제1실시예에 있어서의 제2필드에서의 구동펄스의 출력타이밍의 타임차트.
제12도는 제1실시예에 있어서의 제2필드에서의 전하전송상태의 동작개념도.
제13도는 제2실시예에 관한 전송전극의 배선형태의 평면도.
제14도는 제2실시예에 변형예에 관한 전송전극의 배선형태의 평면도.
제15도는 제2실시예에 있어서의 제1필드에서의 구동펄스의 출력타이밍의 타임차트.
제16도는 제2실시예에 있어서의 제1필드에서의 전하전송상태의 동작개념도.
제17도는 제2실시예에 있어서의 제2필드에서의 구동펄스의 출력타이밍의 타임차트.
제18도는 제2실시예에 있어서의 제2필드에서의 전하전송상태의 동작개념도.
제19도는 종래예에 관한 전송전극의 배선형태의 확대사시도.
제20도는 종래예에 관한 전송전극의 배선형태의 평면도.
제21도는 제안예에 관한 전송전극의 배선형태의 평면도.
제22도는 다른 제안예에 관한 전송전극의 배선형태의 평면도.
제23도는 다른 제안예에 관한 1층째의 전송전극의 형성패턴의 평면도.
제24도는 다른 제안예에 관한 2층째의 전송전극의 형성패턴의 평면도.
제25도는 다른 제안예에 관한 3층째의 전송전극의 형성패턴의 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 1층째의 전송전극 1a : 제1의 도선부
1b : 제1의 전극부 2 : 2층째의 전송전극
2a : 제2의 도선부 2b : 제2의 전극부
3 : 3층째의 전송전극 3a : 제3의 도선부
3b1: 제3의 제1전극부 3b2: 제3의 제2전극부
4 : 수광부 5 : 수직레지스터
6 : 게이트절연막 7 : 층간절연막
8 : Al 패턴
본 발명은 고체촬상소자, 특히 인터라인전송방식의 CCD 이미지센서 및 프레임인터라인전송방식의 CCD 이미지센서에 사용하여 적합한 고체촬상소자에 관한 것이다.
종래의 예를 들면 CCD 고체촬상장치의 수직레지스터에 있어서의 전송전극은 수평방향으로 연재되는 도선부(導線部)의 수직레지스터에 따라 돌출하는 전극부가 예를 들면 다결정실리콘층에 의해 일체로 형성되어서 그 배선이 이루어져 있다.
구체적으로, 3층의 전송전극을 가지며, 각 전송전극에 각각 위상이 다른 3상의 구동펄스가 공급되는 전화소(全畵素)독출방식의 CCD 고체촬상장치에 대해 살펴보면, 제19도 및 제20도에 도시한 바와 같이, 1층째의 다결정실리콘층으로 형성된 전송전극(21)은 수직방향의 수광부(26)(제20도에 있어서 폭 Ws로 표시된 영역) 사이에 있어서 수평방향으로 연재하는 제1의 도선(21a)과, 수직레지스터(27)(제20도에 있어서 폭 Wr로 표시한 영역)에 따라 도면상 아래쪽으로 돌출하여 제1의 전극부(21b)로 구성되고(실선 참조), 2층째의 다결정실리콘층으로 형성된 전송전극(22)은 상기 제1의 도선(21a)상에 있어서 수평방향으로 연재하는 제2의 도선(22a)과, 수직레지스터(27)에 따라 도면상에서 위쪽으로 돌출하는 제2의 전극부(22b)로 구성되며(파선 참조), 3층째의 다결정실리콘층으로 형성된 전송전극(23)은 상기 제2의 도선(22a)상에 있어서 수평방향으로 연재하는 제3의 도선(23a)과, 수직레지스터(27)에 따라 도면상 상기 제2의 전극부(22b)의 단부(端部)보다 더욱 아래쪽으로 돌출하는 제3의 전극부(23b)로 구성되어 있다(1점쇄선 참조). 그리고, 제20도에 있어서 폭 Wc로 표시한 영역은 채널스토퍼영역(28)이다.
그러나, 상기 종래의 CCD 고체촬상장치에 있어서는, 수직방향의 수광부(26) 사이의 스페이스상에 있어서 각 전송전극(21),(22) 및 (23)의 제1, 제2 및 제3의 도선부(21a),(22a) 및 (23a)가 배선된 형태로 되고, 또 각 전송전극(21),(22) 및 (23)을 패터닝하여 형성할 때, 그 맞춤오차를 고려하지 않으면 안되므로, 상기 도선부(21a),(22a) 및 (23a)의 배선폭을 상층으로 감에 따라 좁게 할 필요가 있다. 즉, 제1, 제2 및 제3의 도선부(21a),(22a) 및 (23a)에 있어서의 각 배선폭을 W1, W2및 W3이라 하면, W1> W2> W3의 관계로 할 필요가 있다.
이와 같이, 제3의 도선부(23a)에 있어서의 배선폭 W3이 가장 좁아지기 때문에, 이 제3의 도선부(23a)에 있어서의 배선저항이 높아져서, 구동펄스의 전파(傳播)지연을 초래한다. 이 구동펄스의 전파지연은 수직레지스터(27)의 취급전하 불량이나 전하전송 불량 등을 야기하여 화질을 현저히 열화시키는 결점이 있다. 특히, 각 전송전극(21),(22),(23)의 좌우양단으로부터 구동펄스를 공급하는 경우에는 이미지영역의 중앙부분에 있어서 구동펄스의 전파지연이 발생하여, 이 중앙부분에서의 취급전하 불량이나 전하전송 불량 등을 초래하는 결점이 있었다.
그래서, 제3의 도선부(23a)를 그 배선폭 W3을 넓게 형성하도록 해도 되지만, 이 경우 제1의 도선부(21a)의 배선폭 W1이 더욱 넓어지고, 그 만큼 수광부(26)의 개구폭이 좁아져서, 감도불량을 야기하는 결점이 있다. 또, 제2 및 제3의 도선부(22a) 및 (23a)를 각 배선폭 W2및 W3을 같게 하여 형성하는 방법도 고려할 수 있나, 패터닝시의 맞춤오차 등 때문에 그 형성은 매우 곤란하다.
또, 다른 방법으로서는, 각 전송전극(21),(22),(23)을 다결정실리콘층과 예를 들면 텅스텐실리사이드층으로 구성하는, 즉 폴리사이드구조로 하는 것을 고려할 수 있다. 이 경우, 다결정실리콘층만으로 전송전극을 형성한 것과 비하여, 배선저항을 대폭으로 저감할 수 있다는 이점이 있다.
그러나, CCD 고체촬상소자를 예를 들면 프레임인터라인전송방식의 이미지센서에 적용한 경우, 그 전하전송속도로서 인터라인전송방식의 이미지센서와 비하여 40~100배의 고속전송이 필요하기 때문에, 전송전극을 단지 저저항화시키는 것만으로는 대처할 수 없다는 문제가 있다. 더욱이, 상기한 방법의 경우 현단계에서는 현상(現狀)의 특성을 열화시키지 않는 레벨까지 완성되어 있지 않으므로, 새로운 프로세스개발이 필요하다는 프로세스상의 문제가 있다.
이와 같은 상황에서 종래에는 3층의 전송전극을 Al 등의 금속막으로 션트(shunt)하는 기술이 제안되어 있다. 즉, 상기 제20도의 전송전극의 패턴에서는 1층째의 전송전극(21)의 제1의 전극부(21b)가 3층째의 전송전극(23)의 제3의 전극부(23b)에 의해 덮인 형으로 되어 있으므로, 각 층의 전송전극(21),(22),(23)에 금속막을 전기적으로 접속하는 션트구조를 취할 수 없다.
그래서, 제21도에 도시한 바와 같이, 3층째의 전송전극(23)을 수광부(26)를 타고 넘어 수평방향으로 형성하여, 각 전송전극(21),(22),(23)의 전극부(21b),(22b),(23b)를 노출시키는 것이 고려되고 있다. 이 경우, 각 전송전극(21),(22),(23)상에서 수직레지스터에 따라 형성된 금속막(31)과 각 전송전극(21),(22),(23)과의 전기적 접속이 용이해져서, 션트구조를 용이하게 얻을 수 있다. 도시한 예에서는 예를 들면 3n+1열째(n=0, 1, 2 …)에 관해서는 3층째의 전송전극(제3의 전극부(23b))과 금속막(31)을 접속하고, 3n+2열째에 관해서는 1층째의 전송전극(제1의 전극부(21b))과 금속막(31)을 접속하고, 3n+3열째에 관해서는 2층째의 전송전극(제2의 전극부(22b))과 금속막(31)을 접속한 예를 나타내고 있다.
그러나, 상기 제21도에 도시한 CCD 고체촬상소자에 있어서는, 3층째의 전송전극(23), 특히 제3의 도선부(23a)가 수광부(26)를 가로지르는 형으로 되어 있으므로, 수광부(26)의 실효적인 개구율이 감소하고, 저조도(低照度)시에 있어서의 신호전하의 잡음(쇼트잡음)의 영향이 커지는 동시에, 공급되는 구동펄스의 전압조건에 의해 수광부(26)표면이 공핍화되어 암전류(暗電流)가 증가한다는 결점이 있다.
한편, 다른 제안예에 있어서는 제22도~제25도에 도시한 바와 같이, 1층째의 전송전극(21)의 제1의 전극부(21b)를 수직레지스터에 따라 도면상 아래쪽으로 돌출하도록 형성하고(제23도 참조), 2층째의 전송전극(22)의 제2의 전극부(22b)를 수직레지스터에 따라 도면상 위쪽으로 돌출하도록 형성한다(제24도 참조). 그리고, 3층째의 전송전극(23)을 제25도에 도시한 바와 같이 어떤 열에 있어서 수직전송방향에 따라 연재하는 단락전극부(23S)와, 다른 열에 있어서 수직레지스터에 따라 도면상 아래쪽으로 돌출하도록 형성된 제1전극부(23b1)와, 또 다른 열에 있어서 수직레지스터에 따라 도면상 위쪽으로 돌출하도록 형성된 제2전극부(23b2)로 구성한다.
그리고, 제22도에 도시한 바와 같이, 각 전송전극(21),(22),(23)을 순차 적층함으로써, 수광부(26)상을 3층째의 전송전극(23)이 가로지르지 않고, 각 전송전극(21),(22),(23)의 전극부(21b),(22b),(23b1),(23b2)를 노출시킬 수 있고, 프레임인터라인전송방식의 전화소독출 CCD 이미지센서를 특성의 열화를 야기하지 않고 실현할 수 있다.
또, 상기 제22도에 도시한 CCD 고체촬상소자는 전화소독출이 일반적이며, 논인터레이스방식의 화상처리에 있어서 예를 들면 후단(後段)의 신호처리회로 등을 간략화하는 점에서 유리하게 된다.
그런데, 3층의 전송전극(21),(22),(23)을 가진 CCD 고체촬상소자로 예를 들면 NTSC 방식과 같은 인터레이스방식의 화상처리에 적용한 경우, 신호전하의 독출방식에 필드독출방식이나 프레임독출방식이 필요하게 된다. 상기 CCD 고체촬상소자에 있어서는 수광부(26)의 신호전하를 1층째의 전송전극(21)하 또는 2층째의 전송전극(22)하에 독출하는 경우, 상기 필드독출방식이나 프레임독출방식에 대응시킬 수는 있으나, 3층째의 전송전극(23)하에 수광부(26)로부터의 신호전하를 독출하는 경우, 상기 필드독출방식이나 프레임독출방식은 불가능하게 된다.
또, 전화소독출에 더하여, 상기 필드독출이나 프레임독출을 행하는 경우에 있어서, 수직레지스터의 취급전하량을 감소시키지 않고 전송하는데는 각각 위상이 다른 6상의 구동펄스를 대응하는 전송전극에 공급할 필요가 있다. 즉, 같은 전송전극간에서도 다른 전위를 가진 구동펄스를 인가할 필요가 있다.
그러나, 제22도에 도시한 CCD 고체촬상소자에 있어서는 3층째의 전송전극이 제25도에 도시한 바와 같이 단락전극부(23S)에서 동일한 구동펄스밖에 공급도지 않도록 되어 있으므로, 상기와 같은 6상구동을 실현하는 것은 불가능하다.
본 발명은 이와 같은 과제를 감안하여 이루어진 것이며, 그 목적으로 하는 바는 수광부로부터의 신호전하를 3층째의 전송전극하에 독출할 수 있고, 논인터레이스방식 대응의 전화소독출외에, 인터레이스방식 대응의 필드독출이나 프레임독출을 용이하게 행할 수 있는 고체촬상소자를 제공하는데 있다.
또, 본 발명은 인터레이스방식 대응의 필드독출이나 프레임독출을 수직레지스터의 취급전하량을 감소시키지 않고 행할 수 있는 6상구동을 용이하게 실현할 수 있는 고체촬상소자를 제공하는데 있다.
본 발명은 수광부(4)로부터의 신호전하를 1방향으로 전송하는 전하전송영역이 다수 열 형성되고, 각 전송전극영역상에 3층의 전송전극(1),(2) 및 (3)을 가진 고체촬상소자에 있어서, 3층의 전송전극(1),(2) 및 (3)상에 전하전송영역에 따라 금속막(8)이 형성되고, 서로 인접하는 각 열마다 각각 상이한 전송전극(1),(2) 및 (3)이 금속막(8)과 전기적으로 접속되고, 다수 열의 전하전송영역중, 2개 걸러 배열된 전하전송영역상에 있어서의 최소한 하나의 전송전극(3)과 금속막(8)과의 전기적 접속이 하나 걸러이고, 또한 각 2개 걸른 열사이에 있어서 서로 엇갈리게 구성한다.
또, 본 발명은 상기 고체촬상소자에 있어서, 3층의 전송전극(1),(2) 및 (3)상에 전하전송영역에 따라 금속막(8)이 형성되고, 서로 인접하는 각 열마다 각각 상이한 전송전극이 각 열내에 있어서 각각 하나 걸러 상기 금속막(8)과 전기적으로 접속되고, 하나의 열과, 이 열에 대해 2개 걸른 열 사이에 있어서 전송전극과 금속막(8)과의 전기적 접속이 서로 엇갈리게 하여 구성한다.
전술한 본 발명의 제1의 구성에 의하면, 예를 들면 3층째의 전송전극(1),(2) 및 (3)과 금속막(8)과의 전기적 접속을 하나 걸러, 또한 각 2개 걸른 열사이에 있어서 서로 엇갈리게 함으로써, 인접하는 행의 3층째의 전송전극(1),(2) 및 (3)에 각각 위상이 다른 구동펄스를 공급할 수 있게 된다. 그 결과, 의사적(疑似的)인 4상구동을 행할 수 있고, 3층째의 전송전극(3)하에 수광부(4)로부터의 신호전하를 독출한 경우의 필드독출이나 프레임독출을 용이하게 행할 수 있다.
또, 전술한 본 발명의 제2의 구성에 의하면, 인접하는 행사이에 있어서의 1층째~3층째의 전송전극(1)~(3)에 각각 위상이 다른 구동펄스를 공급할 수 있게 된다. 즉, 동일한 전송전극에 대하여 위상이 다른 구동펄스를 공급할 수 있고, 수직레지스터의 취급전하량을 감소시키지 않고 필드독출이나 프레임독출이 가능한 6상구동을 용이하게 실현할 수 있다.
다음에, 제1도~제18도를 참조하면서 본 발명의 실시예에 대하여 설명한다.
제1도는 제1실시예에 관한 CCD 고체촬상소자의 요부, 특히 수광부(화소)가 매트릭스형으로 배열되어 구성되는 이미지영역에서의 전송전극의 배선형태의 평면도이며, 제2도~제5도는 각각 1층째~3층째의 전송전극의 형성패턴의 평면도이다. 또, 제5(a)도 및 (b)도는 제1도에 있어서의 A-A 선상 및 B-B 선상의 단면도, 제6(a)도 및 (b)도는 제1도에 있어서의 C-C 선상 및 D-D 선상의 단면도이다.
이 CCD 고체촬상소자는 제1도에 도시한 바와 같이 3층의 전송전극(1),(2) 및 (3)을 가지며, 통상은 각 전송전극(1),(2) 및 (3)에 각각 위상이 다른 3상의 구동펄스가 공급되어서 전화소독출방식의 CCD 이미지센서로서 기능한다. 그리고, 도면에 있어서, 각 전송전극(1),(2) 및 (3)을 각각 1점쇄선, 2점쇄선 및 실선으로 표시한다.
단면구성을 보면, 예를 들면 제5도에 도시한 바와 같이, 예를 들면 N형 실리콘기판상의 P형의 웰영역(도시하지 않음)상에 있어서, 화소에 대응하여 포토다이오드로 이루어지는 수광부(4)(제5도에는 도시하지 않으며, 제1도 참조)가 다수 매트릭스형으로 배열되고, 수평방향의 수광부(4)사이에 각각 수직방향으로 연재하는 예를 들면 N형의 불순물확산영역에 의한 수직레지스터(5)가 배치되고, 각 수직레지스터(5)상에 3층의 다결정실리콘층으로 이루어지는 전송전극(1),(2) 및 (3)이 형성되어서 구성되어 있다.
그리고, 제1도에 있어서는 채널스토퍼영역 및 수직레지스터를 생략하여 도시한다. 또, 제5도 및 제6도에 있어서, (6)은 게이트절연막(본 예에서는 SiO2, SiN 및 SiO2의 3층구조), (7)은 층간절연막을 표시한다.
다음에, 각 전송전극(1),(2) 및 (3)의 형성패턴을 제2도~제4도에 따라서 설명한다. 이들 도면에 있어서, 1점쇄선으로 표시한 영역은 수광부(4)이다.
먼저, 1층째의 전송전극(1)은 제2도에 도시한 바와 같이 수직방향의 수광부(4) 사이에 있어서, 수평방향으로 연재하는 제1의 도선부(1a)와, 수직레지스터에 따라 도면상 아래쪽으로 돌출하는 제1의 전극부(1b)로 구성되어 있다.
2층째의 전송전극(2)은 제3도에 도시한 바와 같이 수직방향의 수광부(4) 사이에 있어서, 수평방향으로 연재하는 제2의 도선부(2a)와, 수직레지스터에 따라 도면상 위쪽으로 돌출하는 제2의 전극부(2b)로 구성되어 있다.
3층째의 전송전극(3)은 제4도에 도시한 바와 같이 수직방향의 수광부 사이에 있어서, 수평방향으로 연재하는 제3의 도선부(3a)와, 예를 들면 기수열째에 있어서 수직레지스터에 따라 도면상 아래쪽으로 연재하는 제3의 제1전극부(3b1)와, 우수열째에 있어서 수직레지스터에 따라 도면상 위쪽으로 연재하는 제3의 제2전극부(3b2)로 구성되어 있다. 각 전송전극(1),(2) 및 (3)의 도선부(1a),(2a) 및 (3a)는 패터닝의 맞춤오차를 고려하여, 각 도선부의 폭을 W1> W2> W3으로 설정하고 있다.
그리고, 각 전송전극(1),(2) 및 (3)을 각각 층간절연막(7)을 통해 적층하고, 다시 각 전송전극(1),(2) 및 (3)의 전극부(1b),(2b) 및 (3b1) 및 (3b2)를 덮도록 션트용 Al 패턴(8)(제1도에 있어서 파선으로 표시함)을 수직레지스터에 따라 수직방향으로 형성함으로써, 제1도에 도시한 패턴이 완성된다.
그리고, 본 예에 있어서는 각 전송전극(1),(2) 및 (3)과 Al 패턴(8)과의 전기적 접속을 다음과 같이 하여 행한다. 즉, 예를 들면 6n+1열 및 6n+4열(n=0, 1, 2 …)에 관해서는 제5(a)도의 단면도에도 도시한 바와 같이 2층째의 전송전극(2)에 있어서의 모든 제2의 전극부(2b)와 Al 패턴(8)을 층간절연막(7)에 형성된 개구(11)를 통해 접속한다. 6n+2열 및 6n+5열에 괸해서는 제5(b)도의 단면도에도 도시한 바와 같이 1층째의 전송전극(1)에 있어서의 모든 제1의 전극부(1b)와 Al 패턴(8)을 층간절연막(7)에 형성된 개구(12)를 통해 접속한다.
그리고, 6n+3열 및 6n+6열에 관해서는 3층째의 전송전극(3)에 있어서의 격행(隔行)마다의 제3의 전극부(3b1) 및 (3b2)와 Al 패턴(8)과 접속한다. 즉, 6n+3열에 대해서는 제6(a)도의 단면도에도 도시한 바와 같이, 2n+1행에 관한 제3의 전극부(제3의 제1전극부(3b1))와 Al 패턴(8)을 층간절연막(7)에 형성된 개구(13)를 통해 접속하고, 2m+2행에 관한 제3의 제1전극부(3b1)와는 접속하지 않는다.
또, 6n+6열에 대해서는 제6(b)도의 단면도에도 도시한 바와 같이 2m+1행에 관한 제3의 전극부(제3의 제2전극부(3b2))와 Al 패턴(8)을 층간절연막(7)에 형성된 개구(14)를 통해 접속하고, 2m+2행에 관한 제3의 제2전극부(3b2)와는 접속하지 않는다. 즉, 2개 걸러 배열된 수직레지스터상에 있어서의 3층째의 전송전극(3)과 Al 패턴(8)과의 전기적 접속을 하나 걸러, 또한 각 2개 걸른 열사이에 있어서 서로 엇갈리게 한다.
다음에, 상기 제1실시예의 변형예에 대하여 제7도 및 제8도에 따라서 설명한다. 제7도는 변형예에 관한 이미지영역에서의 전송전극의 배선형태의 평면도이며, 제8도는 3층째의 전송전극(3)의 형성패턴의 평면도이다.
이 변형예에 관한 CCD 고체촬상소자는 상기 제1실시예와 대략 같은 구성을 가지고 있으나, 3층째의 전송전극(3)의 형성패턴이 일부 다르다. 즉, 제8도에 도시한 바와 같이, 3층째의 전송전극(3)은 수직방향의 수광부(4) 사이에 있어서, 수평방향으로 연재하는 제3의 도선부(3a)와, 예를 들면 3n+1열째에 있어서 수직레지스터에 따라 도면상 아래쪽으로 연재하는 제3의 제1전극부(3b1)와, 3n+2열째 및 3n+3열째에 있어서 수직레지스터에 따라 도면상 위쪽으로 연재하는 제3의 제2전극부(3b2)로 구성되어 있다.
그리고, 각 전송전극(1),(2) 및 (3)을 각각 층간절연막(7)을 통해 적층하고, 다시 각 전송전극(1),(2) 및 (3)의 전극부(1b),(2b) 및 (3b1) 및 (3b2)를 덮도록 선트용 Al 패턴(8)을 수직레지스터에 따라 수직방향으로 형성함으로써, 제7도에 도시한 패턴이 완성된다.
이 변형예에 있어서도, Al 패턴(8)과 전송전극(1),(2) 및 (3)과의 전기적 접속은 제1도에 도시한 제1실시예와 대략 같다. 단지 다른 것은 3층째의 전송전극(3)의 형성패턴이 제8도에 도시한 바와 같이 되어 있으므로, 6n+3열에 관해 보면 2m+1행에 관한 3층째의 전송전극(제2전극부(3b2))과 Al 패턴(8)과는 접속되지 않고, 2m+2행에 관한 3층째의 전송전극(제2전극부)과 Al 패턴(8)이 접속된다. 또, 6n+6열에 관해 보면 2m+1행에 관한 3층째의 전송전극(제2전극부(3b2))과 Al 패턴(7)이 접속되고, 2m+2행에 관한 3층째의 전송전극(제2전극부(3b2))과 Al 패턴(8)은 접속되지 않는다.
전술한 바와 같이, 이 제1실시예 및 변형예에 의하면, 인접하는 행의 3층째의 전송전극(3)에 각각 위상이 다른 구동펄스를 공급할 수 있게 된다. 그 결과, 의사적인 4상구동을 행할 수 있고, 3층째의 전송전극(3)하에 수광부(4)로부터의 신호전하를 독출한 경우의 필드독출이나 프레임독출을 행할 수 있다.
여기서, 제9도~제12도에 따라서 의사적인 4상구동에 의해 신호전하를 예를 들면 필드독출하여 전송하는 예에 대하여 설명한다. 이들 도면에 있어서, VΦ1 및 VΦ2는 행에 관계 없이 각각 1층째 및 2층째의 전송전극(1),(2)에 공급되는 구동펄스를 표시하고, VΦ3A 및 VΦ3B는 각각 2m+1행 및 2m+2행에 관한 3층째의 전송전극(3)으로 공급되는 구동펄스를 표시한다.
또, 제1실시예 및 그 변형예에 있어서는, 예를 들면 6n+1열 및 6n+2열에 관한 제3의 전송전극(3)의 형성패턴이 다르지만, 각 열에 있어서의 신호전하의 전송상태는 같으므로, 제10도 및 제12도에서는 대표적으로 제1실시예의 6n+1열에 관한 신호전하의 전송상태를 표시한다.
처음에, 제1필드에 대하여 제9도 및 제10도에 따라서 설명한다. 먼저, t1 시에 있어서, VΦ1, VΦ2, VΦ3A 및 VΦ3B가 각각 고레벨, 저레벨, 고레벨 및 고레벨이기 때문에, 1층째 및 3층째의 전송전극(1) 및 (3)하에 포텐셜웰(potential well)이 연속형성된다.
다음에, t2 시에 있어서, VΦ3B가 독출레벨(상기 고레벨보다 높은 레벨)로 되고, 수광부(4) 특히 2m+2행에 관한 수광부(4)로부터의 신호전하 e2가 2m+2행에 관한 3층째의 전송전극(3)하에 전송·축적된다.
다음에, t3 시에 있어서, VΦ3B가 통상의 고레벨로 변화하므로, 신호전하 e2는 1층째 및 3층째의 전송전극(1) 및 (3)하에 연속형성된 포텐셜웰에 전송·축적된다.
다음에, 구간 T에 있어서, 서로 위상이 다른 3상의 구동펄스 VΦ1~VΦ3(VΦ3A, VΦ3B)가 각각 1층째~3층째의 전송전극(1)~(3)에 공급되므로, 다음의 t4 시에 있어서 신호전하 e2는 도면중 화살표로 표시한 바와 같이, 각각 다음행에 있어서의 1층째 및 3층째의 전송전극(1) 및 (3)하에 연속형성된 포텐셜웰에 전송·축적된다.
다음에, t5 시에 있어서, 이번에는 VΦ3A가 독출레벨로 되고, 수광부(4) 특히 2m+1행에 관한 수광부(4)로부터의 신호전하 e1가 2m+1행에 관한 3층째의 전송전극(3)하에 전송·축적되고, 2m+2행에 관한 신호전하 e2와 혼합된다. 정확하게는, 3m+2행에 관한 신호전하와 3m+3행에 관한 신호전하가 혼합된다.
다음에, t6 시에 있어서, VΦ3A가 통상의 고레벨로 변화하므로, 혼합된 신호전하(e1+e2)는 1층째 및 3층째의 전송전극(1) 및 (3)하에 연속형성된 포텐셜웰에 전송·축적된다.
그 후에는, 각 전송전극(1),(2) 및 (3)에 각각 위상이 다른 3상의 구동펄스 VΦ1~VΦ3(VΦ3A, VΦ3B)가 공급되어서, 신호전하(e1+e2)를 수평레지스터측으로 순차 전송한다.
다음에, 제2필드에 대하여 제11도 및 제12도에 따라서 설명한다. 먼저, t1 시에 있어서 VΦ1, VΦ2, VΦ3A 및 VΦ3B가 각각 고레벨, 저레벨, 고레벨 및 고레벨이므로, 1층째 및 3층째 전송전극(1) 및 (3)하에 포텐셜웰이 연속형성된다.
다음에, t2 시에 있어서, VΦ3A가 독출레벨로 되고, 수광부(4) 특히 2m+1행에 관한 수광부(4)로부터의 신호전하 e1가 2m+1행에 관한 3층째의 전송전극(3)하에 전송·축적된다.
다음에, t3 시에 있어서, VΦ3A가 통상의 고레벨로 변화하므로, 신호전하 e1는 1층째 및 3층째의 전송전극(1) 및 (3)하에 연속형성된 포텐셜웰에 전송·축적된다.
다음에, 구간 T에 있어서, 서로 위상이 다른 3상의 구동펄스 VΦ1~VΦ3(VΦ3A, VΦ3B)가 각각 1층째~3층째의 전송전극(1)~(3)에 공급되므로, 다음의 t4 시에 있어서, 신호전하 e1는 도면중 화살표로 표시한 바와 같이 각각 다음해에 있어서의 1층째 및 3층째의 전송전극(1) 및 (3)하에 연속형성된 포텐셜웰에 전송·축적된다.
다음에, t5 시에 있어서, 이번에는 VΦ3B가 독출레벨로 되고, 수광부(4) 특히 2m+2행에 관한 수광부(4)로부터의 신호전하 e2가 2m+2행에 관한 3층째의 전송전극(3)하에 전송·축적되고, 2m+1행에 관한 신호전하 e1와 혼합된다. 정확하게는, 3m+1행에 관한 신호전하와 3m+2행에 관한 신호전하가 혼합된다.
다음에, t6 시에 있어서, VΦ3A가 통상의 고레벨로 변화하므로, 혼합된 신호전하(e1+e2)는 1층째 및 3층째의 전송전극(1) 및 (3)하에 연속형성된 포텐셜웰에 전송·축적된다.
그 후에는, 각 전송전극(1),(2) 및 (3)에 각각 위상이 다른 3상의 구동펄스 VΦ1~VΦ3(VΦ3A, VΦ3B)가 공급되어서, 신호전하(e1+e2)를 수평레지스터측으로 순차 전송한다.
그리고, 프레임독출은 제9도 및 제11도에 도시한 제1필드 및 제2필드중, 각각의 t5 시에 있어서, VΦ3A 및 VΦ3B를 독출레벨로 하지 않고 통상의 고레벨로 함으로써 실현할 수 있다.
이와 같이, 제1실시예 및 변형예에 관한 구성을 취함으로써 즉 2개 걸러 배열된 수직레지스터상에 있어서의 3층째의 전송전극(3)과 Al 패턴(8)과의 전기적 좁석을 동일열내에 있어서 하나 걸러로 하였으므로, 논인터레이스방식 대응의 전화소독출의 인터레이스방식 대응의 필드독출 또는 프레임독출을 용이하게 달성할 수 있다.
또, 3층째의 전송전극(3)과 Al 패턴(8)과의 전기적 접속을 각 2개 걸른 열사이에 있어서 서로 엇갈리도록 하였으므로, VΦ3A가 공급되는 3층째의 전송전극(3)과 VΦ3B가 공급되는 3층째의 전송전극(3)에 대한 Al 패턴(8)에 의한 션트를 균일하게 행할 수 있다.
다음에, 제2실시예에 관한 CCD 고체촬상소자에 대하여 제13도~제18도에 따라서 설명한다. 그리고, 상기 제1실시예와 대응하는 것에 대하여는 같은 부호를 붙인다.
이 제2실시예에 관한 CCD 고체촬상소자는 상기 제1실시예와 대략 같은 구성이지만, 각 전송전극(1),(2) 및 (3)과 Al 패턴(8)과의 접속상태에 상위가 있다.
즉, 제13도에 도시한 바와 같이, 예를 들면 6n+1열 및 6n+4열에 관해 보면, 2층째의 전송전극(2)에 있어서의 격행마다의 제2의 전극부(2b)와 Al 패턴(8)을 층간절연막에 형성된 개구를 통해 접속한다. 즉, 6n+1열에 관해서는 2m+1행에 관한 제2의 전극부(2b)와 Al 패턴(8)과는 접속하지 않고, 2m+2행에 관한 제2의 전극부(2b)와 접속한다.
또, 6n+4열에 관해서는 2m+1행에 관한 제2의 전극부(2b)와 Al 패턴(8)을 접속하고, 2m+2행에 관한 제2의 전극부(2b)와는 접속하지 않는다. 즉, 2개 걸러 배열된 수직레지스터상에 있어서의 2층째의 전송전극(2b)과 Al 패턴(8)과의 전기적 접속을 하나 걸러, 또한 각 2개 걸른 열사이에 있어서 서로 엇갈리게 한다.
다음에, 6n+2열 및 6n+5열에 관해 보면, 1층째의 전송전극(1)에 있어서의 격행마다의 제1의 전극부(1b)와 Al 패턴(9)을 층간절연막에 형성된 개구를 통해 접속한다. 즉, 6n+2열에 관해서는 2m+1행에 관한 제1의 전극부(1b)와 Al 패턴(8)을 접속하고, 2m+2행에 관한 제1의 전극부(1b)와는 접속하지 않는다.
또, 6n+5열에 관해서는 2m+1행에 관한 제1의 전극부(1b)와 Al 패턴(8)과는 접속하지 않고, 2m+2행에 관한 제1의 전극부(1b)와 접속한다. 즉, 이 경우에도 2개 걸러 배열된 수직레지스터상에 있어서의 1층째의 전송전극(1)과 Al 패턴(8)과의 전기적 접속을 하나 걸러, 또한 각 2개 걸른 열사이에 있어서 서로 엇갈리게 한다.
다음에, 6n+3열 및 6n+6열에 관해 보면, 3층째의 전송전극(3)에 있어서의 격행마다의 제3의 전극부(3b1) 및 (3b2)와 A1 패턴(8)을 층간절연막에 형성된 개구를 통해 접속한다. 즉, 6n+3 열에 관해서는 2m+1 행에 관한 제3의 제1 전극부(3b1)와 A1 패턴(8)을 접속하고, 2m+2 행에 관한 제3의 제1전극부(3b1)와는 접속하지 않는다.
또, 6n+6 열에 관해서는 2m+1 행에 관한 제3의 제2전극부(3b2)와 A1 패턴(8)과 접속하고, 2m+2 행에 관한 제3의 제2전극부(3b2)와 A1 패턴(8)과 접속하고, 2m+2 행에 관한 제3의 제2전극부(3b2)와는 접속하지 않는다. 즉, 이 경우네도 2개 걸러 배열된 수직 레지스터상에 있어서의 3층째의 전송전극(3)과 A1 패턴(8)과의 전기적 접속을 하나 걸러, 또한 각 2개 걸른 열사이에 있어서 서로 엇갈리게 한다.
다음에, 상기 제2 실시예의 변형예에 대하여 제14도에 따라서 설명한다. 이 변형예에 관한 CCD 고체촬상소자는 상기 제1 실시예의 변형예와 대략 같은 구성이지만, 각 전송전극(1),(2) 및 (3)과 A1패턴(8)과의 접속상태에 상위가 있다. 이 접속상태는 상기 제2실시예와 대략 같으므로, 그 상세한 설명은 생략한다. 단지 다른 것은 3층때의 전속전극(3)의 형성패턴이 제8도에 도시한 바와 같이 되어 있으므로, 6n+3열에 관해서 보면 2m+1행에 관한 3층째의 전송전극(제2전극부(3b2))과 Al 패턴(8)과는 접속되지 않고, 2m+2행에 관한 3층째의 전송전극(제2전극부(3b2))과 Al 패턴(8)이 접속된다. 또, 6n+6열에 관해 보면, 2m+2행에 관한 3층째의 전송전극(제2전극부(3b2))과 Al 패턴(8)이 접속되고, 2m+2행에 관한 3층째의 전송전극(제2전극부(3b2))과 Al 패턴(8)은 접속되지 않는다.
이 제2실시예 및 그 변형예에 의하면, 인접하는 행사이에 있어서의 1층째~3층째의 전송전극(1)~(3)에 각각 위상이 다른 구동펄스를 공급하는 것이 가능하게 된다. 즉, 동일한 전송전극에 대해 위상이 다른 구동펄스를 공급할 수 있고, 수직레지스터의 취급전하량을 감소시키지 않고 필드독출이나 프레임독출이 가능한 6상구동을 용이하게 실현할 수 있다.
여기서, 제15도~제18도에 따라서 6상구동에 의해 신호전하를 예를 들면 필드독출로 전송하는 예에 대하여 설명한다. 이들 도면에 있어서, VΦ1A, VΦ2A 및 VΦ3A는 예를 들면 2m+1행에 관한 1층째, 2층째 및 3층째의 전송전극(1),(2) 및 (3)에 공급되는 구동펄스를 표시하고, VΦ1B, VΦ2B 및 VΦ3B는 예를 들면 2m+2행에 관한 1층째, 2층째 및 3층째의 전송전극(1),(2) 및 (3)에 공급되는 구동펄스를 표시한다.
그리고, 이 경우에 있어서도, 6n+1열 및 6n+2열에 관한 제3의 전송전극(3)의 형성패턴이 다르지만, 각 열에 있어서의 신호전하의 전송상태는 같으므로, 이들 제16도 및 제18도에 있어서도 대표적으로 제2실시예의 6n+1열에 관한 신호전하의 전송상태를 나타낸다.
처음에, 제1필드에 대하여 제15도 및 제16도에 따라서 설명한다. 먼저, t1 시에 있어서, VΦ2A만이 저레벨이고, 후의 구동펄스가 고레벨이므로, 2m+1행에 관한 1층째의 전송전극(1)하로부터 2m+2행에 관한 3층째의 전송전극(3)하에 걸쳐서 포텐셜웰이 연속형성한다.
다음에, t2 시에 있어서, VΦ3A 및 VΦ3B가 독출레벨로 되고, 2m+1 및 2m+2행에 관한 수광부(4)로부터의 신호전하 e1및 e2가 각각 대응하는 3층째의 전송전극(3)하에 전송·축적된다.
다음에, t3 시에 있어서, VΦ3A 및 VΦ3B가 통상의 고레벨로 변화하므로, 신호전하 e1및 e2는 2m+1행에 관한 1층째의 전송전극(1)하에로부터 2m+2행에 관한 3층째의 전송전극(3)하에 걸쳐서 연속형성된 포텐셜웰에 전송·축적되고, 2m+1행 및 2m+2행에 관한 신호전하 e1및 e2가 혼합된다. 정확하게는, 3m+1행에 관한 신호전하와 3m+2행에 관한 신호전하가 혼합된다.
이 경우, 서로 인접하는 행으로부터의 신호전하 e1및 e2를 연속하는 5매의 전송전극하에 형성된 포텐셜웰에 한번에 전송·축적할 수 있으므로, 수직레지스터의 취급전하량을 4상구동의 경우보다 많이 취할 수 있다.
그 후에는, 인접하는 2행마다의 각 전송전극(1),(2) 및 (3)에 각각 위상이 다른 6상의 구동펄스(VΦ1A, VΦ2A, VΦ3A, VΦ1B, VΦ2B, VΦ3B)가 공급되어서, 신호전하(e1+e2)를 수평레지스터측에 순차 전송한다.
다음에 제2필드에 대하여 제17도 및 제18도에 따라서 설명한다. 먼저, t1 시에 있어서, VΦ2A만이 저레벨이고, 후의 구동펄스가 고레벨이므로, 2m+1행에 관한 1층째의 전송전극(1)하로부터 2m+2행에 관한 3층째의 전송전극(3)하에 걸쳐서 포텐셜웰이 연속형성된다.
다음에, 구간 T1에 있어서, VΦ1A~VΦ3A 및 VΦ2B의 서로 위상이 다른 4상의 구동펄스가 공급됨으로써, 상기 포텐셜웰이 순차 이동하여, 다음의 t2 시에 있어서 2m+2행에 관한 1층째의 전송전극(1)하로부터 다음의 2m+1행에 관한 3층째의 전송전극(3)하에 걸쳐서 포텐셜웰이 연속형성된다.
다음에, t3 시에 있어서, VΦ3A 및 VΦ3B가 독출레벨로 되고, 2m+1 및 2m+2행에 관한 수광부(4)로부터의 신호전하 e1및 e2가 각각 대응하는 3층째의 전송전극(3)하에 전송·축적된다.
다음에, t4 시에 있어서, VΦ3A 및 VΦ3B가 통상의 고레벨로 변화하므로, 신호전하 e1및 e2는 2m+2행에 관한 1층째의 전송전극(1)하로부터 다음의 2m+1행에 관한 3층째의 전송전극(3)하에 걸쳐서 연속형성된 포텐셜웰이 전송·축적되고, 2m+1god 및 2m+2행에 관한 신호전하 e1및 e2가 혼합된다. 정확하게는, 3m+2행에 관한 신호전하와 3m+3행에 관한 신호전하가 혼합된다.
다음에, 구간 T2에 있어서, VΦ1A 및 VΦ2A 및 VΦ1B~VΦ3B의 서로 위상이 다른 4상의 구동펄스가 공급됨으로써, 상기 포텐셜웰이 순차 이동하여, 다음의 t5 시에 있어서 2m+1행에 관한 1층째의 전송전극(1)하로부터 다음의 2m+2행에 관한 3층째의 전송전극(3)하에 걸쳐서 포텐셜웰이 전송·축적된다.
그 후에는, 인접하는 2행마다의 각 전송전극(1),(2) 및 (3)에 각각 위상이 다른 6상의 구동펄스(VΦ1A, VΦ2A, VΦ3A, VΦ1B, VΦ2B, VΦ3B)가 공급되어서, 신호전하(e1+e2)를 수평레지스터측으로 순차 전송한다.
이와 같이, 제2실시예 및 변형예에 관한 구성을 취함으로써, 즉 서로 인접하는 각 열마다 각각 다른 전송전극(1),(2) 및 (3)을 각 열내에 있어서 각각 하나 걸러 Al 패턴(8)과 전기적으로 접속하도록 하였으므로, 인접하는 행사이에 있어서 동일한 전송전극에 각각 위상이 다른 구동펄스를 공급할 수 있고, 상기와 같은 6상구동을 실현할 수 있는 동시에, 논인터레이스방식 대응의 전화소독출외에 인터레이스방식 대응의 필드독출 또는 프레임독출을 용이하게 달성할 수 있다.
또, 하나의 열과, 이 열에 대해 2개 걸러의 열사이에 있어서 각 전송전극(1),(2) 및 (3)과 Al 패턴(8)과의 전기적 접속을 서로 엇갈리게 하였으므로, 각 전송전극(1),(2) 및 (3)에 대한 Al 패턴(8)에 의한 션트를 균일하게 행할 수 있다.
그리고, 프레임독출은 제15도에 도시한 제1필드에 있어서의 t2 시에 있어서, VΦ3A를 독출레벨로 하지 않고 통상의 고레벨로 하는 동시에, 제17도에 도시한 제2필드에 있어서의 t3 시에 있어서, VΦ3B를 독출레벨로 하지 않고, 통상의 고레벨로 함으로써 실현할 수 있다.
본 발명에 관한 고체촬상소자에 의하면, 수광부로부터의 신호전하를 3층째의 전송전극하에 독출할 수 있고, 논인터레이스방식 대응의 전화소독출외에, 인터레이스방식 대응의 필드독출이나 프레임독출을 용이하게 행할 수 있다.
또, 본 발명의 고체촬상소자에 의하면, 인터레이스방식 대응의 필드독출이나 프레임독출을 수직레지스터의 취급전하량을 감소시키지 않고 행할 수 있는 6상구동을 용이하게 실현할 수 있다.

Claims (2)

  1. 수광부로부터의 신호전하를 1방향으로 전송하는 전하전송영역이 다수 열 형성되고, 각 전하전송영역상에 3층의 전송전극을 가진 고체촬상소자에 있어서, 상기 3층의 전송전극상에 상기 전하전송영역에 따라 금속막이 형성되고, 서로 인접하는 각 열마다 각각 상이한 전송전극이 상기 금속막과 전기적으로 접속되고, 상기 다수 열의 전하전송영역중, 2개 걸러 배열된 전하전송영역상에 있어서의 최소한 하나의 전송전극과 상기 금속막과의 전기적 접속이 하나 걸러이고, 또한 각 2개 걸른 열사이에 있어서 서로 엇갈려 이루어져 있는 것을 특징으로 하는 고체촬상소자.
  2. 수광부로부터의 신호전하를 1방향으로 전송하는 전하전송영역이 다수 열 형성되고, 각 전하전송영역상에 3층의 전송전극을 가진 고체촬상소자에 있어서, 상기 3층의 전송전극상에 상기 전하전송영역에 따라 금속막이 형성되고, 서로 인접하는 각 열마다 각각 상이한 전송전극이 각 열내에 있어서 각각 하나 걸러 상기 금속막과 전기적으로 접속되고, 하나의 열과, 이 열에 대해 2개 걸른 열사이에 있어서 상기 전송전극과 상기 금속막과 전기적 접속이 서로 엇갈려 이루어져 있는 것을 특징으로 하는 고체촬상소자.
KR1019930000548A 1992-02-21 1993-01-18 고체촬상소자 KR100261128B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-35,322 1992-02-21
JP3532292 1992-02-21

Publications (2)

Publication Number Publication Date
KR930018735A KR930018735A (ko) 1993-09-22
KR100261128B1 true KR100261128B1 (ko) 2000-07-01

Family

ID=12438582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930000548A KR100261128B1 (ko) 1992-02-21 1993-01-18 고체촬상소자

Country Status (2)

Country Link
US (1) US5393997A (ko)
KR (1) KR100261128B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210023390A (ko) 2019-08-23 2021-03-04 김항재 손목보호대

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2943714B2 (ja) * 1996-08-22 1999-08-30 日本電気株式会社 固体撮像装置
US6072204A (en) * 1997-06-23 2000-06-06 Scientific Imaging Technologies, Inc. Thinned CCD
JP3102557B2 (ja) * 1997-08-07 2000-10-23 日本電気株式会社 固体撮像素子およびその駆動方法
JP3302927B2 (ja) * 1998-07-03 2002-07-15 日本電気株式会社 固体撮像装置及びその駆動方法
US7038723B1 (en) * 1999-04-26 2006-05-02 Matsushita Electric Industrial Co., Ltd. Solid state imaging device, method for driving the same and camera using the same
US6376868B1 (en) 1999-06-15 2002-04-23 Micron Technology, Inc. Multi-layered gate for a CMOS imager
US6654057B1 (en) * 1999-06-17 2003-11-25 Micron Technology, Inc. Active pixel sensor with a diagonal active area
US6326652B1 (en) 1999-06-18 2001-12-04 Micron Technology, Inc., CMOS imager with a self-aligned buried contact
US6414342B1 (en) 1999-06-18 2002-07-02 Micron Technology Inc. Photogate with improved short wavelength response for a CMOS imager
US6204524B1 (en) 1999-07-14 2001-03-20 Micron Technology, Inc. CMOS imager with storage capacitor
JP2005166825A (ja) * 2003-12-01 2005-06-23 Matsushita Electric Ind Co Ltd 電荷転送装置
JP2008028645A (ja) * 2006-07-20 2008-02-07 Fujifilm Corp 固体撮像装置及びその駆動方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061829B2 (ja) * 1983-08-11 1994-01-05 日本電気株式会社 二次元ｃｃｄイメージセンサ
US4689687A (en) * 1984-11-13 1987-08-25 Hitachi, Ltd. Charge transfer type solid-state imaging device
JPS62190754A (ja) * 1986-02-18 1987-08-20 Fuji Photo Film Co Ltd 固体撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210023390A (ko) 2019-08-23 2021-03-04 김항재 손목보호대

Also Published As

Publication number Publication date
KR930018735A (ko) 1993-09-22
US5393997A (en) 1995-02-28

Similar Documents

Publication Publication Date Title
KR900004733B1 (ko) 칼라 고체 촬상 장치(color 固體撮像裝置)
US5510285A (en) Method for fabricating CCD image sensors
US5506429A (en) CCD image sensor with stacked charge transfer gate structure
KR100261128B1 (ko) 고체촬상소자
KR0149734B1 (ko) 복수의 배선으로 분리되어 있는 급전 배선을 구비한 고체 촬상 소자
KR890005237B1 (ko) 고체촬상소자 및 그 구동방법
US20030151075A1 (en) Solid-state image pick-up device
US6784469B1 (en) Solid-state image pickup device and fabrication method thereof
US5040038A (en) Solid-state image sensor
US8198121B2 (en) Method of manufacturing solid-state imaging device
KR19980018911A (ko) 고정된 패턴 잡음 감소 및 스미어 방지 가능한 고체 이미지 픽업 장치 (Solid-State Image Pickup Device Capable of Reducing Fixed Pattern Noise and Preventing Smer)
JPH061829B2 (ja) 二次元ｃｃｄイメージセンサ
US5502319A (en) Solid state image sensor with non-parallel conductors
JPS62208668A (ja) 電荷移送形固体撮像素子
US5060038A (en) Charge sweep solid-state image sensor
KR100279961B1 (ko) 고체촬상장치, 그의 제조방법 및 그의 구동방법
JP3477727B2 (ja) 固体撮像素子
JP2877047B2 (ja) 固体撮像装置
JPH05145855A (ja) 固体撮像装置
JP3028823B2 (ja) 電荷結合素子およびこれを用いた固体撮像装置
JPH06296009A (ja) 固体撮像素子及びその製造方法
JP2728404B2 (ja) 固体撮像装置
JPH0786571A (ja) 電荷転送装置及びその駆動方法
JPH04282868A (ja) 固体撮像装置
JPH0433143B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090410

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee