JP3302927B2

JP3302927B2 - 固体撮像装置及びその駆動方法

Info

Publication number: JP3302927B2
Application number: JP18844698A
Authority: JP
Inventors: 正之冨留宮
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-07-03
Filing date: 1998-07-03
Publication date: 2002-07-15
Anticipated expiration: 2018-07-03
Also published as: KR20000011468A; JP2000023045A; US6760072B1; KR100325186B1

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は固体撮像装置及びそ
の駆動方法に関し、特にフォトダイオードから垂直ＣＣ
Ｄ（charge coupled device）に電荷を読み出す読み
出しパルスが垂直２画素ライン以上の周期で印加可能な
固体撮像装置及びその読み出しパルスの駆動方法に関す
る。

【０００２】

【従来の技術】近時、パーソナルコンピュータ用の画像
入力カメラの開発が盛んになっている。この画像入力カ
メラに搭載されている撮像装置は、画像の解像度を向上
させるなどのために、ノンインターレース方式が多く採
用されている。ノンインターレース方式は、従来のテレ
ビ方式（ＮＴＳＣやＰＡＬ方式）のカメラで用いられて
きた、１画面（１フレーム）を２つの画面（フィール
ド）で表示させるインターレース方式の撮像装置とは異
なっている。

【０００３】すなわち、ノンインターレース方式は、１
画面（１フレーム）を構成する全水平走査線の信号を、
時系列にしたがって順に出力させる走査方式であり、パ
ーソナルコンピュータなどのディスプレイ装置に表示さ
せることが容易であるため、このノンインターレース方
式に対応した撮像装置、すなわち全画素同時読み出し方
式（「プログレッシブスキャン方式」とも呼ばれてい
る）の撮像装置が要求され、開発も盛んに行われてい
る。以下に、全画素同時読み出し方式について説明す
る。

【０００４】図７は、全画素同時読み出し方式に対応し
た、インターライン型ＣＣＤ撮像装置の概略構成を示す
平面図である。図７を参照すると、この撮像装置は、撮
像領域１、水平ＣＣＤ２、及び、出力部（電荷検出部）
３を備えて構成されている。撮像領域１には、光を信号
電荷に光電変換し、信号電荷を蓄積するフォトダイオー
ド（光電変換素子）４が２次元マトリックス状に複数個
配置されている。さらに、各フォトダイオード４の列の
隣には垂直方向に信号電荷を転送する垂直ＣＣＤ５が設
けられている。フォトダイオード４と垂直ＣＣＤ５との
間には、各フォトダイオード４から垂直ＣＣＤ５に信号
電荷を読み出す読み出し部６が設けられている。撮像領
域内の上記以外の部分は素子分離領域７である。

【０００５】次に、この撮像装置の動作について説明す
る。一定時間フォトダイオード４で光電変換され蓄積さ
れた信号電荷は、読み出し部６を介して垂直ＣＣＤ５に
読み出される。垂直ＣＣＤ５に読み出された信号電荷
は、１ラインづつ水平ＣＣＤ２に向かって垂直方向に転
送される。水平ＣＣＤ２にまで転送された信号電荷は、
水平ＣＣＤ２を水平方向に転送され、出力部（電荷検出
部）３で出力電圧として検出される。

【０００６】図８は、図７に示した撮像領域１の一部を
拡大した平面図である。図８には、全画素同時読み出し
方式に対応した、垂直３画素ライン周期の信号読み出し
が可能な撮像装置が示されている。なお、図８には、垂
直方向に５画素分、水平方向に３画素分のみが示されて
いる。

【０００７】図８を参照すると、フォトダイオード４の
列の隣に垂直方向に延びる垂直ＣＣＤ５が設けられてい
る。垂直ＣＣＤ５には、電荷転送を制御する垂直転送電
極８が形成されており、各フォトダイオード４に対応し
て４つの垂直転送電極が設けられている。

【０００８】垂直転送電極８は、垂直転送専用電極８ａ
と、フォトダイオード４に蓄積された電荷を読み出す読
み出し電極を兼ねる垂直転送電極８ｂに分類される。垂
直転送電極８のうち、少なくとも１つの垂直転送電極
は、読み出し電極を兼ねる垂直転送電極８ｂである。

【０００９】図８に示した撮像装置では、垂直ＣＣＤの
電荷転送は４相の駆動パルスでおこなわれ、それぞれの
垂直転送電極８には、別々の４相のパルス（φＶ１、φ
Ｖ２、φＶ３、φＶ４）が印加される。図８の右側に
は、各垂直転送電極８に加えられるべきパルス信号が示
されている。なお、図８では、単に図面の簡略化のため
に、パルスは、右端の垂直転送電極８にしか接続されて
いないように簡略化されているが、同じライン（行）の
電極には同相のパルスが加えられる。例えば、図８に示
す、一番上の３つの垂直転送電極８には、いずれもパル
スφＶ１が印加される、という具合である。

【００１０】さらに、垂直３画素ライン周期の信号読み
出しを可能とするために、読み出し電極を兼ねる垂直転
送電極８ｂには、垂直３画素ライン周期に、φＶ３Ａ、
φＶ３Ｂ、φＶ３Ｃのそれぞれ独立したパルスを印加す
ることができる。

【００１１】図９は、図８に示した画素部をさらに拡大
して示した平面図である。図９を参照すると、フォトダ
イオード４の横には、垂直ＣＣＤ５の転送チャネルが、
垂直方向に延在されている。また、電荷転送パルスを印
加するための垂直転送電極８が、３層のポリシリコンに
より形成されている。そして、このうち１つの垂直転送
電極８ｂは、フォトダイオード４から垂直ＣＣＤ５に信
号電荷を読み出すための読み出し電極を兼ねている。

【００１２】図１０は、図９のＡ−Ａ′線に沿った断面
を示す図であり、垂直転送電極８の構成を示す断面図で
ある。図１０を参照すると、第１層目のポリシリコンか
らなる垂直転送電極８−１は、φＶ１のパルスが印加さ
れ、２層目のポリシリコンからなる垂直転送電極８−２
は、φＶ２のパルスが印加される電極と、φＶ４のパル
スが印加される電極との両者の電極として使われる。

【００１３】パルスφＶ２が印可される電極とが印可さ
れるパルスφＶ４の電極とは、互いに電気的に絶縁され
ているので、それぞれ別のパルスを加えることができ
る。さらに、３層目のポリシリコンからなる垂直転送電
極８−３は、φＶ３のパルスが印加される電極が形成さ
れている。

【００１４】図１１は、図９のＢ−Ｂ′線に沿った断面
を示す図であり、画素の水平方向断面図である。図１１
を参照すると、Ｎ型基板９上にＰ型ウェル１０が形成さ
れ、Ｐ型ウェル１０内には光電変換を行い生じた信号電
荷を蓄積するＮ型フォトダイオード層１１と、電荷を垂
直方向に転送するＮ型垂直ＣＣＤ埋め込み層１２と、フ
ォトダイオード層１１から垂直ＣＣＤ埋め込み層１２に
電荷を読み出す読み出し部６が形成されている。垂直Ｃ
ＣＤ埋め込み層１２の下部には、Ｐ型垂直ＣＣＤウェル
層１３が、また、フォトダイオード表面と素子分離領域
には高濃度Ｐ型不純物層１４が形成されている。垂直Ｃ
ＣＤ埋め込み層１２上には、絶縁膜１５を介してポリシ
リコンからなる垂直ＣＣＤ転送電極８が形成され、その
上部には、さらに絶縁膜１５を介して遮光膜１６が形成
されており、フォトダイオード上の一部に遮光膜開口１
７が設けられている。

【００１５】図１２は、全画素同時読み出し動作におけ
る電荷転送の様子を示す図である。図１２では、簡略化
のため、垂直ＣＣＤは１列分を示し、図の下方に、水平
ＣＣＤを示す。図中の黒丸は信号電荷が存在することを
意味している。

【００１６】図１２（ａ）において、一定時間フォトダ
イオードで（ＰＤ）光電変換され蓄積された信号電荷
は、全画素の読み出し電極に読み出し電圧が印加される
ことにより、垂直ＣＣＤに読み出される。その後、図１
２（ｂ）において、垂直ＣＣＤに読み出された信号電荷
は、１水平ラインづつ水平ＣＣＤに向かって垂直方向に
転送される。最後に、図１２（ｃ）において、垂直ＣＣ
Ｄから水平ＣＣＤに転送された電荷は、水平ＣＣＤを転
送され、出力される。

【００１７】図１３は、全画素同時読み出し動作におけ
る、垂直駆動パルスの信号波形と、電荷転送の様子を模
式的に示す図である。図１３（ａ）は、垂直ブランキン
グ期間およびそれに続く２ラインの水平走査期間にわた
る、各電極の波形を示す図である。垂直転送駆動パルス
は４相（φＶ１−φＶ４）であり、また、フォトダイオ
ード４から垂直ＣＣＤ５に信号電荷を読み出すための読
み出しパルスφＴＧが設けられている。なお、図１３で
は、φＴＧが独立したパルス波形となっているが、実際
にはφＴＧＡはφＶ３Ａに、φＴＧＢはφＶ３Ｂに、φ
ＴＧＣはφＶ３Ｃに重畳された形で、読み出し電極を兼
ねる垂直転送電極８ｂに印加される。

【００１８】図１３（ｂ）は、電荷転送の様子を示した
もので、左端にフォトダイオード４と垂直転送電極８が
模式的に示されている。左端の最下段は水平ＣＣＤ２に
対応しており、水平転送電極１８には水平駆動パルスφ
Ｈ１が印加される。

【００１９】電荷転送の様子を示す図１３（ｂ）におい
て、白四角は電荷蓄積可能なパケットが形成されている
が信号電荷が無いことを示し、斜めハッチングを施した
個所（矩形）は信号電荷が存在することを示している。
時間的な動きは、図１３（ａ）の波形図のタイミングを
参照し、各タイミングにおいて信号電荷が垂直ＣＣＤの
どこの位置に存在するかは左側のフォトダイオードと，
垂直転送電極の模式図を参照することで、電荷転送の様
子が把握される。

【００２０】垂直駆動パルス（φＶ１−φＶ４）がミド
ルレベルのときには、それに対応する垂直転送電極８下
部のチャネルは電荷蓄積が可能な状態になり、垂直駆動
パルスがローレベルのときには、それに対応する垂直転
送電極８下部のチャネルは電荷が蓄積されない状態にな
る。また、読み出しパルス（φＴＧＡ、φＴＧＢ、およ
びφＴＧＣ）がハイレベルのときには、それに対応する
画素のフォトダイオードから信号電荷が垂直ＣＣＤ５に
読み出され、ローレベルのときには信号電荷は読み出さ
れない。

【００２１】さて、読み出し開始時刻ｔ１に、φＴＧ
Ａ、φＴＧＢ、φＴＧＣ、が同時にハイレベルになり、
全フォトダイオード４内の信号電荷が垂直ＣＣＤ５に読
み出される。読み出された信号電荷は、ハイレベルとな
っているφＶ３とミドルレベルになっているφＶ４に対
応する垂直転送電極８下部のチャネルに蓄積される。そ
の後、信号電荷は、水平ブランキング期間に垂直方向１
画素づつ垂直ＣＣＤ５を下方に転送されていく。

【００２２】図１４に、この従来の垂直３画素ライン周
期で読み出しパルスが印加可能な撮像装置における、読
み出し時のパルス波形を拡大した図を示す。図１４
（ａ）は、図１３（ｂ）の左側に示したのと同様の、フ
ォトダイオード４と垂直転送電極８の関係を示す図であ
る。図１４（ｂ）は、図１３のφＶ３について、φＴＧ
Ａ、φＴＧＢ、φＴＧＣが重畳された状態の、φＶ３
Ａ、φＶ３Ｂ、φＶ３Ｃについて示す。

【００２３】まず、フォトダイオード４に蓄積されてい
る信号を垂直ＣＣＤに読み出す以前の状態は、φＶ３
Ａ、φＶ３Ｂ、φＶ３Ｃは、ミドルレベル（例えば０
Ｖ）に保たれている。読み出し開始時刻ｔ１において、
すべてのφＶ３パルスは、ハイレベル（例えば１５Ｖ）
にまで立ち上がる。これにより読み出し部６のチャネル
をオンし、フォトダイオード４に蓄積された信号電荷を
垂直ＣＣＤ５に読み出す。その後、読み出しを完全にお
こなうために、およそ２μｓの期間ハイレベルを保った
のち、時刻ｔ２においてすべてのφＶ３パルスは、ミド
ルレベルに立ち下がる。これにより読み出し部６のチャ
ネルをオフする。

【００２４】

【発明が解決しようとする課題】さて、このような全画
素同時読みだし方式の撮像装置では、すべての読み出し
電極に１５Ｖ程度の高い正の電圧パルスが同時に加わる
ので、そのパルス電圧の印加による、Ｐ型ウェルの接地
電位の変動が発生し、フォトダイオードへの電荷の逆注
入が発生する基板電圧（「逆注入基板電圧」と呼ぶ）が
高くなる状況が発生していた。この問題について以下に
詳細に説明する。

【００２５】図１５は、標準的な基板電圧設定時の、基
板の深さ方向の電子に対するポテンシャルを示す図であ
る。フォトダイオードの基板深さ方向の不純物プロファ
イルは図１１にも示したように、表面から、高濃度Ｐ型
不純物層、Ｎ型フォトダイオード層、Ｐ型ウェル層、Ｎ
型基板となっている。このような構造により、ポテンシ
ャルは、高濃度Ｐ型不純物層の電位が０Ｖに固定され、
Ｎ型フォトダイオード層の電子に対するポテンシャルが
谷となって、この部分に、信号電荷が蓄積される。Ｐ型
ウェル層は０Ｖの接地電位が印加されており、Ｎ型基板
には、設定電圧のおよそ５Ｖないし８Ｖ程度が印加され
ている。しかしながら、Ｐ型ウェルの濃度は、表面の高
濃度Ｐ型不純物層よりも濃度が低いため、基板電圧やそ
の他の電極の電圧により影響を受ける。

【００２６】例えば図１６に示すように、基板電圧を１
０Ｖないし１５Ｖ程度に上げると、基板電圧とともにＰ
型ウェル部分の電位もポテンシャルが深い方向に引きず
られ、結果としてフォトダイオードの容量は減少する。
一方、基板電圧を２Ｖ程度まで下げると、図１７に示す
ように、フォトダイオードのポテンシャルと基板電圧と
のポテンシャル差が小さくなり、基板からフォトダイオ
ードに電荷が流入する、逆注入が発生する。この状態で
は、撮像装置として使用することはできない。このた
め、通常使う基板電圧は、逆注入基板電圧から、約１Ｖ
のマージンをとった高い電圧で使うことになる。

【００２７】具体的には、逆注入基板電圧は２Ｖないし
３Ｖ程度であるため、設定可能な最低の基板電圧は３な
いし４Ｖである。

【００２８】そして、このような逆注入基板電圧は、従
来のテレビ方式（ＮＴＳＣやＰＡＬ方式）のように、す
べての画素の読み出しパルスが同時に加わることが無い
場合についてである。従来のテレビ方式では、インター
レースのために、１ラインごとに読み出しタイミングが
異なったり、していたからである。

【００２９】しかし、前述したような全画素同時読みだ
し方式の撮像装置では、すべての読み出し電極にパルス
が同時に加わることから、そのパルス電圧の印加によ
る、Ｐ型ウェルの接地電位の変動が発生し、逆注入基板
電圧が高くなるという状況が発生していた。

【００３０】この場合、図１８に示すように、フォトダ
イオードの読み出し電極に例えば１５Ｖの高い正電圧が
読み出しパルスとして印加されるため、これにより、フ
ォトダイオードのＮ型フォトダイオード層のポテンシャ
ルが変調をうけ、フォトダイオードのポテンシャルは読
み出し電圧がかからない場合にくらべ深くなる方向の変
調を受ける。

【００３１】この状態では、基板電圧を、これまでの通
常の状態の例えば５Ｖにしていたとしても、フォトダイ
オードのポテンシャルと基板電圧の関係からいうと、フ
ォトダイオードのポテンシャルから見た基板電圧は低い
基板電圧がかかっている状態となり、逆注入が発生しや
すくなっていた（図１８の曲線ｃ２参照）。この場合、
具体的には、逆注入電圧は５Ｖないし６Ｖ程度に高くな
っていた。

【００３２】このような状況では、設定基板電圧は、逆
注入電圧から１Ｖ程度高くする必要から、６Ｖないし７
Ｖとなり、ひいては、フォトダイオードの蓄積電荷量が
小さい状態で、撮像装置を使わなければならなくなって
いた。これでは、フォトダイオードの飽和電荷量を大き
くとることができないので、ダイナミックレンジが制限
され、高画質の画像出力を得ることができない。

【００３３】したがって本発明は、上記問題点に鑑みて
なされたものであって、その主たる目的は、全画素同時
読み出し方式の固体撮像装置において、読み出しパルス
を全画素同時に印加することによる、フォトダイオード
への電荷逆注入が発生する基板電圧（逆注入基板電圧）
の上昇を抑制する固体撮像装置及びその駆動方法を提供
することにある。

【００３４】さらに、本発明は、この逆注入基板電圧の
上昇を抑制することにより、基板電圧を低く設定するこ
とを可能とし、ひいては、フォトダイオードの飽和電荷
量を大きくとることができ、ダイナミックレンジを拡
げ、画質の高い画像出力を得ることのできる固体撮像装
置及びその駆動方法を提供することもその目的としてい
る。

【００３５】

【課題を解決するための手段】前記目的を達成する本発
明、固体撮像装置の駆動方法は、半導体基板の一主面上
に２次元マトリックス状に配列された光電変換素子群
と、該光電変換素子に隣接し、該光電変換素子に蓄積さ
れた信号電荷を垂直ＣＣＤに読み出す読み出し部と、該
読み出し部に隣接し、前記光電変換素子から読み出され
た信号電荷を水平ＣＣＤまで垂直方向に転送する前記垂
直ＣＣＤと、該垂直ＣＣＤから転送された信号電荷を水
平方向に転送する前記水平ＣＣＤと、該水平ＣＣＤを転
送された信号電荷を検出し出力する電荷検出部が設けら
れており、前記読み出し部に印加する読み出しパルスが
垂直２画素ライン以上の周期で印加可能な構成とされて
なる固体撮像装置の駆動方法において、前記光電変換
素子から前記垂直ＣＣＤに電荷を読み出す際に、前記読
み出しパルスが垂直２画素ライン以上の周期で読み出さ
れる垂直画素ライン間相互の関係に対し、読み出しパル
スのタイミングを、第１の垂直画素ラインと第２の垂直
画素ラインに関して、互いにずらし、第１の垂直画素ラ
インに印加される読み出しパルスの立ち下がり時刻と、
第２の垂直画素ラインに印加される読み出しパルスの立
ち上がり時刻と、が一致している時刻点を有している、
ことを特徴とする。

【００３６】また、本発明、固体撮像装置の駆動方法
は、半導体基板の一主面上に２次元マトリックス状に配
列された光電変換素子群と、該光電変換素子に隣接し、
該光電変換素子に蓄積された信号電荷を垂直ＣＣＤに読
み出す読み出し部と、該読み出し部に隣接し、前記光電
変換素子から読み出された信号電荷を垂直方向に転送す
る前記垂直ＣＣＤと、該垂直ＣＣＤから転送された信号
電荷を水平方向に転送する水平ＣＣＤと、該水平ＣＣＤ
を転送された信号電荷を検出し出力する電荷検出部と、
が設けられており、前記読み出し部に印加する読み出し
パルスが垂直３画素ライン以上の周期で印加可能な構成
とされてなる固体撮像装置の駆動方法において、前記光
電変換素子から前記垂直ＣＣＤに電荷を読み出す際に、
垂直３画素ライン以上の周期で読み出される垂直画素ラ
インにそれぞれ前記周期で印加される読み出しパルスの
タイミングとして、相前後して読み出しパルスが印加さ
れる第１の垂直画素ラインと第２の垂直画素ラインに対
する読み出しパルスのタイミングが、読み出しパルス幅
未満の時間幅で互いにずれており、前記第１の垂直画素
ラインと前記第２の垂直画素ラインとは別の第３の垂直
画素ラインにおいて、読み出しパルスが印加されるタイ
ミングが、前記周期内で、前記第１の垂直画素ライン又
は前記第２の垂直画素ラインと、前記読み出しパルス幅
分ずれている、ことをも特徴とする。また、本発明は、
前記固体撮像装置が、前記読み出し部に印加する読み出
しパルスが垂直３画素ライン以上の周期で印加可能な構
成とされ、第１の垂直画素ラインに印加される読み出し
パルスの立ち下がり時刻と、第２の垂直画素ラインに印
加される読み出しパルスの立ち上がり時刻とが一致して
いる時刻点を有し、前記第２の垂直画素ラインに印加さ
れる読み出しパルスの立ち下がり時刻と第３の垂直画素
ラインに印加される読み出しパルスの立ち上がり時刻と
が一致している時刻点を有する、という具合に、互いに
時系列で前後する読み出しパルスの立ち下がり時刻と立
ち上がり時刻とが一致している時刻点を有している構成
としてもよい。更に本発明は、前記固体撮像装置が、前
記読み出し部に印加する読み出しパルスが垂直３画素ラ
イン以上の周期で印加可能な構成とされ、第１の垂直
画素ラインに印加される読み出しパルスの立ち下がり時
刻と、時系列で最後である垂直画素ラインに印加される
読み出しパルスの立ち上がり時刻とが一致している時刻
点を有している構成としてもよい。また、本発明は前記
第１の垂直画素ラインに印加される読み出しパルスの立
ち下がり時刻と、時系列で最後である垂直画素ラインに
印加される読み出しパルスの立ち上がり時刻とが一致し
ている時刻点を有しており、それぞれの垂直画素ライン
の読み出しパルスの立ち上がり時刻の互いの間隔が均等
である構成としてもよい。更に、本発明は、それぞれの
垂直画素ラインの読み出しパルスの時間幅が同じである
構成としてもよい。

【００３７】また、本発明、固体撮像装置の駆動方法
は、半導体基板の一主面上に２次元マトリックス状に配
列された光電変換素子群と、該光電変換素子に隣接し、
該光電変換素子に蓄積された信号電荷を垂直ＣＣＤに読
み出す読み出し部と、該読み出し部に隣接し、前記光電
変換素子から読み出された信号電荷を垂直方向に転送す
る前記垂直ＣＣＤと、該垂直ＣＣＤから転送された信号
電荷を水平方向に転送する水平ＣＣＤと、該水平ＣＣＤ
を転送された信号電荷を検出し出力する電荷検出部と、
が設けられており、前記読み出し部に印加する読み出し
パルスが垂直２画素ライン以上の周期で印加可能な構成
とされてなる固体撮像装置の駆動方法において、垂直
画素ラインに印加される読み出しパルスのタイミング
を、相隣る垂直画素ライン間でずらすようにし、前記周
期のうち、ある垂直画素ラインに印加される読み出しパ
ルスの立ち下がりの時刻と、他の垂直画素ラインに印加
される読み出しパルスの立ち上がりの時刻とが一致して
いる時刻点を少なくとも一つ有する構成としてもよい。

【００３８】また、本発明、固体撮像装置は、半導体基
板の一主面上に２次元マトリックス状に配列された光電
変換素子群と、該光電変換素子に隣接し、該光電変換素
子に蓄積された信号電荷を垂直ＣＣＤに読み出す読み出
し部と、該読み出し部に隣接し、前記光電変換素子から
読み出された信号電荷を垂直方向に転送する前記垂直Ｃ
ＣＤと、該垂直ＣＣＤから転送された信号電荷を水平方
向に転送する水平ＣＣＤと、該水平ＣＣＤを転送された
信号電荷を検出し出力する電荷検出部と、を備え、前記
読み出し部に印加する読み出しパルスが垂直２画素ライ
ン以上の周期で印加可能な構成とされてなる固体撮像装
置において、前記光電変換素子から前記垂直ＣＣＤに電
荷を読み出す際に、前記読み出しパルスが垂直２画素ラ
イン以上の周期で読み出される垂直画素ライン間相互の
関係に対し、読み出しパルスのタイミングが互いにずれ
ており、それぞれに印加される読み出しパルスの立ち下
がり時刻と、立ち上がり時刻とが一致している時刻点を
有している第１の垂直画素ラインと第２の垂直画素ライ
ンを備えている構成としてもよい。

【００３９】更に、本発明、固体撮像装置は、半導体基
板の一主面上に２次元マトリックス状に配列された光電
変換素子群と、該光電変換素子に隣接し、該光電変換素
子に蓄積された信号電荷を垂直ＣＣＤに読み出す読み出
し部と、該読み出し部に隣接し、前記光電変換素子から
読み出された信号電荷を垂直方向に転送する前記垂直Ｃ
ＣＤと、該垂直ＣＣＤから転送された信号電荷を水平方
向に転送する水平ＣＣＤと、該水平ＣＣＤを転送された
信号電荷を検出し出力する電荷検出部と、を備え、前記
読み出し部に印加する読み出しパルスが垂直３画素ライ
ン以上の周期で印加可能な構成とされてなる固体撮像装
置において、前記光電変換素子から前記垂直ＣＣＤに電
荷を読み出す際に、垂直３画素ライン以上の周期で読み
出される垂直画素ラインにそれぞれ前記周期で印加され
る読み出しパルスのタイミングとして、相前後して読み
出しパルスが印加される第１の垂直画素ラインと第２の
垂直画素ラインに関して、読み出しパルスのタイミング
が、読み出しパルス幅未満の時間幅で互いにずれてお
り、読み出しパルスが印加されるタイミングが、前記周
期内で、前記第１の垂直画素ライン又は前記第２の垂直
画素ラインと、前記読み出しパルス幅分ずれている第３
の垂直画素ラインを備えている構成としてもよい。更
に、本発明、前記固体撮像装置は、前記読み出し部に印
加する読み出しパルスが垂直３画素ライン以上の周期で
印加可能な構成とされ、第１の垂直画素ラインに印加さ
れる読み出しパルスの立ち下がり時刻と、第２の垂直画
素ラインに印加される読み出しパルスの立ち上がり時刻
とが一致している時刻点を有し、前記第２の垂直画素ラ
インに印加される読み出しパルスの立ち下がり時刻と第
３の垂直画素ラインに印加される読み出しパルスの立ち
上がり時刻とが一致している時刻点を有する、という具
合に、互いに時系列で前後する読み出しパルスの立ち下
がり時刻と立ち上がり時刻とが一致している時刻点を有
している構成としてもよい。また、本発明、固体撮像装
置は、第１の垂直画素ラインに印加される読み出しパル
スの立ち下がり時刻と、時系列で最後である垂直画素ラ
インに印加される読み出しパルスの立ち上がり時刻とが
一致している時刻点を有している構成としてもよい。

【００４０】また、本発明、固体撮像装置は、半導体基
板の一主面上に２次元マトリックス状に配列された光電
変換素子群と、該光電変換素子に隣接し、該光電変換素
子に蓄積された信号電荷を垂直ＣＣＤに読み出す読み出
し部と、該読み出し部に隣接し、前記光電変換素子から
読み出された信号電荷を垂直方向に転送する前記垂直Ｃ
ＣＤと、該垂直ＣＣＤから転送された信号電荷を水平方
向に転送する水平ＣＣＤと、該水平ＣＣＤを転送された
信号電荷を検出し出力する電荷検出部と、を備え、前記
読み出し部に印加する読み出しパルスが垂直２画素ライ
ン以上の周期で印加可能な構成とされてなる固体撮像装
置において、垂直画素ラインに印加される読み出しパル
スのタイミングを、相隣る垂直画素ライン間でずらすよ
うにし、前記周期のうち、一の垂直画素ラインに印加さ
れる読み出しパルスの立ち下がりの時刻と、他の垂直画
素ラインに印加される読み出しパルスの立ち上がりの時
刻とが一致している時刻点を有する、複数の垂直画素ラ
インを備えている構成としてもよい。

【００４１】

【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明の駆動方法を適用した好ましい一実
施の形態においては、フォトダイオードから垂直ＣＣＤ
に電荷を読み出す読み出しパルスを、垂直画素ライン周
期ごとに印加するパルスタイミングをずらすことにより
（図１、図２参照）、撮像領域のＰウェル接地電位の変
動を抑制し、フォトダイオードへの電荷逆注入が発生す
る基板電圧の上昇を抑制するようにしたものである。

【００４２】本発明の別の実施の形態においては、読み
出しパルスのタイミングは、少なくとも１か所のタイミ
ングにおいて、１つのパルスの立ち下がりのタイミング
と、そのほかのパルスの立ち上がりを同期させ、パルス
印加によるＰウェルの接地電位の変動を相殺させるよう
にしてもよい。これにより、垂直画素ライン周期が３、
４、５画素ラインと増えてもその蓄積時間差の広がりを
抑制している（図４、図５参照）。

【００４３】本発明のさらに別の実施の形態において
は、読み出し部に印加する読み出しパルスが垂直３画素
ライン以上の周期で印加可能な構成である固体撮像装置
において、第１の垂直画素ラインに印加される読み出し
パルスの立ち下がりと、時系列で最後である垂直画素ラ
インに印加される読み出しパルスの立ち上がりが同期し
ており（図６参照）、かつそれぞれの垂直画素ラインの
読み出しパルスの立ち上がりタイミングの間隔が均等と
される。

【００４４】

【実施例】本発明の実施例について図面を参照して以下
に詳細に説明する。

【００４５】［実施例１］図１は、本発明の第１の実施
例の撮像装置におけるフォトダイオード読み出し動作で
の、読み出しパルスの信号波形を示す図である。この実
施例では、撮像装置の読み出し配線は、垂直３画素ライ
ン周期で異なる読み出しパルスが印加可能な撮像装置を
用いている。図１（ａ）は、フォトダイオード４と垂直
転送電極８の関係を示す図であり、図１（ｂ）の、φＶ
３Ａ、φＶ３Ｂ、φＶ３Ｃは、読み出し電極を兼ねる垂
直転送電極８ｂに、垂直３画素ライン周期に印可される
読み出しパルスである。以下に説明する実施例の駆動方
法は、一例として、図７乃至９の平面図、図１０及び図
１１の断面図等を参照して説明した、全画素同時読み出
し方式の固体撮像装置に適用したものであり、図１は、
従来の駆動方法を説明するための図１４に対応した図で
ある。なお、撮像素子の構成自体の説明は、重複を避け
るために省略する。

【００４６】垂直ブランキング期間の読み出し開始時刻
ｔ１１において、φＶ３Ａがミドルレベル（例えば０
Ｖ）からハイレベル（例えば１５Ｖ）となる。φＶ３Ａ
の読み出しパルス幅はおよそ２μｓであり、時刻ｔ１１
から２μｓ後の時刻ｔ１２において、φＶ３Ａは読み出
し完了のためハイレベルからミドルレベルに変化する。
このとき、φＶ３Ａがミドルレベルに変化するタイミン
グに同期してφＶ３Ｂのパルスがミドルレベルからハイ
レベルに立ち上がる。この、φＶ３Ａの立ち下がりとφ
Ｖ３Ｂの立ち上がりパルスは、撮像領域に印加されてお
り、互いに正負逆向きのパルス電圧が印加されるため周
囲に与える影響が相殺され、Ｐ型ウェルの接地電位を変
動させることがなく、フォトダイオードの逆注入基板電
圧の上昇を抑制することができる。

【００４７】次に、時刻ｔ１２から２μｓ後の時刻ｔ１
３において、φＶ３Ｂは読み出し完了のためハイレベル
からミドルレベルに変化する。このとき、φＶ３Ｂがミ
ドルレベルに変化するタイミングに同期してφＶ３Ｃの
パルスがミドルレベルからハイレベルに立ち上がる。こ
の、φＶ３Ｂの立ち下がりとφＶ３Ｃの立ち上がりパル
スは、撮像領域に印加されており、互いに正負逆向きの
パルス電圧が印加されるため周囲に与える影響が相殺さ
れ、Ｐ型ウェルの接地電位を変動させることがなく、フ
ォトダイオードの逆注入基板電圧の上昇を抑制すること
ができる。

【００４８】このようにして、読み出しパルスの正の高
電圧が印加されることによるフォトダイオード逆注入基
板電圧の上昇が抑制されるので、基板電圧を低い設定に
することが可能となる。

【００４９】この低い基板設定電圧を採用することによ
り、フォトダイオードの蓄積容量が大きくとれ、ひいて
は、飽和信号量が大きくなり、ダイナミックレンジを高
く保つことができる。

【００５０】なお、上記の例では、パルスの時系列の順
番は、φＶ３Ａ、φＶ３Ｂ、φＶ３Ｃの順としてある
が、この順番はどのような順番であっても、同等の効果
を得ることができることは明らかである。

【００５１】［実施例２］次に本発明の第２の実施例に
ついて説明する。図２は、本発明の第２の実施例の撮像
装置におけるフォトダイオード読み出し動作での、読み
出しパルスの波形図である。この実施例では、撮像装置
の読み出し配線は、垂直４画素ライン周期で異なる読み
出しパルスが印加可能な撮像装置を用いている（図２
（ａ）参照）。すなわち、画素の読み出しパルスは、φ
Ｖ３Ａ、φＶ３Ｂ、φＶ３Ｃ、φＶ３Ｄの４つが周期的
に並んでいる。垂直ブランキング期間の読み出し開始時
刻ｔ２１において、φＶ３Ａがミドルレベル（例えば０
Ｖ）からハイレベル（例えば１５Ｖ）となる。φＶ３Ａ
の読み出しパルス幅はおよそ２μｓであり、時刻ｔ２１
から２μｓ後の時刻ｔ２２において、φＶ３Ａは読み出
し完了のためハイレベルからミドルレベルに変化する。
このとき、φＶ３Ａがミドルレベルに変化するタイミン
グに同期してφＶ３Ｂのパルスがミドルレベルからハイ
レベルに立ち上がる。この、φＶ３Ａの立ち下がりとφ
Ｖ３Ｂの立ち上がりパルスは、撮像領域に印加されてお
り、互いに正負逆向きのパルス電圧が印加されるため周
囲に与える影響が相殺され、Ｐ型ウェルの接地電位を変
動させることがなく、フォトダイオードの逆注入基板電
圧の上昇を抑制することができる。

【００５２】次に、時刻ｔ２２から２μｓ後の時刻ｔ２
３において、φＶ３Ｂは読み出し完了のためハイレベル
からミドルレベルに変化する。このとき、φＶ３Ｂがミ
ドルレベルに変化するタイミングに同期してφＶ３Ｃの
パルスがミドルレベルからハイレベルに立ち上がる。こ
の、φＶ３Ｂの立ち下がりとφＶ３Ｃの立ち上がりパル
スは、撮像領域に印加されており、互いに正負逆向きの
パルス電圧が印加されるため周囲に与える影響が相殺さ
れ、Ｐ型ウェルの接地電位を変動させることがなく、フ
ォトダイオードの逆注入基板電圧の上昇を抑制すること
ができる。さらに、時刻ｔ２４においても、φＶ３Ｃと
φＶ３Ｄのパルスが同様のパルスの変化をおこなう。

【００５３】このようにして、読み出しパルスの正の高
電圧が印加されることによるフォトダイオード逆注入基
板電圧の上昇が抑制されるので、基板電圧を低い設定に
することが可能となる。この低い基板設定電圧を採用す
ることにより、フォトダイオードの蓄積容量が大きくと
れ、ひいては、飽和信号量が大きくなり、ダイナミック
レンジを高く保つことができる。

【００５４】なお、上記した実施例では、パルスの時系
列の順番は、φＶ３Ａ、φＶ３Ｂ、φＶ３Ｃ、φＶ３Ｄ
の順であったが、この順番はどのような順番でも、同等
の効果があることは明らかである。

【００５５】さらに、垂直画素ライン周期が、２画素ラ
イン周期の場合でも、もしくは５画素ライン周期以上の
場合についても、本実施例と同様のパルスを印加するこ
とにより、本発明を実施することができる。

【００５６】ところで、図１、及び図２を参照して説明
した上記第１、及び第２の実施例では、フォトダイオー
ドの蓄積時間が異なることによる問題が発生する場合も
考えられる。図３に、フォトダイオードの蓄積時間が異
なることを示す信号波形図を示す。固体撮像装置では、
撮像に際し、所望の感度（露出）になるようにフォトダ
イオードに蓄積された電荷を垂直ＣＣＤに読み出す前
に、フォトダイオードに蓄積されつつある電荷を基板に
掃き出す操作をする場合がある。この操作は、「基板シ
ャッタ」、あるいは「電子シャッタ」とか呼ばれてい
る。図３において、基板シャッタを使わないものと仮定
すると、フォトダイオードの蓄積時間は、垂直ブランキ
ング期間にあるフォトダイオード読み出しパルスと、そ
の次の垂直ブランキング期間にある読み出しパルスの間
の時間である。すなわち、図３の時刻ｔ３１から時刻ｔ
３３の間がフォトダイオードの蓄積時間となる。この時
間は、撮像装置の駆動方法に依存するので一概にいえな
いが、例えば１／１０秒とか１／３０秒とかの時間であ
る。

【００５７】さて、所望の感度（露出）にするために、
基板シャッタを使う場合は、図３の時刻ｔ３２におい
て、基板に高い正の電圧を印加することにより、基板シ
ャッタを働かせて、フォトダイオードに蓄積されつつあ
る電荷を垂直ＣＣＤに読み出す前に、フォトダイオード
の中の電荷を基板に掃き出す。そのため、実際にフォト
ダイオードに電荷が蓄積される時間は、時刻ｔ３２以降
から、つぎのフォトダイオード読み出しパルスが印加さ
れるまでの時間であり、図３に示す期間ｐ３１、期間ｐ
３２、期間ｐ３３である。

【００５８】ここで、上記第１の実施例、および第２の
実施例においては、垂直画素ラインによって、微妙に蓄
積時間が異なってしまう。この様子は、図３に示すｐ３
１、ｐ３２、ｐ３３の蓄積時間が異なっていることから
分かる。例えば、フォトダイオードの蓄積時間は一般的
に１／１００００秒から１／１０秒程度が想定される。
ここで、やや暗いシーンを撮影しようとした場合、蓄積
時間（露出時間）を長く設定させるため、その蓄積時間
は１／１０秒が設定されたとする。上記実施例から、蓄
積時間の垂直画素ライン間の時間差はφＶ３Ａが印加さ
れる垂直画素ラインでは、図３の時刻ｔ３２から時刻ｔ
３３までの期間ｐ３１であり、φＶ３Ｃが印加される垂
直画素ラインでは、図３の時刻ｔ３２から時刻ｔ３５ま
での期間ｐ３３であり、最大４μｓ程度の蓄積時間差と
なる。この蓄積時間差は、全体の蓄積時間１／１０秒
（１００ｍｓ）に対して、０．００４％の差であり、な
んら問題とならない。

【００５９】しかし、例えば、明るいシーンを撮影しよ
うとした場合は、その蓄積時間は１／１００００秒（１
００μｓ）に設定される可能性がある。この場合、垂直
画素ラインによるフォトダイオードの蓄積時間差は、上
記例と変わらず４μｓであるが、全体の蓄積時間は１／
１００００（１００μｓ）と短いので、その比率は４％
の蓄積時間差となる。この４％の蓄積時間差は、画像上
で確認することのできる範囲となる。このような状態で
は、垂直画素ラインごとに蓄積時間が異なり、すなわち
画素ラインごとに出力差があるような画像になってしま
う。すなわちそれは、横縞が入ったような画像となって
しまい、画像を乱す結果となる。

【００６０】そして、上記した例では、垂直画素ライン
周期が３画素ライン周期の場合を示したが、周期が４画
素ライン、さらに５画素ラインとなれば、その蓄積時間
差はさらに広がり、結果としてさらに目立つ横縞が入っ
た画像を出力することになってしまう。

【００６１】［実施例３］以下に説明する本発明の第３
の実施例は、このような課題を解決する本発明を実施し
たものある。図４に、垂直３画素ライン周期の読み出し
可能な固体撮像装置における、読み出し電圧の印加方法
を示す。垂直ブランキング期間の読み出し開始時刻ｔ４
１において、φＶ３Ａがミドルレベル（例えば０Ｖ）か
らハイレベル（例えば１５Ｖ）となる。φＶ３Ａの読み
出しパルス幅はおよそ２μｓであり、時刻ｔ４１から２
μｓ後の時刻ｔ４３までハイレベルが保たれる。時刻ｔ
４１から時刻ｔ４３までの間の時刻ｔ４２において、φ
Ｖ３Ｂがミドルレベルからハイレベルに変化する。φＶ
３Ｂの読み出しパルス幅はおよそ２μｓであり、時刻４
２から時刻４４までハイレベルが保たれる。

【００６２】次に、時刻ｔ４３において、φＶ３Ａは読
み出し完了のためハイレベルからミドルレベルに変化す
る。このとき、φＶ３Ａがミドルレベルに変化するタイ
ミングに同期してφＶ３Ｃのパルスがミドルレベルから
ハイレベルに立ち上がる。この、φＶ３Ａの立ち下がり
とφＶ３Ｃの立ち上がりパルスは、撮像領域に印加され
ており、互いに正負逆向きのパルス電圧印加されるため
周囲に与える影響が相殺され、Ｐ型ウェルの接地電位を
変動させることがなく、フォトダイオードの逆注入基板
電圧の上昇を抑制することができる。

【００６３】さらに時刻ｔ４４においてφＶ３Ｂは読み
出し完了のためハイレベルからミドルレベルに変化す
る。φＶ３Ｃは時刻ｔ４３からハイレベルを２μｓ保っ
たのち、時刻ｔ４５において読み出し完了のためハイレ
ベルからミドルレベルに変化する。

【００６４】この第３の実施例の駆動方法によれば、前
記第１の実施例と比べ、フォトダイオードの画素ライン
ごとの蓄積時間差は１／２に低減することができる。よ
り詳細には、上記した例でいえば、蓄積時間が１／１０
０００秒の場合、前記第１の実施例では、４％の蓄積時
間差が、２％になり、一つの目安である３％の蓄積時間
差内におさまることができ、画像上ほとんど目立たなく
なり、実用上問題ないレベルとなる。

【００６５】なお、上記した例では、パルスの時系列の
順番は、φＶ３Ａ、φＶ３Ｂ、φＶ３Ｃの順としてある
が、この順番はどのような順番であっても、同等の効果
があることは明らかである。

【００６６】［実施例４］次に本発明の第４の実施例に
ついて説明する。図５は、本発明の第４の実施例の駆動
方法を説明するための図である。垂直４画素ライン周期
の撮像装置に本発明を適用したものである。垂直ブラン
キング期間の読み出し開始時刻ｔ５１において、φＶ３
Ａがミドルレベル（例えば０Ｖ）からハイレベル（例え
ば１５Ｖ）となる。φＶ３Ａの読み出しパルス幅はおよ
そ２μｓであり、時刻ｔ５１から２μｓ後の時刻ｔ５３
までハイレベルが保たれる。時刻ｔ５１から時刻ｔ５３
までの間の時刻ｔ５２において、φＶ３Ｂがミドルレベ
ルからハイレベルに変化する。φＶ３Ｂの読み出しパル
ス幅はおよそ２μｓであり、時刻５２から時刻５４まで
ハイレベルが保たれる。

【００６７】次に、時刻ｔ５３において、φＶ３Ａは読
み出し完了のためハイレベルからミドルレベルに変化す
る。このとき、φＶ３Ａがミドルレベルに変化するタイ
ミングに同期してφＶ３Ｃのパルスがミドルレベルから
ハイレベルに立ち上がる。この、φＶ３Ａの立ち下がり
とφＶ３Ｃの立ち上がりパルスは、撮像領域に印加され
ており、互いに正負逆向きのパルス電圧が印加されるた
め周囲に与える影響が相殺され、Ｐ型ウェルの接地電位
を変動させることがなく、フォトダイオードの逆注入基
板電圧の上昇を抑制することができる。

【００６８】さらに時刻ｔ５４においてφＶ３Ｂは読み
出し完了のためハイレベルからミドルレベルに変化す
る。このとき、φＶ３Ｂがミドルレベルに変化するタイ
ミングに同期してφＶ３Ｄのパルスがミドルレベルから
ハイレベルに立ち上がる。この、φＶ３Ｂの立ち下がり
とφＶ３Ｄの立ち上がりパルスは、撮像領域に印加され
ており、互いに正負逆向きのパルス電圧が印加されるた
め周囲に与える影響が相殺され、Ｐ型ウェルの接地電位
を変動させることがなく、フォトダイオードの逆注入基
板電圧の上昇を抑制することができる。その後φＶ３Ｃ
は時刻ｔ５３からハイレベルを２μｓ保ったのち、時刻
ｔ５５において読み出し完了のためハイレベルからミド
ルレベルに変化する。さらに、φＶ３Ｄは時刻ｔ５４か
らハイレベルを２μｓ保ったのち、時刻ｔ５６において
読み出し完了のためハイレベルからミドルレベルに変化
する。

【００６９】このような駆動方法により、前記第２の実
施例と比べ、蓄積時間差は１／２に低減することができ
る。上記した例でいえば、蓄積時間が１／１００００秒
の場合、第２の実施例では、６％の蓄積時間差が、３％
になり、ひとつの目安である３％の蓄積時間差内におさ
まることができ、画像上ほとんど目立たなくなり、実用
上問題ないレベルとなる。

【００７０】なお、上記した例では、パルスの時系列の
順番は、φＶ３Ａ、φＶ３Ｂ、φＶ３Ｃ、φＶ３Ｄの順
としてあるが、この順番はどのような順番であっても、
同等の効果が得られることは明らかである。

【００７１】さらに、垂直画素ライン周期が、５画素ラ
イン周期以上の場合についても、これらと同様のパルス
を印加することにより、本発明を適用することが可能で
ある。

【００７２】さて、このようにして、前記第３、及び第
４の実施例においては、前記第１、及び第２の実施例に
比べ、フォトダイオードの画素ラインごとの蓄積時間差
が小さくすることが可能となった。しかし、フォトダイ
オードの蓄積時間差は依然として存在し、画素ライン周
期が大きくなればなるほど、蓄積時間差は大きくなると
いう課題も残っている。

【００７３】このため、できるだけ蓄積時間の差を小さ
くできないかについて検討した。一方で、蓄積時間の差
を縮め過ぎては、従来あるような、フォトダイオード基
板逆注入電圧の上昇を招いてしまう。

【００７４】そこで、本願発明者は、さらに読み出しタ
イミングをずらす実験により、次のような知見を得た。
すなわち、その知見とは、読み出しパルスのタイミング
をずらせばずらすほど効果はあるが、確かに、立ち上が
りのタイミングと立ち下がりのタイミングが相殺される
タイミングが少なくとも１か所あれば、基板逆注入電圧
を低減できる効果がある、ということである。

【００７５】［実施例５］以下に説明する第５の実施例
は、上記知見に基づきなされた本発明を実施したもので
ある。図６は、本発明の第５の実施例の駆動方法を説明
するための図であり、垂直４画素ライン周期の読み出し
可能な固体撮像装置における、読み出し電圧の印加方法
を示している。図６を参照すると、垂直ブランキング期
間の読み出し開始時刻ｔ６１において、φＶ３Ａがミド
ルレベル（例えば０Ｖ）からハイレベル（例えば１５
Ｖ）となる。φＶ３Ａの読み出しパルス幅はおよそ２μ
ｓであり、時刻ｔ６１から２μｓ後の時刻ｔ６３までハ
イレベルが保たれる。時刻ｔ６１から時刻ｔ６４までの
間の時刻ｔ６２において、φＶ３Ｂがミドルレベルから
ハイレベルに変化する。φＶ３Ｂの読み出しパルス幅は
およそ２μｓであり、時刻ｔ６２から２μｓの間ハイレ
ベルが保たれる。

【００７６】次に、時刻ｔ６２から時刻ｔ６４までの間
の時刻ｔ６３において、φＶ３Ｃがミドルレベルからハ
イレベルに変化する。φＶ３Ｃの読み出しパルス幅はお
よそ２μｓであり、時刻ｔ６３から２μｓの間ハイレベ
ルが保たれる。さて、時刻ｔ６４において、φＶ３Ａは
読み出し完了のためハイレベルからミドルレベルに変化
する。このとき、φＶ３Ａがミドルレベルに変化するタ
イミングに同期してφＶ３Ｄのパルスがミドルレベルか
らハイレベルに立ち上がる。この、φＶ３Ａの立ち下が
りとφＶ３Ｄの立ち上がりパルスは、撮像領域に印加さ
れており、互いに正負逆向きのパルス電圧が印加される
ため周囲に与える影響が相殺され、Ｐ型ウェルの接地電
位を変動させることがなく、フォトダイオードの逆注入
基板電圧の上昇を抑制することができる。

【００７７】その後、φＶ３Ｂ、φＶ３Ｃ、φＶ３Ｄは
それぞれ順に、ハイレベルからミドルレベルに変化して
いく。また、さらにいえば、φＶ３ＡからφＶ３Ｄの立
ち上がりタイミングは、それぞれ時間的に均等であり、
かつ、それぞれのハイレベルが持続する時間が同じであ
ることが望ましい。

【００７８】なお、上記した例では、パルスの時系列の
順番は、φＶ３Ａ、φＶ３Ｂ、φＶ３Ｃ、φＶ３Ｄの順
としてあるが、この順番はどのような順番でも、同等の
効果があることは明らかである。

【００７９】この第５の実施例によれば、垂直画素ライ
ン周期ごとのフォトダイオードの蓄積時間差は最大でも
２μｓに抑えることができる。さらに、垂直画素ライン
周期が５画素ライン周期以上についても、最初のパルス
の立ち上がりと最後のパルスの立ち上がりの中にその他
のパルスの立ち上がりを包含し、かつ、最初のパルスの
立ち下がりと最後のパルスの立ち上がりのタイミングを
同期させることにより、同様の効果を得ることができ
る。

【００８０】このように、前記第３の実施例を含め、前
記第５の実施例では、画素ラインごとの蓄積時間差は最
大２μｓとなり、それ以上の蓄積時間差はないため、垂
直ラインごとに蓄積時間差が異なることによる、横縞と
なる画像の乱れはない。

【００８１】なお、上記した実施例では、垂直転送駆動
が４相駆動であり、また、垂直転送電極が３層のポリシ
リコンから形成された例を示したが、駆動は３相駆動で
もまた５相駆動以上であっても本発明は適用可能であ
り、また、電極の構成は３層のポリシリコンに限定され
るものでないことは勿論である。すなわち、本発明は、
上記した実施例に示した構成制に限定されず、本発明の
原理に準ずる各種変更を含むことは勿論である。

【００８２】

【発明の効果】以上説明したように、本発明によれば、
垂直２画素ライン周期以上の読み出しが可能な撮像装置
において、フォトダイオードから垂直ＣＣＤに信号電荷
を読み出す際の、複数の読み出しパルスを互いに相殺す
るタイミングで同期させることにより、高い正の読み出
し電圧を印加することによる、Ｐ型ウェルの接地電位の
ゆれを無くし、このためフォトダイオードの基板から電
荷が流入する、逆注入基板電圧の上昇を抑制することが
できる、という効果を奏する。

【００８３】さらに、本発明によれば、複数の読み出し
パルスを相殺するタイミングを少なくとも１か所設ける
垂直画素ラインごとのフォトダイオード蓄積時間のずれ
を最小にする方法によれば、その蓄積時間の違いによ
る、画像の乱れは問題とならない程度に小さくできる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を説明するための図であ
り、垂直３画素ライン周期で読み出しパルスが印加可能
な撮像装置における、読み出しパルス波形を示す図であ
る。

【図２】本発明の第２の実施例を説明するための図であ
り、垂直４画素ライン周期で読み出しパルスが印加可能
な撮像装置における、読み出しパルス波形を示す図であ
る。

【図３】フォトダイオードの蓄積時間を示す波形図であ
る。

【図４】本発明の第３の実施例を説明するための図であ
り、垂直３画素ライン周期で読み出しパルスが印加可能
な撮像装置における、読み出しパルス波形を示す図であ
る。

【図５】本発明の第４の実施例を説明するための図であ
り、垂直４画素ライン周期で読み出しパルスが印加可能
な撮像装置における、読み出しパルス波形を示す図であ
る。

【図６】本発明の第５の実施例を説明するための図であ
り、垂直４画素ライン周期で読み出しパルスが印加可能
な撮像装置における、読み出しパルス波形を示す図であ
る。

【図７】全画素同時読みだし方式インターライン型ＣＣ
Ｄ撮像装置の構成を示す平面図である。

【図８】垂直３画素ライン周期で読み出しパルスが印加
可能な撮像装置のフォトダイオードと垂直転送電極との
対応を説明するための平面図である。

【図９】図８を拡大した部分拡大平面図である。

【図１０】図７のＡ−Ａ′線の断面図であり、垂直転送
電極の構成を示す断面図である。

【図１１】図７のＢ−Ｂ′線の断面図であり、画素の水
平方向断面を示す断面図である。

【図１２】全画素同時読み出し動作における電荷転送の
様子を模式的に示す図である。

【図１３】全画素同時読み出し動作における垂直駆動パ
ルスの波形と電荷転送の様子を模式的に示す図である。

【図１４】従来の垂直３画素ライン周期で読み出しパル
スが印加可能な撮像装置における、読み出しパルス波形
を示す図である。

【図１５】標準的な設定基板電圧時の、基板の深さ方向
の電子に対するポテンシャルを示す図である。

【図１６】基板電圧を上げた場合の、基板の深さ方向の
電子に対するポテンシャルを示す図である。

【図１７】基板電圧を下げすぎた場合の、フォトダイオ
ード基板逆注入が発生した場合の、基板の深さ方向の電
子に対するポテンシャルを示す図である。

【図１８】全画素同時読みだし方式の撮像装置での、フ
ォトダイオード基板逆注入が発生やすいことを説明する
ポテンシャルを示す図である。

【符号の説明】

１撮像領域２水平ＣＣＤ３出力部（電荷検出部）４フォトダイオード（光電変換素子）５垂直ＣＣＤ６読み出し部７素子分離領域８垂直転送電極８ａ垂直転送専用電極８ｂ読み出し電極を兼ねる垂直転送電極９Ｎ型基板１０Ｐ型ウェル１１Ｎ型フォトダイオード層１２Ｎ型垂直ＣＣＤ埋め込み層１３Ｐ型垂直ＣＣＤウェル層１４高濃度Ｐ型不純物層１５絶縁膜１６遮光膜１７遮光膜開口１８水平転送電極

Claims

(57)【特許請求の範囲】

【請求項１】半導体基板の一主面上に２次元マトリック
ス状に配列された光電変換素子群と、該光電変換素子に
隣接し、該光電変換素子に蓄積された信号電荷を垂直Ｃ
ＣＤに読み出す読み出し部と、該読み出し部に隣接し、
前記光電変換素子から読み出された信号電荷を垂直方向
に転送する前記垂直ＣＣＤと、該垂直ＣＣＤから転送さ
れた信号電荷を水平方向に転送する水平ＣＣＤと、該水
平ＣＣＤを転送された信号電荷を検出し出力する電荷検
出部と、が設けられており、前記読み出し部に印加する
読み出しパルスが垂直３画素ライン以上の周期で印加可
能な構成とされてなる固体撮像装置の駆動方法におい
て、前記光電変換素子から前記垂直ＣＣＤに電荷を読み出す
際に、垂直３画素ライン以上の周期で読み出される垂直
画素ラインにそれぞれ前記周期で印加される読み出しパ
ルスのタイミングとして、相前後して読み出しパルスが
印加される第１の垂直画素ラインと第２の垂直画素ライ
ンに対する読み出しパルスのタイミングが、読み出しパ
ルス幅未満の時間幅で互いにずれており、前記第１の垂
直画素ラインと前記第２の垂直画素ラインとは別の第３
の垂直画素ラインにおいて、読み出しパルスが印加され
るタイミングが、前記周期内で、前記第１の垂直画素ラ
イン又は前記第２の垂直画素ラインと、前記読み出しパ
ルス幅分ずれている、ことを特徴とする、固体撮像装置
の駆動方法。
【請求項２】半導体基板の一主面上に２次元マトリック
ス状に配列された光電変換素子群と、該光電変換素子に
隣接し、該光電変換素子に蓄積された信号電荷を垂直Ｃ
ＣＤに読み出す読み出し部と、該読み出し部に隣接し、
前記光電変換素子から読み出された信号電荷を垂直方向
に転送する前記垂直ＣＣＤと、該垂直ＣＣＤから転送さ
れた信号電荷を水平方向に転送する水平ＣＣＤと、該水
平ＣＣＤを転送された信号電荷を検出し出力する電荷検
出部と、が設けられており、前記読み出し部に印加する
読み出しパルスが垂直２画素ライン以上の周期で印加可
能な構成とされてなる固体撮像装置の駆動方法におい
て、前記光電変換素子から前記垂直ＣＣＤに電荷を読み出す
際に、前記読み出しパルスが垂直２画素ライン以上の周
期で読み出される垂直画素ライン間相互の関係に対し、
読み出しパルスのタイミングを、第１の垂直画素ライン
と第２の垂直画素ラインに関して、互いにずらし、第１
の垂直画素ラインに印加される読み出しパルスの立ち下
がり時刻と、第２の垂直画素ラインに印加される読み出
しパルスの立ち上がり時刻と、が一致している時刻点を
有している、ことを特徴とする、固体撮像装置の駆動方
法。
【請求項３】請求項２記載の固体撮像装置の駆動方法に
おいて、前記固体撮像装置が、前記読み出し部に印加す
る読み出しパルスが垂直３画素ライン以上の周期で印加
可能な構成とされ、第１の垂直画素ラインに印加される読み出しパルスの立
ち下がり時刻と、第２の垂直画素ラインに印加される読
み出しパルスの立ち上がり時刻とが一致している時刻点
を有し、前記第２の垂直画素ラインに印加される読み出しパルス
の立ち下がり時刻と第３の垂直画素ラインに印加される
読み出しパルスの立ち上がり時刻とが一致している時刻
点を有する、という具合に、互いに時系列で前後する読
み出しパルスの立ち下がり時刻と立ち上がり時刻とが一
致している時刻点を有している、ことを特徴とする、固
体撮像装置の駆動方法。
【請求項４】請求項２記載の固体撮像装置の駆動方法に
おいて、前記固体撮像装置が、前記読み出し部に印加す
る読み出しパルスが垂直３画素ライン以上の周期で印加
可能な構成とされ、第１の垂直画素ラインに印加される読み出しパルスの立
ち下がり時刻と、時系列で最後である垂直画素ラインに
印加される読み出しパルスの立ち上がり時刻とが一致し
ている時刻点を有している、ことを特徴とする、固体撮
像装置の駆動方法。
【請求項５】請求項４記載の固体撮像装置の駆動方法に
おいて、前記第１の垂直画素ラインに印加される読み出しパルス
の立ち下がり時刻と、時系列で最後である垂直画素ライ
ンに印加される読み出しパルスの立ち上がり時刻とが一
致している時刻点を有しており、それぞれの垂直画素ラ
インの読み出しパルスの立ち上がり時刻の互いの間隔が
均等である、ことを特徴とする、固体撮像装置の駆動方
法。
【請求項６】請求項５記載の固体撮像装置の駆動方法に
おいて、それぞれの垂直画素ラインの読み出しパルスの時間幅が
同じである、ことを特徴とする、固体撮像装置の駆動方
法。
【請求項７】半導体基板の一主面上に２次元マトリック
ス状に配列された光電変換素子群と、該光電変換素子に
隣接し、該光電変換素子に蓄積された信号電荷を垂直Ｃ
ＣＤに読み出す読み出し部と、該読み出し部に隣接し、
前記光電変換素子から読み出された信号電荷を垂直方向
に転送する前記垂直ＣＣＤと、該垂直ＣＣＤから転送さ
れた信号電荷を水平方向に転送する水平ＣＣＤと、該水
平ＣＣＤを転送された信号電荷を検出し出力する電荷検
出部と、が設けられており、前記読み出し部に印加する
読み出しパルスが垂直２画素ライン以上の周期で印加可
能な構成とされてなる固体撮像装置の駆動方法におい
て、垂直画素ラインに印加される読み出しパルスのタイミン
グを、相隣る垂直画素ライン間でずらすようにし、前記
周期のうち、ある垂直画素ラインに印加される読み出し
パルスの立ち下がりの時刻と、他の垂直画素ラインに印
加される読み出しパルスの立ち上がりの時刻とが一致し
ている時刻点を少なくとも一つ有する、ことを特徴とす
る固体撮像装置の駆動方法。
【請求項８】半導体基板の一主面上に２次元マトリック
ス状に配列された光電変換素子群と、該光電変換素子に
隣接し、該光電変換素子に蓄積された信号電荷を垂直Ｃ
ＣＤに読み出す読み出し部と、該読み出し部に隣接し、
前記光電変換素子から読み出された信号電荷を垂直方向
に転送する前記垂直ＣＣＤと、該垂直ＣＣＤから転送さ
れた信号電荷を水平方向に転送する水平ＣＣＤと、該水
平ＣＣＤを転送された信号電荷を検出し出力する電荷検
出部と、を備え、前記読み出し部に印加する読み出しパ
ルスが垂直３画素ライン以上の周期で印加可能な構成と
されてなる固体撮像装置において、前記光電変換素子から前記垂直ＣＣＤに電荷を読み出す
際に、垂直３画素ライン以上の周期で読み出される垂直
画素ラインにそれぞれ前記周期で印加される読み出しパ
ルスのタイミングとして、相前後して読み出しパルスが
印加される第１の垂直画素ラインと第２の垂直画素ライ
ンに関して、読み出しパルスのタイミングが、読み出し
パルス幅未満の時間幅で互いにずれており、読み出しパ
ルスが印加されるタイミングが、前記周期内で、前記第
１の垂直画素ライン又は前記第２の垂直画素ラインと、
前記読み出しパルス幅分ずれている第３の垂直画素ライ
ンを備えている、ことを特徴とする、固体撮像装置。
【請求項９】半導体基板の一主面上に２次元マトリック
ス状に配列された光電変換素子群と、該光電変換素子に
隣接し、該光電変換素子に蓄積された信号電荷を垂直Ｃ
ＣＤに読み出す読み出し部と、該読み出し部に隣接し、
前記光電変換素子から読み出された信号電荷を垂直方向
に転送する前記垂直ＣＣＤと、該垂直ＣＣＤから転送さ
れた信号電荷を水平方向に転送する水平ＣＣＤと、該水
平ＣＣＤを転送された信号電荷を検出し出力する電荷検
出部と、を備え、前記読み出し部に印加する読み出しパ
ルスが垂直２画素ライン以上の周期で印加可能な構成と
されてなる固体撮像装置において、前記光電変換素子から前記垂直ＣＣＤに電荷を読み出す
際に、前記読み出しパルスが垂直２画素ライン以上の周
期で読み出される垂直画素ライン間相互の関係に対し、
読み出しパルスのタイミングが互いにずれており、それ
ぞれに印加される読み出しパルスの立ち下がり時刻と、
立ち上がり時刻とが一致している時刻点を有している第
１の垂直画素ラインと第２の垂直画素ラインを備えてい
る、ことを特徴とする固体撮像装置。
【請求項１０】請求項９記載の固体撮像装置において、
前記固体撮像装置が、前記読み出し部に印加する読み出
しパルスが垂直３画素ライン以上の周期で印加可能な構
成とされ、第１の垂直画素ラインに印加される読み出しパルスの立
ち下がり時刻と、第２の垂直画素ラインに印加される読
み出しパルスの立ち上がり時刻とが一致している時刻点
を有し、前記第２の垂直画素ラインに印加される読み出しパルス
の立ち下がり時刻と第３の垂直画素ラインに印加される
読み出しパルスの立ち上がり時刻とが一致している時刻
点を有する、という具合に、互いに時系列で前後する読
み出しパルスの立ち下がり時刻と立ち上がり時刻とが一
致している時刻点を有している、ことを特徴とする、固
体撮像装置。
【請求項１１】請求項９記載の固体撮像装置において、
前記固体撮像装置が、前記読み出し部に印加する読み出
しパルスが垂直３画素ライン以上の周期で印加可能な構
成とされ、第１の垂直画素ラインに印加される読み出しパルスの立
ち下がり時刻と、時系列で最後である垂直画素ラインに
印加される読み出しパルスの立ち上がり時刻とが一致し
ている時刻点を有している、ことを特徴とする、固体撮
像装置。
【請求項１２】半導体基板の一主面上に２次元マトリッ
クス状に配列された光電変換素子群と、該光電変換素子
に隣接し、該光電変換素子に蓄積された信号電荷を垂直
ＣＣＤに読み出す読み出し部と、該読み出し部に隣接
し、前記光電変換素子から読み出された信号電荷を垂直
方向に転送する前記垂直ＣＣＤと、該垂直ＣＣＤから転
送された信号電荷を水平方向に転送する水平ＣＣＤと、
該水平ＣＣＤを転送された信号電荷を検出し出力する電
荷検出部と、を備え、前記読み出し部に印加する読み出
しパルスが垂直２画素ライン以上の周期で印加可能な構
成とされてなる固体撮像装置において、垂直画素ラインに印加される読み出しパルスのタイミン
グを、相隣る垂直画素ライン間でずらすようにし、前記
周期のうち、一の垂直画素ラインに印加される読み出し
パルスの立ち下がりの時刻と、他の垂直画素ラインに印
加される読み出しパルスの立ち上がりの時刻とが一致し
ている時刻点を有する、複数の垂直画素ラインを備えて
いる、ことを特徴とする固体撮像装置。