JP3392607B2

JP3392607B2 - 固体撮像素子の駆動方法

Info

Publication number: JP3392607B2
Application number: JP30765595A
Authority: JP
Inventors: 俊朗中莖
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1995-11-27
Filing date: 1995-11-27
Publication date: 2003-03-31
Anticipated expiration: 2015-11-27
Also published as: JPH09149425A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、モザイク型のカラ
ーフィルタが装着される固体撮像素子の駆動方法に関す
る。

【０００２】

【従来の技術】固体撮像素子を用いた撮像装置において
は、固体撮像素子の露光状態を最適に保つように露光制
御手段が設けられる。この露光制御手段としては、固体
撮像素子に入射する光量を被写体の輝度に応じて制御す
る機械的な絞り機構や、固体撮像素子の電荷の蓄積時間
を被写体の輝度に応じて制御する、いわゆる電子シャッ
タなどが知られてる。

【０００３】図５は、フレーム転送方式のＣＣＤ固体撮
像素子を用いた撮像装置の構成を示すブロック図で、図
６は、その動作を説明するタイミング図である。ＣＣＤ
固体撮像素子１は、受光部１ｉ、蓄積部１ｓ、水平転送
部１ｈ及び出力部１ｄより構成される。受光部１ｉは、
互いに平行に配列される垂直方向に連続する複数のシフ
トレジスタからなり、これらのシフトレジスタの各ビッ
トが複数の受光画素を形成し、各受光画素に被写体映像
に対応して発生する情報電荷を蓄積する。蓄積部１ｓ
は、蓄積部１ｉの各シフトレジスタに連続する複数のシ
フトレジスタからなり、各シフトレジスタのビット数が
蓄積部１ｉのシフトレジスタのビット数に合わせて設定
され、蓄積部１ｉから転送される１画面分の情報電荷を
一時的に蓄積する。水平転送部１ｈは、蓄積部１ｓの複
数のシフトレジスタの各出力がそれぞれ各ビットに接続
される単一のシフトレジスタからなり、蓄積部１ｓに蓄
積される１画面分の情報電荷を１行単位で受け取り順次
出力する。そして、出力部１ｄは、電気的に独立した容
量及びその容量の電位変化を取り出すアンプからなり、
水平転送部１ｈから出力される情報電荷を１画素単位で
容量に受けて電圧値に変換し、画像信号Ｙ0(t)として出
力する。

【０００４】クロック発生回路２は、垂直クロック発生
部２ｖ、蓄積クロック発生部２ｓ、水平クロック発生部
２ｈ及び基板クロック発生部２ｂより構成される。垂直
クロック発生部２ｖは、垂直同期信号ＶＤに同期し、垂
直走査のブランキング期間内に撮像部１ｉの情報電荷を
素早く蓄積部１ｓへ転送する垂直クロックφvを撮像部
１ｉに供給する。蓄積クロック発生部２ｓは、垂直クロ
ックφvによって転送される情報電荷を蓄積部１ｓに取
り込むと共に、取り込んだ１画面分の情報電荷を水平同
期信号ＨＤに同期し、水平走査のブランキング期間内に
１行ずつ水平転送部１ｈへ転送する蓄積クロックφsを
蓄積部１ｓに供給する。水平クロック発生部２ｈは、水
平同期信号ＨＤに同期し、蓄積クロックφhに応答して
１行毎に取り込まれる情報電荷を順次出力部１ｄ側へ転
送する水平クロックφhを水平転送部１ｈに供給する。
また、水平クロック発生部２ｈでは、水平クロックφh
に同期して出力部１ｄの容量の情報電荷を排出するリセ
ットクロックφrが生成され、出力部１ｄに供給され
る。そして、基板クロック発生部２ｂは、垂直走査期間
の途中で所定の期間立ち上げられる基板クロックφbを
ＣＣＤ固体撮像素子１の基板側印加する。この基板クロ
ックφbは、撮像部１ｉに蓄積される情報電荷を排出す
るためのものであり、基板クロックφbによる情報電荷
の排出動作が完了してから垂直クロックφvによる情報
電荷の転送動作が開始されるまでの期間Ｌが情報電荷の
蓄積時間となる。この基板クロックφbの立ち上がりの
タイミングの変更によって、情報電荷の蓄積期間、即
ち、シャッタ速度の制御が可能になる。

【０００５】タイミング制御回路３は、垂直同期信号Ｖ
Ｄ及び水平同期信号ＨＤに基づいて、垂直走査に同期し
た垂直タイミング信号ＶＴ、垂直走査及び水平走査に同
期した蓄積タイミング信号ＳＴ及び水平走査に同期した
水平タイミング信号ＨＴを生成し、クロック発生回路２
の各部２ｖ、２ｓ、２ｈに供給する。また、後述するデ
ジタル信号処理回路６から供給される露光情報に基づい
て、排出タイミング信号ＢＴを生成し、クロック発生回
路２の基板クロック発生部２ｂに供給する。この排出タ
イミング信号ＢＴは、デジタル信号処理回路６から供給
される露光情報が、ＣＣＤ固体撮像素子１が過剰露光で
あることを示す場合にはタイミングを遅らせて情報電荷
の蓄積時間Ｌを短くし、逆に、露光不足であることを示
す場合にはタイミングを早めて情報電荷の蓄積時間を長
くするように生成される。これにより、ＣＣＤ固体撮像
素子１の露光状態が常に適正になるようにフィードバッ
ク制御が行われる。

【０００６】アナログ信号処理回路４は、ＣＣＤ固体撮
像素子１から出力される画像信号Ｙ0(t)を取り込み、サ
ンプルホールド、ＡＧＣ（自動利得制御）等の処理を施
し、所定のフォーマットに従う画像信号Ｙ1(t)として出
力する。例えば、サンプルホールド処理においては、基
準レベルと信号レベルとが一定の周期で交互に繰り返さ
れる画像信号Ｙ0(t)から、各レベルの差のみが取り出さ
れ、ＡＧＣ処理では、画像信号Ｙ1(t)の１画面内の平均
レベルを適正な範囲に納めるように画像信号Ｙ0(t)に対
する利得が調整される。Ａ／Ｄ変換回路５は、アナログ
信号処理回路４から出力される画像信号Ｙ1(t)をアナロ
グ信号処理回路４の処理動作（ＣＣＤ固体撮像素子１の
出力動作）に同期してデジタルデータに変換し、ＣＣＤ
固体撮像素子１の各受光画素に対応した画像データＤ1
(n)を生成する。そして、デジタル信号処理回路６は、
画像データＤ1(n)を取り込み、輪郭補正や露光情報の生
成、さらに、カラー撮像の場合には、色バランスの制御
やフィルタリング等の処理を施し、新たな画像データＤ
2(n)として出力する。この画像データＤ2(n)は、Ａ／Ｄ
変換回路によりアナログ値に変換されて表示装置に転送
されるか、あるいは、そのまま記録媒体に記録される。

【０００７】図７は、ＣＣＤ固体撮像素子１の撮像部１
ｉの構造を示す平面図で、図８は、そのＸ−Ｘ線の断面
図である。尚、このＣＣＤ固体撮像素子１は、各受光画
素でオーバーフローした過剰な情報電荷を基板側に吸収
させる縦型オーバーフロードレイン構造を示している。
Ｎ型の半導体基板１１の表面領域に、Ｐ型の不純物が拡
散されてＰ−Ｗｅｌｌ領域１２が形成され、このＰ−Ｗ
ｅｌｌ領域１２の表面に厚い酸化膜あるいはＰ型の拡散
層からなる複数のチャネル分離領域１３が垂直方向に延
在して互いに平行に形成される。各チャネル分離領域１
３の間には、表面にＮ型の不純物が拡散され、情報電荷
を転送するチャネル領域となる埋込層１４が形成され
る。チャネル分離領域１３及び埋込層１４が形成された
半導体基板１１上には、絶縁膜１５を介して第１層のゲ
ート電極１６が一定の間隔で配置され、さらに、第１層
のゲート電極１６の間隙を被うようにして第２層のゲー
ト電極１７が配置される。これらの各ゲート電極１６、
１７には、例えば、互いの位相差が９０゜となる４相の
垂直クロックφv1〜φv4が印加され、Ｎ型の導電型を示
す半導体基板１１には基板クロックφbが印加される。

【０００８】このような撮像部１ｉの各受光画素は、チ
ャネル分離領域１３で水平方向に分離され、各ゲート電
極１６、１７によって形成されるポテンシャルの障壁で
垂直方向に分離される。例えば、４相の垂直クロックφ
v1〜φv4の内、第１層のゲート電極１６に印加する垂直
クロックφv2、φv4が高電位に固定され、第２層のゲー
ト電極１７に印加される垂直クロックφv1、φv3が低電
位に固定されることにより、図９に示すように、第１層
のゲート電極１６の下に受光画素Ｐに対応するポテンシ
ャルの井戸が形成される。これらのポテンシャルの井戸
に蓄積される情報電荷は、それぞれ独立した状態で転送
することができないため、垂直方向に隣接する２画素分
が合成された後に順次転送出力される。このとき、情報
電荷を合成する受光画素の組み合わせを各垂直走査期間
（各フィールド）毎に１画素ずつずらすようにすること
で、インタレース駆動を実現している。即ち、図９に示
すように、奇数フィールドＯＤＤの転送出力時には垂直
クロックφv3を高電位として２画素の情報電荷を合成
し、偶数フィールドＥＶＥＮの転送出力時には垂直クロ
ックφv4を高電位として２画素の情報電荷を合成するよ
うにしている。

【０００９】ところで、ＣＣＤ固体撮像素子１によって
カラー撮像を行う場合には、撮像部１ｉの各受光画素Ｐ
をそれぞれ所定の色成分に対応付けるようカラーフィル
タが装着される。例えば、モザイク型のカラーフィルタ
の場合、図１０に示すように、Ｙｅ（イエロー）、Ｃｙ
（シアン）、Ｗ（ホワイト）及びＧ（グリーン）の各セ
グメントが撮像部１ｉの各受光画素Ｐに対応して配置さ
れる。ここでは、Ｗ及びＧの各成分が奇数行に交互に配
置され、Ｙｅ及びＣｙの各成分が偶数行に交互に配置さ
れている。そして、このようなカラーフィルタが装着さ
れたとき、２画素の情報電荷を合成して読み出すと、そ
れぞれの色成分が混合されて出力される。例えば、Ｙ
ｅ、Ｃｙ、Ｗ及びＧの各色成分に対して、Ｇ＋Ｃｙ、Ｇ
＋Ｙｅ、Ｗ＋Ｃｙ及びＷ＋Ｙｅの４種類の成分を表す映
像情報が出力される。

【００１０】ここで、ＣＣＤ固体撮像素子１の撮像部１
ｉのｎ行目及びｎ＋１行目の受光画素からＧ＋Ｃｙ及び
Ｗ＋Ｙｅの成分を表す映像情報が得られたとすると、こ
れらの情報の差から、次式に示すように、Ｒ（レッド）
成分の情報が生成される。（Ｗ＋Ｙｅ）−（Ｇ＋Ｃｙ）＝（２Ｒ＋２Ｇ＋Ｂ）−（２Ｇ＋Ｂ）＝２Ｒ（尚、Ｙｅ＝Ｒ＋Ｇ、Ｃｙ＝Ｇ＋Ｂである。）さらに、次のｎ＋２行目及びｎ＋３行目の受光画素から
Ｗ＋Ｃｙ及びＧ＋Ｙｅの成分を表す映像情報が得られた
とすると、これらの成分の信号の差から、次式に示すよ
うに、Ｂ（ブルー）成分の情報が生成される。

【００１１】（Ｗ＋Ｃｙ）−（Ｇ＋Ｙｅ）＝（Ｒ＋２Ｇ＋２Ｂ）−（２Ｇ＋Ｒ）＝２Ｂ一方、輝度データ生成回路６では、各受光画素から得ら
れるＷ＋Ｙｅ及びＧ＋ＣｙあるいはＷ＋Ｃｙ及びＧ＋Ｙ
ｅの成分の信号の互いの和から、次式に示すように、
Ｒ、Ｇ及びＢの各成分が１：２：１の割合で合成された
輝度信号が生成される。

【００１２】（Ｗ＋Ｙｅ）＋（Ｇ＋Ｃｙ）＝（Ｗ＋Ｃｙ）＋（Ｇ＋Ｙｅ）＝Ｙｅ＋Ｃｙ＋Ｇ＋Ｗ＝２Ｒ＋４Ｇ＋２Ｂ本来、輝度信号は、ＮＴＳＣ方式の規格によれば、Ｒ、
Ｇ及びＢの各成分を３：６：１の割合で合成して生成さ
れるものであるが、これに近い割合で合成して生成した
ものであれば、実用的には問題がない。

【００１３】

【発明が解決しようとする課題】各種の色成分からなる
カラーフィルタが装着されたＣＣＤ固体撮像素子１で
は、各色成分に対応する受光画素の感度にばらつきが生
じるため、各受光画素が飽和する入射光量にもばらつき
が生じる。例えば、カラーフィルタのＧ層がＹｅ層とＣ
ｙ層との重ね合わせにより形成される場合、Ｇ成分の受
光画素の感度がＹｅ成分及びＣｙ成分の受光画素の感度
より低くなるのに対して、着色層が形成されないＷ成分
の受光画素の感度はＹｅ成分及びＣｙ成分の受光画素の
感度より高くなる。このため、ＣＣＤ固体撮像素子１の
露光制御においては、最も感度の高い受光画素が飽和状
態とならないようにして、情報電荷の蓄積時間が設定さ
れる。しかしながら、最も感度の高い受光画素に対応し
て露光制御を行うようにすると、その他の受光画素の蓄
積能力を十分に活用することができず、結果的にＣＣＤ
固体撮像素子１のダイナミックレンジを狭くしている。

【００１４】そこで本発明は、モザイク型のカラーフィ
ルタが装着されたＣＣＤ固体撮像素子のダイナミックレ
ンジが狭くなるのを防止することを目的とする。

【００１５】

【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、受光した光に応答して発生する情報電荷をそれぞれ
蓄積する複数の受光画素がマトリクス状に配置され、各
受光画素を所望の色成分に対応付けるモザイク型のカラ
ーフィルタが装着された固体撮像素子の駆動方法におい
て、情報電荷の蓄積期間中、水平走査のブランキング期
間内に情報電荷の転送方向に隣接する２つの受光画素間
で情報電荷を一旦合成して分離し、所望の蓄積期間が終
了した後に同一の受光画素間で上記情報電荷を再度合成
して転送出力することにある。

【００１６】これにより、感度の高い受光画素に蓄積さ
れる情報電荷の一部が、蓄積期間の途中で、その受光画
素に隣接する感度の低い受光画素へ転送される。このた
め、感度の高い受光画素で自身の情報電荷の蓄積能力を
越えて発生した情報電荷も、オーバーフローすることな
く読み出されるようになる。

【００１７】

【発明の実施の形態】図１は、本発明の固体撮像素子の
駆動方法を説明するタイミング図であり、図２は、フレ
ームシフトパルスの波形図である。尚、この駆動方法を
採用する撮像装置の構成は、図５と同一である。垂直ク
ロックφvは、４相のクロックφv1〜φv4からなり、固
体撮像素子１の撮像部１ｉの第１層及び第２層のゲート
電極１６、１７にそれぞれ印加される。この４相のクロ
ックφv1〜φv4は、垂直走査期間の途中で全てが一時的
に低電位とされ、その間に基板クロックφbが立ち上げ
られて撮像部１ｉに蓄積される情報電荷が全て基板側へ
排出される。即ち、各ゲート電極１６、１７の電位を低
くしながら半導体基板１１の電位を高くすることによ
り、図３に示すように、埋込層１４と半導体基板１１と
の間のポテンシャルの障壁をなくし、埋込層１４部分に
蓄積される情報電荷を半導体基板１１側へ排出させるよ
うにしている。情報電荷の排出のタイミングは、図５と
同様に、被写体の輝度に応じて設定され、この情報電荷
の排出が完了してから情報電荷の蓄積が介しされる。

【００１８】情報電荷の蓄積期間中には、第２層のゲー
ト電極１７に印加されるクロックφv1、φv3が低電位に
保たれてポテンシャルの障壁が形成され、第１層のゲー
ト電極１６に印加されるクロックφv2、φv4が高電位に
保たれてポテンシャルの井戸が形成される。即ち、図４
に示すように、クロックφv2、φv4が印加される第１層
のゲート電極１６の下にポテンシャルの障壁によって区
画される受光画素が形成され、それらの受光画素にそれ
ぞれ所定の色成分が対応付けられる。そして、ポテンシ
ャルの障壁をなくすために第２層のゲート電極１７に印
加されるクロックφv1、φv3の一方が、水平同期信号Ｈ
Ｄに同期して、水平走査のブランキング期間中に一時的
に高電位とされ、隣り合う２画素の情報電荷が混合され
る。この混合動作は、各フィールド毎に切り換えられ、
奇数フィールドでクロックφv1を立ち上げ、偶数フィー
ルドでクロックφv3を立ち上げるようにしている。即
ち、垂直走査期間が終了したときに情報電荷を合成する
受光画素の組み合わせに応じて、情報電荷の蓄積期間中
にも水平走査のブランキング期間に２画素の情報電荷を
合成するようにしている。例えば、水平同期信号ＨＤに
同期して、奇数フィールドでクロックφv1を立ち上げ、
偶数フィールドでクロックφv3を立ち上げることによ
り、図４に示すように、Ｗ（ホワイト）成分に対応付け
られた受光画素とＹｅ（イエロー）成分またはＣｙ（シ
アン）成分に対応付けられた受光画素と間のポテンシャ
ル障壁を一時的になくすようにしている。このように、
水平走査のブランキング期間で繰り返し２画素の情報電
荷を合成すれば、各受光画素の受光感度に差があった場
合でも、情報電荷は２画素を平均した量が各受光画素に
蓄積されるため、受光感度の高いＷ成分に対応した受光
画素が飽和しにくくなる。ここで、クロックφv1または
φv3を立ち上げて第２層のゲート電極１７をオンする時
間は、水平走査のブランキング期間の全期間である必要
はなく、一部期間で十分である。また、第２層のゲート
電極１７のオンしている期間が短いと、２つの受光画素
の情報電荷を完全に混合できない場合もあるが、この時
点で２つの受光画素の情報電荷を完全に平均化する必要
はなく、動作上問題にならない。

【００１９】所定の長さの情報電荷の蓄積期間が完了す
ると、図２に示すように互いに位相が９０゜だけずれた
４相のフレームシフトパルスが供給される。この内、２
つの情報電荷を合成するためのクロックφv1、φv3は、
それぞれ１周期分先にパルスが立ち上げられることにな
る。例えば、奇数フィールドでは、始めに第１のクロッ
クφv1が立ち上げられ、その後に第４のクロックφv4か
ら順次パルスが立ち上げられるようになる。また、偶数
フィールドでは、始めに第３のクロックφv3が立ち上げ
られ、その後に第２のクロックφv2から順次パルスが立
ち上げられるようになる。

【００２０】このように、第１層のゲート電極１６のみ
をオンさせてポテンシャル井戸を形成し、このポテンシ
ャル井戸を受光画素とする場合には、第２層のゲート電
極１７によって形成されるポテンシャル障壁で画素の分
離が成されるため、カラーフィルタの各セグメントと各
受光画素との位置ずれに対して有利である。即ち、各受
光画素に対するカラーフィルタの各セグメントの位置が
ずれたとしても、そのずれ幅が第２層のゲート電極１７
の幅以内であれば、適正な色成分を取り出すことができ
る。尚、第２層のゲート電極１７がオンしている時間
は、オフしている時間に比べて十分に短いため、第２層
のゲート電極１７の下で発生する情報電荷はほとんど影
響しない。

【００２１】フレームシフトが開始された後、垂直クロ
ックφv、蓄積クロックφs及び水平クロックφhは、図
６と同一であり、固体撮像素子１の撮像部１ｉに発生す
る情報電荷が、垂直クロックφvで蓄積部１ｓへ転送さ
れ、蓄積クロックφsで蓄積部１ｓから水平転送部１ｈ
へ転送されると共に、水平クロックφhで水平転送部１
ｈから出力部１ｄへ出力される。

【００２２】以上の実施例においては、カラーフィルタ
の各セグメントをＷ、Ｇ、Ｙｅ及びＣｙで構成した場合
を例示したが、垂直方向に隣接する２つのセグメントで
光の透過効率に差が生じるような場合であれば、その他
の構成の場合でも本発明の駆動方法を適用できる。

【００２３】

【発明の効果】本発明によれば、モザイク型のカラーフ
ィルタが装着された固体撮像素子を駆動する際に、色成
分毎の受光感度に差があっても、特定の色成分の受光画
素のみ先に飽和することがなくなる。従って、全ての受
光画素を有効に活用することができ、固体撮像素子のダ
イナミックレンジを広くすることができる。

【図面の簡単な説明】

【図１】本発明の固体撮像素子の駆動方法を説明するタ
イミング図である。

【図２】フレームシフトパルスの波形図である。

【図３】縦型オーバーフロードレイン構造の固体撮像素
子の深さ方向のポテンシャルの変化を示すプロファイル
図である。

【図４】チャネル領域内のポテンシャルの変化の様子を
示す模式図である。

【図５】フレーム転送方式の固体撮像素子を採用した撮
像装置の構成を示すブロック図である。

【図６】図５の撮像装置の動作を説明するタイミング図
である。

【図７】フレーム転送方式のＣＣＤ固体撮像素子の撮像
部の構造を示す平面図である。

【図８】縦型オーバーフロードレイン構造の固体撮像素
子の撮像部の構造を示す断面図であり、図７のＸ−Ｘ線
断面をしめす。

【図９】チャネル領域内のポテンシャルの変化の様子を
示す模式図である。

【図１０】モザイク型のカラーフィルタの構成を示す平
面図である。

【符号の説明】

１ＣＣＤ固体撮像素子１ｉ撮像部１ｓ蓄積部１ｈ水平転送部１ｄ出力部２クロック発生回路２ｖ垂直クロック発生部２ｓ蓄積クロック発生部２ｈ水平クロック発生部２ｂ基板クロック発生部３タイミング制御回路４アナログ信号処理回路５Ａ／Ｄ変換回路６デジタル信号処理回路１１半導体基板１２Ｐ−Ｗｅｌｌ領域１３チャネル分離領域１４埋込層１５絶縁膜１６、１７ゲート電極

Claims

(57)【特許請求の範囲】

【請求項１】受光した光に応答して発生する情報電荷
をそれぞれ蓄積する複数の受光画素がマトリクス状に配
置され、各受光画素を所望の色成分に対応付けるモザイ
ク型のカラーフィルタが装着された固体撮像素子の駆動
方法において、情報電荷の蓄積期間中、水平走査のブラ
ンキング期間内に情報電荷の転送方向に隣接する２つの
受光画素間のポテンシャルの障壁をなくして情報電荷を
一旦合成した後に上記ポテンシャルの障壁を形成して分
離し、所望の蓄積期間が終了した後に同一の受光画素間
の上記ポテンシャルの障壁を再度なくして上記情報電荷
を再度合成して転送出力することを特徴とする固体撮像
素子の駆動方法。
【請求項２】蓄積期間中に情報電荷を合成する２つの
受光画素の組み合わせが、垂直走査期間毎に１画素分垂
直方向にずれることを特徴とする請求項１に記載の固体
撮像素子の駆動方法。