JPH0997894A

JPH0997894A - 固体撮像素子の駆動方法

Info

Publication number: JPH0997894A
Application number: JP7253886A
Authority: JP
Inventors: Toru Watanabe; 透渡辺; Shuichi Nakano; 修一中野
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1995-09-29
Filing date: 1995-09-29
Publication date: 1997-04-08
Also published as: KR100365251B1; KR970019400A; US6351284B1

Abstract

(57)【要約】【課題】固体撮像素子の転送チャネルの情報電荷の蓄
積能力と転送能力との差をなくす。【解決手段】情報電荷の蓄積期間には、基板クロック
φbを立ち下げた状態で垂直クロックφvを立ち上げ、転
送チャネルと基板（ドレイン）との間に所定の高さのポ
テンシャル障壁を形成する。蓄積期間の終了時点で、基
板クロックφbを一時的に立ち上げることで、転送チャ
ネルと基板との間のポテンシャル障壁を少しだけ低くし
て転送チャネルの電荷の蓄積量を制限した後に、垂直ク
ロックφvによって転送を開始する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板の表面
のチャネル領域に沿って情報電荷を転送する固体撮像素
子の駆動方法に関する。

【０００２】

【従来の技術】固体撮像素子を用いた撮像装置において
は、固体撮像素子の露光状態を最適に保つように露光制
御手段が設けられる。この露光制御手段としては、固体
撮像素子に入射する光量を被写体の輝度に応じて制御す
る機械的な絞り機構や、固体撮像素子の電荷の蓄積時間
を被写体の輝度に応じて制御する、いわゆる電子シャッ
タなどが知られてる。また、固体撮像素子では、行列配
置される複数の受光画素で部分的に情報電荷がオーバー
フローしたとき、溢れた過剰な情報電荷が周辺部分の受
光画素に混入するのを防止するため、各受光画素に隣接
してオーバーフロードレインが設けられる。

【０００３】図５は、フレーム転送方式のＣＣＤ固体撮
像素子を用いた撮像装置の構成を示すブロック図で、図
６は、その動作を説明するタイミング図である。ＣＣＤ
固体撮像素子１は、受光部１ｉ、蓄積部１ｓ、水平転送
部１ｈ及び出力部１ｄより構成される。受光部１ｉは、
互いに平行に配列される垂直方向に連続する複数のシフ
トレジスタからなり、これらのシフトレジスタの各ビッ
トが複数の受光画素を形成し、各受光画素に被写体映像
に対応して発生する情報電荷を蓄積する。蓄積部１ｓ
は、蓄積部１ｉの各シフトレジスタに連続する複数のシ
フトレジスタからなり、各シフトレジスタのビット数が
蓄積部１ｉのシフトレジスタのビット数に合わせて設定
され、蓄積部１ｉから転送される１画面分の情報電荷を
一時的に蓄積する。水平転送部１ｈは、蓄積部１ｓの複
数のシフトレジスタの各出力がそれぞれ各ビットに接続
される単一のシフトレジスタからなり、蓄積部１ｓに蓄
積される１画面分の情報電荷を１行単位で受け取り順次
出力する。そして、出力部１ｄは、電気的に独立した容
量及びその容量の電位変化を取り出すアンプからなり、
水平転送部１ｈから出力される情報電荷を１画素単位で
容量に受けて電圧値に変換し、画像信号Ｙ0(t)として出
力する。

【０００４】クロック発生回路２は、垂直クロック発生
部２ｖ、蓄積クロック発生部２ｓ、水平クロック発生部
２ｈ及び基板クロック発生部２ｂより構成される。垂直
クロック発生部２ｖは、垂直同期信号ＶＤに同期し、垂
直走査のブランキング期間内に撮像部１ｉの情報電荷を
素早く蓄積部１ｓへ転送する垂直クロックφvを撮像部
１ｉに供給する。蓄積クロック発生部２ｓは、垂直クロ
ックφvによって転送される情報電荷を蓄積部１ｓに取
り込むと共に、取り込んだ１画面分の情報電荷を水平同
期信号ＨＤに同期し、水平走査のブランキング期間内に
１行ずつ水平転送部１ｈへ転送する蓄積クロックφhを
蓄積部１ｓに供給する。水平クロック発生部２ｈは、水
平同期信号ＨＤに同期し、蓄積クロックφhに応答して
１行毎に取り込まれる情報電荷を順次出力部１ｄ側へ転
送する水平クロックφhを水平転送部１ｈに供給する。
また、水平クロック発生部２ｈでは、水平クロックφh
に同期して出力部１ｄの容量の情報電荷を排出するリセ
ットクロックφrが生成され、出力部１ｄに供給され
る。そして、基板クロック発生部２ｂは、垂直走査期間
の途中で所定の期間立ち上げられる基板クロックφbを
ＣＣＤ固体撮像素子１の撮像部１ｉでオーバーフローし
た電荷を吸収するドレイン領域に供給する。この基板ク
ロックφbは、撮像部１ｉに蓄積される情報電荷を排出
するためのものであり、基板クロックφbによる情報電
荷の排出動作が完了してから垂直クロックφvによる情
報電荷の転送動作が開始されるまでの期間Ｌが情報電荷
の蓄積時間となる。この基板クロックφbのタイミング
の変更によって、情報電荷の蓄積期間、即ち、シャッタ
速度の制御が可能になる。

【０００５】タイミング制御回路３は、垂直同期信号Ｖ
Ｄ及び水平同期信号ＨＤに基づいて、垂直走査に同期し
た垂直タイミング信号ＶＴ、垂直走査及び水平走査に同
期した蓄積タイミング信号ＳＴ及び水平走査に同期した
水平タイミング信号ＨＴを生成し、クロック発生回路２
の各部２ｖ、２ｓ、２ｈに供給する。また、後述するデ
ジタル信号処理回路６から供給される露光情報に基づい
て、排出タイミング信号ＢＴを生成し、クロック発生回
路２の基板クロック発生部２ｂに供給する。この排出タ
イミング信号ＢＴは、デジタル信号処理回路６から供給
される露光情報が、ＣＣＤ固体撮像素子１が過剰露光で
あることを示す場合にはタイミングを遅らせて情報電荷
の蓄積時間Ｌを短くし、逆に、露光不足であることを示
す場合にはタイミングを早めて情報電荷の蓄積時間を長
くするように生成される。これにより、ＣＣＤ固体撮像
素子１の露光状態が常に適正になるようにフィードバッ
ク制御が行われる。

【０００６】アナログ信号処理回路４は、ＣＣＤ固体撮
像素子１から出力される画像信号Ｙ0(t)を取り込み、サ
ンプルホールド、ＡＧＣ（自動利得制御）等の処理を施
し、所定のフォーマットに従う画像信号Ｙ1(t)として出
力する。例えば、サンプルホールド処理においては、基
準レベルと信号レベルとが一定の周期で交互に繰り返さ
れる画像信号Ｙ0(t)から、各レベルの差のみが取り出さ
れ、ＡＧＣ処理では、画像信号Ｙ1(t)の１画面内の平均
レベルを適正な範囲に納めるように画像信号Ｙ0(t)に対
する利得が調整される。Ａ／Ｄ変換回路５は、アナログ
信号処理回路４から出力される画像信号Ｙ1(t)をＣＣＤ
固体撮像素子１の出力動作に同期してデジタルデータに
変換し、ＣＣＤ固体撮像素子１の各受光画素に対応した
画像データＤ1(n)を生成する。そして、デジタル信号処
理回路６は、画像データＤ1(n)を取り込み、輪郭補正や
露光情報の生成、さらに、カラー撮像の場合には、色バ
ランスの制御やフィルタリング等の処理を施し、新たな
画像データＤ2(n)として出力する。この画像データＤ2
(n)は、Ａ／Ｄ変換回路によりアナログ値に変換されて
表示装置に転送されるか、あるいは、そのまま記録媒体
に記録される。

【０００７】図７は、受光画素でオーバーフローした過
剰な情報電荷を基板側に吸収させる縦型オーバーフロー
ドレイン構造のＣＣＤ固体撮像素子１の撮像部１ｉの断
面図であり、図８は、そのＸ−Ｘ線上のポテンシャルの
変化を示すプロファイル図である。Ｎ型の半導体基板１
１の表面領域に、Ｐ型の拡散領域（Ｐ−Ｗｅｌｌ領域）
１２が形成され、このＰ−Ｗｅｌｌ領域１２の表面にチ
ャネル領域となるＮ型の拡散層（埋込層）１３が形成さ
れる。この埋込層１３については、Ｐ−Ｗｅｌｌ領域１
２の表面で分離領域によって区画されて一方向に延在す
る。そして、絶縁膜１４を介して第１層のゲート電極１
５が一定の間隔で配置され、さらに、第１層のゲート電
極１５の間隙を被うようにして第２層のゲート電極１６
が配置される。各ゲート電極１５、１６には、例えば、
互いの位相差が９０゜となる４相の垂直クロックφvが
印加され、Ｎ型の導電型を示す半導体基板１１には基板
クロックφvが印加される。尚、Ｐ−Ｗｅｌｌ領域１２
はグランドレベルに固定され、垂直クロックφv及び基
板クロックφbの波高値、即ち、ゲート電極１５、１６
の電位及び半導体基板１１の電位がＰ−Ｗｅｌｌ領域１
２を基準に設定される。

【０００８】このような縦型オーバーフロードレイン構
造のＣＣＤ固体撮像素子１において、情報電荷を蓄積す
る際には、基板クロックφbを立ち下げた状態で固定し
ながら、４相の垂直クロックφvの内の１つ〜３つを立
ち上げた状態で固定し、ゲート電極１５、１６を選択的
にオンさせる。これにより、半導体基板１１内のゲート
電極１５、１６がオンしている部分には、図８に示すよ
うに、埋込層１３付近にポテンシャルの井戸が形成さ
れ、Ｐ−Ｗｅｌｌ領域１２付近に障壁が形成されるた
め、埋込層１３からＰ−Ｗｅｌｌ領域１２の表面にかけ
て情報電荷が蓄積されることになる。尚、垂直クロック
φvが立ち下げられたままでゲート電極１５、１６がオ
フしている領域には、埋込層１３付近にポテンシャルの
井戸は形成されず、受光画素を区画するポテンシャルの
障壁となる。

【０００９】ところで、縦型オーバーフロードレイン構
造の固体撮像素子１においては、ゲート電極１５、１６
の電位及び半導体基板１１の電位の制御によって蓄積部
１ｉの各受光画素の情報電荷を同時に排出させるシャッ
タ動作が可能になっている。即ち、縦型オーバーフロー
ドレイン構造のＣＣＤ固体撮像素子１においては、ゲー
ト電極１５、１６に印加する垂直クロックφvを全て立
ち下げて埋込層１３のポテンシャルを浅くしながら、基
板クロックφbを立ち上げて半導体基板１１側のポテン
シャルを深くすると、図８に破線で示すように、Ｐ−Ｗ
ｅｌｌ領域１２内のポテンシャルの障壁が消滅する。従
って、埋込層１３付近のポテンシャルの井戸内に蓄積さ
れた情報電荷は、ポテンシャルの勾配に沿って半導体基
板１１側に流れて排出されることになる。

【００１０】

【発明が解決しようとする課題】ところで、ＣＣＤ固体
撮像素子１の撮像部１ｉにおいては、同じチャネル領域
内で撮像時には情報電荷が蓄積され、読み出し時には情
報電荷が転送されるため、撮像時の電荷の蓄積能力と読
み出し時の電荷の転送能力とに差が生じる。即ち、撮像
時には、ゲート電極に一定電位を与えてポテンシャルを
固定しているため、ポテンシャルの変動の遅れの影響を
受けることなく、ゲート電極に印加された電位に応じた
量の情報電荷をチャネル領域内に蓄積することができ
る。これに対して、読み出し時には、ゲート電極に高い
周波数のクロックを与えてポテンシャルを絶えず変化さ
せいるため、ポテンシャルの変動の遅れが生じ、撮像時
と同じ電位をゲートに印加したとしても、撮像時と同じ
量の情報電荷をチャネル領域内に保持しておくことはで
きない。従って、読み出し時の転送能力が撮像時の蓄積
よりも小さくなり、撮像時に能力いっぱいの情報電荷が
蓄積されると、その電荷の一部が転送されずにチャネル
領域内に残されてしまう。このため、被写体の一部に明
るいスポット光があるような場合、転送されずにチャネ
ル内領域に残された電荷が垂直方向に隣接する受光画素
に広がって再生画面の画質を劣化させる原因となる。

【００１１】そこで本発明は、チャネル領域の電荷の蓄
積能力を撮像時と読み出し時とで等しくし、チャネル領
域内に情報電荷の転送残りが生じないようにすることを
目的とする。

【００１２】

【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、半導体基板の表面領域に一方向に延在するチャネル
領域が形成され、このチャネル領域に隣接して過剰電荷
を吸収するドレイン領域が形成される固体撮像素子の駆
動方法において、上記チャネル領域内にポテンシャルの
井戸及び障壁を形成し、所定の期間に上記チャネル領域
内に発生する情報電荷をポテンシャルの井戸に蓄積する
と共に、蓄積した情報電荷をポテンシャルの変化の作用
で上記チャネル領域に沿って転送する際、上記チャネル
領域と上記ドレイン領域との間に形成されるポテンシャ
ルの障壁を一時的に情報電荷の蓄積期間中よりも低くし
て上記チャネル領域内のポテンシャルの井戸の電荷の蓄
積許容量を制限した後、上記チャネル領域と上記ドレイ
ン領域との間に形成されるポテンシャルの障壁を情報電
荷の蓄積期間中と同程度の高さに復帰させて情報電荷の
転送を開始することにある。

【００１３】これにより、チャネル領域内のポテンシャ
ルの井戸に蓄積される情報電荷の内、制限された蓄積許
容量を越える分が転送前にドレイン領域に排出されるた
め、転送時にチャネル領域内に情報電荷が残されること
がなくなる。

【００１４】

【発明の実施の形態】図１は、本発明の固体撮像素子の
駆動方法を説明するタイミング図である。尚、この駆動
方法を採用する撮像装置の構成は、図４と同一である。
垂直クロックφv、蓄積クロックφs及び水平クロックφ
hは、図５と同一であり、固体撮像素子１の撮像部１ｉ
に発生する情報電荷が、垂直クロックφvで蓄積部１ｓ
へ転送され、蓄積クロックφsで蓄積部１ｓから水平転
送部１ｈへ転送されると共に、水平クロックφhで水平
転送部１ｈから出力部１ｄへ出力される。

【００１５】本発明の特徴とするところは、情報電荷の
蓄積期間の終わりの時点で、基板クロックφbを一時的
に立ち上げ、撮像部１ｉのチャネル領域内に蓄積される
情報電荷の量を制限した後、垂直クロックφvによって
撮像部１ｖから蓄積部１ｓに情報電荷を転送するように
したことにある。即ち、垂直クロックφvを情報電荷の
蓄積期間と同じように固定した状態で、基板クロックφ
bのみを立ち上げることにより、撮像部１ｉのチャネル
領域と過剰電荷吸収用のドレインとなる基板との間のポ
テンシャルの障壁を低くし、チャネル領域の情報電荷の
蓄積能力を制限するようにしている。そして、基板クロ
ックφbを立ち下げた後に垂直クロックφv及び蓄積クロ
ックφsを起動し、撮像部１ｉに蓄積された情報電荷を
蓄積部１ｓへ転送するようにしている。

【００１６】図２は、本発明の固体撮像素子の動作方法
を採用した際のポテンシャルの変化を示すプロファイル
図である。尚、このプロファイル図は、縦型オーバーフ
ロードレイン構造のＣＣＤ固体撮像素子のものであり、
図８と同一部分を示している。蓄積時には、基板クロッ
クφbが立ち下げられた状態で、垂直クロックφvが立ち
上げられており、図８と同様に、埋込層付近にポテンシ
ャルの井戸が形成され、Ｐ−Ｗｅｌｌ領域付近にポテン
シャルの障壁が形成される。このとき、チャネル領域の
情報電荷の蓄積能力は、埋込層内の最も深いポテンシャ
ルレベルとＰ−Ｗｅｌｌ領域内の最も浅いポテンシャル
レベルとの差で決定される。そこで、制限時に基板クロ
ックφbが一時的に立ち上げられて基板側のポテンシャ
ルが深くなると、図２に破線で示すように、Ｐ−Ｗｅｌ
ｌ領域内のポテンシャルも影響を受けて幾らか深くな
る。これに対して、ゲート電極に近い埋込層内のポテン
シャルは、基板クロックφbの影響を受けにくく、ほと
んど変化しない。このため、チャネル領域の情報電荷の
蓄積能力は、蓄積時に形成されるポテンシャルの障壁と
制限時に形成されるポテンシャルの障壁との差ｄの分だ
け制限時に小さくなり、制限時の蓄積能力を超えてチャ
ネル領域内に蓄積された情報電荷は基板側に排出され
る。従って、垂直クロックφvによって情報電荷を転送
する際には、チャネル領域内に蓄積される情報電荷の量
が制限されているため、情報電荷の転送残りが生じにく
くなる。

【００１７】ここで、制限時のポテンシャルの障壁の高
さは、基板側の電位（基板クロックφbの波高値）ある
いはＰ−Ｗｅｌｌ領域及び埋込層を含む半導体基板内の
不純物の濃度分布によって設定できる。そこで、制限時
に、チャネル領域の転送能力よりも少ない量の情報電荷
がチャネル領域内に残されるように設定すれば、情報電
荷の転送時の情報電荷の漏れを確実に防止することがで
きる。尚、基板側の電位によって制限量を設定する場合
には、基板クロックφbの波高値を３値とする必要があ
るため、基板内の不純物の濃度分布によって設定するこ
とが好ましい。

【００１８】以上の実施例においては、縦型オーバーフ
ロードレイン構造のＣＣＤ固体撮像素子を例に挙げて本
発明の駆動方法を説明したが、過剰な情報電荷をチャネ
ル領域に隣接する分離領域内に設けられるドレイン領域
に吸収させる横型オーバーフロードレイン構造のＣＣＤ
固体撮像素子に対しても同じタイミングを用いて採用で
きる。

【００１９】図３は、横型オーバーフロードレイン構造
のＣＣＤ固体撮像素子の撮像部の断面図であり、図４
は、本発明の駆動方法を適用したときのポテンシャルの
変化を示すプロファイル図である。Ｐ型の半導体基板２
１の表面領域に、選択酸化により形成される厚い酸化膜
からなるチャネル分離領域２２が形成され、このチャネ
ル分離領域２２の底部にＮ型の不純物が高濃度に注入さ
れたオーバーフロードレイン（ＯＦＤ）領域２３が形成
される。これらチャネル分離領域２２及びＯＦＤ領域２
３は、半導体基板２１の表面に沿って図面に垂直な方向
に延在して形成される。各チャネル分離領域２２の間に
は、転送チャネルとなるＮ型の埋込層２４が形成され、
この埋込層２４を被い、半導体基板２１上に絶縁膜２５
を介してゲート電極２６が形成される。尚、このゲート
電極２５は、図７に示す転送電極１５、１６と同様に、
転送チャネルを横切るようにして複数本が２層に配置さ
れる。ゲート電極２５には、垂直クロックφvが印加さ
れ、Ｎ型の導電型を示すＯＦＤ領域２３には基板クロッ
クφbが印加される。尚、半導体基板２１はグランドレ
ベルに固定され、垂直クロックφv及び基板クロックφb
の波高値、即ち、ゲート電極２５の電位及びＯＦＤ領域
２３の電位が半導体基板２１を基準に設定される。

【００２０】蓄積時には、基板クロックφbが立ち下げ
られた状態で、垂直クロックφvが立ち上げられてお
り、転送チャネル内にポテンシャルの井戸が形成され、
チャネル分離領域２２には、ポテンシャルの障壁が形成
される。また、ＯＦＤには、深いポテンシャルの井戸が
形成される。このとき、転送チャネルの情報電荷の蓄積
能力は、転送チャネル内の最も深いポテンシャルレベル
とチャネル分離領域２２内の最も浅いポテンシャルレベ
ルとの差によって決定される。そこで、制限時に基板ク
ロックφbが一時的に立ち上げられてＯＦＤ領域２３の
ポテンシャルが深くなると、図４に破線で示すように、
チャネル分離領域２２内のポテンシャルが影響を受けて
幾らか深くなる。これに対して、ＯＦＤ領域２３から離
れた転送チャネル内のポテンシャルは、基板クロックφ
bの影響を受けにくく、ほとんど変化しない。このた
め、チャネル領域の情報電荷の蓄積能力は、図２と同様
に、蓄積時に形成されるポテンシャルの障壁と制限時に
形成されるポテンシャルの障壁との差ｄの分だけ制限時
に小さくなる。従って、制限時の蓄積能力を超えてチャ
ネル領域内に蓄積された情報電荷が基板側に排出され、
読み出し時の転送動作で情報電荷の転送残りが生じにく
くなる。

【００２１】ここで、制限時のポテンシャルの障壁の高
さは、ＯＦＤ領域２３の電位（基板クロックφbの波高
値）あるいは転送チャネル内の不純物の濃度分布によっ
て設定される。そこで、制限時に、チャネル領域の転送
能力よりも少ない量の情報電荷がチャネル領域内に残さ
れるように設定すれば、情報電荷の読み出し時の情報電
荷の転送残りを防止することができる。尚、基板側の電
位によって制限量を設定する場合には、基板クロックφ
bの波高値を３値とする必要があるため、転送チャネル
の不純物の濃度分布によって設定することが好ましい。

【００２２】以上の実施例においては、フレーム転送方
式のＣＣＤ固体撮像素子を駆動する場合を例示したが、
１列のシフトレジスタに複数の受光画素が対応付けられ
たラインセンサを駆動する場合にも採用することができ
る。この場合、複数の受光画素からシフトレジスタの各
ビットに情報電荷を読み出した時点で、シフトレジスタ
に隣接して設けられるドレイン領域の電位を一時的に立
ち上げるようにすればよい。

【００２３】

【発明の効果】本発明によれば、ＣＣＤ固体撮像素子の
転送チャネルの実質的な電荷の蓄積能力を転送能力と同
等あるいはそれ以下とすることができ、所定の期間に転
送チャネルに蓄積した情報電荷を残すことなく転送する
ことができる。従って、一部に明るい部分を有する被写
体を撮像する場合でも、再生画面の画質が劣化するのを
防止できる。

【００２４】また、固体撮像素子の基板内の不純物の濃
度分布によってチャネル領域の蓄積能力の制限レベルを
設定すれば、固体撮像素子に各種のクロックを供給する
クロック発生回路の構成を変更する必要はない。従っ
て、従来の回路構成を用いながら、駆動タイミングの変
更のみによって本発明の駆動方法を撮像装置に採用する
ことができる。

【図面の簡単な説明】

【図１】本発明の固体撮像装置の駆動方法を説明するタ
イミング図である。

【図２】縦型オーバーフロードレイン構造の固体撮像素
子に本発明の駆動方法を適用したときのポテンシャルの
変化を示すプロファイル図である。

【図３】横型オーバーフロードレイン構造の固体撮像素
子の撮像部の構造を示す断面図である。

【図４】横型オーバーフロードレイン構造の固体撮像素
子に本発明の駆動方法を適用したときのポテンシャルの
変化を示すプロファイル図である。

【図５】フレーム転送方式の固体撮像素子を採用した撮
像装置の構成を示すブロック図である。

【図６】撮像装置の動作を説明するタイミング図であ
る。

【図７】縦型オーバーフロードレイン構造の固体撮像素
子の撮像部の構造を示す断面図である。

【図８】横型オーバーフロードレイン構造の固体撮像素
子のシャッタ動作時のポテンシャルの変化を示すプロフ
ァイル図である。

【符号の説明】

１ＣＣＤ固体撮像素子１ｉ撮像部１ｓ蓄積部１ｈ水平転送部１ｄ出力部２クロック発生回路２ｖ垂直クロック発生部２ｓ蓄積クロック発生部２ｈ水平クロック発生部２ｂ基板クロック発生部３タイミング制御回路４アナログ信号処理回路５Ａ／Ｄ変換回路６デジタル信号処理回路１１、２１半導体基板１２Ｐ−Ｗｅｌｌ領域１３、２４埋込層１４、２５絶縁膜１５、１６、２６ゲート電極２２選択酸化膜２３注入層

Claims

【特許請求の範囲】

【請求項１】半導体基板の表面領域に一方向に延在す
るチャネル領域が形成され、このチャネル領域に隣接し
て過剰電荷を吸収するドレイン領域が形成される固体撮
像素子の駆動方法において、上記チャネル領域内にポテ
ンシャルの井戸及び障壁を形成し、所定の期間に上記チ
ャネル領域内に発生する情報電荷をポテンシャルの井戸
に蓄積すると共に、蓄積した情報電荷をポテンシャルの
変化の作用で上記チャネル領域に沿って転送する際、上
記チャネル領域と上記ドレイン領域との間に形成される
ポテンシャルの障壁を一時的に情報電荷の蓄積期間中よ
りも低くして上記チャネル領域内のポテンシャルの井戸
の電荷の蓄積許容量を制限した後、上記チャネル領域と
上記ドレイン領域との間に形成されるポテンシャルの障
壁を情報電荷の蓄積期間中と同程度の高さに復帰させて
情報電荷の転送を開始することを特徴とする固体撮像素
子の駆動方法。
【請求項２】上記チャネル領域内のポテンシャルの井
戸及び障壁は、上記チャネル領域を被って上記半導体基
板上に形成される複数のゲート電極の電位で制御し、上
記チャネル領域と上記ドレイン領域との間のポテンシャ
ルの障壁は、上記ドレイン領域の電位で制御することを
特徴とする請求項１に記載の固体撮像素子の駆動方法。