JPH10200908A - 固体撮像装置 - Google Patents

固体撮像装置

Info

Publication number
JPH10200908A
JPH10200908A JP9003113A JP311397A JPH10200908A JP H10200908 A JPH10200908 A JP H10200908A JP 9003113 A JP9003113 A JP 9003113A JP 311397 A JP311397 A JP 311397A JP H10200908 A JPH10200908 A JP H10200908A
Authority
JP
Japan
Prior art keywords
horizontal
unit
clock
output
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9003113A
Other languages
English (en)
Inventor
Toru Watanabe
透 渡辺
Minoru Hamada
稔 浜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP9003113A priority Critical patent/JPH10200908A/ja
Priority to KR1019970067136A priority patent/KR19980070141A/ko
Priority to TW086119266A priority patent/TW366654B/zh
Priority to US09/004,210 priority patent/US20020033894A1/en
Publication of JPH10200908A publication Critical patent/JPH10200908A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/715—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using frame interline transfer [FIT]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H04N23/84—Camera processing pipelines; Components thereof for processing colour signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/133—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements including elements passing panchromatic light, e.g. filters passing white light
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/135—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Color Television Image Signal Generators (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【課題】 モザイク型カラーフィルタが装着されたイメ
ージセンサで、複数画素の情報電荷を合成して取り出せ
るようにする。 【解決手段】 イメージセンサ１１は、蓄積部１１ｓの
シフトレジスタが奇数列と偶数列とでビット数に差が設
けられ、蓄積部１１ｓから水平転送部１１ｈへ情報電荷
の転送過程で、奇数列の受光画素と偶数列の受光画素と
を振り分ける。イメージセンサ１１の出力部１１ｄで
は、水平クロックφhの２倍の周期のリセットクロック
φr1によって情報電荷の排出が行われることにより、情
報電荷が２画素ずつ合成される。奇数列と偶数列と画素
を振り分けるようにしたことで、水平転送部１１ｈに
は、同じ色成分に対応付けられた情報電荷が連続するた
め、２画素を合成した場合でも色成分が混ざり合うこと
はない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＣＣＤイメージセ
ンサを備えた固体撮像装置に関し、特に、イメージセン
サにモザイク型のカラーフィルタを装着してカラー撮像
を行う際の受光感度の向上に関する。
【０００２】
【従来の技術】ＣＣＤイメージセンサを用いるテレビカ
メラ等の撮像装置においては、所定のテレビジョン方式
に従う各種の同期信号に基づいて、イメージセンサの各
走査タイミングが設定される。例えば、ＮＴＳＣ方式の
場合、垂直走査期間が１／６０秒に設定され、さらに水
平走査期間が垂直走査期間の２／５２５に設定される。
これにより、１画面分の映像情報が１水平ライン単位で
連続する映像信号が出力される。
【０００３】図１０は、ＣＣＤイメージセンサを用いる
撮像装置の基本的な構成を示すブロック図で、図１１
は、その動作を説明するタイミング図である。フレーム
転送型のＣＣＤイメージセンサ１は、撮像部１ｉ、蓄積
部１ｓ、水平転送部１ｈ及び出力部１ｄより構成され
る。撮像部１ｉは、垂直方向に連続する互いに平行な複
数のＣＣＤシフトレジスタからなり、これらのシフトレ
ジスタの各ビットがそれぞれ受光画素を構成し、撮像期
間に発生する情報電荷をそれぞれ蓄積する。蓄積部１ｓ
は、撮像部１ｉのシフトレジスタに連続し、ビット数が
一致する複数のＣＣＤシフトレジスタからなり、これら
のシフトレジスタの各ビットに撮像部１ｉの各受光画素
から転送出力される情報電荷をそれぞれ一時的に蓄積す
る。水平転送部１ｈは、蓄積部１ｓの各シフトレジスタ
の出力が各ビットに結合されたＣＣＤシフトレジスタか
らなり、蓄積部１ｓから１水平ライン単位で転送出力さ
れる情報電荷を順次出力部１ｄ側へ転送する。出力部１
ｄは、水平転送部１ｈの出力側で情報電荷を受ける容量
を含み、水平転送部１ｈから転送出力される情報電荷を
受けて電荷量に応じた電圧値を出力する。ここで出力さ
れる電圧値の変化が画像信号Ｙ0(t)となる。
【０００４】駆動回路２は、フレームクロック発生部２
ｆ、垂直クロック発生部２ｖ、水平クロック発生部２
ｈ、リセットクロック発生部２ｒ及びサンプリングクロ
ック発生部２ｓより構成される。フレームクロック発生
部２ｆは、フレームシフトタイミング信号ＦＴに応答し
てフレームクロックφfを発生し、撮像部１ｉへ供給す
る。これにより、撮像部１ｉの各受光画素に蓄積される
情報電荷は、垂直走査期間毎に蓄積部１ｓへ高速転送さ
れる。垂直クロック発生部２ｖは、垂直同期信号ＶＴ及
び水平同期信号ＨＴに応答して垂直クロックφvを発生
し、蓄積部１ｓへ供給する。これにより、蓄積部１ｓで
は、撮像部１ｉから転送出力される情報電荷が取り込ま
れて一時的に蓄積されると共に、蓄積された情報電荷が
各水平走査期間に１水平ライン毎に水平転送部１ｈへ転
送される。水平クロック発生部２ｈは、水平同期信号Ｈ
Ｔに応答して水平転送クロックφhを発生し、水平転送
部１ｈへ供給する。これにより、１水平ライン毎に蓄積
部１ｓから水平転送部１ｈへ取り込まれた情報電荷は、
順次出力部１ｄ側へ転送出力される。リセットクロック
発生部２ｒは、水平クロック発生部２ｈの動作に同期し
て出力部１ｄの情報電荷を順次排出するリセットクロッ
クφrを発生し、出力部１ｄへ供給する。これにより、
水平転送部１ｈから出力部１ｄへ出力される情報電荷
は、１画素単位で排出されるようになる。そして、サン
プリングクロック発生部２ｓは、リセットクロック発生
部２ｒと同様に、水平クロック発生部２ｈの動作に同期
して出力１ｄから出力される画像信号Ｙ0(t)を順次サン
プリングするサンプリングクロックφsを発生し、後述
するサンプルホールド回路４へ供給する。
【０００５】タイミング制御回路３は、一定周期の基準
クロックＣＬＫに基づいて動作し、イメージセンサ１の
垂直走査及び水平走査の各タイミングを決定する垂直同
期信号ＶＴ及び水平同期信号ＨＴを発生し、駆動回路２
へ供給する。同時に、垂直同期信号ＶＴに一致する周期
でフレームシフトタイミング信号ＦＴを発生し、駆動回
路２へ供給する。このタイミング制御回路３では、イメ
ージセンサ１の露光状態を最適に保つようにするため、
撮像部１ｉに発生する情報電荷の量に対応して垂直走査
期間の途中で撮像部１ｉの情報電荷を排出させるシャッ
タ制御が行われる。即ち、シャッタ動作のタイミングを
早くすると、フレーム転送開始までの期間が長くなり、
撮像部１ｉでより長い期間情報電荷の蓄積が行われるよ
うになる。逆に、シャッタ動作のタイミングを遅くする
と、フレーム転送開始までの期間が短くなり、撮像部１
ｉでは短い期間に限って情報電荷の蓄積が行われるよう
になる。撮像部１ｉの情報電荷を排出するシャッタ動作
については、駆動回路２からイメージセンサ１に供給す
る駆動クロックの作用によって実行される。
【０００６】サンプルホールド回路４は、サンプリング
クロック発生部２ｓから供給されるサンプリングクロッ
クφsに応答して画像信号Ｙ0(t)をサンプリングするこ
とにより、信号レベルを維持する画像信号Ｙ1(t)を生成
する。通常、出力部１ｄにおいては、リセットクロック
φrに従うタイミングで容量の充放電が繰り返されるた
め、出力部１ｄから得られる画像信号Ｙ0(t)は、リセッ
トレベルと、情報電荷量に応じた信号レベルとが交互に
連続する。そこで、画像信号Ｙ0(t)の内、信号レベルの
みを取り出すようにサンプリングクロックφrの位相を
設定している。従って、出力部１ｄに蓄積される情報電
荷量に対応する信号レベルのみが連続する画像信号Ｙ1
(t)を得ることができる。
【０００７】分周回路５は、リセットクロックφrを分
周する第１の分周器５ａ及びサンプリングクロックφs
を分周する第２の分周器５ｂより構成される。この分周
回路５は、必要に応じてリセットクロックφr及びサン
プリングクロックφsを分周するものであり、出力部１
ｄのリセット動作を間欠的することにより、出力部１ｄ
で複数画素の情報電荷を混合できるようにしている。例
えば、図１２に示すように、水平クロックφhと同一の
周期で生成されるリセットクロックφr0及びサンプリン
グクロックφs0を１／２に分周し、周期が水平クロック
φhの２倍となったリセットクロックφr1及びサンプリ
ングクロックφs1を出力部１ｄ及びサンプルホールド回
路４へ供給するように構成される。周期が２倍となった
リセットクロックφr1では、出力部１ｉに２画素分の情
報電荷が蓄積される毎に情報電荷がリセットされること
から、約２倍のレベルの画像信号Ｙ0(t)を得ることがで
きる。
【０００８】イメージセンサ１の撮像部１ｉでは、一画
面分の情報電荷を蓄積する期間は最長で１垂直走査期間
となるが、イメージセンサ１が撮らえる被写体が暗い場
合、蓄積期間を最長に設定しても、露光不足を解消でき
ないことがある。このような場合に、分周回路５を動作
させ、出力部１ｄでの情報電荷のリセット動作を１／２
に間引くことにより、２画素分の情報電荷を１画素分と
して取り出すようにしている。従って、暗い被写体に対
しても、露光不足となることなく十分なレベルの画像信
号Ｙ1(t)を得られるようになる。
【０００９】
【発明が解決しようとする課題】撮像装置でカラー撮像
を行う場合、イメージセンサ１の撮像部１ｉに、各受光
画素を所定の色成分と対応させるカラーフィルタが装着
される。このカラーフィルタは、三原色またはその補色
が各受光画素に対応するセグメントに所定の順序で規則
的に割り当てられる。例えば、モザイクフィルタでは、
奇数行のセグメントに白Ｗ及び緑Ｇが交互に割り当てら
れ、偶数行のセグメントにシアンＣｙ及び黄Ｙｅが交互
に割り当てられる。
【００１０】イメージセンサ１の撮像部１ｉに上述のよ
うなカラーフィルタが装着されている場合、水平方向に
隣接する２画素が、互いに異なる色成分に対応付けられ
るため、隣接する受光画素に蓄積される情報電荷も互い
に異なる色成分を表すことになる。このため、２画素の
情報電荷を出力部で合成して画像信号Ｙ0(t)を得るよう
にすると、色成分が混合され、後の信号処理において全
ての色成分を正しく再生できないことがある。特に、モ
ザイクフィルタを用いたときには、その色成分の配列の
特性上、画像信号Ｙ1(t)の信号処理で色成分の分離が困
難になるという問題を有している。
【００１１】そこで本発明は、カラーフィルタが装着さ
れたイメージセンサに対して２画素の情報電荷を合成で
きるようにすることを目的とする。
【００１２】
【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、カラーフィルタの各セグメントにそれぞれ対応付け
られて行列配置される複数の受光画素が各列毎に複数の
垂直転送部に結合され、この複数の垂直転送部の各出力
が水平転送部の各ビットに結合されると共に、この水平
転送部の出力電荷量が出力部で電圧値に変換されて出力
される固体撮像素子と、上記複数の受光画素に発生する
情報電荷を上記複数の垂直転送部へ転送した後、上記複
数の垂直転送部から１水平ライン毎に上記水平転送部へ
転送し、さらに上記水平転送部から上記出力部へ転送す
ると共に、上記出力部に蓄積される情報電荷を上記水平
転送部の転送動作に同期して排出する駆動回路と、上記
出力部から出力される電圧値を上記駆動回路の排出動作
に同期して取り出す検出回路と、を備え、上記駆動回路
は、上記固体撮像素子に対して、上記複数の垂直転送部
の奇数列と偶数列とで上記水平転送部へ交互に情報電荷
を転送すると共に、上記出力部の排出動作の周期を上記
水平転送部の転送動作の周期の整数倍に設定して、上記
出力部に複数画素分の情報電荷を蓄積して電圧値を出力
することにある。
【００１３】本発明によれば、固体撮像素子の各受光画
素が１列おきに同一の色成分に対応付けられていると
き、垂直転送部から水平転送部への転送を１列おきに行
うようにしたことで、垂直転送部には、同じ色成分に対
応付けられた情報電荷が同時に転送されるようになる。
従って、水平転送部の出力側で、色成分を混合させるこ
となく２画素以上の情報電荷が合成される。
【００１４】
【発明の実施の形態】図１は、本発明の固体撮像装置の
構成を示すブロック図で、図２は、本発明の固体撮像装
置に用いられるイメージセンサ１１に装着されるモザイ
ク型のカラーフィルタの構成を示す平面図である。フレ
ーム転送型のＣＣＤイメージセンサ１１は、図１０と同
様に、撮像部１１ｉ、蓄積部１１ｓ、水平転送部１１ｈ
及び出力部１１ｄより構成される。撮像部１１ｉは、垂
直方向に連続する互いに平行な複数のＣＣＤシフトレジ
スタからなり、これらのシフトレジスタの各ビットがそ
れぞれ受光画素を構成し、撮像期間に発生する情報電荷
をそれぞれ蓄積する。蓄積部１１ｓは、撮像部１１ｉの
シフトレジスタに連続し、ビット数が一致する複数のＣ
ＣＤシフトレジスタからなり、これらのシフトレジスタ
の各ビットに撮像部１１ｉの各受光画素から転送出力さ
れる情報電荷をそれぞれ一時的に蓄積する。この蓄積部
１１ｓのシフトレジスタは、偶数列で水平転送部１１ｈ
に接続される側が１ビットだけ多くなるように形成され
る。水平転送部１１ｈは、蓄積部１１ｓの各シフトレジ
スタの出力が各ビットに結合されたＣＣＤシフトレジス
タからなり、蓄積部１１ｓから転送出力される情報電荷
を順次出力部１１ｄ側へ転送する。この水平転送部１ｈ
のシフトレジスタは、１ビットに撮像部１１ｉ及び蓄積
部１１ｓのシフトレジスタの２列が対応付けられる。出
力部１１ｄは、水平転送部１１ｈの出力側で情報電荷を
受ける容量を含み、水平転送部１１ｈから転送出力され
る情報電荷を受けて電荷量に応じた電圧値を出力する。
【００１５】このイメージセンサ１１の撮像部１１ｉに
は、図２に示すようなモザイク型のカラーフィルタが装
着される。このカラーフィルタは、撮像部１１ｉの各受
光画素に対応するように複数のセグメントＣに分割さ
れ、各セグメントＣが、所定の色成分に対応付けられ
る。例えば、白（Ｗ）、緑（Ｇ）、黄（Ｙｅ）及びシア
ン（Ｃｙ）の４種類の色成分を用いたとき、Ｗ及びＧが
奇数行のセグメントＣに交互に対応付けられ、Ｙｅ及び
Ｃｙが偶数行のセグメントＣに交互に対応付けられる。
従って、奇数行の受光画素には、各列毎にＷ成分に対応
する情報電荷とＧ成分に対応する情報電荷とが交互に蓄
積され、偶数行の受光画素には、各列毎にＹｅ成分に対
応する情報電荷とＣｙ成分に対応する情報電荷とが交互
に蓄積される。
【００１６】駆動回路１２は、フレームクロック発生部
１２ｆ、垂直クロック発生部１２ｖ、補助クロック発生
部１２ｕ、水平クロック発生部１２ｈ、リセットクロッ
ク発生部１２ｒ及びサンプリングクロック発生部１２ｓ
より構成される。フレームクロック発生部１２ｆは、フ
レームシフトタイミング信号ＦＴに応答してフレームク
ロックφfを発生し、撮像部１１ｉへ供給する。これに
より、撮像部１ｉの各受光画素に蓄積される情報電荷
は、各垂直走査期間毎に蓄積部１ｓへ高速転送される。
このフレームクロック発生部１２ｆは、図１０の駆動回
路２と同一である。垂直クロック発生部１２ｖは、垂直
同期信号ＶＴ及び水平同期信号ＨＴに応答して垂直クロ
ックφvを発生し、蓄積部１１ｓへ供給する。補助クロ
ック発生部１２ｕは、水平同期信号ＨＴに応答し、垂直
クロックφhの１／２の周期の補助クロックφuを発生
し、蓄積部１１ｓの出力端部で偶数列に余分に設けられ
るビットへ供給する。これにより、蓄積部１１ｓでは、
撮像部１１ｉから転送出力される情報電荷が取り込まれ
て一時的に蓄積されると共に、その情報電荷が水平走査
期間の１／２の期間毎に、奇数列と偶数列とで交互に１
／２ラインずつに水平転送部１１ｈへ転送される。
【００１７】水平クロック発生部１２ｈは、水平同期信
号ＨＴに応答して水平転送クロックφhを発生し、水平
転送部１１ｈへ供給する。水平転送部１１ｈは、シフト
レジスタのビット数が１／２に縮小されているため、こ
の水平転送部１１ｈに取り込まれた情報電荷は、水平走
査期間の１／２の期間で出力部１１ｄへの転送出力が完
了する。このような１／２の画素数の情報電荷の転送出
力が、１水平走査期間の間に２回繰り返されることによ
り、１行分の情報電荷の転送出力が完了する。リセット
クロック発生部１２ｒは、水平クロック発生部１２ｈの
動作に同期して出力部１ｄの情報電荷を順次排出するリ
セットクロックφrを発生し、出力部１１ｄへ供給す
る。これにより、水平転送部１１ｈから出力部１１ｄへ
出力される情報電荷は、１画素単位で排出されるように
なる。そして、サンプリングクロック発生部１２ｓは、
リセットクロック発生部１２ｒと同様に、水平クロック
発生部１２ｈの動作に同期して出力１１ｄから出力され
る画像信号Ｙ0(t)を順次サンプリングするサンプリング
クロックφsを発生し、後述するサンプルホールド回路
１４へ供給する。
【００１８】図２に示すようなモザイク型のカラーフィ
ルタがイメージセンサ１１の撮像部１１ｉに接続されて
いる場合、蓄積部１１ｓから水平転送部１１ｓへ１列お
きに（奇数列と偶列とを別々に）情報電荷を転送する
と、同じ色成分が水平走査期間の１／２の期間連続する
ようになる。タイミング制御回路１３は、イメージセン
サ１１の垂直走査及び水平走査の各タイミングを決定す
る垂直同期信号ＶＴ及び水平同期信号ＨＴを発生し、さ
らに、垂直同期信号ＶＴに一致する周期でフレーム転送
タイミング信号ＦＴを発生し、それぞれ駆動回路１２へ
供給する。このタイミング制御回路１３は、図１０に示
すタイミング制御回路３と同一である。
【００１９】サンプルホールド回路１４は、サンプリン
グクロック発生部１２ｓから供給されるサンプリングク
ロックφsに応答してイメージセンサ１１から出力され
る画像信号Ｙ0(t)をサンプリングする。通常、出力部１
１ｄでは、リセットクロックφrに従うタイミングで容
量の充放電が繰り返されるため、出力部１１ｄから得ら
れる画像信号Ｙ0(t)は、リセットレベルと、情報電荷量
に応じた信号レベルとが交互に連続する。そこで、画像
信号Ｙ0(t)の内、信号レベルのみを取り出すようにサン
プリングクロックφrの位相を設定している。従って、
出力部１ｄに蓄積される情報電荷量に対応する信号レベ
ルのみが連続する画像信号Ｙ1(t)を得ることができる。
【００２０】分周回路１５は、リセットクロックφrを
分周する第１の分周器１５ａ及びサンプリングクロック
φsを分周する第２の分周器１５ｂより構成される。こ
の分周回路１５は、リセットクロックφr及びサンプリ
ングクロックφsをそれぞれ同じ比率で分周するもので
あり、出力部１ｄのリセット動作を間欠的にすることに
より、出力部１ｄで複数の画素の情報電荷を混合できる
ようにしている。例えば、水平クロックφhと同一の周
波数で生成されるリセットクロックφr0及びサンプリン
グクロックφs0を１／２に分周し、周期が水平クロック
φhの２倍となったリセットクロックφr1及びサンプリ
ングクロックφs1を出力部１ｄ及びサンプルホールド回
路４へ供給するように構成される。また、各分周器１５
ａ、１５ｂは、１垂直動作期間毎に反転するフレーム識
別信号ＦＬＤに従い、各垂直走査期間で分周動作のタイ
ミングを１クロック周期ずつずらす。これにより、出力
部１１ｄで合成される画素の組み合わせが、各垂直走査
期間で１画素ずつずれるようになり、画素合成による解
像度の劣化が最小となるようにしている。
【００２１】図３は、イメージセンサ１１の蓄積部１１
ｓと水平転送部１１ｈとの接続部の構造の一例を示す平
面図である。複数の垂直転送チャネル２１ａ、２１ｂ
が、分離領域２２により区画され、垂直方向（転送方
向）に互いに平行に延在する。垂直転送チャネル２１
ａ、２１ｂの出力端には、各垂直転送チャネル２１ａ、
２１ｂに連続する水平転送チャネル２３が、分離領域２
４により区画され、水平方向に延在する。複数の垂直転
送チャネル２１ａ、２１ｂ上には、２層構造を有する複
数の転送電極２５ａ〜２５ｄが、各列で共通となるよう
に水平方向に延在し、それぞれ絶縁された状態で互いに
平行に配置される。これらの転送電極２５ａ〜２５ｄに
は、４相の垂直クロックφv1〜φv4が印加される。水平
転送チャネル２３上には、２層構造を有する複数の転送
電極２６ａ、２６ｂが、垂直方向に延在して配置され
る。これらの転送電極２６ａ、２６ｂは、隣り合う２本
が共通に接続され、２相の水平クロックφh1、φh2が印
加される。この転送電極２６ａ、２６ｂの内、下層側
は、垂直転送チャネル２１ａ、２１ｂと水平転送チャネ
ル２３との接続部分を被うように、垂直転送チャネル２
１ａ、２１ｂ側まで延在されている。さらに、奇数列の
垂直転送チャネル２１ａと水平転送チャネル２３との接
続部分は、偶数列よりも１ビット分長く形成され、その
接続部分も転送電極２６ａにより被うようにしている。
【００２２】垂直転送チャネル２１ａ、２１ｂの出力側
（水平転送チャネル２３側）には、２層構造を有する補
助転送電極２７ａ〜２７ｄが形成される。下層側の補助
転送電極２７ｂ、２７ｄは、偶数列の垂直転送チャネル
２１ｂ上にのみ設けられる。また、上層側の補助転送電
極２７ａ、２７ｃは、全ての垂直転送チャネル２１ａ、
２１ｂを横切って配置されるが、奇数列の垂直転送チャ
ネル２１ａ上では、転送電極２６ａに重なり、偶数列の
垂直転送チャネル２１ｂに対してのみ作用する。そし
て、これらの補助転送電極２７ａ〜２７ｄには、４相の
補助クロックφu1〜φu4が印加される。これにより、補
助転送電極２７ａ〜２７ｄは、偶数列の垂直転送チャネ
ル２１ｂの出力端で１ビット分の補助ビットを形成し、
蓄積部１１ｓから水平転送部１１ｈへ情報電荷が転送さ
れる過程で、偶数列の垂直転送チャネル２１ｂで１画素
分の情報電荷を一時的に蓄積できるようになる。
【００２３】図４及び図５は、図３に示す固体撮像素子
の動作を説明するタイミング図であり、図４は水平走査
周期の動作、図５は水平クロック周期の動作をそれぞれ
示している。尚、実際には、垂直クロックφv及び補助
クロックφuが４相であり、水平クロックφhが２相であ
るが、図面上では代表クロックのみを示している。図４
に示すように、垂直クロックφvは、水平同期信号ＨＴ
に従う周期で転送電極２５ａ〜２５ｄをクロックキング
し、垂直転送チャネル２１ａ、２１ｂ内の情報電荷を１
水平走査期間に１画素ずつ垂直方向へ転送する。補助ク
ロックφuは、垂直クロックφvの１／２の周期を有し、
水平同期信号ＨＴの１／２の周期で補助転送電極２７ａ
〜２７ｄをクロックキングする。補助転送電極２７ａ〜
２７ｄは、偶数列の垂直転送チャネル２１ｂに対しての
み有効に作用するため、偶数列の垂直転送チャネル２１
ｂ内の情報電荷が、出力端部で１水平走査期間に２画素
ずつ垂直方向へされる。このとき、転送電極２５ａ〜２
５ｄ部分から補助転送電極２７ａ〜２７ｄ部分へは、１
水平走査期間に１画素の情報電荷しか転送されないた
め、実際に補助転送電極２７ａ〜２７ｄ部分では、１画
素おきに空転送となる。従って、奇数列の垂直転送チャ
ネル２１ａと偶数列の垂直転送チャネル２１ｂとでは、
１／２垂直走査期間だけずれたタイミングで１画素の情
報電荷が水平転送チャネル２３へ転送される。
【００２４】水平クロックφhは、垂直クロックφv及び
補助クロックφuに対応して起動し、転送電極２６ａ、
２６ｂを水平走査周期よりも十分に短い周期でクロッキ
ングする。この水平クロックφhの周期は、水平転送チ
ャネル２３内にある情報電荷を１／２水平走査期間に全
て転送出力でき、且つ、一定のブランキング期間を確保
できるように設定される。これにより、各水平走査期間
の前半期間に、奇数列の垂直転送チャネル２１ａからの
情報電荷が転送出力され、後半期間に、偶数列の垂直転
送チャネル２１ｂからの情報電荷が転送出力される。
【００２５】図５に示すように、リセットクロックφ0r
は、水平クロックφhに同期し、水平転送周期に一致す
る周期で、イメージセンサ１１の出力部１１ｄに蓄積さ
れる情報電荷を排出させる。分周リセットクロックφr1
は、リセットクロックφr0を１／２に分周して生成さ
れ、水平転送周期の２倍の周期で、イメージセンサ１１
の出力部１１ｄに蓄積される情報電荷を排出する。イメ
ージセンサ１１の出力部１１ｄには、この分周リセット
クロックφr1が供給される。これにより、イメージセン
サ１１の出力部では、２画素分の情報電荷が同時に蓄積
されるようになり、出力される画像信号Ｙ0(t)は、分周
リセットクロックφr1で指定されるリセット期間の後、
２段階で信号レベルを変化させる。
【００２６】サンプリングクロックφs0は、リセットク
ロックφr0と同一周期で、リセットクロックφr0のリセ
ット期間の直前にサンプリングタイミングを有し、サン
プルホールド回路１４で画像信号Ｙ0(t)の信号レベルを
サンプリングする。分周サンプリングクロックφs1は、
サンプリングクロックφs0を１／２に分周して生成さ
れ、サンプルホールド回路１４において、画像信号Ｙ0
(t)をサンプリングクロックφs0の２倍の周期でサンプ
リングする。画像信号Ｙ0(t)を受けるサンプルホールド
回路１４には、この分周サンプリングクロックφs1が供
給される。これにより、分周リセットクロックφr1で指
定されるリセット期間の後に２段階で信号レベルを変化
させる画像信号Ｙ0(t)の信号レベルがサンプリングさ
れ、信号レベルが２クロック期間（水平クロックφhの
２周期分）維持される画像信号Ｙ1(t)が生成される。
【００２７】上述のイメージセンサ１１では、図２に示
すようなモザイク型のカラーフィルタが装着されている
場合、各色成分が各水平走査期間の１／２の期間毎に連
続するようになる。例えば、Ｗ成分及びＧ成分が交互に
対応付けられる奇数行の受光画素に対応する画像信号Ｙ
0(t)は、図６に示すように、水平走査期間の前半期間で
Ｗ成分が連続し、後半期間でＧ成分が連続する。また、
Ｃｙ成分及びＹｅ成分が交互に対応付けられる偶数行の
受光画素に対応する画像信号Ｙ0(t)は、図６に示すよう
に、水平走査期間の前半期間でＣｙ成分が連続し、後半
期間でＹｅ成分が連続する。これにより、水平方向で２
画素の情報電荷を合成したとしても、異なる色成分が互
いに混ざり合うことはなく、信号処理回路で適切な処理
を行うことができる。
【００２８】ところで、２画素の情報電荷を合成して画
像信号Ｙ0(t)を取り出すようにした場合、水平方向の解
像度が、画素を合成しない場合に比べて１／２となるた
め、画質の劣化は避けられない。そこで、情報電荷を合
成する２画素の組み合わせを垂直走査期間毎に反転させ
るようにして、擬似的なインタレース駆動とし、画質の
劣化を最小限にすることが考えられる。
【００２９】図７は、情報電荷を合成する２画素を奇数
番目の垂直走査期間（奇数フレーム）と偶数番目の垂直
走査期間（偶数フレーム）とで反転させるようにしたと
きの動作を説明するタイミングである。分周リセットク
ロックφr1は、図７に示すように、奇数フレームと偶数
フレームとで分周のタイミング、即ち、パルスを間引く
タイミングが１クロック期間ずれて設定される。同様
に、分周サンプリングクロックφs1も、図７に示すよう
に、奇数フレームと偶数フレームとで分周のタイミング
が１クロック期間ずれて設定される。従って、分周リセ
ットクロックφr1及び分周サンプリングクロックφs1
は、リセットクロックφr0及びサンプリングクロックφ
s0に対して２倍の周期を有し、奇数フレームと偶数フレ
ームとで互いに１／２周期の位相差を有する。このよう
な分周リセットクロックφr1及び分周サンプリングクロ
ックφs1により画像信号Ｙ1(t)を得るようにすれば、イ
メージセンサ１１の出力部１１ｄで合成される２画素の
組み合わせが、奇数フレームと偶数フレームとで反転す
るようになる。
【００３０】図２に示すようなカラーフィルタがイメー
ジセンサ１１に装着された場合を考えると、１画素おき
に情報電荷が合成される２画素の組み合わせは、図８に
破線で示すように、奇数フレームと偶数フレームとで反
転するようになる。即ち、Ｇ成分のみを考えると、奇数
フレームで４ｎ列（ｎ：整数）と４ｎ＋２列とが合成さ
れるのに対して、偶数フレームでは４ｎ−２列と４ｎ列
とが合成されるようになる。この規則は、全ての色成分
で成立する。従って、イメージセンサ１１で水平方向に
擬似的なインタレース走査が行われるようになり、水平
方向の解像度の劣化を低減することができる。
【００３１】尚、情報電荷を合成する２画素の組み合わ
せの反転は、垂直走査期間単位で行うようにする他、水
平走査期間単位で行うようにしてもよい。即ち、図９に
示すように、２行毎に合成する２画素の組み合わせを反
転させることにより、同じ色成分に着目すれば、１行毎
に合成する２画素の組み合わせが反転するようになる。
この場合も、イメージセンサ１１が、水平方向に擬似的
にインタレース走査されることになるため、図８の場合
と同様に、水平方向の解像度の劣化を低減することがで
きる。また、垂直走査期間単位での組み合わせの反転と
水平走査期間単位での組み合わせの反転とを組み合わせ
ることにより、さらなる効果を期待できる。
【００３２】以上の実施の形態においては、情報電荷を
２画素単位で合成する場合を例示したが、３画素以上の
情報電荷を合成するようにしてもよい。この場合、リセ
ットクロックφr0及びサンプリングクロックφs0から分
周リセットクロックφr1及び分周サンプリングクロック
φs1を得る際の分周比率を変更することで容易に対応可
能である。
【００３３】
【発明の効果】本発明によれば、モザイク型のカラーフ
ィルタを装着したイメージセンサでも、水平方向に２画
素の情報電荷を合成して取り出すようにすることができ
る。この際、色成分の混合がないため、出力される画像
信号に対する信号処理が的確に施される。
【００３４】従って、カラー撮像において、撮像装置の
感度を高くすると同時に、感度向上に伴う解像度の低下
を抑圧することで、高感度で且つ解像度の高い撮像装置
を実現することができる。
【図面の簡単な説明】
【図１】本発明の固体撮像装置の構成を示すブロック図
である。
【図２】モザイク型のカラーフィルタの構成を示す平面
図である。
【図３】イメージセンサの蓄積部と水平転送部との接続
部分の構造の一例を示す平面図である。
【図４】本発明の固体撮像装置の第１の動作を説明する
タイミング図である。
【図５】本発明の固体撮像装置の第２の動作を説明する
タイミング図である。
【図６】モザイク型のカラーフィルタが装着されたイメ
ージセンサから出力される画像信号の色成分の配列を示
すタイミング図である。
【図７】本発明の固体撮像装置の第３の動作を説明する
タイミング図である。
【図８】２画素の情報電荷を合成する際の組み合わせの
第１の状態を示す模式図である。
【図９】２画素の情報電荷を合成する際の組み合わせの
第２の状態を示す模式図である。
【図１０】従来の固体撮像装置の構成を示すブロック図
である。
【図１１】従来の固体撮像装置の第１の動作を説明する
タイミング図である。
【図１２】従来の固体撮像装置の第２の動作を説明する
タイミング図である。
【符号の説明】
１、１１ イメージセンサ １ｉ、１１ｉ 撮像部 １ｓ、１１ｓ 蓄積部 １ｈ、１１ｈ 水平転送部 １ｄ、１１ｄ 出力部 ２、１２ 駆動回路 ２ｆ、１２ｆ フレームクロック発生部 ２ｖ、１２ｖ 垂直クロック発生部 ２ｈ、１２ｈ 水平クロック発生部 ２ｒ、１２ｒ リセットクロック発生部 ２ｓ、１２ｓ サンプリングクロック発生部 ３、１３ タイミング制御回路 ４、１４ サンプルホールド回路 ５、１５ 分周回路 １２ｕ 補助クロック発生部 ２１ａ、２１ｂ 垂直転送チャネル ２２、２４ チャネル分離領域 ２３ 水平転送チャネル ２５ａ〜２５ｄ、２６ａ、２６ｂ 転送電極 ２７ａ〜２７ｄ 補助電極

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 カラーフィルタの各セグメントにそれぞ
    れ対応付けられて行列配置される複数の受光画素が各列
    毎に複数の垂直転送部に結合され、この複数の垂直転送
    部の各出力が水平転送部の各ビットに結合されると共
    に、この水平転送部の出力電荷量が出力部で電圧値に変
    換されて出力される固体撮像素子と、上記複数の受光画
    素に発生する情報電荷を上記複数の垂直転送部へ転送し
    た後、上記複数の垂直転送部から１水平ライン毎に上記
    水平転送部へ転送し、さらに上記水平転送部から上記出
    力部へ転送すると共に、上記出力部に蓄積される情報電
    荷を上記水平転送部の転送動作に同期して排出する駆動
    回路と、上記出力部から出力される電圧値を上記駆動回
    路の排出動作に同期して取り出す検出回路と、を備え、
    上記駆動回路は、上記固体撮像素子に対して、上記複数
    の垂直転送部の奇数列と偶数列とで上記水平転送部へ交
    互に情報電荷を転送すると共に、上記出力部の排出動作
    の周期を上記水平転送部の転送動作の周期の整数倍に設
    定して、上記出力部に複数画素分の情報電荷を蓄積して
    電圧値を出力することを特徴とする固体撮像装置。
  2. 【請求項２】 上記駆動回路は、垂直走査及び水平走査
    される上記固体撮像素子の各垂直走査期間あるいは各水
    平走査期間に、上記出力部の排出動作のタイミングを上
    記水平転送部の転送動作の１周期分ずつずらすことを特
    徴とする請求項１に記載の固体撮像装置。
  3. 【請求項３】 上記駆動回路は、一定周期の基準クロッ
    クに基づいて動作し、上記垂直転送部の情報電荷を水平
    走査周期で１水平ライン毎に上記水平転送部へ転送する
    垂直クロックを発生する垂直クロック発生部と、上記垂
    直クロック発生部に同期して上記水平転送部の情報電荷
    を出力部へ転送する水平クロックを発生する水平クロッ
    ク発生部と、上記水平クロック発生部に同期して上記出
    力部の情報電荷を排出するリセットクロックを発生する
    リセットクロック発生部と、上記リセットクロックを１
    ／ｎ（ｎ：整数）に分周して上記出力部へ供給する分周
    回路と、を含むことを特徴とする請求項１に記載の固体
    撮像装置。
  4. 【請求項４】 上記駆動回路は、さらに、上記リセット
    クロック発生部の動作に対して一定の位相差を維持して
    上記検出回路で上記出力部の出力電圧値を取り込むサン
    プリングクロックを発生するサンプリングクロック発生
    部と、上記サンプリングクロックを１／ｎ（ｎ：整数）
    に分周して上記検出部へ供給する分周回路と、を含むこ
    とを特徴とする請求項３に記載の固体撮像装置。
JP9003113A 1997-01-10 1997-01-10 固体撮像装置 Pending JPH10200908A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9003113A JPH10200908A (ja) 1997-01-10 1997-01-10 固体撮像装置
KR1019970067136A KR19980070141A (ko) 1997-01-10 1997-12-09 고체 촬상 장치
TW086119266A TW366654B (en) 1997-01-10 1997-12-19 Solid image sensing device
US09/004,210 US20020033894A1 (en) 1997-01-10 1998-01-08 Solid state imaging apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9003113A JPH10200908A (ja) 1997-01-10 1997-01-10 固体撮像装置

Publications (1)

Publication Number Publication Date
JPH10200908A true JPH10200908A (ja) 1998-07-31

Family

ID=11548304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9003113A Pending JPH10200908A (ja) 1997-01-10 1997-01-10 固体撮像装置

Country Status (4)

Country Link
US (1) US20020033894A1 (ja)
JP (1) JPH10200908A (ja)
KR (1) KR19980070141A (ja)
TW (1) TW366654B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7421091B2 (en) 2003-05-20 2008-09-02 Nissan Motor Co., Ltd. Image-capturing apparatus

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4616429B2 (ja) * 1999-01-29 2011-01-19 富士フイルム株式会社 画像処理装置
US6972794B1 (en) 1999-06-15 2005-12-06 Micron Technology, Inc. Dual sensitivity image sensor
US7046283B1 (en) * 2000-10-11 2006-05-16 Dalsa, Inc. Arrangements of clock line drivers
KR100374647B1 (ko) * 2001-03-26 2003-03-03 삼성전자주식회사 촬상 소자의 고속 촬상 방법 및 고속 촬상 제어 장치
JP2006050128A (ja) * 2004-08-03 2006-02-16 Sanyo Electric Co Ltd 固体撮像装置及びその制御方法
JP2006352723A (ja) * 2005-06-20 2006-12-28 Eastman Kodak Co 撮像装置、撮像システムおよび同期方法
JP4740781B2 (ja) * 2006-03-30 2011-08-03 富士フイルム株式会社 固体撮像装置
JP4458113B2 (ja) * 2007-05-02 2010-04-28 ソニー株式会社 データ転送回路、固体撮像素子、およびカメラシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7421091B2 (en) 2003-05-20 2008-09-02 Nissan Motor Co., Ltd. Image-capturing apparatus

Also Published As

Publication number Publication date
US20020033894A1 (en) 2002-03-21
TW366654B (en) 1999-08-11
KR19980070141A (ko) 1998-10-26

Similar Documents

Publication Publication Date Title
US4831453A (en) Solid-state imaging device having high-speed shutter function and method of realizing high-speed function in solid-state imaging device
JPH09154069A (ja) 撮像装置
JPH10200908A (ja) 固体撮像装置
KR100433770B1 (ko) 고체 촬상 소자 및 그 구동 방법
JP4078741B2 (ja) 固体撮像装置およびその駆動方法並びにカメラシステム
KR100347494B1 (ko) 고체 촬상 장치
KR100525690B1 (ko) 촬상 장치
JPH08242410A (ja) 電子カメラの順次走査センサからインタレースされた画像を作成する電子カメラ
JPH11146408A (ja) 固体撮像装置及びその電荷読み出し方法
US20030146996A1 (en) Imaging apparatus
JP3485745B2 (ja) 固体撮像装置
JP3485746B2 (ja) 固体撮像装置
US6785027B1 (en) Method for driving a CCD solid-state imaging device
JP2966740B2 (ja) 固体撮像素子及びその駆動方法
JP3244444B2 (ja) 固体撮像装置
JP2005191943A (ja) 固体撮像装置およびこれを備えたカメラ
JP3392607B2 (ja) 固体撮像素子の駆動方法
JP2931531B2 (ja) 固体撮像装置
JP3970069B2 (ja) 撮像装置
JP4118068B2 (ja) 撮像装置
JP2001145025A (ja) 固体撮像装置およびその駆動方法
JP3515191B2 (ja) 固体撮像素子の駆動方法
JP3970068B2 (ja) 撮像装置
JP3239029B2 (ja) 固体撮像装置
JP4347981B2 (ja) 固体撮像素子の駆動方法