KR100433770B1 - 고체 촬상 소자 및 그 구동 방법 - Google Patents
고체 촬상 소자 및 그 구동 방법 Download PDFInfo
- Publication number
- KR100433770B1 KR100433770B1 KR10-2002-0027044A KR20020027044A KR100433770B1 KR 100433770 B1 KR100433770 B1 KR 100433770B1 KR 20020027044 A KR20020027044 A KR 20020027044A KR 100433770 B1 KR100433770 B1 KR 100433770B1
- Authority
- KR
- South Korea
- Prior art keywords
- horizontal
- information
- bits
- information charges
- bit
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 13
- 238000003384 imaging method Methods 0.000 claims description 40
- 238000007599 discharging Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000005571 horizontal transmission Effects 0.000 description 9
- 238000005070 sampling Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 239000003086 colorant Substances 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 230000005570 vertical transmission Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000037433 frameshift Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
- H04N25/445—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by skipping some contiguous pixels within the read portion of the array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
- H04N25/447—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by preserving the colour pattern with or without loss of information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/72—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using frame transfer [FT]
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Color Television Image Signal Generators (AREA)
Abstract
복수의 수광 화소에서 발생한 정보 전하를 수평 방향으로 씨닝한다.
배출부(11t)는 수평 전송부(11h)에서 취득한 정보 전하를 배출하도록 구성되고, 수평 전송부(11h)의 각 비트 중 소정의 비트와 접속된다. 그리고, 배출부(11t)는 수평 전송부(11h)에서 취득한 1행분의 정보 전하 중, 배출부(11t)와의 접속 비트에서 취득한 정보 전하를 배출한다. 그 후, 수평 전송부(11h)는 수평 전송부(11h)에 남겨진 정보 전하를 순차 수평 방향으로 전송 출력한다.
Description
본원 발명은 복수의 수광 화소가 행렬 방향으로 배열된 고체 촬상 소자 및 그 구동 방법에 관한 것이다.
디지털 카메라 등의 촬상 장치에서 피사체 화상의 프리뷰 표시 등에서는 표시 패널에 동화상의 표시가 이루어지지만, 표시 패널의 형편에 의해 정지 화상 촬상에서의 화상 만큼의 높은 해상도를 필요로 하지 않는다. 이 때문에, 동화상의 촬상에서는 촬상 장치에 탑재되는 고체 촬상 소자로부터 출력되는 화상 신호를 적절히 씨닝할 필요가 있다. 그 하나의 방법으로서, 고체 촬상 소자의 수광부에서 발생한 정보 전하 중 소정의 정보 전하를 출력부에서 합성하여, 화상 신호로서 출력하여 화소수의 씨닝을 행하는 것이 있다.
도 11은 출력부에서 화소의 혼합을 행함으로써 화소수의 씨닝을 행하도록 한 촬상 장치의 구성을 나타내는 블록도이고, 도 12는 수평 전송 출력 동작을 설명하는 타이밍도이다. 또한, 도 11에서는 설명의 간략화를 위해 고체 촬상 소자(1)를 6행×8열 구성으로 한다. 고체 촬상 소자(1)는, 예를 들면 프레임 트랜스퍼형이고, 고체 촬상 소자(1)는 피사체 화상을 받아 정보 전하를 발생하는 수광부(1i), 발생한 정보 전하를 일시적으로 축적하는 축적부(1s), 정보 전하를 수평 방향으로 전송하여 출력하는 수평 전송부(1h) 및 정보 전하를 그 전하량에 따른 전압치로 변환하여 출력하는 출력부(1d)로 구성된다.
구동 회로(2)는 프레임 전송 클럭 발생부(2f), 수직 전송 클럭 발생부(2v),수평 전송 클럭 발생부(2h), 리세트 클럭 발생부(2r), 샘플링 클럭 발생부(2s) 및 기판 클럭 발생부(2b)로 구성된다. 프레임 전송 클럭 발생부(2f)는 프레임 시프트 타이밍 신호 FT에 응답하여, 예를 들면 4상의 프레임 전송 클럭 φf를 발생하여, 수광부(1i)에 공급한다. 이에 의해, 수광부(1i)의 수광 화소에 축적된 1 화면분의 정보 전하는 수직 주사 기간에 동기하여 축적부(1s)에 전송된다. 수직 전송 클럭 발생부(2v)는 수직 동기 신호 VT 및 수평 동기 신호 HT에 응답하여, 예를 들면 4상의 수직 전송 클럭 φv를 발생하여 축적부(1s)에 공급한다. 이에 의해, 수광부(1i)로부터 출력된 정보 전하는 프레임 전송 타이밍에 동기하여, 축적부(1s)에 일시적으로 축적됨과 함께, 그 축적된 정보 전하가 각수평 주사 기간 1H마다 1행 단위로 수평 전송부(1h)에 출력된다.
수평 전송 클럭 발생부(2h)는 수평 동기 신호 HT에 응답하여, 예를 들면 2상의 수평 전송 클럭 φh를 발생하고, 수평 전송부(1h)에 공급한다. 이에 의해, 수평 전송부(1h)의 각 비트에 취득된 1행분의 정보 전하는 순차 1 화소 단위로 출력부(1d)에 출력된다. 리세트 클럭 발생부(2r)는 수평 전송 클럭 발생부(2h)의 동작에 동기하여, 리세트 클럭 φr을 발생하여 출력부(1d)에 공급한다. 이에 의해, 수평 전송부(1h)로부터 1 화소 단위로 전송되는 정보 전하는 그 전하량에 따른 전압치로 변환되어 순차 출력된다.
샘플링 클럭 발생 회로(2s)는 리세트 클럭 발생부(2r)와 마찬가지로, 수평 전송 클럭 발생부(2h)의 동작에 동기하여, 샘플링 클럭 φs를 발생하여, 샘플 홀드 회로(4)에 출력한다. 이에 의해, 수평 주사 기간에 동기하여 리세트 레벨과 신호레벨을 반복하는 화상 신호 Y0(t) 중에서, 신호 레벨만이 추출되고, 신호 레벨이 연속하는 영상 신호 Y1(t)가 출력된다. 기판 클럭 발생부(2b)는 배출 타이밍 신호 BT에 응답하여 수광부(1i)에 축적되는 정보 전하를 배출하는 기판 클럭 φb를 발생하여, 고체 촬상 소자(1)의 기판측에 공급한다.
타이밍 제어 회로(3)는 일정 주기의 기준 클럭 CK에 기초하여 동작하고, 고체 촬상 소자(1)의 수직 주사 및 수평 주사의 각 타이밍을 결정하는 수직 동기 신호 VT 및 수평 동기 신호 HT를 발생함과 함께, 수직 동기 신호 VT에 일치하는 주기로 프레임 시프트 타이밍 신호 FT를 발생한다. 또한, 타이밍 제어 회로(3)는 디지털 신호 처리 회로(도시하지 않음)로부터 공급되는 1 화면분, 혹은 임의의 영역분의 적분치를 나타내는 적분 데이터에 기초하여, 배출 타이밍 신호 BT를 생성하여, 수직 동기 신호 VT, 수평 동기 신호 HT 및 프레임 시프트 타이밍 신호 FT와 함께 구동 회로(2)로 출력한다. 이 배출 타이밍 신호 BT는 적분 데이터가 적정치보다 커진 경우에 배출 타이밍을 늦추어서 정보 전하의 축적 시간을 짧게 하고, 반대로 적정치보다 작아진 경우에 배출 타이밍을 빠르게 하여 축적 시간을 길게 하도록 생성된다. 이에 의해, 고체 촬상 소자(1)의 노광 상태가 적정해지도록 피드백 제어된다.
분주 회로(5)는 리세트 클럭 φr를 분주하는 제1 분주기(5a) 및 샘플링 클럭 φs를 분주하는 제2 분주기(5b)로 구성된다. 이 분주 회로(5)는, 필요에 따라 리세트 클럭 φr 및 샘플링 클럭 φs를 분주하고, 출력부(1d)의 동작을 간헐적으로 함으로써, 출력부(1d)에서 복수의 정보 전하를 혼합할 수 있도록 한다. 예를 들면, 수평 전송 클럭 φh와 동일한 주기로 생성되는 리세트 클럭 φr을 1/2로 분주하고, 주기가 2배가 된 리세트 클럭 φr'가 출력부(1d)에 공급되도록 구성된다. 주기가 2배가 된 리세트 클럭 φr'는 출력부(1d)에 2개의 화소분의 정보 전하가 축적될 때마다 정보 전하를 리세트한다. 이에 의해, 수평 방향의 인접하는 2개의 화소의 정보 전하가 합성되어 정보 전하의 씨닝이 행해진다.
상술한 촬상 장치에서 컬러 촬상을 행하는 경우, 고체 촬상 소자(1)의 수광부(1i)에 컬러 필터를 장착한다. 이 컬러 필터는 3원색 또는 그 보색에 따른 다른 복수의 세그먼트의 2차원적인 배열이고, 각 세그먼트가 각 수광 화소에 대응하여 배치되어, 복수의 수광 화소에 규칙적으로 대응된다. 각 수광 화소에 특정한 색 성분을 대응시킨 컬러 촬상용 고체 촬상 소자(1)에 있어서는 수평 방향의 인접하는 수광 화소의 색 성분이 다르며, 수평 방향의 복수의 화소의 정보 전하를 합성할 수는 없다.
예를 들면, 3개의 색 성분 R(레드), G(그린), B(블루)로 이루어지는 모자이크형 컬러 필터가 장착된 경우, 출력되는 화상 신호 Y0(t)는, 도 12에 도시한 바와 같이, 수평 전송 클럭 φh에 일치한 주기로 색 성분 R 및 G, 또는 색 성분 B 및 G가 교대로 반복된다. 따라서, 인접하는 수광 화소의 정보 전하를 전송 과정에서 합성하면, 다른 색 성분끼리가 혼합되게 되며 재생측에서 원하는 색을 재현할 수 없게 된다.
그래서, 본원 발명은 수광 화소에서 발생한 정보 전하를 씨닝하여 출력하는고체 촬상 소자에 있어서 컬러 촬상의 경우에도, 수평 방향의 정보 전하를 씨닝할 수 있는 고체 촬상 소자의 제공을 목적으로 한다.
도 1은 본원 발명의 고체 촬상 소자의 구성을 나타내는 평면도.
도 2는 수평 전송부와 배출부와의 접속 부분의 구조의 일례를 나타내는 평면도.
도 3은 도 2의 X-X선의 단면도.
도 4는 도 2의 Y-Y선의 단면도.
도 5는 본원 발명의 고체 촬상 소자를 채용하는 촬상 장치의 구성을 나타내는 블록도.
도 6은 본원 발명의 고체 촬상 소자의 동작을 설명하는 흐름도.
도 7은 단계 S103∼S104의 동작 타이밍을 설명하는 타이밍도.
도 8은 단계 S103∼S104의 포텐셜 상태를 나타내는 포텐셜도.
도 9는 정보 전하의 수직 방향의 씨닝의 동작을 설명하는 타이밍도.
도 10은 정보 전하의 수직 방향의 씨닝의 동작을 설명하는 모식도.
도 11은 종래의 촬상 장치의 구성을 나타내는 블록도.
도 12는 종래의 촬상 장치의 동작을 나타내는 타이밍도.
<도면의 주요 부분에 대한 부호의 설명>
1, 11 : 고체 촬상 소자
1i, 11i : 수광부
1s, 11s : 축적부
1h, 11h: 수평 전송부
1d, 11d : 출력부
2 : 구동 회로
3 : 타이밍 제어 회로
4 : 샘플 홀드 회로
5 : 분주 회로
11t : 배출부
21, 24 : 분할 영역
22a∼22d : 수직 전송 채널
23 : 수평 전송 채널
25a, 25d : 배출 채널
26 : 수직 전송 전극
27a∼27d : 수평 전송 전극
28 : 배출 전극
29 : 배출 영역
30 : 접속 채널
본원 발명은 상술한 과제에 감안하여 이루어진 것으로, 그 특징으로 하는 바는 복수의 수광 화소에 축적된 정보 전하를 수평 방향으로 m/n(m, n은 모두 자연수로 m<n)으로 씨닝하여 출력하는 고체 촬상 소자에 있어서, 상기 복수의 수광 화소에 축적된 정보 전하를 수직 방향으로 전송하는 복수의 수직 시프트 레지스터와, 상기 복수의 수직 시프트 레지스터로부터 전송 출력되는 상기 정보 전하를 각 비트에서 취득하여 수평 방향으로 전송하는 수평 시프트 레지스터와, 상기 수평 시프트 레지스터에서 취득한 상기 정보 전하를 비트 단위로 배출하는 배출부를 포함하며, 상기 수평 시프트 레지스터는, 연속하는 n·k(k는 자연수) 비트 단위로, k·(n-m) 비트가 상기 배출부에 접속되며, 이 접속 비트의 정보 전하를 상기 배출부로 배출하는 데 있다.
본원 발명에 따르면, 복수의 수광 화소에서 발생한 정보 전하를 m/n으로 씨닝하여 출력하는 고체 촬상 소자에 있어서, 수평 시프트 레지스터의 각 비트로 전송되는 정보 전하를 배출하는 배출부를 설치하고, 수평 시프트 레지스터를 구성하는 각 비트 중 n·k 비트 단위마다 k·(n-m) 비트를 배출부에 접속함으로써, 이 접속 비트에 축적되는 정보 전하를 배출할 수 있다. 이에 의해, 수평 시프트 레지스터에 취득된 1행분의 정보 전하를 m/n으로 씨닝할 수 있다.
또한, 복수의 수광 화소에 축적된 정보 전하를 수직 방향으로 전송하는 복수의 수직 시프트 레지스터와, 상기 복수의 수직 시프트 레지스터로부터 전송 출력되는 정보 전하를 각 비트에서 취득하여 수평 방향으로 전송하는 수평 시프트 레지스터와, 상기 수평 시프트 레지스터의 연속하는 n·k 비트 단위로 k·(n-m) 비트가 접속되고, 접속 비트의 정보 전하를 배출하는 배출부를 포함하며, 상기 복수의 수광 화소에 축적된 정보 전하를 수평 방향으로 m/n(m, n은 모두 자연수로 m<n)으로 씨닝하여 출력하는 고체 촬상 소자의 구동 방법에 있어서, 상기 복수의 수광 화소에 축적된 정보 전하를 복수의 수직 시프트 레지스터의 각 비트에서 취득하는 제1 단계와, 상기 복수의 수직 시프트 레지스터에서 취득한 정보 전하를 수평 시프트 레지스터에 1행 단위로 수직 전송하는 제2 단계와, 상기 수평 시프트 레지스터의 n·k 비트(k는 자연수)에 축적되는 정보 전하 중, k·(n-m) 비트의 정보 전하를 배출하는 제3 단계와, 상기 수평 시프트 레지스터의 m·k 비트의 정보 전하를 수평 방향으로 전송 출력하는 제4 단계를 포함하는 것을 특징으로 한다.
본원 발명의 고체 촬상 소자의 구동 방법에 따르면, 수평 시프트 레지스터에서 취득한 1행분의 정보 전하 중, n·k 비트 단위마다 k·(n-m) 비트의 정보 전하가 배출되고, 그 후 수평 시프트 레지스터에 남겨진 정보 전하가 순차 수평 방향으로 전송 출력된다. 이에 의해, 수평 시프트 레지스터로부터 전송 출력되는 정보 전하를 수평 방향으로 m/n으로 씨닝할 수 있다.
<발명의 실시 형태>
도 1은 본원 발명의 고체 촬상 소자의 구성을 나타내는 평면도이다. 또한, 이 도면에 있어서는 도면의 간략화를 위해, 고체 촬상 소자의 수광부를 6행×8열로도시하고 있다. 본원 발명은 복수의 수광 화소의 각 행에 k(k는 자연수)색의 색 성분이 대응되며, 복수의 수광 화소에서 발생된 정보 전하를 m/n(m, n은 자연수로 m<n)으로 씨닝하여 출력하는 고체 촬상 소자에 관한 것으로, 프레임 트랜스퍼형 및 인터라인형의 어느 것의 고체 촬상 소자에도 적용 가능하다. 본 실시 형태에서는 설명의 간략화를 위해 프레임 트랜스퍼형의 고체 촬상 소자에 적용한 경우를 설명하고, 복수의 수광 화소의 각 행에 2(k=2)색의 색 성분이 대응되며, 복수의 수광 화소에서 발생된 정보 전하를 1/2(m=1, n=2)로 씨닝하여 출력하는 경우를 설명한다.
본원 발명의 고체 촬상 소자(11)는 수광부(11i), 축적부(11s), 수평 전송부(11h) 및 배출부(11t)로 구성된다. 수광부(11i)는 상호 평행하게 배열되는 복수의 수직 시프트 레지스터로 이루어지고, 복수의 수직 시프트 레지스터의 각 비트가 각 수광 화소를 구성하고, 복수의 수광 화소가 행 및 열 방향으로 배열된다. 이 수광부(11i)에는, 예를 들면 3개의 색 성분 R, G, B로 이루어지는 모자이크형 컬러 필터가 장착되고, 각 수광 화소에는 소정의 순서에 따라 각 색 성분이 대응된다. 이에 의해, 홀수행의 수광 화소가 색 성분 R, 색 성분 G에 교대로 대응됨과 함께, 짝수행의 수광 화소가 색 성분 G, 색 성분 B에 교대로 대응되어, 각 행에 2개의 색 성분이 대응된다. 이 수광부(11i)에는 수직 주사 타이밍에 동기한 프레임 전송 클럭 φf가 인가되고, 각 수광 화소에서 발생되는 정보 전하가 각 색 성분에 대응하여 축적부(11s)로 전송된다.
축적부(11s)는 수광부(11i)의 수직 시프트 레지스터에 연속하는 복수의 수직시프트 레지스터로 구성되고, 수광부(11i)의 수직 시프트 레지스터로부터 출력되는 1 화면분의 정보 전하를 받는다. 축적부(11s)를 구성하는 수직 시프트 레지스터의 각 비트는 각 수광 화소에서 발생된 정보 전하를 일시적으로 축적한다. 이 축적부(11s)에는 수직 전송 클럭 φv가 인가되고, 수광부(11i)의 수직 시프트 레지스터로부터 출력되는 정보 전하를 취득하여 축적함과 함께, 취득한 정보 전하를 수평 주사 타이밍에 동기하여 1행 단위로 수직 방향으로 출력한다.
수평 전송부(11h)는 1열의 수평 시프트 레지스터로 이루어지고, 이 수평 시프트 레지스터의 각 비트가 축적부(11s)의 각 열에 대응된다. 수평 전송부(11h)에는 수평 주사 타이밍에 동기한 수평 전송 클럭 φh가 인가되고, 축적부(11s)로부터 전송되는 정보 전하를 각 비트에서 취득하여 수평 방향으로 전송한다. 출력부(11d)는 수평 전송부(11h)의 출력측에 설치되고, 수평 전송부(11h)로부터 출력된 정보 전하를 받는 용량을 구비하여 구성되고, 수평 전송부(11h)로부터 전송 출력되는 정보 전하를 그 전하량에 따른 전압치로 변환하여, 순차 화상 신호 Y0(t)로서 출력한다.
또한, 수평 전송부(11h)는 수평 전송부(11h)를 구성하는 수평 시프트 레지스터의 11h-a∼11h-d의 4(m×k) 비트 단위로, 동일한 색 성분에 대응하는 11h-a, 11h-c의 2(n) 비트 중 11h-a의 1(n-m) 비트가 배출부(11t)와 접속된다. 또한, 11h-b, 11h-d의 2(n) 비트에 대해서도 마찬가지로, 11h-d의 1(n-m) 비트가 배출부(11t)로 출력된다. 즉, 수평 전송부(11h)는 4 비트 단위마다 동일한 색 성분에 대응하는 2 비트 중 1 비트가 배출부(11t)와 접속되도록 구성되고, 이 접속비트에 취득된 정보 전하를 배출부(11t)로 배출한다.
또한, 수평 전송부(11h)는 고체 촬상 소자(11)가 모노크롬 촬상용(k=1)으로서, 발생된 정보 전하를 1/2(m=1, n=2)로 씨닝하는 경우, 수평 전송부(11h)를 구성하는 수평 시프트 레지스터의 각 비트 중, 연속하는 2(n·k) 비트 단위로 1(k·(n-m)) 비트가 배출부(11t)와 접속되고, 배출부(11t)와의 접속 비트에 축적되는 정보 전하를 배출한다.
배출부(11t)는, 수평 전송부(11h)에 취득된 정보 전하 중 소정의 정보 전하를 취득하는 배출 영역과, 이 배출 영역에의 정보 전하의 배출을 제어하는 배출 제어 게이트를 포함한다. 이 배출부(11t)에는 수평 동기 신호 HT에 동기하는 배출 클럭 φt가 인가되고, 배출부(11t)는 배출 클럭 φt에 응답하여 수평 시프트 레지스터의 소정의 비트에서 취득한 정보 전하를 취득한다.
도 2는, 축적부(11s)의 출력측으로부터 수평 전송부(11h)로의 접속부, 및 수평 전송부(11h)와 배출부(11t)와의 접속부의 구조의 일례를 나타내는 평면도이다. 또한, 도 2에서는 도 1에 도시한 6행×8열의 고체 촬상부(11)의 일부를 나타내고 있으며, 4열의 구성으로 되어 있다.
실리콘 기판 상에 형성된 P형 영역의 표면에, 고농도의 P형 영역이 형성되어 복수의 분리 영역(21)을 구성하고 있다. 이 분리 영역(21)에 샌드위치된 표면 영역에 N형의 불순물이 확산되어, 수직 방향으로 상호 평행하게 연장하는 수직 전송 채널(22a∼22d)이 형성된다. 이 수직 전송 채널(22a∼22d)의 출력단에는, 이들에 연속(連續)하도록 N형의 불순물이 확산되어, 접속 채널(30a∼30d)이 형성된다. 그리고, 접속 채널(30a∼30d)에 연속하도록 N형의 불순물이 확산되어, 수평 전송 채널(23)이 형성된다. 이 수평 전송 채널(23)은 고농도의 P형 영역에 형성된 분리 영역(24)에 의해 구획되어, 수평 방향으로 연장한다.
수평 전송 채널(23)의 수직 방향측에는 수평 전송 채널(23)에 연속하도록 N형의 불순물이 확산되어, 배출 채널(25a, 25d)이 형성된다. 배출 채널(25a, 25d) 중에서, 배출 채널(25a)은 수직 전송 채널(22a)에 대응하고, 배출 채널(25b)은 수직 전송 채널(22d)에 대응한다. 배출 채널(25a, 25d)의 출력측에는 고농도의 N형의 확산 영역에서 형성되는 배출 영역(29)이 형성되고, 배출 채널(25a, 25d)의 출력측에 인접하여 수평 방향으로 연장한다. 이들 배출 채널(25a, 25d)에는 배출 전압 Vd가 인가된다.
수직 전송 채널(22a∼22d) 상에는 2층 구조를 갖는 복수의 수직 전송 전극(26)이, 수평 방향으로 연장되고, 각각이 상호 절연된 상태로 평행하게 배치된다. 복수의 수직 전송 전극(26)에는, 예를 들면 4상의 수직 전송 클럭 φv1∼φv4가 인가되고, 복수의 수직 전송 전극(26)은 총 4개로, 제1 수직 전송 채널(22a∼22d)의 각 열에, 하나의 수광 화소를 형성하고, 각 수광 화소에 축적된 정보 전하를 1 화소마다 독립하여 수직 방향으로 전송한다.
수평 전송 채널(23) 상에는 2층 구조를 갖는 복수의 수평 전송 전극(27a∼27d)이 배열되고, 각각이 상호 절연된 상태로 평행하게 배치된다. 복수의 수평 전송 전극(27a∼27d) 중, 홀수번째의 전송 전극(27a-1, 27a-3, 27b-1, 27b-3, 27c-1, 27c-3, 27d-1, 27d-3)은 하층측의 전송 전극을 형성하고, 이들의 전송 전극의 일부를 덮도록, 짝수번째의 전송 전극(27a-2, 27a-4, 27b-2, 27b-4, 27c-2, 27c-4, 27d-2, 27d-4)이 상층측의 전송 전극을 형성하고 있다. 이들 복수의 수평 전송 전극(27a-1∼27d-4)에는 4상의 수평 전송 클럭 φh1∼φh4가 각각 인가된다. 즉, 전송 전극(27a-1, 27a-2, 27c-1, 27c-2)은 동일한 배선과 접속되고, 공통으로 수평 전송 클럭 φh1을 받고, 전송 전극(27a-3, 27a-4, 27c-3, 27c-4)이 동일한 배선에 접속되고, 수평 전송 클럭 φh2를 받는다. 그리고, 전송 전극(27b-1, 27b-2, 27d-1, 27d-2)이 동일한 배선에 접속되고, 수평 전송 클럭 φh3을 받아, 전송 전극(27b-3, 27b-4, 27d-3, 27d-4)이 동일한 배선에 접속되고 수평 전송 클럭 φh4를 받는다.
하층측에 형성되는 수평 전송 전극 중에서, 전송 전극(27a-3, 27b-3, 27c-3, 27d-3)은 접속 채널(30a∼30d)을 덮도록 수직 전송 채널(22a∼22d)측에까지 연장된다. 또한, 이들 수평 전송 전극(27a-3∼27d-3) 중에서, 전송 전극(27a-3, 27d-3)은 배출 채널(25a, 25d)을 덮도록 다른 전송 전극보다도 더 수직 방향으로 연장되어 형성된다.
수평 전송 전극(27a-3, 27d-3)의 배출 영역(29)측에는 수평 방향으로 연장하는 배출 전극(28)이 배치된다. 이 배출 전극(28)에는 수직 전송 클럭 φv에 동기한 배출 클럭 φt가 인가되고, 수평 전송 전극(27a-3, 27d-3) 아래의 채널 영역으로 전송된 정보 전하를 배출 영역(29)으로 전송한다. 이에 의해, 수평 시프트 레지스터의 각 비트에 취득되는 정보 전하 중에서, 1/2의 비트의 정보 전하가 배출되고, 남은 1/2의 비트의 정보 전하가 수평 전송 채널(23)에 축적된다. 이 때, 동일한 색 성분에 대응하는 2개의 비트에 취득된 정보 전하 중에서, 한쪽 비트가 취득한 정보 전하만이 배출된다. 이에 의해, 색 성분 R, G, 또는 색 성분 G, B의 2개의 색 성분에 각각 대응하는 정보 전하가 균등하게 씨닝된다.
도 3은 도 2의 X-X선의 단면으로, 수평 전송 채널(23)과 배출 영역(29)이 배출 채널(25d)을 통해 접합되어 있는 부분을 나타내는 단면도이다. 또한, 도 3에서, 도 2와 동일한 부재에 대해서는 동일한 부호가 병기되어 있다. 실리콘 기판(33) 상에 형성되는 P형 영역의 표면에, N형 영역이 형성되어 수평 전송 채널(23)이 구성된다. 이 수평 전송 채널(23)에 연속하도록, N형 영역에서 형성되는 배출 채널(25d)이 구성된다. 이 배출 채널(25d)의 표면에는 배출 채널(25d)보다도 농도가 낮은 N형 영역(31)이 형성되고, 이 영역에 인접하도록, 배출 채널(25d)보다도 농도가 높은 N형 영역이 형성되어, 배출 영역(24)을 구성하고 있다. 수평 전송 채널(23)의 표면에는 SiO2등의 산화막으로 형성되는 절연층(32)을 통해 하층측의 수평 전송 전극(27d-3)이 형성된다. 그리고, 이 수평 전송 전극(27d-3)의 일부를 덮도록 배출 전극(28)이 절연층(32)을 통해 상층측에 형성된다.
도 4는 도 2의 Y-Y선의 단면으로, 수평 전송 채널(23)과 배출 영역(29)이 분리 영역(24)에 의해 분리되어 있는 부분을 나타내는 단면도이다. 또한, 도 4에서 도 2 및 도 3과 동일한 부재에 대해서는, 동일한 부호가 병기되어 있다. 실리콘 기판 상에 형성된 수평 전송 채널(23)에 인접하여, 고농도의 P형 영역이 형성되어분리 영역(24)이 구성된다. 이 분리 영역(24)에 의해, 수평 전송 채널(23)로부터 분리되도록, 배출 영역측의 채널 영역(34)이 형성된다. 수평 전송 채널(23)의 표면에는 절연층(32)을 통해 상층측의 수평 전송 전극(27d-4)이 형성된다.
도 5는 본원 발명의 고체 촬상 소자(11)를 구비하는 촬상 장치의 블록도이다. 고체 촬상 소자(11)는 도 1과 동일한 구성으로, 예를 들면 모자이크형 컬러 필터가 장착되고, 각 색 성분에 대응하는 정보 전하를 축적하는 수광부(11i), 1 화면분의 정보 전하를 일시적으로 축적하는 축적부(11s), 1행 단위로 취득한 정보 전하를 순차 수평 방향으로 출력하는 수평 전송부(11h) 및 수평 시프트 레지스터의 소정의 비트에 축적된 정보 전하를 배출하는 배출부(11t)로 구성된다.
프레임 전송 클럭 발생 회로(12f)는 수직 주사의 타이밍에 동기하여 발생하는 프레임 전송 타이밍 신호 FT에 응답하여, 4상의 프레임 전송 클럭 φf를 생성하여, 수광부(11i)에 공급한다. 수직 전송 클럭 발생 회로(12v)는 4상의 수직 전송 클럭 φv를 축적부(11s)에 공급하고, 수광부(11i)로부터 1 화면 단위로 전송되는 정보 전하를 축적부(11s)에서 취득함과 함께, 취득한 정보 전하를 1행 단위로 수직 방향으로 전송한다. 수평 전송 클럭 발생 회로(12h)는 수평 동기 신호 HT에 동기한 4상의 수평 전송 클럭 φh를 수평 전송부(11h)에 공급하고, 축적부(11s)로부터 1행 단위로 전송되는 정보 전하를, 2개의 화소 단위로 수평 방향으로 전송한다. 배출 클럭 발생 회로(12t)는 1상의 배출 클럭 φt를 배출부(11t)에 공급하고, 수평 시프트 레지스터의 각 비트에 취득된 정보 전하 중에서, 소정의 비트에서 취득된 정보 전하를 수평 전송되기 전의 타이밍에서 배출 영역으로 배출한다.
리세트 클럭 발생 회로(12r), 샘플링 클럭 발생 회로(12s), 분주 회로(15) 및 샘플 홀드 회로(14)는 도 11에 도시하는 리세트 클럭 발생 회로(2r), 샘플링 클럭 발생 회로(2s), 분주 회로(5) 및 샘플 홀드 회로(4)와 동일 구성이고, 수평 전송 주기에 따르는 타이밍에서 2개의 화소마다 출력되는 정보 전하를 리세트하고, 출력부(11d)의 출력 타이밍으로 응답하여 샘플 홀드한다. 또한, 리세트 클럭 φr1 및 샘플링 클럭 φs1은 분주 회로(15)를 통해, 2배의 주기로 분주되고, 2개의 화소 단위로 출력되는 화상 신호 Y0(t)에 대응한다. 타이밍 제어 회로(13)는 일정 주기의 클럭 신호 CK에 기초하여 수직 주사 및 수평 주사의 타이밍을 결정하여, 각 클럭 발생 회로(12f, 12v, 12h)의 동작 타이밍을 제어한다.
도 6은 고체 촬상 소자(11)의 동작 단계를 설명하는 흐름도이다. 여기서 설명하는 동작 단계는 도 1에 도시하는 고체 촬상 소자(11)의 동작으로, 수광부(11i)에는 모자이크형 컬러 필터가 장착되고, 복수의 수광 화소의 각 행에 2(k= 2)색의 색 성분이 대응되어 있어, 복수의 수광 화소에 축적된 정보 전하를 수평 방향으로 1/2 (m=1, n=2)로 씨닝한다.
우선, 단계 S101에서 고체 촬상 소자(11)의 수광부(11i)에 배열되는 복수의 수광 화소가 입사되는 광에 응답하여 정보 전하를 발생한다. 그리고, 이 정보 전하를 각 수광 화소에 축적하고, 축적한 정보 전하를 수광부(11i)를 구성하는 복수의 수직 시프트 레지스터의 각 비트에서 취득한다.
이어서, 단계 S102에 있어서, 복수의 수직 시프트 레지스터의 각 비트에서 취득한 1 화면분의 정보 전하를, 수직 전송 클럭 φv에 응답하여 1행 단위로 수직전송한다. 이에 의해, 복수의 수직 시프트 레지스터의 각 열의 정보 전하가 수평 전송부(11h)를 구성하는 수평 시프트 레지스터의 각 비트로 출력되고, 수평 전송부(11h)에 1행분의 정보 전하가 취득된다.
이어서, 단계 S103에서, 수평 전송부(11h)를 구성하는 수평 시프트 레지스터의 4(n·k) 비트 단위로 동일한 색 성분에 대응하는 2(n-m) 비트를 배출부(11t)로 배출한다. 이에 의해, 수평 전송부(11h)에 전송된 1행분의 정보 전하가 수평 방향의 1/2(n/m)로 씨닝된다.
이어서, 단계 S104에서, 배출 동작 후의 수평 전송부(11h)에 남겨진 4 비트 중 2(m·k) 비트 정보 전하를 수평 전송 클럭 φh에 응답하여 순차 수평 방향으로 전송한다. 이에 의해, 수평 방향으로 1/2로 씨닝된 상태의 정보 전하가 순차 출력부(11d)에 전송되고, 정보 전하의 전하량에 대응하는 전압치로 변환되어, 화상 신호 Y 0(t)로서 출력된다. 그리고, 단계 S105로 진행하고, 1 화면분의 정보 전하가 수평 전송 출력되어 있지 않는 경우에는 단계 S102로 되돌아가서 1 화면분의 정보 전하를 화상 신호 Y0(t)으로 변환하여 출력할 때까지, 단계 S102∼단계 S104의 동작을 반복한다.
도 7은 도 6에 도시하는 단계 S103∼S104의 동작 타이밍을 설명하는 타이밍도로, 수직 전송 클럭 φv, 수평 전송 클럭 φh 및 배출 클럭 φt를 나타내고 있다. 도 8은 도 7의 각 타이밍 t0∼t9에서의 수평 전송 채널(23)의 포텐셜 상태를 나타내는 포텐셜 도면이다. 여기서, 수직 전송 클럭 φv는 실제로는 4상의 클럭 φv1∼φv4이지만, 도면 상에서는 이들 복상(複相)의 클럭 중의 대표 클럭 φv1만을 도시하고 있다. 또, 각 수평 전송 전극(27a-1∼27d-4)은 인가되는 클럭이 H 레벨일 때 온하고 L 레벨일 때 오프하는 것으로 한다.
타이밍 t0에서, 수평 전송 클럭 φh1, φh3이 H 레벨이고, φh2, φh4가 L 레벨일 때, H 레벨의 클럭이 인가되어 있는 수평 전송 전극(27a-1, 27b-1, 27c-1, 27d-1)의 4개의 전극 아래의 수평 전송 채널 영역에 포텐셜이 깊게 형성되어, 포텐셜의 웰이 형성된다. 이에 의해, 접합 채널(30a∼30d)을 통해 수직 전송 채널(22a∼22d)의 각 열로부터 전송 출력되는 정보 전하가 포텐셜의 웰에 축적된다.
타이밍 t1에서 배출 클럭 φt가 H 레벨일 때, 수평 전송 전극(27a-1, 27d-1)의 2개의 전극 아래의 수평 전송 채널에 축적되어 있던 정보 전하가 배출 채널(25a, 25d)을 통해 전송되어 배출 영역(29)에서 취득된다. 이에 의해, 수평 전송부(11h)로 전송된 1행분의 정보 전하는, 동일한 색 성분에 대응하는 2개의 화소의 정보 전하 중에서, 한쪽의 정보 전하만이 배출되고, 각 색 성분에 대응하는 정보 전하가 수평 방향으로 각각 1/2로 씨닝된다.
타이밍 t2에 있어서, 수평 전송 클럭 φh2가 H 레벨로 되었을 때, 수평 전송 클럭 φh2가 인가되는 수평 전송 전극(27a-3, 27a-4) 아래의 수평 전송 채널 영역에 포텐셜의 웰이 형성된다. 타이밍 t3에서, 수평 전송 클럭 φh3이 L 레벨로 되었을 때, 수평 전송 클럭 φh3이 인가되는 수평 전송 전극(27b-1, 27b-2) 아래의 수평 전송 채널에 깊게 형성되어 있던 포텐셜이 얕게 된다. 이에 의해, 수평 전송 전극(27b-1, 27b-2)에 축적되어 있던 정보 전하는 수평 전송 전극(27a-3, 27a-4) 아래의 수평 전송 채널에 형성되는 포텐셜의 웰로 전송된다.
타이밍 t4에 있어서, 수평 전송 클럭 φh2가 L 레벨로 되었을 때, 수평 전송 클럭 φh2가 인가되는 수평 전송 전극(27a-3, 27a-4) 아래의 수평 전송 채널에 깊게 형성되어 있던 포텐셜이 얕게 된다. 이에 의해, 정보 전하는, 수평 전송 전극(27a-1, 27a-2)의 아래의 수평 전송 채널에 형성되어 있는 포텐셜 웰로 전송된다. 이와 같이, 수평 방향으로 1/2로 씨닝된 정보 전하는, 일단 제1상(相)의 수평 전송 클럭 φh1가 인가되는 수평 전송 전극(27a-1, 27c-1) 아래의 채널 영역에 축적되도록 전송된다.
이어서, 타이밍 t5∼t9에서는, 수평 전송 클럭 φh1∼φh4가 H 레벨 → L 레벨, 혹은 L 레벨→H 레벨을 주기적으로 반복하고, 수평 전송 전극(27a-1, 27c-1) 아래의 수평 전송 채널에 축적된 정보 전하를 순차 수평 방향으로 전송한다. 이 타이밍 t5∼t9에서는, 수평 전송 클럭 φh1∼φh4의 1 주기 1T의 기간에서, 정보 전하를 수평 방향으로, 8 전극분, 즉, 수평 시프트 레지스터의 2 비트 앞의 영역(2개의 화소 앞의 영역)으로 전송한다.
이와 같이, 수평 전송부(11h)에 전송된 정보 전하는, 우선 동일한 색 성분에 대응하는 2개의 비트에 축적된 정보 전하 중, 한쪽의 비트에 축적되는 정보 전하만이 배출되고, 각 색 성분에 대응하는 정보 전하가 각각 1/2로 씨닝된다. 그리고, 씨닝된 정보 전하는, 4상의 수평 전송 클럭 φh1∼φh4 중에서, 수평 전송 클럭 φh1이 인가되는 전송 전극 아래의 채널 영역에 축적되도록 전송되고, 그 후 4상의 수평 전송 클럭 φh1∼φh4에 응답하여 순차 출력부(11d)로 출력된다.
수평 전송부(11h)에 취득된 정보 전하를 1/2로 씨닝하는 경우, 동일한 색 성분에 대응하는 2 비트 중의 한쪽의 비트에 축적되는 정보 전하가 배출되기 때문에, 수평 전송부(11h)에서는, 2 비트 단위로 전송을 행할 수 있어, 수평 전송부(11h)를 구성하는 수평 시프트 레지스터의 전송단 수가 1/2로 된다. 이 때문에, 수평 전송 클럭 φh의 주파수는 종래의 1 비트 단위로 판독하고 있는 경우와 비교하여, 1/2의 주파수로 설정할 수 있다.
그런데, 본원 발명은 복수의 수광 화소에서 발생한 정보 전하를 수평 방향으로 씨닝할 뿐만 아니라, 이하의 설명과 같이 동작함으로써, 수직 방향으로 씨닝하는 것도 가능하다.
도 7 및 도 8은 축적부(11s)에 축적된 정보 전하의 수직 방향의 씨닝을 설명하는 도면이다. 여기서, 도 7은 수직 전송 클럭 φv, 수평 전송 클럭 φh, 배출 클럭 φt를 나타내고, 도 8은 수평 전송부(11h)로 전송된 정보 전하의 상태를 나타낸다. 또한, 수직 전송 클럭 φv는, 실제는 4상의 클럭이지만, 도면 상에서는 이들 복상의 클럭 중의 대표 클럭 φv1만을 도시하고 있다.
타이밍 t0에서, 축적부(11s)로부터 출력된 정보 전하가 수평 전송부(11h)의 각 비트에서 취득된다. 타이밍 t1에서, 배출 클럭 φt가 상승되고, 배출부(11t)와의 사이에 전송 경로를 갖는 수평 시프트 레지스터의 소정의 비트에서 취득한 정보 전하가 배출 영역으로 수직 전송된다. 이에 의해, 색 성분 G에 대응하는 2개의 비트 및 색 성분 B에 대응하는 2개의 비트의 한쪽의 비트에서 취득한 정보 전하가 각각 배출된다.
타이밍 t2에 있어서, 수평 전송부(11h)에 남겨진 정보 전하가 수평 방향으로1단 전송된 후, 배출 동작이 행해져, 색 성분 B에 대응하는 2개의 비트 중의 다른 쪽의 비트에서 취득한 정보 전하가 배출된다. 그리고, 타이밍 t3에 있어서, 다시 수평 전송 동작이 1단 행해진 후, 배출 동작이 행해지고, 색 성분 G에 대응하는 2개의 비트 중의 다른 쪽의 비트에서 취득한 정보 전하가 배출된다. 이와 같이 하여, 수평 전송부(11h)로 전송된 1행분의 정보 전하의 전부가 배출된다. 이들의 동작이 소정의 행에 대하여 행해지고, 정보 전하가 수직 방향으로 씨닝된다.
이상, 정보 전하의 수평 방향의 씨닝량을 1/2, 수광 화소의 각 행에 대응되는 색 성분을 2색의 경우를 예로 들어 설명하였지만, 본원 발명은 이에 한정되지는 않는다. 예를 들면, 정보 전하를 수평 방향으로 2/3(m=2, n=3)로 씨닝하는 경우로서, 수광 화소의 각 행에 3(k=3)색의 색 성분이 대응할 때, 수평 전송부(11h)를 구성하는 각 비트 중, 6(n·k) 비트마다 동일한 색 성분에 대응하는 3(n) 비트 중 1(n-m) 비트를 배출부와 접속하면 된다. 즉, 본원 발명은 정보 전하의 수평 방향의 씨닝량, 및 수광 화소의 각 행에 대응되는 색 성분의 색 수의 변경에 유연하게 대응할 수 있다.
또한, 상술한 수평 방향의 씨닝 및 수직 방향의 씨닝의 동작을 행하지 않고, 전체 화소의 정보 전하의 판독을 행하는 경우, 배출 전극(28)을 오프함과 함께, 수평 전송부(11h)에 인가되는 수평 전송 클럭 φh1과 φh3을 공통된 클럭 펄스로 전환하고, 또한 수평 전송 클럭 φh2와 φh4를 공통된 전송 클럭으로 전환한다. 이에 의해, 수평 전송부(11h)가 2상 구동되고, 수평 전송부(11h)에서 취득한 정보 전하는 수평 방향으로 1 화소 단위로 순차 전송 출력된다.
본원 발명에 따르면, 수평 시프트 레지스터의 각 비트로 전송된 1행분의 정보 전하 중에서, 소정의 비트에 축적된 정보 전하를 배출할 수 있다. 이에 의해, 컬러 촬상의 경우에서도 수평 방향의 정보 전하의 씨닝을 가능하게 한다.
Claims (6)
- 복수의 수광 화소에 축적된 정보 전하를 수평 방향으로 m/n(m, n은 모두 자연수로 m<n)로 씨닝하여 출력하는 고체 촬상 소자에 있어서,상기 복수의 수광 화소에 축적된 정보 전하를 수직 방향으로 전송하는 복수의 수직 시프트 레지스터와,상기 복수의 수직 시프트 레지스터로부터 전송 출력되는 상기 정보 전하를 각 비트에서 취득하여 수평 방향으로 전송하는 수평 시프트 레지스터와,상기 수평 시프트 레지스터에서 취득한 상기 정보 전하를 비트 단위로 배출하는 배출부를 포함하며,상기 수평 시프트 레지스터는, 연속하는 n·k(k는 자연수) 비트 단위로, k·(n-m) 비트가 상기 배출부에 접속되고, 이 접속 비트의 정보 전하를 상기 배출부로 배출하는 것을 특징으로 하는 고체 촬상 소자.
- 제1항에 있어서,상기 복수의 수광 화소의 각 행은 k색의 색 성분 중 하나의 색 성분에 각 화소가 소정의 순서로 대응하고,상기 수평 시프트 레지스터는, n·k 비트 단위로 동일한 색 성분에 대응하는 n 비트 중 n-m 비트가 상기 배출부에 접속되는 것을 특징으로 하는 고체 촬상 소자.
- 제1항 또는 제2항에 있어서,상기 배출부는, 상기 수평 시프트 레지스터로부터의 상기 정보 전하의 배출을 제어하는 배출 제어 게이트와,배출된 상기 정보 전하를 취득하는 배출 영역을 포함하는 것을 특징으로 하는 고체 촬상 소자.
- 복수의 수광 화소에 축적된 정보 전하를 수직 방향으로 전송하는 복수의 수직 시프트 레지스터와, 상기 복수의 수직 시프트 레지스터로부터 전송 출력되는 정보 전하를 각 비트에서 취득하여 수평 방향으로 전송하는 수평 시프트 레지스터와, 상기 수평 시프트 레지스터의 연속하는 n·k 비트 단위로 k·(n-m) 비트가 접속되고, 접속 비트의 정보 전하를 배출하는 배출부를 포함하며, 상기 복수의 수광 화소에 축적된 정보 전하를 수평 방향으로 m/n(m, n은 모두 자연수로 m<n)으로 씨닝하여 출력하는 고체 촬상 소자의 구동 방법에 있어서,상기 복수의 수광 화소에 축적된 정보 전하를 복수의 수직 시프트 레지스터의 각 비트에서 취득하는 제1 단계와,상기 복수의 수직 시프트 레지스터에서 취득한 정보 전하를 수평 시프트 레지스터로 1행 단위로 수직 전송하는 제2 단계와,상기 수평 시프트 레지스터의 n·k 비트(k는 자연수)에 축적되는 정보 전하 중, k·(n-m) 비트의 정보 전하를 배출하는 제3 단계와,상기 수평 시프트 레지스터의 m·k 비트의 정보 전하를 수평 방향으로 전송 출력하는 제4 단계를 포함하는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.
- 제4항에 있어서,상기 복수의 수광 화소의 각 행은, k 색의 색 성분 중의 하나의 색 성분에 각 화소가 소정의 순서로 대응하고,상기 제3 단계에서, n·k 비트 단위로 동일한 색 성분에 대응하는 n 비트 중 n-m 비트의 정보 전하를 배출하는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.
- 제4항 또는 제5항에 있어서,상기 제3 단계 후에, 상기 수평 시프트 레지스터의 m·k 비트의 정보 전하를 상기 배출부와의 접속 비트로 수평 전송하는 제4 단계와,상기 m·k 비트의 정보 전하를 배출하여 상기 수평 시프트 레지스터로 전송 출력된 1행분의 정보 전하의 전부를 배출하는 제5 단계를 포함하는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2001-00149454 | 2001-05-18 | ||
| JP2001149454A JP2002344982A (ja) | 2001-05-18 | 2001-05-18 | 固体撮像素子及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020088371A KR20020088371A (ko) | 2002-11-27 |
| KR100433770B1 true KR100433770B1 (ko) | 2004-06-04 |
Family
ID=18994621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0027044A KR100433770B1 (ko) | 2001-05-18 | 2002-05-16 | 고체 촬상 소자 및 그 구동 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6774350B2 (ko) |
| JP (1) | JP2002344982A (ko) |
| KR (1) | KR100433770B1 (ko) |
| CN (1) | CN1387368A (ko) |
| TW (1) | TW563360B (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000224599A (ja) * | 1999-01-28 | 2000-08-11 | Fuji Photo Film Co Ltd | 固体撮像装置および信号読出し方法 |
| JP2000224493A (ja) * | 1999-02-01 | 2000-08-11 | Sanyo Electric Co Ltd | 固体撮像装置 |
| JP2004112768A (ja) * | 2002-08-29 | 2004-04-08 | Sanyo Electric Co Ltd | 撮像装置 |
| US7554592B2 (en) * | 2004-08-13 | 2009-06-30 | Fujifilm Corporation | Solid-state imaging device and its driving method for preventing damage in dynamic range |
| JP4295702B2 (ja) * | 2004-08-13 | 2009-07-15 | 富士フイルム株式会社 | 固体撮像装置及び固体撮像装置の駆動方法 |
| JP4295703B2 (ja) * | 2004-08-23 | 2009-07-15 | 富士フイルム株式会社 | 固体撮像装置の駆動方法及び固体撮像装置 |
| JP2006345472A (ja) * | 2005-05-13 | 2006-12-21 | Sanyo Electric Co Ltd | 画像信号処理装置、それを備えた撮像装置及び画像信号処理方法 |
| US7573520B2 (en) * | 2005-05-17 | 2009-08-11 | Fujifilm Corp. | Solid state imaging apparatus and a driving method of the solid state imaging apparatus |
| US10347678B2 (en) * | 2017-11-16 | 2019-07-09 | Visera Technologies Company Limited | Image sensor with shifted microlens array |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06121324A (ja) * | 1992-10-08 | 1994-04-28 | Olympus Optical Co Ltd | 固体撮像装置 |
| JP2000209599A (ja) * | 1999-01-11 | 2000-07-28 | Sony Corp | 固体撮像装置およびその駆動方法並びにカメラシステム |
| JP2000308078A (ja) * | 1999-04-26 | 2000-11-02 | Hitachi Ltd | 撮像素子 |
| JP2001078208A (ja) * | 1999-09-08 | 2001-03-23 | Fuji Photo Film Co Ltd | 固体撮像装置および信号読出し方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06205298A (ja) * | 1992-11-06 | 1994-07-22 | Sharp Corp | 電荷結合型固体撮像装置 |
| US5856845A (en) * | 1993-01-28 | 1999-01-05 | Sanyo Electric Co., Ltd. | Imaging device for recording and reproducing slow motion pictures |
| US5874993A (en) * | 1995-04-21 | 1999-02-23 | Eastman Kodak Company | Solid state image sensor with selectable resolution |
-
2001
- 2001-05-18 JP JP2001149454A patent/JP2002344982A/ja active Pending
-
2002
- 2002-04-15 TW TW091107573A patent/TW563360B/zh not_active IP Right Cessation
- 2002-05-16 KR KR10-2002-0027044A patent/KR100433770B1/ko not_active IP Right Cessation
- 2002-05-17 US US10/150,226 patent/US6774350B2/en not_active Expired - Fee Related
- 2002-05-20 CN CN02120489A patent/CN1387368A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06121324A (ja) * | 1992-10-08 | 1994-04-28 | Olympus Optical Co Ltd | 固体撮像装置 |
| JP2000209599A (ja) * | 1999-01-11 | 2000-07-28 | Sony Corp | 固体撮像装置およびその駆動方法並びにカメラシステム |
| JP2000308078A (ja) * | 1999-04-26 | 2000-11-02 | Hitachi Ltd | 撮像素子 |
| JP2001078208A (ja) * | 1999-09-08 | 2001-03-23 | Fuji Photo Film Co Ltd | 固体撮像装置および信号読出し方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1387368A (zh) | 2002-12-25 |
| KR20020088371A (ko) | 2002-11-27 |
| TW563360B (en) | 2003-11-21 |
| JP2002344982A (ja) | 2002-11-29 |
| US6774350B2 (en) | 2004-08-10 |
| US20020171033A1 (en) | 2002-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3511772B2 (ja) | 固体撮像素子、固体撮像素子の駆動方法、カメラ装置及びカメラシステム | |
| US6452634B1 (en) | Charge transfer device and method of driving the same, and solid state imaging device and method of driving the same | |
| JP4338298B2 (ja) | 電荷転送装置およびその駆動方法 | |
| JP2001267548A (ja) | 固体撮像装置 | |
| KR100433770B1 (ko) | 고체 촬상 소자 및 그 구동 방법 | |
| JPH10200908A (ja) | 固体撮像装置 | |
| JP4497261B2 (ja) | 電荷転送装置、ｃｃｄイメージセンサおよびｃｃｄ撮像システム | |
| US8045025B2 (en) | Image pickup device adaptable to display fewer vertical pixels | |
| KR100347494B1 (ko) | 고체 촬상 장치 | |
| JPH11146408A (ja) | 固体撮像装置及びその電荷読み出し方法 | |
| US6785027B1 (en) | Method for driving a CCD solid-state imaging device | |
| JPH10191168A (ja) | Ｃｃｄ撮像素子 | |
| JP2966740B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JP3485745B2 (ja) | 固体撮像装置 | |
| JP3392607B2 (ja) | 固体撮像素子の駆動方法 | |
| KR100649045B1 (ko) | 고체 촬상 장치 및 그 제어 방법 | |
| US6355949B1 (en) | Solid state imaging apparatus with horizontal charge transfer register which can transfer signal charge faster | |
| JP2005191943A (ja) | 固体撮像装置およびこれを備えたカメラ | |
| JP3000958B2 (ja) | 固体撮像装置の駆動方法 | |
| JP3244444B2 (ja) | 固体撮像装置 | |
| JP3454682B2 (ja) | 固体撮像素子及び固体撮像素子の駆動方法 | |
| JP3389466B2 (ja) | 固体撮像素子及び固体撮像素子の駆動方法 | |
| JP2931531B2 (ja) | 固体撮像装置 | |
| JP2645928B2 (ja) | 固体撮像装置 | |
| JPH10224809A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070511 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |