JP3244444B2 - 固体撮像装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＣＤイメージセ
ンサを用いた固体撮像装置に関し、特に、イメージセン
サの出力部での出力特性の改善に関する。

【０００２】

【従来の技術】ＣＣＤイメージセンサを用いるテレビカ
メラ等の固体撮像装置においては、所定のテレビジョン
方式に従う各種の同期信号に基づいて、イメージセンサ
の各走査タイミングが設定される。例えば、ＮＴＳＣ方
式の場合、垂直走査期間が１／６０秒に設定され、さら
に水平走査期間が垂直走査期間の２／５２５に設定され
る。これにより、１画面分の映像情報が１水平ライン単
位で連続する映像信号が出力される。

【０００３】図９は、ＣＣＤイメージセンサを用いる撮
像装置の基本的な構成を示すブロック図で、図１０及び
図１１は、その動作を説明するタイミング図である。フ
レーム転送型のＣＣＤイメージセンサ１は、撮像部１
ｉ、蓄積部１ｓ、水平転送部１ｈ及び出力部１ｄより構
成される。撮像部１ｉは、垂直方向に連続する互いに平
行な複数のＣＣＤシフトレジスタからなり、そのシフト
レジスタの各ビットがそれぞれ受光画素を構成し、撮像
期間で光を受けて発生する情報電荷をそれぞれ蓄積す
る。蓄積部１ｓは、撮像部１ｉのシフトレジスタに連続
し、ビット数が一致する複数のＣＣＤシフトレジスタか
らなり、これらのシフトレジスタの各ビットに撮像部１
ｉの各受光画素から転送出力される情報電荷をそれぞれ
一時的に蓄積する。水平転送部１ｈは、蓄積部１ｓの各
シフトレジスタの出力が各ビットに結合された単一のＣ
ＣＤシフトレジスタからなり、蓄積部１ｓから１水平ラ
イン単位で転送出力される情報電荷を順次出力部１ｄ側
へ転送する。出力部１ｄは、水平転送部１ｈの出力側で
情報電荷を受ける容量を含み、水平転送部１ｈから転送
出力される情報電荷を受けて電荷量に応じた電圧値を出
力する。ここで出力される電圧値の変化が画像信号Ｙ0
(t)となる。

【０００４】駆動回路２は、フレームクロック発生部２
ｆ、垂直クロック発生部２ｖ、水平クロック発生部２
ｈ、リセットクロック発生部２ｒ及びサンプリングクロ
ック発生部２ｓより構成される。フレームクロック発生
部２ｆは、フレームシフトタイミング信号ＦＴに応答し
てフレームクロックφfを発生し、撮像部１ｉへ供給す
る。これにより、撮像部１ｉの各受光画素に蓄積される
情報電荷は、垂直走査期間毎に蓄積部１ｓへ高速転送さ
れる。垂直クロック発生部２ｖは、垂直同期信号ＶＴ及
び水平同期信号ＨＴに応答して垂直クロックφvを発生
し、蓄積部１ｓへ供給する。これにより、蓄積部１ｓで
は、撮像部１ｉから転送出力される情報電荷が取り込ま
れて一時的に蓄積されると共に、蓄積された情報電荷が
各水平走査期間に１水平ライン単位で水平転送部１ｈへ
転送される。水平クロック発生部２ｈは、水平同期信号
ＨＴに応答して水平転送クロックφhを発生し、水平転
送部１ｈへ供給する。これにより、１水平ライン毎に蓄
積部１ｓから水平転送部１ｈへ取り込まれた情報電荷
は、順次出力部１ｄ側へ転送出力される。リセットクロ
ック発生部２ｒは、水平クロック発生部２ｈの動作に同
期して出力部１ｄの情報電荷を順次排出するリセットク
ロックφrを発生し、出力部１ｄへ供給する。これによ
り、水平転送部１ｈから出力部１ｄへ出力される情報電
荷は、１画素単位で蓄積されるようになる。そして、サ
ンプリングクロック発生部２ｓは、リセットクロック発
生部２ｒと同様に、水平クロック発生部２ｈの動作に同
期して出力部１ｄから出力される画像信号Ｙ0(t)を順次
サンプリングするサンプリングクロックφsを発生し、
後述するサンプルホールド回路４へ供給する。

【０００５】タイミング制御回路３は、一定周期の基準
クロックＣＬＫに基づいて動作し、イメージセンサ１の
垂直走査及び水平走査の各タイミングを決定する垂直同
期信号ＶＴ及び水平同期信号ＨＴを発生し、駆動回路２
へ供給する。同時に、垂直同期信号ＶＴに一致する周期
でフレームシフトタイミング信号ＦＴを発生し、駆動回
路２へ供給する。このタイミング制御回路３では、イメ
ージセンサ１の露光状態を最適に保つようにするため、
撮像部１ｉに発生する情報電荷の量に対応して垂直走査
期間の途中で撮像部１ｉの情報電荷を排出させるシャッ
タ制御が行われる。即ち、シャッタ動作のタイミングを
早くすると、情報電荷の蓄積開始からフレーム転送開始
までの期間が長くなり、撮像部１ｉでより長い期間情報
電荷の蓄積が行われるようになる。逆に、シャッタ動作
のタイミングを遅くすると、情報電荷の蓄積開始からフ
レーム転送開始までの期間が短くなり、撮像部１ｉでは
短い期間で情報電荷の蓄積が行われるようになる。撮像
部１ｉの情報電荷を排出するシャッタ動作については、
駆動回路２からイメージセンサ１に供給する駆動クロッ
クの作用によって達成される。

【０００６】サンプルホールド回路４は、サンプリング
クロック発生部２ｓから供給されるサンプリングクロッ
クφsに応答して画像信号Ｙ0(t)をサンプリングするこ
とにより、信号レベルを維持する画像信号Ｙ1(t)を生成
する。通常、出力部１ｄにおいては、リセットクロック
φrに従い容量の充放電が繰り返されるため、出力部１
ｄから得られる画像信号Ｙ0(t)は、リセットレベルと、
情報電荷量に応じた信号レベルとが交互に繰り返され
る。そこで、画像信号Ｙ0(t)の内、信号レベルのみを取
り出すようにサンプリングクロックφrの位相を設定し
ている。従って、出力部１ｄに蓄積される情報電荷量に
対応する信号レベルのみが連続する画像信号Ｙ1(t)を得
ることができる。

【０００７】分周回路５は、必要に応じてリセットクロ
ックφr及びサンプリングクロックφsを分周するもので
あり、出力部１ｄのリセット動作を間欠的することによ
り、出力部１ｄで複数画素の情報電荷を混合できるよう
にしている。例えば、図１１に示すように、水平クロッ
クφhと同一の周期で生成されるリセットクロックφr0
及びサンプリングクロックφs0を２分周し、周期が水平
クロックφhの２倍となったリセットクロックφr1及び
サンプリングクロックφs1を出力部１ｄ及びサンプルホ
ールド回路４へ供給するように構成される。周期が２倍
となったリセットクロックφr1によれば、出力部１ｉに
２画素分の情報電荷が蓄積される毎に情報電荷がリセッ
トされることから、出力部１ｉから水平クロックφhに
従うタイミングで２段階でレベルを変化させる画像信号
Ｙ0(t)が出力される。

【０００８】イメージセンサ１の撮像部１ｉでは、一画
面分の情報電荷を蓄積する期間は最長で１垂直走査期間
となるが、イメージセンサ１が撮らえる被写体が暗い場
合、蓄積期間を最長に設定しても、十分な情報電荷量を
得られないことがある。撮像部１ｉの各受光画素で、十
分な量の情報電荷を得られない場合、出力部１ｄでの電
荷量から電圧値への変換の過程でＳ／Ｎ比が劣化し易く
なる。このような場合に、分周回路５を動作させ、出力
部１ｄでの情報電荷のリセット動作を１／２（または１
／３以下）に間引くことにより、２画素分（または３画
素以上）の情報電荷をまとめて取り出すようにしてい
る。従って、十分な量の情報電荷を保持した状態で電荷
量から電圧値への変換が行われるようになり、イメージ
センサ１の出力部１ｉでのＳ／Ｎ比の劣化を防止するこ
とができる。

【０００９】

【発明が解決しようとする課題】複数の受光画素からの
情報電荷をイメージセンサ１の出力部１ｄで合成して取
り出せるようにした場合、イメージセンサ１から取り出
される情報量が、合成する画素数に応じて少なくなる。
例えば、イメージセンサ１の出力部１ｄで２画素分の情
報電荷を合成して出力を取り出すようにした場合、被写
体画像を形成する各ラインの情報量は１／２となる。従
って、再生画面の画質の劣化は避けられない。

【００１０】また、イメージセンサ１の撮像部１ｉに、
各受光画素を所定の色成分と対応させるカラーフィルタ
を装着してカラー撮像を行う場合、水平方向に隣り合う
受光画素がそれぞれ異なる色成分に対応付けられるた
め、それらの情報電荷を合成することはできない。例え
ば、奇数行の受光画素に白（Ｗ）及び緑（Ｇ）が交互に
割り当てられ、偶数行の受光画素にシアン（Ｃｙ）及び
黄（Ｙｅ）が交互に割り当てられたとき、ＷとＧとが合
成され、ＣｙとＹｅとが合成される。このような合成が
行われると、Ｗ＋Ｇ＝Ｃｙ＋Ｙｅ＝Ｒ＋２Ｇ＋Ｂ（Ｗ＝
Ｒ＋Ｇ＋Ｂ、Ｃｙ＝Ｇ＋Ｂ、Ｙｅ＝Ｒ＋Ｇ）であるた
め、画像信号Ｙ0(t)に含まれる色情報は単一となり、画
像信号Ｙ0(t)から各色成分に対応する情報を再生するこ
とができなくなる。従って、イメージセンサ１の撮像部
１ｉにカラーフィルタ、特に、モザイク型のカラーフィ
ルタを装着してカラー撮像を行う場合、出力部１ｄでの
複数画素の情報電荷の合成は不可能である。

【００１１】そこで本発明は、再生画面の解像度を低下
させることなく、被写体の輝度が不足しているときでも
イメージセンサから効率よく情報電荷を読み出せるよう
にすると共に、カラーフィルタが装着されたイメージセ
ンサにおいても複数の画素の情報電荷を合成して取り出
せるようにすることを目的とする。

【００１２】

【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、行列配置される複数の受光画素が各列毎に複数の垂
直転送部に結合され、複数の垂直転送部の各出力が水平
転送部の各ビットに結合されると共に、水平転送部の出
力電荷量が出力部で電圧値に変換されて出力されるイメ
ージセンサと、上記複数の受光画素に発生する情報電荷
を上記複数の垂直転送部へ転送した後、上記複数の垂直
転送部から１水平ライン毎に上記水平転送部へ転送し、
さらに上記水平転送部から上記出力部へ転送すると共
に、上記出力部に蓄積される情報電荷を上記水平転送部
の転送動作に同期して排出する駆動回路と、上記出力部
から出力される電圧値を上記駆動回路の排出動作に同期
して取り出す検出回路と、を備え、上記駆動回路は、上
記出力部の排出動作の周期を上記水平転送部の転送動作
の周期の整数倍に設定して、上記出力部に複数画素分の
情報電荷を蓄積し、上記検出回路は、上記水平転送部の
転送動作に同期して上記出力部に複数画素分の情報電荷
が順次蓄積される過程の電位の変化を段階的に取り出す
ことにある。

【００１３】本発明によれば、複数の画素の情報電荷が
イメージセンサの出力部で段階的に蓄積される過程にお
いて、各段階での出力電圧値をそれぞれ取り出すことに
より、各段階毎の差から各画素の情報電荷量に対応する
電圧値を得ることができる。従って、イメージセンサの
出力部で複数の受光画素の情報電荷を合成して取り出し
ながらも、全ての受光画素に対応する情報を独立に得る
ことができると共に、異なる色成分がイメージセンサの
出力段階で混合されたとしても、その色成分を信号処理
の過程で容易に分離することができる。

【００１４】

【発明の実施の形態】図１は、本発明の第１の実施の形
態に係る固体撮像装置の構成を示すブロック図、図２
は、図１の固体撮像装置から得られる画像信号に対する
信号処理回路の構成を示すブロック図、図３は、図１及
び図２の動作を説明するタイミング図である。尚、これ
らの図においては、イメージセンサ１１の出力部１１ｄ
で情報電荷を２画素単位で混合して取り出すようにした
場合を示している。

【００１５】固体撮像装置（図１）は、フレーム転送型
のＣＣＤイメージセンサ１１、このイメージセンサ１１
を駆動する駆動回路１２、駆動回路１２の動作タイミン
グを制御するタイミング制御回路１３より構成される。
さらに、固体撮像装置は、イメージセンサ１１の出力を
取り込む検出回路としてのサンプルホールド回路１３、
駆動回路１２からイメージセンサ１１に供給されるリセ
ットクロックφr0を分周する分周回路１５を含む。

【００１６】イメージセンサ１１は、撮像部１１ｉ、蓄
積部１１ｓ、水平転送部１１ｈ及び出力部１１ｄより構
成される。このイメージセンサ１１の各部１１ｉ、１１
ｖ、１１ｈ、１１ｄについては、図９に示すイメージセ
ンサ１（撮像部１ｉ、蓄積部１ｓ、水平転送部１ｈ、出
力部１ｄ）とそれぞれ同一の構成を有するものであり、
説明は省略する。

【００１７】駆動回路１２は、フレームクロック発生部
１２ｆ、垂直クロック発生部１２ｖ、水平クロック発生
部１２ｈ、リセットクロック発生部１２ｒ及びサンプリ
ングクロック発生部１２ｓより構成される。この駆動回
路１２で、フレームクロック発生部１２ｆ、垂直クロッ
ク発生部１２ｖ、水平クロック発生部１２ｈは、図９に
示す駆動回路２（フレームクロック発生部２ｆ、垂直ク
ロック発生部２ｖ、水平クロック発生部２ｈ）と同一の
構成を有する。

【００１８】リセットクロック発生部１２ｒは、水平ク
ロック発生部１２ｈの動作に同期し、水平クロックφh
と同一の周期で出力部１ｄの情報電荷を順次排出するリ
セットクロックφr0を発生し、後述する分周回路１５へ
供給する。そして、サンプリングクロック発生部１２ｓ
は、リセットクロック発生部１２ｒと同様に、水平クロ
ック発生部１２ｈの動作に同期して出力１１ｄから出力
される画像信号Ｙ0(t)を順次サンプリングするサンプリ
ングクロックφs0を発生し、後述するサンプルホールド
回路１４へ供給する。

【００１９】タイミング制御回路１３は、イメージセン
サ１１の垂直走査及び水平走査の各タイミングを決定す
る垂直同期信号ＶＴ及び水平同期信号ＨＴを発生する。
同時に、垂直同期信号ＶＴに一致する周期でフレーム転
送タイミング信号ＦＴを発生し、垂直同期信号ＶＴ及び
水平同期信号ＨＴと共に、それぞれ駆動回路１２へ供給
する。このタイミング制御回路１３においても、図９に
示すタイミング制御回路３と同様に、イメージセンサに
おける情報電荷の蓄積時間を伸縮制御するためのシャッ
タ制御が行われる。

【００２０】サンプルホールド回路１４は、サンプリン
グクロック発生部１２ｓから供給されるサンプリングク
ロックφs0に応答して、イメージセンサ１１から出力さ
れる画像信号Ｙ0(t)をサンプリングする。通常、出力部
１１ｄでは、リセットクロックφr1に従うタイミングで
容量の充放電が繰り返されるため、出力部１１ｄから得
られる画像信号Ｙ0(t)では、図３に示すように、リセッ
トレベルと、情報電荷量に応じた信号レベルとが交互に
繰り返し連続する。そこで、画像信号Ｙ0(t)の内、信号
レベルのみを取り出すようにサンプリングクロックφr
の位相を設定している。従って、出力部１ｄに蓄積され
る情報電荷量に対応する信号レベルのみが連続する画像
信号Ｙ1(t)を得ることができる。

【００２１】分周回路１５は、水平クロックφhと同一
の周波数で生成されるリセットクロックφr0を２分周
し、分周リセットクロックφr1を出力部１１ｄへ供給す
る。これにより、出力部１ｄでのリセット動作が間欠的
となり、出力部１１ｄで２画素の情報電荷が混合される
ようになる。従って、出力部１１ｄから出力される画像
信号Ｙ0(t)は、図３に示すように、リセットレベルの後
に、水平クロックφhに従うタイミングで信号レベルを
２段階で変化させる。そして、このような画像信号Ｙ0
(t)に対してサンプルホールド回路１４は、水平クロッ
クφhと同一の周期で動作するため、２段階で変化する
信号レベルをそれぞれサンプリングする。これにより、
サンプルホールド回路１４は、１画素分の情報電荷量に
対応する信号レベルと２画素分の情報電荷量に対応する
信号レベルとを交互に繰り返す画像信号Ｙ1(t)を出力す
る。

【００２２】信号処理回路（図２）は、Ａ／Ｄ変換回路
１６、第１及び第２のラッチ回路１７、１８及び減算回
路１９より構成され、サンプルホールド回路１４から出
力される画像信号Ｙ1(t)に対し、出力部１１ｄで合成さ
れる前の情報電荷量を算出するための処理を施す。Ａ／
Ｄ変換回路１６は、サンプルホールド回路１４に同期し
て画像信号Ｙ1(t)を取り込み、イメージセンサ１１の各
受光画素に対応する画像データＤ0(n)を生成する。この
画像データＤ0(n)では、図３に示すように、１画素分の
情報電荷量に対応するデータと２画素分の情報電荷量に
対応するデータとが繰り返される。例えば、２ｍ−１
（奇数）番目の画素が単独で読み出されるとき、画像デ
ータＤ0(2m-1)が、２ｍ−１番目の画素の情報電荷量ｙ
(2m-1)を表すデータｄ(2m-1)となる。そして、２ｍ（偶
数）番目の画素が１つ前の画素に合成されて読み出され
るとき、画像データＤ0(2m)が、２ｍ番目の画素の情報
電荷量ｙ(2m)に２ｍ−１番目の画素の情報電荷量ｙ(2m-
1)を加算した電荷量ｙ(2m-1)＋ｙ(2m)を表すデータｄ(2
m-1)＋ｄ(2m)となる。

【００２３】第１のラッチ１７は、第１のラッチパルス
ＬＴ１に応答し、画像データＤ0(n)を１データおきに、
２画素分の情報電荷が出力されるタイミングでラッチ
し、２画素分の情報電荷量を表すデータｄ(2m-1)＋ｄ(2
m)が連続する画像データＤ1(n)を出力する。第２のラッ
チ１８は、第２のラッチパルスＬＴ２に応答し、画像デ
ータＤ0(n)を１データおきに、１画素分の情報電荷が独
立して出力されるタイミングでラッチし、１画素分の情
報電荷量を表すデータｄ(2m)が連続する画像データＤ2
(n)を出力する。画像データＤ１(n)及び画像データＤ2
(n)においては、図３に示すように、データｄ(2m-1)＋
ｄ(2m)及びデータｄ(2m-1)がそれぞれ２クロック単位で
連続する。但し、画像データＤ１(n)及び画像データＤ2
(n)の互いのタイミングは、１クロック期間ずれてい
る。

【００２４】減算回路１９は、第１のラッチ回路１７か
ら出力される画像データＤ1(n)から、第２のラッチ回路
１８から出力される画像データＤ2(n)を減算する。この
減算処理では、２画素分の情報電荷量を表す画像データ
Ｄ1(n)から１画素分の情報電荷量を表す画像データＤ2
(n)が差し引かれるため、情報電荷を合成する前の情報
電荷量が算出されることになる。尚、減算回路１９は、
画像データＤ0(n)で２画素分の情報が入力される期間
（第１のラッチ回路１７の動作期間）で減算を実行し、
画像データＤ0(n)で１画素分の情報が入力される期間
（第２のラッチ回路１８の動作期間）では前の減算結果
を保持して出力する。

【００２５】このように出力される画像データＤ2(n)、
Ｄ3(n)については、ホワイトバランス調整や平衡変調等
を施す色信号処理系及び２次元フィルタ処理や輪郭補正
等を施す輝度信号処理系で交互に取り込まれる。即ち、
１画素の情報電荷量を示すデータｄ(2m-1)が入力される
期間には、第２のラッチ回路１７からの画像データＤ2
(n)が選択され、２画素の電荷量を示すデータｄ(2m-1)
＋ｄ(2m)が入力される期間には、減算回路２４からの画
像データＤ3(n)が選択される。これにより、イメージセ
ンサ１１の出力部１１ｄで２画素の情報電荷を合成した
状態で出力しながらも、撮像部１１ｉの全ての受光画素
における独立した情報を得ることができる。

【００２６】以上のような固体撮像装置においては、イ
メージセンサ１１の撮像部１１ｉにモザイク型のカラー
フィルタを装着した場合でも、全ての色成分を独立して
取り出すことが可能になる。例えば、図４に示すよう
に、撮像部１１ｉの各受光画素に対応するように分割さ
れた複数のセグメントＣに、白（Ｗ）、緑（Ｇ）、黄
（Ｙｅ）及びシアン（Ｃｙ）の４種類の色成分が対応付
けられたモザイク型のカラーフィルタの場合、図５に示
すような画像データＤ0(n)〜Ｄ3(n)を得られる。即ち、
撮像部１１ｉの各受光画素において、奇数行でＧ及びＷ
が対応付けられ、偶数行でＹｅ及びＣｙが対応付けられ
るとき、奇数行の受光画素に対応する画像データＤ0(n)
ではＧ成分とＧ＋Ｗ成分とが繰り返され、偶数行の受光
画素に対応する画像データＤ0(n)ではＹｅ成分とＹｅ＋
Ｃｙ成分とが繰り返される。この画像データＤ0(n)に対
応し、第１のラッチ回路１７から出力される画像データ
Ｄ1(n)では、奇数行でＧ＋Ｗ成分が連続し、偶数行でＹ
ｅ＋Ｃｙ成分が連続する。第２のラッチ回路から出力さ
れる画像データＤ0(n)では、奇数行でＧ成分が連続し、
偶数行でＹｅ成分が連続する。そして、減算回路１９か
ら出力される画像データＤ3(n)では、奇数行でＷ成分が
連続し、偶数行でＣｙ成分が連続するようになる。従っ
て、イメージセンサ１１の出力部１１ｄで２種類の色成
分が合成されたとしても、信号処理の段階で全ての色成
分を再生することが可能になる。

【００２７】図６は、本発明の第２の実施の形態に係る
固体撮像装置の構成を示すブロック図、図７は、図６の
動作を説明するタイミング図である。固体撮像装置（図
６）は、図１と同様に、イメージセンサ２１、駆動回路
２２、タイミング制御回路２３、サンプルホールド回路
２４及び分周回路２５より構成される。この内、タイミ
ング制御回路２３、サンプルホールド回路２４及び分周
回路２５は、図１の固体撮像素子（タイミング制御回路
１３、サンプルホールド回路１４及び分周回路１５）と
同一であり、説明は省略する。

【００２８】フレーム転送型のＣＣＤイメージセンサ２
１は、撮像部２１ｉ、蓄積部２１ｓ、水平転送部２１ｈ
及び出力部２１ｄより構成される。撮像部２１ｉは、垂
直方向に連続する互いに平行な複数のＣＣＤシフトレジ
スタからなり、これらのシフトレジスタの各ビットがそ
れぞれ受光画素を構成し、撮像期間に発生する情報電荷
をそれぞれ蓄積する。蓄積部２１ｓは、撮像部２１ｉの
シフトレジスタに連続し、ビット数が一致する複数のＣ
ＣＤシフトレジスタからなり、これらのシフトレジスタ
の各ビットに撮像部２１ｉの各受光画素から転送出力さ
れる情報電荷をそれぞれ一時的に蓄積する。この蓄積部
２１ｓのシフトレジスタは、偶数列で水平転送部２１ｈ
に接続される側が１ビットだけ多くなるように形成され
る。水平転送部２１ｈは、蓄積部２１ｓの各シフトレジ
スタの出力が各ビットに結合された単一のＣＣＤシフト
レジスタからなり、蓄積部２１ｓから転送出力される情
報電荷を順次出力部２１ｄ側へ転送する。この水平転送
部２１ｈのシフトレジスタは、１ビットに撮像部２１ｉ
及び蓄積部２１ｓのシフトレジスタの２列が対応付けら
れる。出力部２１ｄは、水平転送部２１ｈの出力側で情
報電荷を受ける容量を含み、水平転送部２１ｈから転送
出力される情報電荷を受けて電荷量に応じた電圧値を出
力する。

【００２９】駆動回路２２は、フレームクロック発生部
２２ｆ、垂直クロック発生部２２ｖ、補助クロック発生
部２２ｕ、水平クロック発生部２２ｈ、リセットクロッ
ク発生部２２ｒ及びサンプリングクロック発生部２２ｓ
より構成される。フレームクロック発生部２２ｆは、垂
直走査周期のフレームシフトタイミング信号ＦＴに応答
してフレームクロックφfを発生し、撮像部２１ｉへ供
給する。これにより、撮像部２１ｉの各受光画素に蓄積
される情報電荷は、各垂直走査期間毎に蓄積部２１ｓへ
高速転送される。このフレームクロック発生部２２ｆ
は、図１の駆動回路１２と同一である。垂直クロック発
生部２２ｖは、垂直同期信号ＶＴ及び水平同期信号ＨＴ
に応答して垂直クロックφvを発生し、蓄積部２１ｓへ
供給する。補助クロック発生部２２ｕは、水平同期信号
ＨＴに応答し、垂直クロックφhの１／２の周期の補助
クロックφuを発生し、蓄積部２１ｓの出力端部で偶数
列に余分に設けられるビットへのみ供給する。これによ
り、蓄積部２１ｓでは、撮像部２１ｉから転送出力され
る情報電荷が取り込まれて一時的に蓄積されると共に、
その情報電荷が水平走査期間の１／２の期間毎に、奇数
列と偶数列とで交互に１／２ラインずつに水平転送部２
１ｈへ転送される。

【００３０】水平クロック発生部２２ｈは、水平同期信
号ＨＴに応答して水平転送クロックφhを発生し、水平
転送部２１ｈへ供給する。水平転送部２１ｈは、シフト
レジスタのビット数が１／２に縮小されているため、こ
の水平転送部２１ｈに取り込まれた情報電荷は、水平走
査期間の１／２の期間で出力部２１ｄへの転送出力が完
了する。このような１／２の画素数の情報電荷の転送出
力が、１水平走査期間の間に２回繰り返されることによ
り、１行分の情報電荷の転送出力が完了する。

【００３１】リセットクロック発生部２２ｒは、水平ク
ロック発生部２２ｈの動作に同期して出力部２１ｄの情
報電荷を順次排出するリセットクロックφrを発生し、
出力部２１ｄへ供給する。これにより、水平転送部２１
ｈから出力部２１ｄへ出力される情報電荷は、１画素単
位で排出されるようになる。そして、サンプリングクロ
ック発生部２２ｓは、リセットクロック発生部２２ｒと
同様に、水平クロック発生部２２ｈの動作に同期して出
力２１ｄから出力される画像信号Ｙ0(t)を順次サンプリ
ングするサンプリングクロックφsを発生し、後述する
サンプルホールド回路２４へ供給する。

【００３２】ここで、イメージセンサ２１の撮像部２１
ｉに、図４に示すようなモザイク型のカラーフィルタが
装着されている場合、画像データＤ0(n)では、各色成分
が各水平走査期間の１／２の期間毎に連続するようにな
る。例えば、Ｗ成分及びＧ成分が交互に対応付けられる
奇数行の受光画素に対応する水平走査期間では、図７に
示すように、前半期間でＷ成分が連続し、後半期間でＧ
成分が連続する。また、Ｃｙ成分及びＹｅ成分が交互に
対応付けられる偶数行の受光画素に対応する水平走査期
間では、前半期間でＣｙ成分が連続し、後半期間でＹｅ
成分が連続する。これにより、水平方向で２画素の情報
電荷を合成したとしても、異なる色成分が互いに混ざり
合うことはなくなる。

【００３３】図８は、図６に示すイメージセンサ２１の
蓄積部２１ｓと水平転送部２１ｈとの接続部の構造の一
例を示す平面図である。複数の垂直転送チャネル３１
ａ、３１ｂが、分離領域３２により区画され、垂直方向
（転送方向）に互いに平行に延在する。垂直転送チャネ
ル３１ａ、３１ｂの出力端には、各垂直転送チャネル３
１ａ、３１ｂに連続する水平転送チャネル３３が、分離
領域３４により区画され、水平方向に延在する。複数の
垂直転送チャネル３１ａ、３１ｂ上には、２層構造を有
する複数の転送電極３５ａ〜３５ｄが、各列で共通とな
るように水平方向に延在し、それぞれ絶縁された状態で
互いに平行に配置される。これらの転送電極３５ａ〜３
５ｄには、４相の垂直クロックφv1〜φv4が印加され
る。水平転送チャネル３３上には、２層構造を有する複
数の転送電極３６ａ、３６ｂが、垂直方向に延在して配
置される。これらの転送電極３６ａ、３６ｂは、隣り合
う２本が共通に接続され、２相の水平クロックφh1、φ
h2が印加される。この転送電極３６ａ、３６ｂの内、下
層側は、垂直転送チャネル３１ａ、３１ｂと水平転送チ
ャネル３３との接続部分を被うように、垂直転送チャネ
ル３１ａ、３１ｂ側まで延在されている。さらに、奇数
列の垂直転送チャネル３１ａと水平転送チャネル３３と
の接続部分は、偶数列よりも１ビット分長く形成され、
その接続部分も転送電極３６ａにより被うようにしてい
る。

【００３４】垂直転送チャネル３１ａ、３１ｂの出力側
（水平転送チャネル３３側）には、２層構造を有する補
助転送電極３７ａ〜３７ｄが形成される。下層側の補助
転送電極３７ｂ、３７ｄは、偶数列の垂直転送チャネル
３１ｂ上にのみ設けられる。また、上層側の補助転送電
極３７ａ、３７ｃは、全ての垂直転送チャネル３１ａ、
３１ｂを横切って配置されるが、奇数列の垂直転送チャ
ネル３１ａ上では、転送電極３６ａに重なり、偶数列の
垂直転送チャネル３１ｂに対してのみ作用する。そし
て、これらの補助転送電極３７ａ〜３７ｄには、４相の
補助クロックφu1〜φu4が印加される。これにより、補
助転送電極３７ａ〜３７ｄは、偶数列の垂直転送チャネ
ル３１ｂの出力端で１ビット分の補助ビットを形成し、
蓄積部１１ｓから水平転送部１１ｈへ情報電荷が転送さ
れる過程で、偶数列の垂直転送チャネル３１ｂで１画素
分の情報電荷を一時的に蓄積できるようになる。

【００３５】垂直クロックφvは、水平同期信号ＨＴに
従う周期で転送電極３５ａ〜３５ｄをクロックキング
し、垂直転送チャネル３１ａ、３１ｂ内の情報電荷を１
水平走査期間に１画素ずつ垂直方向へ転送する。補助ク
ロックφuは、垂直クロックφvの１／２の周期を有し、
水平同期信号ＨＴの１／２の周期で補助転送電極３７ａ
〜３７ｄをクロックキングする。補助転送電極３７ａ〜
３７ｄは、偶数列の垂直転送チャネル３１ｂに対しての
み有効に作用するため、偶数列の垂直転送チャネル３１
ｂ内の情報電荷が、出力端部で１水平走査期間に２画素
ずつ垂直方向へされる。このとき、転送電極３５ａ〜３
５ｄ部分から補助転送電極３７ａ〜３７ｄ部分へは、１
水平走査期間に１画素の情報電荷しか転送されないた
め、実際に補助転送電極３７ａ〜３７ｄ部分では、１画
素おきに空転送となる。従って、奇数列の垂直転送チャ
ネル３１ａと偶数列の垂直転送チャネル３１ｂとでは、
１／２垂直走査期間だけずれたタイミングで１画素の情
報電荷が水平転送チャネル３３へ転送される。

【００３６】水平クロックφhは、垂直クロックφv及び
補助クロックφuに対応して起動し、転送電極３６ａ、
３６ｂを水平走査周期よりも十分に短い周期でクロッキ
ングする。この水平クロックφhの周期は、水平転送チ
ャネル３３内にある情報電荷を水平走査期間の１／２の
期間で全て転送出力でき、且つ、一定のブランキング期
間を確保できるように設定される。これにより、各水平
走査期間の前半期間に、奇数列の垂直転送チャネル３１
ａからの情報電荷が転送出力され、後半期間に、偶数列
の垂直転送チャネル３１ｂからの情報電荷が転送出力さ
れる。

【００３７】以上の実施の形態においては、情報電荷を
２画素単位で合成する場合を例示したが、イメージセン
サの出力部で３画素以上の情報電荷を合成するようにし
てもよい。この場合、リセットクロックφr0から分周リ
セットクロックφr1を得る際の分周比率を変更すること
で容易に対応可能である。そして、画像信号の処理過程
においては、情報電荷を合成する画素数の分だけラッチ
回路を並列に配置し、複数画素の情報電荷が合成される
各段階の出力電圧値をそれぞれラッチできるように構成
すればよい。

【００３８】尚、画像信号の信号処理系については、ラ
ッチ回路を用いる他にも、画像データを１行単位あるい
は１画面単位でメモリに記憶し、デジタル信号処理によ
って１画素毎に対応する画像データを算出することも可
能である。デジタル化された画像信号の処理において
は、フィルタリングやカラーエンコード等の処理の際に
各種の演算が行われるため、これらの演算の前処理とし
て減算過程を付加すれば、１画素毎に対応する画像デー
タを取り出すことは容易である。

【００３９】

【発明の効果】本発明によれば、イメージセンサの出力
部では、複数の画素の情報電荷を合成して出力できるた
め、１画素毎の情報電荷量が少なくなったときでも、あ
る程度の電荷量を確保して電圧値への変換が可能にな
り、出力部でのＳ／Ｎ比特性を向上できる。そして、信
号処理の過程においては、１画素毎の情報電荷量に対応
する画像データを再生することができるため、この画像
データにより表示される再生画面の解像度を画素の合成
を行わないときと同等に維持することができる。

【００４０】また、モザイク型のカラーフィルタを装着
したイメージセンサにおいても、一旦合成した色成分を
後に分離することができるため、容易に適応可能であ
る。従って、カラー撮像に対応するイメージセンサであ
っても、解像度を劣化させることなく出力部の特性を改
善することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る固体撮像装置
の構成を示すブロック図である。

【図２】画像信号に対する信号処理回路の構成を示すブ
ロック図である。

【図３】図１及び図２の動作を説明するタイミング図で
ある。

【図４】モザイク型のカラーフィルタの構成を示す平面
図である。

【図５】モザイク型のカラーフィルタが装着されたイメ
ージセンサに対応した画像データの色成分の配列を示す
タイミング図である。

【図６】本発明の第２の実施の形態に係る固体撮像装置
の構成を示すブロック図である。

【図７】図６の固体撮像装置の動作を説明するタイミン
グ図である。

【図８】イメージセンサの蓄積部と水平転送部との接続
部分の構造の一例を示す平面図である。

【図９】従来の固体撮像装置の構成を示すブロック図で
ある。

【図１０】従来の固体撮像装置の第１の動作を説明する
タイミング図である。

【図１１】従来の固体撮像装置の第２の動作を説明する
タイミング図である。

【符号の説明】

１、１１、２１ イメージセンサ １ｉ、１１ｉ、２１ｉ 撮像部 １ｓ、１１ｓ、２１ｓ 蓄積部 １ｈ、１１ｈ、２１ｈ 水平転送部 １ｄ、１１ｄ、２１ｄ 出力部 ２、１２、２２ 駆動回路 ２ｆ、１２ｆ、２２ｆ フレームクロック発生部 ２ｖ、１２ｖ、２２ｖ 垂直クロック発生部 ２ｈ、１２ｈ、２２ｈ 水平クロック発生部 ２ｒ、１２ｒ、２２ｒ リセットクロック発生部 ２ｓ、１２ｓ、２２ｓ サンプリングクロック発生部 ３、１３、２３ タイミング制御回路 ４、１４、２４ サンプルホールド回路 ５、１５、２５ 分周回路 １６ Ａ／Ｄ変換回路 １７ 第１のラッチ回路 １８ 第２のラッチ回路 １９ 減算回路 ２２ｕ 補助クロック発生部 ３１ａ、３１ｂ 垂直転送チャネル ３２、３４ チャネル分離領域 ３３ 水平転送チャネル ３５ａ〜３５ｄ、３６ａ、３６ｂ 転送電極 ３７ａ〜３７ｄ 補助電極

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/335 H04N 9/07

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 行列配置される複数の受光画素が各列毎
   に複数の垂直転送部に結合され、複数の垂直転送部の各
   出力が水平転送部の各ビットに結合されると共に、水平
   転送部の出力電荷量が出力部で電圧値に変換されて出力
   されるイメージセンサと、上記複数の受光画素に発生す
   る情報電荷を上記複数の垂直転送部へ転送した後、上記
   複数の垂直転送部から１水平ライン毎に上記水平転送部
   へ転送し、さらに上記水平転送部から上記出力部へ転送
   すると共に、上記出力部に蓄積される情報電荷を上記水
   平転送部の転送動作に同期して排出する駆動回路と、上
   記出力部から出力される電圧値を上記駆動回路の排出動
   作に同期して取り出す検出回路と、を備え、上記駆動回
   路は、上記出力部の排出動作の周期を上記水平転送部の
   転送動作の周期の整数倍に設定して、上記出力部に複数
   画素分の情報電荷を蓄積し、上記検出回路は、上記水平
   転送部の転送動作に同期して上記出力部に複数画素分の
   情報電荷が順次蓄積される過程の電位の変化を段階的に
   取り出すことを特徴とする固体撮像装置。
2. 【請求項２】 上記イメージセンサの出力部に、出力動
   作に同期して複数画素分の情報電荷が段階的に蓄積され
   る過程で、上記検出回路の検出電位を各段階毎にラッチ
   し、それぞれの差から１画素毎の情報電荷量を算出する
   信号処理回路、をさらに備えたことを特徴とする請求項
   １に記載の固体撮像装置。