JP2004112768A - 撮像装置 - Google Patents

Abstract

【課題】モザイク型のカラーフィルタを用いたカラー撮像装置において、コストの増大を防止しつつ、感度の向上を図る。
【解決手段】蓄積部１１ｖのライン転送を２回連続して行い、水平転送部１１ｈ上に２ラインが合成された合成行を生成する。合成行には、Ｒ成分及びＧ成分の和〈R+G〉とＧ成分及びＢ成分の和〈G+B〉とが交互に並ぶ。出力部１１ｄの分周リセットクロックφｒ’を水平転送クロックφｈの２周期に１回とする。また、φｒ’は合成行の奇数行と偶数行とでφｈの１周期分、位相がずらされる。これにより、奇数行では、〈R+G〉に対応したデータＤ(R+G)と〈R+G〉及び〈G+B〉の和に対応したデータＤ(R+2G+B)とが交互に得られ、偶数行では、〈G+B〉に対応したデータＤ(G+B)とＤ(R+2G+B)とが交互に得られる。４画素が合成されたＤ(R+2G+B)を輝度信号として感度が向上される。またＤ(R+G)、Ｄ(G+B)から色信号が得られる。
【選択図】図１

Description

　本発明は、カラーフィルタが装着された固体撮像素子を用いてカラー撮像を行う撮像装置に関する。

　従来より、撮像デバイスにＣＣＤ（Charge Coupled Device：電荷結合素子）イメージセンサを用いた撮像装置としてデジタルカメラが知られている。このようなデジタルカメラには、一般にモニタモードと称される撮像モードが設定される。このモニタモードとは、表示画面上に表示される画像を見ながら被写体を定めるためのモードで、被写体写真としてメモリに記録する静止画像を撮像する場合と比べて、さほど高い解像度が望まれるわけではない。また、近年においては、デジタルカメラを、例えば、携帯電話機に搭載し、携行先で簡易なデジタルカメラとして扱うことができるものが普及している。このようなデジタルカメラでは、通常のデジタルカメラよりも表示画面が比較的小さいことに起因し、通常のデジタルカメラのモニタモードよりも解像度が重視されない。このようなデジタルカメラでは、むしろ、小型であって、且つ、安価であることへの要望が強い。

　図８は、従来の撮像装置の概略構成を示すブロック構成図である。ここに示す撮像装置は、ＣＣＤイメージセンサ（固体撮像素子）１、ＣＣＤドライバ回路２、タイミング制御回路６、アナログ信号処理回路３、Ａ／Ｄ変換回路４及びデジタル信号処理回路５から構成される。

　固体撮像素子１は、行列配置される複数の受光画素を有する受光領域を備えており、この受光面に入射される光を各受光画素で受けて光電変換によって情報電荷を発生する。固体撮像素子１では、この情報電荷を蓄積期間で各受光画素に蓄積し、その後、複数のシフトレジスタを介して順次転送する。そして、転送経路の最終段に設けられる出力部によって電圧値に変換し、画像信号Ｙ0(t)として出力する。このように、蓄積した情報電荷を順次転送して画像信号を出力する固体撮像素子には、転送方式の異なる幾つかのタイプがある。これらのタイプとして、撮像部で蓄積した情報電荷を蓄積部へ一括的に転送するフレームトランスファ型、受光画素の各列の間に配置される垂直転送部へ情報電荷を転送するインターライン型、フレームトランスファ型及びインターライン型の両者の特徴を合わせ持つフレームインターライン型がある。

　ＣＣＤドライバ回路２は、後述するタイミング制御回路６から供給される垂直同期信号ＶＴ及び水平同期信号ＨＴに同期する複数のクロックパルスを生成する。そして、生成した複数のクロックパルスを固体撮像素子１に供給し、固体撮像素子１を駆動して複数の受光画素に蓄積された情報電荷を順次転送させる。

　アナログ信号処理回路３は、固体撮像素子１から出力される画像信号Ｙ0(t)に対してＣＤＳ（Correlated Double Sampling：相関二重サンプリング）やＡＧＣ（Automatic Gain Control：自動利得制御）等のアナログ信号処理を施して画像信号Ｙ1(t)を生成する。Ａ／Ｄ変換回路４は、固体撮像素子１の動作タイミングに同期して画像信号Ｙ1(t)を規格化し、デジタル信号に変換して画像データＹ0(n)として出力する。

　デジタル信号処理回路５は、Ａ／Ｄ変換回路４から出力される画像データＹ0(n)に対して色分離及びマトリクス演算等のデジタル信号処理を施し、輝度データ及び色差データを含む画像データＹ1(n)を生成する。

　タイミング制御回路６は、基準クロックＣＫをカウントして垂直同期信号ＶＴ及び水平同期信号ＨＴを生成し、固体撮像素子１の垂直走査及び水平走査の期間を決定する。例えば、ＮＴＳＣ方式に従う場合、信号処理の過程で用いられる色副搬送波の周波数３．５８ＭＨｚの４倍の周波数の基準クロックＣＫを１／９１０に分周して水平同期信号ＨＴを生成する。更に、この水平同期信号ＨＴを２／５２５に分周して垂直同期信号ＶＴを生成する。

　このように固体撮像素子から出力される画像信号に対して各種の信号処理を施して画像データを得る撮像装置においては、被写体の照度に応じて情報電荷の蓄積期間を調整する所謂露光制御が行われる。この露光制御の手段としては、測光センサで測定された照度に応じて蓄積期間の伸縮制御を行うもの、或いは、以前からの画像情報の積分値を参照して蓄積期間の伸縮制御を行うものがある。例えば、後者の場合にあっては、画像データの積分値が適正範囲を超えると固体撮像素子１の蓄積時間を短くし、逆に、積分値が適正範囲を下回ると蓄積時間を長くするようにフィードバック制御を行う。これにより、固体撮像素子１の照度範囲が拡大され、被写体の照度に応じた適切な画像情報を得ることができる。そして、上述の露光制御手段を用いても露光不足が解消できない場合に更に照度範囲を拡大する手段として、各受光画素で得られた情報電荷を合成するものがある。これは、被写体の照度が低くて十分な情報電荷が得られなかった場合、近傍の情報電荷同士を混合して複数画素分の合成信号を取り出し、これによって画像情報の不足分を補うものである。このような手段によれば、暗い被写体に対しても露光不足となることなく十分なレベルの画像情報を得ることが出来る。

　上述のような撮像装置においては、カラー撮像を行う場合、固体撮像素子の受光面にカラーフィルタが装着される。このカラーフィルタは、三原色或いはその補色のそれぞれが所定の順序で規則的に配置され、その各セグメントが固体撮像素子の各受光画素に割り当てられる。例えば、モザイク型のカラーフィルタの場合、図９に示すように、奇数行のセグメントに緑（Ｇ）及び赤（Ｒ）が交互に配置され、偶数行のセグメントにＧ及び青（Ｂ）が配置される。このようなカラーフィルタは、隣接する２つのセグメントが互いに異なる色に対応するため、情報電荷を合成すると色再現性において不都合が生じ得る。この問題を解決するものとしての撮像装置が、本出願人によって特開平８−１５４２５３に提案されている。これは、垂直転送部の奇数列と偶数列とでビット数に差を設けて受光画素の奇数列で得られた情報電荷と偶数列で得られた情報電荷を交互に出力し、水平転送部で同じ色成分に対応する情報電荷が連続するようにしたものである。しかしながら、このような撮像装置においては、固体撮像素子のデバイス構造の変更が必要であり、これに伴う製造コストの増大を避けることができず、低価格帯での提供を目的とするものには全くの不向きであった。

　そこで、本発明は、コストの増大を防止しつつモザイク型のカラーフィルタを用いたカラー撮像であっても感度の向上を図ることのできる撮像装置の提供を目的とする。

　本発明にかかる撮像装置は、奇数行で第１の色成分及び第２の色成分が交互に対応付けられ、偶数行で前記第２の色成分及び第３の色成分が交互に対応付けられる複数の受光画素に複数の垂直シフトレジスタが接続され、これら複数の垂直シフトレジスタの各出力が水平シフトレジスタの各ビットに接続されると共に、前記水平シフトレジスタの出力が出力部に接続される固体撮像素子と、前記複数の受光画素に蓄積された情報電荷を前記複数の垂直シフトレジスタから前記水平シフトレジスタに転送すると共に、この転送過程で前記情報電荷をｋ行（ｋは自然数）ずつ合成して、前記第１及び第２の色成分が合成された第１の合成電荷と前記第２及び第３の色成分が合成された第２の合成電荷とを前記水平シフトレジスタの各ビットに交互に蓄積し、前記水平シフトレジスタから１ビット単位で転送される前記第１及び第２の合成電荷を前記出力部にｍビット分（ｍは自然数、ただしｋ又はｍの一方は２以上）、累積的に蓄積させ、前記第１〜第３の色成分が第１の比率で合成された第１の出力と、前記第１〜第３の色成分が第２の比率で合成された第２の出力と、前記第１〜第３の色成分が第３の比率で合成された第３の出力とを得る駆動回路と、前記固体撮像素子の出力をサンプリングし、前記第１の出力に応じた第１の画像信号と前記第２の出力に応じた第２の画像信号と前記第３の出力に応じた第３の画像信号とを取り出すサンプルホールド回路と、前記サンプルホールド回路で取り出された画像信号に対して所定の信号処理を施す信号処理回路とを備え、前記信号処理回路は、前記第１〜３の画像信号から前記第１〜３の色成分を表す色成分信号を生成する。

　さらに本発明にかかる撮像装置は、奇数行で第１の色成分及び第２の色成分が交互に対応付けられ、偶数行で前記第２の色成分及び第３の色成分が交互に対応付けられる複数の受光画素に複数の垂直シフトレジスタが接続され、これら複数の垂直シフトレジスタの各出力が水平シフトレジスタの各ビットに接続されると共に、前記水平シフトレジスタの出力が出力部に接続される固体撮像素子と、前記複数の受光画素に蓄積された情報電荷を前記複数の垂直シフトレジスタから前記水平シフトレジスタに転送すると共に、この転送過程で前記情報電荷をｋ行（ｋは自然数）ずつ合成して、前記第１及び第２の色成分が合成された第１の合成電荷と前記第２及び第３が合成された第２の合成電荷とを前記水平シフトレジスタの各ビットに交互に蓄積し、前記水平シフトレジスタから１ビット単位で転送される前記第１及び第２の合成電荷を前記出力部にｍビット分（ｍは自然数、ただしｋ又はｍの一方は２以上）、累積的に蓄積させ、前記第１〜第３の色成分が第１の比率で合成された第１の出力と、前記第１〜第３の色成分が第２の比率で合成された第２の出力と、前記第１〜第３の色成分が第３の比率で合成された第３の出力とを得る駆動回路と、前記固定撮像素子の出力をサンプリングし、前記第１の出力に応じた第１の画像信号と前記第２の出力に応じた第２の画像信号と前記第３の出力に応じた第３の画像信号とを取り出すサンプルホールド回路と、前記サンプルホールド回路で取り出された画像信号に対して所定の信号処理を施す信号処理回路とを備え、前記信号処理回路は、前記第１〜３の画像信号から前記第１〜３の色成分のうち少なくとも１の色成分を近似的に表す色成分信号を生成する。

　さらに本発明にかかる撮像装置は、奇数行で第１の色成分及び第２の色成分が交互に対応付けられ、偶数行で前記第２の色成分及び第３の色成分が交互に対応付けられる複数の受光画素に複数の垂直シフトレジスタが接続され、これら複数の垂直シフトレジスタの各出力が水平シフトレジスタの各ビットに接続されると共に、前記水平シフトレジスタの出力が出力部に接続される固体撮像素子と、前記複数の受光画素に蓄積された情報電荷を前記複数の垂直シフトレジスタから前記水平シフトレジスタに転送すると共に、この転送過程で前記情報電荷を２行ずつ合成して、前記第１及び第２の色成分が合成された第１の合成電荷と前記第２及び第３の色成分が合成された第２の合成電荷とを前記水平シフトレジスタの各ビットに交互に蓄積し、前記水平シフトレジスタから１ビット単位で転送される前記第１及び第２の合成電荷を前記出力部に２ビット分、累積的に蓄積させ、前記第１の合成電荷又は第２の合成電荷の電荷量に応じた第１の出力と、前記第１の合成電荷及び第２の合成電荷を合成した電荷量に応じた第２の出力とを得る駆動回路と、前記固体撮像素子の出力をサンプリングし、前記第１の出力に応じた第１の画像信号と前記第２の出力に応じた第２の画像信号とを取り出すサンプルホールド回路と、前記サンプルホールド回路で取り出された画像信号に対して所定の信号処理を施す信号処理回路とを備え、前記信号処理回路は、前記第１の画像信号から前記第１，又は第３の色成分を近似的に表す第１の色成分信号を生成すると共に、前記第２の画像信号から前記第２の色成分を近似的に表す第２の色成分信号を生成する。

　さらに本発明にかかる撮像装置は、奇数行で第１の色成分及び第２の色成分が交互に対応付けられ、偶数行で前記第２の色成分及び第３の色成分が交互に対応付けられる複数の受光画素に複数の垂直シフトレジスタが接続され、これら複数の垂直シフトレジスタの各出力が水平シフトレジスタの各ビットに接続されると共に、前記水平シフトレジスタの出力が出力部に接続される固体撮像素子と、前記複数の受光画素に蓄積された情報電荷を前記複数の垂直シフトレジスタから前記水平シフトレジスタに転送すると共に、この転送過程で前記情報電荷を２行ずつ合成し、前記第１及び第２の色成分を示す第１の合成電荷と前記第２及び第３の色成分を示す第２の合成電荷とを前記水平シフトレジスタの各ビットに交互に蓄積させ、前記水平シフトレジスタから１ビット単位で転送される前記第１及び第２の合成電荷を前記出力部に２ビット分、累積的に蓄積させ、前記第１の合成電荷又は第２の合成電荷の電荷量に応じた第１の出力と、前記第１の合成電荷及び第２の合成電荷を合成した電荷量に応じた第２の出力とを得る駆動回路と、前記固体撮像素子の出力をサンプリングし、前記第１の出力に応じた第１の画像信号と前記第２の出力に応じた第２の画像信号とを取り出すサンプルホールド回路と、前記サンプルホールド回路で取り出された画像信号に対して所定の信号処理を施す信号処理回路とを備え、前記信号処理回路は、前記第１の画像信号から前記第１又は第３の色成分を近似的に表す第１の色成分信号を生成すると共に、前記第２の画像信号から前記第２の色成分を近似的に表す第２の色成分信号を生成する。

　本発明によれば、水平シフトレジスタの水平転送動作の起動を垂直シフトレジスタの垂直転送駆動の２回毎に１回とすることにより、垂直方向に連続する２画素の情報電荷が合成された合成電荷が水平シフトレジスタ上に蓄積される。ここで、水平シフトレジスタに保持された合成電荷の水平な並びを合成行と称する。上述の垂直方向の合成により、受光画素の２行毎に１行の合成行が生成される。第ｉ行の合成行を構成する合成電荷のうち、受光画素アレイの第ｊ列に対応する水平シフトレジスタのビットに蓄積されるものをＱ(i,j)と表す。合成行には、第１の色成分と第２の色成分とを合成した第１の合成電荷と、第２の色成分と第３の色成分とを合成した第２の合成電荷とが交互に並ぶ。合成行が生成された後、水平シフトレジスタの水平転送を起動し、かつ出力部からの情報電荷の排出動作を水平シフトレジスタから出力部へ２個の合成電荷パケットが転送される度に１回とすることにより、出力部には、２個の合成電荷パケットが段階的に合成され、その電荷量に応じて段階的に変化する電圧信号が出力部から出力される。この出力信号の各段はそれぞれ、異なる色混合比（色感度特性の異なる画素数の比率）に対応する。出力部に１個の合成電荷が蓄積された状態が第１の出力を与え、これをサンプリングして第１の画像信号が取り出される。出力部に２個の合成電荷が蓄積された状態が第２の出力を与え、これをサンプリングして第２の画像信号が取り出される。出力部からの情報電荷の排出動作の位相に応じて、第１の画像信号は第１の合成電荷の電荷量に応じた値である場合と、第２の合成電荷の電荷量に応じた値である場合とがある。第１の出力を第１の合成電荷に基づいて得るか、第２の合成電荷に基づいて得るかは、例えば合成行に応じて交互に切り替えることができる。第２の画像信号は第１の合成電荷と第２の合成信号とを合成した電荷量に応じた値となる。信号処理回路は、第１の画像信号が第１の合成電荷に基づく場合、第２の合成電荷に基づく場合それぞれに対応して、第１の色成分を近似的に表す第１の色成分信号、第３の色成分を近似的に表す第３の色成分信号を生成する。第２の画像信号は４画素の情報電荷を合成して得られるが、このうちの２画素は第２の色成分に対応付けられる。信号処理回路は、この第２の画像信号から第２の色成分を近似的に表す第２の色成分信号を生成する。これら複数の画像信号に基づいて、輝度信号、色信号を生成することができる。すなわち、垂直方向の合成で得られた合成電荷パケットをさらに水平方向に関して複数個、合成することで、輝度信号としては一層の感度向上が図られ、さらに色信号が得られるので、カラー表示が可能である。

　本発明の好適な態様においては、前記第１乃至第３の色成分が、赤色、緑色、青色からなる光の三原色であり、前記第２の色成分が緑色である。

　本発明によれば、モザイク型のカラーフィルタを用いた固体撮像素子を用いた撮像装置において、コストの増大を防止しながら、感度の向上及び色情報の取得が可能である。

　次に、本発明の第１の実施形態について図面を参照して説明する。

　図１は、本発明の撮像装置の概略構成を示すブロック構成図である。ここに示す撮像装置は、固体撮像素子１１、ＣＣＤドライバ回路１２、分周回路１３、タイミング制御回路１４、アナログ信号処理回路１５、Ａ／Ｄ変換回路１６及びデジタル信号処理回路１７で構成される。本装置は、低照度の撮影条件下において複数画素の情報電荷を合成して感度を向上させ、忠実な色成分を取得する動作モードを有する。以下、これを増感動作モードと称する。この増感動作モードにおいては、後述するように固体撮像素子１１の行列配置された画素の列方向（すなわち垂直方向）及び行方向（すなわち水平方向）それぞれについて複数画素の合成が行われる。

　固体撮像素子１１は、例えば、フレームトランスファ型であり、撮像部１１ｉ、蓄積部１１ｖ、水平転送部１１ｈ及び出力部１１ｄからなる。撮像部１１ｉは、複数の垂直シフトレジスタから構成され、これら垂直シフトレジスタの各ビットが各受光画素を形成しており、複数の受光画素が行列配置された状態となっている。この撮像部１１ｉの表面には、カラー撮像のためのカラーフィルタが装着され、このカラーフィルタの各セグメントが複数の受光画素のそれぞれに対応付けられる。例えば、このカラーフィルタが図７に示すようなモザイク型のカラーフィルタであった場合、行列配置される受光画素の奇数行で青（Ｂ）、緑（Ｇ）が交互に対応付けられ、偶数行で緑（Ｇ）、赤（Ｒ）が交互に対応付けられる。また、撮像部１１ｉには、複数の垂直シフトレジスタの一部の列が遮光されて所謂ＯＰＢ（Optical Black）領域と称される領域に設定され、この領域で得られた情報電荷に基づいて画像情報の黒レベルが決定される。

　蓄積部１１ｖは、撮像部１１ｉを構成する複数の垂直シフトレジスタに連続する複数の垂直シフトレジスタから構成され、撮像部１１ｉを構成する複数の垂直シフトレジスタのビット数と同一のビット数に設定される。水平転送部１１ｈは、蓄積部１１ｖの出力側に配置される単一の水平シフトレジスタからなり、蓄積部１１ｖを構成する複数の垂直シフトレジスタの各出力が各ビットに対応付けられるように接続される。出力部１１ｄは、水平転送部１１ｈの出力側に配置され、水平転送部１１ｈから出力される情報電荷を取り込む容量を備えて構成される。この出力部１１ｄは、容量に取り込んだ情報電荷をその電荷量に応じて逐次電圧値に変換し、画像信号Ｙ0(t)として出力する。

　これらの構成を有するフレームトランスファ型の固体撮像素子１１には、横型オーバーフロードレイン（LOD:Lateral Overflow Drain）構造や縦型オーバーフロードレイン（VOD:Vertical Overflow Drain）構造のものがある。これらは、何れのタイプであっても、撮像部１１ｉに蓄積した情報電荷の排出が可能となっており、この情報電荷の排出によって、撮像部１１ｉにおける情報電荷の蓄積状態がリセットされる。

　ＣＣＤドライバ回路１２は、Ｂ−クロック発生部１２ｂ、Ｆ−クロック発生部１２ｆ、Ｖ−クロック発生部１２ｖ、Ｈ−クロック発生部１２ｈ、Ｒ−クロック発生部１２ｒ及びＳ−クロック発生部１２ｓから構成され、各クロック発生部で発生するクロックパルスを固体撮像素子１１に供給する。

　Ｂ−クロック発生部１２ｂは、タイミング制御回路１４から供給される排出タイミング信号ＢＴに応答して排出クロックφｂを生成する。このＢ−クロック発生部１２ｂで生成される排出クロックφｂは、固体撮像素子１１が横型オーバーフロードレイン構造を有する場合、オーバーフロードレイン領域へ印加され、一方、縦型オーバーフロードレイン構造を有する場合、固体撮像素子１１の基板側へ印加される。

　Ｆ−クロック発生部１２ｆは、タイミング制御回路１４から供給されるフレームシフトタイミング信号ＦＴに応答して、例えば、４相のフレーム転送クロックφｆを生成し、撮像部１１ｉへ印加する。Ｖ−クロック発生部１２ｖは、タイミング制御回路１４から供給される垂直同期信号ＶＴ及び水平同期信号ＨＴに応答して、例えば、４相のライン転送クロックφｖを生成し、蓄積部１１ｖへ印加する。Ｈ−クロック発生部１２ｈは、タイミング制御回路１４から供給される水平同期信号ＨＴに応答して、例えば、２相の水平転送クロックφｈを生成し、水平転送部１１ｈへ印加する。Ｒ−クロック発生部１２ｒは、Ｈ−クロック発生部１２ｈに同期するリセットクロックφｒを生成し、分周回路１３を介して出力部１１ｄへ印加する。Ｓ−クロック発生部１２ｓは、水平転送クロックφｈに基づいてサンプリングクロックφｓを生成し、サンプリングホールド回路１５ａへ印加する。

　分周回路１３は、Ｒ−クロック発生部１２ｒから出力されるリセットクロックφｒを取り込み、このリセットクロックφｒを必要に応じて分周して分周リセットクロックφｒ’を生成する。分周回路１３は増感動作モードにおいて、分周されたリセットクロックφｒ’を生成して、出力部１１ｄのリセット動作を間欠的とする。これにより、出力部１１ｄの容量に水平転送部１１ｈの複数ビット分の情報電荷が蓄積され、増感動作モードにおける水平方向の画素合成が実現される。例えば、リセットクロックφｒを１／２に分周して出力部１１ｄのリセット動作の周期を２倍に設定した場合、出力部１１ｄには、水平転送部１１ｈの２ビット分の情報電荷が順次、蓄積される。このため、出力部１１ｄの出力側からは、水平転送部の１ビット分の情報電荷量に応じた電圧値と２ビット分の情報電荷量に応じた電圧値とが交互に出力される。尚、分周回路１３における分周動作の切り換えは、増感動作モードか通常の撮像モードかに応じて選択的に行われる。即ち、撮像部１１ｉにおいて、十分な露光が得られる場合には、通常の撮像モードとされ、分周回路１３での分周動作は行われず、Ｒ−クロック発生部１２ｒから出力されたリセットクロックφｒがそのまま出力部１１ｄへ印加される。逆に、露光不足となると、増感動作モードとされ、分周回路１３での分周動作が行われ、上述したような情報電荷の合成処理が行われる。

　タイミング制御回路１４は、基準クロックＣＫをカウントする複数のカウンタから構成され、垂直同期信号ＶＴ及び水平同期信号ＨＴを生成すると共に、フレームシフトタイミング信号ＦＴを生成する。更に、タイミング制御回路１４は、測光センサで測定された照度、或いは、デジタル信号処理回路１７で得られる画像データの積分値から算出された値を基に排出タイミング信号ＢＴを生成する。これら垂直同期信号ＶＴ、水平同期信号ＨＴ、フレームシフトタイミング信号ＦＴ及び排出クロックφｂは、駆動回路１２に供給される。また、タイミング制御回路１４では、駆動回路１２以外のアナログ信号処理回路１５、Ａ／Ｄ変換回路１６及びデジタル信号処理回路１７へ制御信号を供給しており、これらの回路で動作タイミングの整合が図られるようにしている。ここで、タイミング制御回路１４は、モード信号MODEを受けて動作し、増感動作モードでは、蓄積部１１ｖから水平転送部１１ｈへの情報電荷の読み出しを複数回行った後に水平転送部１１ｈを駆動して、水平転送部１１ｈに蓄積された情報電荷を出力部１１ｄへ水平転送するようにＶ−クロック発生部１２ｖ及びＨ−クロック発生部１２ｈを制御する。

　アナログ信号処理回路１５は、サンプルホールド回路１５ａを含んで構成され、固体撮像素子１１から出力される画像信号Ｙ0(t)に対してＣＤＳやＡＧＣ等のアナログ信号処理を施す。サンプルホールド回路１５ａは、Ｓ−クロック発生部１２ｓから印加されるサンプリングクロックφｓに従う周期で画像信号Ｙ0(t)をサンプリングし、リセットレベルと信号レベルを繰り返す画像信号Ｙ0(t)から信号レベルのみを示す画像信号Ｙ1(t)を取り出す。このサンプルホールド回路１５ａに印加される。サンプリングクロックφｓは、水平転送クロックφｈと同じ周期に設定される。水平転送部１１ｈから出力部１１ｄへ１ビット分の情報電荷が読み出される毎に画像信号Ｙ1(t)が取り出される。よって、増感動作モードでは、画像信号Ｙ1(t)として、水平転送部の１ビット分の情報電荷に対応する信号レベルと、２ビット分の情報電荷が合成された信号レベルとが交互に出力される。

　Ａ／Ｄ変換回路１６は、アナログ信号処理回路１５から出力される画像信号Ｙ1(t)を取り込み、デジタル信号に変換して画像データＹ0(n)として出力する。このとき、Ａ／Ｄ変換回路１６では、タイミング制御回路１４から供給されるＡ／Ｄ変換用のサンプリングクロックＤＣＫに従って画像信号Ｙ1(t)を規格化する。このＡ／Ｄ変換回路１６に印加されるサンプリングクロックＤＣＫにおいては、サンプリングクロックφｓと同様に、水平転送クロックφｈと同一の周期に設定される。このため、増感動作モードにおいてＡ／Ｄ変換回路１６からは、水平転送部１１ｈの１ビット分の情報電荷量に対応するデータと複数ビット分の情報電荷量に対応するデータとが交互に出力される。

　デジタル信号処理回路１７は、輝度データ生成回路１８、色分離回路１９、色データ生成回路２０及びセレクタ２１を含んで構成される。輝度データ生成回路１８はＡ／Ｄ変換回路１６から出力される画像データＹ0(n)を取り込んでラインメモリに複数ライン分のデータを格納し、これらのデータに対して所定の演算処理を施して輝度データＹを生成する。色分離回路１９は、Ａ／Ｄ変換回路１６から出力される画像データＹ0(n)を取り込んで、この画像データＹ0(n)からＲＧＢ各色の色成分データＲ'(n)、Ｇ'(n)、Ｂ'(n)を分離して出力する。色データ生成回路２０は、色分離回路１９から出力される各色成分データＲ'(n)、Ｇ'(n)、Ｂ'(n)を取り込むと共に、輝度データ生成回路１８から輝度データＹを取り込み、色差信号Ｕ，Ｖを生成する。色データ生成回路２０は色成分データＲ'(n)から輝度データＹを差し引くことによって色差信号Ｕを生成すると共に、色成分データＢ'(n)から輝度データＹを差し引くことによって色差信号Ｖを生成する。また、色データ生成回路２０は、生成した色差信号Ｕ，Ｖだけでなく、色分離回路１９から出力される色成分データＲ'(n)、Ｇ'(n)、Ｂ'(n)も色差信号Ｕ，Ｖと同時に出力する。セレクタ２１は、輝度データ生成回路１８及び色データ生成回路２０から出力される各データを取り込み、データの受け手側の要望に応じて選択的に出力する。

　また、デジタル信号処理回路１７には、上述の回路に加え、露光制御回路やホワイトバランス制御回路（図示せず）が設けられる。例えば、露光制御回路においては、固体撮像素子１１の露光状態に応じて情報電荷の蓄積時間の伸縮制御を行うと共に、通常の動作モードと増感動作モードとの切換も行う。一方、ホワイトバランス制御回路においては、各色成分データに対してそれぞれ固有のゲイン係数を乗算して互いのバランスを調整し、再生画像の色再現性を向上させている。通常、ホワイトバランス制御においては、１画面乃至複数画面単位で各色成分データを積分し、これら各色成分データの積分値がそれぞれ等しくなるようにフィードバック制御がかけられる。

　続いて、図２乃至図５を参照して、増感動作モードでの図１の撮像装置の動作を説明する。図２は、固体撮像素子１１の動作を示すタイミング図である。尚、この図において、フレーム転送クロックφｆ、ライン送りクロックφｖ及び水平転送クロックφｈは、それぞれ多相のクロックパルスであるが、ここでは、多相のうちの１つを代表クロックパルスとして示す。

　排出クロックφｂは、例えば、固体撮像素子１１が縦型オーバーフロードレイン構造を有する場合、基板側の電位を一時的に高電位側へ立ち上げ、撮像部１１ｉに蓄積される情報電荷を基板側に排出する。フレーム転送クロックφｆは、垂直走査期間１Ｖのブランキング期間でクロッキングするように生成され、撮像部１１ｉに蓄積される１画面分の情報電荷を蓄積部１１ｖへ高速で出力する。固体撮像素子１１では、前述の排出クロックφｂが立ち上げられてから、このフレーム転送クロックφｆのクロッキングが開始されるまでの期間Ｌが、撮像部１１ｉにおける情報電荷の蓄積期間となる。

　ライン転送クロックφｖは、フレーム転送クロックφｆに対応する期間でフレーム転送クロックφｆと同じ周期でクロッキングされ、撮像部１１ｉから高速で出力された１画面分の情報電荷を同じ速度で蓄積部１１ｖに順次取り込む。また、ライン転送クロックφｖは、撮像部１１ｉから情報電荷を取り込む期間を除いた期間でクロッキングされ、１回のクロッキングによって、蓄積部１１ｖに蓄積された情報電荷が順次１水平ラインずつ、水平転送部１１ｈへ出力される。ここで、通常の動作では、ライン転送クロックφｖは、水平同期信号ＨＴに従う周期毎に１回ずつクロッキングされ、１水平走査期間毎に１水平ラインだけ、蓄積部１１ｖから水平転送部１１ｈへ出力される。これに対して、増感動作モードでは、ライン転送クロックφｖは、図２に示すように水平同期信号ＨＴに従う周期毎に２回ずつ連続してクロッキングされ、１水平走査期間毎に２水平ライン、蓄積部１１ｖから水平転送部１１ｈへ出力される。この２水平ラインの転送の間、水平転送クロックφｈはクロッキングされないので、蓄積部１１ｖの各列から読み出された２画素の情報電荷が水平転送部１１ｈの各ビットにて合成される。すなわち、水平転送部１１ｈ上に２つの水平ラインを合成した合成ラインが生成される。しかる後、水平転送クロックφｈは、１水平走査期間内でクロッキングするように生成され、１水平期間内で、水平転送部１１ｈに生成された１本分の合成ラインを構成する情報電荷（合成情報電荷）が順次、出力部１１ｄへ出力される。

　図３、図４はそれぞれ増感動作モードでの、出力部１１ｄにおけるリセット動作、サンプルホールド回路１５ａにおけるサンプリング動作及びＡ／Ｄ変換回路１６における動作を示すタイミング図である。

　図３（ａ）、図４（ａ）はそれぞれ水平転送部１１ｈから出力部１１ｄへ出力される合成情報電荷を示す。上述のように蓄積部１１ｖから水平転送部１１ｈへの読み出し動作において水平ラインは２本ずつ合成されて、順次、１つの合成ラインとされる。図３は、（ｎ＋１）番目の水平ラインと（ｎ＋２）番目の水平ラインとから生成された奇数番目の合成ラインを水平転送部１１ｈにて水平転送する場合を示しており、一方、図４は（ｎ＋３）番目の水平ラインと（ｎ＋４）番目の水平ラインとから生成された偶数番目の合成ラインを水平転送部１１ｈにて水平転送する場合を示している。

　図３（ｂ）、図４（ｂ）はそれぞれ水平転送クロックφｈである。また、図３（ｃ）、図４（ｃ）はそれぞれリセットクロックφｒである。リセットクロックφｒは、水平転送部１１ｈから出力される情報電荷に応じて充放電を繰り返す出力部１１ｄの出力をリセットする。このリセットクロックφｒは、通常、水平転送クロックφｈと一致する周期に設定される。このため、出力部１１ｄにおいては、通常の動作モードでは、水平転送部１１ｈの１ビット分の情報電荷を容量に蓄積する毎にリセット動作が行われる。

　これに対して図３（ｄ）、図４（ｄ）に示す分周リセットクロックφｒ’は、出力部１１ｄのリセット動作を間欠的にし、出力部１１ｄに複数画素分の情報電荷を蓄積させる。例えば、本装置では分周リセットクロックφｒ’の周期は水平転送クロックφｈの２周期に設定される。また、その位相は、図３に示す奇数番目の合成ラインと図４に示す偶数番目の合成ラインとで水平転送クロックφｈの１周期分ずらされる。この動作において、出力部１１ｄでの電位変化として取り出される画像信号Ｙ0(t)が図３（ｅ）、図４（ｅ）に示されている。

　例えば、奇数番目及び偶数番目のいずれの合成ラインにおいても、水平転送部１１ｈには２水平ラインを合成した合成情報電荷、即ち、〈R+G〉、〈G+B〉が交互に蓄積される（図３（ａ）、図４（ａ）参照）。図３に示す奇数番目の合成ラインでの動作においては、出力部１１ｄには、リセット後、先ず、水平転送クロックφｈに応答して合成情報電荷〈R+G〉が容量に蓄積される。これに応答して、出力部１１ｄの出力側からは、合成情報電荷〈R+G〉の電荷量に応じた電圧値が画像信号Ｙ0(t)として出力される。続いて、次の合成情報電荷〈G+B〉が水平転送部１１ｈから出力部１１ｄへ転送され、出力部１１ｄの容量には、水平転送部１１ｈの２ビット分の合成情報電荷が蓄積されることになる。これにより、出力部１１ｄの出力側からは、〈R+G〉及び〈G+B〉の合計に応じた電圧値がＹ0(t)として出力される。そして、２ビット分に対応する電圧値が出力された後に分周リセットクロックφｒ’によってリセット動作が行われ、出力部１１ｄの出力側の電位がリセットレベルにリセットされる。

　一方、図４に示す偶数番目の合成ラインでの動作においては、出力部１１ｄには、リセット後、先ず、水平転送クロックφｈに応答して合成情報電荷〈G+B〉が容量に蓄積される。これに応答して、出力部１１ｄの出力側からは、合成情報電荷〈G+B〉の電荷量に応じた電圧値が画像信号Ｙ0(t)として出力される。続いて、次の合成情報電荷〈R+G〉が水平転送部１１ｈから出力部１１ｄへ転送され、出力部１１ｄの容量には、水平転送部１１ｈの２ビット分の合成情報電荷が蓄積されることになる。これにより、出力部１１ｄの出力側からは、〈R+G〉及び〈G+B〉の合計に応じた電圧値がＹ0(t)として出力される。そして、２ビット分に対応する電圧値が出力された後に分周リセットクロックφｒ’によってリセット動作が行われ、出力部１１ｄの出力側の電位がリセットレベルにリセットされる。

　図５は、第１の実施形態における、情報電荷が２行合成される画素の組み合わせ及び近似的に示す色データを示す模式図である。

　この図では、撮像部１１ｉの第（ｎ＋１）〜（ｎ＋４）行を構成する各画素の色感度がＲ，Ｇ，Ｂで示されている。蓄積部１１ｖから水平転送部１１ｈへの転送動作において第（ｎ＋１）行及び第（ｎ＋２）行を合成することにより、図３に対応する奇数行の合成行が水平転送部１１ｈに生成される。一方、第（ｎ＋３）行及び第（ｎ＋４）行を合成することにより、図４に対応する偶数行の合成行が水平転送部１１ｈに生成される。

　すなわち、奇数行の合成行では、画素ブロック５０から得られる合成情報電荷〈R+G〉と、画素ブロック５１から得られる合成情報電荷〈G+B〉とが水平転送部１１ｈの各ビットに交互に蓄積される。そして、図３に示す動作によって、出力部１１ｄには、画素ブロック５０から得られる合成情報電荷〈G+B〉と、画素ブロック５２から得られる合成情報電荷 R+2G+B（〈R+G〉+〈G+B〉）とが分周リセットクロックφｒ’に同期して交互に蓄積される。一方、偶数行の合成行では、画素ブロック５３から得られる合成情報電荷〈G+B〉と、画素ブロック５４から得られる合成情報電荷〈R+G〉とが水平転送部１１ｈの各ビットに交互に蓄積される。そして、図４に示す動作によって、出力部１１ｄには、画素ブロック５３から得られる合成情報電荷〈G+B〉と、画素ブロック５５から得られる合成情報電荷 R+2G+B（〈R+G〉+〈G+B〉）とが分周リセットクロックφｒ’に同期して交互に蓄積される。

　図３（ｆ）、図４（ｆ）はそれぞれサンプリングクロックφｓを示す。上述のようにサンプリングクロックφｓは、水平転送クロックφｈと同じ周期で生成され、サンプルホールド回路１５ａは、このクロックφｓに同期して画像信号Ｙ0(t)をサンプリングする。その結果、画像信号Ｙ0(t)に現れる合成情報電荷１パケット分の情報電荷量に応じた電圧値と２パケット分の情報電荷量に応じた電圧値とが交互にサンプリングされ、画像信号Ｙ1(t)が生成される。また、上述のようにＡ／Ｄ変換回路１６に供給されるＡ／Ｄ変換用のサンプリングクロックＤＣＫは、サンプリングクロックφｓと同様に、水平転送クロックφｈと同一の周期に設定され、このクロックＤＣＫに基づいて、Ａ／Ｄ変換回路１６はアナログ信号Ｙ1(t)をデジタル信号Ｙ0(n)に変換する。図３（ｇ）、図４（ｇ）はそれぞれＡ／Ｄ変換回路１６から出力される画像信号Ｙ0(n)を表す。

　その結果、図３に示す奇数番目の合成ラインにおいては、Ａ／Ｄ変換回路１６から、合成情報電荷量〈R+G〉に応じたデータＤ(R+G)（画素ブロック５０に対応する画像情報）と合成情報電荷量（〈R+G〉+〈G+B〉）（すなわち電荷量〈R+2G+B〉）に応じたデータＤ(R+2G+B)（画素ブロック５２に対応する画像情報）とが交互に画像信号Ｙ0(n)として出力される。一方、図４に示す偶数番目の合成ラインにおいては、Ａ／Ｄ変換回路１６から、合成情報電荷量〈G+B〉に応じたデータＤ(G+B)（画素ブロック５３に対応する画像情報）と合成情報電荷量（〈R+G〉+〈G+B〉）に応じたデータＤ(R+2G+B)（画素ブロック５５に対応する画像情報）とが交互に画像信号Ｙ0(n)として出力される。

　増感動作モードにおいて、輝度データ生成回路１８は、Ａ／Ｄ変換回路１６から出力される画像データＹ0(n)を取り込み、輝度データＹを生成する。この輝度データ生成回路１８では、例えば、Ｄ(R+G)、Ｄ(R+2G+B)、Ｄ(G+B)、Ｄ(R+2G+B)を加算し、この加算データの平均値を算出して輝度データＹとする。この輝度データＹは、情報電荷を合成して得られたものであり、低照度の撮像条件下において大きな信号レベルを得ることができる。よって、これを輝度信号として用いることで、撮像装置の感度を向上することができる。

　一方、色分離回路１９では、赤色成分を近似的に示すデータとして、図５に示すように画像データＹ0(n)のうちのデータＤ(R+G)を色成分データＲ'(n)とする共に、青色成分を近似的に示すデータとして、画像信号Ｙ0(n)のうちのデータＤ(G+B)を色成分データＢ'(n)とする。また、色分離回路１９では、奇数番目の合成ラインに含まれるＤ(R+2G+B)と偶数番目の合成ライン含まれるＤ(R+2G+B)とを加算して、例えば１／４倍し、こうして生成されるデータＤ(1/2・R＋G+1/2・B)を緑色成分を近似的に表す緑色成分データＧ'(n)とする。なお、この色分離回路１９は、輝度データ生成回路１８と同様に、ラインメモリを内蔵しており、例えば、Ｒ＋Ｇ及びＲ＋２Ｇ＋Ｂの画像情報を含むラインが取り込まれるとき、ラインメモリに格納される別のラインの画像情報に基づき、取り込まれたラインには存在しないＧ＋Ｂの画像情報を補間するようにしている。

　本実施形態においては、垂直シフトレジスタから水平レジスタへの転送課程で情報電荷を２行づつ合成しているが、これに限らず何行合成しても良い。また、分周リセットクロックφｒ’の分周は１／２にかぎらず、リセット動作の周期を何倍にしても良い。もちろん、行合成をせずに分周リセットクロックφｒ’のみ複数倍周期にしても良いし、また行合成のみにして分周リセットクロックφｒ’は１倍周期でも良い。

　図６は、第２の実施形態における情報電荷が３行合成される画素の組み合わせ及び近似的に示す色データを示す模式図を示す。これらは３行合成としてリセット３倍周期とした実施形態である。

　この図では、撮像部１１ｉの第（ｎ＋１）〜（ｎ＋６）行を構成する各画素の色感度がＲ，Ｇ，Ｂで示されている。蓄積部１１ｖから水平転送部１１ｈへの転送動作において第（ｎ＋１）行から第（ｎ＋３）行を合成することにより、３行毎の合成行が水平転送部１１ｈに生成される。一方、第（ｎ＋４）行及び第（ｎ＋６）行を合成することにより、３行毎の合成行が水平転送部１１ｈに生成される。

　すなわち、第（ｎ＋１）行から第（ｎ＋３）行では、画素ブロック６０から得られる合成情報電荷〈R+2G〉と、画素ブロック６１から得られる合成情報電荷〈G+2B〉と、画素ブロック６２から得られる合成情報電荷〈R+2G〉が水平転送部１１ｈの各ビットに蓄積される。そして、分周リセットクロックφｒ’でリセット後、出力部１１ｄには画素ブロック６０から得られる合成情報電荷〈R+2G〉と、画素ブロック６１から得られる累積された合成情報電荷 R+3G+2B と、画素ブロック６２から得られる累積された合成情報電荷 2R+5G+2B とが蓄積される。続いて、分周リセットクロックφｒ’でリセット後、同様に合成情報電荷<G+2B>,<R+3G+2B>,<2R+4G+4B>が順次蓄積される。

　一方、第（ｎ＋４）行及び第（ｎ＋６）行では、画素ブロック６４から得られる合成情報電荷〈2R+G〉と、画素ブロック６５から得られる合成情報電荷〈2G+B〉と、画素ブロック６６から得られる合成情報電荷〈2R+G〉とが水平転送部１１ｈの各ビットに交互に蓄積される。そして、分周リセットクロックφｒ’でリセット後、出力部１１ｄには画素ブロック６４から得られる合成情報電荷〈2R+G〉と、画素ブロック６５から得られる累積された合成情報電荷 2R+3G+B と、画素ブロック６６から得られる累積された合成情報電荷 4R+4G+B とが蓄積される。続いて、分周リセットクロックφｒ’でリセット後、同様に合成情報電荷<2G+B>,<2R+3G+B>,<2R+5G+2B>が順次蓄積される。

　サンプリングホールド回路１５、Ａ／Ｄ変換回路１６を通過し、色分離回路１９では、赤色成分を近似的に示すデータとして、図６に示すように画像データＹ0(n)のうちのデータＤ(2R+G)を色成分データＲ'(n)とする共に、青色成分を近似的に示すデータとして、画像信号Ｙ0(n)のうちのデータＤ(G+2B)を色成分データＢ'(n)とする。また、色分離回路１９では、第（ｎ＋１）行から第（ｎ＋３）の合成ラインに含まれるＤ(2R+5G+2B)と第（ｎ＋４）行及び第（ｎ＋６）行の合成ライン含まれるＤ(2R+5G+2B)とを加算して、例えば１／３倍し、こうして生成されるデータＤ(2/3・R＋5/3G+2/3・B)を緑色成分を近似的に表す緑色成分データＧ'(n)とする。

　図７は、第３の実施形態における情報電荷が４行合成される画素の組み合わせ及び近似的に示す色データを示す模式図である。これらは４行合成としてリセット４倍周期とした実施形態である。

　この図では、撮像部１１ｉの第（ｎ＋１）〜（ｎ＋８）行を構成する各画素の色感度がＲ，Ｇ，Ｂで示されている。蓄積部１１ｖから水平転送部１１ｈへの転送動作において第（ｎ＋１）行から第（ｎ＋４）行を合成することにより、４行毎の合成行が水平転送部１１ｈに生成される。一方、第（ｎ＋５）行及び第（ｎ＋８）行を合成することにより、４行毎の合成行が水平転送部１１ｈに生成される。

　すなわち、第（ｎ＋１）行から第（ｎ＋４）行では、画素ブロック７０から得られる合成情報電荷〈2R+2G〉と、画素ブロック７１から得られる合成情報電荷〈2G+2B〉と、画素ブロック７２から得られる合成情報電荷〈2R+2G〉と、画素ブロック７３から得られる合成情報電荷〈2G+2B〉が水平転送部１１ｈの各ビットに蓄積される。そして、出力部１１ｄには、画素ブロック７０から得られる合成情報電荷〈2R+2G〉と、画素ブロック７１から得られる累積された合成情報電荷 2R+4G+2B と、画素ブロック７２から得られる累積された合成情報電荷 4R+6G+2B と、画素ブロック７３から得られる累積された合成情報電荷 4R+8G+4B とが分周リセットクロックφｒ’に同期して蓄積される。

　一方、第（ｎ＋５）行及び第（ｎ＋８）行では、画素ブロック７５から得られる合成情報電荷〈2G+2B〉と、画素ブロック７６から得られる合成情報電荷〈2R+2G〉と、画素ブロック７７から得られる合成情報電荷〈2G+2B〉と、画素ブロック７８から得られる合成情報電荷〈2R+2G〉とが水平転送部１１ｈの各ビットに交互に蓄積される。そして、出力部１１ｄには、画素ブロック７５から得られる合成情報電荷〈2G+2B〉と、画素ブロック７６から得られる累積された合成情報電荷 2R+4G+2B と、画素ブロック７７から得られる累積された合成情報電荷 2R+6G+4B と、画素ブロック７８から得られる累積された合成情報電荷 4R+8G+4B とが分周リセットクロックφｒ’に同期して蓄積される。

　サンプリングホールド回路１５、Ａ／Ｄ変換回路１６を通過し、色分離回路１９では、赤色成分を近似的に示すデータとして、図７に示すように画像データＹ0(n)のうちのデータＤ(4R+6G+2B)を１／６倍してデータＤ(2/3・R＋G+1/3・B)を色成分データＲ'(n)とする共に、青色成分を近似的に示すデータとして、画像信号Ｙ0(n)のうちのデータＤ(2R+6G+4B)を１／６倍してデータＤ(1/3・R＋G+2/3・B)を色成分データＢ'(n)とする。また、色分離回路１９では、第（ｎ＋１）行から第（ｎ＋４）の合成ラインに含まれるＤ(4R+8G+4B)と第（ｎ＋５）行及び第（ｎ＋８）行の合成ライン含まれるＤ(4R+8G+4B)とを加算して、例えば１／１６倍し、こうして生成されるデータＤ(1/2・R＋G+1/2・B)を緑色成分を近似的に表す緑色成分データＧ'(n)とする。基本的に緑色成分の画素面積が多くなるので、近似色を表す時に赤色成分や青色成分を優先する処理を行ってる。以上の実施形態では、赤、緑、青の各色成分を示す電荷量の比率が異なる合成情報電荷から近似的に各色成分信号を生成する例を示した。しかし、これに限らず、各色成分を示す電荷量の比率が異なる合成情報電荷から演算により忠実な色成分信号を生成することもできる。

　ちなみに、撮像装置は正規の撮影においてはストロボを点灯することにより、通常の動作モードで十分な感度を得ることができ、明るくかつ高解像度の画像を得ることができる。これに対して、増感動作モードは、特にフラッシュ等を用いないで撮影する場合、例えば、正規の撮影の前に被写体を定めるためにビューファインダに表示する画像を得る場合に用いられるものである。つまり、増感動作モードは、もっぱら被写体が見えにくい低照度下で、仮に被写体の画像を捉えるために用いられるものであるので、画素合成による解像度の低下及び色バランスの不正確さは許容され得る。このように、増感動作モードで得られた色成分データＲ'(n)、Ｇ'(n)、Ｂ'(n)をそのまま輝度信号、色差信号の生成に用いることで、固体撮像素子のデバイス構造の変更を伴うことなく感度が向上された画像情報を得ることができる。これによりコストの増大が抑制され、特に携帯電話等の小型装置への搭載が容易となる。

　一方、色成分データＲ'(n)、Ｇ'(n)、Ｂ'(n)に対する色バランスを補正する回路を設けて、より自然な色に近いカラー表示を行うように構成することもできる。

　尚、本実施形態においては、フレームトランスファ型の固体撮像素子を用いる撮像装置を例示したが、本発明は、これに限られるものではない。例えば、インターライン型やフレームインターライン型の固体撮像素子を用いた撮像装置であっても十分に適用することが可能である。

本発明の撮像装置の概略構成を示すブロック構成図である。 増感動作モードでの固体撮像素子の垂直走査及び水平走査の動作を示すタイミング図である。 奇数行の合成行の水平走査の動作を示すタイミング図である。 偶数行の合成行の水平走査の動作を示すタイミング図である。 第１の実施形態における情報電荷が２行合成される画素の組み合わせ及び近似的に示す色データを示す模式図である。 第２の実施形態における情報電荷が３行合成される画素の組み合わせ及び近似的に示す色データを示す模式図である。 第３の実施形態における情報電荷が４行合成される画素の組み合わせ及び近似的に示す色データを示す模式図である。 従来の撮像装置の概略構成を示すブロック構成図である。 モザイク型のカラーフィルタの構成を示す模式図である。

符号の説明

　１１　固体撮像素子、１２　ＣＣＤドライバ、１３　分周回路、１４　タイミング制御回路、１５　アナログ信号処理回路、１５ａ　サンプルホールド回路、１７　デジタル信号処理回路、１８　輝度データ生成回路、１９　色分離回路。

Claims (4)

1. 　奇数行で第１の色成分及び第２の色成分が交互に対応付けられ、偶数行で前記第２の色成分及び第３の色成分が交互に対応付けられる複数の受光画素に複数の垂直シフトレジスタが接続され、これら複数の垂直シフトレジスタの各出力が水平シフトレジスタの各ビットに接続されると共に、前記水平シフトレジスタの出力が出力部に接続される固体撮像素子と、
   　前記複数の受光画素に蓄積された情報電荷を前記複数の垂直シフトレジスタから前記水平シフトレジスタに転送すると共に、この転送過程で前記情報電荷をｋ行（ｋは自然数）ずつ合成して、前記第１及び第２の色成分が合成された第１の合成電荷と前記第２及び第３の色成分が合成された第２の合成電荷とを前記水平シフトレジスタの各ビットに交互に蓄積し、前記水平シフトレジスタから１ビット単位で転送される前記第１及び第２の合成電荷を前記出力部にｍビット分（ｍは自然数、ただしｋ又はｍの一方は２以上）、累積的に蓄積させ、前記第１〜第３の色成分が第１の比率で合成された第１の出力と、前記第１〜第３の色成分が第２の比率で合成された第２の出力と、前記第１〜第３の色成分が第３の比率で合成された第３の出力とを得る駆動回路と、
   前記固体撮像素子の出力をサンプリングし、前記第１の出力に応じた第１の画像信号と前記第２の出力に応じた第２の画像信号と前記第３の出力に応じた第３の画像信号とを取り出すサンプルホールド回路と、
   　前記サンプルホールド回路で取り出された画像信号に対して所定の信号処理を施す信号処理回路と、を備え、
   　前記信号処理回路は、前記第１〜３の画像信号から前記第１〜３の色成分を表す色成分信号を生成することを特徴とする撮像装置。
2. 　奇数行で第１の色成分及び第２の色成分が交互に対応付けられ、偶数行で前記第２の色成分及び第３の色成分が交互に対応付けられる複数の受光画素に複数の垂直シフトレジスタが接続され、これら複数の垂直シフトレジスタの各出力が水平シフトレジスタの各ビットに接続されると共に、前記水平シフトレジスタの出力が出力部に接続される固体撮像素子と、
   　前記複数の受光画素に蓄積された情報電荷を前記複数の垂直シフトレジスタから前記水平シフトレジスタに転送すると共に、この転送過程で前記情報電荷をｋ行（ｋは自然数）ずつ合成して、前記第１及び第２の色成分が合成された第１の合成電荷と前記第２及び第３が合成された第２の合成電荷とを前記水平シフトレジスタの各ビットに交互に蓄積し、前記水平シフトレジスタから１ビット単位で転送される前記第１及び第２の合成電荷を前記出力部にｍビット分（ｍは自然数、ただしｋ又はｍの一方は２以上）、累積的に蓄積させ、前記第１〜第３の色成分が第１の比率で合成された第１の出力と、前記第１〜第３の色成分が第２の比率で合成された第２の出力と、前記第１〜第３の色成分が第３の比率で合成された第３の出力とを得る駆動回路と、
   前記固定撮像素子の出力をサンプリングし、前記第１の出力に応じた第１の画像信号と前記第２の出力に応じた第２の画像信号と前記第３の出力に応じた第３の画像信号とを取り出すサンプルホールド回路と、
   　前記サンプルホールド回路で取り出された画像信号に対して所定の信号処理を施す信号処理回路と、を備え、
   　前記信号処理回路は、前記第１〜３の画像信号から前記第１〜３の色成分のうち少なくとも１の色成分を近似的に表す色成分信号を生成することを特徴とする撮像装置。
3. 　奇数行で第１の色成分及び第２の色成分が交互に対応付けられ、偶数行で前記第２の色成分及び第３の色成分が交互に対応付けられる複数の受光画素に複数の垂直シフトレジスタが接続され、これら複数の垂直シフトレジスタの各出力が水平シフトレジスタの各ビットに接続されると共に、前記水平シフトレジスタの出力が出力部に接続される固体撮像素子と、
   　前記複数の受光画素に蓄積された情報電荷を前記複数の垂直シフトレジスタから前記水平シフトレジスタに転送すると共に、この転送過程で前記情報電荷を２行ずつ合成して、前記第１及び第２の色成分が合成された第１の合成電荷と前記第２及び第３の色成分が合成された第２の合成電荷とを前記水平シフトレジスタの各ビットに交互に蓄積し、前記水平シフトレジスタから１ビット単位で転送される前記第１及び第２の合成電荷を前記出力部に２ビット分、累積的に蓄積させ、前記第１の合成電荷又は第２の合成電荷の電荷量に応じた第１の出力と、前記第１の合成電荷及び第２の合成電荷を合成した電荷量に応じた第２の出力とを得る駆動回路と、
   　前記固体撮像素子の出力をサンプリングし、前記第１の出力に応じた第１の画像信号と前記第２の出力に応じた第２の画像信号とを取り出すサンプルホールド回路と、
   　前記サンプルホールド回路で取り出された画像信号に対して所定の信号処理を施す信号処理回路と、を備え、
   　前記信号処理回路は、前記第１の画像信号から前記第１，又は第３の色成分を近似的に表す第１の色成分信号を生成すると共に、前記第２の画像信号から前記第２の色成分を近似的に表す第２の色成分信号を生成することを特徴とする撮像装置。
4. 　請求項１〜３に記載の撮像装置において、
   　前記第１乃至第３の色成分は、赤色、緑色、青色からなる光の三原色であり、前記第２の色成分が緑色であることを特徴とする撮像装置。

Images