JPS62208668A - 電荷移送形固体撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体基板上に光電変換素子、および各素子
も光学情報を取り出す電荷移送素子（Ｃｈａｒｇｅ　Ｃ
ｏｕｐｌ、ｅｄ　Ｄｅｖｉｃｅ、以下ＣＣＤと略称する
）を用いた固体撮像素子に関するものである。

〔発明の背景〕

固体撮像素子は現行のテレビジョン放送で使用されてい
る撮像用電子管並みの解像力を備えた撮像板を必要とし
、このため垂直方向に５００個、水平方向に８００〜１
０００個を配列して絵素（光電変換素子）マトリックス
とそれに相当する走査素子が必要となる。したがって、
上記固体撮像素子は高集積化が必要なＭＯ８大規模回路
技術を用いて作られ、構成素子として一般にＣＯＤある
いはＭＯＳトランジスタ等が使用されている。

第１図（、）に低雑音を特徴とするＣＣＤＣ固形撮像素
子の基本構成を示す（例えば、石原ほか「縦形オーバー
フロー構造ＣＣＤイメージセンサ」テレビジョン学会誌
、Ｖｏｌ、３７．ｐｐ、７８２〜７８７（１９８３）に
示されている）。１は例えば光ダイオードから成る光電
変換素子、２および３は光電変換素子群に蓄積された光
信号を信号検出回路４−１の出力端４−２に取り出すた
めの垂直電荷移送素子（以下、垂直ＣＯＤシフトレジス
タと称する）、および水平電荷移送素子（以下、水平Ｃ
ＣＤシフトレジスタと称する）である。５，６は各々垂
直シフトレジスタ、水平シフトレジスタを駆動するクロ
ックパルス製作するクロックパルス発生器である。

ここでは４相のクロックパルス発生器を図示したが、２
相あるいは３相のいずれのクロック形態を採用してもよ
い。また、７は光ダイオードに蓄積されて電荷を垂直シ
フトレジスタ２に送り込む転送ゲートを示している。本
素子はこのままの形態では白黒撮像素子となり、上部に
カラーフィルタを積層すると各光ダイオードは色情報を
備えることになりカラー撮像素子となる。

第１図（ｂ）に上記のＣＣＤ形素子を構成する画素の構
造を示す６１は光ダイオード領域、２は垂直ＣＯＤの電
荷が通る領域（すなわち、チャンネル領域）、２−１お
よび２−２は垂直ＣＯＤを構成すね電極、７は転送ゲー
ト領域（ここでは、ゲートＣＣＤ電極２−１で兼用した
例を示した）である。

固体撮像素子は周知のように小型、軽量、メインテナン
スフリー、低消費電力など素子管に較べて固体化に伴う
多くの利点を有しており、撮像デバイスとして将来が期
待されているものである。

しかしながら、現行のＣＣＤＣＤ形素子においては垂直
ＣＣＤシフトレジスタの情報転送段数（以下、ビット数
と称する）が不足しており、画質の向上を阻んでいる。

フィールド残像の発生を防止するため複数行に渡る光ダ
イオードの信号を転送しようとする場合、あるいは信号
と同時にスメアのような疑似信号を転送しようとする場
合には現行素子の少なくとも２倍のビット数が必要とな
る。

ビット数を２倍に上げる１つの方法として第２図（ｂ）
に示すように垂直ＣＣＤシフトレジスタの電極数を単純
に２倍にする（別の表現をすれば、１ビット当りの寸法
を１／２に縮少する）ことが考えられる。同図（ｂ）に
おいて１ビツト構成する電極２−２が同図（ａ）に示し
た現行の垂直ＣＯＤレジスタの倍配列されているため（
１ビツトの寸法は現行素子のＬからＬ／２に縮少されて
いる）、同図（ｂ）に示した垂直ＣＣＤのビット数は現
行素子に較べて２倍に向上している。ここで、２−１は
例えば第１層目の多結晶シリコンで形成されるＣＣＤ電
極、２−２は例えば第２層目の多結晶シリコンで形成さ
れるＣＣＤ電極、８はゲート酸化膜（例えば５ｉＯｚ）
　９は電極２−１と電極２−２を絶縁分離する酸化膜、
１ｏは半導体基板（例えばｎ型）、また１１は垂直ＣＣ
Ｄのチャンネルを埋込み形にする不純物層（例えばｎ型
、チャンネルを表面形にする場合は水層は不要）である
。各電極に４相のクロックパルスを印加することにより
電荷は水平ＣＯＤの方向（例えば１２の方向）に向って
転送される。しかし乍ら、この様にして２倍の電極を配
置したものの、新しく配置した電極２’−Ｆ、２’　−
８にクロック電圧を伝える配線（第１図に示した１３が
この配線領域に相当する）が必要となる。この配線はピ
ッチ寸法りで配置された光ダイオード領域のいずれかの
部分を横切ることになる（配線のピッチ寸法Ｌ／２に上
がるのに対し、光ダイオードのピッチ寸法は現行と同じ
Ｌであるから、第２図（ｂ）の構成では配線が例えば光
ダイオードを２分し、光ダイオードの中央を走ることに
なる。

この結果、光ダイオードの面積（すなわち電荷蓄積容量
）および光の入射する面積（すなわち開口率）は大きく
減少し、撮像素子のダイナミックレンジ（許容入射光量
範囲）および光感度の低下を招くことになる。垂直ＣＯ
Ｄシフトレジスタのビット数を増す場合、上記の様な単
純な構想では他のへい害を生ずることになる。したがっ
て幅作用を伴わないでビット数を増す工夫が必要となる
。

〔発明の目的〕

本発明の目的は上記のような問題点を生ずることなく垂
直ＣＯＤシフトレジスタのビット数を向上することにあ
る。

〔発明の概要〕

本発明は上記目的を達成するため、垂直ＣＯＤを構成す
る複数の電極のうち、一部の電極を配線を備えた電極（
以下、兼用電極と称する）とし、配線を備えることが難
かしい他の電極を前記配線とは異なる導電性配線に電気
的に接続するようにし、前記電極兼用配線と導電性配線
に垂直ＣＣＤを駆動するための電圧を印加するようにし
たものである。

［発明の実施例〕 以下、本発明の実施例を用いて詳細に説明する。

第３図に本発明のＣＣＤＣ素形の骨子となる構成および
構造を示す。第３図（ａ）はＣＣＤＣ素形の構成を示す
図である。２′は本発明の垂直ＣＯＤであり、−画素当
たり４個の電極２’−１−。

２’　−８，２’−Ｆ、２’　−２で構成されている。

ここでは第１図に示した従来素子に較べて２倍の電極が
配列されており、従来素子の２倍のビット数を備えてい
ることが分る。４個の電極のうち２つの電極：２’−１
と２′−２は配線１３’　−４゜１３’−２と兼用にな
っており、（すなわち、兼用電極になっており）１３’
−１，１３’　−２の一端に相当する１３’−１，１３
’　−２を共通に接続した配線（例えばＡＩｌの様な金
属を用いる）にクロックパルス（例えばφ工、φ４）が
印加される。（勿論、両端からパルスを印加するように
してもよい）。これによりＣＣＤ電極２’　−１゜２′
−２下のチャンネルポテンシャルは電荷の転送な必要な
電位関係：高（”１’す、低（”Ｏ’りを繰返し形成す
ることができる。一方、残る２つの電極２’−８，２’
　−Ｆは各々単独に形成される専用電極になっており、
各専用電極は各々導電性配線１４−８，１４−Ｆに共通
に接続されている。さらに、導電性配線１４−８，１４
−Ｆの一端を共通に接続した配線５’−２，５’　−３
にクロックパルス（φ２．φ８）が印加される。これに
よりＣＣＤ電極にはクロックの“１”　　ＩＩ　Ｏ＋）
電圧が伝えられ、２’−３，２’　−ＦＦのチャンネル
電位は“１”、“０”を繰返すこてができるようになる
（勿論両端に配ＩＪＩ５’−２，５’　−３を設けるよ
うにしてもよい）。ここで、１５はＣＣＤ電極２’−８
，２’　−Ｆと導電性配線１４が電気的に接続される点
（接点）を表わしている。

第３図（ａ）に示したＣＣＤＣ素形の構成単位となる画
素のレイアウト構成の一例を同図（ｂ）に示す。２’−
１，２’　−８，２’　−Ｆ、２’　−２は垂直ＣＯＤ
を構成する電極領域、７′は転送ゲート例えば電極２’
−１，２’　−２と共有した形で形成した１３’−１，
，１３’　−２はＣＣＤ電極と兼用の形で形成された配
線領域、１４−８．１４−Ｆは垂直ＣＣＤ上を垂直方向
（上下）に走る導電性の配線であり、１４−８には電極
２′−８が、１４−Ｆには電極２′−Ｆが接続されてい
る。ここで、］５は電極と導電線配線を接触させるため
のコンタクト領域を示している。このコンタクト領域は
本例では垂直ＣＯＤのチャンネル領域に属する部分に設
けたが、チャンネル領域以外に属する場所等、何処に形
成してもよい。但し、勿論コンタクト領域を設ける部分
までＣＣＤ電極（２’−３，２’−Ｆ）および導電性配
線を伸ばしてレイアウトする必要がある。

第３図（ｃ）にコンタクト領域の構造を示す一例を示す
、２’−１，２’　−Ｆは例えば第１層目（何層でもよ
い）の多結晶シリコンで作られたＣＣＤ電極、２’−８
，２’　−２は例えば第２層目（何層口でもよい）の多
結晶シリコンで作られた電極、１５は例えば電極と導電
性配線（２′と１４）を絶縁するために設けられた酸化
膜９′に開口されたコンタクト穴である。１４−８は例
えば周辺部によく使用されるＡＱで形成した導電性配線
であり、コンタクト穴１５を介して電極２′−Ｓと接触
している（２’　−Ｆと導電性配線の接触は紙面型直方
に見てこの後に依存するが、図示できないので省略した
）。ここで、導電性配線の材料としては前記のＡＱの他
に例えば第３層目の多結晶シリコン、Ｍｏ、Ｗなど自由
に遊ぶことができる。

第３図（ａ）、（ｂ）に示した実施例においては転送ゲ
ートは例えばＣＣＤ電極２’　−８を利用して形成した
。この転送ゲートは他の電極２′−１−，２’　−Ｆ、
２’　−２のいずれを利用して形成してもよい。同図（
ｄ）に示すように、ＣＣＤ電極とは切り離して別の電極
１６（例えば第３層目−Ｆを利用して形成した例を示す
（勿論、３つの電極で形成してもよい）。７′は２’−
８，２’−Ｆを利用して形成した転送ゲート領域を示し
ている。この称に、複数のゲートにまたがるようにして
転送チャンネルを設けることにより転送ゲートのコンダ
クタンス（いわゆるｇｍ）を大きくすることができる。

第３図（ａ）、（ｂ）に示した実施例においては導電性
配線を垂直方向に設置したが、第４図の実施例に示すよ
うに水平方向（左右）に設置するようにしてもよい。第
４図（ａ）、（ｂ）は各々素子の構成レイアウト構成の
一例を示す。図であり、１４’−８，１４’　−Ｆは水
平に走らせた導電性配線であり、各配線はコンタクト領
域１５で対応する電極２’−８，２’　−Ｆと接続され
ている。この場合には同図に示したように電極２′−１
，２’　−２のクロック印加配線と同じ側に４本の配線
かならび、５’−１，，５’−２，５’　−３゜５′−
４にクロックパルスφ工、φ２．φ８．φ番。

が印加される。勿論、１４’−８，１４’　−Ｆは５’
−１，，５’−４とは反対側（同図では右側）でまとめ
てもよく、この場合は左側に配置した配線５’−１，５
’−４にクロックパルスφ１．φ番が、右側に配置した
配線５’−２，５’　−３にクロックパルスφ２．φ８
が印加されることになる。

また、１４’−８は左側に引出し、１４’　−Ｆは右側
に引出すようにしても構わない（すなわち、５’−２，
は左側に５′−３は右側に配置するようにしても構わな
い）。

前述の実施例においては１画素相当の寸法に４個の電極
を配置した。１画素相当の寸法に３個の電極を配置し、
情報（例えば１つの信号）の転送が可能になるようにし
た例を第５図に示す。第５図（、）は素子構成を示す図
であり、２’　−Ａ。

２’−Ｂ、２’　−Ｃは垂直ＣＣＤを構成する。

ＣＣＤ電極、１３’−Ａ、１３’　−Ｃは電極２′−Ａ
、と２’　−Ｃと兼用する形で形成した配線である。１
４’−Ｂは電極２′−Ｂを共通に接続した導電性の配線
であり、これら導電性の配線の一端５′−２に例えばク
ロックパルスφ２を印加する。一方、電極２’−Ａ、２
’　−Ｃには配線１３’−Ａ、１３’　−Ｃを各々まと
めた共通配線端子５’−１，５’　−３から例えばクロ
ックパルスφ１．φ８が印加される。

第５図（ｂ）は同図（、）に示した素子を構成する画素
のレイアラ１〜構成の一例を示した図である。２’−Ａ
、２’−Ｂ、２’　−ＣはＣＣＤ電極領域、７′電極２
′−Ｂと共有した形で形成した転送ゲート領域である。

１４−Ｂは垂直方向に設けた導電性配線であり、コンタ
クト領域１５で電極２′−Ｂは配線１４−Ｂに接触（電
気的に接続）する。ここで、電極２’−Ａ、２’−Ｂ、
２’　−〇は第１層目と第２層目の多結晶シリコンを垂
直方向に繰返すことによって形成してもよいし、また、
第１層目、第２層目、第３層目の多結晶シリコンで形成
してもよい。このように３層の電極で形成する場合には
、電極２’　−Ｂはコンタクト穴を設ける必要があるこ
とから、特に最上層で形成するのが望ましく、例えば第
３層目の多結晶シリコン、或はＭ　ｏ　、　Ｗで形成す
ると製作が容易となる。

転送ゲートは電極２’−Ａあるいは２′−〇と共有する
形、またはゲート電極（例えば２′−Ａと２’−Ｂ）に
またがって形成してもよい。さらに、これらのＣＣＤ電
極とは共有しない別の電極で形成してもよい。導電性配
線１４−Ｂは上記実施例においては垂直方向に走らせた
が、水平方向でもよく、この場合にはクロックパルスの
印加配線を５’−１，５’　−３と同じ側にならべて置
いてもよいし、反対側（例えば右側）においてもよい。

さらに、印加端子を両端において２つの端子から同一ク
ロックパルスを印加するようにしてもよい。

なお、上記説明においては、本発明を現在の固体撮像素
子の代表であるインターライン方式のＣＣＤＣ素形に適
用した例を示したが、本発明はこれ以外の素子、例えば
、フレームトランスファ方式のＣＣＤＣ素形、フレーム
・インターライントランスファ方式のＣＣＤＣ素形ある
いは一次元状のＣＣＤＣ素形にも全く同様に適用可能で
あることはいうまでもないことである。また、垂直ＣＯ
Ｄシフトレジスタを駆動するクロックパルスは４相およ
び３相の場合を例にとって示したが、信相（２相、５相
・・・Ｎ相）のクロックパルスでつあもよい。さらに、
垂直ＣＣＤシフトレジスタは第３図に示したような１画
素当り１ビツト、（電極数が４個と多いので駆動の方法
によっては実効的に２ビツトともなり得る）第５図に示
したような１画素当り１ビツトの構成を例示したが、第
６図に示すように導電性配線の本数３本、４本・・・Ｍ
本（Ｍは任意の整数）１４’−１，１，４’　−２゜１
４’−３，・・・１４’　−Ｍと増やすことにより１画
素当りＭ′ビット構成（Ｍ’は任意の整数）を実現する
ことができる。ここで、電ｊＫ１．２’−１゜。

２’−２，・・・２＃−Ｍはビット数を増すために電極
２′−１と２′−２の間に任意の数Ｍ個だけ設だ専用電
極であり、これらはＭ本の導体１４′−１，１４′−２
，・・・１４−’　−Ｍに各々接続されている。

また、上記の実施例（第３〜第５図）とは異なり電極を
例えば１つおきに、あるいは所定の電極毎に所定の導電
性配線に接続したい場合がある。

この場合の実施例を第７図および第８図に示す。

第７図において、２’−Ａ、２’−ａは同層（例えば第
１層または第２層）の多結晶シリコンで形成された電極
で、これらの電極は縦に走る配線１３′を兼用している
。１６−Ａ、１６−ａ（○印で示した）は電極２’−Ａ
、２’　−ａが同一配線１３′に属していることを示し
ており、例えば電極２’−Ａ、２’　−ａ配線１３′を
同層のつながった多結晶シリコンで形成することができ
る。

一方、電極２’　−Ｂ、２’　−ｂは導電性配線１４′
に接続されている。第８図において、電極２′−Ａと２
’　−ａは配線１３’によって接続されており、電極を
兼用した配線１３′は配線５′−１に共通に接続されて
いる。一方、電極２’　−Ｂ。

２’　−ｂは導電性配線１４′に接続され、これらは配
線５′−２に共通に接続されている。ここで、第７図お
よび第８図の実施例は垂直ＣＯＤシフトレジスタを駆動
するクロックパルスの形態を簡貼のため２相を例にとっ
て示したが、３相、４相。

・・・Ｎ相いずれの形態であってもよい。

〔発明の効果〕

以上、実施例を用いて詳細に説明したように、本発明に
おいては垂直ＣＯＤシフトレジスタを兼用電極と専用電
極により構成することにより、ダイナミックレンジおよ
び光感度の低下を招くことなく垂直ＣＣ，Ｄシフトレジ
スタのビット数を向上することができる。この結果、例
えば全行の光信号を転送しフィールド残像の発生を防止
することができる。また、−行おきの光信号を転送する
場合には、もう１つのビットでスメア（９）を転送し、
出力で光信号（Ｑ＋９）とスメア信号の差を取ることに
より光信号の中に含まれてスメア成分を差し引き真の光
信号Ｑ’　　（＝Ｑ−９）が得られるようにすることも
できる。また、本発明の固体最像素子は平面的な設計手
段によって実現することができ、構造的な設計手段は従
来素子の場合と同じでもよい。したがって、構造が複雑
になることもなく、従来素子と同様の製造技術を用いて
製作ができるため製作歩留りを低下させるような削欠的
欠点もない。したがって、本発明の実用上の効果は極め
て大きいものである。

【図面の簡単な説明】

第１図は従来のＣＣＤ形固体撮像素子の構成および構造
を示す図、第２図は単純にＣＯＤシフトレジスタのビッ
ト数を上げた場合に生ずる問題を示す図、第３図は本発
明の骨子となるＣＣＤ形固体撮像素子の構成および構造
を示す図、第４図。 第５図、第６図、第７図および第８図はそれぞれ本発明
の他の実施例を示す図である。 ７３　　巳 ＡＪ　　　Ｊ　　　　ビジ （ｊ） （ｅ） ２′ ／４−Ｓ　　　　／４−Ｆ 第４図 ２′ （ｂ） ２′ １７仁９ 第５図 ■　７　図

Claims (1)

【特許請求の範囲】
1. １、同一半導体基板上に複数の光電変換素子と、該光電
   変換素子の蓄積した光信号電荷を出力に向けて転送する
   複数の垂直電荷移送素子および単一または複数の水平電
   荷移送素子とを集積化した電荷移送形固体撮像素子にお
   いて、上記垂直電荷移送素子を配線を共有する形で形成
   した兼用電極と単独に（すなわち配線とは別に）形成し
   た専用電極によつて構成し、かつ、上記専用電極を１本
   または複数本の導電性配線に電気的に接続し、上記兼用
   電極用の配線と導電性配線に互いに異なる、或は一部が
   同じ所定の電圧を印加して上記垂直電荷移送素子を駆動
   するようにしたことを特徴とする電荷移送形固体撮像素
   子。