JPH0821705B2 - 電荷移送形固体撮像素子 - Google Patents
電荷移送形固体撮像素子Info
- Publication number
- JPH0821705B2 JPH0821705B2 JP61050363A JP5036386A JPH0821705B2 JP H0821705 B2 JPH0821705 B2 JP H0821705B2 JP 61050363 A JP61050363 A JP 61050363A JP 5036386 A JP5036386 A JP 5036386A JP H0821705 B2 JPH0821705 B2 JP H0821705B2
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- electrode
- wiring
- electrodes
- ccd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000003384 imaging method Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 claims 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 1
- 239000010937 tungsten Substances 0.000 claims 1
- 230000003287 optical effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体基板上に光電変換素子、および各素
子も光学情報を取り出す電荷移送素子（Charge Coupled
Device.以下CCDと略称する）を用いた固体撮像素子に
関するものである。
子も光学情報を取り出す電荷移送素子（Charge Coupled
Device.以下CCDと略称する）を用いた固体撮像素子に
関するものである。
〔発明の背景〕 固体撮像素子は現行のテレビジヨン放送で使用されて
いる撮像用電子管並みの解像力を備えた撮像板を必要と
し、このため垂直方向に500個、水平方向に800〜1000個
を配列した絵素（光電変換素子）マトリツクスとそれに
相当する走査素子が必要となる。したがつて、上記固体
撮像素子は高集積化が必要なMOS大規模回路技術を用い
て作られ、構成素子として一般にCCDあるいはMOSトラン
ジスタ等が使用されている。
いる撮像用電子管並みの解像力を備えた撮像板を必要と
し、このため垂直方向に500個、水平方向に800〜1000個
を配列した絵素（光電変換素子）マトリツクスとそれに
相当する走査素子が必要となる。したがつて、上記固体
撮像素子は高集積化が必要なMOS大規模回路技術を用い
て作られ、構成素子として一般にCCDあるいはMOSトラン
ジスタ等が使用されている。
第１図（ａ）に低雑音を特徴とするCCD形固体撮像素
子の基本構成を示す（例えば、石原ほか「縦形オーバー
フロー構造CCDイメージセンサ」テレビジヨン学会誌、V
ol.37,pp.782〜787（1983）に示されている）。１は例
えば光ダイオードから成る光電変換素子、２および３は
光電変換素子群に蓄積された光信号を信号検出回路4-1
の出力端4-2に取り出すための垂直電荷移送素子（以
下、垂直CCDシフトレジスタと称する）、および水平電
荷移送素子（以下、水平CCDシフトレジスタと称する）
である。5,6は各々垂直シフトレジスタ、水平シフトレ
ジスタを駆動するクロツクパルス製作するクロツクパル
ス発生器である。ここでは４相のクロツクパルス発生器
を図示したが、２相あるいは３相のいずれのクロツク形
態を採用してもよい。また、７は光ダイオードに蓄積さ
れて電荷を垂直シフトレジスタ２に送り込む転送ゲート
を示している。本素子はこのままの形態では白黒撮像素
子となり、上部にカラーフイルタを積層すると各光ダイ
オードは色情報を備えることになりカラー撮像素子とな
る。
子の基本構成を示す（例えば、石原ほか「縦形オーバー
フロー構造CCDイメージセンサ」テレビジヨン学会誌、V
ol.37,pp.782〜787（1983）に示されている）。１は例
えば光ダイオードから成る光電変換素子、２および３は
光電変換素子群に蓄積された光信号を信号検出回路4-1
の出力端4-2に取り出すための垂直電荷移送素子（以
下、垂直CCDシフトレジスタと称する）、および水平電
荷移送素子（以下、水平CCDシフトレジスタと称する）
である。5,6は各々垂直シフトレジスタ、水平シフトレ
ジスタを駆動するクロツクパルス製作するクロツクパル
ス発生器である。ここでは４相のクロツクパルス発生器
を図示したが、２相あるいは３相のいずれのクロツク形
態を採用してもよい。また、７は光ダイオードに蓄積さ
れて電荷を垂直シフトレジスタ２に送り込む転送ゲート
を示している。本素子はこのままの形態では白黒撮像素
子となり、上部にカラーフイルタを積層すると各光ダイ
オードは色情報を備えることになりカラー撮像素子とな
る。
第１図（ｂ）に上記のCCD形素子を構成する画素の構
造を示す。１は光ダイオード領域、２は垂直CCDの電荷
が通る領域（すなわち、チヤンネル領域）、2-1および2
-2は垂直CCDを構成する電極、７は転送ゲート領域（こ
こでは、ゲートCCD電極2-1で兼用した例を示した）であ
る。
造を示す。１は光ダイオード領域、２は垂直CCDの電荷
が通る領域（すなわち、チヤンネル領域）、2-1および2
-2は垂直CCDを構成する電極、７は転送ゲート領域（こ
こでは、ゲートCCD電極2-1で兼用した例を示した）であ
る。
固体撮像素子は周知のように小型、軽量、メインテナ
ンスフリー、低消費電力など電子管に較べて固体化に伴
う多くの利点を有しており、撮像デバイスとして将来が
期待されているものである。しかしながら、現行のCCD
形撮像素子においては垂直CCDシフトレジスタの情報転
送段数（以下、ビツト数と称する）が不足しており、画
質の向上を阻んでいる。フイールド残像の発生を防止す
るため複数行に渡る光ダイオードの信号を転送しようと
する場合、あるいは信号と同時にスメアのような凝似信
号を転送しようとする場合には現行素子の少なくとも２
倍のビツト数が必要となる。ビツト数を２倍に上げる１
つの方法として第２図（ｂ）に示すように垂直CCDシフ
トレジスタの電極数を単純に２倍にする（別の表現をす
れば、１ビツト当りの寸法を1/2に縮少する）ことが考
えられる。同図（ｂ）において１ビツト構成する電極2-
2が同図（ａ）に示した現行の垂直CCDレジスタの倍配列
されているため（１ビツトの寸法は現行素子のＬからL/
2に縮少されている）、同図（ｂ）に示した垂直CCDのビ
ツト数は現状素子に較べて２倍に向上している。ここ
で、2-1は例えば第１層目の多結晶シリコンで形成され
るCCD電極、2-2は例えば第２層目の多結晶シリコンで形
成されるCCD電極、８はゲート酸化膜（例えばSiO2）９
は電極2-1と電極2-2を絶縁分離する酸化膜、10は半導体
基板（例えばｐ型）、また11は垂直CCDのチヤンネルを
埋込み形にする不純物層（例えばｎ型、チヤンネルを表
面形にする場合は本層は不要）である。各電極に４相の
クロツクパルスを印加することにより電荷は水平CCDの
方向（例えば12の方向）に向つて転送される。しかし乍
ら、この様にして２倍の電極を配置したものの、新しく
配置した電極２′‐F,2′‐Ｓにクロツク電圧を伝える
配線（第１図に示した13がこの配線領域に相当する）が
必要となる。この配線はピツチ寸法Ｌで配置された光ダ
イオード領域のいずれかの部分を横切ることになる（配
線のピツチ寸法L/2に上がるのに対し、光ダイオードの
ピツチ寸法は現行と同じＬであるから、第２図（ｂ）の
構成では配線が例えば光ダイオードを２分し、光ダイオ
ードの中央を走ることになる。
ンスフリー、低消費電力など電子管に較べて固体化に伴
う多くの利点を有しており、撮像デバイスとして将来が
期待されているものである。しかしながら、現行のCCD
形撮像素子においては垂直CCDシフトレジスタの情報転
送段数（以下、ビツト数と称する）が不足しており、画
質の向上を阻んでいる。フイールド残像の発生を防止す
るため複数行に渡る光ダイオードの信号を転送しようと
する場合、あるいは信号と同時にスメアのような凝似信
号を転送しようとする場合には現行素子の少なくとも２
倍のビツト数が必要となる。ビツト数を２倍に上げる１
つの方法として第２図（ｂ）に示すように垂直CCDシフ
トレジスタの電極数を単純に２倍にする（別の表現をす
れば、１ビツト当りの寸法を1/2に縮少する）ことが考
えられる。同図（ｂ）において１ビツト構成する電極2-
2が同図（ａ）に示した現行の垂直CCDレジスタの倍配列
されているため（１ビツトの寸法は現行素子のＬからL/
2に縮少されている）、同図（ｂ）に示した垂直CCDのビ
ツト数は現状素子に較べて２倍に向上している。ここ
で、2-1は例えば第１層目の多結晶シリコンで形成され
るCCD電極、2-2は例えば第２層目の多結晶シリコンで形
成されるCCD電極、８はゲート酸化膜（例えばSiO2）９
は電極2-1と電極2-2を絶縁分離する酸化膜、10は半導体
基板（例えばｐ型）、また11は垂直CCDのチヤンネルを
埋込み形にする不純物層（例えばｎ型、チヤンネルを表
面形にする場合は本層は不要）である。各電極に４相の
クロツクパルスを印加することにより電荷は水平CCDの
方向（例えば12の方向）に向つて転送される。しかし乍
ら、この様にして２倍の電極を配置したものの、新しく
配置した電極２′‐F,2′‐Ｓにクロツク電圧を伝える
配線（第１図に示した13がこの配線領域に相当する）が
必要となる。この配線はピツチ寸法Ｌで配置された光ダ
イオード領域のいずれかの部分を横切ることになる（配
線のピツチ寸法L/2に上がるのに対し、光ダイオードの
ピツチ寸法は現行と同じＬであるから、第２図（ｂ）の
構成では配線が例えば光ダイオードを２分し、光ダイオ
ードの中央を走ることになる。
この結果、光ダイオードの面積（すなわち電荷蓄積容
量）および光の入射する面積（すなわち開口率）は大き
く減少し、撮像素子のダイナミツクレンジ（許容入射光
量範囲）および光感度の低下を招くことになる。垂直CC
Dシフトレジスタのビツト数を増す場合、上記の様な単
純な構想では他のへい害を生ずることになる。したがつ
て副作用を伴わないでビツト数を増す工夫が必要とな
る。
量）および光の入射する面積（すなわち開口率）は大き
く減少し、撮像素子のダイナミツクレンジ（許容入射光
量範囲）および光感度の低下を招くことになる。垂直CC
Dシフトレジスタのビツト数を増す場合、上記の様な単
純な構想では他のへい害を生ずることになる。したがつ
て副作用を伴わないでビツト数を増す工夫が必要とな
る。
本発明の目的は上記のような問題点を生ずることなく
垂直CCDシフトレジスタのビツト数を向上することにあ
る。
垂直CCDシフトレジスタのビツト数を向上することにあ
る。
本発明は上記目的を達成するため、垂直CCDを構成す
る複数の電極のうち、一部の電極を配線を備えた電極
（以下、兼用電極と称する）とし、配線を備えることが
難かしい他の電極を前記配線とは異なる導電性配線に電
気的に接続するようにし、前記電極兼用配線と導電性配
線に垂直CCDを駆動するための電圧を印加するようにし
たものである。
る複数の電極のうち、一部の電極を配線を備えた電極
（以下、兼用電極と称する）とし、配線を備えることが
難かしい他の電極を前記配線とは異なる導電性配線に電
気的に接続するようにし、前記電極兼用配線と導電性配
線に垂直CCDを駆動するための電圧を印加するようにし
たものである。
以下、本発明の実施例を用いて詳細に説明する。
第３図に本発明のCCD形素子の骨子となる構成および
構造を示す。第３図（ａ）はCCD形素子の構成を示す図
である。２′は本発明の垂直CCDであり、一画素当たり
４個の電極２′‐1,2′‐S,2′‐F,2′‐２で構成され
ている。ここでは第１図に示した従来素子に較べて２倍
の電極が配列されており、従来素子の２倍のビツト数を
備えていることが分る。４個の電極のうち２つの電極:
2′‐１と２′‐２は配線13′‐1,13′‐２と兼用にな
つており、（すなわち、兼用電極になつており）13′‐
1,13′‐２の一端に相当する13″‐1,13″‐２を共通に
接続した配線（例えばAlの様な金属を用いる）にクロツ
クパルス（例えばφ1，φ4）が印加される。（勿論、両
端からパルスを印加するようにしてもよい）。これによ
りCCD電極２′‐1,2′‐２下のチヤンネルボテンシヤル
は電荷の転送に必要な電位関係：高（“1"）、低
（“0"）を繰返し形成することができる。一方、残る２
つの電極２′‐S,2′‐Ｆは各々単独に形成される専用
電極になつており、各専用電極は各々導電性配線14-S,1
4-Fに共通に接続されている。さらに、導電性配線14-S,
14-Fの一端を共通に接続した配線５′‐2,5′‐３にク
ロツクパルス（φ2，φ3）が印加される。これによりCC
D電極にはクロツクの“1",“0"電圧が伝えられ、２′‐
S,2′‐FFのチヤンネル電位は“1",“0"を繰返すことが
できるようになる（勿論両端に配線５′‐2,5′‐３を
設けるようにしてもよい）。ここで、15はCCD電極２′
‐S,2′‐Ｆと導電性配線14が電気的に接続される点
（接点）を表わしている。
構造を示す。第３図（ａ）はCCD形素子の構成を示す図
である。２′は本発明の垂直CCDであり、一画素当たり
４個の電極２′‐1,2′‐S,2′‐F,2′‐２で構成され
ている。ここでは第１図に示した従来素子に較べて２倍
の電極が配列されており、従来素子の２倍のビツト数を
備えていることが分る。４個の電極のうち２つの電極:
2′‐１と２′‐２は配線13′‐1,13′‐２と兼用にな
つており、（すなわち、兼用電極になつており）13′‐
1,13′‐２の一端に相当する13″‐1,13″‐２を共通に
接続した配線（例えばAlの様な金属を用いる）にクロツ
クパルス（例えばφ1，φ4）が印加される。（勿論、両
端からパルスを印加するようにしてもよい）。これによ
りCCD電極２′‐1,2′‐２下のチヤンネルボテンシヤル
は電荷の転送に必要な電位関係：高（“1"）、低
（“0"）を繰返し形成することができる。一方、残る２
つの電極２′‐S,2′‐Ｆは各々単独に形成される専用
電極になつており、各専用電極は各々導電性配線14-S,1
4-Fに共通に接続されている。さらに、導電性配線14-S,
14-Fの一端を共通に接続した配線５′‐2,5′‐３にク
ロツクパルス（φ2，φ3）が印加される。これによりCC
D電極にはクロツクの“1",“0"電圧が伝えられ、２′‐
S,2′‐FFのチヤンネル電位は“1",“0"を繰返すことが
できるようになる（勿論両端に配線５′‐2,5′‐３を
設けるようにしてもよい）。ここで、15はCCD電極２′
‐S,2′‐Ｆと導電性配線14が電気的に接続される点
（接点）を表わしている。
第３図（ａ）に示したCCD形素子の構成単位となる画
素のレイアウト構成の一例を同図（ｂ）に示す。２′‐
1,2′‐S,2′‐F,2′‐２は垂直CCDを構成する電極領
域、７′は転送ゲート例えば電極２′‐1,2′‐２と共
有した形で形成した13′‐1,13′‐２はCCD電極と兼用
の形で形成された配線領域、14-S、14-Fは垂直CCD上を
垂直方向（上下）に走る導電性の配線であり、14-Sには
電極２′‐Ｓが、14-Fには電極２′‐Ｆが接続されてい
る。ここで、15は電極と導電線配線を接触させるための
コンタクト領域を示している。このコンタクト領域は本
例では垂直CCDのチヤンネル領域に属する部分に設けた
が、チヤンネル領域以外に属する場所等、何処に形成し
てもよい。但し、勿論コンタクト領域を設ける部分まで
CCD電極（２′‐S,2′‐Ｆ）および導電性配線を伸ばし
てレイアウトする必要がある。
素のレイアウト構成の一例を同図（ｂ）に示す。２′‐
1,2′‐S,2′‐F,2′‐２は垂直CCDを構成する電極領
域、７′は転送ゲート例えば電極２′‐1,2′‐２と共
有した形で形成した13′‐1,13′‐２はCCD電極と兼用
の形で形成された配線領域、14-S、14-Fは垂直CCD上を
垂直方向（上下）に走る導電性の配線であり、14-Sには
電極２′‐Ｓが、14-Fには電極２′‐Ｆが接続されてい
る。ここで、15は電極と導電線配線を接触させるための
コンタクト領域を示している。このコンタクト領域は本
例では垂直CCDのチヤンネル領域に属する部分に設けた
が、チヤンネル領域以外に属する場所等、何処に形成し
てもよい。但し、勿論コンタクト領域を設ける部分まで
CCD電極（２′‐S,2′‐Ｆ）および導電性配線を伸ばし
てレイアウトする必要がある。
第３図（ｃ）にコンタクト領域の構造を示す一例を示
す。２′‐1,2′‐Ｆは例えば第１層目（何層でもよ
い）の多結晶シリコンで作られたCCD電極、２′‐S,2′
‐２は例えば第２層目（何層目でもよい）の多結晶シリ
コンで作られた電極、15は例えば電極と導電性配線
（２′と14）を絶縁するために設けられた酸化膜９′に
開口されたコンタクト穴である。14-Sは例えば周辺部に
よく使用されるAlで形成した導電性配線であり、コンタ
クト穴15を介して電極２′‐Ｓと接触している（２′‐
Ｆと導電性配線の接触は紙面垂直方に見てこの後に依存
するが、図示できないので省略した）。ここで、導電性
配線の材料としては前記のAlの他に例えば第３層目の多
結晶シリコン、Mo,Wなど自由に選ぶことができる。
す。２′‐1,2′‐Ｆは例えば第１層目（何層でもよ
い）の多結晶シリコンで作られたCCD電極、２′‐S,2′
‐２は例えば第２層目（何層目でもよい）の多結晶シリ
コンで作られた電極、15は例えば電極と導電性配線
（２′と14）を絶縁するために設けられた酸化膜９′に
開口されたコンタクト穴である。14-Sは例えば周辺部に
よく使用されるAlで形成した導電性配線であり、コンタ
クト穴15を介して電極２′‐Ｓと接触している（２′‐
Ｆと導電性配線の接触は紙面垂直方に見てこの後に依存
するが、図示できないので省略した）。ここで、導電性
配線の材料としては前記のAlの他に例えば第３層目の多
結晶シリコン、Mo,Wなど自由に選ぶことができる。
第３図（ａ），（ｂ）に示した実施例においては転送
ゲートは例えばCCD電極２′‐Ｓを利用して形成した。
この転送ゲートは他の電極２′‐1,2′‐F,2′‐２のい
ずれを利用して形成してもよい。同図（ｄ）に示すよう
に、CCD電極とは切り離して別の電極16（例えば第３層
目第Ｎ層目の多結晶シリコン）で形成してもよい。第３
図（ｅ）に２つのCCD電極２′‐S,2′‐Ｆを利用して形
成した例を示す（勿論、３つの電極で形成してもよ
い）。７″は２′‐S,2′‐Ｆを利用して形成した転送
ゲート領域を示している。この様に、複数のゲートにま
たがるようにして転送チヤンネルを設けることにより転
送ゲートのコンダクタンス（いわゆるgm）を大きくする
ことができる。
ゲートは例えばCCD電極２′‐Ｓを利用して形成した。
この転送ゲートは他の電極２′‐1,2′‐F,2′‐２のい
ずれを利用して形成してもよい。同図（ｄ）に示すよう
に、CCD電極とは切り離して別の電極16（例えば第３層
目第Ｎ層目の多結晶シリコン）で形成してもよい。第３
図（ｅ）に２つのCCD電極２′‐S,2′‐Ｆを利用して形
成した例を示す（勿論、３つの電極で形成してもよ
い）。７″は２′‐S,2′‐Ｆを利用して形成した転送
ゲート領域を示している。この様に、複数のゲートにま
たがるようにして転送チヤンネルを設けることにより転
送ゲートのコンダクタンス（いわゆるgm）を大きくする
ことができる。
第３図（ａ），（ｂ）に示した実施例においては導電
性配線を垂直方向に設置したが、第４図の実施例に示す
ように水平方向（左右）に設置するようにしてもよい。
第４図（ａ），（ｂ）は各々素子の構成レイアウト構成
の一例を示す。図であり、14′‐S,14′‐Ｆは水平に走
らせた導電性配線であり、各配線はコンタクト領域15で
対応する電極２′‐S,2′‐Ｆと接続されている。この
場合には同図に示したように電極２′‐1,2′‐２のク
ロツク印加配線と同じ側に４本の配線がならび、５′‐
1,5′‐2,5′‐3,5′‐４にクロツクパルスφ1，φ2，
φ3，φ4，が印加される。勿論、14′‐S,14′‐Ｆは
５′‐1,5′‐４とは反対側（同図では右側）でまとめ
てもよく、この場合は左側に配置した配線５′‐1,5′
‐４にクロツクパルスφ1，φ4が、右側に配置した配線
５′‐2,5′‐３にクロツクパルスφ2，φ3が印加され
ることになる。また、14′‐Ｓは左側に引出し、14′‐
Ｆは右側に引出すようにしても構わない（すなわち、
５′‐2,は左側に５′‐３は右側に配置するようにして
も構わない）。
性配線を垂直方向に設置したが、第４図の実施例に示す
ように水平方向（左右）に設置するようにしてもよい。
第４図（ａ），（ｂ）は各々素子の構成レイアウト構成
の一例を示す。図であり、14′‐S,14′‐Ｆは水平に走
らせた導電性配線であり、各配線はコンタクト領域15で
対応する電極２′‐S,2′‐Ｆと接続されている。この
場合には同図に示したように電極２′‐1,2′‐２のク
ロツク印加配線と同じ側に４本の配線がならび、５′‐
1,5′‐2,5′‐3,5′‐４にクロツクパルスφ1，φ2，
φ3，φ4，が印加される。勿論、14′‐S,14′‐Ｆは
５′‐1,5′‐４とは反対側（同図では右側）でまとめ
てもよく、この場合は左側に配置した配線５′‐1,5′
‐４にクロツクパルスφ1，φ4が、右側に配置した配線
５′‐2,5′‐３にクロツクパルスφ2，φ3が印加され
ることになる。また、14′‐Ｓは左側に引出し、14′‐
Ｆは右側に引出すようにしても構わない（すなわち、
５′‐2,は左側に５′‐３は右側に配置するようにして
も構わない）。
前述の実施例においては１画素相当の寸法に４個の電
極を配置した。１画素相当の寸法に３個の電極を配置
し、情報（例えば１つの信号）の転送が可能になるよう
にした例を第５図に示す。第５図（ａ）は素子構成を示
す図であり、２′‐A,2′‐B,2′‐Ｃは垂直CCDを構成
するCCD電極、13′‐Ａ、13′‐Ｃは電極２′‐A,と
２′‐Ｃと兼用する形で形成した配線である。14-Bは電
極２′‐Ｂを共通に接続した導電性の配線であり、これ
ら導電性の配線の一端５′‐２に例えばクロツクパルス
φ2を印加する。一方、電極２′‐A,2′‐Ｃには配線1
3′‐Ａ、13′‐Ｃを各々まとめた共通配線端子５′‐
1,5′‐３から例えばクロツクパルスφ1，φ3が印加さ
れる。
極を配置した。１画素相当の寸法に３個の電極を配置
し、情報（例えば１つの信号）の転送が可能になるよう
にした例を第５図に示す。第５図（ａ）は素子構成を示
す図であり、２′‐A,2′‐B,2′‐Ｃは垂直CCDを構成
するCCD電極、13′‐Ａ、13′‐Ｃは電極２′‐A,と
２′‐Ｃと兼用する形で形成した配線である。14-Bは電
極２′‐Ｂを共通に接続した導電性の配線であり、これ
ら導電性の配線の一端５′‐２に例えばクロツクパルス
φ2を印加する。一方、電極２′‐A,2′‐Ｃには配線1
3′‐Ａ、13′‐Ｃを各々まとめた共通配線端子５′‐
1,5′‐３から例えばクロツクパルスφ1，φ3が印加さ
れる。
第５図（ｂ）は同図（ａ）に示した素子を構成する画
素のレイアウト構成の一例を示した図である。２′‐A,
2′‐B,2′‐ＣはCCD電極領域、７′は電極２′‐Ｂと
共有した形で形成した転送ゲート領域である。14-Bは垂
直方向に設けた導電性配線であり、コンタクト領域15で
電極２′‐Ｂは配線14-Bに接触（電気的に接続）する。
ここで、電極２′‐A,2′‐B,2′‐Ｃは、第５図（ｂ）
に示すように、第１層目と第２層目の多結晶シリコンを
垂直方向に繰返すことによつて形成する。このように３
層の電極で形成する場合には、電極２′‐Ｂはコンタク
ト穴を設ける必要があることから、特に最上層で形成す
るのが望ましく、例えば第３層目の多結晶シリコン、或
はMo,Wで形成すると製作が容易となる。転送ゲートは電
極２′‐Ａあるいは２′‐Ｃと共有する形、またはゲー
ト電極（例えば２′‐Ａと２′‐Ｂ）にまたがつて形成
してもよい。さらに、これらのCCD電極とは共有しない
別の電極で形成してもよい。導電性配線14-Bは上記実施
例においては垂直方向に走らせたが、水平方向でもよ
く、この場合にはクロツクパルスの印加配線を５′‐1,
5′‐３と同じ側にならべて置いてもよいし、反対側
（例えば右側）においてもよい。さらに、印加端子を両
端において２つの端子から同一クロツクパルスを印加す
るようにしてもよい。
素のレイアウト構成の一例を示した図である。２′‐A,
2′‐B,2′‐ＣはCCD電極領域、７′は電極２′‐Ｂと
共有した形で形成した転送ゲート領域である。14-Bは垂
直方向に設けた導電性配線であり、コンタクト領域15で
電極２′‐Ｂは配線14-Bに接触（電気的に接続）する。
ここで、電極２′‐A,2′‐B,2′‐Ｃは、第５図（ｂ）
に示すように、第１層目と第２層目の多結晶シリコンを
垂直方向に繰返すことによつて形成する。このように３
層の電極で形成する場合には、電極２′‐Ｂはコンタク
ト穴を設ける必要があることから、特に最上層で形成す
るのが望ましく、例えば第３層目の多結晶シリコン、或
はMo,Wで形成すると製作が容易となる。転送ゲートは電
極２′‐Ａあるいは２′‐Ｃと共有する形、またはゲー
ト電極（例えば２′‐Ａと２′‐Ｂ）にまたがつて形成
してもよい。さらに、これらのCCD電極とは共有しない
別の電極で形成してもよい。導電性配線14-Bは上記実施
例においては垂直方向に走らせたが、水平方向でもよ
く、この場合にはクロツクパルスの印加配線を５′‐1,
5′‐３と同じ側にならべて置いてもよいし、反対側
（例えば右側）においてもよい。さらに、印加端子を両
端において２つの端子から同一クロツクパルスを印加す
るようにしてもよい。
なお、上記説明においては、本発明を現在の固体撮像
素子の代表であるインターライン方式のCCD形素子に適
用した例を示したが、本発明はこれ以外の素子、例え
ば、フレームトランスフア方式のCCD形素子、フレーム
・インターライントランスフア方式のCCD形素子あるい
は一次元状のCCD形素子にも全く同様に適用可能である
ことはいうまでもないことである。また、垂直CCDシフ
トレジスタを駆動するクロツクパルスは４相および３相
の場合を例にとつて示したが、何相（２相、５相…Ｎ
相）のクロツクパルスでもよい。さらに、垂直CCDシフ
トレジスタは第３図に示したような１画素当り１ビツ
ト、（電極数が４個と多いので駆動の方法によつては実
効的に２ビツトともなり得る）第５図に示したような１
画素当り１ビツトの構成を例示したが、第６図に示すよ
うに導電性配線の本数が３本,4本…Ｍ本（Ｍは任意の整
数）14′‐1,14′‐2,14′‐3,…14′‐Ｍと増やすこと
により１画素当りＭ′ビツト構成（Ｍ′は任意の整数）
を実現することができる。ここで、電極２″‐1,2″‐
2,…２″‐Ｍはビツト数を増すために電極２′‐１と
２′‐２の間に任意の数Ｍ個だけ設た専用電極であり、
これらはＭ本の導体14′‐１、14′‐2,…14′‐Ｍに各
々接続されている。
素子の代表であるインターライン方式のCCD形素子に適
用した例を示したが、本発明はこれ以外の素子、例え
ば、フレームトランスフア方式のCCD形素子、フレーム
・インターライントランスフア方式のCCD形素子あるい
は一次元状のCCD形素子にも全く同様に適用可能である
ことはいうまでもないことである。また、垂直CCDシフ
トレジスタを駆動するクロツクパルスは４相および３相
の場合を例にとつて示したが、何相（２相、５相…Ｎ
相）のクロツクパルスでもよい。さらに、垂直CCDシフ
トレジスタは第３図に示したような１画素当り１ビツ
ト、（電極数が４個と多いので駆動の方法によつては実
効的に２ビツトともなり得る）第５図に示したような１
画素当り１ビツトの構成を例示したが、第６図に示すよ
うに導電性配線の本数が３本,4本…Ｍ本（Ｍは任意の整
数）14′‐1,14′‐2,14′‐3,…14′‐Ｍと増やすこと
により１画素当りＭ′ビツト構成（Ｍ′は任意の整数）
を実現することができる。ここで、電極２″‐1,2″‐
2,…２″‐Ｍはビツト数を増すために電極２′‐１と
２′‐２の間に任意の数Ｍ個だけ設た専用電極であり、
これらはＭ本の導体14′‐１、14′‐2,…14′‐Ｍに各
々接続されている。
また、上記の実施例（第３〜第５図）とは異なり電極
を例えば１つおきに、あるいは所定の電極毎に所定の導
電性配線に接続したい場合がある。この場合の実施例を
第７図に示す。第７図において、電極２′‐Ａと２′‐
ａは配線13″によつて接続されており、電極を兼用した
配線13′は配線５′‐１に共通に接続されている。一
方、電極２′‐B,2′‐ｂは導電性配線14′に接続さ
れ、これらは配線５′‐２に共通に接続されている。こ
こで、第７図の実施例は垂直CCDシフトレジスタを駆動
するクロツクパルスの形態を簡単のため２相を例にとつ
て示したが、３相,4相，…Ｎ相いずれの形態であつても
よい。
を例えば１つおきに、あるいは所定の電極毎に所定の導
電性配線に接続したい場合がある。この場合の実施例を
第７図に示す。第７図において、電極２′‐Ａと２′‐
ａは配線13″によつて接続されており、電極を兼用した
配線13′は配線５′‐１に共通に接続されている。一
方、電極２′‐B,2′‐ｂは導電性配線14′に接続さ
れ、これらは配線５′‐２に共通に接続されている。こ
こで、第７図の実施例は垂直CCDシフトレジスタを駆動
するクロツクパルスの形態を簡単のため２相を例にとつ
て示したが、３相,4相，…Ｎ相いずれの形態であつても
よい。
以上、実施例を用いて詳細に説明したように、本発明
においては垂直CCDシフトレジスタを兼用電極と専用電
極により構成することにより、ダイナミツクレンジおよ
び光感度の低下を招くことなく垂直CCDシフトレジスタ
のビツト数を向上することができる。この結果、例えば
全行の光信号を転送しフイールド残像の発生を防止する
ことができる。また、一行おきの光信号を転送する場合
には、もう１つのビツトでスメア（９）を転送し、出力
で光信号（Ｑ＋９）とスメア信号の差を取ることにより
光信号の中に含まれてスメア成分を差し引き真の光信号
Ｑ′（＝Ｑ−９）が得られるようにすることもできる。
また、本発明の固体撮像素子は平面的な設計手段によつ
て実現することができ、構造的な設計手段は従来素子の
場合と同じでもよい。したがつて、構造が複雑になるこ
ともなく、従来素子と同様の製造技術を用いて製作がで
きるため製作歩留りを低下させるような副次的欠点もな
い。したがつて、本発明の実用上の効果は極めて大きい
ものである。
においては垂直CCDシフトレジスタを兼用電極と専用電
極により構成することにより、ダイナミツクレンジおよ
び光感度の低下を招くことなく垂直CCDシフトレジスタ
のビツト数を向上することができる。この結果、例えば
全行の光信号を転送しフイールド残像の発生を防止する
ことができる。また、一行おきの光信号を転送する場合
には、もう１つのビツトでスメア（９）を転送し、出力
で光信号（Ｑ＋９）とスメア信号の差を取ることにより
光信号の中に含まれてスメア成分を差し引き真の光信号
Ｑ′（＝Ｑ−９）が得られるようにすることもできる。
また、本発明の固体撮像素子は平面的な設計手段によつ
て実現することができ、構造的な設計手段は従来素子の
場合と同じでもよい。したがつて、構造が複雑になるこ
ともなく、従来素子と同様の製造技術を用いて製作がで
きるため製作歩留りを低下させるような副次的欠点もな
い。したがつて、本発明の実用上の効果は極めて大きい
ものである。
第１図は従来のCCD形固体撮像素子の構成および構造を
示す図、第２図は単純にCCDシフトレジスタのビツト数
を上げた場合に生ずる問題を示す図、第３図は本発明の
骨子となるCCD形固体撮像素子の構成および構造を示す
図、第４図，第５図，第６図および第７図はそれぞれ本
発明の他の実施例を示す図である。
示す図、第２図は単純にCCDシフトレジスタのビツト数
を上げた場合に生ずる問題を示す図、第３図は本発明の
骨子となるCCD形固体撮像素子の構成および構造を示す
図、第４図，第５図，第６図および第７図はそれぞれ本
発明の他の実施例を示す図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 尾崎 俊文 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 大場 信弥 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭58−157264（ＪＰ，Ａ) 特開 昭61−26258（ＪＰ，Ａ) 特開 昭61−144866（ＪＰ，Ａ)
Claims (2)
- 【請求項１】半導体基板上に、水平および垂直方向にマ
トリックス状に配置された複数の光電変換素子と、該光
電変換素子で光電変換された信号電荷を垂直方向に転送
する複数の垂直電荷移送素子列と、該垂直電荷移送素子
列から上記信号電荷を水平方向に転送する水平電荷移送
素子列を集積化した電荷移送形固体撮像素子において、
上記垂直電荷移送素子は配線と一体に形成された兼用電
極と配線とは別体に形成された専用電極を有しており、
上記専用電極は上記兼用電極のいずれかと同一の層で形
成されており、上記専用電極間は導電性配線で接続され
ており、該導電性配線は１本以上あり、上記兼用電極と
上記導電性配線の配置の状態は、上記兼用電極が上記垂
直電荷移送素子列と交差する方向に配置され、上記導電
性配線が上記垂直電荷移送素子列上に配置された状態ま
たは上記兼用電極が上記垂直電荷移送素子列と交差する
方向に配置され、上記導電性配線が上記垂直電荷移送素
子列と交差する方向に配置された状態のいずれかである
ことを特徴とする電荷移送形固体撮像素子。 - 【請求項２】上記専用電極および上記兼用電極は多結晶
シリコンから成り、上記導電性配線はタングステンから
成る特許請求の範囲第１項記載の電荷移送形固体撮像素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61050363A JPH0821705B2 (ja) | 1986-03-10 | 1986-03-10 | 電荷移送形固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61050363A JPH0821705B2 (ja) | 1986-03-10 | 1986-03-10 | 電荷移送形固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62208668A JPS62208668A (ja) | 1987-09-12 |
| JPH0821705B2 true JPH0821705B2 (ja) | 1996-03-04 |
Family
ID=12856807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61050363A Expired - Lifetime JPH0821705B2 (ja) | 1986-03-10 | 1986-03-10 | 電荷移送形固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821705B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02174473A (ja) * | 1988-12-27 | 1990-07-05 | Nec Corp | 固体撮像素子 |
| JP3088591B2 (ja) * | 1993-06-17 | 2000-09-18 | 松下電器産業株式会社 | 固体撮像装置および駆動方法 |
| JP2865083B2 (ja) * | 1996-11-08 | 1999-03-08 | 日本電気株式会社 | 固体撮像素子およびその駆動方法 |
| JP4725049B2 (ja) | 2004-07-29 | 2011-07-13 | ソニー株式会社 | 固体撮像装置およびその製造方法 |
| US8446508B2 (en) | 2005-07-27 | 2013-05-21 | Sony Corporation | Solid state imaging device with optimized locations of internal electrical components |
| JP4867226B2 (ja) * | 2005-07-27 | 2012-02-01 | ソニー株式会社 | 固体撮像装置およびその製造方法、並びにカメラ |
| JP2010074081A (ja) * | 2008-09-22 | 2010-04-02 | Panasonic Corp | 固体撮像装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58157264A (ja) * | 1982-03-15 | 1983-09-19 | Toshiba Corp | 固体撮像装置 |
| JPS6126258A (ja) * | 1984-07-16 | 1986-02-05 | Mitsubishi Electric Corp | 赤外線固体撮像素子 |
-
1986
- 1986-03-10 JP JP61050363A patent/JPH0821705B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62208668A (ja) | 1987-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0149734B1 (ko) | 복수의 배선으로 분리되어 있는 급전 배선을 구비한 고체 촬상 소자 | |
| JP3579194B2 (ja) | 固体撮像装置の駆動方法 | |
| US4689687A (en) | Charge transfer type solid-state imaging device | |
| US5289022A (en) | CCD shift register having a plurality of storage regions and transfer regions therein | |
| KR100261128B1 (ko) | 고체촬상소자 | |
| JPH0821705B2 (ja) | 電荷移送形固体撮像素子 | |
| KR19980018911A (ko) | 고정된 패턴 잡음 감소 및 스미어 방지 가능한 고체 이미지 픽업 장치 (Solid-State Image Pickup Device Capable of Reducing Fixed Pattern Noise and Preventing Smer) | |
| KR900007234B1 (ko) | 전하이송형 고체촬상소자 | |
| JP3052560B2 (ja) | 電荷転送撮像装置およびその製造方法 | |
| CN100468761C (zh) | 固态成像器件及其驱动和制造方法、照相机及其驱动方法 | |
| JP3718103B2 (ja) | 固体撮像装置とその駆動方法、およびこれを用いたカメラ | |
| JP3214428B2 (ja) | カラーリニアイメージセンサおよびその駆動方法 | |
| JP2002151673A (ja) | 固体撮像素子 | |
| JP2877047B2 (ja) | 固体撮像装置 | |
| JP3028823B2 (ja) | 電荷結合素子およびこれを用いた固体撮像装置 | |
| JP3047965B2 (ja) | 固体撮像装置 | |
| JPH07322143A (ja) | 固体撮像装置の駆動方法 | |
| JPH0130306B2 (ja) | ||
| JP2666684B2 (ja) | 電荷転送撮像装置およびその製造方法 | |
| JPS58175372A (ja) | 固体撮像素子 | |
| JPH06268924A (ja) | 固体撮像装置及びその駆動方法 | |
| JPH0513746A (ja) | 固体撮像装置 | |
| JPH06268923A (ja) | 固体撮像装置の駆動方法 | |
| JPH07226497A (ja) | 固体撮像素子 | |
| JPH0618266B2 (ja) | 固体撮像素子 |