JPS61202578A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPS61202578A JPS61202578A JP60042639A JP4263985A JPS61202578A JP S61202578 A JPS61202578 A JP S61202578A JP 60042639 A JP60042639 A JP 60042639A JP 4263985 A JP4263985 A JP 4263985A JP S61202578 A JPS61202578 A JP S61202578A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- conductor
- vertical
- wiring
- vertical ccd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体基板上に光電変換素子、および各素子
の光学情報を取り出す電荷移送素子（Ｃｈａｒｇｅ Ｃ
ｏｕｐｌｅｄ Ｄｅｖｉｃｅ 、以下、ＣＣＤと略称す
る）を用いた固体４像索子に関するものである。
の光学情報を取り出す電荷移送素子（Ｃｈａｒｇｅ Ｃ
ｏｕｐｌｅｄ Ｄｅｖｉｃｅ 、以下、ＣＣＤと略称す
る）を用いた固体４像索子に関するものである。
固体撮像素子は現行のテレビジョン放送で使用されてい
る撮像用電子管並みの解像力？備えた撮１象板金必要と
し、このため垂直方向に５００個、水平方向に８００〜
１ｏｏｏ個を配列した絵素（光電変換素子）マトリック
スとそれに相当する走査素子が必要となる。し友がって
、上記固体撮像素子は高集積化が必要なＭＯＢ大規模回
路技術を用いて作られ、構成素子として一般にＣＯＤあ
るいはＭＯＳトランジスタ等が使用されている。
る撮像用電子管並みの解像力？備えた撮１象板金必要と
し、このため垂直方向に５００個、水平方向に８００〜
１ｏｏｏ個を配列した絵素（光電変換素子）マトリック
スとそれに相当する走査素子が必要となる。し友がって
、上記固体撮像素子は高集積化が必要なＭＯＢ大規模回
路技術を用いて作られ、構成素子として一般にＣＯＤあ
るいはＭＯＳトランジスタ等が使用されている。
第１図に低雑音を特徴とするＣＣＤ型固体撮像素子の基
本構成？示す（例えば織田ほか、６縦形オーバ７０−構
造ＣＯＤイメージセンサの検討”１９８１年テレビジョ
ン学会全国大会予稿果に報告されている）。１は例えば
光ダイオードから成る光電変換素子、２および３は光域
変換素子群に蓄積された光信号を信号検出回路４−１の
出力端４−２に取シ出すための垂直ＣＣＤ７フトレジス
タ、および水平シフトレジスタである。５． ６１ｄ各
々垂直シフトレジスタ、水平シフトレジスタ′ｆｒ：ｇ
動？６クロツクパルス？製作するクロックパルス発生器
である。ここでは２相のクロックパルス発生器を図示し
たが、４相あるいは３相のいずれのクロック形態を採用
してもよい。また、７は光ダイオードに蓄積されて電荷
を垂直シフトレジスタ２に送シ込む転送ゲートを示して
いる。本素子はこのままの形態では白黒撮像素子となり
上部にカラーフィルタｆ！：積ノーすると各光ダイオ
ードは色情報を備えることになシカラー撮像素子となる
。
本構成？示す（例えば織田ほか、６縦形オーバ７０−構
造ＣＯＤイメージセンサの検討”１９８１年テレビジョ
ン学会全国大会予稿果に報告されている）。１は例えば
光ダイオードから成る光電変換素子、２および３は光域
変換素子群に蓄積された光信号を信号検出回路４−１の
出力端４−２に取シ出すための垂直ＣＣＤ７フトレジス
タ、および水平シフトレジスタである。５． ６１ｄ各
々垂直シフトレジスタ、水平シフトレジスタ′ｆｒ：ｇ
動？６クロツクパルス？製作するクロックパルス発生器
である。ここでは２相のクロックパルス発生器を図示し
たが、４相あるいは３相のいずれのクロック形態を採用
してもよい。また、７は光ダイオードに蓄積されて電荷
を垂直シフトレジスタ２に送シ込む転送ゲートを示して
いる。本素子はこのままの形態では白黒撮像素子となり
上部にカラーフィルタｆ！：積ノーすると各光ダイオ
ードは色情報を備えることになシカラー撮像素子となる
。
第１図（ｂ）に上記のＣＣＤ形素子を構成するＩ［！ｊ
素の構造を示す。ｌは光ダイオード（例えばｎ型）、２
′は垂直ＣＣＤシフトレジスタを構成する埋め込みチャ
ンネル用拡散層（例えばｎ型、表面チャンネルの場合、
木屑は不ｔ’）、２−ａおよび２−ｂは垂直ＣＯＤを構
成する成極（例えば、各々第１層目の多結晶シリコン、
第２層目の多結晶シリコンで形成する）、８はゲート用
酸化膜（例えば５ｉＣｈ）、９は画素分離用酸化膜（例
えばＳＳＯ暑）、ｌＯは絶縁酸化膜、１１は光ダイオー
ド領域以外へ漏洩する光を防止するしや光膜（例えばＡ
ｔのような金属膜）、また１２ｄ半導体基板（例えばｐ
４）である。
素の構造を示す。ｌは光ダイオード（例えばｎ型）、２
′は垂直ＣＣＤシフトレジスタを構成する埋め込みチャ
ンネル用拡散層（例えばｎ型、表面チャンネルの場合、
木屑は不ｔ’）、２−ａおよび２−ｂは垂直ＣＯＤを構
成する成極（例えば、各々第１層目の多結晶シリコン、
第２層目の多結晶シリコンで形成する）、８はゲート用
酸化膜（例えば５ｉＣｈ）、９は画素分離用酸化膜（例
えばＳＳＯ暑）、ｌＯは絶縁酸化膜、１１は光ダイオー
ド領域以外へ漏洩する光を防止するしや光膜（例えばＡ
ｔのような金属膜）、また１２ｄ半導体基板（例えばｐ
４）である。
固体撮像素子は周矧のように小型、ｉ瀘、メインテナン
スフリー、低消費電力など電子管に較べて固体化に伴う
多くの利点ｔｉしておシ、撮５デバイスとして将来が期
待されているものである。
スフリー、低消費電力など電子管に較べて固体化に伴う
多くの利点ｔｉしておシ、撮５デバイスとして将来が期
待されているものである。
しかし乍ら、現在のＣＣＤ形撮鐵素子は動作速度が遅い
、伝送効率が未だ十分でない、等性能が不十分であシ、
このため画素数に相当する屏鐵度が得られない、カラー
菓子の場合には屏慮度のみならず混色（隣接する画素の
カラー信号の交じり）という大きな問題を招いている。
、伝送効率が未だ十分でない、等性能が不十分であシ、
このため画素数に相当する屏鐵度が得られない、カラー
菓子の場合には屏慮度のみならず混色（隣接する画素の
カラー信号の交じり）という大きな問題を招いている。
この原因は以下に説明する。周辺のクロック配＄１３−
１には通常金属配線（例えばＡｔ）が用いられるため１
４−１の位置までは５から供給されたクロックパルスと
殆んど同じ立上シ、立下少時間（一般に数十ｎ５ｅｃ
）のクロックが伝播される。しかし乍ら、画素頭載にお
ける配線（１３−２）は垂直ＣＯＤを構成する電極と同
じ導体（通常多結晶シリコンが用いられる）が用いられ
、電極と配線が兼用された形で形成されるため起源抵抗
が１００にΩに達し、配線の他端１４−２では立上シ、
立下少時間は２桁も大きくなり、〜３μｓｅｃにも達す
る。
１には通常金属配線（例えばＡｔ）が用いられるため１
４−１の位置までは５から供給されたクロックパルスと
殆んど同じ立上シ、立下少時間（一般に数十ｎ５ｅｃ
）のクロックが伝播される。しかし乍ら、画素頭載にお
ける配線（１３−２）は垂直ＣＯＤを構成する電極と同
じ導体（通常多結晶シリコンが用いられる）が用いられ
、電極と配線が兼用された形で形成されるため起源抵抗
が１００にΩに達し、配線の他端１４−２では立上シ、
立下少時間は２桁も大きくなり、〜３μｓｅｃにも達す
る。
この結果、転送動作の速度は大きく制限され、また転送
損失（所定の時間内に転送されず元の電極下に残る電荷
）も高くなっている。さらに、今後、高解像度化を図る
場合あるいは４ｉ数の信号（２行あるいは３行の信号を
同時に読出す場合など）を扱おうとする場合には、動作
速度を現在の２倍。
損失（所定の時間内に転送されず元の電極下に残る電荷
）も高くなっている。さらに、今後、高解像度化を図る
場合あるいは４ｉ数の信号（２行あるいは３行の信号を
同時に読出す場合など）を扱おうとする場合には、動作
速度を現在の２倍。
３倍と上げていく必要がある。したがって、動作の高速
化は現在のＣＣＤ形撮像素子が抱える課題でめ夛、今後
増々重要性が高まってゆくものと推定される。ここで、
本課題を実現するにあたって、ＣＣＤ形撮像素子は他の
素子に較べて一般に裏作技術が複雑なので、製作工程を
増やさないで課題の達成を行うことも大切な事である。
化は現在のＣＣＤ形撮像素子が抱える課題でめ夛、今後
増々重要性が高まってゆくものと推定される。ここで、
本課題を実現するにあたって、ＣＣＤ形撮像素子は他の
素子に較べて一般に裏作技術が複雑なので、製作工程を
増やさないで課題の達成を行うことも大切な事である。
本発明の目的Ｖｉ１子の製作技術を複雑にすることなく
、ＣＣＤ形撮像素子における動作の高速化き図ることで
ある。
、ＣＣＤ形撮像素子における動作の高速化き図ることで
ある。
〔発明のｇｇＩ）
本発明は上記目的を達成するため垂直ＣＯＤシフトレジ
スタを構成する成極′ｆｒ：Ｍ個（Ｍは１以上の整数）
の群に分割し、かつ、垂直ＣＯＤシフトレジスタの上部
あるいは周辺領域にＮ本（Ｎｄ１以上の整数）の導電率
の高い導体配線を配置し、前記の電極群を所定の導体配
線に電気的に接続するようにしたものである。
スタを構成する成極′ｆｒ：Ｍ個（Ｍは１以上の整数）
の群に分割し、かつ、垂直ＣＯＤシフトレジスタの上部
あるいは周辺領域にＮ本（Ｎｄ１以上の整数）の導電率
の高い導体配線を配置し、前記の電極群を所定の導体配
線に電気的に接続するようにしたものである。
〔発明の実施例〕
以下、本発明を実施例を用いて詳、１．［ｉｉに説明す
る。
る。
本発明の骨子となるＣＣＤ形固体撮像素子の構成および
構造を第２図に示す。第２図（ａ）において、１５は垂
直方向に２本の導体１７−１．１７−２を配置した垂直
ＣＣＤでめり、ＣＣＤを構成する２種類の電極群１５−
１と１５−２は各々導体１７−１に、１７−２に共通に
接続さｎている。
構造を第２図に示す。第２図（ａ）において、１５は垂
直方向に２本の導体１７−１．１７−２を配置した垂直
ＣＣＤでめり、ＣＣＤを構成する２種類の電極群１５−
１と１５−２は各々導体１７−１に、１７−２に共通に
接続さｎている。
ここで、１８は導体と電極のイス的な接続点き表わして
いる。
いる。
第２図（ｂ）は同図（ａ）に示した素子の単位となる画
素の平面レイアウト構成の一例を示した図である。
素の平面レイアウト構成の一例を示した図である。
２′は垂直ＣＣＤｔ−構成する埋め込みチャンネル領域
、１５−１ａ、１５−１ｂは電極で６４１１＋一般に多
結晶シリコンが用いられる。ここでは電極１５−１によ
って構成した画素と示したが、同図（ａ）から分るよう
に光ダイオードを一行ずらせば、成極１５−２によって
構成されるｌ［１ｉ７素となる。電極１５−１ｄ電極上
の一部に設けたコンタクト孔１８を介して導体１７−１
に接続さｎておシ、右側にはもう一つの導体１７−２が
走っている。２つの導体によって覆われない垂直ＣＣＤ
頭域μｌ７−１．１７−２とは異なる導体１１によって
覆われておシ、１７−１．１７−２と１１の３本の導体
によって垂直ＣＯＤ碩域のしゃ光が行われる。また、１
３−２は電極１５−１と同じ材料、同一工程で作られた
水平方向の配線領域を示しているが、１６から与えられ
るクロックパルスの伝播は既に導体１７−１と１７−２
によって行われるので、この配線領域は削除することが
可能である。配線領域を削除した例を第２図（ｄ）に示
す。この実施列においては配線領域がない分だけ、光ダ
イオードに対する開口率が壇加し、光感度の向上を図る
ことができる。
、１５−１ａ、１５−１ｂは電極で６４１１＋一般に多
結晶シリコンが用いられる。ここでは電極１５−１によ
って構成した画素と示したが、同図（ａ）から分るよう
に光ダイオードを一行ずらせば、成極１５−２によって
構成されるｌ［１ｉ７素となる。電極１５−１ｄ電極上
の一部に設けたコンタクト孔１８を介して導体１７−１
に接続さｎておシ、右側にはもう一つの導体１７−２が
走っている。２つの導体によって覆われない垂直ＣＣＤ
頭域μｌ７−１．１７−２とは異なる導体１１によって
覆われておシ、１７−１．１７−２と１１の３本の導体
によって垂直ＣＯＤ碩域のしゃ光が行われる。また、１
３−２は電極１５−１と同じ材料、同一工程で作られた
水平方向の配線領域を示しているが、１６から与えられ
るクロックパルスの伝播は既に導体１７−１と１７−２
によって行われるので、この配線領域は削除することが
可能である。配線領域を削除した例を第２図（ｄ）に示
す。この実施列においては配線領域がない分だけ、光ダ
イオードに対する開口率が壇加し、光感度の向上を図る
ことができる。
第２図（Ｃ）は画素の断面構造を示す図である。
１５−１８は例えば第１層目の多結晶シリコンで作った
成極、１５−１ｂは例えば第２ｒｆ４目の多結晶シリコ
ンで作った成極である。垂直ＣＯＤの上部お：びその周
辺領域には例えば第１層目のＡｔで作った導体１７−１
．１７−２が形成されておシ、さらに、導体１７−２と
１７−２の間隙をうめるように導体１１（例えば第２層
目の多結晶シリコンで作る）が形成されている。電極１
７−１．をｉ成極上の酸化膜１０の一部を穿孔して形成
した＝ンタクト孔１８を介して導体１７−１にオーミッ
ク接触し、電気的に接続されている、一方、電、甑１５
−１ｂも成極上の酸化膜１０の一部を穿孔して形成した
コンタクト孔１８を介して導体１７−１にｉｔ気的に接
続されている（但し、図面には掲載できないので省略し
たン。
成極、１５−１ｂは例えば第２ｒｆ４目の多結晶シリコ
ンで作った成極である。垂直ＣＯＤの上部お：びその周
辺領域には例えば第１層目のＡｔで作った導体１７−１
．１７−２が形成されておシ、さらに、導体１７−２と
１７−２の間隙をうめるように導体１１（例えば第２層
目の多結晶シリコンで作る）が形成されている。電極１
７−１．をｉ成極上の酸化膜１０の一部を穿孔して形成
した＝ンタクト孔１８を介して導体１７−１にオーミッ
ク接触し、電気的に接続されている、一方、電、甑１５
−１ｂも成極上の酸化膜１０の一部を穿孔して形成した
コンタクト孔１８を介して導体１７−１にｉｔ気的に接
続されている（但し、図面には掲載できないので省略し
たン。
このように本発明のＣＣＤ形素子においては、［極１５
−１，１５−２へのタロツクパルスの供給は電極材料自
体ではなく、導ｔＬ４の高い金属を通して行われるため
クロック発生器１６で製作したパルスと殆んど同じ立上
シ、立ドり時間を備えたパルスを各電極に伝えることが
できる。８．８脳Ｘ６．６ｍの撮像頭載を持つ２／３イ
ンチ版素子に立上シ、立下り時間２０ ｎ５ｅｃのパル
スを人力した場合、人力部から一番遠＜（８，８＋６．
６ｍの位置）にある＃を甑に伝幅されるパルスの立上り
、立下シ時間け〜２５ ｎ５ｅｃであシ、伝幅遅延時間
は極めて僅かですむ。
−１，１５−２へのタロツクパルスの供給は電極材料自
体ではなく、導ｔＬ４の高い金属を通して行われるため
クロック発生器１６で製作したパルスと殆んど同じ立上
シ、立ドり時間を備えたパルスを各電極に伝えることが
できる。８．８脳Ｘ６．６ｍの撮像頭載を持つ２／３イ
ンチ版素子に立上シ、立下り時間２０ ｎ５ｅｃのパル
スを人力した場合、人力部から一番遠＜（８，８＋６．
６ｍの位置）にある＃を甑に伝幅されるパルスの立上り
、立下シ時間け〜２５ ｎ５ｅｃであシ、伝幅遅延時間
は極めて僅かですむ。
ここで、第２図（Ｃ）を用いて本素子の＃！法について
簡単に説明しておく。（１）半導体基板１２（例えばｐ
型）の主表面に埋め込みチャンネル用拡故層２′ （例
えばｎ型）を形成する（表面チャンネル型の場合は本工
程は省略することができる） 、 （２）基板の表面に
ゲート用酸化膜８を形成する。（３）電極１５−１ａ、
１５−２ａｆｅ例えば第１層目の多結晶シリコンで形成
する。続いて、電極１５−１８゜１５−２ａとこの後に
形成される電極１５−１ｂ。
簡単に説明しておく。（１）半導体基板１２（例えばｐ
型）の主表面に埋め込みチャンネル用拡故層２′ （例
えばｎ型）を形成する（表面チャンネル型の場合は本工
程は省略することができる） 、 （２）基板の表面に
ゲート用酸化膜８を形成する。（３）電極１５−１ａ、
１５−２ａｆｅ例えば第１層目の多結晶シリコンで形成
する。続いて、電極１５−１８゜１５−２ａとこの後に
形成される電極１５−１ｂ。
１５−２ｂｔｔ気的に絶縁するための酸化膜１０？形成
する。（４）電極１５−１ｂ、１５−２ｂを例えば渠２
層目の多結晶シリコンで形成する。続いて、電極１５−
１ｂ、 １５−２ｂとこの後に形成される配線？絶縁
するための酸化膜？形成する。
する。（４）電極１５−１ｂ、１５−２ｂを例えば渠２
層目の多結晶シリコンで形成する。続いて、電極１５−
１ｂ、 １５−２ｂとこの後に形成される配線？絶縁
するための酸化膜？形成する。
（５）電極１５−１８と１５−１ｂ、１５−２ａと１５
−２ｂの上部を覆う酸化膜の一部の領域をエツチングに
より除去し、この上部に導体金蒸着し、例えば電極１５
−１ａ、１５−１ｋｌ導体１７−１と接続し、電極１５
−２ａ、１５−２ｂｅ導体１７−２と接続する。ここで
、艦、読用の導体としては他の領域において配ａ等に吠
用するＡｔｔ利用すれば配線と同一工程で接続用導体の
製作？終えることができる。、、（６）導体１７あるい
は配線とこの後に形成されるしや光膜？絶縁するだめの
酸化ｇを形成する。続いて、しや光膜１１を例えば第２
層目のＡｔ’（用いて形成し、素子の裏作を完了する。
−２ｂの上部を覆う酸化膜の一部の領域をエツチングに
より除去し、この上部に導体金蒸着し、例えば電極１５
−１ａ、１５−１ｋｌ導体１７−１と接続し、電極１５
−２ａ、１５−２ｂｅ導体１７−２と接続する。ここで
、艦、読用の導体としては他の領域において配ａ等に吠
用するＡｔｔ利用すれば配線と同一工程で接続用導体の
製作？終えることができる。、、（６）導体１７あるい
は配線とこの後に形成されるしや光膜？絶縁するだめの
酸化ｇを形成する。続いて、しや光膜１１を例えば第２
層目のＡｔ’（用いて形成し、素子の裏作を完了する。
したがって、本発明のぶ子は４１図に示した現行素子と
全く同じ製作技術および製作工程によシ作ることができ
る。
全く同じ製作技術および製作工程によシ作ることができ
る。
第３図に４２図とげ異なる別の実施例を示す。
第３１図＜ａ）は導体１７０本数を第２図の場合の半分
に桟らした例で、導体と成極１５の慶続点（コンタクト
孔）の数も半分に減っている。この場合、例えば電極１
５−１ａは導体１７−１とＮ１点で接続され、次に接続
される点は水平方向に４画素分移行した８１点である。
に桟らした例で、導体と成極１５の慶続点（コンタクト
孔）の数も半分に減っている。この場合、例えば電極１
５−１ａは導体１７−１とＮ１点で接続され、次に接続
される点は水平方向に４画素分移行した８１点である。
したがって、Ｎ２゜Ｎ３ 、Ｎ４点にお一ケる電極１５
−１ａへのクロックパルスの供給ｆｌＮ、点の１ｔＭ１
５−１ａとつながる配！１３−２ａ−１，１３−２ａ−
２，１３−２８−３，１３−２ａ−４に介して行：９ｎ
る。
−１ａへのクロックパルスの供給ｆｌＮ、点の１ｔＭ１
５−１ａとつながる配！１３−２ａ−１，１３−２ａ−
２，１３−２８−３，１３−２ａ−４に介して行：９ｎ
る。
電極１５−１ｂと導体１７−２、電極１５−２ａと導体
１７−１、′ｌｔ極１５−２ｂと導体１７−２の接続も
前述の電極１５−１ａと導体１７−１の場合と同様、４
画素周期で行わｎる。本実施例の場合にはＮ４点の電極
に供給されるパルスの立上り、立下シ時間はＮ１点の成
極に供給されるパルスに較べて、配［１３−２ａ−１，
１３−２ａ −２，１３−２ａ−３，１３−２ａ−４の
長さが持つ配線抵抗Ｉｆ存在する分だけ遅れることにな
る。
１７−１、′ｌｔ極１５−２ｂと導体１７−２の接続も
前述の電極１５−１ａと導体１７−１の場合と同様、４
画素周期で行わｎる。本実施例の場合にはＮ４点の電極
に供給されるパルスの立上り、立下シ時間はＮ１点の成
極に供給されるパルスに較べて、配［１３−２ａ−１，
１３−２ａ −２，１３−２ａ−３，１３−２ａ−４の
長さが持つ配線抵抗Ｉｆ存在する分だけ遅れることにな
る。
しかし、従来素子のように８．８ ｒｒｔｘ （２７３
インチ）走った場合の配線抵抗〜１００にΩに較べると
、ｋΩと小さく、遅れ時間け〜１０ ｎ５ｅｃ程度にす
ぎないので何ら支障はない、 第３図（ｂ）は同図（ａ）と若干異なる構成を示してお
シ、′成極１５−１ａ、１５−１ｂはＮ、点ｐ Ｎ３点
で導体１７−１に接続されＮ２．Ｎ４点では接続されな
い、したがって、成極１５−１８につながる配線１３−
２２−１ｅ設け、Ｎｚ点の電極１５−１ａにクロックパ
ルスが供給されるようになっている。電極１ｓ−ｚａ、
１５−２ｔ）と導体１７−２の接続関係も前述の電
極１５−１ａ。
インチ）走った場合の配線抵抗〜１００にΩに較べると
、ｋΩと小さく、遅れ時間け〜１０ ｎ５ｅｃ程度にす
ぎないので何ら支障はない、 第３図（ｂ）は同図（ａ）と若干異なる構成を示してお
シ、′成極１５−１ａ、１５−１ｂはＮ、点ｐ Ｎ３点
で導体１７−１に接続されＮ２．Ｎ４点では接続されな
い、したがって、成極１５−１８につながる配線１３−
２２−１ｅ設け、Ｎｚ点の電極１５−１ａにクロックパ
ルスが供給されるようになっている。電極１ｓ−ｚａ、
１５−２ｔ）と導体１７−２の接続関係も前述の電
極１５−１ａ。
１５−１ｂと導体１７−１の場合と同様である。
第４図は垂直ＣＯＤシフトレジスタの駆動に４相クロツ
クパルスを用いる場合の実施例を示している。第４図（
ａ）は垂直ＣＯＤの上部に２本の導体１７−１と１７−
２または１７−３と１７−４を走らせた場合、第４図（
ｂ）は垂直ＣＯＤの上部に４た場合を示している。
クパルスを用いる場合の実施例を示している。第４図（
ａ）は垂直ＣＯＤの上部に２本の導体１７−１と１７−
２または１７−３と１７−４を走らせた場合、第４図（
ｂ）は垂直ＣＯＤの上部に４た場合を示している。
なお、上記説明においては、本発明を現在の固体撮像素
子の代表であるインターツイン方式のＣＣＤ形素子に適
用した例を示したが、本発明はこれ以外の素子、例えば
、フレームトランスファ方式のＣＣＤ形素子、フレーム
・インターライントランスファ方式のＣＣＤ形素子ある
いは一次元状のＣＣＤ形素子にも全く同様に適用可能で
あることはいうまでもないことである。これら２櫨類の
ＣＣＤ形累子菓子像領域と撮像領域で検出した光信号電
荷を一時的に蓄積する蓄ＩＲ＠域から構成され、撮像領
域から蓄積領域へ光信号電荷を移すときに高速転送が必
要となる。したがって、撮像領域および蓄積領域を、構
成する垂直ＣＯＤを本発明の導体配線方式で形成するこ
とは非常に有益である。
子の代表であるインターツイン方式のＣＣＤ形素子に適
用した例を示したが、本発明はこれ以外の素子、例えば
、フレームトランスファ方式のＣＣＤ形素子、フレーム
・インターライントランスファ方式のＣＣＤ形素子ある
いは一次元状のＣＣＤ形素子にも全く同様に適用可能で
あることはいうまでもないことである。これら２櫨類の
ＣＣＤ形累子菓子像領域と撮像領域で検出した光信号電
荷を一時的に蓄積する蓄ＩＲ＠域から構成され、撮像領
域から蓄積領域へ光信号電荷を移すときに高速転送が必
要となる。したがって、撮像領域および蓄積領域を、構
成する垂直ＣＯＤを本発明の導体配線方式で形成するこ
とは非常に有益である。
以上、実施例？用いて詳細に説明したように、本発明に
おいてハ垂直ＣＣ１）シフトレジスタの上部あるいは周
辺領域に導電率の屑い導体配線を施し、垂直ＣＯＤを構
成する電極を前記導体配線にｇ気的に接続することによ
り、従来素子で問題とされてきた配線抵抗を１ ／ ｔ
００に低減することが可能となる。この結果、動作速
度は著しく改善され、従来素子で数百ｋ ｌ（ｚに制限
されてい友垂直ＣＯＤの速度ｆｃ〜ＩＯＭ）（Ｚまで上
げることが可能となる。また、転送効率も著しく向上し
、画質の改善を図ることができる。さらに、本発明のＣ
ＣＤ形素子は従来と全く同じ製作技術と用いて製作する
ことができるため、製作歩留り全低下させるという心配
もない。この高速転送動作は前述のように高解像度素子
、フレームトランスファ方式およびフレーム・インター
ライントランスファ方式に役立つばかシでなく、ブラン
キング期間という限られた時間で転送２行わなければな
らないスメア掃き出し動作を行わせる場合にも非常に役
に立つ。このように、本発明の実用上の効果は極めて高
いものである。
おいてハ垂直ＣＣ１）シフトレジスタの上部あるいは周
辺領域に導電率の屑い導体配線を施し、垂直ＣＯＤを構
成する電極を前記導体配線にｇ気的に接続することによ
り、従来素子で問題とされてきた配線抵抗を１ ／ ｔ
００に低減することが可能となる。この結果、動作速
度は著しく改善され、従来素子で数百ｋ ｌ（ｚに制限
されてい友垂直ＣＯＤの速度ｆｃ〜ＩＯＭ）（Ｚまで上
げることが可能となる。また、転送効率も著しく向上し
、画質の改善を図ることができる。さらに、本発明のＣ
ＣＤ形素子は従来と全く同じ製作技術と用いて製作する
ことができるため、製作歩留り全低下させるという心配
もない。この高速転送動作は前述のように高解像度素子
、フレームトランスファ方式およびフレーム・インター
ライントランスファ方式に役立つばかシでなく、ブラン
キング期間という限られた時間で転送２行わなければな
らないスメア掃き出し動作を行わせる場合にも非常に役
に立つ。このように、本発明の実用上の効果は極めて高
いものである。
第１図は従来のＣＣＤＣ固形撮像素子の構成および構造
？示す図、第２図は本発明の骨子となるＣＣＤＣ固形撮
像索子の構成および構造を示す図、第３図および第４図
は第２図とは異なる実施例を示す図である。
？示す図、第２図は本発明の骨子となるＣＣＤＣ固形撮
像索子の構成および構造を示す図、第３図および第４図
は第２図とは異なる実施例を示す図である。
Claims (1)
- １、同一半導体基板上に複数の光電変換素子、該光電変
換素子の蓄積した光信号電荷を出力に向けて転送する垂
直電荷移送素子群および水平電荷移送素子群を集積化し
た固体撮像素子において、該垂直電荷転送素子群を構成
する電極をＭ個の電極群に分割し、かつ、該垂直電荷転
送素子の上部又は周辺領域に該垂直電荷移送素子群と同
じ方向に走るＮ本の導電体を配置し、該Ｎ個の電極群を
該Ｎ本のうち対応する導電体に共通に接続することによ
り電荷転送動作に必要な交流電圧を該電極群に印加する
ことを特徴とした固体撮像素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60042639A JPS61202578A (ja) | 1985-03-06 | 1985-03-06 | 固体撮像素子 |
| US06/796,752 US4689687A (en) | 1984-11-13 | 1985-11-12 | Charge transfer type solid-state imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60042639A JPS61202578A (ja) | 1985-03-06 | 1985-03-06 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61202578A true JPS61202578A (ja) | 1986-09-08 |
Family
ID=12641580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60042639A Pending JPS61202578A (ja) | 1984-11-13 | 1985-03-06 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61202578A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02134992A (ja) * | 1988-11-15 | 1990-05-23 | Matsushita Electron Corp | 固体撮像素子 |
| JPH02133963A (ja) * | 1988-11-15 | 1990-05-23 | Toshiba Corp | 固体撮像装置 |
| JPH02150182A (ja) * | 1988-12-01 | 1990-06-08 | Matsushita Electron Corp | 固体撮像装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5687379A (en) * | 1979-12-17 | 1981-07-15 | Matsushita Electric Ind Co Ltd | Solid image pickup device |
-
1985
- 1985-03-06 JP JP60042639A patent/JPS61202578A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5687379A (en) * | 1979-12-17 | 1981-07-15 | Matsushita Electric Ind Co Ltd | Solid image pickup device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02134992A (ja) * | 1988-11-15 | 1990-05-23 | Matsushita Electron Corp | 固体撮像素子 |
| JPH02133963A (ja) * | 1988-11-15 | 1990-05-23 | Toshiba Corp | 固体撮像装置 |
| JPH02150182A (ja) * | 1988-12-01 | 1990-06-08 | Matsushita Electron Corp | 固体撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5510285A (en) | Method for fabricating CCD image sensors | |
| CN101997018B (zh) | 固体摄像装置及其制造方法 | |
| US4689687A (en) | Charge transfer type solid-state imaging device | |
| CN1758441B (zh) | 图像传感器及其制造方法 | |
| CN100555648C (zh) | Cmos图像传感器 | |
| KR890005237B1 (ko) | 고체촬상소자 및 그 구동방법 | |
| KR100265264B1 (ko) | 전하 결합 촬상 소자 및 그 구동 방법 | |
| CN102569314A (zh) | 半导体装置、其制造方法以及电子设备 | |
| KR100261128B1 (ko) | 고체촬상소자 | |
| KR19980018911A (ko) | 고정된 패턴 잡음 감소 및 스미어 방지 가능한 고체 이미지 픽업 장치 (Solid-State Image Pickup Device Capable of Reducing Fixed Pattern Noise and Preventing Smer) | |
| JP3284816B2 (ja) | 固体撮像装置 | |
| JP2903812B2 (ja) | 固体撮像装置 | |
| JPS61202578A (ja) | 固体撮像素子 | |
| JPS62208668A (ja) | 電荷移送形固体撮像素子 | |
| KR960001182B1 (ko) | 고체 촬상 소자 | |
| JP2002185864A (ja) | 固体撮像素子及びその駆動方法 | |
| EP0238343B1 (en) | Solid state image pick-up device | |
| JPH0130306B2 (ja) | ||
| JPH0821704B2 (ja) | 固体撮像素子 | |
| JPH025473A (ja) | 固体撮像装置の製造方法 | |
| JPS5892262A (ja) | 半導体装置 | |
| JP2853779B2 (ja) | 固体撮像装置 | |
| JPS61144866A (ja) | 電荷移送形固体撮像素子 | |
| JP2662444B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JPS59108465A (ja) | 固体撮像素子 |