CN102569314A - 半导体装置、其制造方法以及电子设备 - Google Patents

Abstract

本发明涉及半导体装置、其制造方法以及电子设备，所述半导体装置例如配置为背照射型固体摄像装置并包括：层叠半导体芯片，其通过将两个以上半导体芯片单元彼此接合而形成，并且其中，至少在第一半导体芯片单元中形成有像素阵列和多层布线层，并且在第二半导体芯片单元中形成有逻辑电路和多层布线层；半导体除去区，其中，第一半导体芯片单元的一部分的半导体部被全部除去；以及多个连接布线，它们形成于半导体除去区中，并且将第一半导体芯片单元和第二半导体芯片单元彼此连接。本发明可减小寄生电容，因此，可提供高性能的半导体装置及电子设备。

Description

半导体装置、其制造方法以及电子设备

相关申请的交叉引用

本申请包括与2010年12月15日向日本专利局提交的日本专利申请JP2010-279833中公开的相关主题并要求其优先权，将其全部内容通过引用并入此处。

技术领域

本发明涉及诸如固体摄像装置的半导体装置、其制造方法以及包括所述固体摄像装置的诸如相机的电子设备。

背景技术

作为固体摄像装置，已知有诸如CMOS(互补金属氧化物半导体)等MOS型图像传感器的放大型固体摄像装置。而且，已知有诸如CCD(电荷耦合器件)图像传感器的电荷传输型固体摄像装置。这些固体摄像装置广泛应用于数码静物相机、数码摄像机等中。近年来，作为例如安装有相机的便携式电话或PDA(个人数字助理)等移动装置中所安装的固体摄像装置，考虑到低电源电压和功耗，广泛使用了MOS型图像传感器。

在MOS型固体摄像装置中，单位像素包括用作光电转换单元的光电二极管和多个像素晶体管。MOS型固体摄像装置包括：像素阵列(像素区)，其包括以二维阵列状布置的多个单位像素；以及周边电路区。多个像素晶体管作为MOS晶体管而形成，并且包括三个晶体管，即传输晶体管、复位晶体管、放大晶体管，或者包括四个晶体管，即还包括选择晶体管。

迄今为止，作为所述的MOS型固体摄像装置，已经提出了各种固体摄像装置，所述固体摄像装置中，包括像素阵列的半导体芯片以及包括逻辑电路的半导体芯片彼此电连接从而构成单个装置，所述像素阵列中布置有多个像素，所述逻辑电路用于进行信号处理。例如，日本未经审查的专利申请2006-49361号公报公开了一种半导体模块，其中，在每个像素单元中包括微型焊盘的背照射型图像传感器芯片以及其中形成有信号处理电路的包括微型焊盘的信号处理芯片通过微凸块而彼此接合。

国际公开WO 2006/129762号公报公开了一种半导体图像传感器模块，其中，层叠有包括图像传感器的第一半导体芯片、包括模数转换器阵列的第二半导体芯片以及包括存储元件阵列的第三半导体芯片。第一半导体芯片和第二半导体芯片经由作为导电连接导体的凸块而彼此连接。第二半导体芯片和第三半导体芯片经由贯穿第二半导体芯片的贯通接触器而彼此连接。

如日本未经审查的专利申请2006-49361号公报所公开，已经提出了用于将诸如图像传感器芯片和进行信号处理的逻辑电路等不同电路芯片结合的各种技术。在相关技术中，基本完成的功能芯片通过形成的贯通连接孔而彼此连接。或者，所述芯片通过凸块而彼此连接。

发明内容

本申请人已提出过一种固体摄像装置，其中，包括像素阵列的半导体芯片单元和包括逻辑电路的半导体芯片单元彼此接合，使得各个半导体芯片发挥充分的性能，并从而实现批量生产和低成本。通过将包括半成品像素阵列的第一半导体芯片单元和包括半成品逻辑电路的第二半导体芯片单元接合，打薄第一半导体芯片单元，并然后使像素阵列和逻辑电路连接，从而形成固体摄像装置。通过形成与第一半导体芯片单元的布线连接的连接导体、贯穿第一半导体芯片单元且连接于第二半导体芯片单元的布线的贯通连接导体以及作为用于将两个连接导体彼此连接的连接导体而形成的连接布线，从而连接像素阵列和逻辑电路。随后，将成品分割成芯片，于是将固体摄像装置配置为背照射型固体摄像装置。

在固体摄像装置中，连接导体和贯通连接导体形成为隔着绝缘膜而埋入贯穿第一半导体芯片单元的硅基板的通孔中。连接导体和贯通连接导体的横截面积相对较大。为此，当不忽略硅基板和连接导体、贯通连接导体之间的寄生电容时，已证实寄生电容可使电路的驱动速度下降，于是可导致固体摄像装置的高性能的衰退。

在具有使被接合的半导体芯片单元通过连接导体和贯通连接导体而彼此连接的配置的固体摄像装置中，一对导体(连接导体和贯通连接导体)连接于与每条垂直信号线对应的每条布线(即路由布线)。此时，接地电容和相邻耦合电容作为寄生电容而出现。例如，接地电容是布线和具有地电位的半导体基板之间的寄生电容。相邻耦合电容是相邻的路由布线之间或一对相邻导体之间的寄生电容。当增大功率或设有有电流通过的缓冲电路时，可消除接地电容。然而，由于相邻线路的干扰，不能消除相邻耦合电容。

即使在各包括有半导体集成电路的半导体芯片单元彼此接合并且半导体芯片单元通过连接导体和贯通连接导体而彼此连接的半导体装置中，仍会出现与寄生电容相关的问题。

期望提供一种能够减小寄生电容并实现高性能的例如固体摄像装置等半导体装置及其制造方法。此外，期望提供一种包括所述固体摄像装置的诸如相机的电子设备。

根据本发明的一个实施方式，提供了一种半导体装置，该半导体装置包括：层叠半导体芯片，其通过将两个以上半导体芯片单元彼此接合而形成，并且所述层叠半导体芯片中，至少在第一半导体芯片单元中形成有像素阵列和多层布线层并在第二半导体芯片单元中形成有逻辑电路和多层布线层。第一半导体芯片单元包括：半导体除去区，其中，第一半导体芯片单元的一部分的半导体部被全部除去。本发明的实施方式的半导体装置包括：多个连接布线，它们形成于半导体除去区中，并且将第一半导体芯片单元和第二半导体芯片单元彼此连接。于是，半导体装置配置为背照射型固体摄像装置。

在本发明的实施方式的半导体装置中，半导体除去区形成为使得具有像素阵列的第一半导体芯片的一部分的半导体部被全部除去。在半导体除去区中，形成有用于将第一半导体芯片单元和第二半导体芯片单元连接的连接布线。于是，可减小连接布线和半导体之间的寄生电容。

根据本发明的另一实施方式，提供了一种半导体装置的制造方法。所述方法包括将至少包括第一半导体晶片和第二半导体晶片的两个以上半导体晶片接合。在第一半导体晶片中，将像素阵列和多层布线层形成于用作第一半导体芯片单元的区域中。在第二半导体晶片中，逻辑电路和多层布线层形成于用作第二半导体芯片单元的区域中。所述方法还包括通过将第一半导体晶片中的用作第一半导体芯片单元的区域的一部分的半导体部全部除去而形成半导体除去区。所述方法还包括在半导体除去区中形成用于将第一半导体芯片单元和第二半导体芯片单元连接的多个连接布线，并且将形成为成品的半导体晶片分割成芯片。这样来制造背照射型固体摄像装置。

在根据本发明的实施方式的半导体装置的制造方法中，将两个以上半导体晶片彼此接合，用作具有像素阵列的第一半导体芯片单元的区域的一部分的半导体部被全部除去，在半导体除去区中形成用于将第一半导体芯片单元和第二半导体芯片单元彼此接合的连接布线。于是，可制造能够减小连接布线和半导体之间的寄生电容的背照射型固体摄像装置。

根据本发明的又一实施方式，提供了一种电子设备，该电子设备包括：固体摄像装置；光学系统，其用于将入射光导入固体摄像装置的光电转换单元；信号处理电路，其用于对从固体摄像装置输出的信号进行处理。固体摄像装置包括：层叠半导体芯片，其通过将两个以上半导体芯片单元彼此接合而形成，并且所述层叠半导体芯片中，至少在第一半导体芯片单元中形成有像素阵列和多层布线层，并至少在第二半导体芯片单元中形成有逻辑电路和多层布线层。第一半导体芯片单元包括：半导体除去区，其中，第一半导体芯片单元的一部分的半导体部被全部除去。本发明的实施方式的固体摄像装置还包括：多个连接布线，它们形成于半导体除去区中，并且用于将第一半导体芯片单元和第二半导体芯片单元彼此连接。所述固体摄像装置配置为背照射型固体摄像装置。

本发明的实施方式的电子设备包括具备上述配置的背照射型固体摄像装置作为固体摄像装置。因此，固体摄像装置能够减小半导体与用于连接第一半导体芯片单元和第二半导体芯片单元的连接布线之间的寄生电容。

根据本发明的又一实施方式，提供了一种半导体装置，该半导体装置包括：层叠半导体芯片，其通过将两个以上半导体芯片单元彼此接合而形成，并且，所述层叠半导体芯片中，至少在第一半导体芯片单元中形成有第一半导体集成电路和多层布线层并在第二半导体芯片单元中形成有第二半导体集成电路和多层布线层。第一半导体芯片单元包括：半导体除去区，其中，第一半导体芯片单元的一部分的半导体部被全部除去。本发明的实施方式的半导体装置还包括：多个连接布线，它们形成于半导体除去区中，并且将第一半导体芯片单元和第二半导体芯片单元彼此连接。

在本发明的实施方式的半导体装置中，形成有其中第一半导体芯片单元的一部分的半导体部被全部除去的半导体除去区，并且形成有用于将第一半导体芯片单元和第二半导体芯片单元彼此连接的连接布线，其中，在半导体除去区中形成有半导体集成电路。于是，可减小连接布线和半导体之间的寄生电容。

根据本发明的实施方式的半导体装置，可减小半导体与用于将第一半导体芯片单元和第二半导体芯片单元彼此连接的连接布线之间的寄生电容。因此，由接合芯片形成的背照射型固体摄像装置可具有高的性能。

根据本发明的实施方式的半导体装置的制造方法，可减小半导体与用于将第一半导体芯片单元和第二半导体芯片单元彼此连接的连接布线之间的寄生电容。因此，由接合芯片形成的背照射型固体摄像装置可具有高的性能。

根据本发明的实施方式的电子设备，可减小寄生电容，并且提供由接合芯片形成的高性能背照射型固体摄像装置。因此，可提供一种诸如高质量相机的电子设备。

根据本发明的实施方式的半导体装置，可减小半导体与用于将第一半导体芯片单元和第二半导体芯片单元彼此连接的连接布线之间的寄生电容。因此，由接合芯片形成的半导体集成电路装置可具有高的性能。

附图说明

图1为适用于本发明的实施方式的MOS型固体摄像装置的例子的总体配置图；

图2A～2C为本发明的实施方式的固体摄像装置和相关技术的固体摄像装置的示意图；

图3为本发明的第一实施方式的固体摄像装置的主要单元的总体配置图；

图4为第一实施方式的固体摄像装置的制造工艺(部分1)的例子的图；

图5为第一实施方式的固体摄像装置的制造工艺(部分2)的例子的图；

图6为第一实施方式的固体摄像装置的制造工艺(部分3)的例子的图；

图7为第一实施方式的固体摄像装置的制造工艺(部分4)的例子的图；

图8为第一实施方式的固体摄像装置的制造工艺(部分5)的例子的图；

图9为第一实施方式的固体摄像装置的制造工艺(部分6)的例子的图；

图10为第一实施方式的固体摄像装置的制造工艺(部分7)的例子的图；

图11为第一实施方式的固体摄像装置的制造工艺(部分8)的例子的图；

图12为第一实施方式的固体摄像装置的制造工艺(部分9)的例子的图；

图13为第一实施方式的固体摄像装置的制造工艺(部分10)的例子的图；

图14为第一实施方式的固体摄像装置的制造工艺(部分11)的例子的图；

图15A和图15B为本发明的实施方式的半导体除去区的位置的示意平面图；

图16为本发明的第二实施方式的固体摄像装置的主要单元的总体配置图；

图17为第二实施方式的固体摄像装置的制造工艺(部分1)的例子的图；

图18为第二实施方式的固体摄像装置的制造工艺(部分2)的例子的图；

图19为第二实施方式的固体摄像装置的制造工艺(部分3)的例子的图；

图20为第二实施方式的固体摄像装置的制造工艺(部分4)的例子的图；

图21为第二实施方式的固体摄像装置的制造工艺(部分5)的例子的图；

图22为第二实施方式的固体摄像装置的制造工艺(部分6)的例子的图；

图23为第二实施方式的固体摄像装置的制造工艺(部分7)的例子的图；

图24为第二实施方式的固体摄像装置的制造工艺(部分8)的例子的图；

图25为本发明的第三实施方式的固体摄像装置的主要单元的总体配置图；

图26为第三实施方式的固体摄像装置的制造工艺(部分1)的例子的图；

图27为第三实施方式的固体摄像装置的制造工艺(部分2)的例子的图；

图28为第三实施方式的固体摄像装置的制造工艺(部分3)的例子的图；

图29为第三实施方式的固体摄像装置的制造工艺(部分4)的例子的图；

图30为第三实施方式的固体摄像装置的制造工艺(部分5)的例子的图；

图31为本发明的第四实施方式的固体摄像装置的主要单元的总体配置图；

图32为沿图31的线XXXII-XXXII截取的示意截面图；

图33为沿图31的线XXXIII-XXXIII截取的示意截面图；

图34为图31中的第一连接焊盘的分解平面图；

图35为图31中的第二连接焊盘的分解平面图；

图36为本发明的第五实施方式的固体摄像装置的主要单元的总体配置图；

图37为本发明的第六实施方式的固体摄像装置的主要单元的总体配置图；

图38为沿图37的线XXXVIII-XXXVIII截取的示意截面图；

图39为本发明的第七实施方式的固体摄像装置的主要单元的总体配置图；

图40为本发明的第八实施方式的半导体装置的总体配置图；

图41为本发明的第九实施方式的半导体装置的总体配置图；

图42为本发明的第十实施方式的半导体装置的总体配置图；

图43为根据本发明的实施方式的应用了连接焊盘的布局的固体摄像装置的另一例子的总体配置图；

图44为图43的固体摄像装置中的连接焊盘的布局的例子的示意平面图；

图45为根据本发明的实施方式的应用了连接焊盘的布局的固体摄像装置的又一例子的总体配置图；

图46为图45的固体摄像装置中的连接焊盘的布局的例子的示意平面图；

图47为本发明的实施方式的包括保护二极管的固体摄像装置的总体配置图；

图48本发明的实施方式的连接布线的区域的例子中的主要单元的示意截面图；

图49为沿图48的线XLIX-XLIX截取的示意截面图；

图50为本发明的实施方式的彼此相邻的连接导体的区域的例子中的主要单元的示意截面图；

图51为本发明的实施方式的彼此相邻的贯通连接导体的区域配置的例子中的主要单元的示意截面图；

图52为本发明的实施方式的半导体芯片之间的连接布线在电路上的插入位置的示意图；并且

图53为本发明的第十一实施方式的电子设备的总体配置图。

具体实施方式

下面，说明用于实施本发明的方式(以下称作实施方式)。以下列顺序进行说明。

1.MOS型固体摄像装置的总体配置示例

2.第一实施方式(固体摄像装置的配置示例及其制造方法示例)

3.第二实施方式(固体摄像装置的配置示例及其制造方法示例)

4.第三实施方式(固体摄像装置的配置示例及其制造方法示例)

5.第四实施方式(固体摄像装置的配置示例)

6.第五实施方式(固体摄像装置的配置示例)

7.第六实施方式(固体摄像装置的配置示例)

8.第七实施方式(固体摄像装置的配置示例)

9.第八实施方式(半导体装置的配置示例)

10.第九实施方式(半导体装置的配置示例)

11.第十实施方式(半导体装置的配置示例)

12.第十一实施方式(电子设备的配置示例)

1.MOS型固体摄像装置的总体配置示例

图1为本发明的实施方式的半导体装置所应用的MOS型固体摄像装置的总体配置图。MOS型固体摄像装置适用于各个实施方式的固体摄像装置。如图1所示，本例中的固体摄像装置1包括：像素阵列(所谓的像素区)3，其中，在诸如硅基板的半导体基板11上，以二维阵列形式规则地布置有多个包括光电转换单元的像素2；以及周边电路部。像素2包括诸如光电二极管的光电转换单元和多个像素晶体管(所谓的MOS晶体管)。例如，多个像素晶体管可包括三个晶体管：传输晶体管、复位晶体管以及放大晶体管。多个像素晶体管可进一步设有选择晶体管，从而包括四个晶体管。单位像素的等效电路具有一般性配置，于是省略其详细说明。像素2可配置为一个单位像素。而且，像素2具有像素共用结构。像素共用结构由多个光电二极管、多个传输晶体管、一个共用的浮动扩散部以及一个共用的像素晶体管构成。即，在像素共用结构中，构成多个单位像素的光电二极管和传输晶体管共用每个不同的像素晶体管。

周边电路部包括垂直驱动电路4、列信号处理电路5、水平驱动电路6、输出电路7以及控制电路8。

控制电路8接收关于输入时钟、工作模式等的指令的数据，并且输出关于固体摄像装置的内部信息等的数据。即，控制电路8分别根据垂直同步信号、水平同步信号、主时钟而产生用作垂直驱动电路4、列信号处理电路5、水平驱动电路6等的运行的基准的时钟信号或控制信号。这些信号输入至垂直驱动电路4、列信号处理电路5、水平驱动电路6等。

垂直驱动电路4例如包括移位寄存器，可选择像素驱动线，并将用于驱动像素的脉冲提供给选定的像素驱动线，并且以行为单位而驱动像素。即，垂直驱动电路4沿垂直方向以行为单位依次选择并扫描像素阵列3中的像素2，并且将基于信号电荷的像素信号通过垂直信号线9提供给列信号处理电路5，所述信号电荷例如根据在作为各像素2的光电转换单元的光电二极管中所接收的光量而产生。

列信号处理电路5例如布置于像素2的每列中，并且因为每列中布置有像素，故列信号处理电路5对从对应于在每个像素列中的一行的像素2输出的信号进行诸如噪声消除处理等信号处理。即，列信号处理电路5进行诸如消除像素2中固有的固定模式噪声的CDS、信号放大以及AD转换等信号处理。在列信号处理电路5的输出级中设置有水平选择开关(未图示)，以使该开关连接于输出级和水平信号线10之间。

水平驱动电路6例如包括移位寄存器，并通过依次输出水平扫描脉冲而依次选择各个列信号处理电路5，并且将来自列信号处理电路5的各个像素信号分别输出至水平信号线10。

输出电路7对从列信号处理电路5通过各个水平信号线10依次提供的信号进行信号处理，并且输出处理过的信号。例如，输出电路7有时对信号进行缓冲处理，或者有时进行诸如黑电平调整和列差异修正等各种数字信号处理。输入/输出端子12用于从外部接收信号或向外部发送信号。

图2A～2C为相关技术的和本发明的实施方式的MOS型固体摄像装置的基本总体配置图。在相关技术的MOS型固体摄像装置151中，如图2A所示，像素阵列153、控制电路154以及进行信号处理的逻辑电路155安装在一个半导体芯片152中。通常，像素阵列153和控制电路154形成图像传感器156。另一方面，在本发明的一个实施方式的MOS型固体摄像装置20中，如图2B所示，像素阵列23和控制电路24安装于第一半导体芯片单元22中，而包括用于进行信号处理的信号处理电路的逻辑电路25安装于第二半导体芯片单元26中。第一半导体芯片单元22和第二半导体芯片单元26彼此电连接，以形成用于MOS型固体摄像装置20的单个半导体芯片。在本发明的另一实施方式的MOS型固体摄像装置21中，如图2C所示，像素阵列23安装于第一半导体芯片单元22中，而控制电路24和包括信号处理电路的逻辑电路25安装于第二半导体芯片单元26中。第一半导体芯片单元22和第二半导体芯片单元26彼此电连接，以形成用于MOS型固体摄像装置21的单个半导体芯片。

虽然未图示，然而根据MOS型固体摄像装置的配置，可将两个以上半导体芯片单元彼此接合。例如，不仅可设有上述第一半导体芯片单元和第二半导体芯片单元，还可添加包括存储元件阵列的半导体芯片单元和包括其它电路元件的半导体芯片单元，并且可将所述三个以上半导体芯片单元彼此接合而形成用于MOS型固体摄像装置的单个芯片。

2.第一实施方式

固体摄像装置的配置示例

图3为本发明的第一实施方式的半导体装置、即MOS型固体摄像装置的图。第一实施方式的固体摄像装置28包括层叠半导体芯片27，其中，包括像素阵列23和控制电路24的第一半导体芯片单元22和包括逻辑电路25的第二半导体芯片单元26彼此接合。第一半导体芯片单元22和第二半导体芯片单元26彼此接合，使得多层布线层41和多层布线层55彼此面对。各个半导体芯片单元隔着保护膜42和保护膜56而通过粘合剂层57彼此接合。半导体芯片单元可通过等离子焊而彼此接合。

在本实施方式中，第一半导体芯片单元22的一部分的半导体部被全部除去而形成半导体除去区52。在半导体除去区52中，形成有连接布线67以便将第一半导体芯片单元22连接于第二半导体芯片单元26。半导体除去区52是包括形成有每条连接布线67的部分在内的整个区域，所述每条连接布线67与对应于像素阵列23的每条垂直信号线的路由布线(routingwiring)40d连接。如图15A所示，半导体除去区52形成于像素阵列23外侧。半导体除去区52对应于所谓的电极焊盘区。在图15A中，半导体除去区52形成于像素阵列23的垂直方向上的外侧。

在第一半导体芯片单元22中，在打薄的第一半导体基板31中形成有用作光电转换单元的光电二极管(PD)、包括多个像素晶体管Tr1、Tr2的像素阵列23以及包括MOS晶体管Tr3、Tr4的控制电路24。图示了各个代表性像素晶体管Tr1、Tr2和各个代表性MOS晶体管Tr3、Tr4。本实施方式中，在半导体基板31的表面31a上形成有多层布线层41，在该多层布线层41中，隔着层间绝缘膜39布置有由三层金属M1～M3制成的布线40[40a、40b、40c]。下面在说明像素晶体管Tr1、Tr2和MOS晶体管Tr3、Tr4的制造方法时，再详述像素晶体管Tr1、Tr2和控制电路24的MOS晶体管Tr3、Tr4。

在第二半导体芯片单元26中，在第二半导体基板45上形成有包括MOS晶体管Tr6～Tr8的逻辑电路25。本实施方式中，在半导体基板45的表面45a上形成有多层布线层55，在该多层布线层55中，隔着层间绝缘膜49布置有由三层金属M11～M13制成的布线53[53a、53b、53c]。下面在说明MOS晶体管Tr6、Tr8的制造方法时，再详述MOS晶体管Tr6、Tr8。

在第一半导体芯片单元22的半导体除去区52中，例如通过蚀刻而除去整个第一半导体基板31。例如由氧化硅(SiO₂)膜58和氮化硅(SiN)膜59制成的层叠绝缘膜61形成为从半导体除去区52的底面和侧面向半导体基板的表面延伸。层叠绝缘膜61用作保护性绝缘膜和像素的防反射膜，所述保护性绝缘膜用于保护向半导体除去区52的凹部的侧面暴露的半导体基板31。

在半导体除去区52中，连接孔64形成为从氮化硅膜59延伸至第一连接焊盘65，该第一连接焊盘65电连接于第一半导体芯片单元22中的多层布线层41的布线、即本例中由第三层金属M3制成的路由布线40d。而且，贯通连接孔62形成为贯穿第一半导体芯片单元22的多层布线层41并延伸至第二连接焊盘63，该第二连接焊盘63电连接于第二半导体芯片单元26中的多层布线层55的布线、即本例中由第三层金属M13制成的路由布线53d。

连接布线67包括：连接导体68，其埋入连接孔64中且电连接于第一连接焊盘65；贯通连接导体69，其埋入贯通连接孔62中并电连接于第二连接焊盘63；以及连接导体71，其用于将连接导体68的上端和贯通连接导体69的上端电连接。

在用作第一半导体芯片单元22的光电二极管34的光入射面的背面31b上，形成有用于覆盖必需遮光的区域的遮光膜72。而且，形成有平坦化膜73以覆盖遮光膜72，在平坦化膜73上对应于各个像素而形成有片上滤色器74，并且在片上滤色器74上形成有片上微透镜75，从而形成背照射型固体摄像装置28。连接布线67的暴露于外部的连接导体71用作电极焊盘，该电极焊盘隔着接合引线而连接于外部布线。

固体摄像装置的制造方法示例

图4～14为第一实施方式的固体摄像装置28的制造方法的图。

如图4所示，在第一半导体晶片(以下也称作半导体基板)31的各个芯片单元的区域中，形成半成品图像传感器、即像素阵列23和控制电路24。换言之，在形成有半导体基板(例如硅基板)31的每个芯片单元的区域中，形成用作每个像素的光电转换单元的光电二极管(PD)。在半导体阱区32中，形成每个像素晶体管的源极/漏极区33。半导体阱区32通过掺杂例如p型杂质的第一导电型杂质而形成，且源极/漏极区33通过掺杂例如n型杂质的第二导电型杂质而形成。从基板表面注入离子，从而形成光电二极管(PD)和每个像素晶体管的源极/漏极区33。

形成光电二极管(PD)，使其包括n型半导体区34和基板表面侧的p型半导体区35。通过在基板的表面上隔着栅极绝缘膜形成用于构成像素的栅极36，从而由栅极36和一对源极/漏极区33形成像素晶体管Tr1、Tr2。在图4中，图示了像素晶体管Tr1、Tr2以作为多个像素晶体管的代表性像素晶体管。与光电二极管(PD)邻接的像素晶体管Tr1对应于传输晶体管，而像素晶体管Tr1的源极/漏极区对应于浮动扩散部(FD)。各个单位像素30彼此被元件隔离区38隔离。例如，元件隔离区38形成有STI(浅沟槽隔离)结构，该STI结构是通过将诸如SiO₂膜等绝缘膜埋入形成于基板中的沟中而形成。

另一方面，在控制电路24侧，在半导体基板31上形成用于构成控制电路的MOS晶体管。在图4中，图示了MOS晶体管Tr3、Tr4以作为用于构成控制电路23的代表性MOS晶体管。MOS晶体管Tr3、Tr4由隔着栅极绝缘膜而形成的n型源极/漏极区33和栅极36构成。

接下来，在半导体基板31的表面上形成第一层的层间绝缘膜39，然后，在层间绝缘膜39中形成连接孔，以便形成与各个晶体管连接的连接导体44。在形成具有不同高度的连接导体44时，在包括晶体管上表面的整个表面上，层叠诸如氧化硅膜的第一绝缘薄膜43a和诸如氮化硅膜的用作蚀刻阻挡层的第二绝缘薄膜43b。在第二绝缘薄膜43b上形成第一层的层间绝缘膜39。在第一层的层间绝缘膜39至用作蚀刻阻挡层的第二绝缘薄膜43b中选择性地形成不同深度的连接孔。随后，通过选择性地蚀刻在各个单元中具有相同膜厚度的第一绝缘薄膜43a和第二绝缘薄膜43b，形成与上述连接孔连续的连接孔。然后，在各个连接孔中埋入连接导体44。

接下来，隔着层间绝缘膜39而形成在本实施方式中由三层金属M1～M3制成的布线40[40a、40b、40c]，从而形成多层布线层41，使得该多层布线层41连接于各个连接导体44。布线40由铜(Cu)制成。通常，各铜布线覆盖有用于防止Cu扩散的阻挡金属膜。因此，在多层布线层41上形成铜布线40的盖膜、即所谓的保护膜42。通过以上进行的处理，形成包括作为半成品的像素阵列23和控制电路24的第一半导体基板31。

另一方面，如图5所示，在形成有第二半导体基板(半导体晶片)45的每个芯片单元的区域中，形成包括用于进行信号处理的信号处理电路的半成品逻辑电路25。即，在半导体基板(例如硅基板)45的表面上的p型半导体阱区46中，用于构成逻辑电路的多个MOS晶体管形成为被元件隔离区50隔离。这里，MOS晶体管Tr6、Tr7、Tr8为多个MOS晶体管的代表性MOS晶体管。MOS晶体管Tr6、Tr7、Tr8每个都包括一对n型源极/漏极区47和与n型源极/漏极区47隔着栅极绝缘膜形成的栅极48。逻辑电路25可由CMOS晶体管构成。元件隔离区50形成有STI结构，该STI结构是通过将诸如SiO₂膜等绝缘膜埋入形成于基板中的沟中而形成。

接下来，在半导体基板45的表面上形成第一层的层间绝缘膜49，然后，在层间绝缘膜49中形成连接孔，以便形成与各个晶体管连接的连接导体54。在形成具有不同高度的连接导体54时，如上所述，在包括晶体管的上表面的整个表面上，层叠诸如氧化硅膜的第一绝缘薄膜43a和诸如氮化硅膜的用作蚀刻阻挡层的第二绝缘薄膜43b。在第二绝缘薄膜43b上形成第一层的层间绝缘膜49。在第一层的层间绝缘膜39至用作蚀刻阻挡层的第二绝缘薄膜43b中选择性地形成不同深度的连接孔。随后，通过选择性地蚀刻在各个单元中具有相同膜厚度的第一绝缘薄膜43a和第二绝缘薄膜43b，形成与各个连接孔连续的连接孔。然后，在各个连接孔中埋入连接导体44。

接下来，隔着层间绝缘膜49而形成在本实施方式中由三层金属M11～M13制成的布线53[53a、53b、53c]，从而形成多层布线层55，使得该多层布线层55连接于各个连接导体54。布线53由铜(Cu)制成。如上所述，在多层布线层49上形成铜布线53的盖膜、即所谓的保护膜56。通过以上进行的处理，形成包括作为半成品的逻辑电路25的第二半导体基板45。

接下来，如图6所示，将第一半导体基板31和第二半导体基板45彼此接合，使得多层布线层41和多层布线层45彼此面对。各个半导体基板例如通过等离子焊或粘合剂而彼此接合。在本例中，半导体基板通过粘合剂而彼此接合。当使用粘合剂时，如图7所示，在第一半导体基板31和第二半导体基板45的接合面之一上形成粘合剂层57，然后，使两个半导体基板隔着粘合剂层57而叠合并接合。换言之，使第一半导体基板31和第二半导体基板45彼此接合。

在使两个半导体基板通过等离子焊而彼此接合时，虽然未图示，但在第一半导体晶片31和第二半导体晶片45的每个接合面上形成等离子体TEOS膜、等离子体SiN膜、SiON膜(阻挡膜)、SiC膜等。对其上形成有所述膜的接合面进行等离子体处理，将接合面叠合，然后，进行退火处理，从而使两个半导体基板彼此接合。优选地，通过在等于或小于400℃的温度下的低温处理进行所述接合，这样对布线等无影响。

接下来，如图8所示，从第一半导体基板31的背面31b进行打磨或研磨，从而将第一半导体基板31打薄。进行打薄处理以面对光电二极管(PD)。在打薄后，在光电二极管(PD)的背面上形成用于抑制暗电流的p型半导体层。半导体基板31的厚度例如约为600μm，而被打薄至例如约3μm～约5μm。根据相关技术，通过接合单独制备的支撑基板以进行所述打薄处理。然而，在本实施方式中，将包括逻辑电路25的第二半导体基板45用作支撑基板，以便打薄第一半导体基板31。当固体摄像装置配置为背照射型固体摄像装置时，将第一半导体基板31的背面31b用作光入射面。

接下来，如图9所示，在彼此接合的第一半导体基板31和第二半导体基板45中，通过全部除去作为成品的第一半导体芯片单元的区域的一部分的半导体部、即一部分半导体基板31，从而形成半导体除去区52。半导体除去区52为包括其中形成有每条连接布线的部分的整个区域，所述每条连接布线与对应于像素阵列的每条垂直信号线的路由布线40d连接，且如图15A所示，半导体除去区52形成于像素阵列23的外侧。在图15A中，半导体除去区52形成于像素阵列23的垂直方向上的外侧。

接下来，如图10所示，从半导体除去区52的内表面直到控制电路24和像素阵列23的背面(光入射面)，沉积氧化硅(SiO₂)膜58和氮化硅(SiN)膜59的层叠绝缘膜61。层叠绝缘膜61不仅用作半导体除去区52的半导体侧面的保护膜，还用作像素阵列23中的防反射膜。

接下来，如图11所示，在半导体除去区52中，贯通连接孔62从层叠绝缘膜61贯穿第一半导体基板31的多层布线层41，延伸至与第二半导体基板45的多层布线层55的布线53连接的第二连接焊盘63。本例中的贯通连接孔62延伸至第二连接焊盘63，该第二连接焊盘63电连接于多层布线层的最上层、即由第三层金属M13制成的布线53d。以对应于像素阵列23的垂直信号数的数量形成多个贯通连接孔62。与第二连接焊盘63连接的由第三层金属M13制成的布线53d用作对应于垂直信号线的路由布线。在本例中，在由第三层金属M13制成并且对应于垂直信号线的路由布线53d中连续地形成第二连接焊盘63。

接下来，如图12所示，在半导体除去区52中形成连接孔64，所述连接孔64从层叠绝缘膜61延伸至与第一半导体基板31的多层布线层41的布线40连接的第一连接焊盘65。在本例中，连接孔64形成为延伸至第一连接焊盘65，该第一连接焊盘65电连接于由多层布线层41的第三层金属M3制成的布线40d。以对应于像素阵列23的垂直信号线数的数量形成多个连接孔64。与第一连接焊盘65连接的由第三层金属M3制成的布线40d用作对应于垂直信号线的路由布线。在本例中，在由第三层金属M3制成且对应于垂直信号的路由布线40d中连续形成第一连接焊盘65。

接下来，如图13所示，形成连接布线67，以便将第二连接焊盘63电连接于第一连接焊盘65。即，在第一半导体基板31的整个背面上形成导电膜，使得该导电膜埋入连接孔62、64中，然后，通过回蚀或图形化而形成连接布线67。连接布线67包括：连接导体68，其埋入连接孔64中并连接于第一连接焊盘65；和贯通连接导体69，其埋入贯通连接孔62中并连接于第二连接焊盘。连接布线67还包括连接导体71，该连接导体71在从半导体除去区暴露的底面上将连接导体68电连接于贯通连接导体69。连接导体68、贯通连接导体69以及连接导体71由同样的金属一体制成。连接布线67可隔着阻挡金属(TiN等)而由诸如钨(W)、铝(Al)或金(Au)等可被图形化的金属制成。

接下来，如图14所示，在必需遮光的区域上形成遮光膜72。如图中示意性所示，遮光膜72形成于控制电路24上，然而还可形成于像素晶体管上。遮光膜72可由诸如钨(W)等金属制成。遍及像素阵列23而形成平坦化膜73以覆盖遮光膜72。例如，在平坦化膜73上形成对应于各个像素的红(R)、绿(G)、蓝(B)片上滤色器74，并且在片上滤色器74上形成片上微透镜75。在第一半导体基板31中，像素阵列23和控制电路25作为成品而形成。连接布线67的连接导体71用作对外暴露的电极焊盘。在第二半导体基板45中，逻辑电路25作为成品而形成。

接下来，将半导体基板分割成芯片，于是如图3所示，获得了作为目标的背照射型固体摄像装置28。在背照射型固体摄像装置28中，由连接布线67的连接导体71形成的电极焊盘通过引线接合而连接于外部布线。

根据第一实施方式的固体摄像装置及其制造方法，在第一半导体芯片单元22中形成有像素阵列23和控制电路24，并且在第二半导体芯片单元26中形成有用于进行信号处理的逻辑电路25。这样，由于在不同的芯片单元中实现了像素阵列功能和逻辑功能，故可对像素阵列23和逻辑电路25应用最佳工艺技术。于是，由于可充分实现像素阵列23和逻辑电路25各自的功能，故可提供高性能的固体摄像装置。

在本实施方式中，具体来说，第一半导体芯片单元22的一部分、即形成有连接导体和贯通连接导体的区域的半导体部被全部除去。因为连接导体68和贯通连接导体69形成在除去了半导体部的半导体除去区52中，故减小了半导体基板31与连接导体68、贯通连接导体69之间的寄生电容，从而可提供具备更高性能的固体摄像装置。

当采用图2C所示的配置时，在第一半导体芯片单元22中可仅形成用于接收光的像素阵列23，并且在第二半导体芯片单元26中可隔离地形成控制电路24和逻辑电路25。于是，在半导体芯片单元22、26的制造中可独立地选择最佳工艺技术，并且可减小产品模块的面积。

在第一实施方式中，使包括像素阵列23和控制电路24的半成品第一半导体基板31以及包括逻辑电路25的半成品第二半导体基板45彼此接合，然后将第一半导体基板31打薄。换言之，当打薄第一半导体基板31时，第二半导体基板45用作第一半导体基板31的支撑基板。于是，可节省部件，并且可减少制造步骤。

在本实施方式中，由于第一半导体基板31被打薄，并且在除去了半导体部的半导体除去区52中形成贯通连接孔62和连接孔64，故所述孔的纵横比减小，并且可以以高精度形成连接孔62、64。因此，可以以高精度制造高性能的固体摄像装置。

3.第二实施方式

固体摄像装置的配置示例

图16为本发明的第二实施方式的半导体装置、即MOS固体摄像装置的图。第二实施方式的固体摄像装置78具有这样的配置：其中，层叠半导体芯片27形成为使得包括像素阵列23和控制电路24的第一半导体芯片单元22以及包括逻辑电路25的第二半导体芯片单元26彼此接合。第一半导体芯片单元22和第二半导体芯片单元26彼此接合，使得多层布线层41和多层布线层55彼此面对。

在本实施方式中，形成有其中将第一半导体芯片单元22的一部分的半导体部全部除去的半导体除去区52，并且，形成有从半导体除去区52的内表面延伸至半导体基板31的背面31b的层叠绝缘膜61。在半导体除去区52中形成有与半导体基板31上的层叠绝缘膜61的表面齐平的平坦化绝缘膜77。平坦化绝缘膜77的蚀刻速率不同于层叠绝缘膜61的表面上的氮化硅膜59的蚀刻速率。例如，平坦化绝缘膜77形成为诸如氧化硅膜等绝缘膜。

穿过平坦化绝缘膜77而形成有延伸至第一连接焊盘65的连接孔64和延伸至第二连接焊盘63的贯通连接孔62。穿过连接孔64、62而形成有用于连接第一连接焊盘65和第二连接焊盘63的连接布线67。连接布线67包括：连接导体68，其埋入连接孔64中且电连接于第一连接焊盘65；贯通连接导体69，其埋入贯通连接孔62中且电连接于第二连接焊盘63；以及连接导体71，其将连接导体68的上端和贯通连接导体69的上端电连接。连接导体68、贯通连接导体69以及连接导体71由金属一体制成。连接导体71形成于平坦化绝缘膜77上。

其他配置与第一实施方式中所述的配置相同。为与图3中的构件对应的构件赋予了相同的附图标记，并且省略了重复说明。

固体摄像装置的制造方法示例

图17～24为第二实施方式的固体摄像装置78的制造方法的图。

在图17中，固体摄像装置78的配置与参照图10而在上述第一实施方式的固体摄像装置28的制造方法中所述的配置相同。由于图17之前的步骤与图4～图10的步骤相同，故省略了重复说明。

在图17的步骤中，从半导体除去区52的内表面直到控制电路24和像素阵列23的背面(光入射面)，沉积氧化硅(SiO₂)膜58和氮化硅(SiN)膜59的层叠绝缘膜61。

接下来，如图18所示，在半导体基板31的整个背面上层叠诸如氧化硅膜的绝缘膜77，使得该绝缘膜77埋入半导体除去区52中。

接下来，如图19所示，通过化学机械研磨(CMP)法将绝缘膜77研磨至一定厚度。

接下来，如图20所示，采用氢氟酸，通过湿式蚀刻法而将绝缘膜77蚀刻至氮化硅膜59并平坦化，使得绝缘膜77与氮化硅膜59齐平。此时，氮化硅膜59用作蚀刻阻挡膜。

接下来，如图21所示，在半导体除去区52中形成连接孔62，所述连接孔62贯穿绝缘膜77和多层布线层41并延伸至与第二半导体基板45的多层布线层55的布线53d连接的第二连接焊盘63。在本例中，如上所述，连接孔62形成为延伸至第二连接焊盘63，该第二连接焊盘63电连接于多层布线层55的最上层、即由第三层金属M13制成的布线53d。以对应于像素阵列23的垂直信号线数的数量形成多个连接孔62。与第二连接焊盘63连接的由第三层金属M13制成的布线53d用作对应于垂直信号线的路由布线。在本例中，在由第三层金属M13制成且对应于垂直信号的路由布线53d中连续形成第二连接焊盘63。

接下来，如图22所示，在半导体除去区52中形成从绝缘膜77延伸至第一连接焊盘65的连接孔64。在本例中，连接孔64形成为延伸至第一连接焊盘65，该第一连接焊盘65电连接于由多层布线层41的第三层金属M3制成的布线40d。以对应于像素阵列23的垂直信号线数的数量形成多个连接孔64。与第一连接焊盘65连接的由第三层金属M3制成的布线40d用作对应于垂直信号线的路由布线。在本例中，在由第三层金属M3制成且对应于垂直信号的路由布线40d中连续形成第一连接焊盘65。

接下来，如图23所示，形成连接布线67以使第二连接焊盘63电连接于第一连接焊盘65。即，在绝缘膜77以及第一半导体基板31的整个背面上形成导电膜，使得该导电膜埋入连接孔62、64中，然后，通过回蚀或图形化形成连接布线67。连接布线67包括：连接导体68，其埋入连接孔64中且连接于第一连接焊盘65；以及贯通连接导体69，其埋入贯通连接孔62中且连接于第二连接焊盘。连接布线67还包括连接导体71，该连接导体71在平坦化绝缘膜77上将连接导体68电连接于贯通连接导体69。连接导体68、贯通连接导体69以及连接导体71由同样的金属一体制成以用作导电膜。连接布线67可隔着阻挡金属(TiN等)而由诸如钨(W)、铝(Al)或金(Au)等可被图形化的金属制成。

接下来，如图24所示，在必需遮光的区域上形成遮光膜72。如图中示意性所示，遮光膜72形成于控制电路24上，然而还可形成于像素晶体管上。遮光膜72可由诸如钨(W)等金属制成。遍及像素阵列23形成平坦化膜73以覆盖遮光膜72。例如，在平坦化膜73上形成对应于各个像素的红(R)、绿(G)、蓝(B)片上滤色器74，并且在片上滤色器74上形成片上微透镜75。在第一半导体基板31中，像素阵列23和控制电路25作为成品而形成。连接布线67的连接导体71用作对外暴露的电极焊盘。在第二半导体基板45中，逻辑电路25作为成品而形成。

接下来，将半导体基板分割成芯片，于是如图16所示，获得了作为目标的背照射型固体摄像装置78。

根据第二实施方式的固体摄像装置78及其制造方法，第一半导体芯片单元22的一部分、即形成有连接导体68和贯通连接导体69的区域的半导体部被全部除去，并且将绝缘膜77埋入被除去的半导体除去区52中。由于连接导体68和贯通连接导体69埋入形成在绝缘膜77中的连接孔64和贯通连接孔62中，故连接导体68、69由于绝缘膜77的缘故而远离半导体基板31的侧面。因此，半导体基板31与连接导体68、69之间的寄生电容减小。而且，半导体除去区52的内侧埋入绝缘膜77中，可与层叠绝缘膜61一起在机械上可靠地保护半导体基板31的面向半导体除去区52侧壁的表面。因此，可提供具备更高性能的固体摄像装置。

在本实施方式中，由于将第一半导体基板31打薄并且形成贯通连接孔62和连接孔64，故所述孔的纵横比减小，并且可以以高精度形成连接孔62、64。因此，可以以高精度制造高性能的固体摄像装置。

虽然省略了其他说明，但仍可获得与第一实施方式同样的优点。

4.第三实施方式

固体摄像装置的配置示例

图25为本发明的第三实施方式的半导体装置、即MOS固体摄像装置的图。第三实施方式的固体摄像装置82具有这样的配置：其中，层叠半导体芯片27形成为使得包括像素阵列23和控制电路24的第一半导体芯片单元22以及包括逻辑电路25的第二半导体芯片单元26彼此接合。第一半导体芯片单元22和第二半导体芯片单元26彼此接合，使得多层布线层41和多层布线层55彼此面对。

在本实施方式中，形成有半导体除去区52，该半导体除去区52中，第一半导体芯片单元22的一部分的半导体部被全部除去，并且，形成有从半导体除去区52的内表面延伸至半导体基板31的背面的层叠绝缘膜61。在半导体除去区52中形成有与半导体基板31上的层叠绝缘膜61的表面齐平的平坦化绝缘膜77，并且在绝缘膜77的对应于连接布线67的部分中形成有距表面有一定深度的凹部81。平坦化绝缘膜77的蚀刻速率不同于层叠绝缘膜61的表面上的氮化硅膜59的蚀刻速率。例如，平坦化绝缘膜77形成为诸如氧化硅膜等绝缘膜。

连接孔64和贯通连接孔62形成为经凹部81下方的绝缘膜77而延伸至第一连接焊盘65和第二连接焊盘63。通过连接孔64、62而形成用于将第一连接焊盘65和第二连接焊盘63连接的连接布线67。连接布线67包括：连接导体68，其埋入连接孔64中且电连接于第一连接焊盘65；贯通连接导体69，其埋入贯通连接孔62中且电连接于第二连接焊盘63；以及连接导体71，其将连接导体68的上端和贯通连接导体69的上端电连接。连接导体68、贯通连接导体69以及连接导体71由金属一体制成。连接导体71埋入绝缘膜77的凹部81中，并且连接导体71的表面形成为与平坦化绝缘膜77的表面齐平。

其他配置与第一实施方式中所述的配置相同。为与图3中的构件对应的构件赋予了相同的附图标记，并且省略了重复说明。

固体摄像装置的制造方法示例

图26～30为第三实施方式的固体摄像装置82的制造方法的图。在图26中，固体摄像装置82的配置与参照图20而在上述第二实施方式的固体摄像装置78的制造方法中所述的配置相同。由于图26之前的步骤与图4～图10以及图17～图20的步骤相同，故省略了重复说明。

在图26的步骤中，层叠绝缘膜77，使其埋入半导体除去区52中，然后，通过化学机械研磨(CMP)和湿式蚀刻而使绝缘膜77的表面平坦化，使得该绝缘膜77的表面与层叠绝缘膜61的表面齐平。

接下来，如图27所示，在绝缘膜77的表面中形成距表面有一定深度的凹部81，使得该凹部81对应于待形成连接布线67的区域。

接下来，如图28所示，贯通连接孔62贯穿凹部81下方的绝缘膜77以及多层布线层41而延伸至第二连接焊盘63。在本例中，如上所述，连接孔62形成为延伸至第二连接焊盘63，所述第二连接焊盘63电连接于第二半导体芯片单元26的多层布线层55的最上层金属、即第三层金属M13的布线53d。以对应于像素阵列23的垂直信号线数的数量形成多个连接孔62。连接于第二连接焊盘63的布线53d用作对应于垂直信号线的路由布线。在本例中，在由第三层金属M13制成且对应于垂直信号的路由布线53d中连续形成第二连接焊盘63。

而且，在半导体除去区52中，形成从凹部81下方的绝缘膜77延伸至第一连接焊盘65的连接孔64。在本例中，连接孔64形成为延伸至第一连接焊盘65，所述第一连接焊盘65电连接于由第一半导体芯片单元22的多层布线层41的第三层金属M3制成的布线40d。以对应于像素阵列23的垂直信号线数的数量形成多个连接孔64。与第一连接焊盘65连接的由第三层金属制成的布线40d用作对应于垂直信号线的路由布线。在本例中，在由第三层金属M13制成且对应于垂直信号的路由布线40d中连续形成第一连接焊盘65。

接下来，如图29所示，连接布线67形成为将第二连接焊盘63电连接于第一连接焊盘65。换言之，在绝缘膜77和第一半导体基板31的整个背面上形成导电膜，使得该导电膜埋入凹部81和连接孔62、64中，然后，通过回蚀或图形化以形成连接布线67。连接布线67包括：连接导体68，其埋入连接孔64中且连接于第一连接焊盘65；和贯通连接导体69，其埋入贯通连接孔62中且连接于第二连接焊盘。连接布线67还包括连接导体71，该连接导体71将连接导体68电连接于贯通连接导体69。连接导体71埋入凹部81中且被平坦化，从而与绝缘膜77的表面齐平。连接导体68、贯通连接导体69以及连接导体71由同样的金属一体制成，以便用作导电膜。由于通过回蚀而形成连接布线67，故连接布线67可由铜(Cu)制成。连接布线67可隔着阻挡金属(TiN等)而由诸如钨(W)、铝(Al)或金(Au)等金属制成。

接下来，如图30所示，在必需遮光的区域上形成遮光膜72。如图中示意性所示，遮光膜72形成于控制电路24上，然而还可形成于像素晶体管上。遮光膜72可由诸如钨(W)等金属制成。遍及像素阵列23而形成平坦化膜73以覆盖遮光膜72。例如，在平坦化膜73上形成对应于各个像素的红(R)、绿(G)、蓝(B)片上滤色器74，并且在片上滤色器74上形成片上微透镜75。在第一半导体基板31中，像素阵列23和控制电路25作为成品而形成。连接布线67的连接导体71用作对外暴露的电极焊盘。在第二半导体基板45中，逻辑电路25作为成品而形成。

接下来，将半导体基板分割成芯片，于是如图25所示，获得了作为目标的背照射型固体摄像装置82。

根据第三实施方式的固体摄像装置及其制造方法，第一半导体芯片单元22的一部分、即形成有连接导体68和贯通连接导体69的区域的半导体部被全部除去，并且将绝缘膜77埋入被除去的半导体除去区52中。在绝缘膜77中形成有凹部81，并且在凹部81下方的绝缘膜77中所形成的连接孔64和贯通连接孔62中分别埋入连接导体68和贯通连接导体69。因为连接导体68、69由于绝缘膜77的缘故而远离半导体基板31的侧面，故半导体基板31与连接导体68、69之间的寄生电容减小。而且，半导体除去区52的内侧埋于绝缘膜77中，故可与层叠绝缘膜61一起在机械上可靠地保护半导体基板31的面向半导体除去区52侧壁的表面。因此，可提供具有更高性能的固体摄像装置。

因为连接导体71被埋入绝缘膜77的凹部81中，并且连接导体71被平坦化以便与绝缘膜77的表面齐平，故可形成表面台阶差较小的固体摄像装置。

在第三实施方式中，因为第一半导体基板31被打薄，还在绝缘膜77中形成有凹部81，并且形成贯通连接孔62和连接孔64，故所述孔的纵横比减小，并且可以以高精度形成连接孔62、64。因此，可以以高精度制造高性能的固体摄像装置。

虽然省略了其他说明，但仍可获得与第一实施方式同样的优点。

在上述第二、第三实施方式中，可采用图2C中所示的配置。

根据上述实施方式，半导体芯片单元22、26彼此接合。而且，根据本发明的实施方式的固体摄像装置，可将两个以上半导体芯片单元彼此接合。即使在两个以上彼此接合的半导体芯片单元中，仍可应用上述配置，其中，在包括像素阵列23的第一半导体芯片单元22与包括用于进行信号处理的逻辑电路25的第二半导体芯片单元26之间的连接部中，将半导体部全部除去。

在上述半导体芯片单元彼此接合的配置中，会产生诸如接地电容、相邻耦合电容等寄生电容。具体来说，因为连接导体68和贯通连接导体69的表面积大，故期望使相邻列的连接导体之间的间隙或相邻列的路由布线之间的间隙的相邻耦合电容减小。这里，连接导体之间的间隙是指：当将连接导体68和贯通连接导体69设定为一对连接导体时，相邻的成对连接导体之间的间隙。另一方面，因为第一连接焊盘65的面积和间距以及第二连接焊盘63的面积和间距大于像素面积和像素间距，故期望使用实用的布局。

下面，根据本发明的实施方式来说明成对的相邻耦合电容的减小以及实用的布局。

5.第四实施方式

固体摄像装置的配置示例

图31～35为第四实施方式的半导体装置、即MOS型固体摄像装置的图。具体来说，图31～35仅表示了包括将第一半导体芯片单元和第二半导体芯片单元彼此电连接的连接焊盘的布线连接部的布局。图31为连接焊盘阵列的平面图。图32为沿图31的线XXXII-XXXII截取的截面图。图33为沿图31的线XXXIII-XXXIII截取的截面图。图34和图35为图31的分解平面图。

在第四实施方式的固体摄像装置84中，如上所述，半导体芯片单元22和半导体芯片单元26彼此接合，第一半导体芯片单元22的一部分的半导体部被除去，并且在半导体除去区52中，半导体芯片单元22、26通过连接布线67而彼此连接。在本实施方式中，因为除布线连接部的布局以外的其他配置可应用上述实施方式的几种配置，因此省略了详细说明。

在第四实施方式中，第一半导体芯片单元22中的多层布线层41的布线40[40a、40b、40c、40d]形成为多个层、即本例中的四层金属M1～M4。第一连接焊盘65由第一层金属M1制成，并且对应于垂直信号线的路由布线40d由第二层以后的金属制成。在本实施方式中，对应于垂直信号线的路由布线40d由第四层金属M4制成。第二半导体芯片单元26中的多层布线层55的布线53[53a、53b、53c、53d]由多个层、即本例中的四层金属M11～M14形成。第二连接焊盘63由第二层以后的金属层、诸如第三层或第四层金属制成，在本实施方式中，由作为最上层的第四层金属M14制成。对应于垂直信号线的路由布线53d由连接焊盘63的金属M14下方的金属制成，在本例中，由第一层金属M11制成。在第一半导体芯片单元22中，由第一层金属制成的第一连接焊盘65经由贯通导体86和由第二层金属与第三层金属制成的连接部85而电连接于由第四层金属制成的路由布线40d。在第二半导体芯片单元26中，由第四层金属制成的第二连接焊盘63经由贯通导体88和由第三层金属和第二层金属制成的连接部87而电连接于由第一层金属制成的路由布线53d。

考虑到第一半导体芯片单元22和第二半导体芯片单元26的接合的位置偏移，使第二连接焊盘63的面积大于第一连接焊盘65的面积。一对第一连接焊盘65和第二连接焊盘63合称作一对连接焊盘89。

一般来说，以每个像素间距来布设垂直信号线。然而，当像素间距微小时，一对连接焊盘89的间距相对地大于像素间距，于是难以布设布线。而且，由于密集地布设垂直信号线，故垂直信号线之间的相邻耦合电容增大，于是产生了不利之处。在本实施方式中，实现了一种连接布线和垂直信号线的布局以防止这种问题出现。在一条垂直信号线、一个连接导体或一个贯通连接导体中，接地电容优选地为20fF以下。此外，相邻耦合电容优选地约为接地电容的1/10以下、即2fF以下，以避免拖尾(streaking)现象。

第一连接焊盘65和第二连接焊盘63在平面图中为八边形，并且优选地为正八边形。形成一对连接焊盘89的第一、第二连接焊盘沿水平方向布置。多对连接焊盘89沿水平方向布置，在该方向上布置有各列的路由布线40d、53d。在本例中，沿垂直方向布置有四级连接焊盘89。换言之，在半导体芯片单元22、26之间的布线连接部中，沿水平方向和垂直方向交替布置有正八边形的第一连接焊盘65和第二连接焊盘63。这里，连接焊盘阵列91形成为沿水平方向布置有多对连接焊盘89，而沿垂直方向布置有四级连接焊盘89。下面，对八边形进行解释。在一些情况下，八边形的第一连接焊盘65一体地形成有部分凸出的连接凸出部65a，以便与路由布线40d连接(见图32)。在此情况下，因为就整个八边形而言，凸出量小，故该凸出部落入八边形的范畴内。

在连接焊盘阵列91中，在平面图中例如密集地布置有第一连接焊盘65和第二连接焊盘63。第一连接焊盘65和第二连接焊盘63可彼此部分地重叠。连接导体68和贯通连接导体69分别连接于第一连接焊盘65和第二连接焊盘63，并且第一半导体芯片单元22和第二半导体芯片单元26通过连接布线67而彼此电连接，所述连接布线67包括将连接导体68和连接导体69彼此连接的连接导体71。连接导体68和贯通连接导体69可形成为具有与对应的连接焊盘65、63的平面形状相同的八边形横截面。在本例中，像第三实施方式那样形成连接布线67。换言之，将绝缘膜77埋入半导体除去区52中，并且连接导体65和贯通连接导体63形成为贯穿绝缘膜77，并且对连接导体71进行平坦化，使得连接导体71的表面与绝缘膜77的表面齐平。

在本实施方式中，对应于四列垂直信号线的路由布线40d、53d分别连接于四级成对的连接焊盘89的第一连接焊盘65和第二连接焊盘63。在第一半导体芯片单元22中，第一连接焊盘65由第一层金属M1制成，并且每个路由布线40d由另一层金属制成，在本例中，由第四层金属M4制成。因此，由于路由布线40d可设置为横穿第一连接焊盘65下方，故可增大相邻的路由布线40d之间的距离。同样，在第二半导体芯片单元26中，第二连接焊盘63由第四层金属M14制成，并且每个路由布线53d由另一层金属制成，在本例中，由第一层金属M11制成。因此，由于路由布线53d可设置为横穿第二连接焊盘63下方，故可增大相邻的路由布线53d之间的距离。

在本实施方式中，布局这样实现，即，与垂直方向上的多级成对的连接焊盘89对应的多个列的垂直信号线布置于该对连接焊盘89在水平方向上的一个间距P内。在图31中，布局这样实现，即，作为与垂直方向上的四级成对的连接焊盘89对应的四个列的垂直信号线的路由布线40d、53d布置于一对连接焊盘89的一个间距P内。

在第四实施方式的固体摄像装置84中，连接焊盘阵列91形成为使得第一连接焊盘65和第二连接焊盘63的平面形状每个都为八边形，并且第一连接焊盘65和第二连接焊盘63沿水平方向和垂直方向密集地交替布置。换言之，在半导体芯片单元22、26之间的布线连接部中形成有密集的连接焊盘阵列91。因为作为四列垂直信号线的路由布线40d、53d连接于连接焊盘阵列91的四级成对的连接焊盘89，故增大了相邻的路由布线40d之间的间隙以及路由布线53d之间的间隙，从而减小了相邻耦合电容。此外，因为在一对相邻的连接导体之间存在有绝缘膜77，故还可减小该对连接焊盘之间的相邻耦合电容。

因为在第一半导体芯片单元22中，连接导体68连接于由第一层金属M1制成的连接焊盘65，故连接孔的深度缩短，于是易于处理连接孔，而且易于埋入连接导体68。

在一对连接焊盘89中，第二半导体芯片单元26中的连接焊盘63的面积大于第一半导体芯片单元22中的连接焊盘65的面积。参照第一半导体芯片单元22中形成的对准标记，第一半导体芯片单元22中的连接孔64和连接焊盘65的位置可彼此精确地匹配。另一方面，当第一半导体芯片单元22和第二半导体芯片单元26彼此接合时，担忧可能发生接合偏移。然而，因为连接焊盘63的面积大，故贯通连接孔62和连接焊盘63可彼此匹配。因此，如上所述，即便发生接合位置偏移时，仍可实现连接焊盘65、63与连接导体64和贯通连接导体69的连接。

因为两列、四级成对的连接焊盘89沿垂直方向交替布置，使得较大的连接焊盘63和较小的连接焊盘65的方向反转，故可密集地布置连接焊盘63、65。于是，即便像素间距随着像素的小型化而变得微小时，仍可对路由布线进行布设。

在沿水平方向布置成对的第一连接焊盘65和第二连接焊盘63的配置中，由四列路由布线的布线长度的差异引起的布线电阻的差异小于沿垂直方向布置成对的第一连接焊盘65和第二连接焊盘63的配置中的布线电阻的差异。

连接焊盘65、63的面积和间距大于像素的面积和间距。然而，因为可通过形成连接焊盘65、63的布局而布设布线40d、53d，故可提供高性能的固体摄像装置。

在第四实施方式中，即便采用第一、第二实施方式的连接布线67的配置时，仍可类似地减小相邻耦合电容。

在第四实施方式中，可获得与第一实施方式～第三实施方式同样的优点。

6.第五实施方式

固体摄像装置的配置示例

图36为本发明的一个实施方式的半导体装置、即第五实施方式的MOS型固体摄像装置的图。具体来说，图36仅表示了包括将第一半导体芯片单元22和第二半导体芯片单元26彼此电连接的连接焊盘65、63的布线连接部的布局。

在第五实施方式的固体摄像装置93中，如上所述，半导体芯片单元22、26彼此接合，第一半导体芯片单元22的一部分的半导体部被除去，半导体芯片单元22、26通过半导体除去区52中的连接布线67而彼此连接。在本实施方式中，因为在除布线连接部的布局以外的其他配置可应用上述实施方式的几种配置，故省略了重复说明。

在第五实施方式中，连接焊盘阵列91A、91B隔着像素阵列23而设置于沿垂直方向彼此面对的两个外侧。对应于垂直信号线的路由布线40d、53d交替连接于连接焊盘阵列91A、91B。在本实施方式中，例如，如图31所示，成对的连接焊盘89沿水平方向布置为多级，在本例中，布置为两级，所述成对的连接焊盘89中，沿水平方向布置有成对的第一连接焊盘65和第二连接焊盘63。例如，连接焊盘阵列91A、91B的成对的连接焊盘89密集地布置。成对的路由布线40d、53d以每两列为单位而交替地连接于连接焊盘阵列91A、91B的两级成对的连接焊盘89。连接焊盘阵列91A、91B分别形成于如图15B所示的半导体除去区52a、52b中。

在图36中，连接焊盘65、63的平面形状为八边形，并且优选地为正八边形。然而，因为可增大布线之间的间隙，故连接焊盘的平面形状可以为矩形或六边形(优选为正六边形)。在本实施方式中，成对的连接焊盘89适用于如后所述的第一连接焊盘65和第二连接焊盘63沿垂直方向布置的成对的连接焊盘的的配置。

在第五实施方式的固体摄像装置93中，连接焊盘阵列91A、91B隔着像素阵列23而布置，并且对应于垂直信号线的路由布线以多列为单位、在本例中以每两列为单位而交替地连接于连接焊盘阵列91A、91B的两级成对的连接焊盘89。在本配置中，不必强迫缩短相邻的路由布线40d之间的间隙以及相邻的路由布线53d之间的间隙。换言之，可以以足够的裕度来增大相邻的路由布线40d之间的间隙以及相邻的路由布线53d之间的间隙。因此，可减小相邻耦合电容。因为减小了路由布线之间的布线长度的差异，故还可减小布线电阻的差异。

连接焊盘65、63的面积和间距大于像素的面积和间距。然而，因为可通过形成连接焊盘的布局而布设布线40d、53d，故可提供高性能的固体摄像装置。

在第五实施方式中，即使在采用第一、第二、第三实施方式的连接布线的配置时，仍可类似地减小相邻耦合电容。

在第五实施方式中，可获得与第一实施方式～第三实施方式同样的优点。

7.第六实施方式

固体摄像装置的配置示例

图37和图38为第六实施方式的半导体装置、即MOS型固体摄像装置的图。具体来说，图37和图38仅表示了包括将第一半导体芯片单元22和第二半导体芯片单元26彼此电连接的连接焊盘65、63的布线连接部的布局。

在第六实施方式的固体摄像装置95中，如上所述，半导体芯片单元22、26彼此接合，第一半导体芯片单元22的一部分的半导体部被除去，半导体芯片单元22、26通过半导体除去区52中的连接布线67而彼此连接。在本实施方式中，因为除布线连接部的布局以外的其他配置可应用上述实施方式的几种配置，故省略了详细说明。

在第六实施方式中，例如，连接焊盘阵列91形成为使得与图31的正八边形具有相同形状的第一连接焊盘65和第二连接焊盘63沿垂直方向和水平方向交替布置。四列路由布线40d、53d连接于连接焊盘阵列91的四级成对的连接焊盘89。第一半导体芯片单元22中的第一连接焊盘65由第一层金属M1制成，并且连接于连接焊盘65的路由布线40d由第四层金属M4制成。第二半导体芯片单元26中的第二连接焊盘63由第四层金属M14制成，并且连接于连接焊盘63的路由布线53d由第一层金属M11制成。

第一半导体芯片单元22中的路由布线40d设置为横穿未被连接的另一第一连接焊盘65下方。因为连接焊盘65的面积相对地大，故担忧可在连接焊盘65与具有不同电位且横穿连接焊盘65的路由布线40d之间产生耦合电容。因此，在本实施方式中，在第一连接焊盘65和路由布线40d之间形成有由第一连接焊盘65和路由布线40d之间的层金属制成的屏蔽布线96。换言之，在第一连接焊盘65和路由布线40d之间形成有由第二层金属或第三层金属制成(本例中为由第二层金属M2制成)的屏蔽布线96。例如，因为在一些情况下，如图38所示，三个路由布线40d横穿第一连接焊盘65下方，故屏蔽布线96与四级成对的连接焊盘89连续地形成，使屏蔽布线96的宽度对应于连接焊盘65的宽度。

第二半导体芯片单元26中的路由布线53d设置为横穿未被连接的另一第二连接焊盘63的下方。因为第二连接焊盘63的面积也大，故担忧在连接焊盘63与具有不同电位且横穿连接焊盘63的路由布线53d之间可能产生耦合电容。因此，第二连接焊盘63和路由布线53d之间形成有由第二连接焊盘63和路由布线53d之间的层金属制成的屏蔽布线。换言之，在第二连接焊盘63和路由布线53d之间形成有由第二层金属或第三层金属制成(在本例中由第三层金属M13制成)的屏蔽布线。例如，因为在一些情况下，三个路由布线53d横穿第二连接焊盘63下方，故屏蔽布线与四级成对的连接焊盘89连续地形成，使该屏蔽布线的宽度对应于连接焊盘63的宽度。

在第六实施方式的固体摄像装置中，通过在第一连接焊盘65和横穿连接焊盘65下方的路由布线40d之间设置的屏蔽布线96，可防止在具有不同电位的连接焊盘65和路由布线40d之间产生耦合电容。而且，通过在第二连接焊盘63和横穿连接焊盘63下方的路由布线53d之间设置的屏蔽布线，可防止在具有不同电位的连接焊盘63和路由布线53d之间产生耦合电容。因此，可实现具备更高性能的固体摄像装置。

在第六实施方式中，可获得如第一实施方式～第三实施方式所述的减小寄生电容的优点。

在第六实施方式中，无论连接焊盘65的平面形状和连接焊盘65的布局如何，都可获得由屏蔽布线96得到的优点。

8.第七实施方式

固体摄像装置的配置示例

图39为本发明的一个实施方式的半导体装置、即第七实施方式的MOS型固体摄像装置的图。具体来说，图39仅表示了包括将第一半导体芯片单元22和第二半导体芯片单元26彼此电连接的连接焊盘65、63的布线连接部的布局。

在第七实施方式的固体摄像装置97中，如上所述，半导体芯片单元22、26二者彼此接合，第一半导体芯片单元22的一部分的半导体部被除去，半导体芯片单元22、26通过半导体除去区52中的连接布线67而彼此连接。在本实施方式中，因为除布线连接部的布局以外的其他配置可应用上述实施方式的几种配置，故省略了详细说明。

在第七实施方式中，成对的第一连接焊盘65和第二连接焊盘63在与垂直信号线对应的路由布线40d、53d所延伸的垂直方向(所谓的纵向)上布置。连接焊盘阵列98形成为在布置有路由布线40d、53d的水平方向上布置多对连接焊盘99，并且所述多对连接焊盘99在垂直方向上布置为多级、在本例中为三级。

例如，如第四实施方式所述，第一连接焊盘65和第二连接焊盘63在平面图中为八边形，并且优选地为正八边形。第一连接焊盘65和第二连接焊盘63通过包括连接导体68、贯通连接导体69和连接导体71的连接布线67而彼此电连接。

在第一半导体芯片单元22中，多层布线层41的布线40可由例如四层金属M1～M4的多个层制成。此时，第一连接焊盘65优选地由第一层金属M1制成，而连接于连接焊盘65的路由布线40d优选地由第四层金属M4制成。本发明的实施方式不限于此，第一连接焊盘65和路由布线40d可以是任何层金属。

在第二半导体芯片单元26中，多层布线层55的布线53可由例如四层金属M11～M14的多个层制成。此时，第二连接焊盘63优选地由第四层金属M14制成，而连接于连接焊盘63的路由布线53d优选地由第一层金属M11制成。本发明的实施方式不限于此，第二连接焊盘63和路由布线53d可以是任何层金属。每三列路由布线40d、53d连接于连接焊盘阵列98的三级成对的连接焊盘99。

在第七实施方式的固体摄像装置97中，可通过形成连接焊盘阵列98以布设布线40d、53d，在该连接焊盘阵列98中，成对的连接焊盘99布置为多级，所述成对的连接焊盘99中，第一连接焊盘65和第二连接焊盘63沿垂直方向布置。具体来说，因为即使在面积大于像素面积的连接焊盘65、63中仍可布设布线40d、53d，故可提供高性能的固体摄像装置。当路由布线40d、53d设置为分别横穿连接焊盘65、63时，可以以足够的裕度增大相邻的路由布线之间的间隙。因此，可减小在路由布线之间的间隙中产生的相邻耦合电容。

在第七实施方式中，即使在采用第一、第二、第三实施方式中的连接布线的配置时，仍可类似地减小相邻耦合电容。

在第七实施方式中，可获得与第一实施方式～第三实施方式同样的优点。

在上述例子中，连接焊盘65、63的平面形状为八边形，然而也可以为诸如矩形或六边形(优选为正六边形)的多边形或者圆形。连接导体68和贯通连接导体69的横截面形状可与连接焊盘65、63的平面形状相同。连接焊盘65、63的平面形状以及连接导体68和贯通连接导体69的横截面形状可相互不同。

在上述实施方式的固体摄像装置中，信号电荷设定为电子，第一导电型设定为p型，而第二导电型设定为n型。在固体摄像装置中，信号电荷也可设定为空穴。在此情况下，半导体基板和半导体阱区或半导体区域的各导电型设定为相反类型，于是n型设定为第一导电型，而p型设定为第二导电型。也可将n沟道晶体管和p沟道晶体管应用于逻辑电路中的MOS晶体管。

9.第八实施方式

半导体装置的配置示例

图40为本发明的第八实施方式的半导体装置的图。第八实施方式的半导体装置131包括：层叠半导体芯片100，其中，第一半导体芯片单元101和第二半导体芯片单元116彼此接合。在第一半导体芯片单元101中形成有第一半导体集成电路和多层布线层。在第二半导体芯片单元116中形成有第二半导体集成电路和多层布线层。第一半导体芯片单元101和第二半导体芯片单元116彼此接合，使得多层布线层彼此面对。在本例中，各个半导体芯片单元隔着保护膜114、127而由粘合剂层129接合。除此之外，各个半导体芯片单元也可通过等离子焊而接合。

在本实施方式中，第一半导体芯片单元101的一部分的半导体部被全部除去以形成半导体除去区52。在半导体除去区52中，形成有连接布线67以将第一半导体芯片单元101连接于第二半导体芯片单元116。半导体除去区52为包括形成有半导体集成电路的每条连接布线67的部分的整个区域，并且例如形成于第一半导体芯片单元101的周边部中。

在第一半导体芯片单元101中，在打薄的第一半导体基板103中形成有第一半导体集成电路、即本例中的逻辑电路102。换言之，在半导体基板(例如硅基板)103中形成的半导体阱区104中形成有多个MOS晶体管Tr11、Tr12、Tr13。MOS晶体管Tr11～Tr13各包括一对源极/漏极区105和与源极/漏极区105隔着栅极绝缘膜形成的栅极106。MOS晶体管Tr11～Tr13由元件隔离区107隔离。

图示了代表性的MOS晶体管Tr11～Tr13。逻辑电路102可由CMOS晶体管构成。因此，多个MOS晶体管可配置为n沟道MOS晶体管或p沟道MOS晶体管。因此，当形成n沟道MOS晶体管时，在p型半导体阱区中形成n型源极/漏极区。当形成p沟道MOS晶体管时，在n型半导体阱区中形成p型源极/漏极区。

在半导体基板103上形成有多层布线层111，在该多层布线层111中，隔着层间绝缘膜108层叠有由多个层、即本例中的三层金属制成的布线109。布线109例如可由Cu布线制成。MOS晶体管Tr11～Tr13经由第一层布线109和连接导体112而彼此连接。此外，三层布线109经由连接导体而彼此连接。

在第二半导体芯片单元116中，在第二半导体基板118中形成有第二半导体集成电路、即本例中的逻辑电路117。换言之，在半导体基板(例如硅基板)118中形成的半导体阱区119中形成有多个MOS晶体管Tr21、Tr22、Tr23。MOS晶体管Tr21～Tr23各包括一对源极/漏极区121和与源极/漏极区121隔着栅极绝缘膜形成的栅极122。MOS晶体管Tr21～Tr23由元件隔离区123隔离。

图示了代表性的MOS晶体管Tr21～Tr23。逻辑电路117可由CMOS晶体管构成。因此，多个MOS晶体管可配置为n沟道MOS晶体管或p沟道MOS晶体管。因此，当形成n沟道MOS晶体管时，在p型半导体阱区中形成有n型源极/漏极区。当形成p沟道MOS晶体管时，在n型半导体阱区中形成有p型源极/漏极区。

在半导体基板118上形成有多层布线层126，在该多层布线层126中，隔着层间绝缘膜124层叠有由多个层、即本例中的三层金属制成的布线125。布线125例如可由Cu布线制成。MOS晶体管Tr21～Tr23经由第一层布线125和连接导体120而彼此连接。此外，三层布线125经由连接导体120而彼此连接。第二芯片单元116的半导体基板118还用作已打薄的第一半导体芯片单元101的支撑基板。

例如，可采用半导体存储电路以替代逻辑电路102而作为第一半导体集成电路。在此情况下，设有用作第二半导体集成电路的逻辑电路117以进行半导体存储电路的信号处理。

在半导体除去区52中，例如通过蚀刻而除去整个第一半导体基板118。例如由氧化硅(SiO₂)膜58和氮化硅(SiN)膜59制成的层叠绝缘膜61形成为从半导体除去区52的底面和侧面向半导体基板118的表面延伸。层叠绝缘膜61保护半导体基板118的表面以及从半导体除去区52的侧面暴露的半导体基板118。

在半导体除去区52中，连接孔64形成为从氮化硅膜59延伸至第一连接焊盘65，该第一连接焊盘65电连接于第一半导体芯片单元101中的多层布线层111的布线、即本例中的由第三层金属制成的路由布线109d。而且，贯通连接孔62形成为贯穿第一半导体芯片单元101且延伸至第二连接焊盘63，该第二连接焊盘63电连接于第二半导体芯片单元116中的多层布线层126的布线、即本例中的由第三层金属制成的路由布线125d。

连接布线67包括：连接导体68，其埋入连接孔64中且电连接于第一连接焊盘65；贯通连接导体69，其埋入贯通连接孔62中且电连接于第二连接焊盘63；以及连接导体71，其将连接导体68的上端和贯通连接导体69的上端电连接。从每条连接布线67外侧暴露的连接导体71用作经由接合引线而连接于外部布线的电极焊盘。

可采用上述第一实施方式的制造方法来制造第八实施方式的半导体装置。然而，由第一半导体集成电路取代第一实施方式的第一半导体芯片单元的像素阵列和控制电路，而由第二半导体集成电路取代第二半导体芯片单元的逻辑电路。

在第八实施方式的半导体装置中，第一半导体芯片单元101和第二半导体芯片单元116彼此接合，于是在形成第一、第二半导体集成电路时可采用最佳工艺技术。因此，由于第一、第二半导体集成电路可尽情发挥性能，故可提供高性能的半导体装置。

在本实施方式中，具体来说，第一半导体芯片单元101的一部分、即形成有连接导体68和贯通连接导体69的区域的半导体部被全部除去。因为连接导体68和贯通连接导体69形成在半导体除去区52中，故半导体基板104与连接导体68和贯通连接导体69之间的寄生电容减小，从而可提供具备更高性能的固体摄像装置。

在第八实施方式中，在制造芯片前使半成品第一半导体基板104和半成品第二半导体基板118彼此接合，然后将第一半导体基板104打薄。换言之，在打薄第一半导体基板104时，将第二半导体基板118用作第一半导体基板104的支撑基板。于是，可节省部件且可减少制造步骤。在本实施方式中，因为第一半导体基板104被打薄，并且在除去了半导体部的半导体除去区52中形成贯通连接孔62和连接孔64，故所述孔的纵横比减小，并且可以以高精度形成连接孔62、64。因此，可以以高精度制造高性能的固体摄像装置。

10.第九实施方式

半导体装置的配置示例

图41为本发明的第九实施方式的半导体装置的图。第九实施方式的半导体装置132包括：层叠半导体芯片100，其中，第一半导体芯片单元101和第二半导体芯片单元116彼此接合。在第一半导体芯片单元101中形成有第一半导体集成电路和多层布线层。在第二半导体芯片单元116中形成有第二半导体集成电路和多层布线层。第一半导体芯片单元101和第二半导体芯片单元116彼此接合，使得多层布线层彼此面对。

在本实施方式中，形成有半导体除去区52，所述半导体除去区52中，第一半导体芯片单元101的一部分的半导体部被全部除去，并且，形成有从半导体除去区52的内表面延伸至半导体基板103的背面的层叠绝缘膜61。在半导体除去区52中形成有与半导体基板103上的层叠绝缘膜61的表面齐平的平坦化绝缘膜77。平坦化绝缘膜77的蚀刻速率不同于层叠绝缘膜61的表面上的氮化硅膜59的蚀刻速率。例如，平坦化绝缘膜77形成为诸如氧化硅膜的绝缘膜。

连接孔64和贯通连接孔62形成为贯穿绝缘膜77并延伸至第一连接焊盘65和第二连接焊盘63。穿过连接孔64、62而形成用于将第一连接焊盘65和第二连接焊盘63连接的连接布线67。连接布线67包括：连接导体68，其电连接于第一连接焊盘65；贯通连接导体69，其电连接于第二连接焊盘63；以及连接导体71，其将连接导体68的上端和贯通连接导体69的上端电连接。连接导体68和贯通连接导体69形成为分别埋入连接孔64和连接孔62中。连接导体68、贯通连接导体69以及连接导体71由金属一体制成。连接导体71形成于平坦化绝缘膜77上。

其他配置与第八实施方式中所述的配置相同。为与图40中的构件对应的构件赋予相同的附图标记，并且省略了重复说明。

可采用上述第二实施方式的制造方法来制造第九实施方式的半导体装置132。然而，由第一半导体集成电路取代第二实施方式的第一半导体芯片单元的像素阵列和控制电路，而由第二半导体集成电路取代第二半导体芯片单元的逻辑电路。

根据第九实施方式的固体摄像装置132，第一半导体芯片单元101的一部分、即形成有连接布线67的区域的半导体部被全部除去，并且在被除去的半导体除去区52中埋有绝缘膜77。因为连接导体68和贯通连接导体69埋入形成于绝缘膜77中的连接孔64和贯通连接孔62中，故连接导体68、69由于绝缘膜77的缘故而远离半导体基板103的侧面。因此，半导体基板103和连接导体68、69之间的寄生电容减小。此外，半导体除去区52的内侧埋入绝缘膜77中，从而可与层叠绝缘膜61一起在机械上可靠地保护半导体基板103的面对半导体除去区52侧壁的表面。因此，可提供具备更高性能的固体摄像装置。

在本实施方式中，因为第一半导体基板103被打薄且形成有贯通连接孔62和连接孔64，故所述孔的纵横比减小，并且可以以高精度形成连接孔62、64。因此，可以以高精度制造高性能的固体摄像装置。

虽然省略了其他说明，然而可获得与第八实施方式同样的优点。

11.第十实施方式

半导体装置的配置示例

图42为本发明的第十实施方式的半导体装置的图。第十实施方式的半导体装置133包括：层叠半导体芯片100，其中，第一半导体芯片单元101和第二半导体芯片单元116彼此接合。在第一半导体芯片单元101中形成有第一半导体集成电路和多层布线层。在第二半导体芯片单元116中形成有第二半导体集成电路和多层布线层。第一半导体芯片单元101和第二半导体芯片单元116彼此接合，使得多层布线层彼此面对。

在本实施方式中，形成有半导体除去区52，所述半导体除去区52中，第一半导体芯片单元101的一部分半导体部被全部除去，并且，形成有从半导体除去区52的内表面延伸至半导体基板103的背面的层叠绝缘膜61。在半导体除去区52中，形成有与半导体基板103上的层叠绝缘膜61的表面齐平的平坦化绝缘膜77，而在绝缘膜77的对应于连接布线67的部分中，形成有距表面具有一定深度的凹部81。

连接孔64和贯通连接孔62形成为通过凹部81下方的绝缘膜77而延伸至第一连接焊盘65和第二连接焊盘63。经过连接孔64、62形成用于将第一连接焊盘65和第二连接焊盘63连接的连接布线67。连接布线67包括：连接导体68，其电连接于第一连接焊盘65；贯通连接导体69，其电连接于第二连接焊盘63；以及连接导体71，其将连接导体68的上端和贯通连接导体69的上端电连接。连接导体68和贯通连接导体69形成为分别埋入连接孔64、62中。连接导体68、贯通连接导体69以及连接导体71由金属一体制成。连接导体71埋入绝缘膜77的凹部81中，并且连接导体71的表面形成为与平坦化绝缘膜77的表面齐平。

其他配置与第八实施方式中所述的配置相同。为与图40中的构件对应的构件赋予相同的附图标记，并且省略了重复说明。

可采用上述第三实施方式的制造方法来制造第十实施方式的半导体装置133。然而，由第一半导体集成电路取代第三实施方式的第一半导体芯片单元的像素阵列和控制电路，并且由第二半导体集成电路取代第二半导体芯片单元的逻辑电路。

根据第十实施方式的固体摄像装置133，第一半导体芯片单元101的一部分、即形成有连接布线67的区域的半导体部被全部除去，并且在被除去的半导体除去区52中埋有绝缘膜77。在绝缘膜77中形成有凹部81，并且连接导体68和贯通连接导体69形成为通过在凹部81下方的绝缘膜77中设置的连接孔64和贯通连接孔62，并且形成有连接布线67。因此，因为连接导体68、69由于绝缘膜77的缘故而远离半导体基板103的侧面，故半导体基板103和连接导体68、69之间的寄生电容减小。此外，半导体除去区52的内侧埋入绝缘膜77中，可与层叠绝缘膜61一起在机械上可靠地保护半导体基板103的面对半导体除去区52侧壁的表面。因此，可提供具备更高性能的固体摄像装置。

因为连接导体71埋入绝缘膜77的凹部81中，并且连接导体71被平坦化以便与绝缘膜77的表面齐平，故可形成表面台阶差较小的固体摄像装置。

在第十实施方式中，第一半导体基板103被打薄，在绝缘膜77中形成有凹部81，并且形成贯通连接孔62和连接孔64。因此，所述孔的纵横比减小，并且可以以高精度形成连接孔64和贯通连接孔62。于是，可以以高精度制造高性能的固体摄像装置。

虽然省略了其他说明，然而，可获得与第八实施方式同样的优点。

根据上述第八实施方式～第十实施方式，将两个半导体芯片单元彼此接合。此外，根据本发明的实施方式的固体摄像装置，可将三个以上半导体芯片单元彼此接合。即使在彼此接合的三个以上半导体芯片单元中，仍可适用上述配置，在所述配置中，在包括第一半导体集成电路的第一半导体芯片单元和包括第二半导体集成电路的第二半导体芯片单元之间的连接部中将半导体部全部除去。作为所述半导体集成电路，可应用除逻辑电路以外的存储电路或其它电子电路。

如上所述，第四实施方式～第七实施方式中所述的连接焊盘阵列91、91A、91B、98的布局适用于下述固体摄像装置，所述固体摄像装置中，在形成有第一实施方式～第三实施方式中所述的连接布线67的区域中的半导体部被全部除去。连接焊盘阵列91、91A、91B、98的布局适用于第八实施方式～第十实施方式的半导体装置。连接焊盘阵列91、91A、91B、98的布局不限于此，而可适用于在将另一晶片或芯片接合并形成连接布线时未除去连接布线周围的半导体的情况。例如，连接焊盘阵列91、91A、91B、98的布局适用于下述固体摄像装置或半导体集成电路(半导体装置)，其中，半导体部未被除去，并且通过贯穿半导体基板并隔着绝缘膜而埋入连接导体68和贯通连接导体69而形成连接布线。

图43和图44为其中未除去半导体部而形成有连接布线且应用了所述连接焊盘布局的固体摄像装置的图。本实施方式的固体摄像装置135具有这样的配置，其中，未除去在图16所示的上述第二实施方式中形成有连接布线67的区域中的半导体部。在本实施方式中，形成有贯穿第一半导体基板31且延伸至第一连接焊盘65的连接孔64。而且，形成有贯穿包括半导体基板31的第一半导体芯片22且延伸至第二连接焊盘63的贯通连接孔62。在连接孔64和贯通连接孔62的每个的内表面中，形成有用于与半导体基板31绝缘的绝缘膜136。连接布线形成为使得连接导体68和贯通连接导体69分别埋入连接孔64和贯通连接孔62中，从而分别连接于第一连接焊盘65和第二连接焊盘63，并且连接导体68和贯通连接导体69通过连接导体71而彼此连接。其他配置与第二实施方式的配置相同。为与图16所示的构件相同的构件赋予相同的附图标记，并省略了重复说明。

另一方面，如图44所示，在本实施方式的固体摄像装置135中，包括连接焊盘63、65的布线连接部的布局的配置与图31所示的配置相同。换言之，连接焊盘阵列91配置为使得由八边形的连接焊盘63、65形成的成对的连接焊盘89密集地布置为四级。其他详细配置与参照图31所述的配置相同。为与图31所示的构件相同的构件赋予相同的附图标记，并省略了重复说明。

在固体摄像装置135中，如参照图31所示，相邻的路由布线40d之间的间隙以及路由布线53d之间的间隙增大，从而相邻耦合电容减小。

图45和图46为其中未除去半导体部而形成连接布线且将所述连接焊盘布局应用于半导体集成电路的半导体装置的图。本实施方式的固体摄像装置137具有这样的配置，其中，未除去在图41所示的上述第九实施方式中形成有连接布线67的区域中的半导体部。在本实施方式中，形成有贯穿第一半导体基板31且延伸至第一连接焊盘65的连接孔64。而且，形成有贯穿包括半导体基板31的第一半导体芯片22并延伸至第二连接焊盘63的贯通连接孔62。在连接孔64和贯通连接孔62的每个的内表面中，形成有用于与半导体基板31绝缘的绝缘膜136。如此形成连接布线，以使得连接导体68和贯通连接导体69分别埋入连接孔64和贯通连接孔62中，从而分别连接于第一连接焊盘65和第二连接焊盘63，并且连接导体68和贯通连接导体69通过连接导体71而彼此连接。其他配置与第六实施方式的配置相同。为与图41所示的构件相同的构件赋予相同的附图标记，并省略了重复说明。

另一方面，如图46所示，在本实施方式中，包括连接焊盘63、65的布线连接部的布局的配置与图31所示的配置相同。换言之，连接焊盘阵列91配置为使得由八边形的连接焊盘63、65形成的成对的连接焊盘89密集地布置为四级。其他详细配置与参照图31所述的配置相同。为与图31所示的构件相同的构件赋予相同的附图标记，并省略了重复说明。

在固体摄像装置137中，如参照图31所示，相邻的路由布线40d之间的间隙和路由布线53d之间的间隙增大，从而相邻耦合电容减小。

在其中未除去半导体部而形成连接布线的固体摄像装置以及包括集成电路的半导体装置中，连接焊盘的布局可应用第五实施方式(图36)、第六实施方式(图37和图38)、第七实施方式(图39)等中的布局。

在上述实施方式的固体摄像装置中，必需使形成有第一半导体芯片单元22的像素阵列23的半导体基板或者半导体阱区的电位稳定。换言之，即便贯通连接导体69和连接导体68的电位变化时，也必需使贯通连接导体69和连接导体68周围的半导体基板或半导体阱区的电位(所谓的基板电位)稳定。为稳定基板电位，在本例中，在半导体阱区32中由杂质扩散层形成接触单元。接触单元通过连接导体44和布线40而连接于第一半导体芯片单元22周围形成的电极焊盘单元。通过将例如电源电压VDD或接地电压(0V)提供给电极焊盘单元，从而将电源电压或接地电压(0V)经由接触单元而施加于半导体阱区32。因此，使半导体阱区的基板电位稳定。例如，当半导体基板或半导体阱区为n型时，提供电源电压。当半导体基板或半导体阱区为p型时，提供接地电压。

在上述实施方式的固体摄像装置中，设有保护二极管，于是当对由贯通连接导体69和连接导体68形成的连接布线67进行处理时，逻辑电路中的晶体管不会受到等离子体损伤。当形成连接布线67时，通过等离子体蚀刻而形成延伸至连接焊盘63、65的连接孔62、64。然而，在等离子体处理中，过剩的等离子体离子具体地会充电至逻辑电路中的连接焊盘63。当被充电的过剩的等离子体离子经由布线53而施加于逻辑电路中的晶体管时，晶体管受到所谓的等离子体损伤。保护二极管用于防止等离子体损伤。

在本实施方式中，在构成列信号处理电路5的每列电路单元的每个逻辑电路中形成有保护二极管。如上所述，对应于每条垂直信号线的路由布线经由连接焊盘63、65的每个而连接于每条连接布线67的贯通连接导体69和连接导体68。在第二半导体芯片单元26中，在形成有列电路单元的MOS晶体管的半导体基板45中为每列电路单元形成保护二极管。每个保护二极管连接于由列电路单元的MOS晶体管的栅极所连接的同一路由布线。连接于路由布线的保护二极管设置为比列电路单元的MOS晶体管更接近连接焊盘63。在等离子体处理中，已充电到逻辑电路的连接焊盘63中的过剩的等离子体离子的电荷流入保护二极管，且在列电路单元中未发生损伤。因此，在连接布线67的处理中，可防止列电路单元发生等离子体损伤。此外，可设置同样的保护二极管，不仅可防止列电路单元发生等离子体损伤，还可防止形成另一周边电路的MOS晶体管发生等离子体损伤。

下面，参照图47的示意图说明一个具体例。这里，本例适用于图43所示的在形成有上述连接布线67的区域中未除去半导体部的固体摄像装置135。在本例中，第一半导体芯片单元22和第二半导体芯片单元26通过连接布线67而彼此电连接。在第一半导体芯片单元22中，连接布线67的连接导体68贯穿第一半导体基板31，并且连接于由多层布线层41的第一层金属M1制成的第一连接焊盘65。第一连接焊盘65经由第一层金属M1的连接凸出部65a、贯通导体88、第二层金属M2、贯通导体88、第三层金属M3以及贯通导体88而连接于由第四层金属M4制成的路由布线40d。如上所述，路由布线40d对应于垂直信号线。

在第二半导体芯片单元26中，连接布线67的连接导体69贯穿第一半导体基板22且连接于由多层布线层55的第四层金属M14制成的第二连接焊盘63。第二连接焊盘63经由贯通导体88、第三层金属M13、贯通导体88、第二层金属M12以及贯通导体88而连接于由第一层金属M11制成的路由布线53d。如上所述，路由布线53d对应于垂直信号线。

连接焊盘65、63优选地由例如Al膜制成。采用Al膜的原因如下。即，通过使用CF气体进行等离子体蚀刻而形成分别埋入连接导体68和贯通连接导体69中的连接孔64和贯通连接孔62。因为等离子体处理为过腐蚀，并且连接焊盘65、63暴露于等离子体，故使不能作为Cu膜而除去的反应物附着于连接焊盘65、63的表面。因此，由反应物的存在，不能良好地实现连接焊盘65、63以及连接导体68、贯通连接导体69之间通过Cu而进行的电连接。然而，在Al膜的情况下，因为未附着反应物，故可良好地实现连接焊盘65、63和连接导体68、贯通连接导体69之间的电连接。

在Al膜的情况下，设有在Al膜上具有Ti膜或TiN膜的膜构造。除连接焊盘65的金属M1以外的金属(M2～M4)以及除连接焊盘63的金属M14以外的金属(M13～M11)由Cu膜制成。

例如，如下所述，当比较器和计数器电路之间设有连接布线67时，构成高速运行的计数器电路的MOS晶体管连接于垂直信号线。MOS晶体管由高速运行的高速晶体管Tr21构成。高速晶体管Tr21还称作最小晶体管，并且栅极绝缘膜薄。因此，高速晶体管Tr21连接于用作第二半导体芯片26中的垂直信号线的路由布线53d。

在等离子体处理中，过大的电流通过连接焊盘63而流入路由布线53d，并且构成计数器电路的高速晶体管Tr21的栅极绝缘膜可发生故障、即被损坏。因此，使具有pn结的保护二极管D21连接于路由布线53d的比高速晶体管Tr21更接近连接焊盘63的区域。在等离子体处理中，即使当过大的电流流入路由布线53d时，过大的电流可通过保护二极管D21而流向基板，从而可由保护二极管D21防止对高速晶体管Tr21造成损伤。

在上述第六实施方式(见图38)中，通过在第一连接焊盘65以及具有不同电位且横穿第一连接焊盘65正下方的路由布线(垂直信号线)40d之间设置屏蔽布线96，可防止产生相邻耦合电容。虽然未图示，然而通过在第二连接焊盘63和具有不同电位且横穿第二连接焊盘63正下方的路由布线(垂直信号线)53d之间设置屏蔽布线，可防止产生相邻耦合电容。

在上述固体摄像装置中，关于第一半导体芯片单元22和第二半导体芯片单元26，优选地电屏蔽相邻的路由布线之间的间隙以及相邻的路由布线和连接导体或贯通连接导体之间的间隙。而且，根据成对的连接焊盘的布置，优选地电磁屏蔽彼此相邻的连接导体和贯通连接导体之间的间隙、相邻的连接导体之间的间隙以及相邻的贯通连接导体之间的间隙。在此情况下，可利用多层布线层的所需层的金属布线来布置对应的屏蔽布线。

虽然未图示，然而通过相邻的路由布线之间的、与路由布线同层的或者接近路由布线的其他层的金属来布置屏蔽布线。对屏蔽布线施加有地电位。于是，可减小相邻的路由布线之间的相邻耦合电容。

当连接焊盘和路由布线由同一层金属制成时，通过相邻的连接导体68和路由布线40d之间的、与布线40d同层的或者接近布线40d的其他层的金属来布置屏蔽布线。而且，可通过相邻的贯通连接导体69和路由布线53d之间的、与布线53d同层的或者接近布线53d的其他层的金属来布置屏蔽布线。对屏蔽布线施加有地电位。于是，可减小相邻的路由布线40d和连接导体68之间以及相邻的路由布线53d和贯通连接导体69之间的相邻耦合电容。

在形成有多个连接布线67的连接布线区域中，通过隔着绝缘膜围绕贯通连接导体和连接导体而形成导电型半导体杂质区，可减小相邻耦合电容。换言之，可减小相邻的贯通连接导体和连接导体之间、相邻的贯通连接导体之间或者相邻的连接导体之间的相邻耦合电容。图48和图49(沿图49的线XLIX-XLIX截取的截面图)为所述例子的示意图。在本例中，采用了图43中的固体摄像装置135。

在图48和图49中，如图37所示，将成对的连接焊盘89反转地交替布置。在连接布线区域中，在半导体基板31的连接导体68和贯通连接导体69周围的区域中形成有p型半导体区151，并且p型半导体区151接地。p型半导体区151通过绝缘膜136而与连接导体68和贯通连接导体69电隔离。在本配置中，接地的p型半导体区151用作屏蔽层，于是可减小相邻的连接导体68和贯通连接导体69之间的相邻耦合电容。当用杂质扩散层、即p型半导体区作为将各个像素的光电二极管PD隔离的元件隔离区时，p型半导体区151可与元件隔离区的p型半导体区同时形成。

当接地的p型半导体区151用作屏蔽层时，接地电容趋于增大。通过控制绝缘膜136的膜厚度t1而抑制接地电容。膜厚度t1可设定于50nm～300nm的范围内，例如可设定为约100nm。膜厚度t1越大，接地电容[fF]越小。然而，当膜厚度t1大于或等于300nm时，接地电容几乎不变。

在图39所示的成对的连接焊盘99的布置中，沿垂直方向彼此相邻的连接导体68和贯通连接导体69如图49所示地那样配置。沿横方向彼此相邻的连接导体68和沿横方向彼此相邻的贯通连接导体69分别如图50和图51所示地那样配置。在图50和图51中，为与图49中的构件对应的构件赋予了相同的附图标记，并且省略了重复说明。

虽然未图示，但在p型半导体区151中形成有由杂质扩散层构成的接触单元(基板接触单元)，从而使连接导体68和贯通连接导体69附近的p型半导体区151的电位、即所谓的基板电位稳定。接触单元形成为围绕对应于多个连接焊盘阵列的连接布线区域，并且可连接于第一半导体芯片单元22上的电极焊盘。通过将接地电压(0V)提供给电极焊盘，可稳定连接导体68和贯通连接导体69附近的p型半导体区151的基板电位。

通过将n型半导体基板设定为起始物料而形成第一半导体芯片单元22的半导体基板31。通过将p型半导体基板设定为起始物料而形成第二半导体芯片单元26的半导体基板45。当在第一半导体芯片单元22中形成有图2B所示的控制电路24和像素阵列23时，在像素阵列23的p型半导体阱区和控制电路24的p型半导体阱区之间存在n型基板。因此，在第一半导体芯片单元22中，用于稳定相应电位的电压从电极焊盘通过基板接触单元而提供给p型半导体阱区、n型半导体基板、p型半导体区151。在第二半导体芯片单元26中，用于稳定相应电位的电压通过各自的基板接触单元而提供给p型半导体基板和其中形成有p沟道MOS晶体管的n型半导体阱区。

当第一半导体芯片单元22和第二半导体芯片单元26中的基板接触单元都连接于例如第一半导体芯片单元22的表面的电极焊盘时，通过单独的贯通连接导体、连接导体以及所需层的金属布线来实现所述连接。

当第一半导体芯片单元22和第二半导体芯片单元26中的基板接触单元都连接于例如第二半导体芯片单元26的表面的电极焊盘时，通过单独的贯通连接导体、连接导体以及所需层的金属布线来实现所述连接。

下面，说明在固体摄像装置的电路中由上述连接导体68和贯通连接导体69形成的连接布线67的插入部。图52为固体摄像装置的主要单元的示意图。固体摄像装置包括像素阵列3，在该像素阵列3中，如上所述，以矩阵的形式布置有多个像素2。列信号处理电路5连接于与每列像素2对应的垂直信号线9。列信号处理电路5包括列ADC单元13。列ADC单元13在从转换开始至判断基准电压(斜坡电压)等于待处理的信号电压的时间内，将模拟信号转换为数字信号。原则上，列ADC单元13包括比较器(电压比较器)14和计数电路15。列ADC单元13将斜坡电压提供给比较器14，并将基准信号提供至计数电路15而开始计数。通过比较经由垂直信号线9输入的模拟图像信号，列ADC单元13进行AD转换，直到可获得脉冲信号为止。

在本实施方式中，连接布线67设置于图52中的比较器14和计数器电路15之间的位置(1)处。在此情况下，比较器14的电路配置由像素阵列3和第一半导体芯片单元22构成。第二半导体芯片单元26具有在计数器电路15之后的电路配置。控制电路可形成于第一半导体芯片单元22或第二半导体芯片单元26中。第一半导体芯片单元22和第二半导体芯片单元26可通过包括连接导体68和贯通连接导体69的连接布线67而彼此连接。

因为计数器电路15快速地进行处理，故即便对于计数器电路15的晶体管，可高速运行的高速晶体管也是必需的。必须用尖端设备制造高速晶体管。根据上述配置，可采用尖端设备分别单独制造具备比较器14之前的电路配置的第一半导体芯片单元22以及具备计数器电路15之后的电路配置的第二半导体芯片单元26。

在图52中，考虑到固体摄像装置的性能(图像质量)，连接布线67可设置于位置(3)或位置(2)处。换言之，连接布线67可设置于像素阵列3和列信号处理电路5之间的位置(3)处。在此情况下，在第一半导体芯片单元22中形成有像素阵列3，而在第二半导体芯片单元26中形成有包括列信号处理电路5的信号处理电路。然后，第一半导体芯片单元22和第二半导体芯片单元26通过包括连接导体68和贯通连接导体69的连接布线67而彼此连接。

此外，连接布线67可设置于计数器电路15的输出的位置(2)处。在此情况中，在第一半导体芯片单元22中形成有计数器电路15之前的电路配置和像素阵列3。在第二半导体芯片单元26中，形成有计数器电路15的输出之后的信号处理电路。然后，第一半导体芯片单元22和第二半导体芯片单元26通过包括连接导体68和贯通连接导体69的连接布线67而彼此连接。

可将设有上述保护二极管D21的配置、图48和图51中的连接布线67周围设有p型半导体区151的配置、基板接触单元的配置、用于减小相邻耦合电容的每个屏蔽布线的配置等应用于上述实施方式。

12.第十一实施方式

电子设备的例子

本发明的上述实施方式的固体摄像装置可适用于电子设备，例如，诸如数码相机或摄像机等相机系统、具备摄像功能的便携式电话以及具备摄像功能的其他设备。

图53为作为本发明的第十一实施方式的电子设备的例子的相机的图。本实施方式的相机为能够对静止图像和动态图像进行摄像的摄像机的例子。本实施方式的相机141包括：固体摄像装置142；光学系统143，其用于将入射光导入固体摄像装置142的光接收传感器单元；以及快门装置144。相机141还包括：驱动电路145，其用于对固体摄像装置142进行驱动；以及信号处理电路146，其用于对从固体摄像装置142输出的信号进行处理。

将根据上述实施方式的固体摄像装置之一应用于固体摄像装置142。光学系统(光学透镜)143使来自对象的图像光(入射光)成像在固体摄像装置142的摄像表面上。于是，信号电荷在给定时段内累积于固体摄像装置142中。光学系统143可以是包括多个光学透镜的光学透镜系统。快门装置144控制固体摄像装置142的光照射时段和遮光时段。驱动电路145提供用于控制固体摄像装置142的传输操作和快门装置144的快门操作的驱动信号。使用从驱动电路145提供的驱动信号(时序信号)来进行固体摄像装置142的信号传输。信号处理电路146进行各种信号处理。进行信号处理后的图像信号存储于诸如存储器的存储介质中，或者输出给监视器。

在第十一实施方式的诸如相机的电子设备中，可实现固体摄像装置142，于是可提供具备高可靠性的电子设备。

本领域的技术人员应当明白，在不脱离所附权利要求及其等同物的范围内，取决于设计需要和其它因素可出现各种变化、组合、子组合和替代。

Claims (19)

1.一种半导体装置，其配置为背照射型固体摄像装置并包括：

层叠半导体芯片，其通过使两个以上半导体芯片单元彼此接合而形成，并且在该层叠半导体芯片中，至少在第一半导体芯片单元中形成有像素阵列和多层布线层并在第二半导体芯片单元中形成有逻辑电路和多层布线层；

半导体除去区，在该半导体除去区中，所述第一半导体芯片单元的一部分的半导体部被全部除去；以及

多个连接布线，它们形成于所述半导体除去区中，并且用于将所述第一半导体芯片单元和所述第二半导体芯片单元彼此连接。

2.如权利要求1所述的半导体装置，其中，所述连接布线包括：

第一连接导体，其连接于第一连接焊盘，该第一连接焊盘连接于所述第一半导体芯片单元中的多层布线层内的所需的布线；

贯通连接导体，其贯穿所述第一半导体芯片单元而连接于第二连接焊盘，该第二连接焊盘连接于所述第二半导体芯片单元中的多层布线层内的所需的布线；以及

第二连接导体，其将所述第一连接导体和所述贯通连接导体彼此连接。

3.如权利要求2所述的半导体装置，其中形成有兼用作防反射膜的保护性绝缘膜，其从所述半导体除去区的暴露表面延伸至形成有所述像素阵列的半导体基板的表面。

4.如权利要求3所述的半导体装置，其中，在所述第一半导体芯片单元中，所述第一连接焊盘由多层布线层的第一层金属制成，并且连接于所述第一连接焊盘的所需的布线由继第二层金属后的层的金属制成。

5.如权利要求4所述的半导体装置，其中，形成有由所述第一连接焊盘和所需的布线之间的层的金属制成的屏蔽布线。

6.如权利要求3-5中任一项所述的半导体装置，还包括埋入所述半导体除去区中的绝缘膜以及贯穿所述绝缘膜的所述第一连接导体和所述贯通连接导体。

7.如权利要求3-5中任一项所述的半导体装置，还包括：

连接焊盘阵列，在该连接焊盘阵列中，沿水平方向和垂直方向交替布置有各为八边形的所述第一连接焊盘和所述第二连接焊盘，并且以所述水平方向布置的成对的第一连接焊盘和第二连接焊盘沿所述垂直方向以多级布置，

其中，所述第二连接焊盘的面积设定为大于所述第一连接焊盘的面积，并且，分别对应于垂直信号线的所需的布线连接于以所述多级布置的所述成对的第一连接焊盘和第二连接焊盘。

8.如权利要求7所述的半导体装置，其中，所述连接焊盘阵列夹着所述像素阵列而设置于彼此相对的两个外侧，并且，分别对应于所述垂直信号线的所需的布线交替连接于所述两个外侧的所述连接焊盘阵列。

9.如权利要求3-5中任一项所述的半导体装置，还包括：

连接焊盘阵列，在所述连接焊盘阵列中，沿垂直方向和水平方向布置有以所述垂直方向布置的成对的第一连接焊盘和第二连接焊盘，并且所述成对的第一连接焊盘和第二连接焊盘沿所述垂直方向以多级布置，

其中，分别连接于垂直信号线的所需的布线连接于以所述多级布置的所述成对的第一连接焊盘和第二连接焊盘。

10.一种半导体装置的制造方法，该半导体装置配置为背照射型固体摄像装置，所述方法包括以下步骤：

使两个以上半导体晶片彼此接合，所述半导体晶片至少包括第一半导体晶片和第二半导体晶片，在所述第一半导体晶片中，在用作第一半导体芯片单元的区域中形成有像素阵列和多层布线层，在所述第二半导体晶片中，在用作第二半导体芯片单元的区域中形成有逻辑电路和多层布线层；

通过将所述第一半导体晶片中的用作所述第一半导体芯片单元的所述区域的一部分的半导体部全部除去，形成半导体除去区；

在所述半导体除去区中形成用于将所述第一半导体芯片单元和所述第二半导体芯片单元连接的多个连接布线；并且

将形成为成品的所述半导体晶片分割成芯片。

11.如权利要求10所述的方法，其中，所述形成所述连接布线的步骤包括：

形成延伸至第一连接焊盘的连接孔以及贯穿所述第一半导体芯片单元而延伸至第二连接焊盘的贯通连接孔，所述第一连接焊盘与所述第一半导体芯片单元中的多层布线层的所需的布线连接，所述第二连接焊盘与所述第二半导体芯片单元中的多层布线层的所需的布线连接；并且

分别在所述连接孔和所述贯通连接孔中形成与所述第一连接焊盘和第二连接焊盘连接的第一连接导体和贯通连接导体，并且形成用于将所述第一连接导体和所述贯通连接导体彼此连接的第二连接导体。

12.如权利要求11所述的方法，还包括：在形成所述半导体除去区后，形成兼用作防反射膜的保护性绝缘膜，使得该保护性绝缘膜从所述半导体除去区的暴露表面延伸至形成有所述像素阵列的所述半导体晶片的表面。

13.如权利要求11或12所述的方法，其中，所述第一连接焊盘由多层布线层的第一层金属制成，并且，连接于所述第一连接焊盘的所需的布线由继第二层金属后的层的金属制成。

14.如权利要求11或12所述的方法，还包括：在形成所述保护性绝缘膜后，

将绝缘膜埋入所述半导体除去区中；并且

形成贯穿所述绝缘膜的所述连接孔和所述贯通连接孔。

15.一种电子设备，其包括固体摄像装置、用于将入射光导入所述固体摄像装置的光电转换单元的光学系统以及用于对输出自所述固体摄像装置的信号进行处理的信号处理电路，其中，所述固体摄像装置配置为背照射型固体摄像装置并包括：

层叠半导体芯片，其通过将两个以上半导体芯片单元彼此接合而形成，并且该层叠半导体芯片中，至少在第一半导体芯片单元中形成有像素阵列和多层布线层并在第二半导体芯片单元中形成有逻辑电路和多层布线层；

半导体除去区，在该半导体除去区中，所述第一半导体芯片单元的一部分的半导体部被全部除去；以及

多个连接布线，它们形成于所述半导体除去区中，并且将所述第一半导体芯片单元和所述第二半导体芯片单元彼此连接。

16.如权利要求15所述的电子设备，其中，在所述固体摄像装置中形成有兼用作防反射膜的保护性绝缘膜，其从所述半导体除去区的暴露表面延伸至形成有所述像素阵列的半导体基板的表面，

并且，所述连接布线包括：

第一连接导体，其连接于第一连接焊盘，所述第一连接焊盘连接于所述第一半导体芯片单元中的多层布线层内的所需的布线；

贯通连接导体，其贯穿所述第一半导体芯片单元而连接于第二连接焊盘，所述第二连接焊盘连接于所述第二半导体芯片单元中的多层布线层内的所需的布线；以及

第二连接导体，其将所述第一连接导体和所述贯通连接导体彼此连接。

17.如权利要求16所述的电子设备，其中，所述固体摄像装置包括埋入所述半导体除去区中的绝缘膜和贯穿所述绝缘膜的所述连接导体和所述贯通连接导体。

18.如权利要求16所述的电子设备，

其中，所述固体摄像装置包括连接焊盘阵列，该连接焊盘阵列中，沿水平方向和垂直方向交替布置有各为八边形的所述第一连接焊盘和所述第二连接焊盘，并且以所述水平方向布置的成对的第一连接焊盘和第二连接焊盘沿所述垂直方向以多级布置，

并且，所述第二连接焊盘的面积设定为大于所述第一连接焊盘的面积，

并且，分别对应于垂直信号线的所需的布线连接于以所述多级布置的所述成对的第一连接焊盘和第二连接焊盘。

19.一种半导体装置，其包括：

层叠半导体芯片，其通过将两个以上半导体芯片单元彼此接合而形成，并且所述层叠半导体芯片中，至少在第一半导体芯片单元中形成有第一半导体集成电路和多层布线层并在第二半导体芯片单元中形成有第二半导体集成电路和多层布线层；和

半导体除去区，所述半导体除去区中，所述第一半导体芯片单元的一部分的半导体部被全部除去；以及

多个连接布线，它们形成于所述半导体除去区中，并且用于将所述第一半导体芯片单元和所述第二半导体芯片单元彼此连接。

Images