JPS61144866A - 電荷移送形固体撮像素子 - Google Patents
電荷移送形固体撮像素子Info
- Publication number
- JPS61144866A JPS61144866A JP59266104A JP26610484A JPS61144866A JP S61144866 A JPS61144866 A JP S61144866A JP 59266104 A JP59266104 A JP 59266104A JP 26610484 A JP26610484 A JP 26610484A JP S61144866 A JPS61144866 A JP S61144866A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- wiring
- charge transfer
- shift register
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012546 transfer Methods 0.000 title claims description 20
- 238000003384 imaging method Methods 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 claims description 3
- 239000000470 constituent Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 abstract description 24
- 206010034972 Photosensitivity reaction Diseases 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 4
- 230000036211 photosensitivity Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- IGRCWJPBLWGNPX-UHFFFAOYSA-N 3-(2-chlorophenyl)-n-(4-chlorophenyl)-n,5-dimethyl-1,2-oxazole-4-carboxamide Chemical compound C=1C=C(Cl)C=CC=1N(C)C(=O)C1=C(C)ON=C1C1=CC=CC=C1Cl IGRCWJPBLWGNPX-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 241001164374 Calyx Species 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 235000009508 confectionery Nutrition 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 231100000241 scar Toxicity 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/73—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using interline transfer [IT]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体基板上に光電変換素子、お上び各素子
も光学情報を取り出す電荷移送素子（Ｃｈａｒｇｅ Ｃ
ｏｕｐｌｅｄ Ｄｅｖｉｃｅ 、以下ＣＣＤと略称する
）を用いた固体撮像素子に関するものである。
も光学情報を取り出す電荷移送素子（Ｃｈａｒｇｅ Ｃ
ｏｕｐｌｅｄ Ｄｅｖｉｃｅ 、以下ＣＣＤと略称する
）を用いた固体撮像素子に関するものである。
固体撮像素子は現行のテレビジョン放送で使用されてい
る撮像用電子管並みの解像力を備えた撮像板を必要とし
、このため垂直方向に５００個、水平方向に８００〜１
０００個を配列した絵素（光電変換素子）マドＩＪツク
スとそれに相当する走査素子が必要となる。したがって
、上記固体撮像素子は高集積化が必要なＭＯ８大規模回
路技術を用いて作られ、構成素子として一般にＣＯＤあ
るいはＭＯＳ ）ランジスタ等が使用されている。
る撮像用電子管並みの解像力を備えた撮像板を必要とし
、このため垂直方向に５００個、水平方向に８００〜１
０００個を配列した絵素（光電変換素子）マドＩＪツク
スとそれに相当する走査素子が必要となる。したがって
、上記固体撮像素子は高集積化が必要なＭＯ８大規模回
路技術を用いて作られ、構成素子として一般にＣＯＤあ
るいはＭＯＳ ）ランジスタ等が使用されている。
第１図（ａ）に低雑音を特徴とするＣＣＤ形固体撮像素
子の基本構成を示す（例えば、織田ほか「縦形オーバ７
０−構造ＣＣＤイメージセンサの検討」１９８１年テレ
ビジョン学会全国大会予稿集ｐｐ・５７〜５８に示され
ている）。１は例えば光ダイオードから成る光電変換素
子、２および３は光電変換素子群に蓄積された光信号を
信号検出回路４−１の出力端４−２に取シ出すための垂
直ＣＯＤシフトレジスタ、および水平シフトレジスタで
ある。５，６は各々垂直シフトレジスタ、水平シフトレ
ジスタを駆動するクロックパルス製作するクロックパル
ス発生器である。ここでは２相のクロックパルス発生器
を図示したが、４相あるいは３相のいずれのクロック形
態を採用してもよい。また、７は光ダイオードに蓄積さ
れて電荷を垂直シフトレジスタ２に送シ込む転送ゲート
を示している。本素子はこのままの形態では白黒撮像素
子となり、上部にカラーフィルタを積層すると各光ダイ
オードは色情報を備える仁とになプカラー撮像素子とな
る。
子の基本構成を示す（例えば、織田ほか「縦形オーバ７
０−構造ＣＣＤイメージセンサの検討」１９８１年テレ
ビジョン学会全国大会予稿集ｐｐ・５７〜５８に示され
ている）。１は例えば光ダイオードから成る光電変換素
子、２および３は光電変換素子群に蓄積された光信号を
信号検出回路４−１の出力端４−２に取シ出すための垂
直ＣＯＤシフトレジスタ、および水平シフトレジスタで
ある。５，６は各々垂直シフトレジスタ、水平シフトレ
ジスタを駆動するクロックパルス製作するクロックパル
ス発生器である。ここでは２相のクロックパルス発生器
を図示したが、４相あるいは３相のいずれのクロック形
態を採用してもよい。また、７は光ダイオードに蓄積さ
れて電荷を垂直シフトレジスタ２に送シ込む転送ゲート
を示している。本素子はこのままの形態では白黒撮像素
子となり、上部にカラーフィルタを積層すると各光ダイ
オードは色情報を備える仁とになプカラー撮像素子とな
る。
第１図（ｂ）に上記のＣＣＤ形素子を構成する画素の構
造を示す。１は光ダイオード（例えばｎ型）、２′は垂
直ＣＣＤシフトレジスタを構成する埋込みチャンネル用
拡散層（例えばｎｕ、表面チャンネル型の場合は重層は
不要）、２−１は垂直ＣＯＤを構成する電極（例えば第
１層目のｐｏｌｙ−ｓｉ）、ｇはゲート用酸化膜（例え
ば８ｉ０．）、９は画素分離用酸化膜、１０は絶縁用酸
化膜、１１は光ダイオード領域以外へ漏洩する光を防止
するしゃ光膜（例えばＡｔのような金属膜）、また１２
は半導体基板（例えばｐ型）である。
造を示す。１は光ダイオード（例えばｎ型）、２′は垂
直ＣＣＤシフトレジスタを構成する埋込みチャンネル用
拡散層（例えばｎｕ、表面チャンネル型の場合は重層は
不要）、２−１は垂直ＣＯＤを構成する電極（例えば第
１層目のｐｏｌｙ−ｓｉ）、ｇはゲート用酸化膜（例え
ば８ｉ０．）、９は画素分離用酸化膜、１０は絶縁用酸
化膜、１１は光ダイオード領域以外へ漏洩する光を防止
するしゃ光膜（例えばＡｔのような金属膜）、また１２
は半導体基板（例えばｐ型）である。
固体撮像素子は周知のように小型、軽量、メインテナン
スフリー、低消費電力など電子管に較べて固体化に伴う
多くの利点を有しておシ、撮像デバイスとして将来が期
待されているものである。
スフリー、低消費電力など電子管に較べて固体化に伴う
多くの利点を有しておシ、撮像デバイスとして将来が期
待されているものである。
しかしながら、現行のＣＣＤ形撮像素子においては垂直
ＣＯＤシフトレジスタの情報転送段数（以下、ビット数
と称する）が不足しておシ、画質の向上を阻んでいる。
ＣＯＤシフトレジスタの情報転送段数（以下、ビット数
と称する）が不足しておシ、画質の向上を阻んでいる。
フィールド残像の発生を防止するため複数行に渡る光ダ
イオードの信号を転送しようとする場合、あるいは信号
と同時にスメアのような擬似信号を転送しようとする場
合には現行素子の少なくとも２倍のビット数が必要とな
る。
イオードの信号を転送しようとする場合、あるいは信号
と同時にスメアのような擬似信号を転送しようとする場
合には現行素子の少なくとも２倍のビット数が必要とな
る。
ビット数を２倍に上げる１つの方法として第２図（ｂ）
に示すように垂直ＣＣＤシフトレジスタの電極数を単純
に２倍にする（別の表現をすれば、１ビツト当シの寸法
を１／２に縮少する）ことが考えられ８゜同図伽）にお
いてＦｉ１ビット構成する電極２−２が同図（ａ）に示
した現行の垂直ＣＯＤレジスタの倍配列されているため
（１ビツトの寸法は現行素子のＬからＬ／２に縮少され
ている）、同図伽）に示した垂直ＣＯＤのビット数は現
行素子に較べて２倍に向上している。ここで、電極２−
２下に形成した１３は電極２−１との間罠電位差を作る
ため設けた不純物層（例えばｐ型）であシ、この不純物
層１３により作られた内部電圧障壁によシミ荷は水平Ｃ
ＯＤの方向（矢印１４で示す）に向って転送される。し
かし乍ら、この様にして２倍の電極を配置したものの、
新しく配置した電極にクロック電圧を伝える配線（第１
図に示した１５がこの配線領域に相当する）が必要とな
る。
に示すように垂直ＣＣＤシフトレジスタの電極数を単純
に２倍にする（別の表現をすれば、１ビツト当シの寸法
を１／２に縮少する）ことが考えられ８゜同図伽）にお
いてＦｉ１ビット構成する電極２−２が同図（ａ）に示
した現行の垂直ＣＯＤレジスタの倍配列されているため
（１ビツトの寸法は現行素子のＬからＬ／２に縮少され
ている）、同図伽）に示した垂直ＣＯＤのビット数は現
行素子に較べて２倍に向上している。ここで、電極２−
２下に形成した１３は電極２−１との間罠電位差を作る
ため設けた不純物層（例えばｐ型）であシ、この不純物
層１３により作られた内部電圧障壁によシミ荷は水平Ｃ
ＯＤの方向（矢印１４で示す）に向って転送される。し
かし乍ら、この様にして２倍の電極を配置したものの、
新しく配置した電極にクロック電圧を伝える配線（第１
図に示した１５がこの配線領域に相当する）が必要とな
る。
この配線はピッチ寸法りで配置された光ダイオード領域
のいずれかの部分を横切ることになる（配線のピッチ寸
法ｔ！Ｌ／２に上がるのに対し、光ダイオードのピッチ
寸法は現行と同じＬであるから、第２図Φ）の構成では
配線が例えば光ダイオードを２分し、光ダイオードの中
央を走ることになる）。
のいずれかの部分を横切ることになる（配線のピッチ寸
法ｔ！Ｌ／２に上がるのに対し、光ダイオードのピッチ
寸法は現行と同じＬであるから、第２図Φ）の構成では
配線が例えば光ダイオードを２分し、光ダイオードの中
央を走ることになる）。
この結果、光ダイオードの面積（すなわち電荷蓄積容量
）および光の入射する面積（すなわち開口率）は大きく
減少し、撮像素子のダイナミックレンジ（許容入射光量
範囲）および光感度の低下を招くことになる。垂直ＣＯ
Ｄシフトレジスタのビット数を増す場合、上記の様な単
純な構想では他のへい害を生ずることになる。したがっ
て副作用を伴わないでビット数を増す方法が必要となる
。
）および光の入射する面積（すなわち開口率）は大きく
減少し、撮像素子のダイナミックレンジ（許容入射光量
範囲）および光感度の低下を招くことになる。垂直ＣＯ
Ｄシフトレジスタのビット数を増す場合、上記の様な単
純な構想では他のへい害を生ずることになる。したがっ
て副作用を伴わないでビット数を増す方法が必要となる
。
〔発明の目的〕
本発明の目的は上記のような問題点を生ずることなく垂
直ＣＯＤシフトレジスタのビット数を向上することにあ
る。
直ＣＯＤシフトレジスタのビット数を向上することにあ
る。
本発明は上記目的を達成するため垂直ＣＣＤシフトレジ
スタを配線を備えた電極（以下、兼用電極と称する）と
配線を持たない電極（以下、専用電極と称する）によ多
構成し、所定の専用電極を該当する兼用電極に電気的に
接続するようにしたものである。
スタを配線を備えた電極（以下、兼用電極と称する）と
配線を持たない電極（以下、専用電極と称する）によ多
構成し、所定の専用電極を該当する兼用電極に電気的に
接続するようにしたものである。
以下、本発明を実施例を用いて詳細に説明する。
本発明の骨子となるＣＣＤ形撮像素子の構成を第３図に
示す。１０２は配線を備えた兼用電極１０２−１．配線
を備えた兼用電極１０２−２、配線を持たない専用電極
１０２−３，１０２−４から構成される垂直ＣＯＤシフ
トレジスタであり、専用電極１０２−３は導体１６−１
を介して兼用電極１０２−１に、専用電極１０２−４は
導体１６−２を介して兼用電極１０２−２に接続されて
いる。
示す。１０２は配線を備えた兼用電極１０２−１．配線
を備えた兼用電極１０２−２、配線を持たない専用電極
１０２−３，１０２−４から構成される垂直ＣＯＤシフ
トレジスタであり、専用電極１０２−３は導体１６−１
を介して兼用電極１０２−１に、専用電極１０２−４は
導体１６−２を介して兼用電極１０２−２に接続されて
いる。
したがって、電極１０２−１と１０２−３にはりｏ ：
ｙ ｐ ハルス発生Ｂ ５−１からクロックパルスφ１
が、電極１０２−２と１０２−４にはクロックパルス発
生器５−２からクロックパルスφ、が印加される。
ｙ ｐ ハルス発生Ｂ ５−１からクロックパルスφ１
が、電極１０２−２と１０２−４にはクロックパルス発
生器５−２からクロックパルスφ、が印加される。
第３図（ｂ）は画素の平面レイアウトの一例を示す図で
あシ、１は光ダイオード領域、斜線で示した７は転送ゲ
ート領域、１０２’は埋め込みチャンネル用拡散層領域
、１６−１は電極１０２−１と１０２−３を電気的に接
続する導体、１６−２は電極１０２−２と１０２−４を
電気的に接続する導体、また１５−１．１５−２は電極
１０２−１゜１０２−２を兼ねた配線領域である。ここ
で、１７は導体１６を電極１０２に接触（いわゆるオー
ミックコンタクト）させるコンタクト穴領域を示してい
る。
あシ、１は光ダイオード領域、斜線で示した７は転送ゲ
ート領域、１０２’は埋め込みチャンネル用拡散層領域
、１６−１は電極１０２−１と１０２−３を電気的に接
続する導体、１６−２は電極１０２−２と１０２−４を
電気的に接続する導体、また１５−１．１５−２は電極
１０２−１゜１０２−２を兼ねた配線領域である。ここ
で、１７は導体１６を電極１０２に接触（いわゆるオー
ミックコンタクト）させるコンタクト穴領域を示してい
る。
第３図（Ｃ）は画素の断面構造を示す図である。
１６−１は電極１０２−１にオーミックコンタクトした
導体（例えばＡｔ）、１７は絶縁酸化膜１０に穿孔した
コンタクト穴に相当する部分を示している。また、第３
図（ｄ）は垂直ＣＯＤシフトレジスタを転送方向（水平
ＣＯＤシフトレジスタに向う方向）に切断した構造を示
す図であシ、導体１６−１によって電極１０２−１と１
０２−３が、導体１６−２によって電極１０２−２と１
０２−４が電気的に接続され、る′様子である。前述の
実施例においては電極間の電気的接続に導体１６を利用
したが、第３図（ｅ）のように第１層目の電極上の酸化
膜にコンタクト穴１７′を形成し、その上部に第２層目
の電極を形成するようにしてもよい。
導体（例えばＡｔ）、１７は絶縁酸化膜１０に穿孔した
コンタクト穴に相当する部分を示している。また、第３
図（ｄ）は垂直ＣＯＤシフトレジスタを転送方向（水平
ＣＯＤシフトレジスタに向う方向）に切断した構造を示
す図であシ、導体１６−１によって電極１０２−１と１
０２−３が、導体１６−２によって電極１０２−２と１
０２−４が電気的に接続され、る′様子である。前述の
実施例においては電極間の電気的接続に導体１６を利用
したが、第３図（ｅ）のように第１層目の電極上の酸化
膜にコンタクト穴１７′を形成し、その上部に第２層目
の電極を形成するようにしてもよい。
この場合ｇｌｌｉｉ目の電極と第２層目の電極は直接接
触し導体は不要となる。このように本発明の実施例にお
いては垂直ＣＯＤのビット数を従来素子に較べて２倍に
向上することができる（電極１０２−１と１０２−３に
より１ビツト、電極１０２−２と１０２−４によシ１ピ
ット、合計２ビツトが形成される）。
触し導体は不要となる。このように本発明の実施例にお
いては垂直ＣＯＤのビット数を従来素子に較べて２倍に
向上することができる（電極１０２−１と１０２−３に
より１ビツト、電極１０２−２と１０２−４によシ１ピ
ット、合計２ビツトが形成される）。
ここで、本素子の製法について簡単に説明しておく 、
（１）半導体基板１２（例えばｐ型）の主表面に埋め
込みチャンネル用拡散層１０２’（例えばｎ型）を形成
する（表面チャンネル型の場合は本工程は省略すること
ができる）。（２）基板の表面にゲート用酸化膜８を形
成する。（３）電極１０２−１゜１０２−４を例えば第
１層目の多結晶シリコンで形成する。続いて、ゲート電
極１０２−２，１０２−３用のゲート酸化膜８１を形成
する。この酸化膜は電極１０２−１，１０２−４とこの
後に形成される電極１０２−２，１０２−３を電気的に
絶縁するだめの酸化膜１０の役割も果す。（４）電極１
０２−２，１０２−３を例えば第２層目の多結晶シリコ
ンで形成する。続いて、電極１０２−２゜１０２−３と
この後に形成される配線を絶縁するだめの酸化膜を形成
する。（５）電極１０２−１゜１０２−４と１０２−２
，１０２−３の上部を覆う酸化膜の一部の領域を選択的
にエツチングによ）除去し、この上部に導体を蒸着し、
例えば電極１０２−１と１０２−３を、１０２−２と１
０２−４を接続する。ここで、接続用の導体としては
′他の領域において配線等に使用するＡｔを利用
すれば配線と同一工程で接続用導体の製作を終えること
ができる。その結果、本発明の構造の素子は現行素子と
全く同一の製作技術により作ることができる。
（１）半導体基板１２（例えばｐ型）の主表面に埋め
込みチャンネル用拡散層１０２’（例えばｎ型）を形成
する（表面チャンネル型の場合は本工程は省略すること
ができる）。（２）基板の表面にゲート用酸化膜８を形
成する。（３）電極１０２−１゜１０２−４を例えば第
１層目の多結晶シリコンで形成する。続いて、ゲート電
極１０２−２，１０２−３用のゲート酸化膜８１を形成
する。この酸化膜は電極１０２−１，１０２−４とこの
後に形成される電極１０２−２，１０２−３を電気的に
絶縁するだめの酸化膜１０の役割も果す。（４）電極１
０２−２，１０２−３を例えば第２層目の多結晶シリコ
ンで形成する。続いて、電極１０２−２゜１０２−３と
この後に形成される配線を絶縁するだめの酸化膜を形成
する。（５）電極１０２−１゜１０２−４と１０２−２
，１０２−３の上部を覆う酸化膜の一部の領域を選択的
にエツチングによ）除去し、この上部に導体を蒸着し、
例えば電極１０２−１と１０２−３を、１０２−２と１
０２−４を接続する。ここで、接続用の導体としては
′他の領域において配線等に使用するＡｔを利用
すれば配線と同一工程で接続用導体の製作を終えること
ができる。その結果、本発明の構造の素子は現行素子と
全く同一の製作技術により作ることができる。
本発明のＣＣＤ形撮像素子の他の実施例を第４図に示す
。これは第３図の実施例において、埋め込みチャンネル
領域１０２′の上、かつ、左右に設けた接続用導体１６
を、本実施例では埋め込みチャンネル領域１０２′の外
かつ同じ側に設けるようにしたものである。この様な配
慮により、電荷が転送されるチャンネル領域の上部に相
当する電極がコンタクト孔形成の際のエツチング等によ
−シ損傷を受ける心配をなくすことができる。
。これは第３図の実施例において、埋め込みチャンネル
領域１０２′の上、かつ、左右に設けた接続用導体１６
を、本実施例では埋め込みチャンネル領域１０２′の外
かつ同じ側に設けるようにしたものである。この様な配
慮により、電荷が転送されるチャンネル領域の上部に相
当する電極がコンタクト孔形成の際のエツチング等によ
−シ損傷を受ける心配をなくすことができる。
本発明のＣＣＤ形撮像素子の他の実施例を第５図（ａ）
に示す。本実施例は電極間を接続する導体を第３，４図
のように一部分にとどめるのではなく、１６’−１およ
び１６’−２で示すように垂直方向に伸ばした例である
。本実施例においては接続用導体１６’−１，１６’
−２が垂直ＣＯＤシフトレジスタのしゃ光を兼ねること
ができるようになる。ここで、導体の存在しない領域の
上部は従来通シ第２層目の導体１８（例えばＡｔ）で覆
えはよい。しや光の端は加工精度の良好な第１層目の導
体で決めることができるため、従来のように第２層目の
導体で行っていたしゃ光に較べて、しや光効果および光
感度の均一性を向上することができるという副次的な利
点を得ることができる。
に示す。本実施例は電極間を接続する導体を第３，４図
のように一部分にとどめるのではなく、１６’−１およ
び１６’−２で示すように垂直方向に伸ばした例である
。本実施例においては接続用導体１６’−１，１６’
−２が垂直ＣＯＤシフトレジスタのしゃ光を兼ねること
ができるようになる。ここで、導体の存在しない領域の
上部は従来通シ第２層目の導体１８（例えばＡｔ）で覆
えはよい。しや光の端は加工精度の良好な第１層目の導
体で決めることができるため、従来のように第２層目の
導体で行っていたしゃ光に較べて、しや光効果および光
感度の均一性を向上することができるという副次的な利
点を得ることができる。
第５図（ｂ）は、同図（ａ）に示した画素によって構成
したＣＣＤ形素子の全体構成を示した図である（但し、
水平ＣＯＤシフトレジスタは省略した）。
したＣＣＤ形素子の全体構成を示した図である（但し、
水平ＣＯＤシフトレジスタは省略した）。
本例においては、電極間を接続する導体１６′−１，１
６’−２が垂直方向に走っておシ、画素の上部周辺で、
各々の導体が所定のクロックパルス発生器５−１．５−
２に接続されている。この結果、電極１０２−１と１０
２−２が兼ねていた水平方向の配線１５−１．１５−２
で示した領域は削除することができ、この配線を無くし
た分だけ開口率を向上することができるため光感度を高
めることができる（配線１５−１．１５−２は第３゜４
図の実施例の場合と同じようにあっても全く支障はない
が、開口率は第３，４図の場合と同一値に限定される）
。また、配線を電極と同じｐｏｌｙ・ｓｉのような半導
体材料で行う場合と違い、本例における配線は前述のよ
りなＡｔ（金属）で行うと、クロックパルスの立上９、
立下シ時間は２桁以上速くなシ、転送速度の大幅な向上
を図ることもできる。
６’−２が垂直方向に走っておシ、画素の上部周辺で、
各々の導体が所定のクロックパルス発生器５−１．５−
２に接続されている。この結果、電極１０２−１と１０
２−２が兼ねていた水平方向の配線１５−１．１５−２
で示した領域は削除することができ、この配線を無くし
た分だけ開口率を向上することができるため光感度を高
めることができる（配線１５−１．１５−２は第３゜４
図の実施例の場合と同じようにあっても全く支障はない
が、開口率は第３，４図の場合と同一値に限定される）
。また、配線を電極と同じｐｏｌｙ・ｓｉのような半導
体材料で行う場合と違い、本例における配線は前述のよ
りなＡｔ（金属）で行うと、クロックパルスの立上９、
立下シ時間は２桁以上速くなシ、転送速度の大幅な向上
を図ることもできる。
なお、上記説明においては、本発明を現在の固体撮像素
子の代表であるインターライン方式のＣＣＤ形素子に適
用した例を示したが、本発明はこれ以外の素子、例えば
、フレームトランスファ方式のＣＣＤ形素子、フレーム
会インターライントランスファ方式のＣＣＤ形素子ある
いは一次元状のＣＣＤ形素子にも全く同様に適用可能で
あることはいうまでもないことである。また、垂直ＣＯ
Ｄシフトレジスタを駆動するクロックパルスは説明を簡
単にするため２相のクロックを用いたが、何相（３相、
４相）のクロックパルスであってもよい。さらに、垂直
ＣＯＤシフトレジスタは簡単のため２ビツトの構成を例
示したが、第６図に示すように垂直ＣＯＤシフトレジス
タ上に３本の導体１６’−１，１６’−２，１６’ −
３ｔ−走らせることにより３ビツト構成とすることがで
きる。さらに、導体を４本、５本、・・・・・・８本と
増やすことによＦ）Ｎビット構成を実現することもでき
る。
子の代表であるインターライン方式のＣＣＤ形素子に適
用した例を示したが、本発明はこれ以外の素子、例えば
、フレームトランスファ方式のＣＣＤ形素子、フレーム
会インターライントランスファ方式のＣＣＤ形素子ある
いは一次元状のＣＣＤ形素子にも全く同様に適用可能で
あることはいうまでもないことである。また、垂直ＣＯ
Ｄシフトレジスタを駆動するクロックパルスは説明を簡
単にするため２相のクロックを用いたが、何相（３相、
４相）のクロックパルスであってもよい。さらに、垂直
ＣＯＤシフトレジスタは簡単のため２ビツトの構成を例
示したが、第６図に示すように垂直ＣＯＤシフトレジス
タ上に３本の導体１６’−１，１６’−２，１６’ −
３ｔ−走らせることにより３ビツト構成とすることがで
きる。さらに、導体を４本、５本、・・・・・・８本と
増やすことによＦ）Ｎビット構成を実現することもでき
る。
以上、実施例を用いて詳細に説明したように、本発明に
おいては垂直ＣＯＤシフトレジスタを兼用電極と専用電
極によシ構成することにより、ダイナミックレンジおよ
び光感度の低下を招くことなく垂直ＣＯＤシフトレジス
タのビット数を向上することができる。また、本発明の
固体撮像素子は平面的な設計手段によって実現すること
ができ、構造的な設計手段は従来素子の場合と同じでよ
い。
おいては垂直ＣＯＤシフトレジスタを兼用電極と専用電
極によシ構成することにより、ダイナミックレンジおよ
び光感度の低下を招くことなく垂直ＣＯＤシフトレジス
タのビット数を向上することができる。また、本発明の
固体撮像素子は平面的な設計手段によって実現すること
ができ、構造的な設計手段は従来素子の場合と同じでよ
い。
したがって、構造が複雑になることもなく、従来菓子と
同様の製造技術を用いて製作ができるため製作歩留シを
低下させるような副次的欠点もない。
同様の製造技術を用いて製作ができるため製作歩留シを
低下させるような副次的欠点もない。
したがって、本発明の実用上の効果は極めて大きいもの
である。
である。
ｇ１図は従来のＣＣＤＣ固形撮像素子の構成および構造
を示す図、第２図は単純にＣＯＤシフトレジスタのビッ
ト数を上げた場合に生ずる問題を示す図、第３図は本発
明の骨子となるＣＣＤＣ固形撮像素子の構成および構造
を示す図、第４図。 第５図および第６図はそれぞれ本発明の他の実施例を示
す図である。 １０２−１，１０２−２・・・兼用電極、１０２−３゜
１０２−４・・・専用電極、１６−１．１６−２・・・
導萼１図 （ｂ） （ＱＪ Ｃｂ） 、−ｒ 怖 ′＃３図（ｃ） ／ｌ ／ｊ ｒｄ） 竿 Ｓ 図 Ｃαン 茸Ｓ目 （ｂ） −ｒ ａ２ 茅乙国 −一一〜−一ノ
を示す図、第２図は単純にＣＯＤシフトレジスタのビッ
ト数を上げた場合に生ずる問題を示す図、第３図は本発
明の骨子となるＣＣＤＣ固形撮像素子の構成および構造
を示す図、第４図。 第５図および第６図はそれぞれ本発明の他の実施例を示
す図である。 １０２−１，１０２−２・・・兼用電極、１０２−３゜
１０２−４・・・専用電極、１６−１．１６−２・・・
導萼１図 （ｂ） （ＱＪ Ｃｂ） 、−ｒ 怖 ′＃３図（ｃ） ／ｌ ／ｊ ｒｄ） 竿 Ｓ 図 Ｃαン 茸Ｓ目 （ｂ） −ｒ ａ２ 茅乙国 −一一〜−一ノ
Claims (1)
- 【特許請求の範囲】 １、同一半導体基板上に複数の光電変換素子と、該光電
変換素子の蓄積した光信号電荷を出力に向けて転送する
複数の電荷移送素子とを集積化した電荷移送形固体撮像
素子において、該電荷移送素子を配線を備えた電極（兼
用電極）と配線を持たない電極（専用電極）とにより構
成し、かつ、所定の該専用電極を所定の該兼用電極に電
気的に接続することを特徴とする電荷移送形固体撮像素
子。 ２、特許請求の範囲第１項において、上記電荷移送素子
の構成素子の１つである垂直電荷移送シフトレジスタを
上記兼用電極と上記専用電極により構成することを特徴
とする電荷移送形固体撮像素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59266104A JPH0682824B2 (ja) | 1984-12-19 | 1984-12-19 | 電荷移送形固体撮像素子 |
| US06/796,752 US4689687A (en) | 1984-11-13 | 1985-11-12 | Charge transfer type solid-state imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59266104A JPH0682824B2 (ja) | 1984-12-19 | 1984-12-19 | 電荷移送形固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61144866A true JPS61144866A (ja) | 1986-07-02 |
| JPH0682824B2 JPH0682824B2 (ja) | 1994-10-19 |
Family
ID=17426364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59266104A Expired - Fee Related JPH0682824B2 (ja) | 1984-11-13 | 1984-12-19 | 電荷移送形固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682824B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5921182A (ja) * | 1982-07-28 | 1984-02-03 | Toshiba Corp | 画像表示用クロツク発生装置 |
-
1984
- 1984-12-19 JP JP59266104A patent/JPH0682824B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5921182A (ja) * | 1982-07-28 | 1984-02-03 | Toshiba Corp | 画像表示用クロツク発生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0682824B2 (ja) | 1994-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4774586A (en) | Interline type charge transfer imaging device | |
| US5723884A (en) | Charge coupled device image sensor having optical shielding metal | |
| US4689687A (en) | Charge transfer type solid-state imaging device | |
| US5289022A (en) | CCD shift register having a plurality of storage regions and transfer regions therein | |
| US4748486A (en) | Solid-state image sensor | |
| KR900005875B1 (ko) | 고체 촬성 소자 | |
| US20060072026A1 (en) | Solid-state image pickup device and method for driving the same | |
| KR100261128B1 (ko) | 고체촬상소자 | |
| JPS5983477A (ja) | 撮像方式 | |
| JPS62208668A (ja) | 電荷移送形固体撮像素子 | |
| JP3214428B2 (ja) | カラーリニアイメージセンサおよびその駆動方法 | |
| JPS61144866A (ja) | 電荷移送形固体撮像素子 | |
| JPH0130306B2 (ja) | ||
| JP2877047B2 (ja) | 固体撮像装置 | |
| JP2002151673A (ja) | 固体撮像素子 | |
| JP3047965B2 (ja) | 固体撮像装置 | |
| JPS6160592B2 (ja) | ||
| JPS63185058A (ja) | 固体撮像素子 | |
| JP4593751B2 (ja) | リニアセンサ及びその駆動方法 | |
| JPH06339081A (ja) | 固体撮像素子の駆動方法 | |
| JPS60244064A (ja) | 固体撮像装置 | |
| JPS58175372A (ja) | 固体撮像素子 | |
| JPH07226497A (ja) | 固体撮像素子 | |
| JP2866329B2 (ja) | 固体撮像素子の構造 | |
| JPS61202578A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |