JP2907841B2 - ラインセンサ - Google Patents
ラインセンサInfo
- Publication number
- JP2907841B2 JP2907841B2 JP63226604A JP22660488A JP2907841B2 JP 2907841 B2 JP2907841 B2 JP 2907841B2 JP 63226604 A JP63226604 A JP 63226604A JP 22660488 A JP22660488 A JP 22660488A JP 2907841 B2 JP2907841 B2 JP 2907841B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- line sensor
- signal
- ccd
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Facsimile Heads (AREA)
- Color Television Image Signal Generators (AREA)
- Facsimile Scanning Arrangements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、固体撮像素子に関し、CCD（電荷移送素
子）転送回路を持つカラーラインセンサに利用して有効
な技術に関するものである。
子）転送回路を持つカラーラインセンサに利用して有効
な技術に関するものである。
フォトダイオードアレイにより光電変換された画素信
号をCCD転送回路（アナログシフトレジスタ）を用いて
シリアルに出力させるCCDラインセンサが公知である。
このようなCCDラインセンサに関しては、例えば、日経
マグロウヒル社1981年11月９日付『日経エレクトロニク
ス』頁140〜頁157がある。
号をCCD転送回路（アナログシフトレジスタ）を用いて
シリアルに出力させるCCDラインセンサが公知である。
このようなCCDラインセンサに関しては、例えば、日経
マグロウヒル社1981年11月９日付『日経エレクトロニク
ス』頁140〜頁157がある。
カラー複写装置に用いられるカラーラインセンサは、
ライン状に並んだＲ（赤）、Ｇ（緑）及びＢ（青）のラ
インセンサーからなる。上記のＲ、Ｇ及びＢの各フィル
タは、減色型のフィルタであり、３ライン並列に設けた
構造では、モノクロ画像を複写するときもカラー画像の
複写と同様に、解像感度の低下あるいは光利用率が悪い
ため感度が低下するため信号蓄積時間を大きく設定する
必要がある。すなわち、モノクロ専用の複写機に比べて
スキャンスピードを遅くする必要があるという問題があ
る。
ライン状に並んだＲ（赤）、Ｇ（緑）及びＢ（青）のラ
インセンサーからなる。上記のＲ、Ｇ及びＢの各フィル
タは、減色型のフィルタであり、３ライン並列に設けた
構造では、モノクロ画像を複写するときもカラー画像の
複写と同様に、解像感度の低下あるいは光利用率が悪い
ため感度が低下するため信号蓄積時間を大きく設定する
必要がある。すなわち、モノクロ専用の複写機に比べて
スキャンスピードを遅くする必要があるという問題があ
る。
この発明の目的は、簡単な構成で用途に応じて高感度
化を実現した多機能のラインセンサを提供することにあ
る。
化を実現した多機能のラインセンサを提供することにあ
る。
この発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面から明らかになるで
あろう。
は、本明細書の記述および添付図面から明らかになるで
あろう。
本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記の通りである。すなわち、
カラー画像処理系に近接してモノクロ画像処理系を併設
する。
要を簡単に説明すれば、下記の通りである。すなわち、
カラー画像処理系に近接してモノクロ画像処理系を併設
する。
上記した手段によれば、用途に応じてカラー画像系と
モノクロ画像系の信号を選択的に出力させることによ
り、モノクロ画像処理に対して高感度化ができる。
モノクロ画像系の信号を選択的に出力させることによ
り、モノクロ画像処理に対して高感度化ができる。
第１図には、この発明に係るラインセンサの一実施例
のブロック図が示されている。同図の各回路ブロック
は、半導体基板上における実際の幾何学的な配置に合わ
せて描かれている。
のブロック図が示されている。同図の各回路ブロック
は、半導体基板上における実際の幾何学的な配置に合わ
せて描かれている。
この実施例では、カラー画像用処理系として、赤
（Ｒ）の画像信号Rout、緑（Ｂ）の画像信号Gout及び青
（Ｂ）の画像信号Boutをそれぞれ出力させる各センサが
設けられる。これに併設して、モノクロ画像用の画像信
号Woutを出力させるセンサが設けられる。
（Ｒ）の画像信号Rout、緑（Ｂ）の画像信号Gout及び青
（Ｂ）の画像信号Boutをそれぞれ出力させる各センサが
設けられる。これに併設して、モノクロ画像用の画像信
号Woutを出力させるセンサが設けられる。
このラインセンサをカラー複写機に用いる場合、カラ
ー複写を行うときには上記各Ｒ、Ｇ及びＢのラインセン
サからの出力信号Rout、Gout及びBoutを用いる。
ー複写を行うときには上記各Ｒ、Ｇ及びＢのラインセン
サからの出力信号Rout、Gout及びBoutを用いる。
これに対して、モノクロ複写を行うときには、モノク
ロ用Ｗのラインセンサからの出力信号Woutを用いるもの
である。このモノクロ用ラインセンサには、上記のよう
な減色型フィルタが設けられないから、光利用率が高く
とれ高感度化が可能になる。
ロ用Ｗのラインセンサからの出力信号Woutを用いるもの
である。このモノクロ用ラインセンサには、上記のよう
な減色型フィルタが設けられないから、光利用率が高く
とれ高感度化が可能になる。
カラー画像処理において、赤の出力信号Routを用いる
のに代え、赤信号をモノクロ信号Ｗから緑（Ｇ）及び青
（Ｂ）の信号を減算したものを用いる。すなわち、Ｒ＝
Ｗ−（Ｇ＋Ｂ）として形成するものである。この場合に
は、モノクロ信号Ｗにおける信号量が大きいから、その
S/Nが高くとれ、結果としてノイズをみかけ上低減でき
る。このようなノイズの低減によりその分感度高くする
ことができる。
のに代え、赤信号をモノクロ信号Ｗから緑（Ｇ）及び青
（Ｂ）の信号を減算したものを用いる。すなわち、Ｒ＝
Ｗ−（Ｇ＋Ｂ）として形成するものである。この場合に
は、モノクロ信号Ｗにおける信号量が大きいから、その
S/Nが高くとれ、結果としてノイズをみかけ上低減でき
る。このようなノイズの低減によりその分感度高くする
ことができる。
なお、赤の信号として、Ｒラインからの出力信号Rout
と、Wout−Gout−Boutを加算するものとしてもよい。他
のカラー信号Ｇ及びＢにおいても同様である。
と、Wout−Gout−Boutを加算するものとしてもよい。他
のカラー信号Ｇ及びＢにおいても同様である。
第２図には、上記１つのラインセンサの要部回路図が
示されている。
示されている。
光電変換素子としてのフォトダイオードD1、D2〜D3
は、例示的に示されているように横方向に並べられて配
置される。これによって、フォトダイオードD1〜D7は、
一列に配列されることによって一次元フォトトダイオー
ドアレイを構成する。上記フォトダイオードD1〜D3のア
ノード電極側には、回路の接地電位点に結合される。上
記フォトダイオードD1のソード側の電極は、特に制限さ
れないが、ゲート手段としてもMOSFETQ1と、転送用のMO
SFETQ2を通して転送回路CCDの対応する転送段の蓄積ゲ
ート下の半導体領域に結合される。他の例示的に示され
ているフォトダイオードD2及びD3のカソード電極も、上
記同様にMOSFETQ3、Q4及びQ5、Q6を介して上記転送回路
CCDの対応する転送段に結合される。上記MOSFETQ1、Q3
及びQ5のゲートには、タイミングパルスPGが共通に供給
される。また、MOSFETQ2、Q4及びQ6のゲートには、転送
用のタイミングパルスTGが共通に供給される。特に制限
されないが、上記タイミングパルスPGは、5V系のタイミ
ングパルスとされ、上記転送用のタイミングパルスTGは
12V系のタイミングパルスとされる。
は、例示的に示されているように横方向に並べられて配
置される。これによって、フォトダイオードD1〜D7は、
一列に配列されることによって一次元フォトトダイオー
ドアレイを構成する。上記フォトダイオードD1〜D3のア
ノード電極側には、回路の接地電位点に結合される。上
記フォトダイオードD1のソード側の電極は、特に制限さ
れないが、ゲート手段としてもMOSFETQ1と、転送用のMO
SFETQ2を通して転送回路CCDの対応する転送段の蓄積ゲ
ート下の半導体領域に結合される。他の例示的に示され
ているフォトダイオードD2及びD3のカソード電極も、上
記同様にMOSFETQ3、Q4及びQ5、Q6を介して上記転送回路
CCDの対応する転送段に結合される。上記MOSFETQ1、Q3
及びQ5のゲートには、タイミングパルスPGが共通に供給
される。また、MOSFETQ2、Q4及びQ6のゲートには、転送
用のタイミングパルスTGが共通に供給される。特に制限
されないが、上記タイミングパルスPGは、5V系のタイミ
ングパルスとされ、上記転送用のタイミングパルスTGは
12V系のタイミングパルスとされる。
なお、上記フォトダイオードアレイにおいて、１つの
フォトダイオードの占有面積に対して後述する転送回路
CCDの単位のCCD転送チャンネルの長さが大きい場合、上
記フォトダイオードを高密度に配置させるために、転送
回路CCDを上記フォトダイオードアレイに対して上下に
分割して配置するものとしてもよい。すなわち、奇数段
のフォトダイオードD1等からの読み出し信号は、上側に
配置される転送回路CCDによって転送し、偶数段のフォ
トダイオードD2等は、下側に配置される転送回路CCDに
よって転送するものとしてもよい。この場合、上記転送
回路CCDの分割に応じて、それに対応したMOSFETを上下
に分けて配置される。
フォトダイオードの占有面積に対して後述する転送回路
CCDの単位のCCD転送チャンネルの長さが大きい場合、上
記フォトダイオードを高密度に配置させるために、転送
回路CCDを上記フォトダイオードアレイに対して上下に
分割して配置するものとしてもよい。すなわち、奇数段
のフォトダイオードD1等からの読み出し信号は、上側に
配置される転送回路CCDによって転送し、偶数段のフォ
トダイオードD2等は、下側に配置される転送回路CCDに
よって転送するものとしてもよい。この場合、上記転送
回路CCDの分割に応じて、それに対応したMOSFETを上下
に分けて配置される。
上記のように、転送回路CCDが上下に配置される場
合、上記タイミングパルスPG及びTGは、上記上下に振り
分けられて配置されるMOSFETに共通に供給される。ただ
し、CCDに供給されるタイミングパルスφ１とφ２は、
上側のCCDと下側のCCDとでは、位相を異ならせる必要が
あるため、言い換えるならば、交互に転送信号を出力さ
せるために、それに応じた異なるタイミングパルスが供
給される。
合、上記タイミングパルスPG及びTGは、上記上下に振り
分けられて配置されるMOSFETに共通に供給される。ただ
し、CCDに供給されるタイミングパルスφ１とφ２は、
上側のCCDと下側のCCDとでは、位相を異ならせる必要が
あるため、言い換えるならば、交互に転送信号を出力さ
せるために、それに応じた異なるタイミングパルスが供
給される。
上記転送回路CCDの出力部には、電荷の形態の信号を
電圧信号に変換するための出力アンプPAが設けられ、こ
の出力アンプPAを通して出力端子OUTから上記フォトダ
イオードに設けられるフィルタに対応したRout、Gout、
Bout及びWoutの各信号が得られる。
電圧信号に変換するための出力アンプPAが設けられ、こ
の出力アンプPAを通して出力端子OUTから上記フォトダ
イオードに設けられるフィルタに対応したRout、Gout、
Bout及びWoutの各信号が得られる。
第３図には、上記転送回路CCDの一実施例の断面図が
示され、第４図にはそのパターン図が示されている。
示され、第４図にはそのパターン図が示されている。
CCD転送路では、電子（又は正孔）が通り易い転送チ
ャンネルをシリコン基板中に作る。シリコン基板の表面
に酸化膜を挟み、第３図の断面図及び第４図のパターン
図に示すように、転送ゲート1A、2A、3A、4A・・・と蓄
積ゲート1B、2B、3B、4B・・・が形成される。転送ゲー
ト1A、2A、3A、4A・・・下のチャンネルと蓄積ゲート1
B、2B、3B、4B・・・下のチャンネルとしては不純物濃
度が異なり、ゲートに電圧を印加していない状態のとき
に、内部電位に差が生じ、蓄積ゲート1B、2B、3B、4B・
・・下に電子（又は正孔）が集まり易くしてある。
ャンネルをシリコン基板中に作る。シリコン基板の表面
に酸化膜を挟み、第３図の断面図及び第４図のパターン
図に示すように、転送ゲート1A、2A、3A、4A・・・と蓄
積ゲート1B、2B、3B、4B・・・が形成される。転送ゲー
ト1A、2A、3A、4A・・・下のチャンネルと蓄積ゲート1
B、2B、3B、4B・・・下のチャンネルとしては不純物濃
度が異なり、ゲートに電圧を印加していない状態のとき
に、内部電位に差が生じ、蓄積ゲート1B、2B、3B、4B・
・・下に電子（又は正孔）が集まり易くしてある。
今、シリコン基板表面のゲートに適当な電圧を加え、
転送チャンネル内の電荷に対するポテンシャルを「波」
形に出来たとすると、電荷（電子又は正孔）はその
「波」の谷に集まる。ゲートにかかる電圧をパルスと
し、適当に高電位／低電圧に変化させ、上記「波」形が
一方向に移動できれば「波」の谷に集まった電荷を転送
チャンネル内に移送することができる。
転送チャンネル内の電荷に対するポテンシャルを「波」
形に出来たとすると、電荷（電子又は正孔）はその
「波」の谷に集まる。ゲートにかかる電圧をパルスと
し、適当に高電位／低電圧に変化させ、上記「波」形が
一方向に移動できれば「波」の谷に集まった電荷を転送
チャンネル内に移送することができる。
以下、電子を転送電荷とする場合について述べる。正
孔を転送電荷とする場合は、電子を転送電荷とする場合
から容易に推論できるので略す。
孔を転送電荷とする場合は、電子を転送電荷とする場合
から容易に推論できるので略す。
上記第３図及び第４図に示すように、Ｐ型シリコン基
板の表面にチャンネル幅を残して酸化膜を形成し、リン
原子イオンをイオン打ち込み法で注入させる。次いで熱
処理を行い約0.7μｍ程度の深さ方向の厚みを持つＮ型
の導電性（電子を主荷電子とする）チャンネルを形成す
る。次に、その表面全体を酸化させ、チャンネル部表面
に350〜1000Åのシリコン酸化膜を形成する。酸化膜の
上にポリシリコンからなる0.5μｍ程度の膜を積層し、
蓄積ゲート1B、2B、3B、4B・・・をホトリソグラフィ技
術によって形成する。上記ゲート長は現在の製造技術で
は1.5〜３μｍが普通である。将来、微細加工技術の進
展に伴い、1.0μｍ、0.8μｍ、0.5μｍ・・・と短くな
ると考えられる。これらの各蓄積ゲート1B、2B、3B、4B
・・・の繰り返しピッチは、ゲート長の1.5〜2.0倍であ
る。上記各蓄積ゲート1B、2B、3B、4B・・・の間にはボ
ロン原子イオンをイオン打ち込みし、Ｎ型導電性を少し
キャンセルし、その上に転送ゲート1A、2A、3A、4A・・
・を蓄積ゲートと同様に酸化膜、ポリシリコン膜をホト
リソグラフィ技術により形成する。
板の表面にチャンネル幅を残して酸化膜を形成し、リン
原子イオンをイオン打ち込み法で注入させる。次いで熱
処理を行い約0.7μｍ程度の深さ方向の厚みを持つＮ型
の導電性（電子を主荷電子とする）チャンネルを形成す
る。次に、その表面全体を酸化させ、チャンネル部表面
に350〜1000Åのシリコン酸化膜を形成する。酸化膜の
上にポリシリコンからなる0.5μｍ程度の膜を積層し、
蓄積ゲート1B、2B、3B、4B・・・をホトリソグラフィ技
術によって形成する。上記ゲート長は現在の製造技術で
は1.5〜３μｍが普通である。将来、微細加工技術の進
展に伴い、1.0μｍ、0.8μｍ、0.5μｍ・・・と短くな
ると考えられる。これらの各蓄積ゲート1B、2B、3B、4B
・・・の繰り返しピッチは、ゲート長の1.5〜2.0倍であ
る。上記各蓄積ゲート1B、2B、3B、4B・・・の間にはボ
ロン原子イオンをイオン打ち込みし、Ｎ型導電性を少し
キャンセルし、その上に転送ゲート1A、2A、3A、4A・・
・を蓄積ゲートと同様に酸化膜、ポリシリコン膜をホト
リソグラフィ技術により形成する。
転送ゲートと蓄積ゲートを相隣合うもの、すなわち、
1Aと1B、2Aと2B、3Aと3B、4Aと4B・・・を結合させて同
じタイミングで同一電位を加えるようにし、かつこれら
の電極群を１つおきに２つのグループに分け、一方に低
電位（例えば0V）を、他方に高電位（12V）を与える。
すなわち、上記ゲート1Aと1B及び3Aと3Bには駆動クロッ
クパルスφ１を供給し、上記ゲート2Aと2B及び4Aと4Bに
は駆動クロックパルスφ２を供給する。
1Aと1B、2Aと2B、3Aと3B、4Aと4B・・・を結合させて同
じタイミングで同一電位を加えるようにし、かつこれら
の電極群を１つおきに２つのグループに分け、一方に低
電位（例えば0V）を、他方に高電位（12V）を与える。
すなわち、上記ゲート1Aと1B及び3Aと3Bには駆動クロッ
クパルスφ１を供給し、上記ゲート2Aと2B及び4Aと4Bに
は駆動クロックパルスφ２を供給する。
例えば、駆動クロックパルスφ１を0Vとし、駆動クロ
ックパルスφ２を12Vにすると、転送ゲート1A、蓄積ゲ
ート1B、転送ゲート2A、蓄積ゲート2Bの順に階段状に低
くなる電子に対する内部ポテンシャル（以下、電子につ
いて論議を進めるので端に内部ポテンシャルという）分
布が形成される。このことは、同様な転送ゲート3A、蓄
積ゲート3B、転送ゲート4A、蓄積ゲート4Bにおいても同
様となる。これにより、谷の部分に電荷が集まり、電子
に注目すると最も高い電位を持つ蓄積ゲート2Bと4B下に
転送すべき電子が集まることになる。
ックパルスφ２を12Vにすると、転送ゲート1A、蓄積ゲ
ート1B、転送ゲート2A、蓄積ゲート2Bの順に階段状に低
くなる電子に対する内部ポテンシャル（以下、電子につ
いて論議を進めるので端に内部ポテンシャルという）分
布が形成される。このことは、同様な転送ゲート3A、蓄
積ゲート3B、転送ゲート4A、蓄積ゲート4Bにおいても同
様となる。これにより、谷の部分に電荷が集まり、電子
に注目すると最も高い電位を持つ蓄積ゲート2Bと4B下に
転送すべき電子が集まることになる。
次に、駆動クロックパルスφ１を12Vとし、駆動クロ
ックパルスφ２を0Vにすると、転送ゲート2A、蓄積ゲー
ト2B、転送ゲート3A、蓄積ゲート3Bの順に階段状に低く
なるポテンシャル分布が形成される。これによって、上
記蓄積ゲート2B下にあった電子は蓄積ゲート3B下の最も
低い内部ポテンシャル部に転送される。上記蓄積ゲート
4Bにあった電子は同図の右側に配置される図示しない同
様な蓄積ゲートに転送される。
ックパルスφ２を0Vにすると、転送ゲート2A、蓄積ゲー
ト2B、転送ゲート3A、蓄積ゲート3Bの順に階段状に低く
なるポテンシャル分布が形成される。これによって、上
記蓄積ゲート2B下にあった電子は蓄積ゲート3B下の最も
低い内部ポテンシャル部に転送される。上記蓄積ゲート
4Bにあった電子は同図の右側に配置される図示しない同
様な蓄積ゲートに転送される。
そして、再び駆動クロックパルスφ１を0Vに駆動クロ
ックパルスφ２を12Vにすると、前記のような内部ポテ
ンシャル分布に戻るため、蓄積ゲート3B下にあった電子
は蓄積ゲート4Bに転送される。上記駆動クロックパルス
φ１（φ２）の１周期によって１ビット分の転送動作が
行われる。すなわち、２相のクロック信号により構成さ
れるアナログシフトレジスタとしての動作を行うものと
なる。
ックパルスφ２を12Vにすると、前記のような内部ポテ
ンシャル分布に戻るため、蓄積ゲート3B下にあった電子
は蓄積ゲート4Bに転送される。上記駆動クロックパルス
φ１（φ２）の１周期によって１ビット分の転送動作が
行われる。すなわち、２相のクロック信号により構成さ
れるアナログシフトレジスタとしての動作を行うものと
なる。
上記の実施例から得られる作用効果は、下記の通りで
ある。すなわち、 （１）カラー画像処理系に近接してモノクロ画像処理系
を併設させ、用途に応じてカラー画像系とモノクロ画像
系の信号を選択的に出力させることにより、モノクロ画
像処理に対して高感度化ができるという効果が得られ
る。
ある。すなわち、 （１）カラー画像処理系に近接してモノクロ画像処理系
を併設させ、用途に応じてカラー画像系とモノクロ画像
系の信号を選択的に出力させることにより、モノクロ画
像処理に対して高感度化ができるという効果が得られ
る。
（２）上記モノクロ用のフォトダイオードをＷ＝Ｒ＋Ｇ
＋Ｂの関係を成立させておき、例えばＲ＝Ｗ−（Ｇ＋
Ｂ）として赤信号を形成することにより、モノクロ信号
Ｗにおける信号量が大きいから、その分S/Nが高くと
れ、結果としてノイズをみかけ上低減できるという効果
が得られる。
＋Ｂの関係を成立させておき、例えばＲ＝Ｗ−（Ｇ＋
Ｂ）として赤信号を形成することにより、モノクロ信号
Ｗにおける信号量が大きいから、その分S/Nが高くと
れ、結果としてノイズをみかけ上低減できるという効果
が得られる。
（３）カラー画像信号として、それに対応したカラーラ
インからの出力信号と、上記モノクロ画像信から他のカ
ラー信号を減算したものを加算することにより信号量を
大きくとれるからカラー信号の高感度化が可能になると
いう効果が得られる。
インからの出力信号と、上記モノクロ画像信から他のカ
ラー信号を減算したものを加算することにより信号量を
大きくとれるからカラー信号の高感度化が可能になると
いう効果が得られる。
以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、この発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、フォトダイ
オードの信号は、前記のようなCCD転送回路を用いるも
のの他、MOSFETを用いて出力させるものであってもよ
い。言い換えるならば、MOS型固体撮像素子の技術を利
用して、ライン状に配置されたフォトダイオードの信号
をスイッチMOSFETを介して出力させる構成を採るもので
あってもよい。
具体的に説明したが、この発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、フォトダイ
オードの信号は、前記のようなCCD転送回路を用いるも
のの他、MOSFETを用いて出力させるものであってもよ
い。言い換えるならば、MOS型固体撮像素子の技術を利
用して、ライン状に配置されたフォトダイオードの信号
をスイッチMOSFETを介して出力させる構成を採るもので
あってもよい。
この発明は、カラー／モノクロ用のラインセンサとし
て広く利用できる。
て広く利用できる。
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。すなわち、カラー画像処理系に近接してモノクロ画
像処理系を併設させ、用途に応じてカラー画像系とモノ
クロ画像系の信号を選択的に出力させることにより、モ
ノクロ画像処理に対して高感度化ができる。
って得られる効果を簡単に説明すれば、下記の通りであ
る。すなわち、カラー画像処理系に近接してモノクロ画
像処理系を併設させ、用途に応じてカラー画像系とモノ
クロ画像系の信号を選択的に出力させることにより、モ
ノクロ画像処理に対して高感度化ができる。
第１図は、この発明に係るラインセンサの一実施例を示
す概略ブロック図、 第２図は、その１つのラインセンサの一実施例を示す要
部回路図、 第３図は、CCDの一実施例を示す断面図、 第４図は、上記CCDの一実施例を示すパターン図であ
る。 CCD……転送回路（電荷移送素子）、PA……プリアン
プ、Q1〜Q6……MOSFET、D1〜D3……フォトダイオード
す概略ブロック図、 第２図は、その１つのラインセンサの一実施例を示す要
部回路図、 第３図は、CCDの一実施例を示す断面図、 第４図は、上記CCDの一実施例を示すパターン図であ
る。 CCD……転送回路（電荷移送素子）、PA……プリアン
プ、Q1〜Q6……MOSFET、D1〜D3……フォトダイオード
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−219257（ＪＰ，Ａ) 特開 平１−259664（ＪＰ，Ａ) 実開 昭62−112251（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 1/024 - 1/036
Claims (2)
- 【請求項１】赤のフィルタを設けた第１のラインセンサ
と、緑のフィルタを設けた第２のラインセンサと、青の
フィルタを設けた第３のラインセンサと、上記赤、緑、
青のフィルタを設けない第４のラインセンサとを有し、
第４のラインセンサの出力信号から第１乃至第３のライ
ンセンサのすくなくとも１つの出力信号を減算すること
で、赤、青、緑の画像信号を得ることを特徴とするライ
ンセンサ。 - 【請求項２】上記ラインセンサは、１つの半導体集積回
路装置により構成されるものであることを特徴とする請
求項１記載のラインセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63226604A JP2907841B2 (ja) | 1988-09-12 | 1988-09-12 | ラインセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63226604A JP2907841B2 (ja) | 1988-09-12 | 1988-09-12 | ラインセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0276361A JPH0276361A (ja) | 1990-03-15 |
| JP2907841B2 true JP2907841B2 (ja) | 1999-06-21 |
Family
ID=16847801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63226604A Expired - Lifetime JP2907841B2 (ja) | 1988-09-12 | 1988-09-12 | ラインセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2907841B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7274496B2 (en) | 2003-03-04 | 2007-09-25 | Kabushiki Kaisha Toshiba | 4-line CCD sensor and image input apparatus using the same |
-
1988
- 1988-09-12 JP JP63226604A patent/JP2907841B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0276361A (ja) | 1990-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0578946B2 (ja) | ||
| US5289022A (en) | CCD shift register having a plurality of storage regions and transfer regions therein | |
| JPH0518465B2 (ja) | ||
| JP2907841B2 (ja) | ラインセンサ | |
| US5760430A (en) | Charge transfer device and solid-state imaging apparatus using the same device | |
| JP3052560B2 (ja) | 電荷転送撮像装置およびその製造方法 | |
| JPS62208668A (ja) | 電荷移送形固体撮像素子 | |
| JP3509184B2 (ja) | 固体撮像装置の駆動方法 | |
| JP3214428B2 (ja) | カラーリニアイメージセンサおよびその駆動方法 | |
| JP3592772B2 (ja) | 固体撮像装置 | |
| JP2002151673A (ja) | 固体撮像素子 | |
| JP4298061B2 (ja) | 固体撮像装置 | |
| JP2820019B2 (ja) | 固体撮像素子 | |
| JP2613227B2 (ja) | ラインセンサ | |
| JP3020537B2 (ja) | 電荷結合素子 | |
| JP2855291B2 (ja) | 固体撮像装置 | |
| JP3180742B2 (ja) | Ｃｃｄ型固体撮像装置及びその製造方法 | |
| JP2664171B2 (ja) | 固体撮像素子 | |
| JPH04369268A (ja) | Ｃｃｄ固体撮像素子 | |
| JP2866329B2 (ja) | 固体撮像素子の構造 | |
| JP3713863B2 (ja) | 固体撮像素子 | |
| JP2001044416A (ja) | 電荷転送装置及び固体撮像装置 | |
| JP2892547B2 (ja) | 電荷結合素子 | |
| JPH06291148A (ja) | 電荷転送素子 | |
| JPH05300435A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 10 |