JP2613227B2 - ラインセンサ - Google Patents
ラインセンサInfo
- Publication number
- JP2613227B2 JP2613227B2 JP62279181A JP27918187A JP2613227B2 JP 2613227 B2 JP2613227 B2 JP 2613227B2 JP 62279181 A JP62279181 A JP 62279181A JP 27918187 A JP27918187 A JP 27918187A JP 2613227 B2 JP2613227 B2 JP 2613227B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- ccd
- photoelectric conversion
- gate
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ラインセンサに関し、例えばCCD（電荷
移送素子）転送回路を有するラインセンサに利用して有
効な技術に関するものである。
移送素子）転送回路を有するラインセンサに利用して有
効な技術に関するものである。
フォトダイオードアレイにより光電変換された画素信
号をCCD転送回路（アナログシフトレジスタ）を用いて
シリアルに出力させるCCDラインセンサが公知である。
このようなCCDラインセンサに関しては、例えば、日経
マグロウヒル社1981年11月９日付『日経エレクトロニク
ス』頁140〜頁157がある。
号をCCD転送回路（アナログシフトレジスタ）を用いて
シリアルに出力させるCCDラインセンサが公知である。
このようなCCDラインセンサに関しては、例えば、日経
マグロウヒル社1981年11月９日付『日経エレクトロニク
ス』頁140〜頁157がある。
例えば、上記のようなCCDラインセンサをバーコード
の読み取り装置として利用する場合、そを使用する環
境、言い換えるならば、明るい場所や暗い場所での読み
取り応じて感度を可変にする必要がある。このような感
度の制御は、通常レンズの絞り機構を利用することが考
えられる。しかしながら、レンジの絞り機構にあって
は、読み取り装置が比較的大型化すること、及び機械的
機構によって感度を制御することになるため、信頼性や
耐久性の点で問題がある。
の読み取り装置として利用する場合、そを使用する環
境、言い換えるならば、明るい場所や暗い場所での読み
取り応じて感度を可変にする必要がある。このような感
度の制御は、通常レンズの絞り機構を利用することが考
えられる。しかしながら、レンジの絞り機構にあって
は、読み取り装置が比較的大型化すること、及び機械的
機構によって感度を制御することになるため、信頼性や
耐久性の点で問題がある。
この発明の目的は、感度を可変にする機能を内蔵した
ラインセンサを提供することにある。
ラインセンサを提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面から明らかになるで
あろう。
は、本明細書の記述および添付図面から明らかになるで
あろう。
本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記の通りである。すなわち、
光電変換素子とCCD転送回路との間に、上記光電変換素
子の電荷を任意のタイミングで掃き出させるリセット回
路を設ける。
要を簡単に説明すれば、下記の通りである。すなわち、
光電変換素子とCCD転送回路との間に、上記光電変換素
子の電荷を任意のタイミングで掃き出させるリセット回
路を設ける。
上記した手段によれば、光電変換素子によって形成さ
れた電荷を、その読み出しの前に掃き出させることがで
きるから、信号として読み出される光電変換時間を制御
することによって感度を可変にすることができる。
れた電荷を、その読み出しの前に掃き出させることがで
きるから、信号として読み出される光電変換時間を制御
することによって感度を可変にすることができる。
第１図には、この発明に係るラインセンサの一実施例
の要部回路図が示されている。
の要部回路図が示されている。
同図の各回路は、公知の半導体集積回路の製造技術に
よって、特に制限されないが、単結晶シリコンのような
１個の半導体基板上において形成される。
よって、特に制限されないが、単結晶シリコンのような
１個の半導体基板上において形成される。
この実施例では、特に制限されないが、光電変換素子
としてのフォトダイオードD1、D2〜D3は、例示的に示さ
れているように横方向に並べられて配置される。これに
よって、フォトダイオードD1〜D3は、一列に配列される
ことによって一次元フォトトダイオードアレイを構成す
る。
としてのフォトダイオードD1、D2〜D3は、例示的に示さ
れているように横方向に並べられて配置される。これに
よって、フォトダイオードD1〜D3は、一列に配列される
ことによって一次元フォトトダイオードアレイを構成す
る。
上記フォトダイオードD1〜D3のアノード電極側には、
回路の接地電位点に結合される。上記フォトダイオード
D1のソード側の電極は、特に制限されないが、ゲート手
段としてもMOSFETQ1と、転送用のMOSFETQ2を通して転送
回路CCDの対応する転送段の蓄積ゲート下の半導体領域
に結合される。他の例示的に示されているフォトダイオ
ードD2及びD3のカソード電極も、上記同様にMOSFETQ4、
Q5及びQ7、Q8を介して上記転送回路CCDの対応する転送
段に結合される。上記MOSFETQ1、Q4及びQ7のゲートに
は、タイミングパルスPGが共通に供給される。また、MO
SFETQ2、Q5及びQ8のゲートには、転送用のタイミングパ
ルスTGが共通に供給される。特に制限されないが、上記
タイミングパルスPGは、5V系のタイミングパルスとさ
れ、上記転送用のタイミングパルスTGは12V系のタイミ
ングパルスとされる。
回路の接地電位点に結合される。上記フォトダイオード
D1のソード側の電極は、特に制限されないが、ゲート手
段としてもMOSFETQ1と、転送用のMOSFETQ2を通して転送
回路CCDの対応する転送段の蓄積ゲート下の半導体領域
に結合される。他の例示的に示されているフォトダイオ
ードD2及びD3のカソード電極も、上記同様にMOSFETQ4、
Q5及びQ7、Q8を介して上記転送回路CCDの対応する転送
段に結合される。上記MOSFETQ1、Q4及びQ7のゲートに
は、タイミングパルスPGが共通に供給される。また、MO
SFETQ2、Q5及びQ8のゲートには、転送用のタイミングパ
ルスTGが共通に供給される。特に制限されないが、上記
タイミングパルスPGは、5V系のタイミングパルスとさ
れ、上記転送用のタイミングパルスTGは12V系のタイミ
ングパルスとされる。
なお、上記フォトダイオードアレイにおいて、１つの
フォトダイオードの占有面積に対して後述する転送回路
CCDの単位のCCD転送チャンネルの長さが大きい場合、上
記フォトダイオードを高密度に配置させるために、転送
回路CCDを上記フォトダイオードアレイに対して上下に
分割して配置するものとしてもよい。すなわち、奇数段
のフォトダイオードD1等からの読み出し信号は、上側に
配置される転送回路CCDによって転送し、偶数段のフォ
トダイオードD2等は、下側に配置される転送回路CCDに
よって転送するものとしてもよい。この場合、上記転送
回路CCDの分割に応じて、それに対応したMOSFETを上下
に分けて配置される。
フォトダイオードの占有面積に対して後述する転送回路
CCDの単位のCCD転送チャンネルの長さが大きい場合、上
記フォトダイオードを高密度に配置させるために、転送
回路CCDを上記フォトダイオードアレイに対して上下に
分割して配置するものとしてもよい。すなわち、奇数段
のフォトダイオードD1等からの読み出し信号は、上側に
配置される転送回路CCDによって転送し、偶数段のフォ
トダイオードD2等は、下側に配置される転送回路CCDに
よって転送するものとしてもよい。この場合、上記転送
回路CCDの分割に応じて、それに対応したMOSFETを上下
に分けて配置される。
この実施例では、感度変換機能を付加するために、上
記フォトダイオードD1に対応して設けられたMOSFETQ1と
Q2の接続点には、信号掃き出し用のリセットMOSFETQ3が
設けられる。他のフォトダイオードD1及びD3にそれぞれ
対応して設けられたMOSFETQ4とQ5及びQ7とQ8の接続に
は、それぞれ同様なリセット用MOSFETQ6及びQ9が設けら
れる。これらリセットMOSFETQ3、Q6及びQ9のゲートは、
共通化されてタイミング信号TGEが供給される。そし
て、上記MOSFETQ3、Q6及びQ9は、信号掃き出し用の外部
端子DOに共通に結合される。
記フォトダイオードD1に対応して設けられたMOSFETQ1と
Q2の接続点には、信号掃き出し用のリセットMOSFETQ3が
設けられる。他のフォトダイオードD1及びD3にそれぞれ
対応して設けられたMOSFETQ4とQ5及びQ7とQ8の接続に
は、それぞれ同様なリセット用MOSFETQ6及びQ9が設けら
れる。これらリセットMOSFETQ3、Q6及びQ9のゲートは、
共通化されてタイミング信号TGEが供給される。そし
て、上記MOSFETQ3、Q6及びQ9は、信号掃き出し用の外部
端子DOに共通に結合される。
上記のように、転送回路CCDが上下に配置される場
合、それに応じて上記リセット用のMOSFTQ3、Q6及びQ9
も上下に分けて配置される。ただし、信号掃き出し用の
外部端子DO及びタイミングパルスTGEは、上記リセット
用のMOSFETQ3、Q6及びQ9に対して共通に用いられる。こ
のことは、上記タイミングパルスPG及びTGも同様であ
る。ただし、CCDに供給されるタイミングパルスφ１と
φ２は、上側のCCDの下側のCCDとでは、位相を異ならせ
る必要があるため、言いかかるならば、交互に転送信号
を出力させるために、それに応じた異なるタイミングパ
ルスが供給される。
合、それに応じて上記リセット用のMOSFTQ3、Q6及びQ9
も上下に分けて配置される。ただし、信号掃き出し用の
外部端子DO及びタイミングパルスTGEは、上記リセット
用のMOSFETQ3、Q6及びQ9に対して共通に用いられる。こ
のことは、上記タイミングパルスPG及びTGも同様であ
る。ただし、CCDに供給されるタイミングパルスφ１と
φ２は、上側のCCDの下側のCCDとでは、位相を異ならせ
る必要があるため、言いかかるならば、交互に転送信号
を出力させるために、それに応じた異なるタイミングパ
ルスが供給される。
上記転送回路CCDの出力部には、電荷の形態の信号を
電圧信号に変換するための出力アンプPAが設けられ、こ
の出力アンプPAを通して、出力端子OUTから読み出し信
号が送出される。
電圧信号に変換するための出力アンプPAが設けられ、こ
の出力アンプPAを通して、出力端子OUTから読み出し信
号が送出される。
第３図には、上記転送回路CCDの一実施例の断面図が
示され、第４図にはそのパターン図が示されている。
示され、第４図にはそのパターン図が示されている。
CCD（電荷移送素子ともいう）では、電子（又は正
孔）が通り易い転送チャンネルをシリコン基板中に作
る。シリコン基板の表面に酸化膜を挟み、第３図の断面
図及び第４図のパターン図に示すように、転送ゲート1
A、2A、3A、4A・・・と蓄積ゲート1B、2B、3B、4B・・
・が形成される。転送ゲート1A、2A、3A、4A・・・下の
チャンネルと蓄積ゲート1B、2B、3B、4B・・・下のチャ
ンネルとでは不純物濃度が異なり、ゲートに電圧を印加
していない状態のときに、内部電位の差が生じ、蓄積ゲ
ート1B、2B、3B、4B・・・下に電子（又は正孔）が集ま
り易くしてある。
孔）が通り易い転送チャンネルをシリコン基板中に作
る。シリコン基板の表面に酸化膜を挟み、第３図の断面
図及び第４図のパターン図に示すように、転送ゲート1
A、2A、3A、4A・・・と蓄積ゲート1B、2B、3B、4B・・
・が形成される。転送ゲート1A、2A、3A、4A・・・下の
チャンネルと蓄積ゲート1B、2B、3B、4B・・・下のチャ
ンネルとでは不純物濃度が異なり、ゲートに電圧を印加
していない状態のときに、内部電位の差が生じ、蓄積ゲ
ート1B、2B、3B、4B・・・下に電子（又は正孔）が集ま
り易くしてある。
今、シリコン基板表面のゲートに適当な電圧を加え、
転送チャンネル内の電荷に対するポテンシャルを「波」
形に出来たとすると、電荷（電子又は正孔）はその
「波」の谷に集まる。ゲートにかかる電圧をパルスと
し、適当に高電位／低電位に変化させ、上記「波」形が
一方向に移動できれば「波」の谷に集まった電荷を転送
チャンネル内に移送することができる。
転送チャンネル内の電荷に対するポテンシャルを「波」
形に出来たとすると、電荷（電子又は正孔）はその
「波」の谷に集まる。ゲートにかかる電圧をパルスと
し、適当に高電位／低電位に変化させ、上記「波」形が
一方向に移動できれば「波」の谷に集まった電荷を転送
チャンネル内に移送することができる。
以下、電子を転送電荷とする場合について述べる。正
孔を転送電荷とする場合は、電子を転送電荷とする場合
から容易に推論できるので略す。
孔を転送電荷とする場合は、電子を転送電荷とする場合
から容易に推論できるので略す。
上記第３図及び第４図に示すように、Ｐ型シリコン基
板の表面にチャンネル幅を残して酸化膜を形成し、リン
原子イオンをイオン打ち込み法で注入させる。次いで熱
処理を行い約0.7μｍ程度の深さ方向の厚みを持つＮ型
の導電性（電子を主荷電子とする）チャンネルを形成す
る。次に、その表面全体を酸化させ、チャンネル部表面
に500〜1000Åのシリコン酸化膜を形成する。酸化膜の
上にポリシリコンからなる0.5μｍ程度の膜を積層し、
蓄積ゲート1B、2B、3B、4B・・・をホトリソグラフィ技
術によって形成する。これらの蓄積ゲート1B、2B、3B、
4B・・・のゲート長（転送チャンネルの長手方向に向か
っての寸法）は出来るだけ短いことが転送効率の点から
望まれる。上記ゲート長は現在の製造技術では1.5〜３
μｍが普通である。将来、微細加工技術の進展に伴い、
1.0μｍ、0.8μｍ、0.5μｍ・・・と短くなると考えら
れる。これらの各蓄積ゲート1B、2B、3B、4B・・・の繰
り返しピッチは、ゲート長の1.5〜2.0倍である。上記各
蓄積ゲート1B、2B、3B、4B・・・の間にはボロン原子イ
オンをイオン打ち込みし、Ｎ型導電性を少しキャンセル
し、その上に転送ゲート1A、2A、3A、4A・・・を蓄積ゲ
ートと同様に酸化膜、ポリシリコン膜をホトリソグラフ
ィ技術により形成する。
板の表面にチャンネル幅を残して酸化膜を形成し、リン
原子イオンをイオン打ち込み法で注入させる。次いで熱
処理を行い約0.7μｍ程度の深さ方向の厚みを持つＮ型
の導電性（電子を主荷電子とする）チャンネルを形成す
る。次に、その表面全体を酸化させ、チャンネル部表面
に500〜1000Åのシリコン酸化膜を形成する。酸化膜の
上にポリシリコンからなる0.5μｍ程度の膜を積層し、
蓄積ゲート1B、2B、3B、4B・・・をホトリソグラフィ技
術によって形成する。これらの蓄積ゲート1B、2B、3B、
4B・・・のゲート長（転送チャンネルの長手方向に向か
っての寸法）は出来るだけ短いことが転送効率の点から
望まれる。上記ゲート長は現在の製造技術では1.5〜３
μｍが普通である。将来、微細加工技術の進展に伴い、
1.0μｍ、0.8μｍ、0.5μｍ・・・と短くなると考えら
れる。これらの各蓄積ゲート1B、2B、3B、4B・・・の繰
り返しピッチは、ゲート長の1.5〜2.0倍である。上記各
蓄積ゲート1B、2B、3B、4B・・・の間にはボロン原子イ
オンをイオン打ち込みし、Ｎ型導電性を少しキャンセル
し、その上に転送ゲート1A、2A、3A、4A・・・を蓄積ゲ
ートと同様に酸化膜、ポリシリコン膜をホトリソグラフ
ィ技術により形成する。
転送ゲートと蓄積ゲートを相隣合うもの、すなわち、
1Aと1B、2Aと2B、3Aと3B、4Aと4B・・・を結合させて同
じタイミングで同一電位を加えるようにし、かつこれら
の電極群を１つおきに２つのグループに分け、一方に低
電位（例えば0V）を、他方に高電位（12V）を与える。
すなわち、上記ゲート1Aと1B及び3Aと3Bには駆動クロッ
クパルスφ１を供給し、上記ゲート2Aと2B及び4Aと4Bに
は駆動クロックパルスφ２を供給する。
1Aと1B、2Aと2B、3Aと3B、4Aと4B・・・を結合させて同
じタイミングで同一電位を加えるようにし、かつこれら
の電極群を１つおきに２つのグループに分け、一方に低
電位（例えば0V）を、他方に高電位（12V）を与える。
すなわち、上記ゲート1Aと1B及び3Aと3Bには駆動クロッ
クパルスφ１を供給し、上記ゲート2Aと2B及び4Aと4Bに
は駆動クロックパルスφ２を供給する。
例えば、駆動クロックパルスφ１を0Vとし、駆動クロ
ックパルスφ２を12Vにすると、転送ゲート1A、蓄積ゲ
ート1B、転送ゲート2A、蓄積ゲート2Bの順に段階状に低
くなる電子に対する内部ポテンシャル（以下、電子につ
いて論議を進めるので単に内部ポテンシャルという）分
布が形成される。このことは、同様な転送ゲート3A、蓄
積ゲート3B、転送ゲート4A、蓄積ゲート4Bにおいても同
様となる。これにより、谷の部分に電荷が集まり、電子
に注目すると最も高い電位を持つ蓄積ゲート2Bと4B下に
転送すべき電子が集まることになる。
ックパルスφ２を12Vにすると、転送ゲート1A、蓄積ゲ
ート1B、転送ゲート2A、蓄積ゲート2Bの順に段階状に低
くなる電子に対する内部ポテンシャル（以下、電子につ
いて論議を進めるので単に内部ポテンシャルという）分
布が形成される。このことは、同様な転送ゲート3A、蓄
積ゲート3B、転送ゲート4A、蓄積ゲート4Bにおいても同
様となる。これにより、谷の部分に電荷が集まり、電子
に注目すると最も高い電位を持つ蓄積ゲート2Bと4B下に
転送すべき電子が集まることになる。
次に、駆動クロックパルスφ１を12Vとし、駆動クロ
ックパルスφ２を0Vにすると、転送ゲート2A、蓄積ゲー
ト2B、転送ゲート3A、蓄積ゲート3Bの順に段階状に低く
なるポテンシャル分布が形成される。これによって、上
記蓄積ゲート2B下にあった電子は蓄積ゲート3B下の最も
低い内部ポテンシャル部に転送される。上記蓄積ゲート
4Bにあった電子は同図の右側に配置される図示しない同
様な蓄積ゲートに転送される。
ックパルスφ２を0Vにすると、転送ゲート2A、蓄積ゲー
ト2B、転送ゲート3A、蓄積ゲート3Bの順に段階状に低く
なるポテンシャル分布が形成される。これによって、上
記蓄積ゲート2B下にあった電子は蓄積ゲート3B下の最も
低い内部ポテンシャル部に転送される。上記蓄積ゲート
4Bにあった電子は同図の右側に配置される図示しない同
様な蓄積ゲートに転送される。
そして、再び駆動クロックパルスφ１を0Vに駆動クロ
ックパルスφ２を12Vにすると、前記のような内部ポテ
ンシャル分布に戻るため、蓄積ゲート3B下にあった電子
は蓄積ゲート4Bに転送される。上記駆動クロックパルス
φ１（φ２）の１周期によって１ビット分の転送動作が
行われる。すなわち、２相のクロック信号により構成さ
れるアナログシフトレジスタとしての動作を行うものと
なる。
ックパルスφ２を12Vにすると、前記のような内部ポテ
ンシャル分布に戻るため、蓄積ゲート3B下にあった電子
は蓄積ゲート4Bに転送される。上記駆動クロックパルス
φ１（φ２）の１周期によって１ビット分の転送動作が
行われる。すなわち、２相のクロック信号により構成さ
れるアナログシフトレジスタとしての動作を行うものと
なる。
この実施例のラインセンサの読み出し動作を一例を第
２図に示したタイミング図を参照して説明する。
２図に示したタイミング図を参照して説明する。
タイミングパルスPGとタイミングパルスTGを同期して
発生させ、フォトダイオードD1〜D3によって形成された
光電変換電荷を、パラレルに転送回路CCDに転送させ
る。この後、フォトダイオードD1〜D3等は、光電変換動
作を開始する。図示しないタイミングパルスφ１とφ２
によって、上記転送された電荷がシリアルに出力され
る。この動作は、ダミー読み出し動作にされ、その出力
信号は無効にされる。
発生させ、フォトダイオードD1〜D3によって形成された
光電変換電荷を、パラレルに転送回路CCDに転送させ
る。この後、フォトダイオードD1〜D3等は、光電変換動
作を開始する。図示しないタイミングパルスφ１とφ２
によって、上記転送された電荷がシリアルに出力され
る。この動作は、ダミー読み出し動作にされ、その出力
信号は無効にされる。
感度を設定すべき所定のタイミングでタイミングパル
スTGEとタイミングパルスPGを発生させる。これによっ
て、時間T1の間に蓄積された光電荷は、転送回路CCDで
はなく、外部端子DOに出力され、信号の掃き出しが行わ
れる。したがって、フォトダイオードD1〜D3は、上記信
号の掃き出しが終わった後から新たな光電変換動作を開
始する。それ故、次にタイミングパルスPGとTGによっ
て、転送回路CCDに伝えられる信号電荷は、時間T2の間
に形成されたものとなり、その時間T2の制御、言い換え
るならば、それに対するタイミングパルスTEGの発生タ
イミングの制御によって、フォトダイオードの光電荷の
蓄積時間の制御による感度を可変にすることができる。
例えば、上記転送用のタイミングパルスTGの周期が一定
なら、時間T1の制御によって、間接的に蓄積時間T2を制
御することが可能になる。通常、転送回路の転送動作に
従って上記タイミングパルスTGが規則的に発生されるも
のであるため、上記タイミングパルスTGの周期は一定に
なるものである。
スTGEとタイミングパルスPGを発生させる。これによっ
て、時間T1の間に蓄積された光電荷は、転送回路CCDで
はなく、外部端子DOに出力され、信号の掃き出しが行わ
れる。したがって、フォトダイオードD1〜D3は、上記信
号の掃き出しが終わった後から新たな光電変換動作を開
始する。それ故、次にタイミングパルスPGとTGによっ
て、転送回路CCDに伝えられる信号電荷は、時間T2の間
に形成されたものとなり、その時間T2の制御、言い換え
るならば、それに対するタイミングパルスTEGの発生タ
イミングの制御によって、フォトダイオードの光電荷の
蓄積時間の制御による感度を可変にすることができる。
例えば、上記転送用のタイミングパルスTGの周期が一定
なら、時間T1の制御によって、間接的に蓄積時間T2を制
御することが可能になる。通常、転送回路の転送動作に
従って上記タイミングパルスTGが規則的に発生されるも
のであるため、上記タイミングパルスTGの周期は一定に
なるものである。
この実施例の読み出し動作では、最初の転送動作によ
る読み出しはダミーサイクルとされ、以後、タイミング
パルスTGEとTGとの時間差に応じて感度が可変にされた
読み出し信号を得ることができるものである。
る読み出しはダミーサイクルとされ、以後、タイミング
パルスTGEとTGとの時間差に応じて感度が可変にされた
読み出し信号を得ることができるものである。
上記の実施例から得られる作用効果は、下記の通りで
ある。すなわち、 （１）フォトダイオードとCCD転送回路との間に、上記
光電変換素子の電荷を任意のタイミングで掃き出させる
リセット回路を設けることによって、フォトダイオード
によって形成された電荷を、その読み出し転送動作の前
に掃き出させることができる。これにより、信号として
読み出される光電荷の実質的な蓄積時間の制御が可能に
なるため、この感度を可変することができるという効果
が得られる。
ある。すなわち、 （１）フォトダイオードとCCD転送回路との間に、上記
光電変換素子の電荷を任意のタイミングで掃き出させる
リセット回路を設けることによって、フォトダイオード
によって形成された電荷を、その読み出し転送動作の前
に掃き出させることができる。これにより、信号として
読み出される光電荷の実質的な蓄積時間の制御が可能に
なるため、この感度を可変することができるという効果
が得られる。
（２）上記信号の掃き出し回路として、MOSFETを用いる
ことによって、簡単な構成による感度可変機能を実現す
ることができるという効果が得られる。
ことによって、簡単な構成による感度可変機能を実現す
ることができるという効果が得られる。
（３）電気的に感度可変にできるから、バーコード等の
読み取り装置の小型化と、耐久性の向上を図ることがで
きるという効果が得られる。
読み取り装置の小型化と、耐久性の向上を図ることがで
きるという効果が得られる。
以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、この発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であるということはいうまでもない。例えば、第１
図において、MOSFETQ1、Q4及びQ7を省略して、フォトダ
イオードに対して転送用のMOSFETとリセット用のMOSFET
をそれぞれ設ける構成としてもよい。また、CCDの転送
動作に必要なタイミングパルスや転送モードMOSFET及び
リセット用MOSFETに供給されるタイミングパルスのレベ
ルは、CCDの転送特性等に応じて種々の実施形態を採る
ことができるものである。
具体的に説明したが、この発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であるということはいうまでもない。例えば、第１
図において、MOSFETQ1、Q4及びQ7を省略して、フォトダ
イオードに対して転送用のMOSFETとリセット用のMOSFET
をそれぞれ設ける構成としてもよい。また、CCDの転送
動作に必要なタイミングパルスや転送モードMOSFET及び
リセット用MOSFETに供給されるタイミングパルスのレベ
ルは、CCDの転送特性等に応じて種々の実施形態を採る
ことができるものである。
この発明は、ラインセンサに広く利用できるものであ
る。
る。
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。すなわち、フォトダイオードとCCD転送回路との間
に、上記光電変換素子の電荷を任意のタイミングで掃き
出させるリセット回路を設けることによって、フォトダ
イオードによって形成された電荷を、その読み出し転送
動作の前に掃き出させることができるから、その感度を
可変にすることができる。
って得られる効果を簡単に説明すれば、下記の通りであ
る。すなわち、フォトダイオードとCCD転送回路との間
に、上記光電変換素子の電荷を任意のタイミングで掃き
出させるリセット回路を設けることによって、フォトダ
イオードによって形成された電荷を、その読み出し転送
動作の前に掃き出させることができるから、その感度を
可変にすることができる。
第１図は、この発明に係るラインセンサの一実施例を示
す要部回路図、 第２図は、その動作の一例を説明するためのタイミング
図、 第３図は、CCDの一実施例を示す断面図、 第４図は、上記CCDの一実施例を示すパターン図であ
る。 CCD……転送回路（電荷移送素子）、PA……出力アンプ
す要部回路図、 第２図は、その動作の一例を説明するためのタイミング
図、 第３図は、CCDの一実施例を示す断面図、 第４図は、上記CCDの一実施例を示すパターン図であ
る。 CCD……転送回路（電荷移送素子）、PA……出力アンプ
Claims (1)
- 【請求項１】光電変換素子とCCD転送回路との間に、上
記光電変換素子の電荷を任意のタイミングで掃き出させ
るリセット回路を設けたラインセンサにおいて、上記光
電変換素子に結合された第１のスイッチング素子と、該
第１のスイッチング素子と上記CCD転送回路との間に設
けられ上記第１のスイッチング素子の出力を上記CCD転
送回路に転送する第２のスイッチング素子と、上記第１
のスイッチング素子と信号掃き出し用端子との間に設け
られ上記第１のスイッチング素子の出力を上記信号掃き
出し用端子に転送する第３のスイッチング素子とを有
し、上記光電変換素子の信号の読み出しは、上記第１及
び第２のスイッチング素子を介して行われ、上記光電変
換素子のリセットは、上記第１及び第３のスイッチング
素子を介して行われることを特徴とするラインセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62279181A JP2613227B2 (ja) | 1987-11-06 | 1987-11-06 | ラインセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62279181A JP2613227B2 (ja) | 1987-11-06 | 1987-11-06 | ラインセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01122280A JPH01122280A (ja) | 1989-05-15 |
| JP2613227B2 true JP2613227B2 (ja) | 1997-05-21 |
Family
ID=17607572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62279181A Expired - Lifetime JP2613227B2 (ja) | 1987-11-06 | 1987-11-06 | ラインセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2613227B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2580724Y2 (ja) * | 1993-01-22 | 1998-09-17 | 矢崎総業株式会社 | 機器直付用シールドコネクタ |
| US6150362A (en) * | 1997-12-12 | 2000-11-21 | Henkin; Jack | Triazine angiogenesis inhibitors |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54111295A (en) * | 1978-02-21 | 1979-08-31 | Toshiba Corp | Driving system of electric charge transfer type immage sensor |
-
1987
- 1987-11-06 JP JP62279181A patent/JP2613227B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01122280A (ja) | 1989-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436476A (en) | CCD image sensor with active transistor pixel | |
| JPH04505543A (ja) | インターライン転送ｃｃｄイメージセンサ装置におけるインターレース／非インターレースモードの選択作用 | |
| JP2686914B2 (ja) | 線形固体撮像素子 | |
| JP4777798B2 (ja) | 固体撮像装置とその駆動方法 | |
| EP0093411B1 (en) | Solid state image-sensing device | |
| US5289022A (en) | CCD shift register having a plurality of storage regions and transfer regions therein | |
| JP2613227B2 (ja) | ラインセンサ | |
| JPS58221562A (ja) | 原稿読取装置 | |
| US5760430A (en) | Charge transfer device and solid-state imaging apparatus using the same device | |
| EP0132870B1 (en) | Radiation-sensitive semiconductor device | |
| JP2907841B2 (ja) | ラインセンサ | |
| JP2664171B2 (ja) | 固体撮像素子 | |
| JP2002151673A (ja) | 固体撮像素子 | |
| JPH0337316B2 (ja) | ||
| JPS5850874A (ja) | 固体撮像装置およびその駆動法 | |
| JP2007306479A (ja) | 固体撮像素子及びその駆動方法 | |
| JPH0278381A (ja) | 固体撮像素子 | |
| JPH03246971A (ja) | 電荷結合素子およびこれを用いた固体撮像装置 | |
| JPH02119266A (ja) | 縦形オーバフロードレイン構造の固体撮像装置 | |
| JPH0644621B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JPS5851673A (ja) | 固体撮像装置 | |
| JPS6211832B2 (ja) | ||
| JPS60251781A (ja) | 電荷転送撮像装置の駆動方法 | |
| JPS6193781A (ja) | 固体撮像装置 | |
| JPS63234677A (ja) | 電荷結合素子の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 11 |