JPH0278381A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、固体撮像素子に関し、例えばＣ０Ｄ（電荷
移送素子）転送回路を持つラインセンサに利用して有効
な技術に関するものである。

〔従来の技術〕

フォトダイオードアレイにより光電変換された画素信号
をＣＣＤ転送回路（アナログシフトレジスタ）を用いて
シリアルに出力させるＣＣＤラインセンサが公知である
。このようなＣＣＤラインセンサに関しては、例えば、
日経マグロウヒル社１９８１年１１月９日付ｒ日経エレ
クトロニクスｊ頁１４０〜頁１５７がある。

〔発明が解決しようとする課題〕

従来のＣＣＤラインセンサでは、フォトダイオードの蓄
積時間に応じて感度が決められる。したがって、ＣＣＤ
の転送クロックパルスの周波数や転送ゲートに供給され
るクロックパルスの周波数が決まれば、それに応じて最
大感度も決められてしまう。

この発明の目的は、簡単な構成で高感度化を実現した固
体撮像素子を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔橡題礁を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、ＣＣＤ転送回路から供給される信号電荷を電
圧信号に変換するキャパシタのリセットを、上記ＣＣＤ
転送回路の転送クロックパルスの周期の整数倍の任意の
周期で行うようにする。

〔作　用〕

上記した手段によれば、リセット周期の設定に応じてキ
ャパシタを用いて信号の加算動作を行わせることができ
るから高感度化が可能になる。

〔実施例〕

第１図には、この発明が適用されるラインセンサの一実
施例の要部回路図が示されている。

同図の各回路は、公知の半導体集積回路の製造技術によ
って、特に制限されないが、単結晶シリコンのような１
個の半導体基板上において形成される。

この実施例では、特に制限されないが、光電変換素子と
してのフォトダイオードＤｉ、Ｄ２〜Ｄ３は、例示的に
示されているように横方向に並べられて配置される。こ
れによって、フォトダイオードＤ１〜Ｄ７は、−列に配
列されることによって一次元フオドダイオードアレイを
構成する。

上記フォトダイオードＤ１〜Ｄ３のアノード電極側には
、回路の接地電位点に結合される。上記フォトダイオー
ドＤ１のソード側の電極は、特に制限されないが、ゲー
ト手段としてもＭＯＳ　Ｆ　ＥＴＱｌと、転送用のＭＯ
３ＦＥＴＱ２を通して転送回路ＣＯＤの対応する転送段
の蓄積ゲート下の半導体領域に結合される。他の例示的
に示されているフォトダイオードＤ２及びＤ３のカソー
ド電極も、上記同様にＭＯ３ＦＥＴＱ３、Ｑ４及びＱ５
、Ｑ６を介して上記転送回路ＣＣＤの対応する転送段に
結合される。上記ＭＯ３ＦＥＴＱＩ、Ｑ３及びＱ５のゲ
ートには、タイミングパルスＰＧが共通に供給される。

また、ＭＯＳＦＥＴ−Ｑ２、Ｑ４及びＱ６のゲートには
、転送用のタイミングパルスＴＧが共通に供給される。

特に制限されないが、上記タイミングパルスＰＣは、５
Ｖ系のタイミングパルスとされ、上記転送用のタイミン
グパルスＴＧは１２Ｖ系のタイミングパルスとされる。

なお、上記フォトダイオードアレイにおいて、１つのフ
ォトダイオードの占存面積に対して後述する転送回路Ｃ
ＯＤの単位のＣＯＤ転送チャンネルの長さが大きい場合
、上記フォトダイオードを高密度に配置させるために、
転送回路ＣＯＤを上記フォトダイオードアレイに対して
上下に分割して配置するものとしてもよい。すなわち、
奇数段のフォトダイオードＤＩ等からの読み出し信号は
、上側に配置される転送回路ＣＯＤによって転送し、偶
数段のフォトダイオードＤ２等は、下側に配置される転
送回路ＣＯＤによって転送するものとしてもよい。この
場合、上記転送回路ＣＣＤの分割に応じて、それに対応
したＭＯＳＦＥＴを上下に分けて配置される。

上記のように、転送回路ＣＯＤが上下に配置される場合
、上記タイミングパルスＰＣ及びＴＧは、上記上下に振
り分けられて配置されるＭＯＳＦＥＴに共通に供給され
る。ただし、ＣＯＤに供給されるタイミングパルスφ１
とφ２は、上側のＣＯＤと下側のＣＯＤとでは、位相を
異ならせる必要があるため、言い換えるならば、交互に
転送信号を出力させるために、それに応じた異なるタイ
ミングパルスが供給される。

上記転送回路ＣＯＤの出力部には、電荷の形態の信号を
電圧信号に変換するための出力アンプＰＡが設けられ、
この出力アンプＰＡを通して、出力端子ＯＵＴから読み
出し信号が送出される。このように出力アンプＰＡを通
して読み出し信号が出力された後は、その入力のキャパ
シタＣに保持されいる信号電荷をリセットさせるリセッ
ト回路が設けられる。このリセット回路は、特に制限さ
れないが、電源電圧ＶＤＤとキャパシタＣとの間に設け
られるスイッチＭＯ３ＦＥＴＱ７から構成される。この
ＭＯ３ＦＥＴＱ７のゲートには、リセットパルスφえが
供給される。

この実施例では、後述するようにリセットパルスφえの
周波数が可変にされる。

第３図には、上記転送回路ＣＣＤの一実施例の断面図が
示され、第４図にはそのパターン図が示されている。

ＣＯＤ転送路では、電子（又は正孔）が通り易い転送チ
ャンネルをシリコン基板中に作る。シリコン基板の表面
に酸化膜を挟み、第３図の断面図及び第４図のパターン
図に示すように、転送ゲートＩＡ、２Ａ、３Ａ、４Ａ・
・・と蓄積ゲートＩＢ、２Ｂ、３Ｂ、４Ｂ・・・が形成
される。転送ゲートＩＡ、２Ａ、３Ａ、４Ａ・・・下の
チャンネルと蓄積ゲートＩＢ、２Ｂ、３Ｂ、４Ｂ・・・
下のチャンネルとでは不純物濃度が異なり、ゲートに電
圧を印加していない状態のときに、内部電位に差が生じ
、蓄積ゲートＩＢ、２Ｂ、３Ｂ、４Ｂ・・・下に電子（
又は正孔）が集まり易（しである。

今、シリコン基板表面のゲートに適当な電圧を加え、転
送チャンネル内の電荷に対するポテンシャルを「波」形
に出来たとすると、電荷（電子又は正孔）はその「波」
の谷に集まる。ゲートにかかる電圧をパルスとし、適当
に高電位／低電位に変化させ、上記「波」形が一方向に
移動できれば「波」の谷に集まった電荷を転送チャンネ
ル内に移送することができる。

以下、電子を転送電荷とする場合について述べる。正孔
を転送電荷とする場合は、電子を転送電荷とする場合か
ら容易に推論できるので略す。

上記第３図及び第４図に示すように、Ｐ型シリコン基板
の表面にチャンネル幅を残して酸化膜を形成し、リン原
子イオンをイオン打ち込み法で注入させる０次いで熱処
理を行い約０．７μｍ程度の深さ方向の厚みを持つＮ型
の導電性（電子を主荷電子とする）チャンネルを形成す
る０次に、その表面全体を酸化させ、チャンネル部表面
に３５０〜１０００人のシリコン酸化膜を形成する。酸
化膜の上にポリシリコンからなる０、５μｍ程度の膜を
積層し、蓄積ゲー）ＩＢ、２Ｂ、３Ｂ、４Ｂ・・・をホ
トリソグラフィ技術によって形成する。

上記ゲート長は現在の製造技術では１．５〜３μｍが普
通である。将来、微細加工技術の進展に伴い、１．０μ
ｍ、０．８μｍ、０．５μｍ・・・と短くなると考えら
れる。これらの各蓄積ゲートＩＢ、２Ｂ、３Ｂ、４Ｂ・
・・の繰り返しピッチは、ゲート長の１．５〜２．０倍
である。上記各蓄積ゲートＩＢ、２Ｂ、３Ｂ、４Ｂ・・
・の間にはボロン原子イオンをイオン打ち込みし、Ｎ型
導電性を少しキャンセルし、その上に転送ゲートＩＡ、
２Ａ、３Ａ。

４Ａ・・・を蓄積ゲートと同様に酸化膜、ポリシリコン
膜をホトリソグラフィ技術により形成する。

転送ゲートと蓄積ゲートを相隣合うもの、すなわち、Ｉ
ＡとＩＢ、２Ａと２Ｂ、３Ａと３Ｂ１４Ａと４Ｂ・・・
を結合させて同じタイミングで同一電位を加えるように
し、かつこられの電極群を１つおきに２つのグループに
分け、一方に低電位（例えばＯＶ）を、他方に高電位（
１２Ｖ）を与える。すなわち、上記ゲートＩＡとＩＢ及
び３Ａと３Ｂには駆動クロックパルスφｌを供給し、上
記ゲート２Ａと２Ｂ及び４Ａと４Ｂには駆動クロックパ
ルスφ２を供給する。

例えば、駆動クロックパルスφ１をＯｖとし、駆動クロ
ックパルスφ２を１２Ｖにすると、転送ゲートＩＡ、蓄
積ゲートＩＢ、転送ゲート２Ａ、蓄積ゲート２Ｂの順に
階段状に低（なる電子に対する内部ポテンシャル（以下
、電子について論議を進めるので単に内部ポテンシャル
という）分布が形成される。このことは、同様な転送ゲ
ート３Ａ、蓄積ゲー）３Ｂ、転送ゲート４Ａ、蓄積ゲー
ト４Ｂにおいても同様となる。これにより、谷の部分に
電荷が集まり、電子に注目すると最も高い電位を持つ蓄
積ゲー）２Ｂと４Ｂ下に転送すべき電子が集まることに
なる。

次に、駆動クロックパルスφ１を１２Ｖとし、駆動クロ
ックパルスφ２をＯｖにすると、転送ゲート２Ａ、蓄積
ゲート２Ｂ、転送ゲート３Ａ、蓄積ゲー）３Ｂの順に階
段状に低くなるポテンシャル分布が形成される。これに
よって、上記蓄積ゲ−）２Ｂ下にあった電子は蓄積ゲー
）３Ｂ下の最も低い内部ポテンシャル部に転送される。

上記蓄積ゲート４Ｂにあった電子は同図の右側に配置さ
れる図示しない同様な蓄積ゲートに転送される。

そして、再び駆動クロックパルスφ１をＯｖに駆動クロ
ックパルスφ２を１２Ｖにすると、前記のような内部ポ
テンシャル分布に戻るため、蓄積デー１−３Ｂ下にあっ
た電子は蓄積ゲート４Ｂに転送される。上記駆動クロッ
クパルスφｌ　（φ２）の１周期によって１ビット分の
転送動作が行われる。すなわち、２相のクロック信号に
より構成されるアナログシフトレジスタとしての動作を
行うものとなる。

この実施例のリセット回路は、そのリセット周期が、転
送用の駆動駆動クロックパルスφ１．φ２の周期の整数
倍の任意の周期に設定される。

第２図には、その出力動作の一例を説明するためのタイ
ミング図が示されている。

リセットパルスφ、の周期を駆動クロックパルスφ１．
φ２の周期と等しくした場合、駆動クロックパルスφ１
に同期して、読み出し信号ＡないしＦのように各フォト
ダイオードに対応した信号が出力され、駆動クロックパ
ルスφ２に同期してキャパシタＣのリセット動作が行わ
れる。このような読み出し動作は、従来のＣＣＤライン
センサと同様である。

この実施例では、感度を高くする必要がある場合、言い
換えるならば、被写体が照度不足のときには、リセット
パルスの周期をφ７゛のように駆動クロックパルスφ１
の２倍にする。すると、駆動クロックパルスφｌに同期
しであるフォトダイオードに対応した信号Ａがキャパシ
タＣに転送され、リセットされないままキャパシタＣに
保持されて次の駆動クロックパルスφ１に同期して次の
フォトダイオードに対応した信号ＢがキャパシタＣに伝
えられる。それ故、キャパシタＣには両信号の加算信号
Ａ＋Ｂが蓄積される。これにより、等価的にフォトダイ
オードの面積を２倍にしたことになるから感度を高くす
ることができる。この信号Ｂの転送の後に、リセットパ
ルスφ真゛が形成されるので、キャパシタＣの信号Ａ＋
Ｂのリセットが行われる。このようにして、２つのフォ
トダイオードの信号が加算された出力されるため、上記
のように高感度化を図ることができる。ただし、この場
合には、画素数が１／２に低下する。

すなわち、この実施例では、解像度を犠牲にしてその分
感度を高くするものである。言い換えるならば、２にビ
ットのラインセンサでは、上記のように感度を高くする
とＩＫビットのラインセンサとして用いることができる
。

以下、リセットパルスφ、の周期をクロックパルスφ２
の３倍にすると、感度を等価的に３倍に高くすることが
できる。

上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 ＋１１　ＣＯＤ転送回路から供給される信号電荷を電圧
信号に変換するキャパシタのリセットを、上記ＣＣＤ転
送回路の転送クロックパルスの周期の整数倍の任意の周
期で行うようにすることより、リセット周期に応じて電
圧信号に変換するキャパシタの信号保持動作を利用して
信号の加算動作を行わせることができるから高感度化が
可能になるという効果が得られる。

（２）リセットパルスの周波数を切り換えるといだけで
、同じラインセンサのビット数と感度を最適に設定でき
るから用途の拡大を図ることができるという効果が得ら
れる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、第１図におい
て、キャパシタＣをリセットさせる電圧は、その転送動
作に応じて種々の実施形態を採ることができる。また、
ＭＯ３ＦＥＴＱＩ、Ｑ３及びＱ５を省略して、フォトダ
イオードに対して転送用のＭＯＳ　Ｆ　ＥＴを直接設け
る構成としてもよい。また、ＣＣＤの転送動作に必要な
タイミングパルスや転送ゲートＭＯ３ＦＥＴ及びリセッ
ト用ＭＯ３ＦＥＴに供給されるタイミングパルスのレベ
ルは、ＣＣＤの転送特性等に応じて種々の実施形態を採
ることができる。また、出力増幅回路ＰＡとしては、ソ
ースフォロワ回路の他何であってもよい。

上記ＣＣＤ転送回路を水平転送路とし、これに対して垂
直転送路を設け、そこにフォトダイオードを配置すると
いインターライン転送のエリアセンサを構成するもので
あってもよい。このように、この発明は、ＣＣＤ転送回
路を持つ固体撮像素子に広く利用できるものである。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、ＣＣＤ転送回路から供給される信号電荷を
電圧信号に変換するキャパシタのリセットを、上記ＣＣ
Ｄ転送回路の転送クロックパルスの周期の整数倍の任意
の周期で行うようにすることより、す・セント周期に応
じて電圧信号に変換するキャパシタの信号保持動作を利
用して信号の加算動作を行わせることができるから高感
度化が可能になる。

【図面の簡単な説明】

第１図は、この発明が適用されたラインセンサの一実施
例を示す要部回路図、 第２図は、その動作の一例を説明するためのタイミング
図、 第３図は、ＣＣＤの一実施例を示す断面図、第４図は、
上記ＣＯＤの一実施例を示すパターン図である。 ＣＣＤ・・転送回路（電荷移送素子）、ＰＡ・・出力ア
ンプ、Ｃ・・キャパシタ、Ｑ１〜Ｑ７・・ＭＯ３ＦＥＴ
ＸＤＩ−Ｄ３・・フォトダイオード 第　１　図 第２図 Ｃ＋ｕ　　　　　　　　　　ヒ＋ト 第　３　図 第４図

Claims (1)

1. 【特許請求の範囲】 １、ＣＣＤ転送回路から供給される信号電荷を電圧信号
   に変換するキャパシタと、このキャパシタに取り込まれ
   た信号電荷を上記ＣＣＤ転送回路の転送クロックパルス
   の周期の整数倍の任意の周期でリセットさせるリセット
   回路とを備えてなることを特徴とする固体撮像素子。 ２、上記固体撮像素子は、ラインセンサを構成するもの
   であることを特徴とする特許請求の範囲第１項記載の固
   体撮像素子。