JPH0451116B2 - - Google Patents
Info
- Publication number
- JPH0451116B2 JPH0451116B2 JP57058870A JP5887082A JPH0451116B2 JP H0451116 B2 JPH0451116 B2 JP H0451116B2 JP 57058870 A JP57058870 A JP 57058870A JP 5887082 A JP5887082 A JP 5887082A JP H0451116 B2 JPH0451116 B2 JP H0451116B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- mis structure
- imaging device
- horizontal
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 6
- 239000007787 solid Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/30—Transforming light or analogous information into electric information
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
本発明は固体撮像装置に関する。
フオトダイオード、或いは金属−絶縁物−半導
体（Metal−Insulator−Semiconductor：MIS）
構造の感光素子群に蓄積された信号電荷を、垂直
および水平走査によつて順次読出し、映像信号を
発生する固体撮像装置が知られている。固体撮像
装置の一つの実用的な方式として、1974年IEEE
Intercon Technical Papers、Session2−２に示
されているようなインターライン・トランスフア
ー（Inter−line Transfer）方式がある。この方
式の固体撮像装置によれば、フオトダイオード、
或いはMIS構造の感光素子に１フレーム期間蓄積
された一画面分の信号電荷が、フレーム周期で垂
直ブランキング期間にCCDからなる垂直転送段
に読出され、水平ブランキング期間に１ラインず
つ垂直転送されてCCDからなる水平転送段に読
込まれ、水平走査期間に水平転送段から読出され
ることによつて映像信号が得られる。本方式によ
り、高密度集積化とともに高感度化を図るための
方法として、例えば1980IEEE ISSSCC Digest
Vol.XX−３、session ２ pp34−35、Ａ Solid
State Color Image Sensor Using ZnSe−Zn
（１−ｘ）Cdx Te Heterojuntion Thin−Film
Photoconductor”に示されているように、感光
領域を転送領域に対し積層し、感光素子面積を大
きくする方法が提案されている。しかしながら、
このように感光素子の面積を大きくすることによ
つて増えた蓄積電荷量を有効に読出す転送段の技
術が確立されていない。
体（Metal−Insulator−Semiconductor：MIS）
構造の感光素子群に蓄積された信号電荷を、垂直
および水平走査によつて順次読出し、映像信号を
発生する固体撮像装置が知られている。固体撮像
装置の一つの実用的な方式として、1974年IEEE
Intercon Technical Papers、Session2−２に示
されているようなインターライン・トランスフア
ー（Inter−line Transfer）方式がある。この方
式の固体撮像装置によれば、フオトダイオード、
或いはMIS構造の感光素子に１フレーム期間蓄積
された一画面分の信号電荷が、フレーム周期で垂
直ブランキング期間にCCDからなる垂直転送段
に読出され、水平ブランキング期間に１ラインず
つ垂直転送されてCCDからなる水平転送段に読
込まれ、水平走査期間に水平転送段から読出され
ることによつて映像信号が得られる。本方式によ
り、高密度集積化とともに高感度化を図るための
方法として、例えば1980IEEE ISSSCC Digest
Vol.XX−３、session ２ pp34−35、Ａ Solid
State Color Image Sensor Using ZnSe−Zn
（１−ｘ）Cdx Te Heterojuntion Thin−Film
Photoconductor”に示されているように、感光
領域を転送領域に対し積層し、感光素子面積を大
きくする方法が提案されている。しかしながら、
このように感光素子の面積を大きくすることによ
つて増えた蓄積電荷量を有効に読出す転送段の技
術が確立されていない。
一般に高感度化を図るために感光素子面積を大
きくすることと、それを水平転送段に転送する垂
直転送段の転送容量を大きくすることとの関係は
相反しており、固体撮像素子の高集積度化および
高感度化のためには、感度素子の信号電荷蓄積容
量とともに、転送容量を大きくすることが課題で
ある。本発明は、このような課題を解決すること
を目的とするものである。
きくすることと、それを水平転送段に転送する垂
直転送段の転送容量を大きくすることとの関係は
相反しており、固体撮像素子の高集積度化および
高感度化のためには、感度素子の信号電荷蓄積容
量とともに、転送容量を大きくすることが課題で
ある。本発明は、このような課題を解決すること
を目的とするものである。
本発明による固体撮像装置は、２次元的に配列
された感光素子群の１水平読出し分の感光素子列
からフレーム周期もしくはフイールド周期で順次
読出される信号電荷を１水平期間内に同時に一時
蓄積部に転送する複数のMIS構造列、このMIS構
造列の転送電極に、電荷転送用の単一の走査パル
スもしくは隣接するMIS構造の転送電極間には同
時に印加されない複数の走査パルスを順次印加す
る垂直走査パルス発生部、一時蓄積部から電荷転
送素子より成る水平出力段へ信号電荷を１水平読
出し分だけ同時に読込むゲート列および前記水平
転送段より成る。
された感光素子群の１水平読出し分の感光素子列
からフレーム周期もしくはフイールド周期で順次
読出される信号電荷を１水平期間内に同時に一時
蓄積部に転送する複数のMIS構造列、このMIS構
造列の転送電極に、電荷転送用の単一の走査パル
スもしくは隣接するMIS構造の転送電極間には同
時に印加されない複数の走査パルスを順次印加す
る垂直走査パルス発生部、一時蓄積部から電荷転
送素子より成る水平出力段へ信号電荷を１水平読
出し分だけ同時に読込むゲート列および前記水平
転送段より成る。
本装置においては、インターライン・トランス
フアー方式の固体撮像装置と異なり、信号電荷は
垂直方向転送用の複数のMIS構造列に各水平走査
毎に読出され、MIS構造列を通して一時蓄積部に
高速転送されるMIS構造を構成する各転送電極下
の半導体基板内には、信号電荷の転送方向側また
はそれと反対側に不純物拡散領域が形成されてお
り、単一または複数の垂直走査パルスによつて、
信号電荷は順次一次蓄積部へ転送されていく。
フアー方式の固体撮像装置と異なり、信号電荷は
垂直方向転送用の複数のMIS構造列に各水平走査
毎に読出され、MIS構造列を通して一時蓄積部に
高速転送されるMIS構造を構成する各転送電極下
の半導体基板内には、信号電荷の転送方向側また
はそれと反対側に不純物拡散領域が形成されてお
り、単一または複数の垂直走査パルスによつて、
信号電荷は順次一次蓄積部へ転送されていく。
本発明によれば、走査パルスを循環させて複数
回印加すること、あるいはインターライン・トラ
ンスフアー方式の固体撮像装置に比べ転送電極面
積を大きくとることが可能となり、転送容量を大
きくすることができる。また、垂直転送段が電荷
転送素子でなく、転送電極が互いに電気的に共通
接続されていないMIS構造列であるため、垂直走
査部からみた容量成分が極めて小さく、転送に要
する電力を軽減することができる。以下、実施例
を用いて本発明を説明する。
回印加すること、あるいはインターライン・トラ
ンスフアー方式の固体撮像装置に比べ転送電極面
積を大きくとることが可能となり、転送容量を大
きくすることができる。また、垂直転送段が電荷
転送素子でなく、転送電極が互いに電気的に共通
接続されていないMIS構造列であるため、垂直走
査部からみた容量成分が極めて小さく、転送に要
する電力を軽減することができる。以下、実施例
を用いて本発明を説明する。
第１図に本発明の一実施例の構成を示す。図中
１は被写体からの光情報を信号電荷として蓄積す
る垂直方向にｎ（ｎは偶数）、水平方向にｍ（ｎ／
２＜ｍ）個配列されたフオトダイオード、２は
MIS構造を示し、各MIS構造は、第２図に示すよ
うにフオトダイオード１と同一の半導体基板１０
１、基板上に形成された絶縁層１０２およびそれ
ぞれ独立した転送電極１０３とから成る。各転送
電極下の半導体基板（ここではＰ型半導体とす
る）内には、MIS構成列の信号電荷転送方向（矢
印Ａ）に電位勾配を与えるよう、転送方向側に半
導体基板と反対導電型の不純物拡散領域２ａが形
成されている。また、転送電極１０３の下の絶縁
層の厚さも、同様な理由で異なるよう構成されて
いる。
１は被写体からの光情報を信号電荷として蓄積す
る垂直方向にｎ（ｎは偶数）、水平方向にｍ（ｎ／
２＜ｍ）個配列されたフオトダイオード、２は
MIS構造を示し、各MIS構造は、第２図に示すよ
うにフオトダイオード１と同一の半導体基板１０
１、基板上に形成された絶縁層１０２およびそれ
ぞれ独立した転送電極１０３とから成る。各転送
電極下の半導体基板（ここではＰ型半導体とす
る）内には、MIS構成列の信号電荷転送方向（矢
印Ａ）に電位勾配を与えるよう、転送方向側に半
導体基板と反対導電型の不純物拡散領域２ａが形
成されている。また、転送電極１０３の下の絶縁
層の厚さも、同様な理由で異なるよう構成されて
いる。
３はフオトダイオード１に蓄積された信号電荷
を、ライン選択回路４によつて選択された１ライ
ン分同時に対応するMIS構造に読出すラインゲー
トで、２：１インターレースを行なうため、第１
フイールドではライン選択パルスφG1，φG3，φG5，
……φG(o-1)により奇数番目のラインゲート３が開
き、第２フイールドではライン選択パルスφG2，
φG4，φG6，……φGhにより偶数番目のラインゲー
トが開き、それぞれ同一のMIS構造２へ読出され
る。５はパルス発生回路６からの水平転送クロツ
クφH1，φH2によつて駆動され、水平転送レートで
順次シフトする走査パルスφ1，φ2，……φN（Ｎ＝
ｎ／２）を発生する走査パルス発生回路、７はキヤ パシタ７ａ列から成る一時蓄積領域、８はMOS
スイツチ８ａ列から成るゲート回路、９は転送電
極９ａ，９ｂを有する２相駆動CCDよりなる水
平転送段である。水平転送段へ信号電荷を転送す
るパラレル−シリアル変換部の構成は第２図に示
すとおりで、キヤパシタ７ａは最終段のMIS構造
２の拡散領域２ａと半導体基板間のＰ−ｎ接合の
障壁容量によつて構成され、MOSスイツチ８ａ
は、ゲート電極１０４とCCDの転送電極９ａ下
の拡散領域１０５およびMIS構造２の拡散領域２
ａによつて構成されている。
を、ライン選択回路４によつて選択された１ライ
ン分同時に対応するMIS構造に読出すラインゲー
トで、２：１インターレースを行なうため、第１
フイールドではライン選択パルスφG1，φG3，φG5，
……φG(o-1)により奇数番目のラインゲート３が開
き、第２フイールドではライン選択パルスφG2，
φG4，φG6，……φGhにより偶数番目のラインゲー
トが開き、それぞれ同一のMIS構造２へ読出され
る。５はパルス発生回路６からの水平転送クロツ
クφH1，φH2によつて駆動され、水平転送レートで
順次シフトする走査パルスφ1，φ2，……φN（Ｎ＝
ｎ／２）を発生する走査パルス発生回路、７はキヤ パシタ７ａ列から成る一時蓄積領域、８はMOS
スイツチ８ａ列から成るゲート回路、９は転送電
極９ａ，９ｂを有する２相駆動CCDよりなる水
平転送段である。水平転送段へ信号電荷を転送す
るパラレル−シリアル変換部の構成は第２図に示
すとおりで、キヤパシタ７ａは最終段のMIS構造
２の拡散領域２ａと半導体基板間のＰ−ｎ接合の
障壁容量によつて構成され、MOSスイツチ８ａ
は、ゲート電極１０４とCCDの転送電極９ａ下
の拡散領域１０５およびMIS構造２の拡散領域２
ａによつて構成されている。
走査パルス発生回路５の構成を第３図に示す。
図中３０はパルス発生回路６からのHD（水平同期
パルス）によつてセツトされ、カウンタ３３の出
力によつてリセツトされるRSフリツプフロツプ
から成るゲートパルス発生回路、３１および３２
はシフトレジスタ３４を駆動する駆動パルス
φH1′，φH2′を発生するAND回路である。カウン
タ３３はHDによりリセツトされ、水平転送クロ
ツクの一方φH2をカウントする（Ｎ＋１）個カウ
ンタで、水平転送クロツクφH2の（Ｎ＋１）個目
のパルスをカウントしたときゲートパルス発生回
路３０をリセツトする。この結果、ゲートパルス
発生回路３０の出力は第４図φGTに示すようにな
り、駆動パルスφH1′，φH2′として、水平転送段９
の水平転送クロツクφH1，φH2より（Ｎ＋１）個の
パルスがAND回路３１，３２を通して得られる。
なお、第４図は第１図およびび第３図の各部信号
波形を示しているが、ここでは各フイールドの最
初の２ライン分の信号読出し動作を説明するため
に必要な部分のみを示した。
図中３０はパルス発生回路６からのHD（水平同期
パルス）によつてセツトされ、カウンタ３３の出
力によつてリセツトされるRSフリツプフロツプ
から成るゲートパルス発生回路、３１および３２
はシフトレジスタ３４を駆動する駆動パルス
φH1′，φH2′を発生するAND回路である。カウン
タ３３はHDによりリセツトされ、水平転送クロ
ツクの一方φH2をカウントする（Ｎ＋１）個カウ
ンタで、水平転送クロツクφH2の（Ｎ＋１）個目
のパルスをカウントしたときゲートパルス発生回
路３０をリセツトする。この結果、ゲートパルス
発生回路３０の出力は第４図φGTに示すようにな
り、駆動パルスφH1′，φH2′として、水平転送段９
の水平転送クロツクφH1，φH2より（Ｎ＋１）個の
パルスがAND回路３１，３２を通して得られる。
なお、第４図は第１図およびび第３図の各部信号
波形を示しているが、ここでは各フイールドの最
初の２ライン分の信号読出し動作を説明するため
に必要な部分のみを示した。
シフトレジスタ３４は、各フイールド毎にVD
（垂直同期パルス）によつて、初段の出力φ1のみ
が正となるようにイニシヤライズされる。この状
態で第１フイールドの読出しが開始され、水平ブ
ランキング期間内（ここではHDパルス期間の前
半）に発生する第１ライン選択パルスφG1によつ
て、１ライン分の信号電荷が、φ1によつてポテ
ンシヤルウエルの形成されたMIS構造に読込まれ
る。次にシフトレジスタ３４に駆動パルスφH1′，
φH2′が印加されると、正パルスＰは順次φ2，φ3
…とシフトしていき、ポテンシヤルウエルがMIS
構造列中を矢印Ａで示す垂直読出し方向へ移動す
る。各MIS構造は信号転送方向側に拡散領域２ａ
を有しているため、走査パルスが零になつたとき
に、信号電荷は拡散領域２ａに保持されており、
隣接しているMIS構造が走査されたときに、そち
らへ転送される。
（垂直同期パルス）によつて、初段の出力φ1のみ
が正となるようにイニシヤライズされる。この状
態で第１フイールドの読出しが開始され、水平ブ
ランキング期間内（ここではHDパルス期間の前
半）に発生する第１ライン選択パルスφG1によつ
て、１ライン分の信号電荷が、φ1によつてポテ
ンシヤルウエルの形成されたMIS構造に読込まれ
る。次にシフトレジスタ３４に駆動パルスφH1′，
φH2′が印加されると、正パルスＰは順次φ2，φ3
…とシフトしていき、ポテンシヤルウエルがMIS
構造列中を矢印Ａで示す垂直読出し方向へ移動す
る。各MIS構造は信号転送方向側に拡散領域２ａ
を有しているため、走査パルスが零になつたとき
に、信号電荷は拡散領域２ａに保持されており、
隣接しているMIS構造が走査されたときに、そち
らへ転送される。
（Ｎ−１）個目の駆動パルスφH1′，φH2′の印加
によつてMIS構造列の最後の転送電極１０３に正
パルスＰが印加されると、（第４図φN）キヤパシ
タ７ａより成る一時蓄積領域７に信号電荷が運ば
れる。正パルスＰは、続いて印加されるＮ個目の
駆動パルスφH1′，φH2′によつてシフトレジスタ３
４の入力側に帰還されてφ1を正とし次の（Ｎ＋
１）個目の駆動パルスによつてφ2（第４図φ2）に
シフトされる。このとき駆動パルスが停止するの
で、走査パルスφ2の印加されている２番目の読
出しラインのMIS構造２にポテンシヤルウエルを
形成し続ける。
によつてMIS構造列の最後の転送電極１０３に正
パルスＰが印加されると、（第４図φN）キヤパシ
タ７ａより成る一時蓄積領域７に信号電荷が運ば
れる。正パルスＰは、続いて印加されるＮ個目の
駆動パルスφH1′，φH2′によつてシフトレジスタ３
４の入力側に帰還されてφ1を正とし次の（Ｎ＋
１）個目の駆動パルスによつてφ2（第４図φ2）に
シフトされる。このとき駆動パルスが停止するの
で、走査パルスφ2の印加されている２番目の読
出しラインのMIS構造２にポテンシヤルウエルを
形成し続ける。
この状態で、MOSスイツチ８ａのゲート電極
１０４に水平ブランキング期間内（ここではHD
期間の後半）に発生するゲートパルスφGHが印加
されると、信号電荷は、１ライン分同時に、水平
転送段９のCCDのφH2の印加される転送電極下の
拡散領域１０５へ読込まれ、水平走査期間に印加
されるクロツクφH1，φH2によつて順次転送され、
出力端子１０を通して読出され、１ラインの映像
信号が得られる。一方ゲートパルスφGHとほぼ同
じタイミングで、第１フイールドの２ライン目の
ラインゲート３が、ライン選択回路４からの第２
ライン選択パルスφG3によつて開かれ、２ライン
目のフオトダイオード１にフレーム間蓄積されて
いた信号電荷が、正パルスＰの印加によつてポテ
ンシヤルウエルの形成されている対応するMIS構
造へ転送される。そして１ライン目の信号電荷が
水平転送段９を通して読出されている間に走査パ
ルスφ3，φ4…φN-2の印加によつて一時蓄積領域
７のキヤパシタ７ａ列へと転送される。（Ｎ＋１）
個の駆動パルスが印加される２ライン目読出しの
ための垂直走査の終りには、正パルスＰはφ3に
シフトされており、次のラインゲートφG5による
信号読出しを可能とする。一方、第１ライン読出
し時と同様に、第２ライン目の垂直査束によつて
一時蓄積領域に転送された信号電荷は、ゲートパ
ルスφGHによつて水平転送段９に読込まれ、３ラ
イン目の信号電荷が垂直転送されている間に、水
平転送段９を通して読出される。以下同様に、一
つおきのフオトダイオード列から順次信号が対応
するMIS構造２に読出され、各々のMIS構造列を
通して１水平走査期間内に一時蓄積領域７へ高速
転送され、次の１水平走査期間に水平走査期間に
水平転送段９を通して読出され、第１フイールド
分の映像信号が得られる。第２フイールドでは、
ライン選択回路４からのライン選択パルスφG2，
φG4，φG6，……φGoによつて偶数番目のラインゲ
ート３が開き２：１インターレース読出しが行な
われる。前記動作をするライン選択回路４の構成
は特に説明を要しないが、例えばHDに同期して
出力が順次シフトしていくＮ（Ｎ／２）段のシフトレ ジスタ、VDによつて制御され、このシフトレジ
スタの各段の出力を、各フイールド毎に１対のラ
インゲートの異なる一方に加えるための切換回路
から構成することができる。
１０４に水平ブランキング期間内（ここではHD
期間の後半）に発生するゲートパルスφGHが印加
されると、信号電荷は、１ライン分同時に、水平
転送段９のCCDのφH2の印加される転送電極下の
拡散領域１０５へ読込まれ、水平走査期間に印加
されるクロツクφH1，φH2によつて順次転送され、
出力端子１０を通して読出され、１ラインの映像
信号が得られる。一方ゲートパルスφGHとほぼ同
じタイミングで、第１フイールドの２ライン目の
ラインゲート３が、ライン選択回路４からの第２
ライン選択パルスφG3によつて開かれ、２ライン
目のフオトダイオード１にフレーム間蓄積されて
いた信号電荷が、正パルスＰの印加によつてポテ
ンシヤルウエルの形成されている対応するMIS構
造へ転送される。そして１ライン目の信号電荷が
水平転送段９を通して読出されている間に走査パ
ルスφ3，φ4…φN-2の印加によつて一時蓄積領域
７のキヤパシタ７ａ列へと転送される。（Ｎ＋１）
個の駆動パルスが印加される２ライン目読出しの
ための垂直走査の終りには、正パルスＰはφ3に
シフトされており、次のラインゲートφG5による
信号読出しを可能とする。一方、第１ライン読出
し時と同様に、第２ライン目の垂直査束によつて
一時蓄積領域に転送された信号電荷は、ゲートパ
ルスφGHによつて水平転送段９に読込まれ、３ラ
イン目の信号電荷が垂直転送されている間に、水
平転送段９を通して読出される。以下同様に、一
つおきのフオトダイオード列から順次信号が対応
するMIS構造２に読出され、各々のMIS構造列を
通して１水平走査期間内に一時蓄積領域７へ高速
転送され、次の１水平走査期間に水平走査期間に
水平転送段９を通して読出され、第１フイールド
分の映像信号が得られる。第２フイールドでは、
ライン選択回路４からのライン選択パルスφG2，
φG4，φG6，……φGoによつて偶数番目のラインゲ
ート３が開き２：１インターレース読出しが行な
われる。前記動作をするライン選択回路４の構成
は特に説明を要しないが、例えばHDに同期して
出力が順次シフトしていくＮ（Ｎ／２）段のシフトレ ジスタ、VDによつて制御され、このシフトレジ
スタの各段の出力を、各フイールド毎に１対のラ
インゲートの異なる一方に加えるための切換回路
から構成することができる。
本構成によれば、各MIS構造２はＬ対のフオト
ダイオードに対し１個設けられており、インター
ライン・トランスフアー方式の固体撮像装置に比
べ転送電極面積を２倍にすることができ、信号電
荷の垂直転送容量を２倍にすることが可能であ
る。また、垂直転送時に走査パルスが印加される
のは一ライン分、即ちｍ個のMIS構造２の転送電
極であるので、垂直転送クロツクが全ての転送電
極に印加されるインターライン、トランスフアー
方式の固体撮像装置に比べ、走査パルス発生回路
５から見た容量負荷が極めて小さく、垂直転送に
要する電力消費を小さくすることができる。
ダイオードに対し１個設けられており、インター
ライン・トランスフアー方式の固体撮像装置に比
べ転送電極面積を２倍にすることができ、信号電
荷の垂直転送容量を２倍にすることが可能であ
る。また、垂直転送時に走査パルスが印加される
のは一ライン分、即ちｍ個のMIS構造２の転送電
極であるので、垂直転送クロツクが全ての転送電
極に印加されるインターライン、トランスフアー
方式の固体撮像装置に比べ、走査パルス発生回路
５から見た容量負荷が極めて小さく、垂直転送に
要する電力消費を小さくすることができる。
本実施例ではさらに走査パルス発生回路５の駆
動パルスφH1′，φH2′を、水平転送段９の転送クロ
ツクを用いている。本発明においては必ずしも水
平駆動パルス又はそれと同期したパルスを用いる
必要はないが、本実施例ではクロツク源を共通と
することができ利点がある。
動パルスφH1′，φH2′を、水平転送段９の転送クロ
ツクを用いている。本発明においては必ずしも水
平駆動パルス又はそれと同期したパルスを用いる
必要はないが、本実施例ではクロツク源を共通と
することができ利点がある。
信号電荷の垂直転送容量をさらに大きくするた
め、第５図に示すように、２対（４個）あるいは
それ以上のフオトダイオードに対応して１個の
MIS構造２０を設ける構成とすることも可能であ
る。ここで２０ａは第１図２ａに対応する。半導
体基板と反対導電型の不純物拡散領域を示してい
る。本実施例の走査パルス発生回路５０は、第３
図の構成に加えて、シフトレジスタ３４の各出力
の隣接する２つの出力、φ1とφ2，φ3とφ4，……
φN-1とφNを２入力とするOR回路２１を設けた構
成で実現できる。この場合には、駆動パルスの２
周期毎に走査パルスがシフトし、それに伴つて信
号電荷が順次次のMIS構造２０へと転送されてい
く。
め、第５図に示すように、２対（４個）あるいは
それ以上のフオトダイオードに対応して１個の
MIS構造２０を設ける構成とすることも可能であ
る。ここで２０ａは第１図２ａに対応する。半導
体基板と反対導電型の不純物拡散領域を示してい
る。本実施例の走査パルス発生回路５０は、第３
図の構成に加えて、シフトレジスタ３４の各出力
の隣接する２つの出力、φ1とφ2，φ3とφ4，……
φN-1とφNを２入力とするOR回路２１を設けた構
成で実現できる。この場合には、駆動パルスの２
周期毎に走査パルスがシフトし、それに伴つて信
号電荷が順次次のMIS構造２０へと転送されてい
く。
本発明におけるMIS構造列の機能は、連続的に
入力される信号を順次転送するものではなく、所
定の間隔で（水平期間に１度）読込まれる信号電
荷を、所定の時間内（１水平期間内）に転送する
ものである。したがつて、電荷転送の可能な範囲
で水平転送速度以上の高速駆動パルスで信号電荷
を転送してもよいし、また１水平期間に２回ある
いはそれ以上繰返して走査することも可能であ
る。
入力される信号を順次転送するものではなく、所
定の間隔で（水平期間に１度）読込まれる信号電
荷を、所定の時間内（１水平期間内）に転送する
ものである。したがつて、電荷転送の可能な範囲
で水平転送速度以上の高速駆動パルスで信号電荷
を転送してもよいし、また１水平期間に２回ある
いはそれ以上繰返して走査することも可能であ
る。
第６図に水平ブランキング期間の１度の読出し
に対して２回MIS列を循環走査する実施例におけ
る走査パルス発生回路部を示す。図において、６
１は水平転送クロツクφH2をカウントするＮ個カ
ウンタ、６２，６３および６４はモノステーブ
ル・マルチバイブレータ（MM）、６５，６６お
よび６７はOR回路、６８はRSTフリツプフロツ
プ、６９はAND回路、７０はＮ／２段のシフト
レジスタである。RSTフリツプフロツプ６８は
各フイールドにおける最初の選択パルスφG1また
はφG2によつてリセツトされ、HDをトリガ入力と
することによつて、偶数番目のラインが選択され
たときにハイレベルの出力を発生するものでOR
回路６７とともにライン識別回路を構成してい
る。他の構成は、同一番号を付した第３図および
第５図の構成と同一である。本実施例は、第５図
と同様、２対のフオトダイオードに対応して１個
のMIS構造２０が設けられており、Ｎ／２個から
なるMIS構造列を、Ｎ個のパルス列を含む駆動パ
ルスφH1′，φH2′と各フイールドで２ライン毎に発
生する１個ずつのライン送りパルスφH3，φH4によ
つて駆動されるシフトレジスタ７０により走査さ
れるものである。
に対して２回MIS列を循環走査する実施例におけ
る走査パルス発生回路部を示す。図において、６
１は水平転送クロツクφH2をカウントするＮ個カ
ウンタ、６２，６３および６４はモノステーブ
ル・マルチバイブレータ（MM）、６５，６６お
よび６７はOR回路、６８はRSTフリツプフロツ
プ、６９はAND回路、７０はＮ／２段のシフト
レジスタである。RSTフリツプフロツプ６８は
各フイールドにおける最初の選択パルスφG1また
はφG2によつてリセツトされ、HDをトリガ入力と
することによつて、偶数番目のラインが選択され
たときにハイレベルの出力を発生するものでOR
回路６７とともにライン識別回路を構成してい
る。他の構成は、同一番号を付した第３図および
第５図の構成と同一である。本実施例は、第５図
と同様、２対のフオトダイオードに対応して１個
のMIS構造２０が設けられており、Ｎ／２個から
なるMIS構造列を、Ｎ個のパルス列を含む駆動パ
ルスφH1′，φH2′と各フイールドで２ライン毎に発
生する１個ずつのライン送りパルスφH3，φH4によ
つて駆動されるシフトレジスタ７０により走査さ
れるものである。
本実施例において、ゲートパルス発生回路３０
はφH1，φH2がＮ個発生したとき、即ちMIS構造２
０が２回走査され、正パルスＰがシフトレジスタ
７０の元の段に戻つたときに、Ｎ個カウンタ６１
の出力によつてリセツトされ（第７図φGT）これ
によつてφH1′，φH2′の発生が停止する。（第７図
φH1′，φH2′）。この走査が奇数ラインの信号電荷
転送のための走査である場合には、RSTフリツ
プフロツプ６８の出力はローレベルであるので、
AND回路６９の出力は発生せず、同じMIS構造
に次の偶数ライン目の信号電荷が読出される。こ
の走査が偶数ラインの場合には、RSTフリツプ
フロツプ６８の出力がハイレベルであり、AND
回路６９の出力は、ゲートパルス発生回路３０が
Ｎ個カウンタ６１により、リセツトされたときの
反転出力の立上りによつてハイレベルになり、
MM６２と６３をトリガする。MM６２はφH4の
立上りタイミング設定のためのものであり、第７
図φH3，φH4に示すようなライン送りパルスが発生
し、これらはOR回路６５および６６を通してシ
フトレジスタ７０に印加され、正パルスはさらに
１段シフトして、次のラインのMIS構造２０にポ
テンシヤルウエルを形成し、次の奇数ラインの信
号電荷読出しを可能とする。
はφH1，φH2がＮ個発生したとき、即ちMIS構造２
０が２回走査され、正パルスＰがシフトレジスタ
７０の元の段に戻つたときに、Ｎ個カウンタ６１
の出力によつてリセツトされ（第７図φGT）これ
によつてφH1′，φH2′の発生が停止する。（第７図
φH1′，φH2′）。この走査が奇数ラインの信号電荷
転送のための走査である場合には、RSTフリツ
プフロツプ６８の出力はローレベルであるので、
AND回路６９の出力は発生せず、同じMIS構造
に次の偶数ライン目の信号電荷が読出される。こ
の走査が偶数ラインの場合には、RSTフリツプ
フロツプ６８の出力がハイレベルであり、AND
回路６９の出力は、ゲートパルス発生回路３０が
Ｎ個カウンタ６１により、リセツトされたときの
反転出力の立上りによつてハイレベルになり、
MM６２と６３をトリガする。MM６２はφH4の
立上りタイミング設定のためのものであり、第７
図φH3，φH4に示すようなライン送りパルスが発生
し、これらはOR回路６５および６６を通してシ
フトレジスタ７０に印加され、正パルスはさらに
１段シフトして、次のラインのMIS構造２０にポ
テンシヤルウエルを形成し、次の奇数ラインの信
号電荷読出しを可能とする。
本実施例においては、２回の巡回走査を行なう
ため、MIS構造２０の電荷の取残し量を少なくす
ることができる。
ため、MIS構造２０の電荷の取残し量を少なくす
ることができる。
同様に、正パルスＰに続いて、更に１個または
複数個のパルスを走査パルスとしてMIS構造に印
加することによつても電荷の取残し横を少なくす
ることができる。第８図は、正パルスＰに続い
て、MM８１および８２によつて作成したパルス
を、シフトレジスタ３４の帰還入力にOR回路８
３を通して加えることによつて、２個の走査パル
スを発生する走査回路を示している。他の構成は
第３図と同一である。MM８１はVDによつてト
リガされ、所定パルス巾T1の出力を発生する。
MM８２はこの出力によつてパルス巾T2の２個
目の走査パルスを発生する。ここでT1およびT2
は、シフトレジスタ３４の隣接する出力段に連続
してパルスが生じないように設定しなければなら
ない。この第８図の走査パルス発生回路を第１図
実施例に用いることによつて、２回の巡回走査と
同一の効果を得ることができる。また、必要なら
このような複数の走査パルスを複数回循環するよ
うに印加することもできる。
複数個のパルスを走査パルスとしてMIS構造に印
加することによつても電荷の取残し横を少なくす
ることができる。第８図は、正パルスＰに続い
て、MM８１および８２によつて作成したパルス
を、シフトレジスタ３４の帰還入力にOR回路８
３を通して加えることによつて、２個の走査パル
スを発生する走査回路を示している。他の構成は
第３図と同一である。MM８１はVDによつてト
リガされ、所定パルス巾T1の出力を発生する。
MM８２はこの出力によつてパルス巾T2の２個
目の走査パルスを発生する。ここでT1およびT2
は、シフトレジスタ３４の隣接する出力段に連続
してパルスが生じないように設定しなければなら
ない。この第８図の走査パルス発生回路を第１図
実施例に用いることによつて、２回の巡回走査と
同一の効果を得ることができる。また、必要なら
このような複数の走査パルスを複数回循環するよ
うに印加することもできる。
各MIS構造は、フオトダイオード対に対し１個
設ける構成を説明してきたが、フオトダイオード
１個に対し１個設ける構成とすることも可能であ
る。この場合には、ラインゲートを無くし、フオ
トダイオードとMIS構造の転送電極下の半導体基
板間に電位勾配が形成され、フオトダイオードか
らMIS構造への信号電荷の移動が可能なように、
フオトダイオードに相対的に負の電圧をライン選
択パルスとして加える構成が可能となる。また、
MIS構造の半導体基板中に形成された拡散領域を
基板と同一導電型の不純物拡散で形成することが
できるが、この場合には、拡散領域を転逆方向と
反対側に形成する。
設ける構成を説明してきたが、フオトダイオード
１個に対し１個設ける構成とすることも可能であ
る。この場合には、ラインゲートを無くし、フオ
トダイオードとMIS構造の転送電極下の半導体基
板間に電位勾配が形成され、フオトダイオードか
らMIS構造への信号電荷の移動が可能なように、
フオトダイオードに相対的に負の電圧をライン選
択パルスとして加える構成が可能となる。また、
MIS構造の半導体基板中に形成された拡散領域を
基板と同一導電型の不純物拡散で形成することが
できるが、この場合には、拡散領域を転逆方向と
反対側に形成する。
第１図は本発明の一実施例による固体撮像装置
の構成を示すブロツク図、第２図はその要部の概
略構造を示す断面図、第３図は第１図における走
査パルス発生回路の構成を示すブロツク図、第４
図は第１図および第３図中の各部における波形
図、第５図は本発明の他の実施例の固体撮像装置
の要部の構成を示すブロツク図、第６図は本発明
の更に他の実施例の固体撮像装置の走査パルス発
生回路の構成を示すブロツク図、第７図はその各
部の波形図、第８図は本発明の更に他の実施例の
固体撮像装置の走査パルス発生回路のブロツク図
であある。 １……フオトダイオード、２……MIS構造、３
……ラインゲート、４……ライン選択回路、５…
…走査パルス発生回路、６……パルス発生回路、
７……一時蓄積領域、８……ゲート回路部、９…
…水平転送段。
の構成を示すブロツク図、第２図はその要部の概
略構造を示す断面図、第３図は第１図における走
査パルス発生回路の構成を示すブロツク図、第４
図は第１図および第３図中の各部における波形
図、第５図は本発明の他の実施例の固体撮像装置
の要部の構成を示すブロツク図、第６図は本発明
の更に他の実施例の固体撮像装置の走査パルス発
生回路の構成を示すブロツク図、第７図はその各
部の波形図、第８図は本発明の更に他の実施例の
固体撮像装置の走査パルス発生回路のブロツク図
であある。 １……フオトダイオード、２……MIS構造、３
……ラインゲート、４……ライン選択回路、５…
…走査パルス発生回路、６……パルス発生回路、
７……一時蓄積領域、８……ゲート回路部、９…
…水平転送段。
Claims (1)
- 【特許請求の範囲】 １ 入射光量に応じた信号電荷を蓄積する２次元
に配列された感光素子群と、１水平読出しのため
の感光素子列から読出された信号電荷を１水平期
間内に転送する複数の金属−絶縁物−半導体
（MIS）構造列と、前記複数のMIS構造列に前記
信号電荷列を各水平走査毎に順次異なつた感光素
子列より読出する第１のゲート手段と、この読出
し時において、前記MIS構造列の転送電極に単一
もしくは各水平読出しに対応して信号電荷が読出
されるMIS構造の転送電極のみ、もしくはこの転
送電極を含む１つまたは複数のMIS段を備えた、
限定された転送電極のみに走査パルスを印加する
とともに、前記走査パルスを水平走査期間に信号
電荷の転送方向に沿つて隣接する転送電極へも順
次シフトしていく走査手段と、前記複数のMIS構
造列により転送された信号電荷を蓄積する一時蓄
積手段と、水平走査期間に信号読出しを行なう水
平転送手段と、前記一時蓄積手段から前記水平転
送段へ水平ブランキング期間中に信号電荷を転送
する第２のゲート手段とを有することを特徴とす
る固体撮像装置。 ２ 第１のゲート手段が、第１のフイールドにお
いて第１の感光素子群より１フレーム期間蓄積さ
れた信号電荷をMIS構造へ読出す第１のゲート構
造と、第２のフイールドにおいて前記第１の感光
素子群と異なる第２の感光素子群より１フレーム
期間蓄積された信号電荷をMIS構造へ読出す第２
のゲート構造とを含むことを特徴とする特許請求
の範囲第１項記載の固体撮像装置。 ３ それぞれのMIS構造が、第１の感光素子と第
２の感光素子の対に対して１個設けられているこ
とを特徴とする特許請求の範囲第２項記載の固体
撮像装置。 ４ それぞれのMIS構造が、第１の感光素子と第
２の感光素子の対に対して１個設けられているこ
とを特徴とする特許請求の範囲第２項記載の固体
撮像装置。 ５ それぞれのMIS構造が、信号電荷の転送方向
側の半導体基板内に、この基板と反対導電型の不
純物拡散領域を有するものであることを特徴とす
る特許請求の範囲第１項、第２項、第３項または
第４項記載の固体撮像装置。 ６ それぞれのMIS構造が、信号電荷の転送方向
と反対側の半導体基板内に、この基板と同じ導電
型の不純物拡散領域を有するものであることを特
徴とする特許請求の範囲第１項、第２項、第３項
または第４項記載の固体撮像装置。 ７ それぞれのMIS構造が、信号電荷の転送方向
に段差を有する転送電極を有するものであること
を特徴とする特許請求の範囲第１項、第２項、第
３項または第４項記載の固体撮像装置。 ８ 走査手段が、MIS構造を形成する転送電極上
を順次シフトする前記走査パルスを、１水平走査
期間内に、前記MIS構造列を通して複数回巡回す
るよう発生するものであることを特徴とする特許
請求の範囲第１項もしくは第２記載の固体撮像装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57058870A JPS58175374A (ja) | 1982-04-07 | 1982-04-07 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57058870A JPS58175374A (ja) | 1982-04-07 | 1982-04-07 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58175374A JPS58175374A (ja) | 1983-10-14 |
| JPH0451116B2 true JPH0451116B2 (ja) | 1992-08-18 |
Family
ID=13096772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57058870A Granted JPS58175374A (ja) | 1982-04-07 | 1982-04-07 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58175374A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60119182A (ja) * | 1983-11-30 | 1985-06-26 | Mitsubishi Electric Corp | 固体撮像素子 |
| JPS60210079A (ja) * | 1984-02-25 | 1985-10-22 | Shoichi Tanaka | 固体エリアセンサの電荷転送方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4911477A (ja) * | 1972-05-31 | 1974-01-31 | ||
| JPS5475927A (en) * | 1977-11-30 | 1979-06-18 | Toshiba Corp | Area sensor |
-
1982
- 1982-04-07 JP JP57058870A patent/JPS58175374A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4911477A (ja) * | 1972-05-31 | 1974-01-31 | ||
| JPS5475927A (en) * | 1977-11-30 | 1979-06-18 | Toshiba Corp | Area sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58175374A (ja) | 1983-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890005237B1 (ko) | 고체촬상소자 및 그 구동방법 | |
| US5757427A (en) | Image pick-up apparatus having a charge coupled device with multiple electrodes, a buffer layer located below some of the electrodes | |
| US4626916A (en) | Solid state image pickup device | |
| EP0869664B1 (en) | Method for driving a solid state image sensor | |
| EP0621726A1 (en) | Method of and apparatus for solid state imaging device | |
| JPH0451116B2 (ja) | ||
| US6355949B1 (en) | Solid state imaging apparatus with horizontal charge transfer register which can transfer signal charge faster | |
| JP2001060681A (ja) | 固体撮像装置およびその駆動方法 | |
| US7586133B2 (en) | Solid state imaging apparatus and driving method of solid state imaging apparatus | |
| JPH0465586B2 (ja) | ||
| JP2904180B2 (ja) | 電荷転送装置の駆動方法 | |
| JP2739601B2 (ja) | 撮像装置 | |
| JPS61198981A (ja) | 撮像装置 | |
| JPS63234677A (ja) | 電荷結合素子の駆動方法 | |
| JP2768324B2 (ja) | 固体撮像素子とその駆動方法 | |
| JP2753895B2 (ja) | 固体撮像装置 | |
| JPS60210079A (ja) | 固体エリアセンサの電荷転送方法 | |
| JPH06343143A (ja) | 固体撮像素子の駆動方法 | |
| JPS6135750B2 (ja) | ||
| JPS59165452A (ja) | 電荷転送型固体撮像素子 | |
| JPH0433143B2 (ja) | ||
| JPH0560303B2 (ja) | ||
| JPH1188771A (ja) | 固体撮像装置の駆動方法 | |
| JPH0397381A (ja) | 固体撮像装置 | |
| JPH06350920A (ja) | 固体撮像装置 |