JPH0560303B2 - - Google Patents
Info
- Publication number
- JPH0560303B2 JPH0560303B2 JP57227703A JP22770382A JPH0560303B2 JP H0560303 B2 JPH0560303 B2 JP H0560303B2 JP 57227703 A JP57227703 A JP 57227703A JP 22770382 A JP22770382 A JP 22770382A JP H0560303 B2 JPH0560303 B2 JP H0560303B2
- Authority
- JP
- Japan
- Prior art keywords
- ccd shift
- horizontal
- shift register
- signal charges
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000001444 catalytic combustion detection Methods 0.000 description 84
- 238000010586 diagram Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は複数の画素列の画素信号を並列に読出
す固定撮像装置に関する。
す固定撮像装置に関する。
従来のインターライン転送方式CCD（以後IT−
CCDと称す）の一例を第１図を用いて簡単に説
明を行う。
CCDと称す）の一例を第１図を用いて簡単に説
明を行う。
ホトダイオード（以下PDと称す）で形成され
た2N×Ｍ個（例えばＮ＝250、Ｍ＝400）の感光
部（P11，P11′，P12，P12′，P13，…，P1N，P′1N，
P21，P′21，P22，P′22，P23，…，P2N，P′2N，…，
PM1，P′M1，PM2，P′M2，PM3，…，PMN，PMN′）
（以下Pi，P′iで代表する）と、この感光部Pi，
Pi′で光電変換されて蓄積された信号電荷を読出
すための垂直CCDシフトレジスタC1，C2，…CM
が互いに水平方向に交互に配列されている。３は
各感光部Pi，Pi′と垂直CCDシフトレジスタC1，
C2，…，CM間の信号電荷転送を制御するゲート
電極配線を示している。ここでPDは発生した信
号電荷を蓄積する蓄積部でもある。そして垂直
CCDシフトレジスタの信号電荷は、１段毎に水
平CCDシフトレジスタ１に転送され、水平有効
期間において水平CCDシフトレジスタ１内を転
送された後順次出力部２より読出される。
た2N×Ｍ個（例えばＮ＝250、Ｍ＝400）の感光
部（P11，P11′，P12，P12′，P13，…，P1N，P′1N，
P21，P′21，P22，P′22，P23，…，P2N，P′2N，…，
PM1，P′M1，PM2，P′M2，PM3，…，PMN，PMN′）
（以下Pi，P′iで代表する）と、この感光部Pi，
Pi′で光電変換されて蓄積された信号電荷を読出
すための垂直CCDシフトレジスタC1，C2，…CM
が互いに水平方向に交互に配列されている。３は
各感光部Pi，Pi′と垂直CCDシフトレジスタC1，
C2，…，CM間の信号電荷転送を制御するゲート
電極配線を示している。ここでPDは発生した信
号電荷を蓄積する蓄積部でもある。そして垂直
CCDシフトレジスタの信号電荷は、１段毎に水
平CCDシフトレジスタ１に転送され、水平有効
期間において水平CCDシフトレジスタ１内を転
送された後順次出力部２より読出される。
ここで垂直CCDシフトレジスタC1，C2…，CM
における垂直方向の転送段数は感光部Pi，Pi′の
垂直方向画素数の半数のＮ（＝250）である。そし
て通常のテレビジヨン標準方式においては１フレ
ームは２フイールドより構成され、またインタレ
ース走査を行つている。従つてIT−CCDでもこ
れに適合した撮像動作を行つており、先の２フイ
ールドをＡ、Ｂフイールドに分け、Ａフイールド
では垂直方向に連続して設けられた２個のPD
（P11，P′11），（P12，P′12），…，（P1N，P1N′）
，
（P21，P21′），（P22，P22′）…，（P2N，P2N′），
，
（PM1，PM1′），（PM2，PM2′），…，（PMN，PMN′）
で蓄積された信号電荷を合せて読出し、Ｂフイー
ルドでは、垂直方向にＡフイールドを読出した２
個のPD（Pi，Pi′）に対して空間的に垂直方向に
対して180度位相が異なる連続した２個のPD
（P11′，P12），（P12′，P13）…，（P21′，P22），
（P22′，P23），…，（PM1′，PM2），（PM2′，PM3）
，
…で蓄積された信号電荷を合せて読出す。このよ
うな信号電荷読出しモードをフイールド蓄積モー
ドと呼び、この場合、垂直方向においてＡ、Ｂフ
イールドで読出される信号の空間的位相が180度
異なるため、感光領域全域からは2N×Ｍ個（＝
500×400個）のサンプル点が得られる。
における垂直方向の転送段数は感光部Pi，Pi′の
垂直方向画素数の半数のＮ（＝250）である。そし
て通常のテレビジヨン標準方式においては１フレ
ームは２フイールドより構成され、またインタレ
ース走査を行つている。従つてIT−CCDでもこ
れに適合した撮像動作を行つており、先の２フイ
ールドをＡ、Ｂフイールドに分け、Ａフイールド
では垂直方向に連続して設けられた２個のPD
（P11，P′11），（P12，P′12），…，（P1N，P1N′）
，
（P21，P21′），（P22，P22′）…，（P2N，P2N′），
，
（PM1，PM1′），（PM2，PM2′），…，（PMN，PMN′）
で蓄積された信号電荷を合せて読出し、Ｂフイー
ルドでは、垂直方向にＡフイールドを読出した２
個のPD（Pi，Pi′）に対して空間的に垂直方向に
対して180度位相が異なる連続した２個のPD
（P11′，P12），（P12′，P13）…，（P21′，P22），
（P22′，P23），…，（PM1′，PM2），（PM2′，PM3）
，
…で蓄積された信号電荷を合せて読出す。このよ
うな信号電荷読出しモードをフイールド蓄積モー
ドと呼び、この場合、垂直方向においてＡ、Ｂフ
イールドで読出される信号の空間的位相が180度
異なるため、感光領域全域からは2N×Ｍ個（＝
500×400個）のサンプル点が得られる。
このように第１図の構成では、垂直CCDシフ
トレジスタC1，C2，…，CMの垂直方向転送段数
が感光部P2，P′2の垂直方向個数の半数であるた
め、前述したごとく各フイールドにて垂直方向に
連続した２個のPD（P2，P2′）の信号電荷が混じ
合い、このため同一フイールド内で全PD（P2，
P2′）の信号電荷が独立に取り出せない。これに
対して垂直CCDシフトレジスタの垂直方向転送
段数とPD（P2，P2′）の垂直方向個数を同じくし
たIT−CCDは先に我々が提案した構造にて実現
することができる。そのIT−CCDの構成を第２
図に示す。
トレジスタC1，C2，…，CMの垂直方向転送段数
が感光部P2，P′2の垂直方向個数の半数であるた
め、前述したごとく各フイールドにて垂直方向に
連続した２個のPD（P2，P2′）の信号電荷が混じ
合い、このため同一フイールド内で全PD（P2，
P2′）の信号電荷が独立に取り出せない。これに
対して垂直CCDシフトレジスタの垂直方向転送
段数とPD（P2，P2′）の垂直方向個数を同じくし
たIT−CCDは先に我々が提案した構造にて実現
することができる。そのIT−CCDの構成を第２
図に示す。
ホトダイオードPDで形成されたＭ列の感光部
P1，P2，…PMと、同じくＭ列の垂直CCD（C1′，
C2′，…，C′M）が図示の如く交互に配列され、感
光部の各列は（P11，P′11，P12，P′12，P13，…
P1N，P′1N），（P21，P′21，P22，P′22，P23，…，
P2N，P′2N），…，（PM1，P′M1，PM2，P′M2，PM3，
…，PMN，P′MN）の如く2N個のPDが配置されて
おり、また垂直CCDの各々はPDに１対１に対応
して（C11，C′11，C12，C′12，C13，…，C1N，
C′1N），（C21，C′21，C22，C′22，C23，…，C2N，
C′2N），…，（CM1，C′M1，CM2，C′M2，CM3，…，
CMN，C′MN）の如く、2N個の転送段を有する。即
ち、感光部と垂直CCDシフトレジスタが交互に
配列され、かつ垂直CCDシフトレジスタの転送
段数と垂直方向PD数は同数とされる。
P1，P2，…PMと、同じくＭ列の垂直CCD（C1′，
C2′，…，C′M）が図示の如く交互に配列され、感
光部の各列は（P11，P′11，P12，P′12，P13，…
P1N，P′1N），（P21，P′21，P22，P′22，P23，…，
P2N，P′2N），…，（PM1，P′M1，PM2，P′M2，PM3，
…，PMN，P′MN）の如く2N個のPDが配置されて
おり、また垂直CCDの各々はPDに１対１に対応
して（C11，C′11，C12，C′12，C13，…，C1N，
C′1N），（C21，C′21，C22，C′22，C23，…，C2N，
C′2N），…，（CM1，C′M1，CM2，C′M2，CM3，…，
CMN，C′MN）の如く、2N個の転送段を有する。即
ち、感光部と垂直CCDシフトレジスタが交互に
配列され、かつ垂直CCDシフトレジスタの転送
段数と垂直方向PD数は同数とされる。
ところが、このように垂直CCDシフトレジス
タC′1，C′2，…，C′Mの垂直方向の段数とPD（P1，
P2，…，PM）の垂直個数が同じくできても、読
出し手段に問題が残る。現在テレビジヨン標準方
式ではインタレース走査表示を行なつているた
め、例えば我国のNTSC方式ではＡ、Ｂ各フイー
ルド約250本の走査線に対応する情報しか表示さ
れない。従つて、第２図の固体撮像装置を標準方
式に適合させようとすると、(a)水平CCDシフト
レジスタ１において垂直方向に連続した２個の
PD（P1，P2，…，PM）の信号電荷を混合して取
り出すか、(b)一方の１水平列の信号電荷を１水平
走査ブランキング期間内にシリアルに取り出し、
それら信号を1Hメモリに入れた後、残り１水平
列の信号電荷と前記1Hメモリに入れた信号とを
パラレルに水平査走有効期間に出力させなければ
ならない。これら方法のうち、前者では、本来の
目的であるところの全PD（P1，P2，…，PM）の
信号を独立に取り出すことが出来ない。後者では
水平CCDシフトレジスタ１の高速駆動と高速、
広帯域1Hメモリが必要である問題を生ずる。又、
上記のごとく同一フイールド内で全画素の信号電
荷を独立に読出さない通常動作において水平方向
の画素数が増加するとそれに伴ない画素読出し周
波数が増加し、それに対する高速駆動回路を必要
とする。又、第２図にて説明した垂直CCDシフ
トレジスタの垂直方向転送段数とPD（Pi，Pi′）
の垂直方向個数が同じくしたIT−CCDを走査部
とし、該走査部上に光電変換部である光導電膜を
設けた２階建センサーでは光導電膜の画素を市松
状に配置することができる。このセンサでは垂直
方向で隣り合う２水平列画素はそれぞれ水平方向
に空間的に180゜ずれている。従つて、該市松画素
配置２階建てセンサにおいて前記２水平列画素信
号を並列に１水平走査期間1Hに読出し、片方の
信号を水平方向空間的画素配置に対応させて1/2
画素に相当する時間ずられて両水平列信号を加算
してモニタに接続させることによつて水平方向２
倍の解像度の再生画像が得られる。このためにも
全画素の信号電荷をそれぞれ独立に読み出されな
ければならない。又、上記の市松画素配置センサ
を用いてカラー撮像を行う場合でも同様である。
タC′1，C′2，…，C′Mの垂直方向の段数とPD（P1，
P2，…，PM）の垂直個数が同じくできても、読
出し手段に問題が残る。現在テレビジヨン標準方
式ではインタレース走査表示を行なつているた
め、例えば我国のNTSC方式ではＡ、Ｂ各フイー
ルド約250本の走査線に対応する情報しか表示さ
れない。従つて、第２図の固体撮像装置を標準方
式に適合させようとすると、(a)水平CCDシフト
レジスタ１において垂直方向に連続した２個の
PD（P1，P2，…，PM）の信号電荷を混合して取
り出すか、(b)一方の１水平列の信号電荷を１水平
走査ブランキング期間内にシリアルに取り出し、
それら信号を1Hメモリに入れた後、残り１水平
列の信号電荷と前記1Hメモリに入れた信号とを
パラレルに水平査走有効期間に出力させなければ
ならない。これら方法のうち、前者では、本来の
目的であるところの全PD（P1，P2，…，PM）の
信号を独立に取り出すことが出来ない。後者では
水平CCDシフトレジスタ１の高速駆動と高速、
広帯域1Hメモリが必要である問題を生ずる。又、
上記のごとく同一フイールド内で全画素の信号電
荷を独立に読出さない通常動作において水平方向
の画素数が増加するとそれに伴ない画素読出し周
波数が増加し、それに対する高速駆動回路を必要
とする。又、第２図にて説明した垂直CCDシフ
トレジスタの垂直方向転送段数とPD（Pi，Pi′）
の垂直方向個数が同じくしたIT−CCDを走査部
とし、該走査部上に光電変換部である光導電膜を
設けた２階建センサーでは光導電膜の画素を市松
状に配置することができる。このセンサでは垂直
方向で隣り合う２水平列画素はそれぞれ水平方向
に空間的に180゜ずれている。従つて、該市松画素
配置２階建てセンサにおいて前記２水平列画素信
号を並列に１水平走査期間1Hに読出し、片方の
信号を水平方向空間的画素配置に対応させて1/2
画素に相当する時間ずられて両水平列信号を加算
してモニタに接続させることによつて水平方向２
倍の解像度の再生画像が得られる。このためにも
全画素の信号電荷をそれぞれ独立に読み出されな
ければならない。又、上記の市松画素配置センサ
を用いてカラー撮像を行う場合でも同様である。
本発明は上記の点に鑑みなされたもので、二次
元配列された全画素の信号電荷をそれぞれ独立
に、しかも高速駆動や高速回路を用いることなく
読出すことを可能とした固体撮像装置を提供する
ことを目的とする。
元配列された全画素の信号電荷をそれぞれ独立
に、しかも高速駆動や高速回路を用いることなく
読出すことを可能とした固体撮像装置を提供する
ことを目的とする。
本発明においては、垂直CCDシフトレジスタ
の転送段数が感光部の垂直方向配列数と等しい第
２図の構成を基本とし、水平読出し手段として、
第１、第２の少くとも２列の水平CCDシフトレ
ジスタを設ける。これら第１、第２の水平CCD
シフトレジスタは、各段の転送電極が共通であつ
て、両チヤネル間に制御電極が設けられ、かつ感
光部配列から遠い方のチヤネル電位が近い方のそ
れに比べて深く設定されている。そして垂直
CCDシフトレジスタ列から転送される信号電荷
をこれら第１、第２のCCDシフトレジスタに交
互に入力して、第１、第２のCCDシフトレジス
タを並列駆動して読出しを行う。
の転送段数が感光部の垂直方向配列数と等しい第
２図の構成を基本とし、水平読出し手段として、
第１、第２の少くとも２列の水平CCDシフトレ
ジスタを設ける。これら第１、第２の水平CCD
シフトレジスタは、各段の転送電極が共通であつ
て、両チヤネル間に制御電極が設けられ、かつ感
光部配列から遠い方のチヤネル電位が近い方のそ
れに比べて深く設定されている。そして垂直
CCDシフトレジスタ列から転送される信号電荷
をこれら第１、第２のCCDシフトレジスタに交
互に入力して、第１、第２のCCDシフトレジス
タを並列駆動して読出しを行う。
本発明によれば、感光部の全画素信号を、混合
することなくそれぞれ独立に読出すことができ
る。しかも、感光部の２水平列の信号電荷を２個
の水平CCDシフトレジスタで並列に読出すため、
テレビジヨン標準方式に適合させる場合にも水平
CCDシフトレジスタは何ら高速駆動を要せず、
また高速、高帯域の1Hメモリも必要としない。
することなくそれぞれ独立に読出すことができ
る。しかも、感光部の２水平列の信号電荷を２個
の水平CCDシフトレジスタで並列に読出すため、
テレビジヨン標準方式に適合させる場合にも水平
CCDシフトレジスタは何ら高速駆動を要せず、
また高速、高帯域の1Hメモリも必要としない。
以下図面を参照して本発明の実施例を詳細に説
明する。
明する。
第３図は本発明の固体撮像装置の構成説明図で
ある。図中、感光領域については第２図と同じで
あり、感光部P1，P2，…，PMの垂直方向の数と
垂直CCDシフトレジスタC′1，C′2，…，C′Mの垂
直方向の段数が同じである。従つて感光部P11，
P′11，P12，P′12，P13，P21，P′21，P22，P′22，
P23，P1N，P′1N，P2N，P′2N，PM1，P′M1，PM2，
P′M2，PM3，…，PMN，P′MNの蓄積された信号電荷
は同時に隣接の垂直CCDシフトレジスタC11，
C′11，C12，C′12，C13，…，C1N，C′1N，C21，
C′21，C22，C′22，C23，…，C2N，C′2N，…，CM1，
C′M1，CM2，C′M2，CM3，…，CMN，C′MNに転送さ
れることになる。そして本実施例では、第２図と
異なり、図面のように２個の水平CCDシフトレ
ジスタ１1，１2を並列に設ける。これら第１、第
２の水平CCDシフトレジスタ１1，１2の間には、
制御電極４を設け、垂直CCDシフトレジスタC1′，
C2′，…CM′により転送されてきた水平列信号電
荷を、制御電極４によつて制御して第１、第２の
水平CCDシフトレジスタ１1，１2に交互に書込む
ようになつている。
ある。図中、感光領域については第２図と同じで
あり、感光部P1，P2，…，PMの垂直方向の数と
垂直CCDシフトレジスタC′1，C′2，…，C′Mの垂
直方向の段数が同じである。従つて感光部P11，
P′11，P12，P′12，P13，P21，P′21，P22，P′22，
P23，P1N，P′1N，P2N，P′2N，PM1，P′M1，PM2，
P′M2，PM3，…，PMN，P′MNの蓄積された信号電荷
は同時に隣接の垂直CCDシフトレジスタC11，
C′11，C12，C′12，C13，…，C1N，C′1N，C21，
C′21，C22，C′22，C23，…，C2N，C′2N，…，CM1，
C′M1，CM2，C′M2，CM3，…，CMN，C′MNに転送さ
れることになる。そして本実施例では、第２図と
異なり、図面のように２個の水平CCDシフトレ
ジスタ１1，１2を並列に設ける。これら第１、第
２の水平CCDシフトレジスタ１1，１2の間には、
制御電極４を設け、垂直CCDシフトレジスタC1′，
C2′，…CM′により転送されてきた水平列信号電
荷を、制御電極４によつて制御して第１、第２の
水平CCDシフトレジスタ１1，１2に交互に書込む
ようになつている。
第４図に第３図における２水平CCDシフトレ
ジスタ１1，１2の部分の構造を示す。同図ａは該
２水平CCDシフトレジスタ部を上部より見た概
略構成図である。図で点線はCCDチヤネル部を
示す。ここで水平方向チヤネル部は、第１の水平
CCDシフトレジスタ１1のチヤネル部５1と第２の
水平CCDシフトレジスタ１2のチヤネル部５2に分
かれ、これらのチヤネル部５1，５2の間に制御電
極４が設けられている。またこれらチヤネル部５
１，５2上には図に示すように、連続した転送電極
６（６11，６12，６13，６14，６21，６22，６23，
６24，…，）が設けられている。この転送電極６
のうち６14，６24，…は垂直CCDシフトレジスタ
のチヤネル部７1，７2上に延在させて垂直CCDシ
フトレジスタの転送電極８とを接続せしめる。
ジスタ１1，１2の部分の構造を示す。同図ａは該
２水平CCDシフトレジスタ部を上部より見た概
略構成図である。図で点線はCCDチヤネル部を
示す。ここで水平方向チヤネル部は、第１の水平
CCDシフトレジスタ１1のチヤネル部５1と第２の
水平CCDシフトレジスタ１2のチヤネル部５2に分
かれ、これらのチヤネル部５1，５2の間に制御電
極４が設けられている。またこれらチヤネル部５
１，５2上には図に示すように、連続した転送電極
６（６11，６12，６13，６14，６21，６22，６23，
６24，…，）が設けられている。この転送電極６
のうち６14，６24，…は垂直CCDシフトレジスタ
のチヤネル部７1，７2上に延在させて垂直CCDシ
フトレジスタの転送電極８とを接続せしめる。
第４図ａのＡ−A′部の断面構造を同図ｂに示
す。例えばＰ型シリコン基板９上に、前記制御電
極４を境として、垂直CCDシフトレジスタの転
送電極８側に第１の水平CCDシフトレジスタ１1
のチヤネル部５1を形成するn+層１０1を、反対側
に第２の水平CCDシフトレジスタ１2のチヤネル
部５2を形成するn+層１０2を設ける。またＰ型シ
リコン基板９に第１の絶縁層１１を設け、この第
１の絶縁層１１上に前記垂直CCDシフトレジス
タの転送電極８および制御電極４を形成せしめ、
この電極８，４上に第２の絶縁層１２を介して水
平CCDシフトレジスタ１1，１2の転送電極６を形
成している。ここで第２の水平CCDシフトレジ
スタ１2部のn+層１０2の不純物濃度は、第１の水
平CCDシフトレジスタ１1部のn+層１０1より高く
している。これにより前記水平CCD転送電極６14
に高レベル電圧を印加した際、該水平CCD転送
電極６14下のチヤネル電位が図中点線で示される
ように第２のn+層１０2の部分が第１のn+層１０1
の部分より深くなる。このとき、制御電極４下の
チヤネル電位が第１のn+層１０1と第２のn+層１
０2のチヤネル電位間に設定させると、例えば第
１の水平CCDシフトレジスタ１1のn+層１０1下に
移動された信号電荷１３はこれより電位の深い第
２の水平CCDシフトレジスタ１2のn+層１０2下へ
転送される。この様子はｂに示されている。次に
制御電極４を低レベル電圧にすると、ｃ図に示す
ように第２のn+層１０2へ移動された信号電荷１
４は第１のn+層１０1へは戻されない。即ち制御
電極４が低レベル電圧の状態で垂直CCD転送電
極８下のチヤネル７1より次の信号電荷を第１の
n+層１０1へ移動せしめることができる。
す。例えばＰ型シリコン基板９上に、前記制御電
極４を境として、垂直CCDシフトレジスタの転
送電極８側に第１の水平CCDシフトレジスタ１1
のチヤネル部５1を形成するn+層１０1を、反対側
に第２の水平CCDシフトレジスタ１2のチヤネル
部５2を形成するn+層１０2を設ける。またＰ型シ
リコン基板９に第１の絶縁層１１を設け、この第
１の絶縁層１１上に前記垂直CCDシフトレジス
タの転送電極８および制御電極４を形成せしめ、
この電極８，４上に第２の絶縁層１２を介して水
平CCDシフトレジスタ１1，１2の転送電極６を形
成している。ここで第２の水平CCDシフトレジ
スタ１2部のn+層１０2の不純物濃度は、第１の水
平CCDシフトレジスタ１1部のn+層１０1より高く
している。これにより前記水平CCD転送電極６14
に高レベル電圧を印加した際、該水平CCD転送
電極６14下のチヤネル電位が図中点線で示される
ように第２のn+層１０2の部分が第１のn+層１０1
の部分より深くなる。このとき、制御電極４下の
チヤネル電位が第１のn+層１０1と第２のn+層１
０2のチヤネル電位間に設定させると、例えば第
１の水平CCDシフトレジスタ１1のn+層１０1下に
移動された信号電荷１３はこれより電位の深い第
２の水平CCDシフトレジスタ１2のn+層１０2下へ
転送される。この様子はｂに示されている。次に
制御電極４を低レベル電圧にすると、ｃ図に示す
ように第２のn+層１０2へ移動された信号電荷１
４は第１のn+層１０1へは戻されない。即ち制御
電極４が低レベル電圧の状態で垂直CCD転送電
極８下のチヤネル７1より次の信号電荷を第１の
n+層１０1へ移動せしめることができる。
このような構成として、いま、１水平列P′1N，
P′2N，…，P′MNの信号電荷が第１の水平CCDシフ
トレジスタ１1へ転送されたとき、制御電極４に
一定の制御電圧を印加することによつて前記信号
電荷を第２の水平CCDシフトレジスタ１2に転送
する。そして次の水平列P1N，P2N，…，PMNの信
号電荷が第１の水平CCDシフトレジスタ１1へ転
送されてた時、前記第２の水平CCDシフトレジ
スタ１2の信号電荷と混じらないように前記制御
電極に別の制御電圧を印加せしめる。これにより
１水平走査期間のブランキング期間に連続した２
水平列P1N，P2N，…，PMNとP′1N，P′1N，…，
P′MNの信号電荷をそれぞれ前記第１、第２の水平
CCDシフトレジスタ１1，１2に分配して転送する
ことができる。そして第１、第２の水平CCDシ
フトレジスタ１1，１2の共通転送電極６にクロツ
クパルス電圧を印加することにより、２つの出力
部２1，２2より並行して時系列に２水平列P1N，
P2N，…，PMNとP′1N，P′2N，…，P′MNの信号電荷
を１水平走査有効期間に読出すことができる。以
上の動作を順次繰返し行うことによつて、全感光
部の信号電荷をそれぞれ独立に読出すことができ
る。
P′2N，…，P′MNの信号電荷が第１の水平CCDシフ
トレジスタ１1へ転送されたとき、制御電極４に
一定の制御電圧を印加することによつて前記信号
電荷を第２の水平CCDシフトレジスタ１2に転送
する。そして次の水平列P1N，P2N，…，PMNの信
号電荷が第１の水平CCDシフトレジスタ１1へ転
送されてた時、前記第２の水平CCDシフトレジ
スタ１2の信号電荷と混じらないように前記制御
電極に別の制御電圧を印加せしめる。これにより
１水平走査期間のブランキング期間に連続した２
水平列P1N，P2N，…，PMNとP′1N，P′1N，…，
P′MNの信号電荷をそれぞれ前記第１、第２の水平
CCDシフトレジスタ１1，１2に分配して転送する
ことができる。そして第１、第２の水平CCDシ
フトレジスタ１1，１2の共通転送電極６にクロツ
クパルス電圧を印加することにより、２つの出力
部２1，２2より並行して時系列に２水平列P1N，
P2N，…，PMNとP′1N，P′2N，…，P′MNの信号電荷
を１水平走査有効期間に読出すことができる。以
上の動作を順次繰返し行うことによつて、全感光
部の信号電荷をそれぞれ独立に読出すことができ
る。
以上のように本実施例によれば、チヤネル電位
の深を異ならせた２本の水平CCDシフトレジス
タを並設して、垂直CCDシフトレジスタで読出
された信号電荷を第１、第２の水平CCDシフト
レジスタに交互に移して２水平列毎に並列に読出
すことによつて、全画素の信号電荷を混合するこ
となく独立に出力することができる。しかも２水
平列の信号電荷は並列に読出すから、全画素の信
号電荷を同一フイールド内に水平CCDシフトレ
ジスタの高速駆動を要せず、また高速、広帯域の
1Hメモリを用いることなく読出すことができる。
の深を異ならせた２本の水平CCDシフトレジス
タを並設して、垂直CCDシフトレジスタで読出
された信号電荷を第１、第２の水平CCDシフト
レジスタに交互に移して２水平列毎に並列に読出
すことによつて、全画素の信号電荷を混合するこ
となく独立に出力することができる。しかも２水
平列の信号電荷は並列に読出すから、全画素の信
号電荷を同一フイールド内に水平CCDシフトレ
ジスタの高速駆動を要せず、また高速、広帯域の
1Hメモリを用いることなく読出すことができる。
また、感光部を市松状に配列した固体撮像装置
に適用すれば、第１、第２の水平CCDシフトレ
ジスタの出力信号を、一方を僅かに遅延させて加
算する処理を施すことにより、水平方向解像度を
２倍にした再生画像を得ることができる。更に、
この制御電極下以外の部分でチヤネル電位を切り
換えた場合は、制御電極下の部分で転送路の幅が
狭くなり第１のn+層によるチヤネル電位に比べ
制御電極下のチヤネル電位が浅くなり第１の水平
CCDシフトレジスタから第２の水平CCDシフト
レジスタへ転送されない電荷が生じるが、制御電
極下でチヤネル電位を切り換えることにより、第
４図ｂに示す様にこの部分に電位の段差を設ける
ことができ効率よくすべての信号電荷を転送する
ことができる。
に適用すれば、第１、第２の水平CCDシフトレ
ジスタの出力信号を、一方を僅かに遅延させて加
算する処理を施すことにより、水平方向解像度を
２倍にした再生画像を得ることができる。更に、
この制御電極下以外の部分でチヤネル電位を切り
換えた場合は、制御電極下の部分で転送路の幅が
狭くなり第１のn+層によるチヤネル電位に比べ
制御電極下のチヤネル電位が浅くなり第１の水平
CCDシフトレジスタから第２の水平CCDシフト
レジスタへ転送されない電荷が生じるが、制御電
極下でチヤネル電位を切り換えることにより、第
４図ｂに示す様にこの部分に電位の段差を設ける
ことができ効率よくすべての信号電荷を転送する
ことができる。
上記実施例では、第１、第２の水平CCDシフ
トレジスタのチヤネル電位の深さを異ならせる構
造として、第４図ｂに示したようにn+層１０1，
１０2の不純物濃度を異ならせる例を示した。第
５図は同様の目的を達成する別の構造例である。
この例では、n+層１０1，１０2の不純物濃度は同
じとし、それぞれの上の絶縁膜厚を異ならせてい
る。
トレジスタのチヤネル電位の深さを異ならせる構
造として、第４図ｂに示したようにn+層１０1，
１０2の不純物濃度を異ならせる例を示した。第
５図は同様の目的を達成する別の構造例である。
この例では、n+層１０1，１０2の不純物濃度は同
じとし、それぞれの上の絶縁膜厚を異ならせてい
る。
本発明は上記各実施例に限られず、更に種々変
形実施することができる。例えば、感光部を
MOS型とし、読出しレジスタにCCDを用いたい
をゆるCPDにも本発明を適用できる。また従来
のホトダイオードをそのまま蓄積ダイオードとし
て用い、光電変換部としてアモルフアスSi等の光
導電体膜を積層した構造にも本発明を適用でき
る。また実施例では、テレビジヨン標準方式に適
合させたカメラを前提として説明したが、標準方
式に適合させない場合でも本発明は有用である。
その場合、水平CCDシフトレジスタは３本以上
並設してもよい。更に水平CCDシフトレジスタ
は４相駆動でなくてもよい。また、実施例では垂
直CCDシフトレジスタ列がそれぞれ水平CCDシ
フトレジスタのクロツクパルスφ4が印加される
転送段に対向するようにしたが、他のクロツクパ
ルスφ1〜φ3のいずれが印加される転送段に対向
させてもよいし、水平CCDシフトレジスタの１
段に複数の垂直CCDシフトレジスタ列が対向す
る構成であつてもよい。
形実施することができる。例えば、感光部を
MOS型とし、読出しレジスタにCCDを用いたい
をゆるCPDにも本発明を適用できる。また従来
のホトダイオードをそのまま蓄積ダイオードとし
て用い、光電変換部としてアモルフアスSi等の光
導電体膜を積層した構造にも本発明を適用でき
る。また実施例では、テレビジヨン標準方式に適
合させたカメラを前提として説明したが、標準方
式に適合させない場合でも本発明は有用である。
その場合、水平CCDシフトレジスタは３本以上
並設してもよい。更に水平CCDシフトレジスタ
は４相駆動でなくてもよい。また、実施例では垂
直CCDシフトレジスタ列がそれぞれ水平CCDシ
フトレジスタのクロツクパルスφ4が印加される
転送段に対向するようにしたが、他のクロツクパ
ルスφ1〜φ3のいずれが印加される転送段に対向
させてもよいし、水平CCDシフトレジスタの１
段に複数の垂直CCDシフトレジスタ列が対向す
る構成であつてもよい。
第１図および第２図は従来のインタライン転送
方式CCD撮像装置の構成例を示す図、第３図は
本発明の一実施例のインタライン転送方式CCD
撮像装置の構成を示す図、第４図ａ〜ｃはその水
平CCDシフトレジスタ部の具体的構造およびチ
ヤネル電位分布を示す図、第５図は他の実施例の
水平CCDシフトレジスタ部の構造を示す図であ
る。 P1，P2，…，PM……感光部、C′1，C′2，…，
CM′……垂直CCDシフトレジスタ、１1，１2……
水平CCDシフトレジスタ、２1，２2……出力部、
３……ゲート電極配線、４……制御電極、５1，
５2……チヤネル部、６（６11，６12，６13，６14，
６14a，６14b，６21，６22，６23，６24，６24a，６2
４ｂ，…）……転送電極、７１，７2……チヤネル
部、８……転送電極、９……ｐ型Si基板、１０1，
１０2……n+層、１１，１２……絶縁層、１３，
１４，１５……信号電荷。
方式CCD撮像装置の構成例を示す図、第３図は
本発明の一実施例のインタライン転送方式CCD
撮像装置の構成を示す図、第４図ａ〜ｃはその水
平CCDシフトレジスタ部の具体的構造およびチ
ヤネル電位分布を示す図、第５図は他の実施例の
水平CCDシフトレジスタ部の構造を示す図であ
る。 P1，P2，…，PM……感光部、C′1，C′2，…，
CM′……垂直CCDシフトレジスタ、１1，１2……
水平CCDシフトレジスタ、２1，２2……出力部、
３……ゲート電極配線、４……制御電極、５1，
５2……チヤネル部、６（６11，６12，６13，６14，
６14a，６14b，６21，６22，６23，６24，６24a，６2
４ｂ，…）……転送電極、７１，７2……チヤネル
部、８……転送電極、９……ｐ型Si基板、１０1，
１０2……n+層、１１，１２……絶縁層、１３，
１４，１５……信号電荷。
Claims (1)
- １ 半導体基板に、二次元配列された感光部と、
各感光部配列にそれぞれ隣接して設けられ同感光
部で光電変換されて蓄積された信号電荷を読出す
垂直CCDシフトレジスタ列と、この垂直CCDシ
フトレジスタ列により転送された信号電荷を並列
−直列変換して読出す水平読出し手段とを集積し
て構成される固体撮像装置において、前記水平読
出し手段として、第１、第２の少なくとも２列の
水平CCDシフトレジスタを有し、第１、第２の
水平CCDシフトレジスタは、各段の転送電極が
共通であつて両チヤネル間に制御電極が設けら
れ、かつ前記感光部配列から遠い方のチヤネル電
位が近い方のそれに比べて深く設定され、このチ
ヤネル電位の設定は前記制御電極下で切り換えら
れており前記垂直CCDシフトレジスタ列の奇数
水平ライン、偶数水平ライン毎の信号電荷を前記
第１、第２の水平CCDシフトレジスタにそれぞ
れ入力して第１、第２の水平CCDシフトレジス
タを並列駆動して読出すようにしたことを特徴と
する固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57227703A JPS59122180A (ja) | 1982-12-28 | 1982-12-28 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57227703A JPS59122180A (ja) | 1982-12-28 | 1982-12-28 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59122180A JPS59122180A (ja) | 1984-07-14 |
| JPH0560303B2 true JPH0560303B2 (ja) | 1993-09-02 |
Family
ID=16865021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57227703A Granted JPS59122180A (ja) | 1982-12-28 | 1982-12-28 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59122180A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1788629A1 (en) | 2005-11-21 | 2007-05-23 | Paul Scherrer Institut | A readout chip for single photon counting |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS504948A (ja) * | 1973-05-16 | 1975-01-20 | ||
| JPS5143632A (en) * | 1974-10-11 | 1976-04-14 | Matsushita Electric Ind Co Ltd | 2 jigenjohoyomidashisochi |
| JPS57181274A (en) * | 1981-04-30 | 1982-11-08 | Sony Corp | Solid-state image pickup element |
| JPS58111491A (ja) * | 1981-12-25 | 1983-07-02 | Nippon Kogaku Kk <Nikon> | 固体撮像装置 |
| JPS58119278A (ja) * | 1982-01-08 | 1983-07-15 | Nippon Kogaku Kk <Nikon> | 固体撮像装置 |
| JPS5954383A (ja) * | 1982-09-22 | 1984-03-29 | Hitachi Ltd | 固体撮像装置の駆動方法 |
-
1982
- 1982-12-28 JP JP57227703A patent/JPS59122180A/ja active Granted
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS504948A (ja) * | 1973-05-16 | 1975-01-20 | ||
| JPS5143632A (en) * | 1974-10-11 | 1976-04-14 | Matsushita Electric Ind Co Ltd | 2 jigenjohoyomidashisochi |
| JPS57181274A (en) * | 1981-04-30 | 1982-11-08 | Sony Corp | Solid-state image pickup element |
| JPS58111491A (ja) * | 1981-12-25 | 1983-07-02 | Nippon Kogaku Kk <Nikon> | 固体撮像装置 |
| JPS58119278A (ja) * | 1982-01-08 | 1983-07-15 | Nippon Kogaku Kk <Nikon> | 固体撮像装置 |
| JPS5954383A (ja) * | 1982-09-22 | 1984-03-29 | Hitachi Ltd | 固体撮像装置の駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59122180A (ja) | 1984-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4559550A (en) | CCD Type solid-state imaging device | |
| JP4428235B2 (ja) | 固体撮像素子、固体撮像素子の駆動方法、撮像方法および撮像装置 | |
| US4598321A (en) | CCD imagers with registers partitioned for simultaneous charge transfers in opposing directions | |
| EP0346102A2 (en) | Solid state image sensing device | |
| JP3906496B2 (ja) | 固体撮像装置およびその駆動方法、並びにカメラ | |
| US6885399B1 (en) | Solid state imaging device configured to add separated signal charges | |
| US4758895A (en) | Storage registers with charge packet accumulation capability, as for solid-state imagers | |
| JPH06121238A (ja) | Ｃｃｄ映像素子 | |
| JP2905806B2 (ja) | カラー線形電荷結合素子 | |
| US4675887A (en) | Solid state imaging device and method with row-by-row charge transfer | |
| US20060164532A1 (en) | Solid state imaging apparatus and driving method for the solid stateimaging apparatus | |
| US20070291150A1 (en) | Solid-state image pickup device having an accumulation gate for reading out, accumulating, and allocating signal charges | |
| JPS588631B2 (ja) | ２ ジゲンジヨウホウヨミダシソウチ | |
| JP2006014075A (ja) | 固体撮像装置とその駆動方法およびそれらを備えたカメラ | |
| JPS5838026B2 (ja) | 色彩信号発生装置 | |
| JP3509184B2 (ja) | 固体撮像装置の駆動方法 | |
| JPH0560303B2 (ja) | ||
| JP3750221B2 (ja) | 固体撮像装置 | |
| JPH0514816A (ja) | 固体撮像装置およびその駆動方法 | |
| JPH0360226B2 (ja) | ||
| US6355949B1 (en) | Solid state imaging apparatus with horizontal charge transfer register which can transfer signal charge faster | |
| JP2978018B2 (ja) | 固体撮像装置とその駆動方法 | |
| JPS59172888A (ja) | 固体撮像装置 | |
| JP2768324B2 (ja) | 固体撮像素子とその駆動方法 | |
| JPH0433143B2 (ja) |