JP3750221B2 - 固体撮像装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、撮影画像を構成する全エリア内の画素データを適宜間引いて出力することができるＣＣＤ(Charge Coupled Device) 型等の固体撮像装置に関する。
【０００２】
【従来の技術】
図１０は、従来のインタライン転送方式のＣＣＤ型固体撮像装置の概略構成を示すブロック図である。
このＣＣＤ型固体撮像装置（ＣＣＤイメージャ）は、撮像部１００、水平ＣＣＤ１１０、出力部１２０から構成されている。
撮像部１００は、光電変換を行なうフォトダイオード１０１、読出ゲート１０２及び垂直ＣＣＤ１０３からなるユニット（単位）セル１０４を、平面マトリックス状に多数配置させて構成されている。ここで、フォトダイオード１０１内の符号Ｒ1,Ｒ3,…、Ｇ2,Ｇ4,…, Ｇn 、Ｂ2,Ｂ4,…, Ｂn は、その上方に形成された色フィルタアレイの配列を示し、Ｒはレッド，Ｇはグリーン，Ｂはブルーである。この図示例の色フィルタアレイは、いわゆるベイヤ配列と称され、Ｇが市松模様でＲとＢが線順次の色配列となっている。
【０００３】
ところで、現行のＮＴＳＣ規格のテレビにおける走査方式では、１秒間に送ることができる画面数（以下、フレームレートという）が周波数帯幅の制限から３０程度に制限され、１画面（フレーム）を２フィールドに分けて飛び越し走査し、３０枚の画面を見かけ上６０枚に分けて伝送することにより、周波数帯幅を上げることなく画面のちらつきを防止している。
【０００４】
これに対応して、インタライン転送方式のＣＣＤイメージャが１／６０秒で完成した１画面分の信号電荷（全画素からでなくても可）を出力することができる電荷蓄積モードとしては、画素混合を行なわないフレーム蓄積モードと、画素混合を行なうフィールド蓄積モードとに大別される。
【０００５】
フレーム蓄積モードによる画像読出し方式では、１フレームの画像情報を出力するに際し、最初の１／６０秒（第１フィールド期間）で奇数行の信号電荷が読み出され、次の１／６０秒（第２フィールド期間）で残りの偶数行の信号電荷が読み出される。
この方式は、静止画像に対しては画素数で決まる限界解像度が得られるものの、蓄積時間が長く、素早く動く被写体に対しては光電変換時と信号電荷の読出し時に時間的なズレがあるために、一種の残像現象を生じて動画像に対して必ずしも高い解像度が得られないといった欠点がある。
【０００６】
この欠点を解消するために、フィールド蓄積モードによる画像読出し方式では、第１フィールド期間は隣り合った走査線を２本ずつ組み合わせて信号電荷を加算して読み出し、次の第２フィールド期間は１本ずれた走査線の組み合わせにおいて同様に信号電荷を加算して読み出す。
この方式は、両フィールド期間とも全画素の信号電荷が読み出されるので蓄積時間が短く時間的なズレも小さいので、動画像に対する解像度が向上するものの、走査線２本で読み出すので垂直解像度が低下するといった欠点がある。
【０００７】
すなわち、この２つの読出し方式は、静止画などの垂直解像度と、動画解像度とについて、トレードオフ(trade off) の関係にある。
【０００８】
近年、動画及び静止画双方に高解像なデータを出力できるＣＣＤイメージャの開発要求が高まってきており、例えばＶＧＡ(Video Grafic Array)フォーマットのＣＣＤイメージャとして、上記２方式の欠点を有しない全画素読出し方式が採用され、垂直有効ライン数：４８５の全画素を１／３０秒で順次出力するようにしたものが開発されている。
【０００９】
この全画素読出し方式のＣＣＤイメージャの動作を、図１０を用いて説明すると、各フォトダイオード１０１で光電変換により発生した電荷を一定期間蓄えた後、その蓄積後の信号電荷を垂直帰線期間に、転送ゲート１０２を開くことにより、全てのフォトダイオード１０１から信号電荷を一斉に垂直ＣＣＤ１０３に掃き出す。
垂直ＣＣＤ１０３には、３相の垂直駆動パルスが印加され、この垂直駆動周波数に応じて電荷を順次下方に移動させ、水平ＣＣＤ１１０に送る。
この水平ＣＣＤ１１０には、例えば２相の水平駆動パルスがＣＲＴモニタといった表示装置の水平走査タイミングに同期して印加され、この水平駆動周波数に応じて全画素の電荷が順次出力部１２０で増幅された後、外部に出力される。
【００１０】
このＣＣＤイメージャでは、垂直ＣＣＤ１０３に３相駆動方式を採用して全画素の信号電荷を一斉に垂直ＣＣＤ１０３に読み出し、１／３０秒かけて１フレーム分の完全な画像を画素混合を行なわずに順次読み出すことから、垂直解像度が高く、光電変換時と信号電荷の読出し時との時間的なズレが小さいことから、動画及び静止画双方とも解像感の高い鮮明な画像を得ることが可能である。
【００１１】
【発明が解決しようとする課題】
しかし、上記ＣＣＤイメージャに例示される従来の全画素読出し方式の固体撮像装置では、前記したようにフレームレートが３０程度に制限されていることから、その出力データをＮＴＳＣ規格の表示装置にそのまま入力できないといった課題があった。
すなわち、この方式では１フレームが１／３０秒程度で出力されるので、１／６０秒ごとに画像表示させる現行の表示装置では、その上半分又は下半分の画像しか表示できない。
したがって、このような固体撮像装置からの出力データを画像表示させようとすると、このデータを一旦外部のメモリに取り込み、インターレス変換して表示装置に入力させることが必要なことから、このような処理を短時間に行なうためのハード的な負担はかなり大きなものであった。
【００１２】
一方、この問題を回避するための方策として、単純にフレームレートを２倍にすることも考えられる。
従来の固体撮像装置で、その出力データのフレームレートを倍増しようとすると、水平駆動周波数を現行の２倍にすることでしか対応できない。
ところが、水平駆動周波数を現行の２倍に上げようとすると、このためだけに高い周波数の駆動パルスを生成しなければならず、また表示装置側の水平走査タイミングとの同期がとりずらい点が問題となる。そもそもＣＴＳＣ規格では、周波数帯域幅を上げずに画面のちらつきを無くすためにインターレスの走査方式が採用されていることを勘案すると、この周波数を上げる方法は、表示装置との整合性が悪くなりフレームレートをかせぐ方法として得策でない。
また、仮に高い周波数生成や整合性の問題が解決されたとして、水平駆動周波数を２倍にしたからといって、水平走査の単位時間である、いわゆる１Ｈの期間が半分になったに過ぎず、外部のメモリ処理が必要なことに何ら変わりはない。
【００１３】
本発明は、このような実情に鑑みてなされ、出力データを表示装置に入力する前に外部でのメモリ処理等が不要で、駆動周波数を上げずにフレームレートを適宜変更できる全画素読出し方式の固体撮像素子を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明に係る固体撮像装置は、マトリックス状に配列された受光部と、受光部で発生した電荷を列方向に転送する垂直転送部と、垂直転送部から送られてきた電荷を行方向に転送する水平転送部と、を有する固体撮像装置であって、前記垂直転送部と前記水平転送部との接続箇所付近に、前記垂直転送部から送られてきた電荷を印加される制御信号に応じて選択的に掃き捨てる電荷掃捨て部が設けられ、前記電荷掃捨て部は、前記制御信号が印加される制御電極と、制御電極の下方の半導体基板に形成され、前記制御信号に応じて障壁電位の大きさが変化し、前記垂直転送部から電荷を前記不純物領域に導くときに前記垂直転送部に対する障壁電位を下げる電位障壁領域と、前記制御電極と電気的に接続されて、印加される制御信号に応じて垂直転送部に対する電位が制御されることにより、垂直転送部から電荷が導かれて掃き捨てられる不純物領域とを有する。
【００１５】
垂直転送部と水平転送部との接続箇所付近には、垂直転送部からの電荷出力タイミングを制御し、或いは規則正しい画素配列の中心側に対する配列端側のパターン的な誤差を低減するといった目的で、受光部を有しない疑似画素が設けられていることも多い。本発明における不純物領域を、この疑似画素内に形成させると、配置スペースの増大がなく好ましい。
【００１７】
不純物領域に掃き捨てられた電荷は、基板側に排出するようにしてもよいが、好ましくは、不純物領域を制御電極と電気的に接続させ、この制御電極を介して排出させるとよい。
【００１８】
制御電極は、電位障壁領域の障壁電位を制御するほかに、不純物領域の拡散電位をも制御することから、電荷の掃捨て制御が容易である。
【００１９】
一方、不純物領域による電荷の掃き捨てを行単位で確実に行なうためには、制御信号を垂直転送部の転送タイミングに同期したパルス列から構成させ、また、垂直転送部ごとに電荷を掃き捨てる不純物領域部を設けて、その制御信号すべてを同期させるとよい。
【００２０】
【発明の実施の形態】
以下、本発明に係わる固体撮像装置を、図面を参照にしながら詳細に説明する。
ここでは、垂直有効画素４８５ラインをもち、１ラインを出力するのに６３．５μｓｅｃを要する全画素読出し方式のＣＣＤ型固体撮像装置（ＣＣＤイメージャ）で、色配列はＧが市松模様でＲとＢが線順次のものを例として、本発明を説明する。
【００２１】
図１は、本実施形態に係わる全画素読出し方式のＣＣＤイメージャの概略構成を示すブロック図である。
このＣＣＤイメージャは、撮像部２、水平転送部（水平ＣＣＤ４）、出力部６から構成されている。
撮像部２は、光電変換を行なう受光部（フォトダイオード８）、読出ゲート１０及び垂直転送部（垂直ＣＣＤ１２）からなるユニットセル１４（本発明では、このユニットセルを“画素”と定義する）と、平面マトリックス状に多数配置させて構成されている。
ここで、垂直方向のユニットセル１４の個数（ライン数）は４８５である。また、フォトダイオード８内の符号Ｒ1,Ｒ3,…、Ｇ2,Ｇ4,…, Ｇn 、Ｂ2,Ｂ4,…, Ｂn は、その上方に形成された色フィルタアレイの色配列を示し、Ｒはレッド，Ｇはグリーン，Ｂはブルーである。この図示例の色フィルタアレイは、いわゆるベイヤ配列と称され、Ｇが市松模様でＲとＢが線順次の色配列となっている。
【００２２】
水平ＣＣＤ４及び垂直ＣＣＤ１２は、特に図示しないが、半導体基板内の表面側に不純物が導入されて形成されたマイノリティ・キャリアの電位井戸と、絶縁膜を介して基板上に繰返し分離して形成された複数の電極層（以下、この複数の電極層を“転送電極”と総称する）とから構成されている。これらＣＣＤ４，１２は、その転送電極に対し転送クロック信号が周期的に２相或いは３相にずらして印加され、これにより電位井戸内の電荷が転送クロック信号の位相ズレ方向に転送される、いわゆるシフトレジスタとして機能する。
【００２３】
このユニットセル１４配列の最下端、即ち垂直ＣＣＤ１２と水平ＣＣＤ４との各接続箇所には、垂直ＣＣＤ１２内を転送されてきた電荷を、印加される制御信号に応じて選択的に掃き捨てる本発明の電荷掃捨て部１６が設けられている。
【００２４】
ところで、通常、この両ＣＣＤ１２，４の接続箇所付近には、垂直ＣＣＤ１２からの電荷出力タイミングを制御し、或いは規則正しい画素配列の中心側に対する配列端側のパターン的な誤差を低減するといった目的で、受光部を有しない疑似画素が設けられていることが多い。
本実施形態では、この疑似画素の領域内に電荷掃捨て部１６が形成されている。疑似画素では、垂直ＣＣＤ１２からの電荷出力タイミングを制御する電極が設けられていることもあるが、その下の通常画素で受光部に相当する半導体基板部分は、例えばチャネルストップ用の不純物領域が幅広く形成されているにすぎない。本実施形態では、その半導体基板部分を利用して電荷掃捨て部１６を配置させ、これによってチップ面積の増大を抑えている。
【００２５】
図２には、図１のＡ部を拡大して示し、図３には図２のII−II線に沿った断面を示す。
図２中、符号１２ａで示す縦長の帯は、垂直ＣＣＤ１２の垂直転送チャネルを示し、この垂直転送チャネル１２ａ下端に接し符号４ａで示す横長の帯は、水平ＣＣＤ４の水平転送チャネルを示している。
図２に示すように、図の上方側から第１垂直転送クロック信号φＶ1,第３垂直転送クロック信号φＶ2,第２垂直転送クロック信号φＶ2 がそれぞれ印加され、隣接する電極と上面視で所定幅だけ重ねられた３つの電極Ｖ1,Ｖ3,Ｖ2 が、垂直ＣＣＤ１２の転送電極として、その各垂直転送チャネル１２ａを横切るように設けられている。
各電極Ｖ1,Ｖ3,Ｖ2 の材質は、特に限定されず、例えばアルミニウム（Ａｌ）層等でもよいが、本実施形態ではＡｌ層は遮光用として用い、この転送電極は３層ポリシリコン構造としている。すなわち、第１の電極Ｖ1 は第１ポリシリコン層（１ＰＳ）から構成され、第３の電極Ｖ3 は第３ポリシリコン層（３ＰＳ）から構成され、第２の電極Ｖ2 は第２ポリシリコン層（２ＰＳ）から構成されている。
【００２６】
図を簡略化するため特に図示しないが、垂直転送チャネル１２ａに挟まれた半導体基板には、先に説明した受光部（フォトダイオード８）と読出ゲート１０とが形成されている。読出ゲート１０は、例えば、図示せぬ読出ゲート電極の印加電圧に応じて、その障壁電位の高さが変化する電位障壁層等から構成される。
なお、この図２に現れない更に上方側も、同様に、電極Ｖ1,Ｖ3,Ｖ2 がこの順で繰り返し配線され、垂直転送チャネル１２ａの間隔内にフォトダイオード８と読出ゲート１０が形成されて、各画素が構成されている。また、各画素内で、フォトダイオード８周囲に形成されるチャネルストップ用の不純物領域は、図２では簡略化のため省略してある。
【００２７】
つぎに、図１の電荷掃捨て部１６が形成された画素領域（疑似画素領域）の構成を、図３の断面図をも参照しながら説明する。
図３に示すように、ｎ型の半導体基板１８の表面側にｐ型のウェル２０が形成され、このｐ型ウェル２０内には、高濃度のｐ型不純物が導入されたチャネルストップ用の不純物領域２２がｎ型の基板領域に達するまで深く形成され、これが所定間隔をおいて繰り返し配置されている。
そして、このチャネルストップ用の不純物領域２２の間隔内には、ｎ型の不純物が導入された上記垂直転送チャネル１２ａと、ｐ型の不純物が導入された電位障壁領域２４と、ｎ型の不純物が高濃度に導入された不純物領域（電荷掃捨ドレイン２６）とが、この順で配置されている。
【００２８】
このような配置パターンで各種不純物領域２２，１２ａ，２４，２６が繰り返し形成された半導体基板１８上には、図２に示すように、図の上方側から第１垂直転送クロック信号φ1,第３垂直転送クロック信号φ3,第２垂直転送クロック信号φ2 がそれぞれ印加され、隣接する電極と上面視で所定幅だけ重ねられた３つの電極２８，３０，３２が、絶縁膜を介して積層されている。
また、この転送電極２８，３０，３２上には、絶縁膜を介して積層された制御電極３４が、疑似画素領域のほぼ全体に広く配線されている。
【００２９】
本実施形態では、この制御電極３４を、第３ポリシリコン層（３ＰＳ）から構成させている。制御電極３４にＡｌ層を用いてもよく、その場合は２層目のＡｌ層で遮光を行なうことになるが、遮光層は出来るだけ下層側に位置させ光の受光部への回り込みを防止したいとの要請から、ここではＡｌ層を遮光用としてだけ用いることとした。
また、この制御電極３４に３ＰＳを割り当てたので、３ＰＳが転送電極として使えないことから、この疑似画素領域における転送電極２８，３０，３２は、それぞれ１ＰＳ，２ＰＳ，１ＰＳで構成させてある。
なお、この図示例における１ＰＳで構成された転送電極２８，３２は、転送電極３０との重ね幅を確保しながら電荷掃捨ドレイン２６への転送クロック信号による影響を低減するため、両電極２８，３２の向き合った縁側が上面視で矩形波状に形成されている。
【００３０】
図３の断面では、半導体基板１８のチャネルストップ用不純物領域２２および垂直転送チャネル１２ａ上に絶縁膜を介して積層された転送電極３０（２ＰＳ）と、転送電極３０上に絶縁膜３６を介して積層された制御電極３４（３ＰＳ）とが現れている。
この絶縁膜３６は、電位障壁領域２４上から各電荷掃捨ドレイン２６上に延設され、各電荷掃捨ドレイン２６上にコンタクト孔３６ａがそれぞれ開口され、このコンタクト孔３６ａを介して制御電極３４が各電荷掃捨ドレイン２６に接続されている。
【００３１】
図２に示すように、転送電極３２には３ＰＳからなる次の電極３８が所定幅で重ねられ、更に、この電極３８に対し、１ＰＳからなる電極４０が所定幅で重ねられている。
【００３２】
水平ＣＣＤ４の水平転送チャネル４ａ上には、それぞれ２ＰＳ，３ＰＳで構成される水平転送電極Ｈ2,Ｈ3 が、その水平転送チャネル４ａ方向に隣接する電極と上面視で所定幅だけ重ねながら、交互に繰り返し配置されている。
互いに離間した各水平転送電極Ｈ2 には、第１水平転送クロック信号φＨ1 と第２水平転送クロック信号φＨ2 とが交互に印加される。同様に、互いに離間した各水平転送電極Ｈ3 には、第１水平転送クロック信号φＨ1 と第２水平転送クロック信号φＨ2 とが交互に印加される。
また、全ての水平転送電極Ｈ2,Ｈ3 は、上記した電極４０と上面視で所定幅だけ重ねられている。
【００３３】
つぎに、このように構成されたＣＣＤイメージャの電荷読出し動作について、図４〜９をも参照しながら説明する。
図１に示すように、色フィルタアレイとしてＧが市松模様でＲとＢが線順次のものを用いた場合、カラー配列の最小繰返し単位はＧが２画素でＲとＢが１画素づつの計４画素構成となり、これが２ラインに及ぶので、ここでは、電荷読出しと掃き捨てを２ラインづつ繰り返す場合を例として説明する。
【００３４】
図４〜６には電荷が掃き捨てられない場合を示し、図４が垂直転送クロック信号および制御信号のタイミングチャート、図５が垂直ＣＣＤによる電位井戸と電荷の推移を示す図、図６は図３の断面におけるポテンシャルイメージ図である。図１の各フォトダイオード８で光電変換により発生した電荷を一定期間蓄えた後、その蓄積後の信号電荷を垂直帰線期間に、転送ゲート１０を開くことにより、全てのフォトダイオード８から信号電荷を一斉に垂直ＣＣＤ１２に掃き出す。
【００３５】
垂直ＣＣＤ１２には、図４に示す３相の垂直転送クロック信号φＶ1,φＶ2,φＶ3 が印加され、この垂直駆動周波数に応じて信号電荷（本実施形態ではマイノリティキャリアである電子）を順次下方に移動させる。
すなわち、信号電荷（電子）に対しては、電極に高い電圧（例えば、０Ｖ）を印加した時にその直下に深い電位井戸が形成され、低い電圧（例えば、−６．５Ｖ）印加時に電位井戸が浅くなる。電極下の電位井戸が深い場合をＯＮで浅い場合をＯＦＦとすると、この３相パルス駆動の場合は、図５に示すように、１電極ＯＮと２電極ＯＮとの繰り返しで信号電荷が順次転送される。
【００３６】
図６は、図５の“ｔ5 ”の場合、即ち図３の断面において転送電極３０にのみに高い電圧（０Ｖ）が印加されたときの垂直転送チャネル周囲の電位を模式的に示したものである。
このとき、制御電極３４には低い電位で維持されているので、電荷掃捨ドレイイン２６の電位が垂直転送チャネル１２ａよりも高く、また、両者間に更に高い電位の電位障壁領域２４が介在しているので、垂直転送チャネル１２ａ内の電荷は横方向には移動できず、これに沿って移動する。したがって、図５に示すように、従来と同様に信号電荷が次の“ｔ6 ”を経て、電極３８，４０の支配下に送られた後、図１の水平ＣＣＤ４に転送される。
つぎの２パルス目も同様である。
【００３７】
この水平ＣＣＤ４には、図２に示すように、２相の水平転送クロック信号φＨ1,φＨ2 が、例えばＣＲＴモニタといった表示装置の水平走査タイミングに同期して印加され、この水平駆動周波数に応じて画素２ライン分の信号電荷が順次出力部６に送られ、ここでで増幅された後に外部へ出力される。
【００３８】
図７，８，９は、電荷が掃き捨てられる次の画素２ライン分について、それぞれタイミングチャート、電位井戸と電荷の推移を示す図、ポテンシャルイメージ図を示す。
この場合も、転送電極Ｖ1,Ｖ2,Ｖ3 の印加電圧に応じて、１電極ＯＮと２電極ＯＮとの繰り返しで信号電荷が順次転送されるが、この転送電極Ｖ1,Ｖ2,Ｖ3 の支配下から信号電荷が脱したとき、即ち最後の電極Ｖ2 がＯＮからＯＦＦとなったときに、いままで低い電圧（例えば、０Ｖ）であった制御電極３４に高い電圧（例えば、１５Ｖ）が印加される。
これにより、図９に示すように、電荷掃捨ドレイン２６の電位井戸（拡散電位）が垂直転送チャネル１２ａより深くなるとともに、その中間値といった所定電位に電位障壁領域２４の障壁電位が低下する。この電位障壁領域２４の電位低下量は、制御信号による所定の印加電圧に対する電位障壁領域２４の濃度および絶縁膜３６の厚さ等により決まる。
【００３９】
そして、図８で時間が“ｔ3 ”から“ｔ4 ”に推移すると、電極３０がＯＮとなってその直下で、図９の垂直転送チャネル１２ａ部分に電荷が移動する。しかし、このときは既に電位分布が図６から図９に変化していることから、電荷はこのチャネル部分に溜まることができず、移動した先から電位障壁領域２４を介して電荷掃捨ドレイン２６側に導かれる。
電荷掃捨ドレイン２６は、図３に示す如く、コンタクト孔３６ａを介して制御電極３４に直接接触していることから、電荷掃捨ドレイン２６に掃き捨てられた電荷は、制御電極３４を介して外部に排出される。
したがって、図８に示すように、“ｔ4 ”及び“ｔ5 ”の間に電極３０の直下に送られてくる電荷は、遅くとも“ｔ6 ”以後は垂直転送チャネル１２ａから完全に消失し、したがって水平ＣＣＤ４からも出力されず間引かれる。
以上の動作は２パルス目も同様である。
【００４０】
本実施形態のＣＣＤイメージャでは、有効４８５ラインを２ラインごとに電荷掃捨て部を介して間引き、残りの２ラインにより構成される全エリアの半分のラインをまず最初の１／６０秒で読出し、次に電荷を読出すラインと間引くラインとを切り替えることにより、残りの半分のラインを次の１／６０秒で読み出すことができる。すなわち、Ｇが市松模様でＲとＢが線順次の色コーディングを保ったまま全エリアの信号（但し、垂直解像度が従来の半分）を１／６０秒にて出力できる。
このため、従来方式のように全エリアの信号電荷をメモリに取り込むことなくＮＴＳＣ仕様のモニタに直接入力することが可能となった。
【００４１】
以上は、画素２ライン分を読出し、次の２ラインごとに電荷読出しと掃捨てとを繰り返す場合について説明したが、２ラインづつに限らず、色フィルタアレイの配列に応じて、１ラインごと或いは他の複数ラインごとに行なうことができる。
この結果、モニタに限らず、種々の画像入力機器にあわせて撮影画像のフレームレートを任意な倍率で変更することが可能となる。
【００４２】
また、モニタ表示等の必要がなくフレームレートを変更しない場合、このＣＣＤイメージャでは、垂直ＣＣＤ１２に３相駆動方式を採用して全画素の信号電荷を一斉に垂直ＣＣＤ１２に掃き出し、１／３０秒かけて１フレーム分の完全な画像を画素混合を行なわずに順次読み出すことができる。この場合、垂直解像度が高く、光電変換時と信号電荷の読出し時との時間的なズレが小さいことから、動画及び静止画双方とも解像感の高い鮮明な画像を得ることが可能である。
【００４３】
本発明は本実施形態の記載に限定されず、種々の変更が可能である。
たとえば、前記した電荷掃捨ドレイン２６は、掃き捨てられた電荷を制御電極３４側でなく、基板１８側に逃がす構造でもよい。
先の説明では、制御電極３４によって電位障壁領域２４のみならず電荷掃捨ドレイン２６の電位を変化させるとした。しかし、制御電極３４を電荷掃捨ドレイン２６に接触させない構造では、電荷掃捨ドレイン２６は垂直転送チャネル１２ａよりも予め低い電位で固定しておき、制御電極３４によって電位障壁領域２４のみ制御するようにしても構わない。
本発明は、画素単位の信号電荷、ひいてはライン単位の信号電荷を任意に掃き捨てるもので、いわゆるオーバフロードレインといった余剰電荷の掃捨て部を、各画素に或いは垂直ＣＣＤと水平ＣＣＤとの接続箇所に設けることに対し、本発明が何ら制限を加えないことはいうまでもない。
【００４４】
【発明の効果】
以上説明してきたように、本発明に係わる固体撮像装置によれば、従来と同様に全画素の信号を一斉に垂直ＣＣＤに読み出し出力することができるほか、従来ではできなかった垂直方向に連なった画素列の任意の画素における発生電荷を、例えば画素単位，画素ライン単位といった任意のまとまりで掃き捨てることができる。
たとえば、Ｇが市松模様でＲとＢが線順次といったＲＧＢの繰返し最小単位が２ラインにわたる場合、２ラインごとに、読出す画素と不純物領域に掃き捨てる画素とを分けることにより、通常の２倍のフレームレートにて撮影画像を出力することが可能となる。これにより、例えばフレームレートが３０で、１Ｈが６３．５μｓｅｃの固体撮像装置の場合、フレームメモリを経由させることなくモニタ出力が可能となる。
また、任意のライン数の信号電荷を掃き捨てる（間引く）ことができ、このため２倍速，３倍速と任意の倍率の出力モードで全エリアからの画像を得ることが可能となる。
【００４５】
以上より、出力データを表示装置に入力する前に外部でのメモリ処理等が不要で、駆動周波数を上げずにフレームレートを適宜変更できる汎用性の高い全画素読出し方式の固体撮像素子を提供することが可能となった。
【図面の簡単な説明】
【図１】本発明の実施形態に係わる全画素読出し方式のＣＣＤイメージャの概略構成を示すブロック図である。
【図２】図１のＡ部を拡大して示す概略平面図である。
【図３】電荷掃捨部が形成された画素領域の概略構成を示す、図２のII−II線に沿った概略断面図である。
【図４】電荷を掃き捨てない２ラインを転送する時の垂直転送クロック信号および制御信号のタイミングチャートである。
【図５】同２ラインについて、垂直ＣＣＤによる電位井戸と電荷の推移を示す図である。
【図６】同２ラインの電荷を転送時の図３の断面におけるポテンシャルイメージ図である。
【図７】電荷を掃き捨てる次の２ラインを垂直転送クロック信号および制御信号のタイミングチャートである。
【図８】同２ラインについて、垂直ＣＣＤによる電位井戸と電荷の推移を示す図である。
【図９】同２ラインの電荷を転送時の図３の断面におけるポテンシャルイメージ図である。
【図１０】従来のインタライン転送方式のＣＣＤ型固体撮像装置の概略構成を示すブロック図である。
【符号の説明】
２…撮像部、４…水平ＣＣＤ（水平転送部）、４ａ…水平転送チャネル、６…出力部、８…フォトダイオード（受光部）、１０…読出ゲート、１２…垂直ＣＣＤ（垂直転送部）、１２ａ…垂直転送チャネル、１４…ユニットセル（画素）、１６…電荷掃捨部、１８…半導体基板、２０…ｐ型ウェル、２２…チャネルストップ用の不純物領域、２４…電位障壁領域、２６…電荷掃捨ドレイン（不純物領域）、２８，３０，３２…電極、３４…制御電極、３６…絶縁膜、３６ａ…コンタクト孔、３８，４０…電極、Ｈ2,Ｈ3 …水平転送電極、Ｖ1,Ｖ2,Ｖ3 …垂直転送電極、φＨ1,φＨ2 …水平転送クロック信号、φＶ1,φＶ2,φＶ3 …垂直転送クロック信号、φc …制御信号。

Claims (4)

1. マトリックス状に配列された受光部と、受光部で発生した電荷を列方向に転送する垂直転送部と、垂直転送部から送られてきた電荷を行方向に転送する水平転送部と、を有する固体撮像装置であって、
   前記垂直転送部と前記水平転送部との接続箇所付近に、前記垂直転送部から送られてきた電荷を印加される制御信号に応じて選択的に掃き捨てる電荷掃捨て部が設けられ、
   前記電荷掃捨て部は、前記制御信号が印加される制御電極と、
   制御電極の下方の半導体基板に形成され、前記制御信号に応じて障壁電位の大きさが変化し、前記垂直転送部から電荷を前記不純物領域に導くときに前記垂直転送部に対する障壁電位を下げる電位障壁領域と、
   前記制御電極と電気的に接続されて、印加される制御信号に応じて垂直転送部に対する電位が制御されることにより、垂直転送部から電荷が導かれて掃き捨てられる不純物領域とを有する
   固体撮像装置。
2. 前記垂直転送部と前記水平転送部との接続箇所付近に、前記受光部を有しない疑似画素が設けられ、前記電荷が掃き捨てられる不純物領域は、当該疑似画素内に形成されている
   請求項１に記載の固体撮像装置。
3. 前記制御信号は、前記電荷が掃き捨てられる不純物領域が前記画素ごとに発生した電荷を単位として掃き捨て可能に、前記垂直転送部の電荷転送タイミングに同期したパルス列から構成されている
   請求項１に記載の固体撮像装置。
4. 前記電荷が掃き捨てられる不純物領域は前記垂直転送部ごとに設けられ、
   前記制御信号は、前記マトリックス状に配列された全ての受光部について、その発生電荷を前記不純物領域が行単位で掃き捨て可能に、各垂直転送部間で同期したパルス列から構成されている
   請求項３に記載の固体撮像装置。

Images