JP4428235B2 - 固体撮像素子、固体撮像素子の駆動方法、撮像方法および撮像装置 - Google Patents

固体撮像素子、固体撮像素子の駆動方法、撮像方法および撮像装置 Download PDF

Info

Publication number
JP4428235B2
JP4428235B2 JP2004514335A JP2004514335A JP4428235B2 JP 4428235 B2 JP4428235 B2 JP 4428235B2 JP 2004514335 A JP2004514335 A JP 2004514335A JP 2004514335 A JP2004514335 A JP 2004514335A JP 4428235 B2 JP4428235 B2 JP 4428235B2
Authority
JP
Japan
Prior art keywords
charge
signal
vertical
detection unit
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004514335A
Other languages
English (en)
Other versions
JPWO2003107661A1 (ja
Inventor
隆之 遠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2003107661A1 publication Critical patent/JPWO2003107661A1/ja
Application granted granted Critical
Publication of JP4428235B2 publication Critical patent/JP4428235B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76816—Output structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/73—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using interline transfer [IT]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、固体撮像素子、固体撮像素子の駆動方法、撮像方法および撮像装置に関する。
従来から、ＣＣＤ（charge couple device）は、撮像装置の電荷転送部として広く用いられてきた。ＣＣＤを撮像装置に用いるときには、水平画素数と略同数の垂直ＣＣＤと１個の水平ＣＣＤを配置して、電荷は各画素に配置された光電変換部から垂直ＣＣＤ、水平ＣＣＤ、そして出力部に転送される。
ところで、近年、ビデオカメラなどの小型化、高解像度化の要求が強く、撮像装置の画像分解能を向上させるため、同一光学サイズにおいて画素数を増大させる傾向がある。しかし、画素数を増大させると、当然ながら読み出し時間が増大する。逆に同一時間に全画素分を読み出す場合、同一時間に読み出さなければならない信号数が増大するので、必然的に読出しのためのクロック周波数が高くなる。
図１７は、従来型のＣＣＤ固体撮像素子を表したものである。図１７に示したＣＣＤ固体撮像素子１は、インターライン方式のものであり、撮像領域２には画素３に対応するフォトダイオード（感光部）４が多数、垂直（行）方向および水平方向（列）方向において２次元マトリクス状に配列されている。また撮像領域２には、フォトダイオード４の垂直列ごとに設けられ、各フォトダイオード４から読出ゲート８を介して読み出された信号電荷ｅを垂直転送する複数本の垂直ＣＣＤ５が設けられている。
さらに、複数本の垂直ＣＣＤ５の各転送先側端部すなわち最後の行に隣接して、図の左右方向に延在する水平ＣＣＤ６が１ライン分設けられている。水平ＣＣＤ６の転送先側端部（図の左側）には、たとえばフローティングデフュージョンアンプＦＤＡ構成の電荷検出部７が設けられている。この電荷検出部７は、水平ＣＣＤ６から順に注入される信号電荷を画素信号電圧に変換して出力する。画素信号電圧を時系列に出力することで撮像信号Ｓが得られる。
図１８は、従来型のＣＣＤ固体撮像素子１を駆動する転送パルスのタイミングチャートの模式図である。撮像領域２の画素３に対応するフォトダイオード４で光電変換された信号電荷ｅは、読出ゲート８を介して垂直ＣＣＤ５に読み出される。垂直ＣＣＤ５は、たとえば４相駆動用の垂直転送パルスφＶ１〜φＶ４により駆動されることで、垂直ＣＣＤ５に読み出された信号電荷ｅを、複数列を並列的に水平ＣＣＤ６に転送する。水平ＣＣＤ６は、たとえば２相駆動用の水平転送パルスφＨ１，φＨ２により駆動されることで、垂直ＣＣＤ５から転送された信号電荷ｅをさらに電荷検出部７まで転送する。これにより、信号電荷ｅが時系列の撮像信号Ｓに変換されて電荷検出部７から出力される。
このとき、図１８に示すように、フォトダイオード４で得た信号電荷ｅが垂直ＣＣＤ５を介して水平ＣＣＤ６まで転送される時間と、水平ＣＣＤ６に転送された信号電荷ｅが水平ＣＣＤ６を介して電荷検出部７に転送される時間とを比べると、後者の方が圧倒的に長い。すなわち、全部の画素３の信号電荷ｅを読み出すために必要な時間は、水平ＣＣＤ６の転送速度で制限される。つまり、ＣＣＤ固体撮像素子においては、水平ＣＣＤ６のクロック周波数が最も高く、如何にこれを抑えるかが、多画素化のキーポイントの１つとなる。
また、同一光学サイズにおける画素数の増大は、１画素あたりのセンサ部の面積低下を招き、ひいては感度の低下という問題を生じさせる。
現在の固体撮像素子の主流であるＣＣＤ固体撮像素子では、このクロック周波数の限界および１画素当たりの感度低下が、画素数増大に対する制限要因となっている。以下、この点について具体的に説明する。
水平ＣＣＤのクロック周波数を低減する読出方式としては、大きく分けて２つの案が考案されている。第１の方法は、たとえば特許第２７８５７８２号や特開平２００１−１１９０１０号に示されている方法であり、固体撮像素子のセンサ部を複数ブロックに分割し、各々のブロックの水平ＣＣＤで電荷を転送するというものである。以下、第１の方法を、「複数水平ＣＣＤ読出方式」という。
また第２の方法は、たとえば特開平６−９７４１４号や特許第３０５７８９８号に示されている方法であり、各垂直ＣＣＤごとにフローティングデフュージョンアンプＦＤＡなどの電荷検出部を設け、この電荷検出部で信号電荷を電圧信号に変換し、各垂直ＣＣＤの電圧信号をスイッチ切替えにより順次出力部に出力するというものである。以下、第２の方法を、「スキャニング読出方式」という。
ここで、上記２つの読出方式についてもう少し深く考えてみる。先ず「複数水平ＣＣＤ読出方式」を考えてみると、水平ＣＣＤを複数ブロックに分割し複数の出力をパラレルに出力することで、見かけのデータレートは向上する。これにより、水平ＣＣＤのクロック周波数を下げることができる。
しかし、信号電荷を画素信号に変換する電荷検出部が複数に分かれており、この電荷検出部における変換ゲインの違いにより、各ブロックから出力された信号レベルに濃度むらを生じ、ブロックの継ぎ目部分が不連続となる。画像全体に対して数ブロックに分割しており、この濃度むらが画像上に太い縞模様として現れ、比較的低い周波数であるので、縞模様（濃度むら）が視認されてしまう。
また、従来のＣＣＤ型撮像素子と基本的に読出方式は変わらず、１ブロックに関してはシリアル出力である。今後は、多画素化に伴う感度低下を補うために、同一行（水平列）の同一色の信号を混ぜ合わせるといった加算方式の信号補正などが重要となってくると考えられるが、この「複数水平ＣＣＤ読出方式」は、基本的にはシリアル出力であるために、画素信号の選択性が非常に小さい。すなわち、多画素化による感度低下を信号補正で補うことは困難であると考えられる。
次に、「スキャニング読出方式」を考えてみると、特開平６−９７４１４号に示されているように、垂直ＣＣＤ列ごと、もしくは、複数垂直ＣＣＤ列ごとにフローティングデフュージョンアンプＦＤＡなどの電荷検出部が対応付けられる。この場合、電荷検出部における変換ゲインの違いによる濃度むらは、比較的高い周波数となるので、画像上における濃度むらは視認されず、殆ど問題とならない一方で、電荷検出部間のリセットバラツキが問題になってくる。リセットバラツキを除去するためには、電荷検出部以降にたとえばＣＤＳ（Correlated Double Sampling：相関２重サンプリング）回路を設けるのが望ましい。ＣＤＳ回路の規模（ＣＤＳ回路面積の大部分は数ｐＦの容量である）を考えると、ＣＤＳ回路の数を少なくできる方式が望ましい。
この場合、垂直ＣＣＤ列ごとに設けた電荷検出部からの出力信号をスイッチで切り替えて１つのＣＤＳ回路に入力する第１の方式と、複数垂直ＣＣＤ列ごとに１つの電荷検出部を設け、この電荷検出部ごとに１つのＣＤＳ回路を設ける第２の方式とが考えられる。
しかしながら、第１の方式では、ＣＤＳ回路の数が減るものの、ＣＤＳ回路部分での処理周波数が水平ＣＣＤのクロック周波数と等しく、多画素化の上で問題となる。つまり、クロック周波数が高いという問題が、水平ＣＣＤからＣＤＳ回路に移ったに過ぎない。この点に鑑みれば、複数垂直ＣＣＤ列ごとに１つの電荷検出部を設ける第２の方式の方が望ましい。
しかし、第２の方式では、複数垂直ＣＣＤ列を切り替えて信号電荷を読み出すための選択ゲートＶＯＧ（読出ゲート）を垂直ＣＣＤと電荷検出部の間に設けなければならない。垂直ＣＣＤと電荷検出部との間に選択ゲートを設けることは、図１９（Ａ）に示すように、「スキャニング読出方式」を等価回路から考えると可能であるが、実際のパターンを考えると、読出ゲートへの選択線の配線が問題となってくる。
すなわち、図１９（Ｂ）に示すように、たとえば４つの垂直ＣＣＤ列１１を１つの電荷検出部１２に割り当てると、外側のカラムＡ，Ｄは、選択ゲート１３Ａ、１３Ｄへの選択線をパターニングできるが、内側の中央に存在するカラムＢ，Ｃは、スペースがなく、斜線で示す選択ゲート１３Ｂ、１３Ｃへの選択線を実パターンとして形成することは難しい。フローティングデフュージョンＦＤ上にパターニングすることも考えられるが、ノイズが発生するという新たな問題を招く。
以上述べたように、従来のＣＣＤ固体撮像素子は、多画素化に伴う、感度低下および水平ＣＣＤのクロック周波数の低減問題が依然として解決できていない。
本発明は、上記事情に鑑みてなされたものであり、クロック周波数と感度の両面を改善することのできるＣＣＤ固体撮像素子、およびこのＣＣＤ固体撮像素子を駆動する方法、並びにＣＣＤ固体撮像素子を用いた撮像方法および撮像装置を提供することを目的とする。
本発明に係る第１の固体撮像素子は、水平列および垂直列の各方向に２次元状に配列され、光を受光することで信号電荷を得る複数の感光部と、感光部により得た信号電荷を垂直列の方向に転送する垂直列電荷転送部と、隣接する複数の垂直列ごとに設けられ、垂直列電荷転送部により転送された信号電荷を画素信号に変換する電荷検出部と、垂直列電荷転送部と電荷検出部との間に配された、複数の垂直列のそれぞれについて電荷転送の段数が異なるダミー電荷転送部と、電荷検出部の後段に、画素信号における信号電荷のないときの出力と信号電荷のあるときの信号レベルの差を検知する差動検知部とを備えた。
この第１の固体撮像素子において、隣接する複数の垂直列電荷転送部は、垂直転送駆動用の電極が共通に使用されたものとするのが望ましい。
また、隣接する２列の垂直列ごとに電荷検出部を設けてもよい。この場合、ダミー電荷転送部は、同一水平列の感光部の信号電荷が電荷検出部に到達するときの電荷転送の位相を、１８０度反転させる分だけ、電荷転送の段数が異なるものとする。
本発明に係る第２の固体撮像素子は、水平列および垂直列の各方向に２次元状に配列され、光を受光することで信号電荷を得る複数の感光部と、感光部により得た信号電荷を垂直列の方向に転送する垂直列電荷転送部と、隣接する複数の垂直列ごとに設けられ、垂直列電荷転送部により転送された信号電荷を画素信号に変換する電荷検出部と、電荷検出部の後段に、画素信号における信号電荷のないときの出力と信号電荷のあるときの信号レベルの差を検知する差動検知部とを備えた。また、隣接する複数の垂直列について、共通の垂直転送制御信号が印加されたとき、感光部で得た水平列方向における同一位置の信号電荷を電荷検出部に到達させるときの電荷転送の位相が異なるものとなるように垂直転送駆動用の電極を形成した。
本発明に係る第１あるいは第２の固体撮像素子において、電荷検出部は、フローティングデフュージョン（浮遊拡散層）を信号電荷の入力側に備えたものであるとよい。そしてこの場合、信号電荷の入力側に、隣接する複数の垂直列について共用される、信号電荷を読み出すための読出ゲートを有するものとするのが望ましい。また、読出ゲートへの配線は、隣接する他の電荷検出部についての読出ゲートへの配線と共用されていてもよい。
このように、上記第１および第２の固体撮像素子は、要するに、複数の感光部と、この感光部により得た信号電荷を垂直列方向に転送する垂直列電荷転送部と、各垂直列ごとに設けられ、垂直列電荷転送部により転送された信号電荷を画素信号に変換する電荷検出部とを備え、その隣接する複数の垂直列について、共通の垂直転送制御信号が印加されたとき、感光部で得た水平列方向における同一位置の信号電荷を電荷検出部に到達させるときの電荷転送の位相が異なるものとなるように形成されているものであればよい。
そして、これを実現する具体的手段として、電荷転送の段数が異なるようにしたダミー電荷転送部を利用したものが第１の固体撮像素子であり、垂直転送制御信号（転送パルス）が印加される垂直転送電極の形成態様にて対応をとったものが第２の固体撮像素子である。
本発明に係る第３の固体撮像素子は、前記第１および第２の固体撮像素子とは異なる観点からのものであり、水平列および垂直列の各方向に２次元状に配列され、光を受光することで信号電荷を得る複数の感光部と、感光部により得た信号電荷を垂直列の方向に転送する垂直列電荷転送部と、隣接する２つの垂直列ごとに設けられ、垂直列電荷転送部により転送された信号電荷を画素信号に変換する電荷検出部と、電荷検出部の後段に、画素信号における信号電荷のないときの出力と信号電荷のあるときの信号レベルの差を検知する差動検知部とを備えた。そして、電荷検出部の信号電荷の入力側に、２つの垂直列についてそれぞれ独立に設けられた、信号電荷を読み出すための選択ゲートを設けた。
本発明に係る第１、第２、あるいは第３の固体撮像素子において、電荷検出部は、信号電荷を画素信号に変換した後に初期化するためのリセットゲートを電荷検出部ごとに有するものであるとよい。
あるいは、電荷検出部の後段に、画素信号における信号電荷のないときの出力と信号電荷のあるときの信号レベルの差を検知する差動検知部を備えたものとすることが望ましい。
また、隣接する複数の垂直列についての電荷検出部が、さらに複数の垂直列を組として垂直列の方向に複数個設けられており、この複数個の電荷検出部の後段に、複数個の電荷検出部のそれぞれから出力された画素信号を水平列の方向に順次時系列に選択して出力する水平走査部を備えたものとすることが望ましい。
本発明に係る固体撮像素子の駆動方法は、本発明に係る第１、第２、あるいは第３の固体撮像素子を駆動する方法であって、隣接する複数の垂直列についての画素信号が、垂直列の方向への信号電荷の転送における異なる位相で出力されるよう駆動することとした。
そしてたとえば、電荷検出部が、信号電荷の入力側に、信号電荷を読み出すための選択ゲートと、信号電荷を画素信号に変換した後に初期化するためのリセットゲートを有している場合、選択ゲートがオフのときにリセットゲートをオンさせることで、隣接する複数の垂直列について順に読み出す。
本発明に係る撮像方法は、本発明に係る第１、第２、あるいは第３の固体撮像素子を用いて撮像信号を得る撮像方法であって、最初に、隣接する複数の垂直列についての画素信号を、垂直列の方向への信号電荷の転送における異なる位相で取得する。次に、この取得した画素信号を水平列の方向に順次時系列に選択することにより、異なる位相のそれぞれについての撮像信号を得る。最後に、複数の垂直列の並び順に応じて撮像信号の画素信号を水平列の方向に並び替えることにより、水平列の方向に順序が揃った撮像信号を得る。
本発明に係る撮像装置は、本発明に係る第１、第２、あるいは第３の固体撮像素子を用いて撮像信号を得る装置であって、固体撮像素子から、垂直列の方向への信号電荷の転送における異なる位相で出力された画素信号を水平列の方向に順次時系列に選択することにより、異なる位相のそれぞれについての撮像信号を得る水平走査部と、複数の垂直列の並び順に応じて 水平走査部から出力された撮像信号の画素信号を水平列の方向に並び替えることにより、水平列の方向に順序が揃った撮像信号を得る水平列整合部とを備えた。
［作用］
第１の固体撮像素子は、複数の垂直列に対して１つの電荷検出部を割り当てるとともに、垂直列電荷転送部と電荷検出部との間にダミー電荷転送部を設けた。これにより、複数の垂直列に対して、垂直転送電極や選択ゲート用の電極などの種々の電極やゲートを共用できるようにした。
第２の固体撮像素子は、複数の垂直列に対して１つの電荷検出部を割り当てるとともに、隣接する複数の垂直列電荷転送部に対して、同一水平列の感光部の信号電荷が電荷検出部に到達するときの電荷転送の位相が異なるように垂直転送駆動用の電極を形成した。そしてこれにより、複数の垂直列に対して、垂直転送電極や選択ゲート用の電極などの種々の電極やゲートを共用できるようにした。
第３の固体撮像素子は、２本の垂直列に対して１つの電荷検出部を割り当てるとともに、電荷検出部の信号電荷の入力側に、信号電荷を読み出すための選択ゲートを２つの垂直列について独立に設けた。これにより、選択ゲートへの選択線の配線の問題を解消する。
本発明に係る駆動方法においては、隣接する複数の垂直列についての画素信号が、垂直転送における異なる位相で出力されるよう駆動することとした。そして、本発明に係る撮像方法および装置においては、この垂直転送における異なる位相で取得された画素信号を水平列方向に順次時系列に選択することで、各位相についての撮像信号を得る。そして、垂直列の並び順に応じて画素信号を水平列方向に並び替えることで、撮像エリア上の撮像画像情報と撮像信号とが同一の配列となるようにした。
以上のように、本発明の第１の形態による固体撮像素子（たとえば第１，第２の固体撮像素子）は、隣接する複数の垂直列を纏めて１つの電荷検出部に割り当て、さらに、電荷検出部との間の垂直転送の段数を違える、電極配置を工夫する、あるいは駆動パルスタイミングを調整するなどして、感光部で得た水平列方向における同一位置の信号電荷を電荷検出部に到達させるときの電荷転送の位相が異なるものとなるように形成した。これにより、複数垂直列に対して選択ゲートＶＯＧを独立に設ける必要がなくなり、配線上の制約が非常に少なくなり、後段のＣＤＳ回路などのスペースを確保することができる。
また、本発明の第２の形態による固体撮像素子（たとえば第３の固体撮像素子）、即ち２列分を１つの電荷検出部に割り当て、垂直列からの電荷転送を制御する切替機構（選択ゲート）を独立に設けた構成では、第１の形態よりも選択ゲートへの配線数は増えるが、中央部の選択ゲートへの配線スペースは問題とならない。
このように、本発明の固体撮像素子は、各列に共通の垂直転送電極を使用することや、その複数列に共通の選択ゲートを使用して配線上の制約を減らしつつ、電荷検出部にて変換された各垂直列の画素信号を水平方向に順次切り替えることで水平方向の信号取り出しを実現するので、水平方向用の電荷転送部（水平ＣＣＤなど）を用いずに、信号電荷に対応した撮像信号を得ることができる。
水平方向用の電荷転送部を用いないので、固体撮像素子の画素数を多くした際に問題になる水平クロック周波数が限界になる問題を解消できる。
垂直列ごとに信号を読み出すことができるので、多画素化のために生じる一画素当たりの感度低下を、隣接画素（もしくは２画素離れた所にある同色画素）の信号を利用して、補完することができる。
以下、図面を参照して本発明の実施の形態について詳細に説明する。
図１は、本発明に係るＣＣＤ固体撮像素子を用いた撮像装置の第１実施形態を示す概略構成図であり、インターライン転送方式のＣＣＤエリアセンサに適用した場合を示す。
図１に示す撮像装置２０は、撮像エリア１００および撮像エリア１００に対して図面上の下側に配された読出処理部２００を有するＣＣＤ固体撮像素子１０と、ＣＣＤ固体撮像素子１０を駆動する外部回路３０と備えている。
外部回路３０は、ＣＣＤ固体撮像素子４０に対して、ドレイン電圧ＶＤＤ、ゲート電圧ＶＧＧ、あるいはリセットドレイン電圧ＶＲＤなどの所望の駆動電圧を供給する駆動電源７０と、垂直転送パルスφＶ１〜φＶ６、読出パルスＸＳＧ、選択ゲート電圧（固定電圧）ＶｏＧ、リセットゲートパルスφＲＧ、クランプパルスＣＬＰ、ホールドパルスＨＰなどのＣＣＤ固体撮像素子４０を駆動するための種々のパルス信号、あるいは列選択パルス生成部２８０に対しての制御信号ＣＮＴなどを生成するタイミングジェネレータ（ＴＧ）８０を含む。
この撮像装置２０を構成するＣＣＤ固体撮像素子４０は、半導体基板上に、画素（ユニットセル）に対応して受光素子の一例であるＰＮ接合のフォトダイオードなどからなる感光部（センサ部；フォトセル）１２０が多数、垂直（行）方向および水平方向（列）方向において２次元マトリクス状に配列されている。これら感光部１２０は、受光面から入射した入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する。
またＣＣＤ固体撮像素子４０は、感光部１２０の垂直列ごとにそれぞれ６相駆動に対応する複数本（本例では１ユニットセル当たり６本）の垂直転送電極Ｖ１〜Ｖ６を有した垂直列電荷転送部の一例である垂直ＣＣＤ１３０が配列されている。垂直転送電極Ｖ１〜Ｖ６は、隣接する垂直ＣＣＤ１３０に対して、撮像エリア１００では、同一の水平列の感光部１２０の信号電荷が同相で電荷検出部２１０側に転送されるように、図中水平列方向にほぼ真っ直ぐに延びている。
２次元マトリクス状に配列された多数の感光部１２０と、これら感光部１２０の垂直列ごとに設けられ、各感光部１２０から読出ゲート部（図示せず）を介して読み出された信号電荷を垂直転送する複数本の垂直ＣＣＤ１３０とによって撮像エリア１００が構成されている。
各垂直転送電極Ｖ１〜Ｖ６は、転送方向の繰返し単位を感光部１２０の１画素（すなわちユニットセル）ごととしている。転送方向は図中縦方向であり、この方向に垂直ＣＣＤ１３０が設けられている。さらに、これら垂直ＣＣＤ１３０と各感光部１２０との間には読出ゲート部（トランスファゲート）ＲＯＧが介在している。また各ユニットセルの境界部分にはチャネルストップ（素子分離層）ＣＳが設けられている。さらに、複数本の垂直ＣＣＤ１３０の各転送先側端部すなわち、最後の行の垂直ＣＣＤ１３０に隣接して、読出処理部２００が設けられている。
感光部１２０の各々に蓄積された信号電荷は、外部回路３０を構成するタイミングジェネレータ８０から発せられた読出パルスＸＳＧが読出ゲート部ＲＯＧのゲート端子電極に印加され、そのゲート端子電極下のポテンシャルが深くなることにより、当該読出ゲート部ＲＯＧを通して垂直ＣＣＤ１３０に読み出される。垂直ＣＣＤ１３０に読み出された信号電荷は、所定タイミングの垂直転送パルスφＶ１〜φＶ６が垂直転送電極Ｖ１〜Ｖ６に印加（６電極／６相駆動という）されることで順に垂直列に沿って読出処理部２００に転送される。
読出処理部２００は、垂直ＣＣＤ１３０から順に注入される信号電荷を受けて電圧信号に変換する電荷検出部２１０と、電荷検出部２１０により変換された電圧信号の周波数帯域を制限する帯域制限部２３０と、電荷検出部２１０で発生したリセット雑音を抑圧するＣＤＳ処理部２５０と、ＣＤＳ処理部２５０から出力された電圧信号の垂直列を選択して出力する列選択部２７０とを備える。また読出処理部２００は、水平方向の走査を規定する列選択パルス（水平走査パルス）ＳＰ（ｎ）を発生し、列選択部２７０に供給する列選択パルス生成部２８０を有する。
ここで、この第１実施形態では、隣接した２本の垂直列ごとに電荷検出部２１０、帯域制限部２３０、ＣＤＳ処理部２５０、および列選択部２７０を設けていることに特徴がある。すなわち、この第１実施形態は、複数のフォトダイオードでなる感光部１２０列および各感光部１２０とそれぞれ読出ゲート部ＲＯＧを介して結合された垂直ＣＣＤ１３０からなる画素列が複数並列配置された撮像エリア１００を水平方向に垂直列の隣接する２本を１組として対応させて、それぞれ電荷検出部２１０などを設けたものである。ここでは、２本を１組とした例を示しているが、後述する他の実施形態のように、特にこの値に制限されるものではない。
読出処理部２００において、電荷検出部２１０は、撮像エリア１００の垂直ＣＣＤ１３０から順に注入される信号電荷を図示しないフローティングデフュージョンに蓄積し、たとえば図示しないソースフォロア構成の出力回路を介して、タイミングジェネレータ８０から発せられた選択ゲート電圧ＶｏＧやリセットゲートパルスφＲＧの制御の元に、信号電荷を電圧信号に変換して画素信号（ＣＣＤ出力信号）として出力する。
電荷検出部２１０により電圧信号に変換された画素信号は、その後、帯域制限部２３０により信号の周波数帯域が制限され、次にＣＤＳ処理部２５０により電荷検出部２１０で発生したリセット雑音が抑圧される。列選択部２７０は、列選択パルス生成部２８０から供給された列選択パルスＳＰ（ｎ）がアクティブなときＣＤＳ処理部２５０からの電圧信号を出力信号線２９０に出力する。
すなわち、垂直方向の奇数列と偶数列についての電圧信号を、奇数列と偶数列の別に（時分割で）、列選択部２７０により水平方向に順に切り替えて読み出すことで、異なる位相で出力される奇数列と偶数列のそれぞれについての撮像信号を得る。つまり、画像再生手段２７０および列選択パルス生成部２８０により、本発明に係る水平走査部が構成される。
図２及び図３は、第１実施形態のＣＣＤ固体撮像素子４０における、垂直ＣＣＤ１３０と読出処理部２００との境界部分近傍を表した図である。図２は平面模式図、図３は、垂直列方向の断面模式図である。
図示するように、電荷検出部２１０の前段である垂直ＣＣＤ１３０側には、フローティングデフュージョン構成のアンプＦＤＡを設ける。すなわち、アンプＦＤＡは、選択ゲートＶＯＧ、Ｎ＋領域であるフローティングデフュージョン（浮遊拡散層）ＦＤ、リセットゲート線ＲＧ、Ｎ＋領域であるリセットドレインＲＤなどからなる。垂直ＣＣＤ１３０の奇数列であるカラムＡ，Ｃ，Ｅ，…と偶数列であるカラムＢ，Ｄ，Ｆ，…の、それぞれ隣接した２本の垂直列に対するように、１つの電荷検出部２１０が設けられている。
垂直ＣＣＤ１３０の上部には、複数の垂直転送電極（ここでは、１画素当たり６つの垂直転送電極Ｖ１〜Ｖ６）が形成されており、各カラム間にはチャネルストップＣＳが形成され、チャネルストップＣＳには図示しない感光部１２０および読出ゲート部ＲＯＧが設けられている。
電荷検出部２１０の選択ゲートＶＯＧ側と撮像エリア１００の垂直ＣＣＤ１３０との間には、ダミー電荷転送部の一例であるダミー垂直ＣＣＤ１３２が設けられている。ダミー垂直ＣＣＤ１３２は、遮光膜で覆われている。ダミー垂直ＣＣＤ１３２の長さ、すなわち、ダミー垂直転送電極の段数は、奇数列については転送電極Ｖ１〜Ｖ３に相当する３段、偶数列についてはＶ１〜Ｖ６の６段が設けられている。つまり垂直ＣＣＤ１３０およびダミー垂直ＣＣＤ１３２の全体からなる垂直ＣＣＤの長さ（電極に対応するレジスタの段数）を、３つのレジスタ分だけ違えてある。
垂直ＣＣＤ１３０の転送電極Ｖ１〜Ｖ６およびダミー垂直ＣＣＤ１３２の転送電極Ｖ１〜Ｖ６には、共通に、順に後述するタイミングの垂直転送パルスφＶ１〜φＶ６が印加される。
ダミー垂直ＣＣＤ１３２の長さ、すなわち、ダミー垂直転送電極の段数は、奇数列についてはＶ１〜Ｖ３の３段、偶数列についてはＶ１〜Ｖ６の６段が設けられている。これにより、奇数列，偶数列の両者について同じ垂直転送パルスφＶ１〜φＶ６を使用しても、垂直ＣＣＤ１３０から電荷検出部２１０への信号電荷の転送位相（読出フェーズ）が１８０度ずれ、それぞれ異なるタイミングで電荷検出部２１０（本例ではフローティングデフュージョンＦＤ）に到達するようにしている。
つまり、フローティングデフュージョンＦＤに繋がるダミー垂直ＣＣＤ１３２の長さ（電荷井戸の段数）を変え、フローティングデフュージョンＦＤへの到達時における２列の垂直ＣＣＤ１３０の電荷転送用位相を１８０度ずらしてやることによって、垂直ＣＣＤ１３０を選択するための選択ゲートＶＯＧを垂直ＣＣＤ１３０ごとに２つ用いることなく、単一のフローティングデフュージョンＦＤへの選択ゲートＶＯＧのみで２列の垂直ＣＣＤ１３０の信号電荷を１つのフローティングデフュージョンＦＤに移すことができるようにしている。この結果、従来型の「スキャニング読出方式」と比較して、ゲートに繋がる配線の数を減らすことができ、素子面積を有効に活用できるようになる。
なお、ダミー垂直ＣＣＤ１３２の段数は、図示した例に限らず、垂直転送の位相数、転送電極数、１つの電荷検出部２１０に対する垂直列数などに応じて、それぞれのカラムの信号電荷が電荷検出部２１０（本例ではフローティングデフュージョンＦＤ）に、転送の１周期においてそれぞれ異なる位相（タイミング）で到達するように、適宜変更すればよい。また、図示した例においても、たとえば奇数列および偶数列に共通のＶ１〜Ｖ３の部分を取り除いて、奇数列については０段、偶数列については３段とするなど、奇数列の段数Ｄａと偶数列の段数Ｄｂとの間に、“Ｄｂ＝Ｄａ＋３”なる関係があればよい。また、“Ｄａ＝Ｄｂ＋３”というように、奇数列と偶数列との関係を逆にしてもよい。
図４〜図６は、第１実施形態のＣＣＤ固体撮像素子４０における、垂直ＣＣＤ１３０およびダミー垂直ＣＣＤ１３２を駆動する垂直転送パルスφＶ１〜φＶ６と、電荷転送との関係を説明する図である。ここで、図４は、６相駆動の垂直転送パルスφＶ１〜φＶ６の基本形のタイミングチャートである。図５は垂直ＣＣＤ１３０およびダミー垂直ＣＣＤ１３２における奇数列と偶数列の転送電極Ｖ１〜Ｖ６とこれに印加される６層の転送パルスφＶ１〜φＶ６の関係を示す模式図である。また図６は、図５に示す垂直ＣＣＤ１３０およびダミー垂直ＣＣＤ１３２における電圧ポテンシャルと電荷転送の関係を示す模式図である。
前述のように、垂直ＣＣＤ１３０およびダミー垂直ＣＣＤ１３２の各転送電極Ｖ１〜Ｖ６に対応するレジスタ（電荷井戸；チャージパケット）は、図４に示す垂直転送パルスφＶ１〜φＶ６で共通に駆動される。
図５に示すように、４つの転送電極Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５，Ｖ６を、図の左側から順に繰り返して配列した電極構造において、転送電極Ｖ１に１相目の垂直転送パルスφＶ１を、転送電極Ｖ２に２相目の垂直転送パルスφＶ２を、転送電極Ｖ３に３相目の垂直転送パルスφＶ３を、転送電極Ｖ４に４相目の垂直転送パルスφＶ４を、転送電極Ｖ５に５相目の垂直転送パルスφＶ５を、転送電極Ｖ６に６相目の垂直転送パルスφＶ６を、それぞれ印加するものとする。そして、図６に示すように、垂直転送パルスφＶ１〜φＶ６をオンさせ転送電極Ｖ１〜Ｖ６に高電圧を印加すると、対応する転送電極下のポテンシャルが深くなり電荷井戸（レジスタ）が形成される。また、垂転送パルスφＶ１〜φＶ６をオフさせて転送電極Ｖ１〜Ｖ６に低電圧を印加すると、対応する転送電極下のポテンシャルが浅くなり、電位障壁が形成される。
時刻Ｔ０では、転送電極Ｖ１に高電圧、転送電極Ｖ２，Ｖ３，Ｖ４，Ｖ５，Ｖ６に低電圧が加えられることで、転送電極Ｖ１の下のポテンシャルが深く、転送電極Ｖ２〜Ｖ６の下のポテンシャルが浅くなり、転送電極Ｖ１の下に電荷井戸が形成され信号電荷が蓄積され、転送電極Ｖ２〜Ｖ６の下は障壁となり信号の混入を防止している。電荷蓄積のパケットサイズは２電極分としている。
次に時刻Ｔ１では、転送電極Ｖ１は高電圧に保って電極下に電荷井戸を形成し且つ転送電極Ｖ３〜Ｖ６は低電位に保って障壁を形成したままで、転送電極Ｖ２を高電位に遷移する。これにより、電極Ｖ２の下のポテンシャルが深くなることで、２つの電極Ｖ１，Ｖ２による電荷井戸が形成され、それ以前（時刻Ｔ０とする）に転送電極Ｖ１の下に蓄積されていた信号電荷が転送電極Ｖ２側にも移動する。
時刻Ｔ２では、転送電極Ｖ２は高電圧に保って電極下に電荷井戸を形成し且つ転送電極Ｖ３〜Ｖ６は低電位に保って障壁を形成したままで、転送電極Ｖ１を低電位に遷移する。これにより、転送電極Ｖ１の下のポテンシャルが浅くなることで、転送電極Ｖ１の下の信号電荷が全て転送電極Ｖ２の下に移され、ここに信号電荷が蓄積される。
時刻Ｔ３では、転送電極Ｖ２は高電圧に保って電極下に電荷井戸を形成し且つ転送電極Ｖ１，Ｖ４〜Ｖ６は低電位に保って障壁を形成したままで、転送電極Ｖ３を高電位に遷移する。これにより、転送電極Ｖ３の下のポテンシャルが深くなることで、２つの電極Ｖ２，Ｖ３による電荷井戸が形成され、転送電極Ｖ２の下の信号電荷が転送電極Ｖ３側にも移動する。
時刻Ｔ４では、転送電極Ｖ３は高電圧に保って電極下に電荷井戸を形成し且つ転送電極Ｖ１，Ｖ４〜Ｖ６は低電位に保って障壁を形成したままで、転送電極Ｖ２を低電位に遷移する。これにより、転送電極Ｖ２の下のポテンシャルが浅くなることで、転送電極Ｖ２の下の信号電荷が全て転送電極Ｖ３の下に移され、ここに信号電荷が蓄積される。
時刻Ｔ５では、転送電極Ｖ３は高電圧に保って電極下に電荷井戸を形成し且つ転送電極Ｖ１，Ｖ２，Ｖ５，Ｖ６は低電位に保って障壁を形成したままで、転送電極Ｖ４を高電位に遷移する。これにより、電極Ｖ４の下のポテンシャルが深くなることで、２つの電極Ｖ３，Ｖ４による電荷井戸が形成され、転送電極Ｖ３の下に蓄積されていた信号電荷が転送電極Ｖ４側にも移動する。
時刻Ｔ６では、転送電極Ｖ４は高電圧に保って電極下に電荷井戸を形成し且つ転送電極Ｖ１，Ｖ２，Ｖ５，Ｖ６は低電位に保って障壁を形成したままで、転送電極Ｖ３を低電位に遷移する。これにより、転送電極Ｖ３の下のポテンシャルが浅くなることで、転送電極Ｖ３の下の信号電荷が全て転送電極Ｖ４の下に移され、ここに信号電荷が蓄積される。
この時刻Ｔ１から時刻Ｔ６までの一連の駆動により、転送電極Ｖ１の下の信号電極が、転送電極Ｖ４の下まで転送される。この時刻Ｔ１〜Ｔ６は垂直転送パルスφＶ１〜φＶ４の１周期のほぼ半分である。
続いて、時刻Ｔ７では、転送電極Ｖ４は高電圧に保って電極下に電荷井戸を形成し且つ転送電極Ｖ１，Ｖ２，Ｖ３，Ｖ６は低電位に保って障壁を形成したままで、転送電極Ｖ５を高電位に遷移する。これにより、転送電極Ｖ５の下のポテンシャルが深くなることで、２つの電極Ｖ４，Ｖ５による電荷井戸が形成され、転送電極Ｖ４の下の信号電荷が転送電極Ｖ２側にも移動する。
時刻Ｔ８では、転送電極Ｖ５は高電圧に保って電極下に電荷井戸を形成し且つ転送電極Ｖ１〜Ｖ３，Ｖ６低電位に保って障壁を形成したままで、転送電極Ｖ４を低電位に遷移する。これにより、転送電極Ｖ４の下のポテンシャルが浅くなることで、転送電極Ｖ４の下の信号電荷が全て転送電極Ｖ５の下に移され、ここに信号電荷が蓄積される。
時刻Ｔ９では、転送電極Ｖ５は高電圧に保って電極下に電荷井戸を形成し且つ転送電極Ｖ１〜Ｖ４は低電位に保って障壁を形成したままで、転送電極Ｖ６を低電位に遷移する。これにより、転送電極Ｖ６の下のポテンシャルが深くなることで、２つの電極Ｖ５，Ｖ６による電荷井戸が形成され、転送電極Ｖ５の下の信号電荷が転送電極Ｖ６側にも移動する。
時刻Ｔ１０では、転送電極Ｖ６は高電圧を保って電極下に電荷井戸を形成し且つ転送電極Ｖ１〜Ｖ４は低電位に保って障壁を形成したままで、転送電極Ｖ５を低電位に遷移する。こにより、転送電極Ｖ５の下のポテンシャルが浅くなることで、転送電極Ｖ５の下の信号電荷が全て転送電極Ｖ６の下に移され、ここに信号電荷が蓄積される。
時刻１１では、転送電極Ｖ６は高電圧に保って電極下に電荷井戸を形成し且つ転送電極Ｖ２〜Ｖ５は低電位に保って障壁を形成したままで、転送電極Ｖ１を低電位に遷移する。これにより、転送電極Ｖ１の下のポテンシャルが深くなることで、２つの電極Ｖ６，Ｖ１による電荷井戸が形成され、転送電極Ｖ６の下の信号電荷が転送電極Ｖ１側にも移動する。
そして、時刻Ｔ１２では、転送電極Ｖ１は高電圧を保って電極下に電荷井戸を形成し且つ転送電極Ｖ２〜Ｖ５は低電位に保って障壁を形成したままで、転送電極Ｖ６を低電位に遷移する。こにより、転送電極Ｖ６の下のポテンシャルが浅くなることで、転送電極Ｖ６の下の信号電荷が全て転送電極Ｖ１の下に移され、ここに信号電荷が蓄積される。
この時刻Ｔ７から時刻Ｔ１２までの一連の駆動により、転送電極Ｖ４の下の信号電荷が、転送電極Ｖ１の下まで転送される。この時刻Ｔ７〜Ｔ１２は、垂直転送パルスφＶ１〜φＶ６の１周期のほぼ半分である。
そして、以上のことから分かるように、時刻Ｔ０から時刻Ｔ１２までの一連の駆動で、時刻Ｔ０にて転送電極Ｖ１の下に蓄積されていた信号電荷が、１画素分だけ離れた転送電極Ｖ１の下まで転送される。そして、時刻Ｔ６と時刻Ｔ１２（Ｔ０と等価）とでは、電荷転送が１８０度ずれた状態（逆相）となっている。なお、時刻Ｔ２と時刻Ｔ６とでも、時刻Ｔ４とＴ８とでも電荷転送が１８０度ずれた状態となっている。
このように、上記によれば、６相駆動の１／６周期（６０度位相ずれ）で１電極分、１／３周期（１２０度位相ずれ）で２電極分、１／２周期（１８０度位相ずれ）で３電極分を電荷転送でき、１周期で６電極分の電荷転送ができる。つまり、の駆動方式では、奇数列と偶数列の各ダミー垂直ＣＣＤ１３２について、垂直転送電極３つ分（３レジスタ分）を違えることで、奇数列と偶数列とに垂直転送電極Ｖ１〜Ｖ６を共通に使用しても、電荷検出部２１０に信号電荷が到達する位相が１８０度ずれた状態を形成できる。
そして、垂直転送パルスφＶ１からφＶ６の１周期（図６に示したＴ１〜Ｔ１２）により、奇数列の信号電荷がフローティングデフュージョンＦＤに到達したときには、偶数列の信号電荷はまだ到達しない。逆に、偶数列の信号電荷がフローティングデフュージョンＦＤに到達したときには、奇数列の信号電荷はまだ到達しない。
したがって、選択ゲート電圧ＶｏＧを固定電圧とした状態で、時刻Ｔ１〜Ｔ６で信号電荷を垂直転送し、水平走査することで奇数列の読出しを完結させる。次いで、リセットゲートパルスφＲＧをオンさせてフローティングデフュージョンＦＤをクリアした後、残りの時刻Ｔ７〜Ｔ１２にて信号電荷を垂直転送し、水平走査することで偶数列を完結させる。このような処理を繰り返すことで、１画面分（撮像エリア１００の全体分）の信号電荷に応じた時系列の画素信号を出力信号線２９０から出力することができる。
なお、上記説明から推測されるように、電荷転送が１８０度ずれた状態（逆相）を形成するには、垂直転送電極Ｖ１〜Ｖ６を共用するのではなく、奇数列と偶数列とについて、それぞれ独立に駆動可能な垂直転送電極Ｖ１〜Ｖ６を使用してもよい。この場合、ダミー垂直ＣＣＤ１３２は不要となり、垂直ＣＣＤは同じ長さであってもかまわない。ただし、奇数列と偶数列とについて、独立に垂直転送電極Ｖ１〜Ｖ６をレイアウト（形成）する必要がある。したがって、垂直転送電極側でのパターニングが難しくなる。
図７及び図８は、垂直転送電極Ｖ１〜Ｖ６の配置を変えることで、この問題を解消しつつ、電荷転送を逆相にする一例を説明する図である。本例では、垂直転送電極Ｖ１〜Ｖ４を共用し、且つダミー垂直ＣＣＤ１３２を設けることなく、同一の水平列の感光部１２０の信号電荷が電荷検出部２１０に到達するときの電荷転送の位相が逆相となるようにしている。図８（Ａ）に示すように、奇数列と偶数列とは、同一水平列における垂直転送電極Ｖ１〜Ｖ６の配列が逆相となるようにしている。このようにパターニングするには、たとえば図８（Ｂ）に模式的にジグザグ状にパターニングすればよい。
このように構成することで、垂直転送電極Ｖ１〜Ｖ６、選択ゲートＶＯＧ用の電極など種々の電極を共用し、偶数列と奇数列とで共通の垂直転送パルスφＶ１〜φＶ６を用い、さらにダミー垂直ＣＣＤ１３２を設けなくても、フローティングデフュージョンＦＤ側に逆相で信号電荷を転送することができる。つまり、奇数列の信号電荷がフローティングデフュージョンＦＤに到達したときには、偶数列の信号電荷はまだ到達しない。逆に、偶数列の信号電荷がフローティングデフュージョンＦＤに到達したときには、奇数列の信号電荷はまだ到達しない。
図９は、第１実施形態のＣＣＤ固体撮像素子を使用する場合における、垂直転送と水平方向の読出しを説明するタイミングチャートであり、１水平走査期間における、垂直方向へ電荷転送と出力信号線２９０から時系列の画素信号を得るまでの全体像を示している。
前述のように、垂直ＣＣＤ１３０およびダミー垂直ＣＣＤ１３２の各転送電極Ｖ１〜Ｖ６に対応するレジスタ（電荷井戸）は、全て同一の垂直転送パルスφＶ１〜φＶ６で駆動される。また、リセットゲートパルスφＲＧは、対応する電極が共通に形成されているので、当然に、奇数列と偶数列とで共通に使用される。
図９に示す１つの水平期間における奇数列あるいは偶数列の各読出期間の期間に、垂直転送パルスφＶ１〜φＶ６を図示したタイミングで駆動することで、垂直転送パルスφＶ１〜φＶ６下部のレジスタに蓄積されていた奇数列および偶数列の各信号電荷は順次、並列的（同時）にダミー垂直ＣＣＤ１３２側に転送される。垂直ＣＣＤ１３０の最終段の画素に対応するレジスタまで転送された各列の信号電荷は、ダミー垂直ＣＣＤ１３２を介して電荷検出部２１０のフローティングデフュージョンＦＤに移される。
これにより、フローティングデフュージョンＦＤの電位が変化し、その電位が図示しないソースフォロワ型の増幅器を介して検出される。信号電荷が検出された後、リセットゲートパルスφＲＧによりリセットゲート線（電極）ＲＧをオンすることで、フローティングデフュージョンＦＤの電位はＮ＋領域であるリセットドレインの電圧ＶＲＤにリセットされる。
ここで、ダミー垂直ＣＣＤ１３２において、奇数列と偶数列とのレジスタ（電荷井戸）は３段分ずれており、垂直転送パルスφＶ１〜φＶ６の１周期（図示したＴ１〜Ｔ１２）において、信号電荷が１８０度ずれて（逆位相で）フローティングデフュージョンＦＤに到達するようにされている。このため、奇数列の信号電荷がフローティングデフュージョンＦＤに到達したときには、偶数列の信号電荷はまだ到達しない。逆に、偶数列の信号電荷がフローティングデフュージョンＦＤに到達したときには、奇数列の信号電荷はまだ到達しない。
したがって、Ｔ１からＴ１２の各タイミングで垂直転送パルスφＶ１〜φＶ６を図示したタイミングで駆動すると、前半の奇数列読出期間（Ｔ１〜Ｔ７）の時刻Ｔ６においてカラムＡ，Ｃ，Ｅ，…の奇数列の信号電荷は、フローティングデフュージョンＦＤに転送され、電荷検出部２１０にて電圧信号に変換され（信号電荷が読み出され）、さらに帯域制限部２３０およびＣＤＳ処理部２５０を経由して列選択部２７０に入力される。時刻Ｔ６と時刻Ｔ７の間で、列選択部２７０に対する列選択パルスＳＰ（ｎ）の制御、すなわち列選択パルス生成部２８０による水平走査によって、１ライン分のうちのカラムＡ，Ｃ，Ｅ，…といった奇数列の信号電荷に対応した時系列の撮像信号が出力信号線２９０に出力される。
ここで、カラムＡ，Ｃ，Ｅ，…の奇数列とカラムＢ，Ｄ，Ｆ，…の偶数列のダミー垂直ＣＣＤ１３２の長さは、ちょうど電荷転送の位相が１８０度回転するように異なっているために、奇数列読出期間のＴ１〜Ｔ７においてカラムＡ，Ｃ，Ｅ，…の奇数列の信号電荷がフローティングデフュージョンＦＤに到達した時点Ｔ６では、カラムＢ，Ｄ，Ｆ，…の偶数列の信号電荷は、フローティングデフュージョンＦＤに到達していない。
列選択パルス生成部２８０により水平走査をした後の時刻Ｔ７までの間においてリセットゲートパルスφＲＧによりリセットゲートＲＧのスイッチをオンにしてフローティングデフュージョンＦＤの電位をリセットレベルに戻してフローティングデフュージョンＦＤをクリアした後、リセットゲートのスイッチをオフにする。
そして、後半の偶数列読出期間のＴ７〜Ｔ１の各タイミングで垂直転送パルスφＶ１〜φＶ６を図示したタイミングで駆動すると、先ほどのカラムＡ，Ｃ，Ｅ，…の動作と同様に、カラムＢ，Ｄ，Ｆ，…の偶数列の信号電荷がフローティングデフュージョンＦＤに転送され始め、時刻Ｔ１２でフローディングデフュージョンＦＤに到達する。このとき、奇数列の信号電荷は、電荷転送の位相が１８０度ずれているので、まだフローティングデフュージョンＦＤには到達していない。
偶数列の信号電荷は、フローティングデフュージョンＦＤに転送後、電荷検出部２１０にて電圧信号に変換され（信号電荷が読み出され）、さらに帯域制限部２３０およびＣＤＳ処理部２５０を経由して列選択部２７０に入力される。時刻Ｔ１２と次の水平走査期間の時刻Ｔ１までの間で、列選択部２７０に対する列選択パルスＳＰ）ｎ）の制御、すなわち列選択パルス生成部２８０による水平走査によって、１ライン分のうちのカラムＢ，Ｄ，Ｆ・・・といった偶数列の信号電荷に対応した時系列の撮像信号が出力信号線２９０に出力される。
したがって図示するように、奇数列撮像信号の出力信号線２９０への出力を完結させ、偶数列撮像信号の出力信号線２９０への出力を完結させる、という処理を繰り返すことで、１水平走査期間分の信号電荷に応じた時系列の画素信号を出力信号線２９０から出力することができる。そして、この１水平走査期間分の処理を順に繰り返すことで、１画面分の信号電荷に応じた撮像信号を出力信号線２９０から出力することができる。
このように、隣接する垂直ＣＣＤの複数列（前例では奇数列および偶数列）の段数を違えて１組に纏めて１つの電荷検出部に割り当てることで、奇数列および偶数列の各信号電荷を時分割で順次電荷検出部側に読み出すことができる。そして、たとえばフローティングデフュージョンＦＤを使用した電荷検出部２１０とする場合、その複数列（前例では奇数列および偶数列）に共通の選択ゲートＶＯＧを設けることにより、選択ゲートＶＯＧに繋がる配線の数を減らすことができ、たとえばＣＤＳ処理部２５０を内蔵するなどといった点で、面積を有効的に活用できるようになる。また、電荷検出部２１０以降の回路も電荷検出部２１０の数と同じだけあればよく、複数列（前例では奇数列および偶数列）を１組に纏めた分だけ削減できるので、消費電力を減らすことができる。
図１０は、読出処理部２００における、電荷検出部２１０、帯域制限部２３０、ＣＤＳ処理部２５０、および列選択部２７０についての、１ユニット分の第１の構成例を示す図であって、図１０（Ａ）は回路図、図１０（Ｂ）は動作を説明するタイミングチャートである。
この読出処理部２００において、電荷検出部２１０は、ＣＣＤ固体撮像素子１０に内蔵型の前段出力部（プリアンプ）を構成するものであり、駆動ＭＯＳトランジスタ（ＤＭ；ＤｒｉｖｅＭＯＳ）ＤＭと、負荷ＭＯＳトランジスタ（ＬＭ；ＬｏａｄＭＯＳ）ＬＭによるソースフォロア（電流増幅回路）構造を有し、またリセットゲートパルスφＲＧに基づいて制御されるリセットゲート端子を有するＭＯＳトランジスタ（ＲＧＴｒ）を備え、垂直ＣＣＤ１３０からの信号電荷を電圧信号に変換する機能を備える。なお、図では、１段構成のソースフォロアとしているが、複数段のソースフォロアとしてもよい。
駆動ＭＯＳトランジスタＤＭのゲートには、垂直ＣＣＤ１３０から選択ゲートＶＯＧを介して供給される信号電荷を蓄積するフローティングデフュージョンＦＤが接続され、また信号電荷を排出するためのリセットドレイン電源ＶＲＤの間にリセットゲートＲＧ用のＭＯＳトランジスタＲＧＴｒのソースが接続されている。フローティングデフュージョンＦＤは、選択ゲートＶＯＧを介して、奇数列（ｏｄｄ）と偶数列（ｅｖｅｎ）の２列分の垂直ＣＣＤ１３０が接続され、フローティングデフュージョンアンプＦＤＡが構成されている。リセットドレイン電源ＶＲＤは、電源ＶＤＤと共通としてもよい。
この電荷検出部２１０において、選択ゲートＶＯＧには所定の選択ゲート電圧ＶｏＧが印加され、リセットゲート線ＲＧには信号電荷の検出周期でリセットゲートパルスφＲＧが印加される。そして、フローティングデフュージョンＦＤに蓄積された信号電荷は信号電圧に変換され、駆動ＭＯＳトランジスタＤＭと負荷ＭＯＳトランジスタＬＭからなるソースフォロア構成の出力回路を介して画素信号として導出される。
そして、ある時刻に初段ソースフォロアのゲート容量に蓄えられていた、直前の信号電荷がリセットゲート線ＲＧにパルスを与えるとリセットされる。このとき、端子Ａは、リセット電位になる。Ｂ点は、初段ソースフォロアの出力インピーダンスと帯域制限容量Ｃｏｕｔで決まる時定数だけ遅れて、リセット電位が確定する。Ｂ点でリセット電位が確定したとき、クランプパルスＣＬＰにパルスが入力され、そのリセット電位がクランプされる。
次に、入力パルスにより信号電荷が端子Ａに入力される。すると、端子Ａは、信号電荷の分だけ電位が下がる。そしてＢ点は、リセット時と同様に時定数だけ遅れて信号電位が確定する。このとき、ホールドパルスＨＰにパルスを与え、そのときの電位をＣ点に蓄える。Ｃ点には、信号電位とリセット電位の差の電位が蓄えられる。
その後、列選択パルス生成部２８０により列選択部２７０に列選択パルスＳＰ（ｎ）を与えることで、出力信号線２９０に撮像信号出力する。この動作において、信号電位を検出している時間とリセット電位を検出している時間を同じにしている。これは、後段のＣＤＳ処理部２５０で信号電位とリセット電位の差を取るときに、２つの電位が同一の帯域で制限され、同レベルの雑音成分を持つ必要があるためである。つまり、一方だけが雑音成分が低い信号であっても、差を取った信号は雑音成分が大きくなるためである。
このような構成により、初段ソースフォロアの出力インピーダンスと帯域制限容量Ｃｏｕｔで構成される低域通過フィルタで帯域を制限できるため、出力信号中に含まれる雑音成分を小さくできる。また、この読出処理部２００は、実質的に信号電荷のない期間におけるリセット電位と実質的に信号電荷のある期間の信号電位との差（出力差）を検知するＣＤＳ処理部２５０を内蔵しているため、ＣＤＳ（相関２重サンプリング）機能により、直前の電荷をリセットしたときの電位のばらつきで発生するリセット雑音や固定パターンノイズ（ＦＰＮ；Fixed Pattern Noise）も同時に抑圧することができ、Ｓ／Ｎの良好な信号を得ることができる。なお、電荷検出部２１０における変換ゲインの違いによる濃度むらは、比較的高い周波数となるので、画像上における濃度むらは視認されず、殆ど問題とならない。
また、電荷検出部２１０と同様に、垂直ＣＣＤ１３０の複数列（本例では２列）に対して、それぞれ１つの帯域制限部２３０やＣＤＳ処理部２５０を設けるだけでよく、素子面積や消費電力の削減に寄与する。また、外付けでＣＤＳ回路を構成する必要がないので、周辺回路を削減することもできる。
以上の構成は、２本の垂直ＣＣＤ１３０ごとに電荷検出部２１０などを設けたものであるが、もちろん３本以上の垂直ＣＣＤ１３０につき１つの電荷検出部２１０やＣＤＳ処理部２５０などを設け、さらなる時分割で使用してもよい。この構成では、電荷検出部２１０やＣＤＳ処理部２５０などの総数をさらに減らすことができるので、素子面積や消費電力を一層減らすことができる。
また、図２の構成において、選択ゲートＶＯＧを省略することもできる。
図１０に示した電荷検出部２１０は、フローティングデフュージョンを用いて構成した場合であるが、これに限らず、たとえばフローティングゲート（１９７３９１年 ＩＳＳＣＣ ＤＩＧＥＳＴ ＯＦ ＴＥＣＨＮＩＣＡＬ ＰＡＰＥＲＳ （アイ・エス・エス・シー・シー ダイジェスト オブ テクニカル ペーパー） ｐｐ１５４〜１５５参照）を用いてもよい。フローティングゲートを用いると、直流分をカットした信号を得られるため、次段のアンプにおいて電源電圧の半分付近に動作点を持っていくことが容易にできる。そのため、電源電圧を最大限に用いたダイナミックレンジを得ることができる。
図１１は、読出処理部２００における、電荷検出部２１０、帯域制限部２３０、ＣＤＳ処理部２５０、および列選択部２７０についての、１ユニット分の第２の構成例を示す回路図である。この第２の構成例は、電荷検出部２１０以降の回路を、信号成分の検出系とリセット雑音成分の検出系といった２系統に分けて処理するようにしたものである。すなわち、帯域制限容量Ｃａを有する第１の帯域制限部２３０ａと、帯域制限容量Ｃｂを有する第２の帯域制限部２３０ｂとを用いて、信号成分とリセット雑音成分を別々に帯域制限することに特徴がある。
電荷検出部２１０と信号成分検出系の帯域制限部２３０ａとの間には、信号成分選択ＭＯＳトランジスタ２２０ａが配され、帯域制限部２３０ａは、信号成分用帯域制限容量Ｃａを有する。帯域制限部２３０ａと出力信号線２９０との間には、信号成分用列選択ＭＯＳトランジスタ２２２ａが配されている。また、電荷検出部２１０とリセット雑音成分検出系の帯域制限部２３０ｂａとの間には、リセット雑音成分選択ＭＯＳトランジスタ２２０ｂが配され、帯域制限部２３０ｂは、リセット雑音成分用帯域制限容量を有する。帯域制限部２３０ｂと出力信号線２９０との間には、リセット雑音成分用列選択ＭＯＳトランジスタ２２２ｂが配されている。電荷検出部２１０やその周辺部は、第１の構成例と同様である。
第１の構成の動作において、端子Ａに信号成分が入力されているときには、信号成分選択ＭＯＳトランジスタ２２０ａをオンに、端子Ａにリセット雑音成分が入力されているときは、リセット雑音成分選択ＭＯＳトランジスタ２２０ｂをオンにする。すると、信号成分用帯域制限容量Ｃａに信号成分が、リセット雑音成分用帯域制限容量Ｃｂにリセット雑音成分が蓄積する。そして、列が選択されたときにリセット雑音成分用列選択ＭＯＳトランジスタ２２２ｂと信号成分用列選択ＭＯＳトランジスタ２２２ａを順にオンする。すると、出力信号線２９０には、リセット雑音成分と信号成分が順に出力され、外付けのＣＤＳ回路に入力される。
ＣＤＳ回路で発生する雑音は、図１０で示されるクランプ容量ＣＬとホールド容量Ｃｈに依存している。これらの容量をできるだけ大きくすると発生する雑音は小さくなる。この第２の構成例では、リセット雑音成分と信号成分を順に出力することにより、外付けでＣＤＳ処理を施すことができる。外付けでＣＤＳ処理を施すことにより、クランプ容量ＣＬとホールド容量Ｃｈの値を大きくすることができるため、ＣＤＳ回路で発生する雑音を小さくすることができる。
図１２は、読出処理部２００の後段に繋がる信号処理回路を含めた撮像装置２０の全体構成の一例を示したブロック図である。ここでは、第１実施形態のＣＣＤ固体撮像素子４０を使用して撮像装置２０から画像を再生するためのシステムブロック図を示す。
信号処理部３００は、出力信号線２９０と接続され、アナログの撮像信号をデジタルの撮像データに変換するＡ／Ｄ変換部３１０と、デジタル化された撮像データを１画面分ずつ記憶する画像記憶部（フィールドメモリ）３２０と、画像記憶部３２０のデータ書込みや読出しを制御するメモリ制御部３３０とを有する。画像記憶部３２０とメモリ制御部３３０とにより、本発明に係る水平列整合部が構成される。すなわち、読出処理部２００から出力された奇数列と偶数列のそれぞれの撮像信号の個々の画素信号を奇数列と偶数列との並びに応じて水平列の方向に並び替えることにより、水平列の方向に順序が揃った撮像信号を得る水平列整合部として機能する。
また信号処理部３００は、画像記憶部３２０から読み出されたビデオデータをアナログ信号に変換するＤ／Ａ変換部３４０と、Ｄ／Ａ変換部３４０によりアナログ信号に変換されたビデオ信号に基づいて、放送フォーマットの一例であるＮＴＳＣ信号を生成するＮＴＳＣコンバータ３５０と、ＮＴＳＣコンバータ３５０から出力されたＮＴＳＣ信号に基づいて可視画像を表示するディスプレイ３６０とを有する。
この構成にいて、各感光部１２０で光電変換された信号電荷は、それぞれ対応する垂直ＣＣＤ１３０に読み出される。垂直ＣＣＤ１３０に読み出された信号電荷は、互いに隣接する複数ラインを１組としてフローティングデフュージョンＦＤを介して電荷検出部２１０に時分割で順に並列に転送される。
電荷検出部２１０に転送された各垂直列の信号電荷は、電荷検出部２１０にて電圧信号に変換され、ＣＤＳ処理部２５０によりオフセットノイズや固定パターンノイズが抑制され、列選択パルス生成部２８０による列選択部２７０に対する水平走査機能により、撮像エリア１００における個々の感光部１２０に対応する撮像信号が時系列で出力信号線２９０から出力される。
出力信号線２９０から時系列で出力された個々の感光部１２０に対応する撮像信号は、信号処理部３００に入力され、Ａ／Ｄ変換部３１０によりＡ／Ｄ変換されて画像記憶部３２０に格納される。画像記憶部３２０にはメモリ制御部３３０が接続されており、蓄積領域のアドレス設定、読み出し順序の制御などが行なわれる。
第１実施形態のＣＣＤ固体撮像素子４０の場合には、垂直ＣＣＤ１３０の奇数列と偶数列の各信号電荷が時分割で読出処理部２００に転送され電圧信号に変換された後、列選択パルス生成部２８０による列選択部２７０に対する水平走査機能により、撮像エリア１００における個々の感光部１２０に対応する撮像信号が時系列化される。したがって、水平走査期間ごとに、前半の水平走査期間には、奇数列についてのみ時系列化された撮像信号が最初に出力され、その後、後半の水平走査期間には、偶数列についてのみ時系列化された撮像信号が出力される。
この奇数列と偶数列とが時分割で出力された撮像信号がデジタル化されて画像記憶部３２０側に送られてくるが、メモリ制御部３３０により、撮像エリア１００の画素位置に対応するように書込み時の画像記憶部３２０のアドレスを設定することで、撮像エリア１００上の撮像画像情報と画像記憶部３２０の画像情報とが同一の配列となる。
このようにして、たとえば格納領域３２０−１〜３２０−（２ｎ−１）には、垂直ＣＣＤ１３０における奇数列にあった信号電荷に対応する画像データを格納させ、格納領域３２０−２〜３２０−（２ｎ）には、垂直ＣＣＤ１３０における偶数列にあった信号電荷に対応する画像データを格納させることができる。
画像を再生する場合には、画像記憶部３２０内の格納領域３２０−１〜３２０−２ｎについて、画像データを順にシリアルデータとして読み出し、Ｄ／Ａ変換部３４０、ＮＴＳＣコンバータ３５０を介してディスプレイ３６０に表示する。
なお、前例では、撮像エリア１００上の撮像画像情報と画像記憶部３２０の画像情報とが同一の配列となるように、メモリ制御部３３０により、画像記憶部３２０へのデータ格納時に書込み位置を制御していたが、書込み時ではなく読出時に制御してもよい。すなわち、先ず、画像記憶部３２０についての格納領域の模式図を図８（Ｂ）に示すように、画像記憶部３２０の格納領域を奇数列領域と偶数列領域とに分け、書込時にはＡ／Ｄ変換部３１０から奇数列分と偶数列分とで順に入力されるデータを、それぞれの格納領域にデータの入力順に格納する。そして読出時には、分けておいた奇数列領域と偶数列領域とから、各水平走査期間内で、Ａ，Ｂ，Ｃ，Ｄ，奇数列と偶数列のデータを交互に読み出してＤ／Ａ変換部３４０に供給する。このようにすることで、撮像エリア１００上の撮像画像情報とディスプレイ３６０上の画像とを同一の配列にすることができる。
また、図示しないが、画像記憶部３２０としてフィールドメモリを使う代わりに、奇数列および偶数列のそれぞれについて半ライン分の画素数に応じた段数のシフトレジスタ（ＦＩＦＯメモリ）およびシフトレジスタを切り替える選択回路を使用することにより、撮像エリア１００上の撮像画像情報の配列順に合った１水平ライン分の時系列の信号に変換（データを水平方向に順に並ぶように並び換える）することもできる。
以上説明したように、第１実施形態の撮像装置２０によれば、ＣＣＤ固体撮像素子の画素数を多くした際に問題になる水平ＣＣＤのクロック周波数が限界になる問題を、水平ＣＣＤを用いずに、複数の垂直ＣＣＤを１組として時分割で電荷検出部（前例ではフローティングデフュージョンを利用したアンプＦＤＡ）に転送し、この電荷検出部にて電圧信号に変換し、その後、この垂直列の電圧信号を水平方向に順に切り替えて読み出すことで解決できる。垂直列を時分割で読み出すことによるデータ系列の並び替えは、比較的簡単な回路で実現できるので、問題ない。
加えて、時分割ではあるものの、垂直ＣＣＤごとに信号電荷を読み出すことができるので、多画素化のために生じる１画素当たりの感度低下を、隣接画素（もしくは２画素離れた所にある同色画素）の信号を利用して、補完することができる。
また、複数列の垂直ＣＣＤをまとめて電荷検出部（前例ではフローティングデフュージョンアンプＦＤＡ）に繋げるときに、列によって垂直ＣＣＤの長さ、すなわち垂直転送電極で規定されるレジスタ（パケット）の段数を変え、電荷検出部に到達するときの電荷転送の位相を反転させることによって、垂直転送電極を共用しても、垂直ＣＣＤ列選択のための選択ゲートを複数（前例では２つ）用いることなく、１つで電荷検出部に読み出すことができる。その結果、電荷検出部周辺の配線数を減らすことができ、固体撮像素子の微細化に関して、ＣＤＳ回路やその他の回路の内蔵といった点において面積を有効に活用することができる。
また、時分割ではあるものの、実質的には、各垂直ＣＣＤごとに電荷検出部が設けられることになるため、電荷検出部には１水平走査期間に数回（１つの電荷検出部が担当する垂直列と同数）分の信号しか入力されず、信号の周波数帯域は大幅に小さくなる。そこで、電荷検出部を構成するアンプの周波数帯域をローパスフィルタを用いて制限することができる。これにより、同時にトランジスタで発生する熱雑音の帯域も制限することができ、雑音成分を小さくすることができる。そして、信号帯域を下げることができるため、それだけ帯域制限部により雑音帯域も狭くすることができ、Ｓ／Ｎ比の良好な画像を得ることができる。
図１３及び図１４は、第１実施形態のＣＣＤ固体撮像素子４０の変形例を説明する図であって、垂直ＣＣＤ１３０と読出処理部２００との境界部分近傍の平面模式図である。ここで、図１３に示す第１の変形例は、隣接する垂直列の２組をさらに１つのグループにし、２つの組のダミー垂直ＣＣＤ１３２の段数の配置形態を互い違いにすることで、隣接する選択ゲートＶＯＧ用の電極を接続して、引出線を共用するようにしたものである。
つまり、２組の中心線を境にしてこの中心線からの距離に応じてダミー垂直ＣＣＤ１３２の段数が順次に変わるようにしている。また、この図１３に示す第１の変形例では、さらに、前記２組の中心線とは異なる位置の中心線で隣接するリセットゲート線も接続して、引出線を共用可能にしている。この第１の変形例の形態によれば、隣接する他の組との間で、選択ゲートＶＯＧ用やリセットゲート線用の電極を接続したので、引出線をさらに少なくすることができる。
なお、図１３では、たとえば、カラムＡとカラムＢの隣接する垂直列の組およびカラムＣとカラムＤの隣接する垂直列の組の２組を１つのグループにし、カラムＥ，Ｆの組およびカラムＧ，Ｈの２組を１つのグループにし、カラムＢとカラムＣとの間にて選択ゲートＶＯＧ用の電極を接続する一方、カラムＤとカラムＥとの間のリセットゲート線を接続しているが、これとは異なるグルーピングにしてもよい。
たとえば、カラムＣ，Ｄの組およびカラムＥ，Ｆの２組を１つのグループにし、同じくカラムＤ，Ｅ間で選択ゲートＶＯＧ用の電極を接続してもよい。図１４に示す第２の変形例は、この形態をさらに発展させたもので、選択ゲートＶＯＧ用の電極を全て接続し、選択ゲート電極の引出線をなお一層少なくすることができるようにしている。この場合、引出線の数は基本的には１つでよいが、線抵抗の問題が生じる。したがって、実際には、線抵抗と配線の困難性とのバランスを考慮して、選択ゲートＶＯＧ用の電極と引出線との取付位置を決定するとよい。
図１５は、第１実施形態のＣＣＤ固体撮像素子４０において、４相駆動の垂直転送パルスφＶ１〜φＶ４を使用する場合におけるタイミングチャートの変形例、並びに電極と信号電荷の位置関係を説明する図である。この変形例は、垂直転送パルスφＶ１〜φＶ４を９０度ずらしで駆動する点に特徴を有する。４相駆動用の垂直転送パルスφＶ１〜φＶ４が印加される転送電極Ｖ１〜Ｖ４以外の他の構成は図１と同様である。
この変形例では、電極と信号電荷の位置関係の図１５から分かるように、次のような利点が得られる。即ち奇数列については、パケットＶ４の信号電荷がフローティングデフュージョンＦＤに転送される際に相手方の偶数列のパケットＶ２が期間ｔ１の間、障壁として作用する。また、偶数列については、パケットＶ２の信号電荷がフローティングデフュージョンＦＤに転送される際に相手方の奇数列のパケットＶ４が期間ｔ２の間、障壁として作用する。
なお、この変形例は、蓄積パケットサイズが、小さいときには、電源電圧ＶＤＤを高くして電圧ポテンシャルの深さで稼ぐことで解消することができる。
図１６は、第２実施形態のＣＣＤ固体撮像素子４０を説明する図である。この第２実施形態は、隣接する２つの垂直ＣＣＤを１組に纏めて１つの電荷検出部に割り当てるという点で、第１実施形態のＣＣＤ固体撮像素子４０と共通するが、ダミー垂直ＣＣＤ１３２を設けておらず、その垂直ＣＣＤの段数は同じままである。つまり、２列の垂直ＣＣＤ１３０を１つのフローティングデフュージョンアンプＦＤＡ構成の電荷検出部２１０で読み出すようにしている。
図１６（Ａ）に示すように、フローティングデフュージョンを挟む各垂直ＣＣＤ１３０の反対側から選択ゲートＶＯＧの配線を繋ぐことができるので、３つ以上を纏めて１つの電荷検出部２１０に割り当てる構成では中央部の選択ゲートＶＯＧへの配線スペースが問題となるのに比べると、配線上の制約は減るので、比較的、実パターンでも問題はない。
ただし、図１６（Ｂ）に示すように、垂直ＣＣＤ１３０の選択ゲート用の配線が垂直ＣＣＤ１３０の数だけ必要であることには変わらないので、その配線が面積中に占める割合は、第１の実施形態の構成より、大きくなってしまう。
以上、本発明を、実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
また、上記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組み合わせにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この構成要件が削除された構成が発明として抽出され得る。
たとえば、上記実施形態では６電極／６相駆動や４電極／４相駆動に適した一例を説明したが、垂直転送電極の数や転送パルスの位相関係は、上述したタイミングのものに限定されない。また、転送パルスとの関わりで、２列や３列に限らず、より多くの列を１つの電荷検出部に割り当てることもできる。
要するに、隣接する複数の垂直列を１つの電荷検出部に割り当てたとき、同一水平列の信号電荷が、それぞれ異なる位相で電荷検出部に到達するように、ダミー垂直転送部（実質的に垂直ＣＣＤと同じ）の段数や垂直転送電極の配置あるいは垂直転送パルスのタイミングを適宜変更すればよい。ダミー垂直転送部の段数や垂直転送電極の配置が同じであって、駆動方法のみが異なる、つまり転送パルスのタイミングのみが異なるものであってもよい。
また、上記実施形態ではインターライン転送型のＣＣＤ固体撮像素子に適用したもので説明したが、これに限らず、フレームインターライン転送型、フルフレーム転送型、フレーム転送型など、他の転送方式のＣＣＤ固体撮像素子に適用してもよい。
さらに、垂直転送部をＣＣＤの代わりにＣＳＤ（charge sweeped device）に置き換えるなど、電荷転送部の形式も、他のものを使用することができる。
本発明に係るＣＣＤ固体撮像素子を用いた撮像装置の第１実施形態を示す概略構成図である。 第１実施形態のＣＣＤ固体撮像素子における、垂直ＣＣＤと読出処理部との境界部分近傍を示した模式的平面図である。 第１実施形態のＣＣＤ固体撮像素子における、垂直ＣＣＤと読出処理部との境界部分近傍を示した模式的断面図である。 第１実施形態のＣＣＤ固体撮像素子における、垂直ＣＣＤおよびダミー垂直ＣＣＤを駆動する垂直転送パルスφＶ１〜φＶ６のタイミングチャートの模式図である。 第１実施形態のＣＣＤ固体撮像素子における、垂直ＣＣＤおよびダミー垂直ＣＣＤを構成する垂直転送電極と印加される垂直転送パルスφＶ１〜φＶ６の関係を説明する図である。 第１実施形態のＣＣＤ固体撮像素子における、垂直ＣＣＤおよびダミー垂直ＣＣＤを駆動する垂直転送パルスφＶ１〜φＶ６と、電荷転送との関係を説明する図である。 垂直転送電極の配置を変えることで、電荷転送を逆相にする一例を説明する垂直転送パルスφＶ１〜φＶ６のタイミングチャートの模式図である。 Ａ，Ｂ 垂直転送電極の配置を変えることで、電荷転送を逆相にする１例を説明する垂直転送電極と印加される垂直転送パルスφＶ１〜φＶ６の関係を説明する図、及び垂直転送電極のパターニングの模式図である。 第１実施形態のＣＣＤ固体撮像素子における、垂直転送パルスと電荷転送との関係を説明する図である。 Ａは読出処理部における、１ユニット分の第２の構成例を示す回路図であり、Ｂは各信号波形図である。 読出処理部における、１ユニット分の第２の構成例を示す回路図である。 Ａ，Ｂ 読出処理部の後段に繋がる信号処理回路を含めた撮像装置の全体構成の一例を示したブロック図、及びその要部のブロック図である。 第１実施形態のＣＣＤ固体撮像素子の第１変形例を説明する図である。 第１実施形態のＣＣＤ固体撮像素子の第２変形例を説明する図である。 第１実施形態のＣＣＤ固体撮像素子を４相駆動する場合の変形例を説明する図である。 Ａ，Ｂ 第２実施形態のＣＣＤ固体撮像素子を説明する要部の回路図、及びその模式的平面図である。 従来型のＣＣＤ固体撮像素子を示す構成図である。 従来型ＣＣＤ固体撮像素子を駆動する転送パルスのタイミングチャートの模式図である。 Ａ，Ｂ 従来型の「スキャニング読出方式」の問題を説明する要部の回路図、及びその模式的平面図である。
符号の説明
１・・固体撮像素子
２・・撮像領域
３・・単位画素
４・・フォトダイオード
５・・垂直ＣＣＤ
６・・水平ＣＣＤ
７・・電荷検出部
１１・・垂直ＣＣＤ
１２・・電荷検出部
１３〔１３Ａ，１３Ｂ，１３Ｃ，１３Ｄ〕・・選択ゲート
Ｓ・・撮像信号
２０・・撮像装置
３０・・外部回路
４０・・固体撮像素子
７０・・駆動電源
８０・・タイミングジェネレータ
１００・・撮像エリア
１２０・・感光部
１３０・・垂直ＣＣＤ
１３２・・ダミー垂直ＣＣＤ
ＦＤ・・フローティングデフュージョン
ＲＯＧ・・読出しゲート部
ＶＯＧ・・選択ゲート
ＣＳ・・チャネルストップ
Ｖ１〜Ｖ６・・垂直転送電極
φＶ１〜φＶ６・・垂直転送パルス
ＶｏＧ・・選択ゲート電圧
φＲＧ・・リセットゲートパルス
ＶＤＤ・・ドレイン電圧
ＸＳＧ・・読出しパルス
ＶＲＤ・・リセットドレイン電圧
ＣＬＰ・・クランプパルス
ＨＰ・・ホールドパルス
２００・・読出処理部
２１０・・電荷検出部
２２０ａ・・信号成分選択ＭＯＳトランジスタ
２２０ｂ・・雑音成分選択ＭＯＳトランジスタ
２２２ａ・・信号成分用列選択ＭＯＳトランジスタ
２２２ｂ・・リセット雑音成分用列選択ＭＯＳトランジスタ
２３０・・帯域制限部
２３０ａ・・第１の帯域制限部
２３０ｂ・・第２の帯域制限部
２５０・・ＣＤＳ処理部
２７０・・列選択部
２８０・・列選択パルス生成部
２９０・・出力信号線
Ｃａ・・信号成分用帯域制限容量
Ｃｂ・・リセット雑音成分用帯域制限容量
ＣＬ・・クランプ容量
Ｃｈ・・ホールド容量
ＬＭ・・負荷ＭＯＳトランジスタ
ＤＭ・・駆動ＭＯＳトランジスタ
ＲＧ・・リセットゲート線
ＳＰ（ｎ）・・列選択パルス
３００・・信号処理部
３１０・・Ａ／Ｄ変換部
３２０・・画像記憶部
３３０・・メモリ制御部
３４０・・Ｄ／Ａ変換部
３５０・・ＮＴＳＣコンバータ
３６０・・ディスプレイ
Ｔ０〜Ｔ１２・・時刻
ｔ１、ｔ２・・期間

Claims (25)

  1. 水平列および垂直列の各方向に２次元状に配列され、光を受光することで信号電荷を得る複数の感光部と、
    前記感光部により得た前記信号電荷を前記垂直列の方向に転送する垂直列電荷転送部と、
    隣接する複数の前記垂直列ごとに設けられ、前記垂直列電荷転送部により転送された前記信号電荷を画素信号に変換する電荷検出部と、前記電荷検出部の後段に、前記画素信号における前記信号電荷のないときの出力と前記信号電荷のあるときの信号レベルの差を検知する差動検知部を備えるとともに、
    前記隣接する複数の垂直列について、前記感光部で得た前記水平列の方向における同一位置の前記信号電荷を前記電荷検出部に到達させるときの電荷転送の位相が異なるものとなるように形成されている
    ことを特徴とする固体撮像素子。
  2. 水平列および垂直列の各方向に２次元状に配列され、光を受光することで信号電荷を得る複数の感光部と、
    前記感光部により得た前記信号電荷を前記垂直列の方向に転送する垂直列電荷転送部と、
    隣接する複数の前記垂直列ごとに設けられ、前記垂直列電荷転送部により転送された前記信号電荷を画素信号に変換する電荷検出部と、
    前記垂直列電荷転送部と前記電荷検出部との間に配された、前記複数の垂直列のそれぞれについて電荷転送の段数が異なるダミー電荷転送部と、
    前記電荷検出部の後段に、前記画素信号における前記信号電荷のないときの出力と前記信号電荷のあるときの信号レベルの差を検知する差動検知部を備えている
    ことを特徴とする固体撮像素子。
  3. 前記隣接する複数の垂直列電荷転送部は、垂直転送駆動用の電極が共通に使用される
    ことを特徴とする請求項２記載の固体撮像素子。
  4. 前記電荷検出部は、隣接する２列の前記垂直列ごとに設けられている
    ことを特徴とする請求項２記載の固体撮像素子。
  5. 前記ダミー電荷転送部は、同一の前記水平列の前記感光部の信号電荷を前記電荷検出部に到達させるときの電荷転送の位相が前記隣接する２列の垂直列の間で１８０度反転したものとなる分だけ、前記電荷転送の段数が異なる
    ことを特徴とする請求項４記載の固体撮像素子。
  6. 水平列および垂直列の各方向に２次元状に配列され、光を受光することで信号電荷を得る複数の感光部と、
    前記感光部により得た前記信号電荷を前記垂直列の方向に転送する垂直列電荷転送部と、
    隣接する複数の前記垂直列ごとに設けられ、前記垂直列電荷転送部により転送された前記信号電荷を画素信号に変換する電荷検出部と、前記電荷検出部の後段に、前記画素信号における前記信号電荷のないときの出力と前記信号電荷のあるときの信号レベルの差を検知する差動検知部とを備え、
    前記隣接する複数の垂直列について、共通の垂直転送制御信号が印加されたとき、前記感光部で得た前記水平列の方向における同一位置の前記信号電荷を前記電荷検出部に到達させるときの電荷転送の位相が異なるものとなるように垂直転送駆動用の電極が形成されている
    ことを特徴とする固体撮像素子。
  7. 前記電荷検出部は、前記信号電荷の入力側に、前記隣接する複数の垂直列について共用される、前記信号電荷を読み出すための選択ゲートを有する
    ことを特徴とする請求項１記載の固体撮像素子。
  8. 前記電荷検出部は、前記信号電荷の入力側に、前記隣接する複数の垂直列について共用される、前記信号電荷を読み出すための選択ゲートを有する
    ことを特徴とする請求項２記載の固体撮像素子。
  9. 前記電荷検出部は、前記信号電荷の入力側に、前記隣接する複数の垂直列について共用される、前記信号電荷を読み出すための選択ゲートを有する
    ことを特徴とする請求項６記載の固体撮像素子。
  10. 前記選択ゲートへの配線は、隣接する他の前記電荷検出部についての前記選択ゲートへの配線と共用されている
    ことを特徴とする請求項７記載の固体撮像素子。
  11. 前記選択ゲートへの配線は、隣接する他の前記電荷検出部についての前記選択ゲートへの配線と共用されている
    ことを特徴とする請求項８記載の固体撮像素子。
  12. 前記選択ゲートへの配線は、隣接する他の前記電荷検出部についての前記選択ゲートへの配線と共用されている
    ことを特徴とする請求項９記載の固体撮像素子。
  13. 水平列および垂直列の各方向に２次元状に配列され、光を受光することで信号電荷を得る複数の感光部と、
    前記感光部により得た前記信号電荷を前記垂直列の方向に転送する垂直列電荷転送部と、
    隣接する２つの前記垂直列ごとに設けられ、前記垂直列電荷転送部により転送された前記信号電荷を画素信号に変換する電荷検出部と、前記電荷検出部の後段に、前記画素信号における前記信号電荷のないときの出力と前記信号電荷のあるときの信号レベルの差を検知する差動検知部とを備え、
    前記電荷検出部は、前記信号電荷の入力側に、前記隣接する２つの垂直列についてそれぞれ独立に設けられた、前記信号電荷を読み出すための選択ゲートを有する
    ことを特徴とする固体撮像素子。
  14. 前記電荷検出部は、前記信号電荷を前記画素信号に変換した後に初期化するためのリセットゲートを前記電荷検出部ごとに有する
    ことを特徴とする請求項１記載の固体撮像素子。
  15. 前記電荷検出部は、前記信号電荷を前記画素信号に変換した後に初期化するためのリセットゲートを前記電荷検出部ごとに有する
    ことを特徴とする請求項２記載の固体撮像素子。
  16. 前記電荷検出部は、前記信号電荷を前記画素信号に変換した後に初期化するためのリセットゲートを前記電荷検出部ごとに有する
    ことを特徴とする請求項６記載の固体撮像素子。
  17. 前記電荷検出部は、前記信号電荷を前記画素信号に変換した後に初期化するためのリセットゲートを前記電荷検出部ごとに有する
    ことを特徴とする請求項１３記載の固体撮像素子。
  18. 前記隣接する複数の垂直列についての前記電荷検出部が、さらに前記複数の垂直列を組として前記垂直列の方向に複数個設けられており、当該複数個の電荷検出部の後段に、当該複数個の電荷検出部のそれぞれから出力された前記画素信号を前記水平列の方向に順次時系列に選択して出力する水平走査部を備えた
    ことを特徴とする請求項１記載の固体撮像素子。
  19. 前記隣接する複数の垂直列についての前記電荷検出部が、さらに前記複数の垂直列を組として前記垂直列の方向に複数個設けられており、当該複数個の電荷検出部の後段に、当該複数個の電荷検出部のそれぞれから出力された前記画素信号を前記水平列の方向に順次時系列に選択して出力する水平走査部を備えた
    ことを特徴とする請求項２記載の固体撮像素子。
  20. 前記隣接する複数の垂直列についての前記電荷検出部が、さらに前記複数の垂直列を組として前記垂直列の方向に複数個設けられており、当該複数個の電荷検出部の後段に、当該複数個の電荷検出部のそれぞれから出力された前記画素信号を前記水平列の方向に順次時系列に選択して出力する水平走査部を備えた
    ことを特徴とする請求項６記載の固体撮像素子。
  21. 前記隣接する複数の垂直列についての前記電荷検出部が、さらに前記複数の垂直列を組として前記垂直列の方向に複数個設けられており、当該複数個の電荷検出部の後段に、当該複数個の電荷検出部のそれぞれから出力された前記画素信号を前記水平列の方向に順次時系列に選択して出力する水平走査部を備えた
    ことを特徴とする請求項１３記載の固体撮像素子。
  22. 水平列および垂直列の各方向に２次元状に配列された感光部により得た信号電荷を前記垂直列の方向に転送する垂直列電荷転送部と、隣接する複数の前記垂直列ごとに設けられ、前記垂直列電荷転送部により前記垂直列の方向に転送された前記信号電荷を画素信号に変換する電荷検出部と、前記電荷検出部の後段に、前記画素信号における前記信号電荷のないときの出力と前記信号電荷のあるときの信号レベルの差を検知する差動検知部とを有する固体撮像素子から画素信号を得る固体撮像素子の駆動方法であって、
    前記隣接する複数の前記垂直列についての前記画素信号が、前記垂直列の方向への前記信号電荷の転送における異なる位相で出力されるよう、前記固体撮像素子を駆動する
    ことを特徴とする固体撮像素子の駆動方法。
  23. 前記電荷検出部は、前記信号電荷の入力側に、前記信号電荷を読み出すための選択ゲートと、前記信号電荷を前記画素信号に変換した後に初期化するためのリセットゲートを有しており、
    前記選択ゲートがオフのときに前記リセットゲートをオンさせる
    ことを特徴とする請求項２２記載の固体撮像素子の駆動方法。
  24. 水平列および垂直列の各方向に２次元状に配列された感光部により得た信号電荷を前記垂直列の方向に転送する垂直列電荷転送部と、隣接する複数の前記垂直列ごとに設けられ、前記垂直列電荷転送部により前記垂直列の方向に転送された前記信号電荷を画素信号に変換する電荷検出部と、前記電荷検出部の後段に、前記画素信号における前記信号電荷のないときの出力と前記信号電荷のあるときの信号レベルの差を検知する差動検知部を有する固体撮像素子を用いて撮像信号を得る撮像方法であって、
    前記隣接する複数の前記垂直列についての前記画素信号を、前記垂直列の方向への前記信号電荷の転送における異なる位相で取得し、
    この取得した画素信号を前記水平列の方向に順次時系列に選択することにより、前記異なる位相のそれぞれについての撮像信号を得、
    その後、前記複数の垂直列の並び順に応じて前記撮像信号の前記画素信号を前記水平列の方向に並び替えることにより、前記水平列の方向に順序が揃った撮像信号を得る
    ことを特徴とする撮像方法。
  25. 水平列および垂直列の各方向に２次元状に配列され、光を受光することで信号電荷を得る複数の感光部、前記感光部により得た前記信号電荷を前記垂直列の方向に転送する垂直列電荷転送部、隣接する複数の前記垂直列ごとに設けられ、前記垂直列電荷転送部により転送された前記信号電荷を画素信号に変換する電荷検出部、前記垂直列電荷転送部と前記電荷検出部との間に配された、前記複数の垂直列のそれぞれについて電荷転送の段数が異なるダミー電荷転送部、前記電荷検出部の後段に、前記画素信号における前記信号電荷のないときの出力と前記信号電荷のあるときの信号レベルの差を検知する差動検知部を備えてなる固体撮像素子と、
    前記固体撮像素子から、前記垂直列の方向への前記信号電荷の転送における異なる位相で出力された画素信号を前記水平列の方向に順次時系列に選択することにより、前記異なる位相のそれぞれについての撮像信号を得る水平走査部と、
    前記複数の垂直列の並び順に応じて前記水平走査部から出力された撮像信号の前記画素信号を前記水平列の方向に並び替えることにより、前記水平列の方向に順序が揃った撮像信号を得る水平列整合部とを備えた
    ことを特徴とする撮像装置。
JP2004514335A 2002-06-12 2003-06-12 固体撮像素子、固体撮像素子の駆動方法、撮像方法および撮像装置 Expired - Fee Related JP4428235B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002170986 2002-06-12
JP2002170986 2002-06-12
PCT/JP2003/007496 WO2003107661A1 (ja) 2002-06-12 2003-06-12 固体撮像素子、固体撮像素子の駆動方法、撮像方法および撮像装置

Publications (2)

Publication Number Publication Date
JPWO2003107661A1 JPWO2003107661A1 (ja) 2005-10-20
JP4428235B2 true JP4428235B2 (ja) 2010-03-10

Family

ID=29727791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004514335A Expired - Fee Related JP4428235B2 (ja) 2002-06-12 2003-06-12 固体撮像素子、固体撮像素子の駆動方法、撮像方法および撮像装置

Country Status (6)

Country Link
US (1) US20050224842A1 (ja)
JP (1) JP4428235B2 (ja)
KR (1) KR20050013130A (ja)
CN (1) CN100387050C (ja)
TW (1) TWI233207B (ja)
WO (1) WO2003107661A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019514286A (ja) * 2016-04-06 2019-05-30 ケーエルエー−テンカー コーポレイション デュアルカラムパラレルｃｃｄセンサおよびセンサを用いた検査システム

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4212095B2 (ja) * 2003-07-15 2009-01-21 シャープ株式会社 固体撮像装置およびその駆動方法
KR100585118B1 (ko) * 2003-12-30 2006-05-30 삼성전자주식회사 다이내믹 레인지를 향상시킨 서브 샘플링 모드를 제공하는고체 촬상 소자 및 그 구동 방법
KR20050077434A (ko) * 2004-01-28 2005-08-02 삼성전자주식회사 소비 전력을 줄일 수 있는 고체 촬상 장치
JP2006049986A (ja) * 2004-07-30 2006-02-16 Sony Corp 固体撮像装置
US7952633B2 (en) * 2004-11-18 2011-05-31 Kla-Tencor Technologies Corporation Apparatus for continuous clocking of TDI sensors
KR101145059B1 (ko) * 2004-12-30 2012-05-11 인텔렉츄얼 벤처스 투 엘엘씨 Ｃｍｏｓ 이미지센서 및 그 구동방법
JP4687155B2 (ja) * 2005-03-09 2011-05-25 ソニー株式会社 固体撮像装置およびその駆動方法
GB2425229B (en) * 2005-04-14 2008-04-09 Micron Technology Inc Generation and storage of column offsets for a column parallel image sensor
JP4486015B2 (ja) * 2005-09-13 2010-06-23 パナソニック株式会社 固体撮像装置
KR100782308B1 (ko) 2006-07-14 2007-12-06 삼성전자주식회사 입사 광량에 따라 광전류 경로를 선택할 수 있는 ｃｍｏｓ이미지 센서와 이미지 센싱 방법
JP2008118434A (ja) * 2006-11-06 2008-05-22 Fujifilm Corp 固体撮像素子及び撮像装置
JP2009027528A (ja) * 2007-07-20 2009-02-05 Fujifilm Corp 固体撮像素子及びその駆動方法
JP5629134B2 (ja) * 2010-06-14 2014-11-19 パナソニック株式会社 電荷結合素子の駆動装置、空間情報検出装置
US8749686B2 (en) * 2011-04-29 2014-06-10 Truesense Imaging, Inc. CCD image sensors and methods
US8987788B2 (en) 2011-09-26 2015-03-24 Semiconductor Components Industries, Llc Metal-strapped CCD image sensors
JP5967955B2 (ja) * 2012-01-31 2016-08-10 キヤノン株式会社 光電変換装置および撮像システム
KR101948057B1 (ko) * 2012-04-13 2019-02-14 삼성전자주식회사 상관 이중 샘플링 회로 및 이를 포함하는 이미지 센서
KR20140024707A (ko) 2012-08-21 2014-03-03 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 기기
JP6196789B2 (ja) 2013-03-15 2017-09-13 浜松ホトニクス株式会社 固体撮像装置
JP6112963B2 (ja) * 2013-05-10 2017-04-12 キヤノン株式会社 撮像装置
US10462391B2 (en) 2015-08-14 2019-10-29 Kla-Tencor Corporation Dark-field inspection using a low-noise sensor
US10778925B2 (en) 2016-04-06 2020-09-15 Kla-Tencor Corporation Multiple column per channel CCD sensor architecture for inspection and metrology
US10469782B2 (en) * 2016-09-27 2019-11-05 Kla-Tencor Corporation Power-conserving clocking for scanning sensors
US9955091B1 (en) * 2016-12-20 2018-04-24 Omnivision Technologies, Inc. High dynamic range image sensor read out architecture using in-frame multi-bit exposure control
EP3684053A4 (en) 2017-09-14 2020-11-25 Panasonic Semiconductor Solutions Co., Ltd. SEMICONDUCTOR IMAGING DEVICE AND IMAGING DEVICE EQUIPPED WITH THIS ELEMENT
CN111034179B (zh) * 2017-09-14 2022-09-20 新唐科技日本株式会社 固体摄像装置及具备该固体摄像装置的摄像装置
CN110739324A (zh) 2018-07-18 2020-01-31 索尼半导体解决方案公司 受光元件以及测距模块
JP7141295B2 (ja) * 2018-10-01 2022-09-22 キヤノン株式会社 画像処理装置およびその制御方法
CN110132327B (zh) * 2019-06-05 2021-09-17 知恒科技(天津)有限公司 一种光电编码器
CN111430397B (zh) * 2020-04-01 2022-08-02 中国电子科技集团公司第四十四研究所 具有增透膜的多谱段tdiccd结构
CN114887934B (zh) * 2022-03-31 2024-03-22 蜂巢能源科技股份有限公司 电芯加工生产线

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58209269A (ja) * 1982-05-31 1983-12-06 Toshiba Corp 固体撮像装置
US5060245A (en) * 1990-06-29 1991-10-22 The United States Of America As Represented By The Secretary Of The Air Force Interline transfer CCD image sensing apparatus
JPH0697414A (ja) * 1992-09-11 1994-04-08 Hitachi Ltd 固体撮像装置
JPH07131714A (ja) * 1993-10-29 1995-05-19 Hitachi Ltd Ａｄ変換装置
JPH08331461A (ja) * 1995-06-02 1996-12-13 Sony Corp 固体撮像装置の駆動方法
JP2785782B2 (ja) * 1995-12-27 1998-08-13 日本電気株式会社 固体撮像装置
JP2001111026A (ja) * 1999-10-07 2001-04-20 Fuji Film Microdevices Co Ltd 固体撮像装置
EP1102326B1 (en) * 1999-11-22 2007-02-28 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device and imaging system using the same
JP3991543B2 (ja) * 2000-01-11 2007-10-17 株式会社日立製作所 撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019514286A (ja) * 2016-04-06 2019-05-30 ケーエルエー−テンカー コーポレイション デュアルカラムパラレルｃｃｄセンサおよびセンサを用いた検査システム

Also Published As

Publication number Publication date
WO2003107661A1 (ja) 2003-12-24
JPWO2003107661A1 (ja) 2005-10-20
CN100387050C (zh) 2008-05-07
TWI233207B (en) 2005-05-21
CN1675921A (zh) 2005-09-28
TW200414528A (en) 2004-08-01
US20050224842A1 (en) 2005-10-13
KR20050013130A (ko) 2005-02-02

Similar Documents

Publication Publication Date Title
JP4428235B2 (ja) 固体撮像素子、固体撮像素子の駆動方法、撮像方法および撮像装置
KR101159014B1 (ko) ｘ-ｙ 어드레싱 가능한 이미지 센서, 이를 포함하는 카메라 및 ｘ-ｙ 어드레싱 가능한 이미지 센서의 동작 방법
EP2338283B1 (en) Image sensor with vertical binning of pixels
US7683956B2 (en) Solid-state imaging device, driving method thereof, and camera that separate image component signal and non-image component signal
JP2009521842A (ja) 静止画またはビデオ撮影用画像センサ
JP4792923B2 (ja) 物理量検出装置、物理量検出装置の駆動方法および撮像装置
JP2001053267A (ja) 固体撮像素子およびその駆動方法並びにカメラシステム
JPH10191168A (ja) Ｃｃｄ撮像素子
JPH0766381A (ja) 固体撮像素子及びその駆動方法
JP5045183B2 (ja) 固体撮像素子および固体撮像素子の駆動方法、並びにカメラシステム
US6207982B1 (en) Solid-state image pickup device capable of high-speed transfer of signal charges in horizontal direction
JP3397151B2 (ja) 固体撮像素子の駆動方法
JP2006157624A (ja) 固体撮像装置及び固体撮像装置の駆動方法
JP4837239B2 (ja) 固体撮像素子
JP2000164848A (ja) 固体撮像装置及びその駆動方法
JP2978018B2 (ja) 固体撮像装置とその駆動方法
JPH10200819A (ja) 固体撮像装置およびその駆動方法並びにカメラ
JPH09129861A (ja) 固体撮像素子
JP4171870B2 (ja) 固体撮像素子
JP2006279289A (ja) 固体撮像装置及び固体撮像装置の駆動方法。
JPH11196336A (ja) Ｈｄｔｖ／ｓｄｔｖ共用カメラの駆動方法
JPH0560303B2 (ja)
JPS6135750B2 (ja)
JPH10336522A (ja) Ｆｉｔ型固体撮像装置およびその駆動方法
JPH0759012A (ja) 固体撮像装置及びその駆動方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060606

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091207

LAPS Cancellation because of no payment of annual fees