JP4212095B2 - 固体撮像装置およびその駆動方法 - Google Patents

固体撮像装置およびその駆動方法 Download PDF

Info

Publication number
JP4212095B2
JP4212095B2 JP2003275021A JP2003275021A JP4212095B2 JP 4212095 B2 JP4212095 B2 JP 4212095B2 JP 2003275021 A JP2003275021 A JP 2003275021A JP 2003275021 A JP2003275021 A JP 2003275021A JP 4212095 B2 JP4212095 B2 JP 4212095B2
Authority
JP
Japan
Prior art keywords
transfer
dummy
transfer register
layer
register means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003275021A
Other languages
English (en)
Other versions
JP2005039561A (ja
Inventor
武彦 尾住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003275021A priority Critical patent/JP4212095B2/ja
Priority to US10/893,023 priority patent/US7148524B2/en
Priority to CNB2004100684498A priority patent/CN100440527C/zh
Priority to KR1020040055314A priority patent/KR100628781B1/ko
Priority to TW093121159A priority patent/TWI254451B/zh
Publication of JP2005039561A publication Critical patent/JP2005039561A/ja
Application granted granted Critical
Publication of JP4212095B2 publication Critical patent/JP4212095B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/73—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using interline transfer [IT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、例えばデジタルスチルカメラやビデオカメラなどの撮像デバイスとして用いられる固体撮像装置およびその駆動方法に関する。
近年、デジタルスチルカメラの高画質化が急速に進んでおり、その撮像デバイスとして１００万画素以上の画素数を有する固体撮像装置、特にＣＣＤイメージセンサが広く用いられるようになってきている。これらのＣＣＤイメージセンサにおいては、一般に、全画素の信号電荷を独立に読み出して静止画を得る駆動方法（スチルモード）と、液晶モニタなどに動画を映し出す駆動方法（モニタリングモード）とが切り替え自在に用いられる。
このモニタリングモードの機能を実現するためには、毎秒３０枚程度のフレームレートが必要とされる。しかしながら、ＣＣＤイメージセンサの駆動周波数特性には限界があり、また、低消費電力化が要求されるため、駆動周波数を高速化することは容易ではない。したがって、ＣＣＤイメージセンサの多画素化に伴って、モニタリングモードにおけるフレームレートの確保が困難になってきている。
この問題に対して、現在、１００万画素以上の画素数を有するＣＣＤイメージセンサにおいては、一般に、垂直方向に配列された画素の一部からのみ信号電荷を読み出してラインを間引き、データ量を減少させることによってフレームレートを向上させる方法が用いられている。
また、垂直方向のデータ量を減少させるための他の方法も提案されている。これを図２１に示す。
図２１は、従来の固体撮像装置の構成例を示す平面図である。
図２１において、固体撮像装置１００は、４相駆動垂直転送レジスタを有するインターレース方式のＣＣＤイメージセンサである。
このＣＣＤイメージセンサは、受光部としてのフォトダイオード１、トランスファゲート２、垂直転送レジスタ３、水平転送レジスタ４、電荷検出部５、出力アンプ６および掃き出しドレイン７を有している。
フォトダイオード１は、半導体基板上にマトリックス状に設けられており、その前面にベイヤー配列でＲＧＢのカラーフィルタが設けられている。
垂直転送レジスタ３は、フォトダイオード１の各列に隣接して設けられ、それぞれトランスファーゲート２を介してフォトダイオード１と接続されている。各垂直転送レジスタ３では、フォトダイオード１から読み出された信号電荷が、φＶ１〜φＶ４の４相駆動により垂直方向に転送されるようになっている。
水平転送レジスタ４は、垂直転送レジスタ３と垂直な方向に設けられている。この水平転送レジスタ４では、各垂直転送レジスタ３によって転送されてきた信号電荷を、φＨ１およびφＨ２の２相駆動により水平方向に転送する。水平転送レジスタ４によって転送された信号電荷は、電荷検出部５によって検出され、出力アンプ６から出力される。
掃き出しドレイン７は、水平転送レジスタ４の下部に隣接して設けられている。このＣＣＤイメージセンサでは、不要な電荷を行単位で掃き出しドレイン７に排出させることによって、垂直方向に複数配置された行ラインのデータを間引くことができる。
これに対して、フレームレートを向上させるために、水平方向のデータ量を減少させる方法も提案されている。これを図２２に示す。
図２２は、従来の固体撮像装置の他の構成例を示す平面図である。
図２２において、固体撮像装置２００も、４相駆動垂直転送レジスタを有するインターレース方式のＣＣＤイメージセンサである。
このＣＣＤイメージセンサは、特定列の垂直転送レジスタ３と水平転送レジスタ４との境界部に、不要な電荷を排出するための掃き出しドレイン７Ａ、および電荷排出を制御するためのコントロールゲート８を有している。
コントロールゲート８を制御して掃き出しドレイン７電荷を排出させることによって、その垂直転送レジスタ３から水平転送レジスタ４への信号電荷の転送が禁止される。このため、水平方向にデータを間引いてフレームレートを向上させることができる。
さらに、掃き出しによらずに水平方向のデータ量を減少させる他の方法として、水平方向に隣接する同じ色の受光部からの信号を加算するデータ間引き方法も提案されている。これを図２３に示す。
図２３は、水平方向に隣接する同じ色の受光部からの信号を加算して水平方向のデータ量を減少させる従来のデータ間引き方法を説明するための図である。
まず、図２３（ａ）に示す初期状態から、図２３（ｂ）に示す１回目のデータ読み出し状態では、右側２列の赤色Ｒ（網掛け表示）および緑色Ｇ（ドット表示）のフォトダイオード１から垂直転送レジスタ３を介して水平転送レジスタ４にデータが読み出されている。
次に、図２３（ｃ）に示すように、１回目に読み出されたＲおよびＧのデータを水平方向転送レジスタ４によって水平方向左側に２コマ分転送させる。
さらに、図２３（ｄ）に示す２回目の読み出し時には、左側２列のＲおよびＧのフォトダイオード１から垂直転送レジスタ３を介して水平転送レジスタ４にデータを読み出し、１回目に読み出されて水平方向に転送された同じ色のデータとそれぞれ加算する。
さらに、図２３（ｅ）に示すように、垂直転送レジスタ３によって垂直方向に１コマだけデータを転送させる。
さらに、図２３（ｆ）に示すように、水平転送レジスタ４によって水平方向にデータを転送させて電荷検出部５を介して出力アンプ６から信号電荷を出力させる。
以上のようにして、水平方向のデータを間引いてフレームレートを向上させることができる。
ここで、ＣＣＤイメージセンサで採用されているカラーフィルタ配列は、水平方向１画素毎に異なることが一般的である。よって、一旦、垂直転送レジスタ３から水平転送レジスタ４に信号が読み出されると、同じ色の信号を加算することができない。このため、同じ色の信号（データ）を加算するために、図２３に示すように、垂直転送レジスタ３から水平転送レジスタ４への信号読み出しを複数回に分割して、垂直転送レジスタ３から水平転送レジスタ４への信号読み出しを行った後、次に、垂直転送レジスタ３から水平転送レジスタ4への信号読み出しを行う前に、読み出された信号を同じ色成分の垂直列まで移動させる水平転送を繰り返し行う。
このような固体撮像装置は、例えば特許文献１および特許文献２に開示されている。
特許文献１に開示されている固体撮像装置では、垂直転送レジスタと水平転送レジスタとの間に３層の転送電極を設けて、一部の信号電荷を転送電極部に保持した状態で他の信号電荷を先に水平転送レジスタに転送させている。その後、残りの信号電荷を水平転送レジスタに転送させることにより、先に転送されていた信号電荷と加算することができる。
また、特許文献２に開示されている固体撮像装置では、垂直転送レジスタと水平転送レジスタとの間に２層の転送電極を設けて、垂直転送レジスタ内での転送数を垂直転送レジスタ列に対して周期的に異ならせている。同一行の互いに離れた画素の信号電荷を順に垂直転送レジスタから水平転送レジスタに転送させている。これによって、先に転送された信号電荷を水平転送レジスタ内で転送させ、これに、後から水平転送レジスタに転送される信号電荷を加算することができる。
特開平１１−５４７４１号公報 特開２０００−１１５６４３号公報
上述したような従来のデータ間引き方法において、垂直方向に対しては自由度の高いデータ間引きを行うことが可能である。しかしながら、水平方向にデータ間引きを行うためには、以下のような問題がある。
まず、図２２に示すように、不要な電荷を排出する掃き出しドレイン７Ａとその電荷排出を制御するコントロールゲート８を設ける構造では、チップサイズの小型化、高画素化による画素サイズの縮小化が進む中で、垂直転送レジスタ３と水平転送レジスタ４との境界の狭い領域に掃き出しドレイン構造を設けることが非常に困難である。一方、水平転送レジスタ４に隣接した下側に掃き出しドレイン７Ａとコントロールゲート８とを設ける場合には、十分なスペースが存在するために画素サイズの縮小化が進んでも問題は生じない。しかしながら、この場合には、掃き出し動作が一括して行われてしまうため、水平方向のデータを選択的に間引くことはできないという問題がある。
また、従来のデータ間引き方法において、水平方向に隣接する同じ色の信号データを加算する方法を実現するためには、垂直転送レジスタ３から水平転送レジスタ４への信号読み出しを列毎に制御し、読み出し時間に差を設けることが必要になる。
しかしながら、例えば特許文献１に開示されている固体撮像装置では、３層の転送電極が必要になるため、製造プロセスが複雑になる。また、特許文献２に開示されている固体撮像装置では、垂直転送レジスタを構成する２層の転送電極の枚数が列毎に異なっているため、構造が複雑になる。
本発明は、上記従来の問題を解決するもので、構成が簡単な２層の転送電極により垂直転送レジスタから水平転送レジスタへの信号読み出しを列毎に制御することができる固体撮像装置およびその駆動方法を提供することを目的とする。
本発明の固体撮像装置は、基板上に行および列方向にマトリックス状に設けられた複数の受光部から読み出された各信号電荷を、複数列の画素領域垂直転送レジスタ手段により各列方向にそれぞれ転送し、その転送した各信号電荷を水平転送レジスタ手段により水平方向に転送して読み出す固体撮像装置において、
該複数列の画素領域垂直転送レジスタ手段と水平転送レジスタ手段との間にそれぞれ、該複数列の画素領域垂直転送レジスタ手段からの各信号電荷をそれぞれ各列毎に転送制御可能とした複数列のダミー領域垂直転送レジスタ手段がそれぞれ設けられ、該複数列のダミー領域垂直転送レジスタ手段からの各信号電荷をそれぞれ列毎に転送して該水平転送レジスタ手段にそれぞれ出力するものであり、
該複数列の画素領域垂直転送レジスタ手段および複数列のダミー領域垂直転送レジスタ手段はそれぞれ、第１層目転送電極と第２層目転送電極とが垂直方向に交互に複数設けられ、ｎ枚（ｎ≧２ｋ、ｋは２以上の整数）の転送電極を１組として、ｎ相駆動により前記受光部から読み出された信号電荷を垂直方向に転送し、
該複数列のダミー領域垂直転送レジスタ手段は、
第１層目転送電極と第２層目転送電極とが垂直方向に交互に設けられ、ｎ枚の転送電極を１組として、ｎ相駆動により前記画素領域垂直転送レジスタ手段からの信号電荷を垂直方向に転送する第１ダミー領域と、
第１層目転送電極と第２層目転送電極とが垂直方向に交互に設けられ、ｎ枚の転送電極を１組として、当該第１層目転送電極は該第１ダミー領域における同じ行方向の第１層目転送電極と同じタイミングで転送制御信号が印加され、該第２層目転送電極は該第１ダミー領域における同じ行方向の第２層目転送電極と異なるタイミングで転送制御信号が印加されて、ｎ相駆動により該垂直転送レジスタ手段からの信号電荷を垂直方向に転送する第２ダミー領域とを有するものであり、そのことにより上記目的が達成される。
また、好ましくは、本発明の固体撮像装置において、水平転送レジスタ手段の近傍位置に設けられ、該水平転送レジスタ手段からの不要な信号電荷を排出可能とする掃き出しドレイン手段を更に有する。
さらに、好ましくは、本発明の固体撮像装置における第１層目転送電極のパターンは前記ダミー領域垂直転送レジスタ手段の各行方向において同一パターンであり、前記第２層目転送電極のパターンは該ダミー領域垂直転送レジスタ手段の各行方向において複数列単位で異なる２種類のパターンを有する。
さらに、好ましくは、本発明の固体撮像装置における第１ダミー領域および第２ダミー領域はそれぞれ、第１層目転送電極と第２層目転送電極とが列方向（例えば図面の縦方向）に交互に設けられたｎ枚の転送電極からなる第１ダミー部と第２ダミー部とが垂直方向に連続してそれぞれ設けられ、
前記第１ダミー領域と第２ダミー領域との間に、第１層目転送電極と第２層目転送電極とが垂直方向に交互に設けられたｎ枚の転送電極からなる第１ダミー部と第２ダミー部とが垂直方向に連続してそれぞれ設けられ、該第１層目転送電極は該第１ダミー領域および第２ダミー領域における同じ行方向の第１層目転送電極と同じタイミングで転送制御信号が印加され、該第１ダミー部の第２層目転送電極は該第１ダミー領域における同じ行方向の第２層目転送電極と異なるタイミングで転送制御信号が印加され、該第２ダミー部の第２層目転送電極は該第２ダミー領域における同じ行方向の第２層目転送電極と異なるタイミングで転送制御信号が印加されて、ｎ相駆動により該画素領域垂直転送レジスタ手段からの信号電荷を垂直方向に転送可能とする第３ダミー領域を更に有する。
さらに、好ましくは、本発明の固体撮像装置において、第１ダミー領域におけるｎ相の転送電極と、前記画素領域垂直レジスタ手段におけるｎ相の転送電極とは、対応する転送電極間で共通に配線されている。
本発明の固体撮像装置の駆動方法は、請求項４に記載の固体撮像装置を駆動する固体撮像装置の駆動方法であって、前記垂直転送レジスタ手段から前記水平転送レジスタ手段への各信号電荷の転送を列単位で制御するべく、各信号電荷が転送されるダミー領域がｎ相駆動により動作している間に、各信号電荷が保持されるダミー領域における第２層目転送電極のうち、前記水平転送レジスタ手段に近い方から１枚目をローレベル、残りの第２層目転送電極をハイレベルにしており、そのことにより上記目的が達成される。
本発明の固体撮像装置の駆動方法は、上記固体撮像装置を駆動する固体撮像装置の駆動方法であって、前記垂直転送レジスタ手段から前記水平転送レジスタへの各信号電荷の転送を列単位で制御するべく、各信号電荷が転送されるダミー領域がｎ相駆動により動作している間に、各信号電荷が保持されるダミー領域における各ダミー部の第２層目転送電極のうち、前記水平レジスタ手段に近い方から１枚目をローレベル、残りの第２層目転送電極をハイレベルにしており、そのことにより上記目的が達成される。
また、好ましくは、本発明の固体撮像装置の駆動方法において、画素領域垂直転送レジスタ手段の第１層目転送電極と、前記ダミー領域垂直転送レジスタ手段の第１層目転送電極とに対して、対応する転送電極間で同じタイミングで制御信号を印加する。
また、好ましくは、本発明の固体撮像装置において、基板上に行および列方向にマトリックス状に設けられた複数の受光部から読み出された各信号電荷を、複数列の画素領域垂直転送レジスタ手段により各列方向にそれぞれ転送し、その転送した各信号電荷を水平転送レジスタ手段により水平方向に転送して読み出す固体撮像装置において、該複数列の画素領域垂直転送レジスタ手段と水平転送レジスタ手段との間にそれぞれ、該複数列の画素領域垂直転送レジスタ手段からの各信号電荷をそれぞれ各列毎に転送制御可能とした複数列のダミー領域垂直転送レジスタ手段がそれぞれ設けられ、該複数列のダミー領域垂直転送レジスタ手段からの各信号電荷をそれぞれ列毎に転送して該水平転送レジスタ手段にそれぞれ出力するものであり、該複数列の画素領域垂直転送レジスタ手段はそれぞれ、前記受光部に隣接して第１層目転送電極と第２層目転送電極とが垂直方向に交互に複数設けられ、ｍ枚（ｍ≧２ｊ、ｊは３以上の整数）の転送電極を１組として、ｍ相駆動により該受光部から読み出された各信号電荷を垂直方向にそれぞれ転送し、前記複数列のダミー領域垂直転送レジスタ手段はそれぞれ、該画素領域垂直転送レジスタ手段と前記水平転送レジスタ手段との間に、第１層目転送電極と第２層目転送電極とが垂直方向に交互に設けられ、ｍ／２枚の転送電極からなり、ｍ／２相駆動により該画素領域垂直転送レジスタ手段からの各信号電荷を垂直方向に転送する第１ダミー部と、該画素領域垂直転送レジスタ手段においてｍ枚で構成された１組の転送電極のうち、該水平転送レジスタ手段に近い方から２枚の転送電極を含み、該２枚の転送電極に画素領域とは異なるタイミングで転送制御信号が印加される第２ダミー部とを連続して有する第１ダミー領域と、第１層目転送電極と第２層目転送電極とが垂直方向に交互に設けられ、ｍ／２枚の転送電極を１組として、該第１層目転送電極は該第１ダミー領域における同じ行方向の第１層目転送電極と同じタイミングで転送制御信号が印加され、該第２層目転送電極は該第１ダミー領域における同じ行方向の第２層目転送電極と異なるタイミングで転送制御信号が印加されて、ｍ／２相駆動により該垂直転送レジスタ手段からの各信号電荷を垂直方向に転送する第１ダミー部と、該画素領域垂直転送レジスタ手段においてｍ枚で構成された１組の転送電極のうち、該水平転送レジスタ手段に近い方から２枚の転送電極を含み、該２枚の転送電極に画素領域とは異なるタイミングで転送制御信号が印加されると共に、該２枚の転送電極のうち、該第１層目転送電極は該第１ダミー領域における同じ行方向の第１層目転送電極と同じタイミングで転送制御信号が印加され、該第２層目転送電極は該第１ダミー領域における同じ行方向の第２層目転送電極と異なるタイミングで転送制御信号が印加される第２ダミー部とを連続して有する第２ダミー領域と有する。
さらに、好ましくは、本発明の固体撮像装置における第１層目転送電極のパターンは前記ダミー領域垂直転送領域の各行において同一パターンであり、前記第２層目転送電極のパターンは該ダミー領域垂直転送レジスタ手段の各行において複数列単位で異なる２種類のパターンを有する。
本発明の固体撮像装置の駆動方法は、上記固体撮像装置を駆動する固体撮像装置の駆動方法であって、前記垂直転送レジスタ手段から水平転送レジスタ手段への各信号電荷の転送を列単位で制御するべく、各信号電荷が転送されるダミー領域における第１ダミー部がｍ／２相駆動により動作している間に、各信号電荷が保持されるダミー領域における第２層目転送電極のうち、前記水平転送レジスタ手段に近い方から１枚目をローレベルに固定し、残りの第２層目転送電極のうち、該水平転送レジスタ手段に近い方から少なくとも１枚はハイレベルに固定し、前記第１ダミー領域および第２ダミー領域のそれぞれの第２ダミー部において、少なくとも１枚はローレベルに固定しており、そのことにより上記目的が達成される。
上記構成により、以下に、本発明の作用について説明する。
本発明にあっては、画素領域垂直転送レジスタと水平転送レジスタとの境界部に、２層の転送電極が垂直方向に交互に設けられ、ｎ枚（ｎ≧２ｋ、ｋは２以上の整数）の転送電極を１組として、ｎ相駆動により信号電荷を垂直方向に転送するダミー領域垂直転送レジスタが設けられている。
このダミー領域垂直転送レジスタは、各列がｎ枚の転送電極を１組として、同じ行に対して第２層目転送電極に異なるタイミングで制御信号（クロック信号）を印加可能に配線されている。
例えば、それぞれｎ枚の転送電極からなる第１ダミー領域および第２ダミー領域において、第１層目転送電極は同じ行に同じタイミングで制御信号が印加されるように配線され、第２層目転送電極は同じ行に異なるタイミングで制御信号印加可能に配線されている。
また、それぞれｎ枚の転送電極からなる第１ダミー部および第２ダミー部を有する第１ダミー領域〜第３ダミー領域において、第３ダミー領域の第１層目転送電極は第１ダミー領域および第２ダミー領域における同じ行の第１層目転送電極と同じタイミングで制御信号が印加されるように配線され、第１ダミー部の第２層目転送電極は第１ダミー領域における同じ行の第２層目転送電極と異なるタイミングで制御信号印加可能に配線され、第２ダミー部の第２層目転送電極は第２ダミー領域における同じ行の第２層目転送電極と異なるタイミングで制御信号印加可能に配線されていてもよい。
この第２層目転送電極への制御信号（クロック信号）のタイミングを制御することによって、垂直転送レジスタから水平転送レジスタへの信号読み出しを列単位で制御することができる。例えば、信号電荷が読み出されるダミー領域がｎ相駆動により動作している間に、信号電荷が保持されるダミー領域における第２層目転送電極のうち、水平転送レジスタに近い方から１枚目はローレベル、残りの第２層目転送電極はハイレベルに固定する。これによって、ローレベルに設定された転送電極で囲まれた領域に信号電荷が保持される。従って、列単位で読み出し時間に差を設けて、信号を分割して読み出すことが可能となる。
さらに、ダミー領域の第１層目転送電極と画素領域の第１層目転送電極とに同じタイミングで制御信号を印加したり、ダミー領域におけるｎ相の転送電極と、画素領域におけるｎ相の転送電極とを、対応する転送電極間で共通に配線することによって、端子数の削減を図ることが可能となる。
他の本発明にあっては、画素領域垂直転送レジスタと水平転送レジスタとの境界部に、２層の転送電極が垂直方向に交互に設けられ、ｍ／２枚（ｍ≧２ｊ、ｊは３以上の整数）の転送電極を１組として、ｍ／２相駆動により信号電荷を垂直方向に転送する第１ダミー部と、画素領域垂直転送レジスタの転送電極のうち、水平転送レジスタに近い方から２枚の転送電極を含む第２ダミー部とを有するダミー領域転送レジスタが設けられている。
このダミー領域垂直転送レジスタは、各列がｍ／２枚＋２の転送電極を１組として、同じ行に対して第２層目転送電極に異なるタイミングで制御信号を印加可能に配線されている。
例えば、それぞれｍ／２枚の転送電極からなる第１ダミー部において、第１層目転送電極は第１ダミー領域および第２ダミー領域で同じ行に同じタイミングで制御信号が印加されるように配線され、第２層目転送電極は第１ダミー領域および第２ダミー領域で同じ行に異なるタイミングで制御信号印加可能に配線されている。また、画素領域の転送電極のうち、水平転送レジスタに近い方から２枚の転送電極を含む第２ダミー部において、２枚の転送電極に画素領域とは異なるタイミングで制御信号が印加可能に配線されていると共に、第１層目転送電極は第１ダミー領域および第２ダミー領域で同じ行に同じタイミングで制御信号が印加されるように配線され、第２層目転送電極は第１ダミー領域および第２ダミー領域で同じ行に異なるタイミングで制御信号印加可能に配線されている。
このように同じ行の第１層目転送電極に同じタイミングで制御信号が印加され、第２層目転送電極に異なるタイミングで制御信号印加可能に配線するために、第１層目転送電極のパターンはダミー領域垂直転送レジスタの各行において同一パターンとされ、第２層目転送電極のパターンはダミー領域垂直転送レジスタの各行において複数列単位で異なる２種類のパターンとされている。
この第２層目転送電極への制御信号（クロック信号）の印加タイミングを制御することによって、垂直転送レジスタから水平転送レジスタへの信号読み出しを列単位で制御することができる。例えば、信号電荷が読み出されるダミー領域において第１ダミー部がｍ／２相駆動により動作している間に、信号電荷が保持されるダミー領域における第２層目転送電極のうち、水平転送レジスタに近い方から１枚目をローレベルに固定し、残りの第２層目転送電極のうち、水平転送レジスタに近い方から少なくとも１枚はハイレベルに固定し、第２ダミー部において少なくとも１枚はローレベルに固定する。これによって、ローレベルに設定された転送電極で囲まれた領域に信号電荷が保持される。従って、列単位で読み出し時間に差を設けて、信号を分割して読み出すことが可能となる。
以上説明したように、本発明によれば、２層ゲートプロセスによる簡単な構成の転送電極を用いて、画素領域垂直転送レジスタと水平転送レジスタの境界部に、２層目転送電極のみ異なるタイミングで制御信号を印加できるように配線したダミー領域を設けて、駆動タイミングを制御する。これによって、列単位で読み出し時間に差を設けて垂直転送レジスタから水平転送レジスタへの信号読み出しを行うことが可能となる。その結果、先行して読み出された信号電荷を水平転送レジスタの下側に設けた掃き出しドレインから排出して、その後に続く信号電荷を出力することによって、水平方向のデータ数を間引くことが可能となる。
また、先行して読み出された信号電荷を水平方向へ移動させた後、その後に続く信号電荷を読み出して、水平方向に隣接する同じ色の信号を加算することによって、水平方向のデータ数を間引くことも可能となる。その結果、水平方向のデータ量を減少させてフレームレートを向上させることが可能となる。
以下に、本発明の固体撮像装置の実施形態１〜４をＣＣＤイメージセンサに適用した場合について図面を参照しながら説明する。
（実施形態１）
本実施形態１では、６行４列の画素配列において、垂直転送レジスタ３ａ，３ｂから水平転送レジスタ４への信号読み出しを２回に分ける場合について説明する。
図１は、本発明のＣＣＤイメージセンサの実施形態１における概略構成を示す平面図である。
図１において、ＣＣＤイメージセンサ１０は、構成が簡単な２層ゲートプロセスにより作製された６相駆動垂直転送レジスタを有するインターライン転送型ＣＣＤイメージセンサである。
このＣＣＤイメージセンサ１０は、受光部としてのフォトダイオード１、トランスファゲート２、画素領域垂直転送レジスタ３ａ、ダミー領域垂直転送レジスタ３ｂ、水平転送レジスタ４、電荷検出部５、出力アンプ６および掃き出しドレイン７を有している。ダミー領域垂直転送レジスタ３ｂと、ダミー領域垂直転送レジスタ３ｂに垂直転送制御信号を出力する制御部（図示せず）とによってダミー領域垂直転送レジスタ手段が構成されている。
フォトダイオード１は、半導体基板上の画素領域にマトリックス状に複数配列されて設けられており、その前面に、ベイヤー配列でＲ、Ｇ、Ｂの各カラーフィルタが設けられている。
画素領域垂直転送レジスタ３ａは、フォトダイオード１の各列に隣接して設けられ、それぞれトランスファーゲート２を介してフォトダイオード１と接続されている。
この画素領域垂直レジスタ３ａは、第１層目転送電極（１層目ゲート）ΦＶ２、ΦＶ４およびΦＶ６と、第２層目転送電極（２層目ゲート）ΦＶ１、ΦＶ３およびΦＶ５とが垂直方向に交互に設けられている。ｎ枚（ｎ≧２ｋ、ｋは２以上の整数、本実施形態１ではｎ＝６、ｋ＝３）の転送電極を１組として、ｎ相駆動によりフォトダイオード１から読み出された信号電荷が垂直方向に転送される。ゲートΦＶ１〜ΦＶ６には一般的な６相駆動のタイミングで垂直転送制御信号が制御部（図示せず）から印加され、信号電荷はゲート４枚分の蓄積部とゲート２枚分のバリア部で保持される。
モニタリングモードにおいては、トランスファーゲート２に読み出しパルスが印加されることにより、トランスファーゲート２を介してフォトダイオード１からＲ、Ｇ、Ｂ全ての色成分が垂直転送レジスタ３ａに読み出される。その後、ゲートΦＶ１〜ΦＶ６に与えられる垂直転送制御信号を制御することによって、ゲートΦＶ１〜ΦＶ６の６相駆動により信号電荷が垂直方向に転送される。
画素領域垂直転送レジスタ３ａと水平転送レジスタ４との間（境界部分）には、ダミー領域垂直転送レジスタ３ｂが設けられている。このダミー領域垂直転送レジスタ３ｂは、２列のＡ−Ａ’列に第１ダミー領域としてのダミー領域Ａが設けられ、また、２列のＢ−Ｂ’列に第２ダミー領域としてのダミー領域Ｂが設けられている。
Ａ−Ａ’列のダミー領域Ａは、画素領域垂直転送レジスタ３ａと同じゲート配置であり、第１層目転送電極（１層目ゲート）ΦＶ２、ΦＶ４およびΦＶ６と、第２層目転送電極（２層目ゲート）ΦＶ１、ΦＶ３およびΦＶ５とが垂直方向に交互に設けられている。ｎ枚（ｎ≧２ｋ、ｋは２以上の整数、本実施形態１ではｎ＝６、ｋ＝３）の転送電極を１組として、ｎ相駆動により画素領域垂直転送レジスタ３ａからの信号電荷が垂直方向に転送される。このダミー領域ＡにおけるゲートΦＶ１〜ΦＶ６と、画素領域垂直レジスタ３ａにおけるゲートΦＶ１〜ΦＶ６とは、対応するゲート間で共通に配線されており、垂直転送制御信号として同じクロック信号が印加されるように配線されている。
また、Ｂ−Ｂ’列のダミー領域Ｂは、画素領域垂直転送レジスタ３ａと異なるゲート配置であり、第１層目転送電極（１層目ゲート）ΦＶ２、ΦＶ４およびΦＶ６と、第２層目転送電極（２層目ゲート）ΦＶ１Ａ、ΦＶ３ＡおよびΦＶ５Ａとが垂直方向に交互に設けられている。ｎ枚（ｎ≧２ｋ、ｋは２以上の整数、本実施形態１ではｎ＝６、ｋ＝３）の転送電極を１組として、ｎ相駆動により画素領域垂直転送レジスタ３ａからの信号電荷が垂直方向に転送される。このダミー領域Ｂにおける１層目ゲートΦＶ２、ΦＶ４およびΦＶ６は、ダミー領域Ａにおける同じ行の２層目ゲートΦＶ２、ΦＶ４およびΦＶ５と同じパターンである。ダミー領域Ｂにおける１層目ゲートΦＶ２、ΦＶ４およびΦＶ６は、ダミー領域Ａと同様に、画素領域垂直レジスタ３ａにおける１層目ゲートΦＶ２、ΦＶ４およびΦＶ６と、対応するゲート間で共通に配線されており、垂直転送制御信号として同じクロック信号が印加されるように配線されている。また、ダミー領域Ｂにおける２層目ゲートΦＶ１Ａ、ΦＶ３ＡおよびΦＶ５Ａは、ダミー領域Ａにおける同じ行の２層目ゲートΦＶ１、ΦＶ３およびΦＶ５とは異なるパターンである。ダミー領域Ｂにおける２層目ゲートΦＶ１Ａ、ΦＶ３ＡおよびΦＶ５Ａと、画素領域垂直レジスタ３ａにおける２層目ゲートΦＶ１、ΦＶ３およびΦＶ５とは、垂直転送制御信号として異なるクロック信号が印加できるように配線されている。
水平転送レジスタ４は、垂直転送レジスタ３と垂直な方向（直角方向で横方向）に設けられている。この水平転送レジスタ４は、第１層目転送電極ΦＨ１および第２層目転送電極ΦＨ２が水平方向に交互に設けられている。転送電極ΦＨ１およびΦＨ２に与えられる２相の水平転送クロック信号を制御することによって、信号電荷が水平方向に電荷検出部５まで転送される。水平転送レジスタ４によって転送された信号電荷は、電荷検出部５によって検出され、出力アンプ６から出力される。
掃き出しドレイン７は、水平転送レジスタ４の下部（図面での下部）に隣接して設けられている。このＣＣＤイメージセンサ１０では、不要な電荷を行単位で掃き出しドレイン７に排出させることによって、行方向のラインデータの他に、列方向のデータ（信号電荷）をも間引くことが可能となる。
次に、このＣＣＤイメージセンサ１０の動作について説明する。ここでは、説明を簡単にするため、図１のＡ−Ａ’列とＢ−Ｂ’列における信号電荷の転送状態について、説明する。
まず、垂直転送レジスタ３ａ，３ｂから水平転送レジスタ４への信号読み出しを一括して行う場合について説明する。
図２は、垂直転送レジスタから水平転送レジスタへの信号読み出しを一括して行う場合について、ゲートΦＶ１〜ΦＶ６、ΦＶ１Ａ、ΦＶ３ＡおよびΦＶ５Ａのそれぞれの駆動タイミングを示す波形図である。また、図３ＡはＡ−Ａ’列においてｔｂ１〜ｔｂ１３の各時間に対応する信号の転送状態を示すポテンシャル図であり、図３ＢはＢ−Ｂ’列においてｔｂ１〜ｔｂ１３の各時間に対応する信号の転送状態を示すポテンシャル図である。ここでは、垂直転送レジスタ１段当たりの転送サイクルはｔｂ１〜ｔｂ１３で構成されている。
垂直転送レジスタ３ａ、３ｂから水平転送レジスタ４に一括して信号読み出しを行う場合には、図２に示すように、Ｂ−Ｂ’列のダミー領域Ｂに設けられたゲートΦＶ１Ａ、ΦＶ３ＡおよびΦＶ５Ａには、それぞれ、画素領域およびＡ−Ａ’列のダミー領域Ａに設けられたΦＶ１、ΦＶ３およびΦＶ５と同じタイミングでクロック信号を印加して、６相駆動タイミングにより駆動する。
このため、Ａ−Ａ’列では、画素領域において図２に示すようなゲートΦＶ１〜ΦＶ６の６相駆動タイミングにより図３Ａに示すように信号電荷が順次転送される。ダミー領域においても図２に示すようなゲートΦＶ１〜ΦＶ６の６相駆動タイミングにより図３Ａに示すように信号電荷が順次転送される。また、Ｂ−Ｂ’列では、画素領域において図２に示すようなゲートΦＶ１〜ΦＶ６の６相駆動タイミングにより図３Ｂに示すように信号電荷が順次転送される。ダミー領域においては図２に示すようなゲートΦＶ１Ａ、ΦＶ２、ΦＶ３Ａ、ΦＶ４、ΦＶ５ＡおよびΦＶ６の６相駆動タイミングにより図３Ｂに示すように信号電荷が順次転送される。
これにより、図３Ａおよび図３Ｂに示すように、Ａ−Ａ’列とＢ−Ｂ’列とは同じポテンシャル推移で動作する。Ａ−Ａ’列とＢ−Ｂ’列における垂直転送レジスタ３ａ，３ｂから水平転送レジスタ４への信号電荷の転送は、時間ｔｂ１から始まって時間ｔｂ１３で同時に完了する。このとき、行方向のラインデータ（信号電荷）が不要であれば、その行方向のラインデータ（信号電荷）を掃き出しドレイン７側に排出してデータを間引くことが可能となる。
次に、垂直転送レジスタ３ａ，３ｂから水平転送レジスタ４への信号読み出しを２分割して行う場合について説明する。
図４は、垂直転送レジスタ３ａ，３ｂから水平転送レジスタ４への信号読み出しを２分割して行う場合について、ゲートΦＶ１〜ΦＶ６、ΦＶ１Ａ、ΦＶ３ＡおよびΦＶ５Ａのそれぞれの駆動タイミングを示す波形図である。また、図５ＡはＡ−Ａ’列においてｔａ１〜ｔａ２５の各時間に対応する信号の転送状態を示すポテンシャル図であり、図５ＢはＢ−Ｂ’列においてｔａ１〜ｔａ２５の各時間に対応する信号の転送状態を示すポテンシャル図である。ここでは、垂直転送レジスタ１段当たりの転送サイクルはｔａ１〜ｔａ２５で構成されている。また、この転送サイクルには、Ｂ−Ｂ’列において水平転送レジスタ４への転送動作を行うｔａ１〜ｔａ１３と、Ａ−Ａ’列において水平転送レジスタ４への転送動作を行うｔａ１３〜ｔａ２５とが含まれている。
まず、ｔａ１〜ｔａ１３の期間における動作について説明する。
図５Ｂに示すＢ−Ｂ’列において、ゲートΦＶ１Ａ、ΦＶ２、ΦＶ３Ａ、ΦＶ４、ΦＶ５ＡおよびΦＶ６で構成され、水平転送レジスタ４に最も近いダミー領域Ｂのパケットに蓄積された信号電荷Ｂ１１は、図４に示すような６相駆動タイミングにより、ｔａ１〜ｔａ１３の期間において水平転送レジスタ４に転送される。
この間、図５Ｂに示すＢ−Ｂ’列において、ゲートΦＶ１〜ゲートΦＶ６で構成される他のパケットや、図５Ａに示すＡ−Ａ’列において全てのパケットでは、図４に示すように１層目ゲートΦＶ２、ΦＶ４およびΦＶ６に通常の６相駆動タイミングと同じクロック信号が印加されている。しかしながら、水平転送レジスタ４に近い２層目ゲートΦＶ５がローレベル、その他の２層目ゲートΦＶ１ＡおよびΦＶ３がハイレベルに固定されているため、Ｂ−Ｂ’列において、ゲートΦＶ１〜ゲートΦＶ６で構成される他のパケットに蓄積された信号電荷と、Ａ−Ａ’列において全てのパケットに蓄積された信号電荷とは、ゲートΦＶ５で囲まれたパケットの範囲に保持される。このため、ｔａ１〜ｔａ１３の期間においてはＡ−Ａ’列の垂直転送レジスタ３ａ，３ｂから水平転送レジスタ４への信号電荷の読み出しは行われない。
なお、ｔａ５〜ｔａ７の期間においては、一時的に一つのパケット内の信号電荷が二つのパケットに分割される状態が発生するが、ｔａ８において再度合成、復元されるため、問題は生じない。
次に、ｔａ１３〜ｔａ２５の期間における動作について説明する。
図４に示すように、ｔａ１３〜ｔａ２５の期間においては、ゲートΦＶ１〜ΦＶ６、ΦＶ１Ａ、ΦＶ３ＡおよびΦＶ５Ａの全てのゲートに通常の６相駆動と同じタイミングでクロック信号が印加される。これにより、Ａ−Ａ’列およびＢ−Ｂ’列の信号電荷は全て１パケット分（垂直転送レジスタ１段分）、水平転送レジスタ４の方向へ転送される。
但し、Ｂ−Ｂ’列の水平転送レジスタ４に最も近いパケットの信号電荷Ｂ１１は、ｔａ１〜ｔａ１３の期間において既に読み出されており、ｔａ１３においては空パケットとなっている。このため、ｔａ１３〜ｔａ２５の期間において新たに水平転送レジスタ４へ読み出される信号は、Ａ−Ａ’列の水平転送レジスタ４に最も近いパケットの信号電荷Ａ１１だけである。
このように、Ｂ−Ｂ’列の垂直転送レジスタ３ａ，３ｂでは、ｔａ１〜ｔａ１３の期間に水平転送レジスタ４への信号読み出し動作が行われる。続いて、Ａ−Ａ’列の垂直転送レジスタ３ａ，３ｂからは、ｔａ１３〜ｔａ２５の期間に水平転送レジスタ４への信号読み出し動作が行われる。それと同時に、その他すべての信号電荷に対して、垂直転送レジスタ１段当たりの転送サイクルも完了する。その結果、Ａ−Ａ’列およびＢ−Ｂ’列の読み出し時間に、ｔａ１３〜ｔａ２５（実際に有効となる時間差としてはＢ−Ｂ’列の信号読み出しが完了してからＡ−Ａ’列の信号の水平転送レジスタ４への読み出しが始まるまでのｔａ１３〜ｔａ１５）の差を設けた読み出しを実現することが可能となる。
なお、本実施形態１では、端子数を減らすために、Ｂ−Ｂ’列のゲートΦＶ１Ａ、ΦＶ３ＡおよびΦＶ５Ａに対応するＡ−Ａ’列の２層目ゲートΦＶ１、ΦＶ３およびΦＶ５の配線を、画素領域垂直転送レジスタ３ａの２層目ゲートΦＶ１、ΦＶ３およびΦＶ５と共通化している。また、１層目ゲートΦＶ２、ΦＶ４およびΦＶ６においては、画素領域およびダミー領域とも、同じゲート配線としている。しかしながら、画素領域とダミー領域とで全く異なる端子を設定して、異なるタイミングで動作させても同じ効果が得られることは明らかである。
また、本実施形態１では、６相駆動垂直転送レジスタを有するインターライン転送型ＣＣＤイメージセンサ１０について説明したが、これに限られず、６相以外のｎ相駆動（ｎ≧２ｋ、ｋは２以上の整数）垂直転送レジスタ３ａ，３ｂを有するＣＣＤイメージセンサやインターライン転送型以外のＣＣＤイメージセンサについても本実施形態１を適用できることは明らかである。また、本実施例は２層ゲートプロセスにより該電極構成を実現しているが、２層ゲートプロセスのかわりに３層ゲート以上の多層ゲートプロセスを使用し同一電極構成とした場合でも同じ効果が得られることは明らかである。本実施形態１のＣＣＤイメージセンサの駆動方法についても、上述した方法に限られず、様々な駆動方法が可能である。
（実施形態２）
本実施形態２では、４行６列の画素配列において、垂直転送レジスタ３ａ，３ｂから水平転送レジスタ４への信号読み出しを３回に分ける場合について説明する。
図６は、本発明のＣＣＤイメージセンサの実施形態２における概略構成を示す平面図である。
図６において、ＣＣＤイメージセンサ２０は、２層ゲートプロセスにより作製された４相駆動垂直転送レジスタを有するインターライン転送型ＣＣＤイメージセンサである。
このＣＣＤイメージセンサ２０は、受光部としてのフォトダイオード１、トランスファゲート２、画素領域垂直転送レジスタ３ａ、ダミー領域垂直転送レジスタ３ｂ、水平転送レジスタ４、電荷検出部５、出力アンプ６および掃き出しドレイン７を有している。これらのフォトダイオード１、トランスファーゲート２、水平転送レジスタ４、電荷検出部５、出力アンプ６および掃き出しドレイン７については、上記実施形態１の場合と同様の構成であるため、ここではその説明は省略する。
画素領域垂直レジスタ３ａは、第１層目転送電極（１層目ゲート）ΦＶ２およびΦＶ４と、第２層目転送電極（２層目ゲート）ΦＶ１およびΦＶ３とが垂直方向に交互に設けられている。ｎ枚（ｎ≧２ｋ、ｋは２以上の整数、本実施形態ではｎ＝４、ｋ＝２）の転送電極を１組として、ｎ相駆動によりフォトダイオード１から読み出された信号電荷が垂直方向に転送される。ゲートΦＶ１〜ΦＶ４には一般的な４相駆動のタイミングで垂直転送制御信号が印加され、信号電荷はゲート２枚分の蓄積部とゲート２枚分のバリア部で保持される。
画素領域垂直転送レジスタ３ａと水平転送レジスタ４との境界部には、ダミー領域垂直転送レジスタ３ｂが設けられている。このダミー領域垂直転送レジスタ３ｂは、２列のＡ−Ａ’列に第１ダミー領域としてのダミー領域Ａが設けられ、２列のＢ−Ｂ’列に第３ダミー領域としてのダミー領域Ｂが設けられ、２列のＣ−Ｃ’列に第２ダミー領域としてのダミー領域Ｃが設けられている。
Ａ−Ａ’列のダミー領域Ａは第１ダミー部としてのダミー部ａおよび第２ダミー部としてのダミー部ａ’によって構成されている。また、Ｂ−Ｂ’列のダミー領域Ｂは第１ダミー部としてのダミー部ｂおよび第２ダミー部としてのダミー部ｂ’によって構成されている。また、Ｃ−Ｃ’列のダミー領域Ｃは第１ダミー部としてのダミー部ｃおよび第２ダミー部としてのダミー部ｃ’によって構成されている。
ダミー領域Ａのダミー部ａは、画素領域垂直転送レジスタ３ａと同じゲート配置であり、第１層目転送電極（１層目ゲート）ΦＶ２およびΦＶ４と、第２層目転送電極（２層目ゲート）ΦＶ１およびΦＶ３とが垂直方向に交互に設けられている。ｎ枚（ｎ≧２ｋ、ｋは２以上の整数、本実施形態２ではｎ＝４、ｋ＝２）の転送電極を１組として、ｎ相駆動により信号電荷が垂直方向に転送される。このダミー部ａにおけるゲートΦＶ１〜ΦＶ４と、画素領域垂直レジスタ３ａにおけるゲートΦＶ１〜ΦＶ４とは、対応するゲート間で共通に配線されており、垂直転送制御信号として同じクロック信号が印加されるように配線されている。
また、ダミー領域Ａのダミー部ａ’と、ダミー領域Ｂのダミー部ｂおよびｂ’と、ダミー領域Ｃのダミー部ｃとは、画素領域垂直転送レジスタ３ａと異なるゲート配置であり、第１層目転送電極（１層目ゲート）ΦＶ２およびΦＶ４と、第２層目転送電極（２層目ゲート）ΦＶ１ＡおよびΦＶ３Ａとが垂直方向に交互に設けられている。ｎ枚（ｎ≧２ｋ、ｋは２以上の整数、本実施形態２ではｎ＝４、ｋ＝２）の転送電極を１組として、ｎ相駆動により信号電荷が垂直方向に転送される。ダミー領域Ａのダミー部ａ’と、ダミー領域Ｂのダミー部ｂおよびｂ’と、ダミー領域Ｃのダミー部ｃとにおける１層目ゲートΦＶ２およびΦＶ４は、ダミー領域Ａのダミー部ａおよびダミー領域Ｃのダミー部ｃ’における同じ行の１層目ゲートΦＶ２およびΦＶ４と同じパターンである。ダミー領域Ａのダミー部ａ’と、ダミー領域Ｂのダミー部ｂおよびｂ’と、ダミー領域Ｃのダミー部ｃとにおける１層目ゲートΦＶ２およびΦＶ４は、ダミー領域Ａのダミー部ａと同様に、画素領域垂直レジスタ３ａにおける１層目ゲートΦＶ２およびΦＶ４と、対応するゲート間で共通に配線されており、垂直転送制御信号として同じクロック信号が印加されるように配線されている。また、ダミー領域Ａのダミー部ａ’およびダミー領域Ｂのダミー部ｂ’における２層目ゲートΦＶ１ＡおよびΦＶ３Ａは、ダミー領域Ｃのダミー部ｃ’における同じ行の２層目ゲートΦＶ１ＢおよびΦＶ３Ｂとは異なるパターンである。また、ダミー領域Ｂのダミー部ｂと、ダミー領域Ｃのダミー部ｃとにおける２層目ゲートΦＶ１ＡおよびΦＶ３Ａは、ダミー領域Ａのダミー部ａにおける同じ行の２層目ゲートΦＶ１およびΦＶ３とは異なるパターンである。そして、ダミー領域Ａのダミー部ａ’と、ダミー領域Ｂのダミー部ｂおよびｂ’と、ダミー領域Ｃのダミー部ｃとにおける２層目ゲートΦＶ１ＡおよびΦＶ３Ａと、画素領域垂直レジスタ３ａにおける２層目ゲートΦＶ１およびΦＶ３とは、垂直転送制御信号として異なるクロック信号が印加できるように配線されている。
さらに、ダミー領域Ｃのダミー部ｃ’は、画素領域垂直転送レジスタ３ａと異なるゲート配置であり、第１層目転送電極（１層目ゲート）ΦＶ２およびΦＶ４と、第２層目転送電極（２層目ゲート）ΦＶ１ＢおよびΦＶ３Ｂとが垂直方向に交互に設けられている。そして、ｎ枚（ｎ≧２ｋ、ｋは２以上の整数、本実施形態ではｎ＝４、ｋ＝２）の転送電極を１組として、ｎ相駆動により信号電荷が垂直方向に転送される。ダミー領域Ｃのダミー部ｃ’における１層目ゲートΦＶ２およびΦＶ４は、ダミー領域Ａのダミー部ａ’およびダミー領域Ｂのダミー部ｂ’における同じ行の１層目ゲートΦＶ２およびΦＶ４と同じパターンである。ダミー領域Ｃのダミー部ｃ’における１層目ゲートΦＶ２およびΦＶ４は、ダミー領域Ａのダミー部ａと同様に、画素領域垂直レジスタ３ａにおける１層目ゲートΦＶ２およびΦＶ４と、対応するゲート間で共通に配線されており、垂直転送制御信号として同じクロック信号が印加されるように配線されている。また、ダミー領域Ｃのダミー部ｃ’における２層目ゲートΦＶ１ＢおよびΦＶ３Ｂは、ダミー領域Ａのダミー部ａ’およびダミー領域Ｂのダミー部ｂ’における同じ行の２層目ゲートΦＶ１ＡおよびΦＶ３Ａとは異なるパターンである。ダミー領域Ｃのダミー部ｃ’における２層目ゲートΦＶ１ＢおよびΦＶ３Ｂと、画素領域垂直レジスタ３ａにおける２層目ゲートΦＶ１およびΦＶ３とは、垂直転送制御信号として異なるクロック信号が印加できるように配線されている。また、ダミー領域Ｃのダミー部ｃ’における２層目ゲートΦＶ１ＢおよびΦＶ３Ｂと、ダミー領域Ａのダミー部ａ’とダミー領域Ｂのダミー部ｂおよびｂ’とダミー領域Ｃのダミー部ｃとにおける２層目ゲートΦＶ１ＡおよびΦＶ３Ａとは、垂直転送制御信号として異なるクロック信号が印加できるように配線されている。
上記構成により、このＣＣＤイメージセンサ２０の動作について説明する。ここでは、その動作説明を簡単にするために、図６のＡ−Ａ’列とＢ−Ｂ’列とＣ−Ｃ’列とにおける信号電荷の転送状態について説明する。
まず、垂直転送レジスタ３ａ，３ｂから水平転送レジスタ４への信号読み出しを一括して行う場合について説明する。
図７は、垂直転送レジスタ３ａ、３ｂから水平転送レジスタ４への信号読み出しを一括して行う場合について、ゲートΦＶ１〜ΦＶ４、ΦＶ１Ａ、ΦＶ１Ｂ、ΦＶ３ＡおよびΦ３Ｂのそれぞれの駆動タイミングを示す波形図である。また、図８ＡはＡ−Ａ’列においてｔｄ１〜ｔｄ９の各時間に対応する信号の転送状態を示すポテンシャル図であり、図８ＢはＢ−Ｂ’列においてｔｄ１〜ｔｄ９の各時間に対応する信号の転送状態を示すポテンシャル図であり、図８ＣはＣ−Ｃ’列においてｔｄ１〜ｔｄ９の各時間に対応する信号の転送状態を示すポテンシャル図である。ここでは、垂直転送レジスタ１段当たりの転送サイクルはｔｄ１〜ｔｂ９で構成されている。
垂直転送レジスタ３ａ，３ｂから水平転送レジスタ４に一括して信号読み出しを行う場合には、図７に示すように、ゲートΦＶ１ＡおよびΦＶ１ＢにはゲートΦＶ１と同じタイミングでクロック信号が印加されて４層駆動タイミングにより駆動される。また、ゲートΦＶ３ＡおよびΦＶ３ＢにはゲートΦＶ３と同じタイミングでクロック信号が印加されて４相駆動タイミングにより駆動される。
このため、Ａ−Ａ’列では、画素領域において図７に示すようなゲートΦＶ１〜ΦＶ４の４相駆動タイミングにより図８Ａに示すように信号電荷が順次転送される。ダミー領域Ａのダミー部ａでは図７に示すようなゲートΦＶ１〜ΦＶ４の４相駆動タイミングにより図８Ａに示すように信号電荷が順次転送される。また、ダミー領域Ａのダミー部ａ’では図７に示すようなゲートΦＶ１Ａ、ΦＶ２、ΦＶ３ＡおよびΦＶ４の４相駆動タイミングにより図８Ａに示すように信号電荷が順次転送される。
また、Ｂ−Ｂ’列では、画素領域において図７に示すようなゲートΦＶ１〜ΦＶ４の４相駆動タイミングにより図８Ｂに示すように信号電荷が順次転送される。ダミー領域Ｂでは図７に示すようなゲートΦＶ１Ａ、ΦＶ２、ΦＶ３ＡおよびΦＶ４の４相駆動タイミングにより図８Ｂに示すように信号電荷が順次転送される。
さらに、Ｃ−Ｃ’列では、画素領域において図７に示すようなゲートΦＶ１〜ΦＶ４の４相駆動タイミングにより図８Ｃに示すように信号電荷が順次転送される。ダミー領域Ｃのダミー部ｃでは図７に示すようなゲートΦＶ１Ａ、ΦＶ２、ΦＶ３ＡおよびΦＶ４の４相駆動タイミングにより図８Ｃに示すように信号電荷が順次転送される。また、ダミー領域Ｃのダミー部ｃ’では図７に示すようなゲートΦＶ１Ｂ、ΦＶ２、ΦＶ３ＢおよびΦＶ４の４相駆動タイミングにより図８Ｃに示すように信号電荷が順次転送される。
これにより、図８に示すように、Ａ−Ａ’列とＢ−Ｂ’列とＣ−Ｃ’列とは同じポテンシャル推移で動作する。Ａ−Ａ’列とＢ−Ｂ’列とＣ−Ｃ’列とにおける垂直転送レジスタ３ａ，３ｂから水平転送レジスタ４への信号電荷の転送は、ｔｄ１から始まってｔｂ９で同時に完了する。
次に、垂直転送レジスタ３ａ，３ｂから水平転送レジスタ４への信号読み出しを３分割して行う場合について説明する。
図９は、垂直転送レジスタ３ａ，３ｂから水平転送レジスタ４への信号読み出しを３分割して行う場合について、ゲートΦＶ１〜ΦＶ４、ΦＶ１Ａ、ΦＶ１、ΦＶ３ＡおよびΦＶ３Ｂのそれぞれの駆動タイミングを示す波形図である。また、図１０ＡはＡ−Ａ’列においてｔｃ１〜ｔｃ２５の各時間に対応する信号の転送状態を示すポテンシャル図であり、図１０ＢはＢ−Ｂ’列においてｔｃ１〜ｔｃ２５の各時間に対応する信号の転送状態を示すポテンシャル図であり、図１０ＣはＣ−Ｃ’列においてｔｃ１〜ｔｃ２５の各時間に対応する信号の転送状態を示すポテンシャル図である。ここでは、垂直転送レジスタ１段当たりの転送サイクルはｔｃ１〜ｔｃ２５で構成されている。また、この転送サイクルには、Ｃ−Ｃ’列において水平転送レジスタ４への転送動作を行うｔｃ１〜ｔｃ９と、Ｂ−Ｂ’列において水平転送レジスタ４への転送動作を行うｔｃ９〜ｔｃ１７と、Ａ−Ａ’列において水平転送レジスタ４への転送動作を行うｔｃ１７〜ｔｃ２５とが含まれている。
まず、ｔｃ１〜ｔｃ９の期間における動作について説明する。
図１０Ｃに示すＣ−Ｃ’列において、ゲートΦＶ１Ｂ、ΦＶ２、ΦＶ３ＢおよびΦＶ４で構成され、水平転送レジスタ４に最も近いダミー部ｃ’のパケットに蓄積された信号電荷Ｃ１１は、図９に示すような４相駆動タイミングにより、ｔｃ１〜ｔｃ９の期間において信号電荷が水平転送レジスタ４に転送される。
この間、ゲートΦＶ１〜ゲートΦＶ４、ΦＶ１ＡおよびΦＶ３Ａで構成される他のダミー部ａ、ａ’、ｂ、ｂ’およびｃや画素領域のパケットでは、図９に示すように１層目ゲートΦＶ２およびΦＶ４に通常の４相駆動タイミングと同じクロック信号（ローレベル）が印加されている。しかしながら、水平転送レジスタ４に近い２層目ゲートΦＶ３およびΦＶ３Ａがローレベル、その他の２層目ゲートΦＶ１およびΦＶ１Ａがハイレベルに固定されているため、ゲートΦＶ１〜ゲートΦＶ４、ΦＶ１ＡおよびΦＶ３Ａで構成される他のダミー部ａ、ａ’、ｂ、ｂ’およびｃや画素領域のパケットに蓄積された信号電荷は、ゲートΦＶ３およびΦＶ３Ａで囲まれたパケットの範囲に保持される。このため、ｔｃ１〜ｔｃ９の期間においてはＡ−Ａ’列とＢ−Ｂ’列との垂直転送レジスタ３ａ，３ｂから水平転送レジスタ４への信号電荷の読み出しは行われない。
なお、ｔｃ４〜ｔｃ７の期間においては、一時的に一つのパケット内の信号電荷が二つのパケットに分割される状態が発生するが、ｔｃ８〜ｔｃ９において再度合成、復元されるため、問題は生じない。
次に、ｔｃ９〜ｔｃ１７の期間における動作について説明する。
図９に示すように、ｔｃ９〜ｔｃ１７の期間においては、ゲートΦＶ１〜ΦＶ４、ΦＶ１Ａ、ΦＶ１Ｂ、ΦＶ３ＡおよびΦＶ３Ｂの全てのゲートに通常の４相駆動と同じタイミングでクロック信号が印加される。これにより、図１０Ａ〜Ｃに示すように、Ａ−Ａ’列とＢ−Ｂ’列とＣ−Ｃ’列との信号電荷は全て１パケット分（垂直転送レジスタ１段分）、水平転送レジスタ４の方向へ転送される。
但し、Ｃ−Ｃ’列の水平転送レジスタ４に最も近いパケットの信号電荷Ｃ１１は、ｔｃ１〜ｔｃ９の期間において既に読み出され、ｔｃ９において水平転送レジスタ４に最も近いパケットも空パケットとなっている。このため、ｔｃ９〜ｔｃ１７の期間において新たに水平転送レジスタ４へ読み出される信号は、Ｂ−Ｂ’列の水平転送レジスタ４に最も近いパケットの信号電荷Ｂ１１だけである。
また、Ａ−Ａ’列の水平転送レジスタ４に最も近いダミー部ａ’のパケットには、次のｔｃ１７〜ｔｃ２５の期間に相当する転送動作により、予めダミー部ｂ’と転送段数１段分の時間差が設けられている。よって、Ａ−Ａ’列の水平転送レジスタ４に最も近いパケットは、ｔｃ９において空パケットとなっており、水平転送レジスタ４に信号が読み出されることはない。
次に、ｔｃ１７〜ｔｃ２５の期間における動作について説明する。
図１０Ａ〜Ｃに示すように、ゲートΦＶ１Ａ、ΦＶ１Ｂ、ΦＶ２、ΦＶ３Ａ、ΦＶ３ＢおよびΦＶ４で構成されたダミー部ａ’、ｂ、ｂ’、ｃ、ｃ’のパケットに蓄積された信号電荷が、図９に示すような４相駆動タイミングにより、ｔｃ１７〜ｔｃ２５の期間において水平転送レジスタ４の方向へ転送される。これにより、ダミー部ａ’に蓄積された信号電荷は水平転送レジスタ４へ、ダミー部ｂに蓄積された信号電荷はダミー部ｂ’へ、ダミー部ｃに蓄積された信号電荷はダミー部ｃ’へ、それぞれ転送される。
また、ｔｃ１７においてダミー部ｂ’およびｃ’は空パケットとなっているため、ｔｃ１７〜ｔｃ２５で新たに水平転送レジスタ４へ読み出される信号は、Ａ−Ａ’列の水平転送レジスタ４に最も近いダミー部ａ’のパケットに蓄積された信号電荷Ａ１１だけである。
この間、ゲートΦＶ１〜ΦＶ４で構成されるダミー部ａおよび画素領域のパケットに蓄積された信号電荷は、ゲートΦＶ１がハイレベル、ΦＶ３がローレベルに固定されているため、ゲートΦＶ３で囲まれたパケットの範囲に保持される。このため、ｔｃ１７〜ｔｃ２５の期間においては、Ａ−Ａ’列のダミー部ａからダミー部ａ’への信号電荷の転送や、Ｂ−Ｂ’列とＣ−Ｃ’列との画素領域からそれぞれ対応したダミー部ｂおよびｃへの信号電荷の転送は行われない。
このように、Ｃ−Ｃ’列の垂直転送レジスタ３ａ，３ｂでは、ｔｃ１〜ｔｃ９の期間に水平転送レジスタ４への信号読み出し動作が行われる。続いて、Ｂ−Ｂ’列の垂直転送レジスタ３ａ，３ｂからは、ｔｃ９〜ｔｃ１７の期間に水平転送レジスタ４への信号読み出し動作が行われる。続いて、Ａ−Ａ’列の垂直転送レジスタ３ａ，３ｂからは、ｔｃ１７〜ｔｃ２５の期間に水平転送レジスタ４への信号読み出し動作が行われる。それと同時に、その他すべての信号電荷に対して、垂直転送レジスタ１段当たりの転送サイクルも完了する。その結果、Ａ−Ａ’列およびＢ−Ｂ’列の読み出し時間に、ｔｃ１７〜ｔｃ２５（実際に有効となる時間差としてはＢ−Ｂ’列の信号読み出しが完了してからＡ−Ａ’列の信号の水平転送レジスタ４への読み出しが始まるまでのｔｃ１７〜ｔｃ１９）の差を設けた読み出しを実現することが可能となる。また、Ｂ−Ｂ’列およびＣ−Ｃ’列の読み出し時間に、ｔｃ９〜ｔｃ１７（実際に有効となる時間差としてはＣ−Ｃ’列の信号読み出しが完了してからＢ−Ｂ’列の信号の水平転送レジスタ４への読み出しが始まるまでのｔｃ９〜ｔｃ１１）の差を設けた読み出しを実現することが可能となる。
（実施形態３）
本実施形態３では、５行４列の画素配列において、垂直転送レジスタ３ａ，３ｂから水平転送レジスタ４への信号読み出しを２回に分ける場合について説明する。
図１１は、本発明のＣＣＤイメージセンサの実施形態３における概略構成を示す平面図である。
図１１において、ＣＣＤイメージセンサ３０は、２層ゲートプロセスにより作製された６相駆動垂直転送レジスタを有するインターライン転送型ＣＣＤイメージセンサである。
このＣＣＤイメージセンサ３０は、受光部としてのフォトダイオード１、トランスファゲート２、画素領域垂直転送レジスタ３ａ、ダミー領域垂直転送レジスタ３ｂ、水平転送レジスタ４、電荷検出部５、出力アンプ６および掃き出しドレイン７を有している。これらのフォトダイオード１、トランスファーゲート２、水平転送レジスタ４、電荷検出部５、出力アンプ６および掃き出しドレイン７については、上記実施形態１、２の場合と同様であるため、ここでは、その説明を省略する。
画素領域垂直レジスタ３ａは、第１層目転送電極（１層目ゲート）ΦＶ１、ΦＶ３およびΦＶ５と、第２層目転送電極（２層目ゲート）ΦＶ２、ΦＶ４およびΦＶ６とが垂直方向に交互に設けられている。ｍ枚（ｍ≧２ｊ、ｊは３以上の整数、本実施形態３ではｍ＝６、ｊ＝３）の転送電極を１組として、ｎ相駆動によりフォトダイオード１から読み出された信号電荷が垂直方向に転送される。ゲートΦＶ１〜ΦＶ６には一般的な６相駆動のタイミングで制御信号が印加され、信号電荷はゲート４枚分の蓄積部とゲート２枚分のバリア部で保持される。
画素領域垂直転送レジスタ３ａと水平転送レジスタ４との境界部には、ダミー領域垂直転送レジスタ３ｂが設けられている。このダミー領域垂直転送レジスタ３ｂは、２列のＡ−Ａ’列に第１ダミー領域としてのダミー領域Ａが設けられ、２列のＢ−Ｂ’列に第２ダミー領域としてのダミー領域Ｂが設けられている。
Ａ−Ａ’列のダミー領域Ａは第１ダミー部としてのダミー部ａおよび第２ダミー部としてのダミー部ａ’によって構成されている。また、Ｂ−Ｂ’列のダミー領域Ｂは第１ダミー部としてのダミー部ｂおよび第２ダミー部としてのダミー部ｂ’によって構成されている。
ダミー領域Ａのダミー部ａは、第１層目転送電極（１層目ゲート）ΦＶ７およびΦＶ９と、第２層目転送電極（２層目ゲート）ΦＶ８Ａとが垂直方向に交互に設けられている。ｍ／２枚（ｍ≧２ｊ、ｊは３以上の整数、本実施形態３ではｍ／２＝３、ｊ＝３）の転送電極を１組として、ｍ／２相駆動により信号電荷が垂直方向に転送される。
また、ダミー領域Ａのダミー部ａ’は、画素領域垂直転送レジスタ３ａのゲートΦＶ１〜ΦＶ６のうち、水平転送レジスタ４に近い方から２枚のゲートをΦＶ５’およびΦＶ６Ａとして含んでいる。これらのゲートΦＶ５’およびΦＶ６Ａには、垂直転送制御信号として画素領域のゲートΦＶ５およびΦＶ６とは異なるタイミングでクロック信号が印加できるように配線されている。
また、ダミー領域Ｂのダミー部ｂは、第１層目転送電極（１層目ゲート）ΦＶ７およびΦＶ９と、第２層目転送電極（２層目ゲート）ΦＶ８Ｂとが垂直方向に交互に設けられている。ｍ／２枚（ｍ≧２ｊ、ｊは３以上の整数、本実施形態３ではｍ／２＝３、ｊ＝３）の転送電極を１組として、ｍ／２相駆動により信号電荷が垂直方向に転送される。ダミー領域Ｂのダミー部ｂにおける１層目ゲートΦＶ７およびΦＶ９は、ダミー領域Ａのダミー部ａにおける同じ行の１層目ゲートΦＶ７およびΦＶ９と同じパターンである。ダミー領域Ａのダミー部ａおよびダミー領域Ｂのダミー部ｂにおける１層目ゲートΦＶ７およびΦＶ９は、垂直転送制御信号として同じクロック信号が印加されるように配線されている。また、ダミー領域Ａのダミー部ａにおける２層目ゲートΦＶ８Ａは、ダミー領域Ｂのダミー部ｂにおける同じ行の２層目ゲートΦＶ８Ｂとは異なるパターンである。ダミー領域Ａのダミー部ａにおける２層目ゲートΦＶ８Ａと、ダミー領域Ｂのダミー部ｂにおける２層目ゲートΦＶ８Ｂとは、垂直転送制御信号として異なるクロック信号が印加できるように配線されている。
また、ダミー領域Ｂのダミー部ｂ’は、画素領域垂直転送レジスタ３ａのゲートΦＶ１〜ΦＶ６のうち、水平転送レジスタに近い方から２枚のゲートをΦＶ５’およびΦＶ６Ｂとして含んでいる。これらのゲートΦＶ５’およびΦＶ６Ａには、垂直転送制御信号として画素領域のゲートΦＶ５およびΦＶ６とは異なるタイミングでクロック信号が印加できるように配線されている。また、ダミー領域Ｂのダミー部ｂ’における１層目ゲートΦＶ５’は、ダミー領域Ａのダミー部ａ’における同じ行の１層目ゲートΦＶ５’と同じパターンである。ダミー領域Ａのダミー部ａ’およびダミー領域Ｂのダミー部ｂ’における１層目ゲートΦＶ５’は、垂直転送制御信号として同じクロック信号が印加されるように配線されている。また、ダミー領域Ａのダミー部ａ’における２層目ゲートΦＶ６Ａは、ダミー領域Ｂのダミー部ｂ’における同じ行の２層目ゲートΦＶ６Ｂとは異なるパターンである。ダミー領域Ａのダミー部ａ’における２層目ゲートΦＶ６Ａと、ダミー領域Ｂのダミー部ｂ’における２層目ゲートΦＶ６Ｂとは、垂直転送制御信号として異なるクロック信号が印加できるように配線されている。
上記構成により、このＣＣＤイメージセンサ３０の動作について説明する。ここでは、説明を簡単にするために、図１１のＡ−Ａ’列とＢ−Ｂ’列とにおける信号電荷の転送状態について説明する。
まず、垂直転送レジスタ３ａ，３ｂから水平転送レジスタ４への信号読み出しを一括して行う場合について説明する。
図１２は、垂直転送レジスタ３ａ，３ｂから水平転送レジスタ４への信号読み出しを一括して行う場合について、ゲートΦＶ１〜ΦＶ６、ΦＶ５’、ΦＶ６Ａ、ΦＶ６Ｂ、Φ７、ΦＶ８Ａ、ΦＶ８ＢおよびΦＶ９のそれぞれの駆動タイミングを示す波形図である。また、図１３ＡはＡ−Ａ’列においてｔｆ１〜ｔｆ１３の各時間に対応する信号の転送状態を示すポテンシャル図であり、図１３ＢはＢ−Ｂ’列においてｔｆ１〜ｔｆ１３の各時間に対応する信号の転送状態を示すポテンシャル図である。ここでは、垂直転送レジスタ１段当たりの転送サイクルはｔｆ１〜ｔｆ１３で構成されている。
垂直転送レジスタ３ａ，３ｂから水平転送レジスタ４に一括して信号読み出しを行う場合には、図１２に示すように、ゲートΦＶ５’にはゲートΦＶ５と同じタイミングでクロック信号（ローレベル）が印加され、ゲートΦＶ６ＡおよびΦ６ＢにはゲートΦ６と同じタイミングでクロック信号が印加されて６層駆動タイミングにより駆動される。また、ゲートΦＶ８ＢにはΦＶ８Ａと同じタイミングでクロック信号（ローレベル）が印加されて３相駆動タイミングにより駆動される。
このため、Ａ−Ａ’列では、画素領域において図１２に示すようなゲートΦＶ１〜ΦＶ６の６相駆動タイミングにより図１３Ａに示すように信号電荷が順次転送される。ダミー領域Ａのダミー部ａ’では図１２に示すようなゲートΦＶ５’およびΦ６Ａの６相駆動タイミングにより図１３Ａに示すように信号電荷が順次転送される。また、ダミー領域Ａのダミー部ａでは図１２に示すようなゲートΦＶ７、ΦＶ８ＡおよびΦＶ９の３相駆動タイミングにより図１３Ａに示すように信号電荷が順次転送される。
また、Ｂ−Ｂ’列では、画素領域において図１２に示すようなゲートΦＶ１〜ΦＶ６の６相駆動タイミングにより図１３Ｂに示すように信号電荷が順次転送される。ダミー領域Ｂのダミー部ｂ’では図１２に示すようなゲートΦＶ５’およびΦ６Ｂの６相駆動タイミングにより図１３Ｂに示すように信号電荷が順次転送される。また、ダミー領域Ｂのダミー部ｂでは図１２に示すようなゲートΦＶ７、ΦＶ８ＢおよびΦＶ９の３相駆動タイミングにより図１３Ｂに示すように信号電荷が順次転送される。
これにより、図１３に示すように、Ａ−Ａ’列とＢ−Ｂ’列とは同じポテンシャル推移で動作する。Ａ−Ａ’列とＢ−Ｂ’列とにおける垂直転送レジスタ３ａ，３ｂから水平転送レジスタ４への信号電荷の転送は、時間ｔｆ１から始まって時間ｔｆ１３で同時に完了する。
次に、垂直転送レジスタ３ａ，３ｂから水平転送レジスタ４への信号読み出しを分割して行う場合について説明する。
図１４は、垂直転送レジスタ３ａ，３ｂから水平転送レジスタ４への信号読み出しを分割して行う場合について、ゲートΦＶ１〜ΦＶ６、ΦＶ５’、ΦＶ６Ａ、ΦＶ６Ｂ、Φ７、ΦＶ８Ａ、ΦＶ８ｂおよびΦＶ９のそれぞれの駆動タイミングを示す波形図である。また、図１５ＡはＡ−Ａ’列においてｔｅ１〜ｔｅ１３の各時間に対応する信号の転送状態を示すポテンシャル図であり、図１５ＢはＢ−Ｂ’列においてｔｅ１〜ｔｅ１３の各時間に対応する信号の転送状態を示すポテンシャル図である。ここでは、垂直転送レジスタ１段当たりの転送サイクルはｔｅ１〜ｔｅ１３で構成されている。また、この転送サイクルには、Ｂ−Ｂ’列において水平転送レジスタ４への転送動作を行う期間ｔｅ１〜ｔｅ７と、Ａ−Ａ’列において水平転送レジスタへの転送動作を行う期間ｔｅ７〜ｔｅ１３とが含まれている。
まず、ｔｅ１〜ｔｅ７の期間における動作について説明する。
図１５Ｂに示すＢ−Ｂ’列において、ゲートΦＶ７、Φ８ＢおよびΦＶ９で構成され、水平転送レジスタに最も近いダミー部ｂのパケットに蓄積された信号電荷Ｂ１１は、図１４に示すような３相駆動タイミングにより、ｔｅ１〜ｔｅｅ７の期間において水平転送レジスタへ転送される。
この間、ゲートΦＶ１〜ゲートΦＶ６で構成される画素領域では、図１４に示すような通常の６相駆動により垂直転送レジスタ内を信号電荷が順次転送され、ダミー領域に最も近いパケットの信号電荷はゲートΦＶ３とΦＶ５’とで囲まれたゲートΦＶ４下のパケットに転送される。また、図１５Ａに示すＡ−Ａ’列において、水平転送レジスタに近い方から１枚目の２層目ゲートΦＶ８Ａがローレベル、残りの２層目ゲートのうち、水平転送レジスタに近い方から少なくとも１枚のゲートΦ６Ａがハイレベル、ダミー部ａ’およびダミー部ｂ’において少なくとも１枚のゲートΦＶ５’がローレベルに固定されているため、ダミー部ａに蓄積されている信号電荷は、ΦＶ５’とΦＶ８Ａとで囲まれたパケットの範囲に保持される。このため、ｔｅ１〜ｔｅ７の期間においては、Ａ−Ａ’列の垂直転送レジスタから水平転送レジスタへの信号電荷の読み出し転送は行われない。
なお、ｔｅ２〜ｔｅ５の期間においては、一時的に信号電荷が垂直転送レジスタ内で逆方向に転送される状態が発生するが、ｔｅ６〜ｔｅ７において再度順方向に転送、復元されるため、問題は生じない。
次に、ｔｅ７〜ｔｅ１３の期間における動作について説明する。
図１４に示すように、ｔｅ７〜ｔｅ１３の期間においては、ゲートΦＶ４、ΦＶ５’、Φ６Ａ、Φ６Ｂ、Φ７、Φ８Ａ、Φ８ＢおよびΦ９に通常の３相駆動と同じタイミングでクロック信号（ローレベル）が印加される。これにより、図１５に示すように、Ａ−Ａ’列とＢ−Ｂ’列とにおいてダミー部ａおよびダミー部ｂのパケットに蓄積された信号は水平転送レジスタへ転送される。
但し、Ｂ−Ｂ’列 の水平転送レジスタに最も近いパケットの信号電荷Ｂ１１は、ｔｃ１〜ｔｃ９の期間において既に読み出されており、ｔｅ７においては空パケットとなっている。このため、ｔｅ７〜ｔｅ１３の期間において新たに水平転送レジスタへ読み出される信号は、ダミー部ａに蓄積された信号電荷Ａ１１だけである。
また、ダミー領域に最も近い画素領域のゲートΦＶ３とΦＶ５’とで囲まれたゲートΦＶ４下のパケットに蓄積された信号電荷は、ダミー部ａおよびｂのゲートΦＶ７下のパケットまで転送される。
このように、Ｂ−Ｂ’列の垂直転送レジスタでは、ｔｅ１〜ｔｅ７の期間に水平転送レジスタへの信号読み出し動作が行われる。続いて、Ａ−Ａ’列の垂直転送レジスタからは、ｔｅ７〜ｔｅ１３の期間に水平転送レジスタへの信号読み出し動作が行われる。それと同時に、その他すべての信号電荷に対して、垂直転送レジスタ１段当たりの転送サイクルも完了する。その結果、Ａ−Ａ’列およびＢ−Ｂ’列の読み出し時間に、ｔｅ７〜ｔｅ１３（実際に有効となる時間差としてはＢ−Ｂ’列の信号読み出しが完了してからＡ−Ａ’列の信号の水平転送レジスタへの読み出しが始まるまでのｔｅ７〜ｔｅ９）の差を設けた読み出しを実現することが可能となる。
なお、本実施形態３では、６相駆動垂直転送レジスタを有するインターライン転送型ＣＣＤイメージセンサ３０について説明したが、これに限られず、６相以外のｍ相駆動（ｍ≧２ｊ、ｊは３以上の整数）垂直転送レジスタを有するＣＣＤイメージセンサやインターライン転送型以外のＣＣＤイメージセンサについても本実施形態３を適用できることは明らかである。また、本実施例は２層ゲートプロセスにより該電極構成を実現しているが、２層ゲートプロセスのかわりに３層ゲート以上の多層ゲートプロセスを使用し同一電極構成とした場合でも同じ効果が得られることは明らかである。本実施形態３のＣＣＤイメージセンサ３０の駆動方法についても、上述した方法に限られず、様々な駆動方法が可能である。
（実施形態４）
本実施形態４では、７行４列の画素配列において、垂直転送レジスタ３ａ，３ｂから水平転送レジスタ４への信号読み出しを２回に分ける場合について説明する。
図１６は、本発明のＣＣＤイメージセンサの実施形態４における概略構成を示す平面図である。
図１６において、ＣＣＤイメージセンサ４０は、２層ゲートプロセスにより作製された８相駆動垂直転送レジスタを有するインターライン転送型ＣＣＤイメージセンサである。このＣＣＤイメージセンサ４０は、受光部としてのフォトダイオード１、トランスファゲート２、画素領域垂直転送レジスタ３ａ、ダミー領域垂直転送レジスタ３ｂ、水平転送レジスタ４、電荷検出部５、出力アンプ６および掃き出しドレイン７を有している。これらのフォトダイオード１、トランスファーゲート２、水平転送レジスタ４、電荷検出部５、出力アンプ６および掃き出しドレイン７については、上記実施形態１の場合と同様であるため、ここではその説明を省略する。
画素領域垂直レジスタ３ａは、第１層目転送電極（１層目ゲート）ΦＶ２、ΦＶ４、ΦＶ６およびΦＶ８と、第２層目転送電極（２層目ゲート）ΦＶ１、ΦＶ３、ΦＶ５およびΦＶ７とが垂直方向に交互に設けられている。ｍ枚（ｍ≧２ｊ、ｊは３以上の整数、本実施形態４ではｍ＝８、ｋ＝４）の転送電極を１組として、ｎ相駆動によりフォトダイオード１から読み出された信号電荷が垂直方向に転送される。ゲートΦＶ１〜ΦＶ８には一般的な８相駆動のタイミングが印加され、信号電荷はゲート６枚分の蓄積部とゲート２枚分のバリア部で保持される。
画素領域垂直転送レジスタ３ａと水平転送レジスタ４との間（境界部）には、ダミー領域垂直転送レジスタ３ｂが設けられている。このダミー領域垂直転送レジスタ３ｂは、２列のＡ−Ａ’列に第１ダミー領域としてのダミー領域Ａが設けられ、２列のＢ−Ｂ’列に第２ダミー領域としてのダミー領域Ｂが設けられている。
Ａ−Ａ’列のダミー領域Ａは第１ダミー部としてのダミー部ａおよび第２ダミー部としてのダミー部ａ’によって構成されている。また、Ｂ−Ｂ’列のダミー領域Ｂは第１ダミー部としてのダミー部ｂおよび第２ダミー部としてのダミー部ｂ’によって構成されている。
ダミー領域Ａのダミー部ａは、第１層目転送電極（１層目ゲート）ΦＶ１０およびΦＶ１２と、第２層目転送電極（２層目ゲート）ΦＶ９Ａおよび１１Ａとが垂直方向に交互に設けられている。そして、ｍ／２枚（ｍ≧２ｊ、ｊは３以上の整数、本実施形態ではｍ／２＝４、ｊ＝４）の転送電極を１組として、ｍ／２相駆動により信号電荷が垂直方向に転送される。
また、ダミー領域Ａのダミー部ａ’は、画素領域垂直転送レジスタ３ａのゲートΦＶ１〜ΦＶ８のうち、水平転送レジスタに近い方から２枚のゲートをΦＶ７ＡおよびΦＶ８’として含んでいる。これらのゲートΦＶ７ＡおよびΦＶ８’には、垂直転送制御信号として画素領域のゲートΦＶ７およびΦＶ８とは異なるタイミングでクロック信号が印加できるように配線されている。
また、ダミー領域Ｂのダミー部ｂは、第１層目転送電極（１層目ゲート）ΦＶ１０およびΦＶ１２と、第２層目転送電極（２層目ゲート）ΦＶ９Ｂおよび１１Ｂとが垂直方向に交互に設けられている。ｍ／２枚（ｍ≧２ｊ、ｊは３以上の整数、本実施形態４ではｍ／２＝３、ｊ＝３）の転送電極を１組として、ｍ／２相駆動により信号電荷が垂直方向に転送される。ダミー領域Ｂのダミー部ｂにおける１層目ゲートΦＶ１０およびΦＶ１２は、ダミー領域Ａのダミー部ａにおける同じ行の１層目ゲートΦＶ１０およびΦＶ１２と同じパターンである。ダミー領域Ａのダミー部ａおよびダミー領域Ｂのダミー部ｂにおける１層目ゲートΦＶ１０およびΦＶ１２は、垂直転送制御信号として同じクロック信号が印加されるように配線されている。また、ダミー領域Ａのダミー部ａにおける２層目ゲートΦＶ９Ａおよび１１Ａは、ダミー領域Ｂのダミー部ｂにおける同じ行の２層目ゲートΦＶ９Ｂおよび１１Ｂとは異なるパターンである。ダミー領域Ａのダミー部ａにおける２層目ゲートΦＶ９ＡおよびΦＶ１１Ａと、ダミー領域Ｂのダミー部ｂにおける２層目ゲートΦＶ９ＢおよびΦＶ１１Ｂとは、垂直転送制御信号として異なるクロック信号が印加できるように配線されている。
また、ダミー領域Ｂのダミー部ｂ’は、画素領域垂直転送レジスタ３ａのゲートΦＶ１〜ΦＶ８のうち、水平転送レジスタに近い方から２枚のゲートをΦＶ７ＢおよびΦＶ８’として含んでいる。これらのゲートΦＶ７ＢおよびΦＶ８’には、垂直転送制御信号として画素領域のゲートΦＶ７およびΦＶ８とは異なるタイミングでクロック信号が印加できるように配線されている。また、ダミー領域Ｂのダミー部ｂ’における１層目ゲートΦＶ８’は、ダミー領域Ａのダミー部ａ’における同じ行の１層目ゲートΦＶ８’と同じパターンである。ダミー領域Ａのダミー部ａ’およびダミー領域Ｂのダミー部ｂ’における１層目ゲートΦＶ８’は、垂直転送制御信号として同じクロック信号が印加されるように配線されている。また、ダミー領域Ａのダミー部ａ’における２層目ゲートΦＶ７Ａは、ダミー領域Ｂのダミー部ｂ’における同じ行の２層目ゲートΦＶ７Ｂとは異なるパターンである。そして、ダミー領域Ａのダミー部ａ’における２層目ゲートΦＶ７Ａと、ダミー領域Ｂのダミー部ｂ’における２層目ゲートΦＶ７Ｂとは、垂直転送制御信号として異なるクロック信号が印加できるように配線されている。
次に、このＣＣＤイメージセンサ４０の動作について説明する。ここでは、簡単のため、図１６のＡ−Ａ’列とＢ−Ｂ’列とにおける信号電荷の転送状態について説明する。
まず、垂直転送レジスタ３ａ，３ｂから水平転送レジスタ４への信号読み出しを一括して行う場合について説明する。
図１７は、垂直転送レジスタから水平転送レジスタへの信号読み出しを一括して行う場合について、ゲートΦＶ１〜ΦＶ８、ΦＶ７Ａ、ΦＶ７Ｂ、ΦＶ８’、ΦＶ９Ａ、ΦV９Ｂ、ΦＶ１０、ΦＶ１１Ａ、ΦＶ１１ＢおよびΦＶ１２のそれぞれの駆動タイミングを示す波形図である。また、図１８ＡはＡ−Ａ’列においてｔｈ１〜ｔｈ１７の各時間に対応する信号の転送状態を示すポテンシャル図であり、図１８ＢはＢ−Ｂ’列においてｔｈ１〜ｔｈ１７の各時間に対応する信号の転送状態を示すポテンシャル図である。ここでは、垂直転送レジスタ１段当たりの転送サイクルはｔｈ１〜ｔｈ１７で構成されている。
垂直転送レジスタから水平転送レジスタに一括して信号読み出しを行う場合には、図１７に示すように、ゲートΦＶ７ＡおよびΦＶ７ＢにはゲートΦＶ７と同じタイミングでクロック信号が印加され、ゲートΦＶ８’にはゲートΦ８と同じタイミングでクロック信号が印加されて８層駆動タイミングにより駆動される。また、ゲートΦＶ９ＢおよびΦＶ１１Ｂには、それぞれゲートΦＶ９ＡおよびΦＶ１１Ａと同じタイミングでクロック信号が印加されて４相駆動タイミングにより駆動される。
このため、Ａ−Ａ’列では、画素領域において図１７に示すようなゲートΦＶ１〜ΦＶ８の８相駆動タイミングにより図１８Ａに示すように信号電荷が順次転送される。そして、ダミー領域Ａのダミー部ａ’では図１７に示すようなゲートΦ７ＡおよびΦＶ８’の８相駆動タイミングにより図１８Ａに示すように信号電荷が順次転送される。また、ダミー領域Ａのダミー部ａでは図１７に示すようなゲートΦＶ９Ａ、ΦＶ１０、ΦＶ１１ＡおよびΦＶ１２の４相駆動タイミングにより図１８Ａに示すように信号電荷が順次転送される。
また、Ｂ−Ｂ’列では、画素領域において図１７に示すようなゲートΦＶ１〜ΦＶ８の８相駆動タイミングにより図１８Ｂに示すように信号電荷が順次転送される。そして、ダミー領域Ｂのダミー部ｂ’では図１７に示すようなゲートΦ７ＢおよびΦＶ８’の８相駆動タイミングにより図１８Ｂに示すように信号電荷が順次転送される。また、ダミー領域Ｂのダミー部ｂでは図１７に示すようなゲートΦＶ９Ｂ、ΦＶ１０、ΦＶ１１ＢおよびΦＶ１２の４相駆動タイミングにより図１８Ｂに示すように信号電荷が順次転送される。
これにより、図１８に示すように、Ａ−Ａ’列とＢ−Ｂ’列とは同じポテンシャル推移で動作する。Ａ−Ａ’列とＢ−Ｂ’列とにおける垂直転送レジスタから水平転送レジスタへの信号電荷の転送は、ｔｈ１から始まってｔｈ１７で同時に完了する。
次に、垂直転送レジスタ３ａ，３ｂから水平転送レジスタ４への信号読み出しを分割して行う場合について説明する。
図１９は、垂直転送レジスタ３ａ，３ｂから水平転送レジスタ４への信号読み出しを分割して行う場合について、ゲートΦＶ１〜ΦＶ８、ΦＶ７Ａ、ΦＶ７Ｂ、ΦＶ８’、ΦＶ９Ａ、ΦＶ９Ｂ、ΦＶ１０、ΦＶ１１Ａ、ΦＶ１１ＢおよびΦＶ１２のそれぞれの駆動タイミングを示す波形図である。また、図２０ＡはＡ−Ａ’列においてｔｇ１〜ｔｇ１７の各時間に対応する信号の転送状態を示すポテンシャル図であり、図２０ＢはＢ−Ｂ’列においてｔｇ１〜ｔｇ１７の各時間に対応する信号の転送状態を示すポテンシャル図である。ここでは、垂直転送レジスタ１段当たりの転送サイクルはｔｇ１〜ｔｇ１７で構成されている。また、この転送サイクルには、Ｂ−Ｂ’列において水平転送レジスタへの転送動作を行うｔｇ１〜ｔｇ９と、Ａ−Ａ’列において水平転送レジスタへの転送動作を行うｔｇ９〜ｔｅ１７とが含まれている。
まず、ｔｇ１〜ｔｇ９の期間における動作について説明する。
図２０Ｂに示すＢ−Ｂ’列において、ゲートΦＶ９Ｂ、ΦＶ１０、ΦＶ１１ＢおよびΦＶ１２で構成され、水平転送レジスタに最も近いダミー部ｂのパケットに蓄積された信号電荷Ｂ１１は、図１９に示すような４相駆動タイミングにより、ｔｇ１〜ｔｇ９の期間において水平転送レジスタへ転送される。
この間、ゲートΦＶ１〜ゲートΦＶ８で構成される画素領域では、図１９に示すような通常の８相駆動により垂直転送レジスタ内を信号電荷が順次転送され、ダミー領域に最も近いパケットの信号電荷はゲートΦＶ４とΦＶ７ＡおよびΦＶ７Ｂとで囲まれたゲートΦＶ５およびΦＶ６下のパケットに転送される。また、図２０Ａに示すＡ−Ａ’列において、水平転送レジスタに近い方から１枚目の２層目ゲートΦＶ１１Ａがローレベル、残りの２層目ゲートのうち、水平転送レジスタに近い方から少なくとも１枚のゲートΦ９Ａがハイレベル、ダミー部ａ’およびダミー部ｂ’において少なくとも１枚のゲートΦＶ７ＡおよびΦＶ７Ｂがローレベルに固定されているため、ダミー部ａに蓄積されている信号電荷は、ΦＶ７ＡとΦＶ１１Ａとで囲まれたパケットの範囲に保持される。このため、ｔｇ１〜ｔｇ９の期間においては、Ａ−Ａ’列の垂直転送レジスタから水平転送レジスタへの信号電荷の読み出し転送は行われない。
なお、ｔｇ４〜ｔｇ７の期間においては、一時的に信号電荷が垂直転送レジスタ内で逆方向に転送される状態が発生するが、ｔｇ８〜ｔｇ９において再度順方向に転送、復元されるため、問題は生じない。
次に、ｔｇ９〜ｔｇ１７の期間における動作について説明する。
図１９に示すように、ｔｇ９〜ｔｇ１９の期間においては、ゲートΦＶ５、ΦＶ６、ΦＶ７Ａ、ΦＶ７Ｂ、ΦＶ８’、ΦＶ９Ａ、ΦＶ１０、ΦＶ１１Ａ、ΦＢ１１Ｂ、ΦＶ１２に通常の４相駆動と同じタイミングでクロック信号（ローレベル）が印加される。これにより、図２０に示すように、Ａ−Ａ’列とＢ−Ｂ’列とにおいてダミー部ａおよびダミー部ｂのパケットに蓄積された信号は水平転送レジスタへ転送される。
但し、Ｂ−Ｂ’列 の水平転送レジスタに最も近いパケットの信号電荷Ｂ１１は、ｔｇ１〜ｔｇ９の期間において既に読み出されており、ｔｇ９においては空パケットとなっている。このため、ｔｇ９〜ｔｇ１７の期間において新たに水平転送レジスタへ読み出される信号は、ダミー部ａに蓄積された信号電荷Ａ１１だけである。
また、ダミー領域に最も近い画素領域のゲートΦＶ４とΦＶ７ＡおよびΦＶ７Ｂとで囲まれたゲートΦＶ５およびΦＶ６下のパケットに蓄積された信号電荷は、ダミー部ａおよびｂのゲートΦＶ９Ａ、ΦＶ９ＢおよびΦ１０下のパケットまで転送される。
このように、Ｂ−Ｂ’列の垂直転送レジスタでは、ｔｇ１〜ｔｇ９の期間に水平転送レジスタへの信号読み出し動作が行われる。続いて、Ａ−Ａ’列の垂直転送レジスタからは、ｔｇ９〜ｔｇ１７の期間に水平転送レジスタへの信号読み出し動作が行われる。それと同時に、その他すべての信号電荷に対して、垂直転送レジスタ１段当たりの転送サイクルも完了する。その結果、Ａ−Ａ’列およびＢ−Ｂ’列の読み出し時間に、ｔｇ９〜ｔｇ１７（実際に有効となる時間差としてはＢ−Ｂ’列の信号読み出しが完了してからＡ−Ａ’列の信号の水平転送レジスタへの読み出しが始まるまでのｔｇ９〜ｔｇ１１）の差を設けた読み出しを実現することが可能となる。
以上、実施形態１〜実施形態４を用いて本発明の固体撮像装置およびその駆動方法について説明したが、各実施形態を組み合せることによってさらに多様な固体撮像装置およびその駆動方法を実現することができることは明らかである。
例えばデジタルスチルカメラやビデオカメラなどの撮像デバイスとして用いられる固体撮像装置の分野において、構成が簡単な２層の転送電極により垂直転送レジスタから水平転送レジスタへの信号読み出しを列毎に制御することができる。
本発明のＣＣＤイメージセンサの実施形態１における概略構成を示す平面図である。 図１のＣＣＤイメージセンサにおいて、垂直転送レジスタから水平転送レジスタへの信号読み出しを一括して行う場合の駆動タイミングを示す信号波形図である。 図１のＡ−Ａ’部において、垂直転送レジスタから水平転送レジスタへの信号読み出しを一括して行う場合の信号読み出し状態を示すポテンシャル図である。 図１のＢ−Ｂ’部において、垂直転送レジスタから水平転送レジスタへの信号読み出しを一括して行う場合の信号読み出し状態を示すポテンシャル図である。 図１のＣＣＤイメージセンサにおいて、垂直転送レジスタから水平転送レジスタへの信号読み出しを分割して行う場合の駆動タイミングを示す信号波形図である。 図１のＡ−Ａ’部において、垂直転送レジスタから水平転送レジスタへの信号読み出しを分割して行う場合の信号読み出し状態を示すポテンシャル図である。 図１のＢ−Ｂ’部において、垂直転送レジスタから水平転送レジスタへの信号読み出しを分割して行う場合の信号読み出し状態を示すポテンシャル図である。 本発明のＣＣＤイメージセンサの実施形態２における概略構成を示す平面図である。 図６のＣＣＤイメージセンサにおいて、垂直転送レジスタから水平転送レジスタへの信号読み出しを一括して行う場合の駆動タイミングを示す信号波形図である。 図６のＡ−Ａ’部において、垂直転送レジスタから水平転送レジスタへの信号読み出しを一括して行う場合の信号読み出し状態を示すポテンシャル図である。 図６のＢ−Ｂ’部において、垂直転送レジスタから水平転送レジスタへの信号読み出しを一括して行う場合の信号読み出し状態を示すポテンシャル図である。 図６のＣ−Ｃ’部において、垂直転送レジスタから水平転送レジスタへの信号読み出しを一括して行う場合の信号読み出し状態を示すポテンシャル図である。 図６のＣＣＤイメージセンサにおいて、垂直転送レジスタから水平転送レジスタへの信号読み出しを分割して行う場合の駆動タイミングを示す信号波形図である。 図６のＡ−Ａ’部において、垂直転送レジスタから水平転送レジスタへの信号読み出しを分割して行う場合の信号読み出し状態を示すポテンシャル図である。 図６のＢ−Ｂ’部において、垂直転送レジスタから水平転送レジスタへの信号読み出しを分割して行う場合の信号読み出し状態を示すポテンシャル図である。 図６のＣ−Ｃ’部において、垂直転送レジスタから水平転送レジスタへの信号読み出しを分割して行う場合の信号読み出し状態を示すポテンシャル図である。 本発明のＣＣＤイメージセンサの実施形態３における概略構成を示す平面図である。 図１１のＣＣＤイメージセンサにおいて、垂直転送レジスタから水平転送レジスタへの信号読み出しを一括して行う場合の駆動タイミングを示す信号波形図である。 図１１のＡ−Ａ’部において、垂直転送レジスタから水平転送レジスタへの信号読み出しを一括して行う場合の信号読み出し状態を示すポテンシャル図である。 図１１のＢ−Ｂ’部において、垂直転送レジスタから水平転送レジスタへの信号読み出しを一括して行う場合の信号読み出し状態を示すポテンシャル図である。 図１１のＣＣＤイメージセンサにおいて、垂直転送レジスタから水平転送レジスタへの信号読み出しを分割して行う場合の駆動タイミングを示す信号波形図である。 図１１のＡ−Ａ’部において、垂直転送レジスタから水平転送レジスタへの信号読み出しを分割して行う場合の信号読み出し状態を示すポテンシャル図である。 図１１のＢ−Ｂ’部において、垂直転送レジスタから水平転送レジスタへの信号読み出しを分割して行う場合の信号読み出し状態を示すポテンシャル図である。 本発明のＣＣＤイメージセンサの実施形態４における概略構成を示す平面図である。 図１６のＣＣＤイメージセンサにおいて、垂直転送レジスタから水平転送レジスタへの信号読み出しを一括して行う場合の駆動タイミングを示す信号波形図である。 図１６のＡ−Ａ’部において、垂直転送レジスタから水平転送レジスタへの信号読み出しを一括して行う場合の信号読み出し状態を示すポテンシャル図である。 図１６のＢ−Ｂ’部において、垂直転送レジスタから水平転送レジスタへの信号読み出しを一括して行う場合の信号読み出し状態を示すポテンシャル図である。 図１６のＣＣＤイメージセンサにおいて、垂直転送レジスタから水平転送レジスタへの信号読み出しを分割して行う場合の駆動タイミングを示す信号波形図である。 図１６のＡ−Ａ’部において、垂直転送レジスタから水平転送レジスタへの信号読み出しを分割して行う場合の信号読み出し状態を示すポテンシャル図である。 図１６のＢ−Ｂ’部において、垂直転送レジスタから水平転送レジスタへの信号読み出しを分割して行う場合の信号読み出し状態を示すポテンシャル図である。 従来のＣＣＤイメージセンサの概略構成例を示す平面図である。 従来のＣＣＤイメージセンサの他の概略構成例を示す平面図である。 従来のＣＣＤイメージセンサの駆動方法を説明するための図である。
符号の説明
１ フォトダイオード
２ トランスファーゲート
３ａ 画素領域垂直転送レジスタ
３ｂ ダミー領域垂直転送レジスタ
４ 水平転送レジスタ
５ 電荷検出部
６ 出力アンプ
７ 掃き出しドレイン
１０、２０、３０，４０ ＣＣＤイメージセンサ

Claims (11)

  1. 基板上に行および列方向にマトリックス状に設けられた複数の受光部から読み出された各信号電荷を、複数列の画素領域垂直転送レジスタ手段により各列方向にそれぞれ転送し、その転送した各信号電荷を水平転送レジスタ手段により水平方向に転送して読み出す固体撮像装置において、
    該複数列の画素領域垂直転送レジスタ手段と水平転送レジスタ手段との間にそれぞれ、該複数列の画素領域垂直転送レジスタ手段からの各信号電荷をそれぞれ各列毎に転送制御可能とした複数列のダミー領域垂直転送レジスタ手段がそれぞれ設けられ、該複数列のダミー領域垂直転送レジスタ手段からの各信号電荷をそれぞれ列毎に転送して該水平転送レジスタ手段にそれぞれ出力するものであり、
    該複数列の画素領域垂直転送レジスタ手段および複数列のダミー領域垂直転送レジスタ手段はそれぞれ、第１層目転送電極と第２層目転送電極とが垂直方向に交互に複数設けられ、ｎ枚（ｎ≧２ｋ、ｋは２以上の整数）の転送電極を１組として、ｎ相駆動により前記受光部から読み出された信号電荷を垂直方向に転送し、
    該複数列のダミー領域垂直転送レジスタ手段は、
    第１層目転送電極と第２層目転送電極とが垂直方向に交互に設けられ、ｎ枚の転送電極を１組として、ｎ相駆動により前記画素領域垂直転送レジスタ手段からの信号電荷を垂直方向に転送する第１ダミー領域と、
    第１層目転送電極と第２層目転送電極とが垂直方向に交互に設けられ、ｎ枚の転送電極を１組として、当該第１層目転送電極は該第１ダミー領域における同じ行方向の第１層目転送電極と同じタイミングで転送制御信号が印加され、該第２層目転送電極は該第１ダミー領域における同じ行方向の第２層目転送電極と異なるタイミングで転送制御信号が印加されて、ｎ相駆動により該垂直転送レジスタ手段からの信号電荷を垂直方向に転送する第２ダミー領域とを有する固体撮像装置。
  2. 前記水平転送レジスタ手段の近傍位置に設けられ、該水平転送レジスタ手段からの不要な信号電荷を排出可能とする掃き出しドレイン手段を更に有した請求項１に記載の固体撮像装置。
  3. 前記第１層目転送電極のパターンは前記ダミー領域垂直転送レジスタ手段の各行方向において同一パターンであり、前記第２層目転送電極のパターンは該ダミー領域垂直転送レジスタ手段の各行方向において複数列単位で異なる２種類のパターンを有する請求項１に記載の固体撮像装置。
  4. 前記第１ダミー領域および第２ダミー領域はそれぞれ、第１層目転送電極と第２層目転送電極とが列方向に交互に設けられたｎ枚の転送電極からなる第１ダミー部と第２ダミー部とが垂直方向に連続してそれぞれ設けられ、
    前記第１ダミー領域と第２ダミー領域との間に、第１層目転送電極と第２層目転送電極とが垂直方向に交互に設けられたｎ枚の転送電極からなる第１ダミー部と第２ダミー部とが垂直方向に連続してそれぞれ設けられ、該第１層目転送電極は該第１ダミー領域および第２ダミー領域における同じ行方向の第１層目転送電極と同じタイミングで転送制御信号が印加され、該第１ダミー部の第２層目転送電極は該第１ダミー領域における同じ行方向の第２層目転送電極と異なるタイミングで転送制御信号が印加され、該第２ダミー部の第２層目転送電極は該第２ダミー領域における同じ行方向の第２層目転送電極と異なるタイミングで転送制御信号が印加されて、ｎ相駆動により該画素領域垂直転送レジスタ手段からの信号電荷を垂直方向に転送可能とする第３ダミー領域を更に有した請求項１に記載の固体撮像装置。
  5. 前記第１ダミー領域におけるｎ相の転送電極と、前記画素領域垂直レジスタ手段におけるｎ相の転送電極とは、対応する転送電極間で共通に配線されている請求項１に記載の固体撮像装置。
  6. 請求項１に記載の固体撮像装置を駆動する固体撮像装置の駆動方法であって、
    前記垂直転送レジスタ手段から前記水平転送レジスタ手段への各信号電荷の転送を列単位で制御するべく、
    各信号電荷が転送されるダミー領域がｎ相駆動により動作している間に、各信号電荷が保持されるダミー領域における第２層目転送電極のうち、前記水平転送レジスタ手段に近い方から１枚目をローレベル、残りの第２層目転送電極をハイレベルにする固体撮像装置の駆動方法。
  7. 請求項４に記載の固体撮像装置を駆動する固体撮像装置の駆動方法であって、
    前記垂直転送レジスタ手段から前記水平転送レジスタへの各信号電荷の転送を列単位で制御するべく、
    各信号電荷が転送されるダミー領域がｎ相駆動により動作している間に、各信号電荷が保持されるダミー領域における各ダミー部の第２層目転送電極のうち、前記水平レジスタ手段に近い方から１枚目をローレベル、残りの第２層目転送電極をハイレベルにする固体撮像装置の駆動方法。
  8. 前記画素領域垂直転送レジスタ手段の第１層目転送電極と、前記ダミー領域垂直転送レジスタ手段の第１層目転送電極とに対して、対応する転送電極間で同じタイミングで制御信号を印加する請求項６または７に記載の固体撮像装置の駆動方法。
  9. 基板上に行および列方向にマトリックス状に設けられた複数の受光部から読み出された各信号電荷を、複数列の画素領域垂直転送レジスタ手段により各列方向にそれぞれ転送し、その転送した各信号電荷を水平転送レジスタ手段により水平方向に転送して読み出す固体撮像装置において、
    該複数列の画素領域垂直転送レジスタ手段と水平転送レジスタ手段との間にそれぞれ、該複数列の画素領域垂直転送レジスタ手段からの各信号電荷をそれぞれ各列毎に転送制御可能とした複数列のダミー領域垂直転送レジスタ手段がそれぞれ設けられ、該複数列のダミー領域垂直転送レジスタ手段からの各信号電荷をそれぞれ列毎に転送して該水平転送レジスタ手段にそれぞれ出力するものであり、
    該複数列の画素領域垂直転送レジスタ手段はそれぞれ、前記受光部に隣接して第１層目転送電極と第２層目転送電極とが垂直方向に交互に複数設けられ、ｍ枚（ｍ≧２ｊ、ｊは３以上の整数）の転送電極を１組として、ｍ相駆動により該受光部から読み出された各信号電荷を垂直方向にそれぞれ転送し、
    前記複数列のダミー領域垂直転送レジスタ手段はそれぞれ、
    該画素領域垂直転送レジスタ手段と前記水平転送レジスタ手段との間に、
    第１層目転送電極と第２層目転送電極とが垂直方向に交互に設けられ、ｍ／２枚の転送電極からなり、ｍ／２相駆動により該画素領域垂直転送レジスタ手段からの各信号電荷を垂直方向に転送する第１ダミー部と、該画素領域垂直転送レジスタ手段においてｍ枚で構成された１組の転送電極のうち、該水平転送レジスタ手段に近い方から２枚の転送電極を含み、該２枚の転送電極に画素領域とは異なるタイミングで転送制御信号が印加される第２ダミー部とを連続して有する第１ダミー領域と、
    第１層目転送電極と第２層目転送電極とが垂直方向に交互に設けられ、ｍ／２枚の転送電極を１組として、該第１層目転送電極は該第１ダミー領域における同じ行方向の第１層目転送電極と同じタイミングで転送制御信号が印加され、該第２層目転送電極は該第１ダミー領域における同じ行方向の第２層目転送電極と異なるタイミングで転送制御信号が印加されて、ｍ／２相駆動により該垂直転送レジスタ手段からの各信号電荷を垂直方向に転送する第１ダミー部と、該画素領域垂直転送レジスタ手段においてｍ枚で構成された１組の転送電極のうち、該水平転送レジスタ手段に近い方から２枚の転送電極を含み、該２枚の転送電極に画素領域とは異なるタイミングで転送制御信号が印加されると共に、該２枚の転送電極のうち、該第１層目転送電極は該第１ダミー領域における同じ行方向の第１層目転送電極と同じタイミングで転送制御信号が印加され、該第２層目転送電極は該第１ダミー領域における同じ行方向の第２層目転送電極と異なるタイミングで転送制御信号が印加される第２ダミー部とを連続して有する第２ダミー領域と有する固体撮像装置。
  10. 前記第１層目転送電極のパターンは前記ダミー領域垂直転送領域の各行において同一パターンであり、前記第２層目転送電極のパターンは該ダミー領域垂直転送レジスタ手段の各行において複数列単位で異なる２種類のパターンを有する請求項９に記載の固体撮像装置。
  11. 請求項９または１０に記載の固体撮像装置を駆動する固体撮像装置の駆動方法であって、
    前記垂直転送レジスタ手段から水平転送レジスタ手段への各信号電荷の転送を列単位で制御するべく、
    各信号電荷が転送されるダミー領域における第１ダミー部がｍ／２相駆動により動作している間に、各信号電荷が保持されるダミー領域における第２層目転送電極のうち、前記水平転送レジスタ手段に近い方から１枚目をローレベルに固定し、残りの第２層目転送電極のうち、該水平転送レジスタ手段に近い方から少なくとも１枚はハイレベルに固定し、前記第１ダミー領域および第２ダミー領域のそれぞれの第２ダミー部において、少なくとも１枚はローレベルに固定する固体撮像装置の駆動方法。
JP2003275021A 2003-07-15 2003-07-15 固体撮像装置およびその駆動方法 Expired - Fee Related JP4212095B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003275021A JP4212095B2 (ja) 2003-07-15 2003-07-15 固体撮像装置およびその駆動方法
US10/893,023 US7148524B2 (en) 2003-07-15 2004-07-15 Solid-state imaging device and method for driving the same
CNB2004100684498A CN100440527C (zh) 2003-07-15 2004-07-15 固态成像器件及其驱动方法
KR1020040055314A KR100628781B1 (ko) 2003-07-15 2004-07-15 고체 촬상 소자 및 그 구동 방법
TW093121159A TWI254451B (en) 2003-07-15 2004-07-15 Solid-state imaging device and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003275021A JP4212095B2 (ja) 2003-07-15 2003-07-15 固体撮像装置およびその駆動方法

Publications (2)

Publication Number Publication Date
JP2005039561A JP2005039561A (ja) 2005-02-10
JP4212095B2 true JP4212095B2 (ja) 2009-01-21

Family

ID=34074532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003275021A Expired - Fee Related JP4212095B2 (ja) 2003-07-15 2003-07-15 固体撮像装置およびその駆動方法

Country Status (5)

Country Link
US (1) US7148524B2 (ja)
JP (1) JP4212095B2 (ja)
KR (1) KR100628781B1 (ja)
CN (1) CN100440527C (ja)
TW (1) TWI254451B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7443432B2 (en) * 2004-06-15 2008-10-28 Digital Imaging Systems Gmbh Suppression of noise in pixel VDD supply
US7636119B2 (en) * 2005-12-21 2009-12-22 Eastman Kodak Company Image sensor for still or video photography
JP4759450B2 (ja) * 2006-06-12 2011-08-31 富士フイルム株式会社 Ｃｃｄ型固体撮像素子の駆動方法及びｃｃｄ型固体撮像装置
JP4786446B2 (ja) * 2006-07-19 2011-10-05 パナソニック株式会社 固体撮像装置、その駆動方法およびカメラ
JP2008028646A (ja) * 2006-07-20 2008-02-07 Fujifilm Corp Ｃｃｄ型固体撮像装置及びその駆動方法
JP4688766B2 (ja) * 2006-09-21 2011-05-25 パナソニック株式会社 固体撮像装置、その駆動方法およびカメラ
JP4814112B2 (ja) 2007-01-22 2011-11-16 ソニー株式会社 固体撮像素子
US7893981B2 (en) * 2007-02-28 2011-02-22 Eastman Kodak Company Image sensor with variable resolution and sensitivity
WO2011077630A1 (ja) * 2009-12-22 2011-06-30 パナソニック株式会社 固体撮像装置、その駆動方法およびカメラ
WO2011129039A1 (ja) * 2010-04-15 2011-10-20 パナソニック株式会社 固体撮像装置及びカメラ
US20110317048A1 (en) 2010-06-29 2011-12-29 Aptina Imaging Corporation Image sensor with dual layer photodiode structure
CN112383726B (zh) * 2020-10-30 2021-07-23 厦门大学 一种ccd高速信号采集方法和装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3511772B2 (ja) 1995-12-21 2004-03-29 ソニー株式会社 固体撮像素子、固体撮像素子の駆動方法、カメラ装置及びカメラシステム
JP3102557B2 (ja) * 1997-08-07 2000-10-23 日本電気株式会社 固体撮像素子およびその駆動方法
JP2000115643A (ja) * 1998-10-06 2000-04-21 Sony Corp 固体撮像装置の駆動方法、固体撮像装置、固体撮像素子、並びに撮像カメラ
JP3922853B2 (ja) * 1999-12-07 2007-05-30 松下電器産業株式会社 固体撮像装置
TWI233207B (en) * 2002-06-12 2005-05-21 Sony Corp Solid-state imaging device, method for driving solid-state imaging device, imaging method, and imager

Also Published As

Publication number Publication date
TW200516765A (en) 2005-05-16
KR100628781B1 (ko) 2006-09-29
CN100440527C (zh) 2008-12-03
US20050017154A1 (en) 2005-01-27
CN1577881A (zh) 2005-02-09
KR20050008544A (ko) 2005-01-21
US7148524B2 (en) 2006-12-12
TWI254451B (en) 2006-05-01
JP2005039561A (ja) 2005-02-10

Similar Documents

Publication Publication Date Title
US7002630B1 (en) Method of driving solid-state imaging device, solid-state imaging device and camera
CN101873443B (zh) 固态成像装置、驱动其的方法和摄像机系统
JP3469801B2 (ja) 固体撮像装置
JP4212095B2 (ja) 固体撮像装置およびその駆動方法
US6185270B1 (en) Solid state imaging device and method for driving the same
JP4078741B2 (ja) 固体撮像装置およびその駆動方法並びにカメラシステム
JP4579072B2 (ja) 固体撮像素子の駆動方法及び固体撮像装置
JP4393242B2 (ja) 固体撮像素子及び固体撮像素子の駆動方法
JP2001053267A (ja) 固体撮像素子およびその駆動方法並びにカメラシステム
JP2000138943A (ja) 固体撮像素子およびその駆動方法並びにカメラシステム
EP1014700B1 (en) Method of driving a solid-state image sensor
JPH06104292A (ja) シフトレジスタ
US20080094495A1 (en) Solid-state image capturing device, method for driving the solid-state image capturing device, and electronic information device
JP2000134540A (ja) 固体撮像装置及びその駆動方法
JP2000115643A (ja) 固体撮像装置の駆動方法、固体撮像装置、固体撮像素子、並びに撮像カメラ
JP4303950B2 (ja) 電荷転送素子の駆動方法及び固体撮像素子の駆動方法
JP4423451B2 (ja) 固体撮像装置
JP3392607B2 (ja) 固体撮像素子の駆動方法
JPH0723294A (ja) 固体撮像装置
JP4022054B2 (ja) 固体撮像装置
JP2003060185A (ja) 固体撮像装置及びその制御方法
JP2004200592A (ja) 固体撮像素子の駆動方法
JP2000197066A (ja) 固体撮像素子、その信号処理方法およびカメラシステム
JP2000164848A (ja) 固体撮像装置及びその駆動方法
JP4377531B2 (ja) 撮像素子および撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081027

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131107

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees