JP4759450B2 - Ｃｃｄ型固体撮像素子の駆動方法及びｃｃｄ型固体撮像装置 - Google Patents

Description

本発明は、垂直電荷転送路（垂直シフトレジスタ）と水平電荷転送路（水平シフトレジスタ）との接続部分に転送電荷を一時蓄積保持するラインメモリを備えるＣＣＤ（Charge Coupled Devices：電荷結合素子）型固体撮像装置に係り、特に、高品質な画像を撮像することが可能なＣＣＤ型固体撮像装置及びその駆動方法に関する。

垂直電荷転送路と水平電荷転送路との接続部分に転送電荷を一時蓄積保持するラインメモリを備えるＣＣＤ型固体撮像装置の一例が下記の特許文献１に記載されている。このようなＣＣＤ型固体撮像装置を図５で説明する。

ＣＣＤ型固体撮像装置１００の半導体基板上には、多数のフォトダイオード１０１（Ｒ，Ｇ，Ｂは、各フォトダイオード上に積層されたカラーフィルタの色（赤，緑，青）を示している。）が二次元アレイ状、図示の例では正方格子状に配列形成されており、フォトダイオード１０１の各列に沿って垂直電荷転送路１０２が形成されている。垂直電荷転送路１０２は、埋め込みチャネルと、その上に絶縁膜を介して積層された垂直転送電極Ｖ１，Ｖ２，…，Ｖ８によって構成される。

各垂直電荷転送路１０２は、１つのフォトダイオード１０１に対して２枚の垂直転送電極を備え、図示する例では、垂直方向上側の垂直転送電極とフォトダイオード１０１とが読出ゲート１０３によって接続され、フォトダイオード１０１の受光電荷（信号電荷）が読出ゲート１０３を通して対応の垂直転送電極下に形成される電位パケット内に読み出される。読み出された信号電荷は、各垂直転送電極Ｖ１，Ｖ２，…，Ｖ８に転送パルスφＶ１，φＶ２，…φＶ８が印加されることで、半導体基板の下辺部方向に転送される。

半導体基板１００の下辺部には、各垂直電荷転送路１０２の端部に接続されるラインメモリ１０４が設けられ、このラインメモリ１０４と並行に水平電荷転送路１０５が設けられる。ラインメモリ１０４は、各垂直電荷転送路対応に素子分離部で区画された不純物領域と、その上に絶縁膜を介して積層され上記の転送パルスとは独立のパルス信号φＬＭが印加される電極とで構成され、垂直電荷転送路１０２によって転送されてきた信号電荷を受け取り一時蓄積する。

水平電荷転送路１０５は、埋め込みチャネルとその上に絶縁膜を介して積層された水平転送電極Ｈ１，Ｈ２とで構成され、ラインメモリ１０４から移された信号電荷を、転送パルスφＨ１，φＨ２によって出力段方向に転送する。

水平電荷転送路１０５の出力段には、出力アンプ１０６が設けられる。この出力アンプ１０６は、水平電荷転送路１０５の出力段まで転送されてきた信号電荷の電荷量に応じた電圧値信号を画像信号として出力する。

図６は、図５に示すフォトダイオード略１．５個分の断面模式図である。この固体撮像素子１００は、ｎ型シリコン基板１１０の表面部にｐウェル層１１１が形成され、このｐウェル層１１１の表面部に、ｐウェル層１１１との間でｐｎ接合（フォトダイオード：光電変換素子）を構成するｎ領域１１２が形成される。

図示の例では、ｎ領域１１２の左脇に素子分離領域を構成する高濃度ｐ領域１１３が形成され、ｎ領域１１２の表面に、ｐ領域１１３に連続する表面ｐ層１１５が設けられる。ｐウェル層１１１には、ｎ領域１１２に蓄積された信号電荷を受け取り転送する垂直電荷転送路を構成するｎ領域（埋め込みチャネル）１１６が、当該ｎ領域１１２の右側に離間して設けられる。

これらの各領域１１２，１１３，１１５，１１６が形成された半導体基板１１０の最表面には、酸化シリコンでなるゲート絶縁膜１２０が積層され、その上に、フォトダイオード（ｎ領域１１２）の受光面上に開口１２１ａを有する遮光膜１２１が積層される。遮光膜１２１の下に、垂直電荷転送路を構成する転送電極膜（ポリシリコン膜）１２２が絶縁層１２３を介して埋設される。遮光膜１２１の上には平坦化層１２５が積層され、その上にカラーフィルタ層１２６が積層され、最上部に、トップマイクロレンズ１２７が積層される。

特開２０００―３５００９９号公報

図５，図６で説明したようなＣＣＤ型固体撮像素子では、奇数列目及び偶数列目の各垂直電荷転送路によってラインメモリ１０４に転送されてきた信号電荷を水平電荷転送路に移す場合、奇数列目の垂直電荷転送路による信号電荷と、偶数列目の垂直電荷転送路による信号電荷とを交互にラインメモリ１０４の該当箇所から水平電荷転送路に移す動作を行う場合がある。

この場合、例えば奇数列目（または偶数列目）の信号電荷を水平電荷転送路に移すとき、偶数列目（または奇数列目）の信号電荷はラインメモリ１０４上に保持しておき水平電荷転送路１０５側に漏れない様に固体撮像素子を駆動しないと、不具合が発生する。これを図７，図８で説明する。

図５に示す様なＣＣＤ型固体撮像素子を４相駆動する場合、図７に示す様に、通常、垂直転送電極Ｖ１に印加する転送パルスφＶ１を垂直転送電極Ｖ５に印加する転送パルスφＶ５と同じにし、同様に、φＶ２＝φＶ６，φＶ３＝φＶ７，φＶ４＝φＶ８とする。即ち、対となる２電極（Ｖ１とＶ５、Ｖ２とＶ６、Ｖ３とＶ７、Ｖ４とＶ８）に同じ転送パルスを印加する。

各転送パルスφＶ１〜φＶ４を各電極Ｖ１，Ｖ２，…，Ｖ８に印加することで、図８に示す様に、信号電荷を収容した電位パケットの垂直電荷転送路に沿う方向の長さは、２電極分→３電極分→２電極分→…と伸縮しながら、ラインメモリ（ＬＭ）１０４の方向に進むことになる。

垂直電荷転送路が停止している期間すなわち電荷保持期間には、信号電荷は４電極中の２電極分の電位パケット内に蓄積されており、その１つ手前の状態は３電極分の電位パケット内に蓄積されている。

電位パケットを３電極状態から２電極状態に変化させるときに、即ち、図８（ａ）（ｂ）に示す電極Ｖ３，Ｖ７を電位ＶＭ（例えば０Ｖ）から電位ＶＬ（例えば−８Ｖ）に変化させるタイミングｋで、奇数列目のラインメモリから水平電荷転送路に電荷転送を行うためにラインメモリ１０４の電極に印加するパルスφＬＭがＬｏ状態になっていると（ラインメモリの電位パケットが浅くなっていると）、電極Ｖ３，Ｖ７に印加するＶＬ電圧の影響で、図６に示すｐウェル層１１１の電位が大きく揺さぶられる。

この結果、ｐウェル層１１１に設けられたラインメモリ１０４の電位パケットのポテンシャルが更に浅くなる瞬間が生じる。この電位パケット内に蓄積されている信号電荷量が少ない場合には、即ち、暗いシーンを撮影した信号電荷量であれば問題ないが、明るいシーンを撮影し電位パケット内に飽和量に近い信号電荷が蓄積されている場合には、図８（ｂ）に示す様に、偶数列目のラインメモリに保持されている信号電荷が水平電荷転送路側に溢れ出してしまう。

つまり、奇数列目の信号電荷に偶数列目の信号電荷の溢れ分が加算され、偶数列目の信号電荷の電荷量は溢れ分だけ少なくなってしまう。この現象が、信号電荷を垂直方向に転送する毎に発生すると、奇数列目の信号電荷量が多くなり、偶数列目の信号電荷量が少なくなり、明るいシーンの撮像画像中に縦線が発生してしまうという不具合が生じる。

本発明の目的は、明るいシーンを撮影した場合でも縦線の発生を防止することができるＣＣＤ型固体撮像素子の駆動方法及びＣＣＤ型固体撮像装置を提供することにある。

本発明のＣＣＤ型固体撮像素子の駆動方法及びＣＣＤ型固体撮像装置は、複数の垂直電荷転送路と、各垂直電荷転送路によって転送されてきた信号電荷を受け取り一時保持する電荷保持手段と、該電荷保持手段の蓄積電荷を受け取り出力段方向に転送する水平電荷転送路とを備えるＣＣＤ型固体撮像素子の前記垂直電荷転送路を構成する垂直転送電極のうち対となる２電極への印加電圧を同時に変化させながら垂直方向への電荷転送を行う駆動方法等において、前記電荷保持手段の蓄積電荷を前記水平電荷転送路に転送するために該電荷保持手段の電位レベルを電荷転送レベルに保持している時間帯では、前記対となる２電極に印加する電圧を各電極毎に異なるタイミングで変化させることを特徴とする。

本発明のＣＣＤ型固体撮像素子の駆動方法及びＣＣＤ型固体撮像装置は、前記垂直電荷転送路によって転送され前記電荷保持手段に保持された信号電荷を、奇数列目の前記垂直電荷転送路による信号電荷と偶数列目の前記垂直電荷転送路による信号電荷とを異なるタイミングで前記水平電荷転送路に転送することを特徴とする。

本発明によれば、電荷保持手段から水平電荷転送路に信号電荷を転送するために該電荷保持手段の電位パケットを浅くしている時間帯では、対となる２電極の電位を同時に変化させずに異なるタイミングで変化させるので、半導体基板の電位の揺れを抑制することができる。これにより、この電位の揺れに起因する不具合が抑制される。

以下、本発明の一実施形態について、図面を参照して説明する。

図１は、本発明の一実施形態に係るＣＣＤ型固体撮像装置の表面模式図である。図示するＣＣＤ型固体撮像装置は、ＣＣＤ型固体撮像素子１０と、撮像素子駆動回路３０とからなる。ＣＣＤ型固体撮像素子１０の断面構造は図６と同様であるので図示及び説明は省略する。

このＣＣＤ型固体撮像素子１０は、ｎ型半導体基板１１の表面部に、多数のアレイ状に形成されたフォトダイオード１２を備える。図示する例では、偶数行のフォトダイオード１２に対して奇数行のフォトダイオード１２が１／２ピッチづつずらして形成され、所謂、ハニカム画素配列となっている。

尚、本実施形態は、ハニカム画素配列の固体撮像素子を例に説明するが、図５で説明した正方格子配列の固体撮像素子にも適用可能である。

各フォトダイオード１２内に記載したＲ，Ｇ，Ｂは、夫々、当該フォトダイオード上に積層されたカラーフィルタの色（Ｒ＝赤，Ｇ＝緑，Ｂ＝青）を示している。

水平方向に隣接する各フォトダイオード１２間には、垂直方向に蛇行して延びる垂直電荷転送路（垂直シフトレジスタ：ＶＣＣＤ）１３が形成され、半導体基板１１の下辺部には、各垂直電荷転送路１３の端部に連絡するラインメモリ（電荷保持手段）１４が設けられる。

垂直電荷転送路１３は、半導体基板１１の図６で説明したｐウェル層に形成されたｎ型の埋め込みチャネルと、この埋め込みチャネル上に絶縁膜を介して設けられた垂直転送電極とで構成される。

ラインメモリ１４は、半導体基板１１の図６で説明したｐウェル層に形成されたｎ型の不純物領域と、この不純物領域の上に絶縁膜を介して設けられた電極ＬＭとで構成される。ラインメモリ１４の不純物領域は、素子分離部によって各垂直電荷転送路対応に区画されている。

ラインメモリ１４には、水平電荷転送路（水平シフトレジスタ：ＨＣＣＤ）１５が併設されている。水平電荷転送路１５も、ｐウェル層に形成されたｎ型の埋め込みチャネルと、この埋め込みチャネル上に絶縁膜を介して設けられた水平転送電極Ｈ１，Ｈ２とで構成される。水平電荷転送路１５の出力段には出力アンプ１６が設けられている。

各フォトダイオード１２が受光量に応じて蓄積した信号電荷は、隣接の垂直電荷転送路１３に読み出されたあとラインメモリ１４方向に転送され、ラインメモリ１４に一時蓄積される。この信号電荷は、ラインメモリ１４の電極ＬＭに駆動パルスφＬＭが印加されることで水平電荷転送路１５に転送され、水平電荷転送路１５に移された信号電荷は、水平電荷転送路１５に沿って出力端まで転送される。そして、水平電荷転送路出力端に設けられた出力アンプ１６が、信号電荷量に応じた電圧値信号を出力する。

尚、「垂直」「水平」という用語を用いているが、これは単に「一方向」「この一方向に対して略直角の方向」という意味である。

撮像素子駆動回路３０は、このＣＣＤ型固体撮像装置が組み込まれるデジタルカメラ等の装置側に設けられる制御ＣＰＵからの指示を受けて、ＣＣＤ型固体撮像素子１０の垂直電荷転送路１３を駆動する垂直転送パルスφＶ１〜φＶ８、水平電荷転送路１５を駆動する水平転送パルスφＨ１，φＨ２、ラインメモリ１４の電極ＬＭを駆動するパルスφＬＭを生成し、ＣＣＤ型固体撮像素子１０に出力する。

図２は、図１に示す点線矩形枠II内の拡大模式図である。ハニカム配列されたフォトダイオード１２の各列の側部には、垂直方向に蛇行する垂直電荷転送路１３が設けられる。図示するＶ１，Ｖ２，…，Ｖ８は、垂直電荷転送路１３に設けられる垂直転送電極である。

ラインメモリ１４に最も近いフォトダイオード１２に対しラインメモリ１４を近接して設けず、所定距離だけ離れた位置に設けているのは、この所定距離の間で、各列の垂直電荷転送路１３の間隔を等間隔にし、ラインメモリ１４や水平電荷転送路１５に接続するためである。この所定距離の間における垂直電荷転送路の延長部分にも、垂直電荷転送電極Ｖ５，Ｖ６，Ｖ７，Ｖ８，Ｖ１，Ｖ２が設けられる。

これにより、ラインメモリ１４の各電極ＬＭ（分離して図示しているが、同一パルスφＬＭで駆動される。）が水平方向に等間隔で並び、各電極ＬＭは、水平電荷転送路１５に等間隔に交互に設けられる水平転送電極Ｈ１，Ｈ２に整列することになる。

図３は、本実施形態に係るＣＣＤ型固体撮像装置における駆動タイミングを示す図である。概略の動作は次の通りである。

垂直電荷転送路（垂直シフトレジスタ）で電荷転送を行うと、１行分の各フォトダイオードの信号電荷が各垂直電荷転送路からラインメモリに転送され、蓄積保持される。

次に、ラインメモリ上の信号電荷のうち、奇数列目の信号電荷が水平電荷転送路（水平シフトレジスタ）に転送され、次に、水平電荷転送路がこの信号電荷を出力段側に転送する。これにより、奇数列目の各信号電荷の電荷量に応じた画像信号が出力アンプから出力される。

次に、空になった水平電荷転送路上に偶数列目の信号電荷をラインメモリから水平電荷転送路に転送する。そして、水平電荷転送路がこの信号電荷を出力段側に転送する。これにより、偶数列目の各信号電荷の電荷量に応じた画像信号が出力アンプから出力される。

以上の動作を、繰り返すことにより、図１に示す各行のフォトダイオードの信号電荷に応じた画像信号が撮像装置外部に出力される。

上述した撮像素子の駆動制御を行うときに、本実施形態では、ラインメモリの電位パケットが浅くなっている時間帯（ラインメモリの電極ＬＭが電荷転送レベル（Ｌｏレベル）に維持されている時間帯）で、次の様に垂直転送パルスのタイミング制御を行うことを特徴とする。

図４（ａ）（ｂ）の最上段に図示する電位パケットの状態すなわち電極Ｖ４，Ｖ５と電極Ｖ８，Ｖ１の下に電位パケットが形成され、各電位パケット内に信号電荷が蓄積された状態で、図３に示すタイミングａにより電極Ｖ２，Ｖ６の電位が電位ＶＬから電位ＶＭに変化する。

これにより、各電位パケットは３電極分に広がり、ラインメモリに近接する電位パケットは、ラインメモリとの間のバリアが消失して、この電位パケット内の信号電荷がラインメモリの電位パケット内に流れ込む。

次のタイミングｂで、電極Ｖ４，Ｖ８の電位が電位ＶＭから電位ＶＬに変化すると、垂直電荷転送路上の電位パケットは３電極分から２電極分に縮まり、次のタイミングｃで電極Ｖ７，Ｖ３の電位が電位ＶＭから電位ＶＬに変化すると、電位パケットはラインメモリ方向に３電極分に広がる。

以下、電極Ｖ１，Ｖ５の電位がＶＭ→ＶＬとなるタイミングｄ，電極Ｖ４，Ｖ８の電位がＶＬ→ＶＭとなるタイミングｅ，電極Ｖ２，Ｖ６の電位がＶＭ→ＶＬとなるタイミングｆ，電極Ｖ１，Ｖ５の電位がＶＬ→ＶＭとなるタイミングｇと進むことで、電位パケットは２電極分→３電極分→２電極分→３電極分と伸縮を繰り返し、信号電荷のラインメモリ方向への転送が行われる。

図３に示すタイミングｇ１，ｇ２は同タイミングであるが、タイミングｇ１は電極Ｖ１，Ｖ５が電位ＶＬから電位ＶＭに変化したタイミングを示し、タイミングｇ２はラインメモリＬＭの電位がＨｉレベル（電荷蓄積レベル）からＬｏレベル（電荷転送レベル）に変化したタイミングを示している。

図４に示す様に、タイミングｇ１で電極Ｖ１，Ｖ５の電位が電位ＶＭに変化すると、電位パケットが３電極分に広がる。そして、同じタイミングｇ２で、ラインメモリＬＭの電位がＬｏレベルに変化する。このとき、奇数列目のラインメモリに整列する水平電荷転送路の水平転送電極Ｈ１の電位はＨｉレベルになっており、偶数列目のラインメモリに整列する水平転送電極Ｈ２の電位はＬｏレベルになっている。

水平転送電極Ｈ１，Ｈ２とラインメモリＬＭとの間にはバリアＢＡが形成されており、このバリアＢＡは、水平転送電極Ｈ１，Ｈ２の電位レベルと一緒に変動する。このため、ラインメモリＬＭの電位がタイミングｇ２でＬｏレベルに変化すると、奇数列目のラインメモリＬＭの蓄積電荷が水平転送電極Ｈ１下に形成された電位パケットに流れ込む。

しかし、ラインメモリＬＭの電位がＬｏレベルに変化しても、偶数列目のラインメモリＬＭの電位パケットと水平転送電極Ｈ２下に形成されている電位パケットとの間にはバリアＢＡが存在するため、偶数列目のラインメモリＬＭの蓄積電荷は、ラインメモリＬＭの電位パケットに蓄積されたままとなる。

しかしながら、このとき（ラインメモリがＬｏレベルになっておりその電位パケットが浅くなっているとき）、ラインメモリＬＭが形成されているｐウェル層の電位が大きく変動し、また、偶数列目のラインメモリＬＭに蓄積されている信号電荷量が飽和電荷量に近いと、偶数列目のラインメモリの蓄積電荷がバリアＢＡを越えて水平転送電極Ｈ２下の電位パケットに漏れてしまう。この漏れた電荷は、水平電荷転送路の電荷転送に伴って奇数列目の信号電荷と混合され、上述した〔発明が解決しようとする課題〕で述べた不具合が発生する。

そこで、ラインメモリの電位がＬｏレベルに保持されている時間帯では、タイミングｈで垂直転送電極Ｖ３の電位を電位ＶＭから電位ＶＬに変化させ、タイミングｈから時間ｔだけずらしたタイミングｉで垂直転送電極Ｖ７の電位を電位ＶＭから電位ＶＬに変化させる。

これにより、電極Ｖ３，Ｖ７の電位を同時に電位ＶＭから電位ＶＬに変化させる場合（図７の場合）と比較してｐウェル層の電位変動が抑制され、偶数列目のラインメモリＬＭの蓄積電荷の水平電荷転送路への漏れが抑制される。

次のタイミングｊでは、ラインメモリＬＭの電位がＬｏレベルからＨｉレベルに変化され、以後、図３に示す様に、水平電荷転送路による奇数列目の信号電荷の出力、偶数列目のラインメモリＬＭから水平電荷転送路への電荷転送、水平電荷転送路による偶数列目の信号電荷の出力が行われる。これにより、垂直電荷転送路上の電位状態は、図４（ａ）（ｂ）の最上段の状態になり、以後、上記と同様の動作が繰り返されることで、１画面分の画像信号が水平電荷転送路から出力される。

以上述べた様に、本実施形態によれば、垂直電荷転送とラインメモリから水平電荷転送路への電荷転送とを同時並行的に行うことができるため、高フレームレートで画像信号を撮像素子外部に読み出すことができる。しかも、このとき、ウェル層の電位変動を抑制して垂直電荷転送を行うことができるため、この電位変動に起因する撮像画像の画質劣化を抑制することが可能となる。

本発明に係るＣＣＤ型固体撮像素子の駆動方法及びＣＣＤ型固体撮像装置は、高画質の撮像画像データを高フレームレートで出力することができるため、デジタルカメラ等に搭載するＣＣＤ型固体撮像装置に適用すると有用である。

本発明の一実施形態に係るラインメモリを備えるＣＣＤ型固体撮像装置の説明図である。 図１に示す点線矩形枠IIの拡大模式図である。 図１に示すＣＣＤ型固体撮像装置の駆動タイミングチャートである。 図３の駆動タイミングチャートによって駆動される電荷転送路，ラインメモリの電位状態の遷移図である。 従来のラインメモリを備えるＣＣＤ型固体撮像装置の説明図である。 図１または図５に示すＣＣＤ型固体撮像装置の略１画素分の断面模式図である。 本発明の課題を説明するタイミングチャートである。 図７の駆動タイミングチャートによって駆動される電荷転送路，ラインメモリの電位状態の遷移図である。

符号の説明

１０ ＣＣＤ型固体撮像素子
１１，１１０ 半導体基板
１２，１０３ フォトダイオード（光電変換素子）
１３ 垂直電荷転送路
１４ ラインメモリ
１５ 水平電荷転送路
１６ 出力アンプ
３０ 撮像素子駆動回路
１１１ ｐウェル層
１１６ 垂直電荷転送路の埋め込みチャネル

Claims (4)

1. 複数の垂直電荷転送路と、各垂直電荷転送路によって転送されてきた信号電荷を受け取り一時保持する電荷保持手段と、該電荷保持手段の蓄積電荷を受け取り出力段方向に転送する水平電荷転送路とを備えるＣＣＤ型固体撮像素子の前記垂直電荷転送路を構成する垂直転送電極のうち対となる２電極への印加電圧を同時に変化させながら垂直方向への電荷転送を行う駆動方法において、前記電荷保持手段の蓄積電荷を前記水平電荷転送路に転送するために該電荷保持手段の電位レベルを電荷転送レベルに保持している時間帯では、前記対となる２電極に印加する電圧を各電極毎に異なるタイミングで変化させることを特徴とするＣＣＤ型固体撮像素子の駆動方法。
2. 前記垂直電荷転送路によって転送され前記電荷保持手段に保持された信号電荷を、奇数列目の前記垂直電荷転送路による信号電荷と偶数列目の前記垂直電荷転送路による信号電荷とを異なるタイミングで前記水平電荷転送路に転送することを特徴とする請求項１に記載のＣＣＤ型固体撮像素子の駆動方法。
3. 複数の垂直電荷転送路と各垂直電荷転送路によって転送されてきた信号電荷を受け取り一時保持する電荷保持手段と該電荷保持手段の蓄積電荷を受け取り出力段方向に転送する水平電荷転送路とを備えるＣＣＤ型固体撮像素子と、前記垂直電荷転送路を構成する垂直転送電極のうち対となる２電極への印加電圧を同時に変化させながら垂直方向への電荷転送を行う撮像素子駆動手段とを備えるＣＣＤ型固体撮像装置において、前記撮像素子駆動手段は、前記電荷保持手段の蓄積電荷を前記水平電荷転送路に転送するために該電荷保持手段の電位レベルを電荷転送レベルに保持している時間帯では前記対となる２電極に印加する電圧を各電極毎に異なるタイミングで変化させる手段を備えることを特徴とするＣＣＤ型固体撮像装置。
4. 前記垂直電荷転送路によって転送され前記電荷保持手段に保持された信号電荷を、奇数列目の前記垂直電荷転送路による信号電荷と偶数列目の前記垂直電荷転送路による信号電荷とを異なるタイミングで前記水平電荷転送路に転送することを特徴とする請求項３に記載のＣＣＤ型固体撮像装置。

Images