JPH07131714A

JPH07131714A - Ａｄ変換装置

Info

Publication number: JPH07131714A
Application number: JP5271475A
Authority: JP
Inventors: Hiroshi Hatae; 博波多江; Hajime Akimoto; 秋元　　肇; Katsutaka Kimura; 勝高木村
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-10-29
Filing date: 1993-10-29
Publication date: 1995-05-19

Abstract

(57)【要約】【目的】信号電荷量が少ない場合にも正確にＡＤ変換
する。【構成】ホトダイオードと垂直ＣＣＤレジスタとから
なる画素部１０を設け、画素部１０からの電荷を蓄える
容量をクロックに同期させて等容量づつ減少させる電荷
蓄積手段１２を設け、電荷蓄積手段１２からの電荷の溢
れを検出する電荷溢れ判定手段１４を設け、電荷溢れ判
定手段１４により制御されてカウント手段１８の出力を
一時記憶する一時記憶手段１６を設け、画素部１０、電
荷蓄積手段１２、カウント手段１８を駆動する駆動回路
２０を設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は信号電荷を入力とする
ＡＤ変換装置たとえばＶＴＲ一体型カメラのＡＤ変換装
置に関するものである。

【０００２】

【従来の技術】現在のＶＴＲ一体型カメラなどの信号処
理は、ほとんどの場合デジタルで行なわれている。この
ようなＶＴＲ一体型カメラの入力部には、光電変換手段
である固体撮像素子が用いられている。この固体撮像素
子としては、たとえば電子情報通信学会技術報告ＩＣＤ
９１−８７で発表されているものがある。この固体撮像
素子の動作は、つぎの通りである。まず、光の強弱に応
じた信号電荷がホトダイオードにおいて発生する。その
信号電荷が一斉に垂直ＣＣＤレジスタに読み出され、１
ラインごとに水平ＣＣＤレジスタに転送される。つぎ
に、水平ＣＣＤレジスタにより順次信号電荷が１画素ご
とに入力容量に入力され、信号電圧に変換される。つぎ
に、この信号電圧が増幅器で増幅され、ＡＤ変換装置に
入力される。つまり、信号電荷を入力容量に入力し、入
力容量で生じた信号電圧を用いて、ＡＤ変換を行なって
いる。これを具体的数値を用いて説明する。たとえば、
５００００エレクトロンの信号電荷ｎがホトダイオード
で発生したとし、入力容量の値Ｃが２０ｆＦであったと
すると、次式から約４７５ｍＶの信号電圧Ｖが発生す
る。

【０００３】Ｖ＝Ｑ／Ｃ＝（ｎ×ｑ）／Ｃここで、ｑは素電荷量である。そして、通常はＡＤ変換
装置に必要な２Ｖ程度に信号電圧Ｖを増幅する。

【０００４】

【発明が解決しようとする課題】このような信号処理に
よりＡＤ変換する場合、ホトダイオードが微細化し、信
号電荷量が少ないときには、次のような問題点が生ず
る。すなわち、信号電荷量が少ないときに、ある程度の
値の信号電圧を発生させようとすれば、入力容量を小さ
くする必要がある。しかしながら、この場合にはチップ
ごとの入力容量のばらつきが大きくなるから、信号電荷
量が同じ場合にも、チップごとに信号電圧がばらつくの
で、正確にＡＤ変換を行なうことができない。

【０００５】この発明は上述の課題を解決するためにな
されたもので、信号電荷量が少ない場合にも正確にＡＤ
変換することができるＡＤ変換装置を提供することを目
的とする。

【０００６】

【課題を解決するための手段】この目的を達成するた
め、この発明においては、電荷を蓄える容量をクロック
に同期させてほぼ等容量づつ減少させる電荷蓄積手段
と、上記電荷蓄積手段からの電荷の溢れを検出する電荷
溢れ判定手段と、上記クロックと同期して動作するカウ
ント手段とを設ける。

【０００７】この場合、上記電荷溢れ判定手段により制
御されて上記カウント手段の出力を一時記憶する一時記
憶手段を設ける。

【０００８】また、上記電荷蓄積手段を複数の等容量か
らなる小電荷蓄積手段で構成する。

【０００９】この場合、上記電荷蓄積手段をＣＣＤ構造
による容量とする。

【００１０】また、上記電荷蓄積手段として、複数の上
記小電荷蓄積手段を同時に駆動するものを用いる。

【００１１】また、上記電荷を光電変換手段により発生
させる。

【００１２】この場合、上記光電変換手段を固体撮像素
子の画素部とし、上記電荷蓄積手段と上記電荷溢れ判定
手段とを複数個用いる。

【００１３】また、上記電荷溢れ判定手段として、上記
電荷蓄積手段からの上記電荷の溢れを複数回行わせたと
きに上記電荷の溢れを検出するものを用いる。

【００１４】この場合、上記カウント手段として、動作
開始のタイミングを遅延させたものを用いる。

【００１５】また、補正データを記憶するための補正デ
ータ記憶手段と、上記カウント手段の出力を上記補正デ
ータで補正する補正手段とを設ける。

【００１６】また、一定電荷を入力するための一定電荷
入力手段を設ける。

【００１７】また、上記電荷溢れ判定手段として、差動
増幅回路を有するものを用いる。

【００１８】また、複数の上記電荷蓄積手段と上記電荷
溢れ判定手段との間に電荷転送切替手段を設ける。

【００１９】この場合、上記一時記憶手段への記憶と上
記一時記憶手段からの読出とを時分割で行なう。

【００２０】また、上記電荷蓄積手段の中に分割手段を
設ける。

【００２１】また、上記小電荷蓄積手段を第１ゲート、
第２ゲートで構成する。

【００２２】また、上記画素部の垂直ＣＣＤレジスタを
上記電荷蓄積手段として用いる。

【００２３】

【作用】このＡＤ変換装置においては、溢れ出た電荷の
有無を判定すればよいから、容量のばらつきは問題とな
らない。

【００２４】また、電荷蓄積手段として、複数の小電荷
蓄積手段を同時に駆動するものを用いたときには、実質
的な小電荷蓄積手段を減少することができる。

【００２５】また、電荷溢れ判定手段として、電荷蓄積
手段からの電荷の溢れを複数回行わせたときに電荷の溢
れを検出するものを用いたときには、電荷溢れ判定手段
で比較的大きな電荷の有無を判定すればよい。

【００２６】また、補正データを記憶するための補正デ
ータ記憶手段と、カウント手段の出力を補正データで補
正する補正手段とを設けたときには、各電荷溢れ判定手
段間に判定誤差が存在したとしても、その判定誤差を補
正することができる。

【００２７】また、一定電荷を入力するための一定電荷
入力手段を設けたときには、補正データを作成する時に
使用する基準電荷を一定電荷入力手段に入力することが
できる。

【００２８】また、電荷溢れ判定手段として、差動増幅
回路を有するものを用いたときには、電荷の溢れが生じ
たときに発生する信号を増幅することができる。

【００２９】また、複数の電荷蓄積手段と電荷溢れ判定
手段との間に電荷転送切替手段を設けたときには、電荷
溢れ判定手段の数を減少することができる。

【００３０】また、電荷蓄積手段の中に分割手段を設け
たときには、１つの小電荷蓄積手段当りで変化する出力
電位を大きくすることができる。

【００３１】また、小電荷蓄積手段を第１ゲート、第２
ゲートで構成したときには、第１ゲート、第２ゲートの
位置、加工寸法にずれが生じたとしても、小電荷蓄積手
段の容量を均一にすることができる。

【００３２】また、画素部の垂直ＣＣＤレジスタを電荷
蓄積手段として用いたときには、新たに電荷蓄積手段を
設ける必要がない。

【００３３】

【実施例】（実施例１）図１はこの発明に係るＶＴＲ一
体型カメラのＡＤ変換装置を示すブロック構成図であ
る。図に示すように、このＡＤ変換装置は、固体撮像素
子の画素部１０、電荷蓄積手段１２、電荷溢れ判定手段
１４、一時記憶手段１６、走査回路１７、カウント手段
１８、駆動回路２０を有しており、駆動回路２０は画素
部１０、電荷蓄積手段１２、カウント手段１８を駆動す
る。

【００３４】図２は図１に示したＡＤ変換装置の画素部
を示すブロック構成図である。図に示すように、画素部
１０はホトダイオード２２と垂直ＣＣＤレジスタ２４と
で構成されている。そして、ホトダイオード２２で光電
変換された信号電荷は各ダイオード２２から一斉に垂直
ＣＣＤレジスタ２４に読み出される。そして、１水平走
査期間に１信号の割合で各列の電荷蓄積手段１２に信号
電荷が転送される。

【００３５】図３(ａ)は図１に示したＡＤ変換装置の電
荷蓄積手段の構成すなわち不純物分布を示す断面図、図
３(ｂ)は図３(ａ)に示した電荷蓄積手段のポテンシャル
図である。図に示すように、電荷蓄積手段１２は埋め込
みＣＣＤ構造を有し、電荷蓄積手段１２はトランスファ
ー電極２６、小電荷蓄積手段を構成する電荷蓄積電極２
８ａ〜２８ｄ、アウトプット電極３０で構成され、垂直
ＣＣＤレジスタ２４は電極３８を有し、電荷溢れ判定手
段１４は浮遊拡散層３２、リセット電極３４、リセット
ドレイン３６を有している。そして、ホトダイオード２
２における飽和電荷量Ｑ１と電荷蓄積電極２８ａ〜２８
ｄによる電荷蓄積手段１２全体の飽和電荷量Ｑ２とが等
しい。つまり、１つの電荷蓄積電極２８ａ〜２８ｄ当り
の飽和電荷量はＱ１／４であり、垂直ＣＣＤレジスタ２
４の電極３８と比較して電荷蓄積電極２８ａ〜２８ｄの
面積を小さくするか、隣接する電荷蓄積電極２８ａ〜２
８ｄの印加電圧の差を小さくするか、電荷蓄積電極２８
ａ〜２８ｄの下のｎ型不純物層とｐ型不純物層との接合
深さｘｊを大きくすることで、１つの電荷蓄積電極２８
ａ〜２８ｄ当りの飽和電荷量をＱ１／４にすることがで
きる。なお、この実施例では４個の電荷蓄積電極２８ａ
〜２８ｄを用いた２ビットのＡＤ変換の場合について説
明するが、４ビット変換の場合には１６個以上の電荷蓄
積電極を用い、５ビット変換の場合には３２個以上の電
荷蓄積電極を用いるというように、ｎビット変換の場合
には２のｎ乗個以上の電荷蓄積電極を用いる。

【００３６】つぎに、図３に示した電荷蓄積手段の動作
を図４〜図９により説明する。まず、図４に示すよう
に、信号電荷Ｑsigが垂直ＣＣＤレジスタ２４の電極３
８の下に転送される。つぎに、図５に示すように、信号
電荷Ｑsigが電荷蓄積電極２８ａ〜２８ｄの下に転送さ
れる。この場合、電荷蓄積電極２８ａ〜２８ｄの全てに
は高レベル電圧たとえば０Ｖが印加してある。つぎに、
図６に示すように、垂直ＣＣＤレジスタ２４の電極３８
側の電荷蓄積電極２８ａから順に低レベル電圧たとえば
−５Ｖを印加する。すると、信号電荷Ｑsigは次第に図
５紙面左側に集められる。たとえば、電荷蓄積電極２８
ａ、２８ｂに低レベル電圧を印加した場合には、信号電
荷Ｑsigが電荷蓄積電極２８ｃ、２８ｄの下に集まる。
つぎに、図７に示すように、電荷蓄積電極２８ｃに低レ
ベル電圧を印加すると、信号電荷Ｑsigの一部が浮遊拡
散層３２に溢れ出る。つぎに、図８に示すように、電荷
蓄積電極２８ｄに低レベル電圧を印加すると、信号電荷
Ｑsigは全て浮遊拡散層３２に転送される。つぎに、リ
セット電極３４をゲート電極とするＭＯＳトランジスタ
をオン状態すると、浮遊拡散層３２の信号電荷Ｑsigが
リセットドレイン３６に転送される。つぎに、図９に示
すように、ＭＯＳトランジスタをオフ状態にすると、浮
遊拡散層３２のポテンシャルレベルはリセットドレイン
３６のポテンシャルレベルに設定される。これで、１つ
の信号電荷Ｑsigに対する電荷蓄積手段１２の動作が完
了する。

【００３７】図１０は図１に示したＡＤ変換装置の電荷
溢れ判定手段の電荷検出部を示す回路図である。図に示
すように、電荷溢れ判定手段１４の電荷検出部はソース
フォロア回路４２、比較容量４４、チョッパ型比較器４
６等から構成されており、チョッパ型比較器４６はトラ
ンスファースイッチ４８を有する。

【００３８】この電荷検出部においては、リセット電極
３４をゲート電極とするＭＯＳトランジスタをオンする
と、浮遊拡散層３２内の信号電荷がリセットドレイン３
６に排出される。そして、ＭＯＳトランジスタをオフし
て信号電荷がない状態のときに、トランスファースイッ
チ４８をオンすると、チョッパ型比較器４６の入力と出
力とが接続され、動作点は図１１のＶrefで示される点
になる。つぎに、トランスファースイッチ４８をオフ
し、比較動作に入る。その後、電荷蓄積手段１２の動作
により浮遊拡散層３２の容量と寄生容量とを合わせた入
力容量４０に溢れ電荷が入力されると、ソースフォロア
回路４２の入力電圧はＶref−Ｖsigに変化する。する
と、動作点がＶref−Ｖsigに変化し、チョッパ型比較器
４６の出力は中間レベルからＶＣＣレベルすなわち高レ
ベルに変化する。このようにして、浮遊拡散層３２に電
荷が溢れ出したことを検出する。そして、電荷蓄積手段
１２から浮遊拡散層３２に電荷が溢れ出したのちは、電
荷蓄積電極２８ａ〜２８ｄが垂直ＣＣＤレジスタ２４側
から１つずつ低レベル電圧になるたびに次々と溢れ出す
が、その間チョッパ型比較器４６の出力は高レベルを維
持する。

【００３９】図１２は図１に示したＡＤ変換装置の電荷
溢れ判定手段の微分回路を示す図である。図に示すよう
に、電荷溢れ判定手段１４の微分回路は遅延手段５０、
イクスクルシーブＯＲの論理回路５２から構成されてい
る。

【００４０】この微分回路においては、チョッパ型比較
器４６の出力の立ち上がりを捉え、図１３に示されるよ
うな判定パルス信号を出力する。

【００４１】図１４は図１に示したＡＤ変換装置の一時
記憶手段の構成を示す図である。図に示すように、一時
記憶手段１６は２つの記憶手段５３、５５を有してい
る。

【００４２】この一時記憶手段１６においては、駆動回
路２０からの信号により記憶手段５３、５５を切り替え
る。すなわち、駆動回路２０からフレーム切替制御線５
６を介して低レベルの信号が入力されているときは、一
転鎖線で囲んだトランジスタがオンになり、記憶手段５
５の各ビットのトランジスタのゲートに電荷溢れ判定手
段１４からの判定パルス信号が入力され、記憶手段５３
の各ビットのトランジスタのゲートに走査回路１７のパ
ルス信号が入力される。そのため、記憶手段５５では電
荷溢れ判定手段１４からの判定パルス信号のタイミング
でカウント手段１８の値が各列の容量に書き込まれる。
すなわち、電荷蓄積電極２８ａ〜２８ｄに低レベル電圧
を印加するたびに、カウント手段１８の出力を「１
１」、「１０」、「０１」、「００」に変化させると、
たとえば電荷蓄積電極２８ｃに低レベル電圧を印加した
ときに電荷溢れ判定手段１４から判定パルス信号が出力
されたときには、記憶手段５５に「０１」が記憶され
る。このように、記憶手段５５には信号電荷Ｑsigに応
じたＡＤ変換データが記憶される。また、記憶手段５３
では走査回路１７からのパルス信号のタイミングで蓄え
られている前行のＡＤ変換データがセンスアンプ５４に
入力される。そして、１水平走査期間が終了した時点
で、図１５に示すように、フレーム切替制御線５６のレ
ベルを反転すると、今度は記憶手段５５の各ビットのト
ランジスタのゲートに走査回路１７からのパルス信号が
入力され、記憶手段５３の各ビットのトランジスタのゲ
ートに電荷溢れ判定手段１４からの判定パルス信号が入
力される。このように、１ラインのＡＤ変換データを書
き込みながら、一方で前ラインのＡＤ変換データを読み
出す動作を行なう。

【００４３】なお、図１４、１５においては、２ビット
変換の場合の一時記憶手段について説明したが、任意の
ビットの場合の一時記憶手段を構成することができる。
そして、たとえば４ビット変換の場合には、電荷蓄積手
段の容量を全く減少させない状態でカウント手段の出力
を「１１１１」とし、電荷蓄積手段の方は２の４乗回す
なわち１６回クロックに同期して等容量づつ減少させ、
１６回目に電荷蓄積手段の容量を０にする。

【００４４】図１６は図１に示したＡＤ変換装置の駆動
回路の構成を示す図である。図に示すように、駆動回路
２０は水平同期信号ＨＤとクロック信号ＣＬＫによって
制御される。制御回路２０では水平同期信号ＨＤを基準
にクロックの数を数えはじめ、ある決まったタイミング
で浮遊拡散層３２内の電荷をリセットするためのリセッ
ト信号ＲＧを出力する。つぎに、垂直ＣＣＤレジスタ２
４から電荷蓄積手段１２に信号電荷を転送するための垂
直ＣＣＤ電荷転送信号を出力する。つぎに、クリヤ信号
ＣＬＲがカウント手段１８に入力され、カウント手段１
８では値を設定された初期値にする。また、電荷蓄積電
極駆動回路５８ではリセット信号ＲＧをトリガとして図
１７に示すような電荷蓄積電極２８ａ〜２８ｄの駆動信
号ＣＳＧ２８ａ〜ＣＳＧ２８ｄを発生する。その後は、
クロック信号ＣＬＫによりカウント手段１８の値を１つ
ずつ減らし、また電荷蓄積電極２８ａ〜２８ｄには垂直
ＣＣＤレジスタ２４側の電荷蓄積電極２８ａから順に低
レベル電圧が与えられるように信号を発生する。その
後、１水平走査期間でＡＤ変換を終え、次の水平同期信
号ＨＤによりフレーム切替制御線５６のレベルを反転す
る。これにより、先ほど説明したように、２つの記憶手
段５３、５５の読出と書込とを切り替える。

【００４５】以上説明したＡＤ変換装置においては、溢
れ出た電荷の有無を判定すればよいから、容量のばらつ
きは問題とならないので、信号電荷Ｑsigの量が少ない
場合にも正確にＡＤ変換することができる。

【００４６】なお、この実施例では４つの電荷蓄積電極
２８ａ〜２８ｄを用いて、２ビットのＡＤ変換を行なう
場合について説明したが、変換ビット数については、以
前説明したように２のｎ乗個の電荷蓄積電極を設けれ
ば、ｎビットのＡＤ変換が可能である。そして、２のｎ
乗個の電荷蓄積電極を設けた場合でも、ビット数がｎ−
１、ｎ−２などｎ以下の場合のＡＤ変換が可能である。
たとえば、２のｎ乗個の電荷蓄積電極を設けた場合に、
ビット数がｎ−１のＡＤ変換を行ないたいときには、電
荷蓄積電極の２電極を１組として動作させる。すると、
２の（ｎ−１）乗回の動作で全ての電荷蓄積電極を動作
させることになるので、ビット数がｎ−１のＡＤ変換が
可能になる。これにより、システムに変更を加えること
なく、必要に応じてＡＤ変換のビット数を変更すること
ができる。

【００４７】また、この実施例ではある行を１水平走査
期間を使ってＡＤ変換し、その前行を１水平走査期間を
使って読み出す場合について説明した。そのため、１列
につき２データ分の記憶手段５３、５５を必要とし、ま
たＡＤ変換動作と読出動作とは同時に行なわれていた。
しかし、１列につき１データ分の記憶手段を設け、１水
平走査期間内のある時間を用いてＡＤ変換を行ない、記
憶手段に記憶し、残りの時間を用いて読出を行なうこと
もできる。このようにすると、読出動作とＡＤ変換動作
が同時に行なわれないので、読出動作により発生するノ
イズの影響を受けず、高精度なＡＤ変換が可能になる。

【００４８】また、この実施例では複数の電荷溢れ判定
手段１４、電荷蓄積手段１２を用いて、ＡＤ変換動作を
並列に行なう場合について説明した。しかし、１組の電
荷溢れ判定手段、電荷蓄積手段だけでＡＤ変換装置を構
成する場合には、一時記憶手段を用いなくてもよい。こ
の場合、電荷溢れ判定手段の出力信号を用いて直接カウ
ント手段を制御する。すなわち、カウント手段１８は電
荷蓄積手段１２の駆動と同期して動作しているが、電荷
溢れ判定手段から判定パルス信号が出力されたとき、判
定パルス信号を用いてカウント手段１８の動作を止める
と、カウント手段１８の出力信号はＡＤ変換値の出力を
維持していることになる。このように、一時記憶手段を
必要とせず簡単な構成でＡＤ変換装置を構成できる。

【００４９】（実施例２）図１８はこの発明に係る他の
ＡＤ変換装置の電荷蓄積手段のポテンシャル図である。
図に示すように、この電荷蓄積手段は多数の電荷蓄積電
極２８を有している。

【００５０】つぎに、図１８に示した電荷蓄積手段を有
するＡＤ変換装置の動作について説明する。まず、図１
８に示すように、垂直ＣＣＤレジスタ２４から信号電荷
が電荷蓄積手段に転送される（時刻ｔｏ）。つぎに、図
１９に示すように、紙面右側の電荷蓄積電極２８から順
に低レベル電圧を印加すると、ある時点で電荷が浮遊拡
散層３２に溢れ出る（時刻ｔ１）。そして、１つの電荷
蓄積電極２８当りに溢れ出る電荷量が少ない場合は、こ
の溢れ出た電荷だけでは、電荷溢れ検出は電荷の溢れを
検出することができない。そこで、図２０に示すよう
に、さらに電荷蓄積電極２８を紙面右側から低レベル電
圧にし、電荷を浮遊拡散層３２に溢れ出させる（時刻ｔ
２）。そして、図２１、図２２に示すように、これを繰
り返す（時刻ｔ３、時刻ｔ４）。この場合、図２３で示
すように、浮遊拡散層３２では溢れ出た回数と共に電位
変化が大きくなり、ある時刻で電荷の溢れを検出するこ
とができる。たとえば、電荷溢れ判定手段の比較器のス
レッショルドが約７ｍＶで、１回の電荷の溢れで電荷溢
れ判定手段に２ｍＶの電圧が発生するとすれば、時刻ｔ
４で発生電圧が７ｍＶを越え、電荷の溢れを検出するこ
とができる。ここで、電荷の溢れと比較器による検出と
の間に３クロックのずれが生じるため、ＡＤ変換値も値
が３だけ少なくなる。しかし、この点については、カウ
ント手段の動作を３クロック分遅らせれば問題はない。
また、ＡＤ変換データを読み出す際にＡＤ変換データか
ら３を引いてもよい。このように、この実施例では、Ａ
Ｄ変換のビット数を多くしたときに考えられる１つの電
荷蓄積電極当りの電荷量が少なくなった場合にも、正確
にＡＤ変換を行なうことができる。

【００５１】（実施例３）また、図１８に示した装置に
おいて、たとえば図２４に示すように、電荷溢れ判定手
段の３つの比較器のスレッショルドが２ｍＶずつずれて
いた場合、同じ信号電荷が垂直ＣＣＤレジスタ２４から
転送されてきたとしても、比較器３では時刻ｔ２で、比
較器１では時刻ｔ３で、比較器２では時刻ｔ４で電荷を
検出する。そのため、カウント手段のデータを一時記憶
するタイミングに違いが生じ、それがＡＤ変換の誤差と
なる。したがって、電荷溢れ判定手段を列ごとに並べ、
並列動作させる場合には、電荷溢れ判定手段のしきい値
のばらつきを補正する必要がある。

【００５２】図２５はこの発明に係る他のＡＤ変換装置
すなわち電荷溢れ判定手段のしきい値のばらつきを補正
することができるＡＤ変換装置を示すブロック構成図で
ある。図に示すように、このＡＤ変換装置においては、
図１に示したＡＤ変換装置に一様電荷入力手段６０、補
正データ記憶手段６２、補正手段６４が追加されてい
る。

【００５３】図２６に示すように、たとえば時刻ｔ２に
おいては、比較器３ではしきい値を越えていて電荷が存
在すると判定しているのに対し、比較器１、２ではまだ
しきい値を越えていない。そのため、電荷は存在しない
と判定している。そして、時刻ｔ３において比較器１が
電荷が存在すると判定し、時刻ｔ４において比較器２が
電荷が存在すると判定している。本来、同じ電荷量を判
定しているのだから、同じ時刻で判定されなければなら
ず、同じカウント手段の値を一時記憶しなければならな
いのであるが、この判定の時刻のずれのため、たとえば
比較器３では「１１０１」が、比較器２では「１１０
０」が、比較器３では「１０１１」がＡＤ変換データと
なってしまう。そこで、このＡＤ変換装置においては、
たとえば比較器３を基準とし、同じ電荷量すなわち基準
電荷を一様電荷入力手段６０に入力したときの結果から
比較器１の補正データとして１を、比較器２の補正デー
タとして２を補正データ記憶手段６２に記憶しておく。
そして、画素部において生成された信号電荷をＡＤ変換
する場合に、各列のＡＤ変換値に各列の補正データを加
えてやることで補正する。各列の垂直ＣＣＤレジスタに
同一の基準電荷を注入して補正データを得る動作は、電
源投入時に行なってもよいし、また任意のタイミングで
行なってもよい。また、予めＲＯＭに記憶しておいても
よい。

【００５４】このようなＡＤ変換装置においては、列ご
とに比較器のしきい値がばらついた場合にも、精度の良
いＡＤ変換を行なうことが可能である。また、一定電荷
入力手段６０を設けているから、補正データを作成する
時に使用する基準電荷を一定電荷入力手段６０に入力す
ることができるので、容易に補正データを作成すること
ができる。

【００５５】なお、この実施例では、補正データを生成
するための同じ電荷量を入力する方法として一様電荷入
力手段６０を用いる場合について説明した。しかし、こ
れはホトダイオードに一様光を照射し、それにより発生
する電荷を用いてもよく、この場合には一様電荷入力手
段を必要とせず、少ないハードウェア量で構成すること
ができる。

【００５６】（実施例４）図２７はこの発明に係る他の
ＡＤ変換装置の電荷溢れ判定手段の電荷検出部を示す回
路図である。図に示すように、この電荷検出部において
は、初段アンプとして差動増幅回路６６を用いている。

【００５７】この電荷検出部においては、まずトランス
ファースイッチ４８をオンにして、チョッパ型比較器４
６をオートゼロの状態にする。この時、水平走査期間の
最初に駆動回路からリセット信号ＲＧを出力して、浮遊
拡散層３２内の電荷をリセットする。つぎに、リセット
信号ＲＧをオフにした状態でトランスファースイッチを
オンにすると、オートゼロが終了する。その結果、リセ
ット雑音電圧、差動増幅回路６６で発生するオフセット
電圧を含んだ状態のオートゼロ点が設定される。この状
態で、浮遊拡散層３２に電荷が溢れ出ると、これにより
発生した電圧が差動増幅回路６６により電圧増幅され
る。そして、チョッパ型比較器４６により更に増幅さ
れ、信号は微分回路に伝達される。

【００５８】このように、通常チョッパ型比較器４６を
オートゼロ動作させるためにあるトランスファースイッ
チ４８で発生するフィードスルー電荷が比較器のしきい
値を決めているが、この実施例では信号電圧が差動増幅
回路６６によりｎ倍に増幅された後にチョッパ型比較器
４６に入力されるため、フィードスルー電荷の影響を１
／ｎに小さくすることができるので、高感度な電荷検出
部を構成することができる。

【００５９】（実施例５）図２８はこの発明に係る他の
ＡＤ変換装置の一部を示す図、図２９は図２８の一部詳
細図である。図に示すように、このＡＤ変換装置におい
ては、２つの垂直ＣＣＤレジスタ２４ごとに荷電蓄積手
段１２が設けられ、垂直ＣＣＤレジスタ２４と荷電蓄積
手段１２との間に電荷転送切替手段６８が設けられてい
る。すなわち、垂直ＣＣＤレジスタ２４のゲート電極３
８と電荷蓄積電極２８との間に奇数列用のトランスファ
ー電極７０、偶数列用のトランスファー電極７２が設け
られている。なお、破線はチャネル領域との境界７４を
表している。

【００６０】このＡＤ変換装置においては、ホトダイオ
ード２２で生成された信号電荷は一斉に垂直ＣＣＤレジ
スタ２４に転送される。そして、１水平走査期間に１行
ずつ電荷転送切替手段６８の方向に転送される。電荷転
送切替手段６８では水平走査期間の初めに奇数列の垂直
ＣＣＤレジスタ２４の電荷を電荷蓄積手段１２に転送す
る。すなわち、各行の信号電荷が電極３８の下に転送さ
れた状態で、トランスファー電極７０に高レベル電圧を
印加すると、奇数列の信号電荷が電荷蓄積電極２８の下
に転送される。この転送が終了すると、後は実施例１と
同様な動作でＡＤ変換を行なう。この時、実施例１と違
う点は、図３０に示すように、１水平走査期間の半分の
時間を使ってＡＤ変換を行なう点である。奇数列のＡＤ
変換の終了後、電荷溢れ判定手段１４の信号電荷をリセ
ットし、トランスファー電極７２に高レベル電圧を印加
して、偶数列の信号電荷を電荷蓄積電極２８の下に転送
する。そして、先ほどと同様にして、１水平走査期間の
半分の時間を使って、ＡＤ変換を行なう。このとき、１
列に対して２つのデータ保持用のメモリとして、第１一
時記憶手段と第２一時記憶手段とを用意しておき、たと
えば奇数列のＡＤ変換データを第１一時記憶手段に書き
込んだ場合、第２一時記憶手段に偶数列のＡＤ変換デー
タを書き込む。読み出すときは、第１一時記憶手段と第
２一時記憶手段から交互に読み出すことで、画素の順に
データを読み出すことができる。

【００６１】このようなＡＤ変換装置においては、２つ
の垂直ＣＣＤレジスタ２４ごとに荷電蓄積手段１２を設
けることができ、レイアウト設計が容易になる。

【００６２】なお、この実施例では、２つの垂直ＣＣＤ
レジスタごとに荷電蓄積手段１２を設ける構成について
説明したが、ｎの垂直ＣＣＤレジスタごとに荷電蓄積手
段１２を設けることができる。その場合、ｎを大きくす
るほど１列当りのＡＤ変換時間が減少するが、レイアウ
ト設計をより容易にすることができる。

【００６３】（実施例６）図３１はこの発明に係る他の
ＡＤ変換装置の電荷蓄積手段のポテンシャル図である。
図に示すように、この電荷蓄積手段においては、電荷蓄
積電極２８ｂと電荷蓄積電極２８ｃとの間に分割手段で
ある分割ゲート７６が設けられ、電荷蓄積電極２８ａ、
２８ｂで構成される前段チャージスイープの高レベルの
チャネルポテンシャルと分割ゲート７６のチャネルポテ
ンシャルとの差ΔＶａと、電荷蓄積電極２８ｃ、２８ｄ
で構成される後段チャージスイープの高レベルのチャネ
ルポテンシャルとアウトプットゲート３０のチャネルポ
テンシャルとの差ΔＶｂとは等しい。

【００６４】ところで、図３２に示す実施例１の電荷蓄
積手段１２の構造において、電荷蓄積電極２８ａによる
小電荷蓄積手段の蓄積電荷量をＱａとした場合に、電荷
蓄積電極２８ａに低レベル電圧を印加すると、図３３で
示されるように、蓄積電荷Ｑａは電荷蓄積電極２８ｂ〜
２８ｄの下に広がる。このとき、電荷蓄積電極２８ｂ〜
２８ｄの蓄積容量をＣ₁とすると、電荷蓄積電極２８ｂ
〜２８ｄのチャネルポテンシャルの減少量ΔＶｏは次式
で表すことができる。

【００６５】ΔＶｏ＝Ｑａ／Ｃ₁ 実際には、図３４で示されるように、電荷Ｑａは浮遊拡
散層３２に溢れ出て、電荷蓄積電極２８ｂ〜２８ｄまで
のチャネルポテンシャルはアウトプット電極３０で規定
されるが、減少量ΔＶｏは１つの電荷蓄積電極２８ａ〜
２８ｄ当りで変化する出力電位を意味する。つまり、Ａ
Ｄ変換誤差を１／２ＬＳＢ以下に確保するためには、ア
ウトプット電極３０の下のチャネルポテンシャルレベル
のばらつきを減少量ΔＶｏの半分以下に抑える必要があ
る。

【００６６】これに対して、図３１に示した電荷蓄積手
段においては、図３５に示す状態から図３６に示すよう
に電荷蓄積電極２８ａに低レベル電圧を印加したときに
は、電荷蓄積電極２８ｂで構成されるチャージスイープ
を溢れ出た信号電荷は分割ゲート７６を通り、電荷蓄積
電極２８ｃ、２８ｄで構成されるチャージスイープに蓄
積される。ここで、電荷蓄積電極２８ａによる小電荷蓄
積手段の蓄積電荷をＱａとすると、蓄積電荷Ｑａによる
チャネルポテンシャルレベルの減少量ΔＶｏは次式で表
すことができる。

【００６７】ΔＶｏ＝Ｑａ／Ｃ₂ この場合、蓄積容量Ｃ₂は電荷蓄積電極２８ｃの蓄積容
量と電荷蓄積電極２８ｄの蓄積容量との合計であり、蓄
積容量Ｃ₂は蓄積容量Ｃ₁より小さい。その結果、減少量
ΔＶｏを大きくすることができるから、１つの小電荷蓄
積手段当りで変化する出力電位を大きくすることができ
るので、アウトプット電極３０により設定するチャネル
ポテンシャルレベルのマージンを大きくしたとしても、
正確にＡＤ変換することができる。

【００６８】（実施例７）図３７はこの発明に係る他の
ＡＤ変換装置の電荷蓄積手段の一部のポテンシャル図で
ある。図に示すように、この電荷蓄積手段においては、
第１ゲートＦＧと第２ゲートＳＧの２つの電極を用いて
小電荷蓄積手段を構成する。この場合、電荷Ｑsは第１
ゲートＦＧ、第２ゲートＳＧの下に広がって蓄積され
る。ここで、第１ゲートＦＧの幅の設計値はＸ_FG、第２
ゲートＳＧの幅の設計値はＸ_SG、第１ゲートＦＧと第２
ゲートＳＧとの間隔の設計値はＸ_g、第１ゲートＦＧ、
第２ゲートＳＧを１組とした場合のチャネルパケットの
間隔の設計値はＸである。

【００６９】この電荷蓄積手段において、図３８に示す
ように、第１ゲートＦＧの合わせずれが発生し、第１ゲ
ートＦＧが第２ゲートＳＧの方向にΔＸだけずれたとす
ると、第１ゲートＦＧと第２ゲートＳＧとの間隔はそれ
ぞれＸ_g−ΔＸ、Ｘ_g＋ΔＸとなる。しかし、小電荷蓄積
手段の容量を決める第１ゲートＦＧの左端から隣の第１
ゲートＦＧの左端までの距離は変わらずＸとなる。よっ
て、蓄積容量への影響は小さくなる。また、図３９に示
すように、第１ゲートＦＧの加工寸法誤差ΔＸが生じ、
第１ゲートＦＧの幅がＸ_FG＋ΔＸになったときにも、小
電荷蓄積手段の容量を決める第１ゲートＦＧの左端から
隣の第１ゲートＦＧの左端までの距離は変わらない。よ
って、蓄積容量への影響は小さくなる。このように、第
１ゲートＦＧと第２ゲートＳＧとの２つの電極を用いて
小電荷蓄積手段を構成することにより、ＡＤ変換誤差を
小さくすることができる。

【００７０】（実施例８）図４０はこの発明に係る他の
ＡＤ変換装置の画素部を示す図、図４１は図４０に示し
た画素部を有するＡＤ変換装置を示すブロック構成図で
ある。図に示すように、電荷蓄積手段を兼ねた垂直ＣＣ
Ｄレジスタ７７を有する画素部７８に電荷溢れ判定手段
８０が接続されており、垂直ＣＣＤレジスタ７７の電極
に高レベル電圧を印加した状態の蓄積容量はホトダイオ
ード２２の飽和電荷量と同じである。

【００７１】このＡＤ変換装置においては、信号電荷が
読み出されるときには、垂直ＣＣＤレジスタ７７の電極
に高レベル電圧を印加しておく。すると、読み出された
信号電荷は各行の垂直ＣＣＤレジスタ７７の全体に広が
って蓄積される。この状態で、電荷溢れ判定手段８０と
反対側の電極から順次低レベル電圧を印加する。このよ
うにすると、垂直ＣＣＤレジスタ７７を電荷蓄積手段と
して用いることができるから、実施例１と同様な方法で
ＡＤ変換をすることができる。

【００７２】このようなＡＤ変換装置においては、電荷
蓄積手段を新たに設ける必要はないから、全体の面積を
小さくすることができる。

【００７３】なお、上述実施例においては、ＶＴＲ一体
型カメラのＡＤ変換装置について説明したが、他のＡＤ
変換装置にもこの発明を適用できることは明らかであ
る。

【００７４】

【発明の効果】以上説明したように、この発明に係るＡ
Ｄ変換装置においては、溢れ出た電荷の有無を判定すれ
ばよいから、容量のばらつきは問題とならないので、信
号電荷量が少ない場合にも正確にＡＤ変換することがで
きる。

【００７５】また、電荷蓄積手段として、複数の小電荷
蓄積手段を同時に駆動するものを用いたときには、実質
的な小電荷蓄積手段を減少することができるから、装置
に変更を加えることなくＡＤ変換のビット数を変更する
ことができる。

【００７６】また、電荷溢れ判定手段として、電荷蓄積
手段からの電荷の溢れを複数回行わせたときに電荷の溢
れを検出するものを用いたときには、電荷溢れ判定手段
で比較的大きな電荷の有無を判定すればよいから、信号
電荷量が極めて少ない場合にも正確にＡＤ変換すること
ができる。

【００７７】また、補正データを記憶するための補正デ
ータ記憶手段と、カウント手段の出力を補正データで補
正する補正手段とを設けたときには、各電荷溢れ判定手
段間に判定誤差が存在したとしても、その判定誤差を補
正することができるから、正確にＡＤ変換することがで
きる。

【００７８】また、一定電荷を入力するための一定電荷
入力手段を設けたときには、補正データを作成する時に
使用する基準電荷を一定電荷入力手段に入力することが
できるから、容易に補正データを作成することができ
る。

【００７９】また、電荷溢れ判定手段として、差動増幅
回路を有するものを用いたときには、電荷の溢れが生じ
たときに発生する信号を増幅することができるから、正
確にＡＤ変換することができる。

【００８０】また、複数の電荷蓄積手段と電荷溢れ判定
手段との間に電荷転送切替手段を設けたときには、電荷
溢れ判定手段の数を減少することができるから、レイア
ウト設計が容易である。

【００８１】また、電荷蓄積手段の中に分割手段を設け
たときには、１つの小電荷蓄積手段当りで変化する出力
電位を大きくすることができるから、正確にＡＤ変換す
ることができる。

【００８２】また、小電荷蓄積手段を第１ゲート、第２
ゲートで構成したときには、第１ゲート、第２ゲートの
位置、加工寸法にずれが生じたとしても、小電荷蓄積手
段の容量を均一にすることができるから、正確にＡＤ変
換することができる。

【００８３】また、画素部の垂直ＣＣＤレジスタを電荷
蓄積手段として用いたときには、新たに電荷蓄積手段を
設ける必要がないから、装置を小型化することができ
る。

【００８４】このように、この発明の効果は顕著であ
る。

【図面の簡単な説明】

【図１】この発明に係るＡＤ変換装置を示すブロック構
成図である。

【図２】図１に示したＡＤ変換装置の画素部を示すブロ
ック構成図である。

【図３】図１に示したＡＤ変換装置の電荷蓄積手段を示
す図

【図４】図３に示した電荷蓄積手段の動作説明図であ
る。

【図５】図３に示した電荷蓄積手段の動作説明図であ
る。

【図６】図３に示した電荷蓄積手段の動作説明図であ
る。

【図７】図３に示した電荷蓄積手段の動作説明図であ
る。

【図８】図３に示した電荷蓄積手段の動作説明図であ
る。

【図９】図３に示した電荷蓄積手段の動作説明図であ
る。

【図１０】図１に示したＡＤ変換装置の電荷溢れ判定手
段の電荷検出部を示す回路図である。

【図１１】図１０に示した電荷検出部の動作説明図であ
る。

【図１２】図１に示したＡＤ変換装置の電荷溢れ判定手
段の微分回路を示す図である。

【図１３】図１２に示した微分回路の動作説明図であ
る。

【図１４】図１に示したＡＤ変換装置の一時記憶手段の
構成を示す図である。

【図１５】図１４に示した一時記憶手段の動作説明図で
ある。

【図１６】図１に示したＡＤ変換装置の駆動回路の構成
を示す図である。

【図１７】図１に示した駆動回路の動作説明図である。

【図１８】この発明に係る他のＡＤ変換装置の電荷蓄積
手段のポテンシャル図である。

【図１９】図１８に示した電荷蓄積手段の動作説明図で
ある。

【図２０】図１８に示した電荷蓄積手段の動作説明図で
ある。

【図２１】図１８に示した電荷蓄積手段の動作説明図で
ある。

【図２２】図１８に示した電荷蓄積手段の動作説明図で
ある。

【図２３】図１８に示した電荷蓄積手段の動作説明図で
ある。

【図２４】比較器スレショルドにばらつきがある場合の
ＡＤ変換装置の動作説明図である。

【図２５】この発明に係る他のＡＤ変換装置を示すブロ
ック構成図である。

【図２６】図２５に示したＡＤ変換装置の動作説明図で
ある。

【図２７】この発明に係る他のＡＤ変換装置の電荷溢れ
判定手段の電荷検出部を示す回路図である。

【図２８】この発明に係る他のＡＤ変換装置の一部を示
す図である。

【図２９】図２８の一部詳細図である。

【図３０】図２８、図２９に示したＡＤ変換装置の動作
説明図である。

【図３１】この発明に係る他のＡＤ変換装置の電荷蓄積
手段のポテンシャル図である。

【図３２】図３１に示した電荷蓄積手段の効果を説明す
るための図である。

【図３３】図３１に示した電荷蓄積手段の効果を説明す
るための図である。

【図３４】図３１に示した電荷蓄積手段の効果を説明す
るための図である。

【図３５】図３１に示した電荷蓄積手段の動作説明図で
ある。

【図３６】図３１に示した電荷蓄積手段の動作説明図で
ある。

【図３７】この発明に係る他のＡＤ変換装置の電荷蓄積
手段の一部のポテンシャル図である。

【図３８】図３７に示した電荷蓄積手段の効果を説明す
るための図である。

【図３９】図３７に示した電荷蓄積手段の効果を説明す
るための図である。

【図４０】この発明に係る他のＡＤ変換装置の画素部を
示す図である。

【図４１】図４０に示した画素部を有するＡＤ変換装置
を示すブロック構成図である。

【符号の説明】

１０…画素部１２…電荷蓄積手段１４…電荷溢れ判定手段１６…一時記憶手段１８…カウント手段

Claims

【特許請求の範囲】

【請求項１】電荷を蓄える容量をクロックに同期させて
ほぼ等容量づつ減少させる電荷蓄積手段と、上記電荷蓄
積手段からの電荷の溢れを検出する電荷溢れ判定手段
と、上記クロックと同期して動作するカウント手段とを
具備することを特徴とするＡＤ変換装置。
【請求項２】上記電荷溢れ判定手段により制御されて上
記カウント手段の出力を一時記憶する一時記憶手段を設
けたことを特徴とする請求項１に記載のＡＤ変換装置。
【請求項３】上記電荷蓄積手段を複数の等容量からなる
小電荷蓄積手段で構成したことを特徴とする請求項１に
記載のＡＤ変換装置。
【請求項４】上記電荷蓄積手段をＣＣＤ構造による容量
としたことを特徴とする請求項３に記載のＡＤ変換装
置。
【請求項５】上記電荷蓄積手段として、複数の上記小電
荷蓄積手段を同時に駆動するものを用いたことを特徴と
する請求項３に記載のＡＤ変換装置。
【請求項６】上記電荷が光電変換手段により発生するこ
とを特徴とする請求項１に記載のＡＤ変換装置。
【請求項７】上記光電変換手段が固体撮像素子の画素部
であり、上記電荷蓄積手段と上記電荷溢れ判定手段とを
複数個用いたことを特徴とする請求項６に記載のＡＤ変
換装置。
【請求項８】上記電荷溢れ判定手段として、上記電荷蓄
積手段からの上記電荷の溢れを複数回行わせたときに上
記電荷の溢れを検出するものを用いたことを特徴とする
請求項１に記載のＡＤ変換装置。
【請求項９】上記カウント手段として、動作開始のタイ
ミングを遅延させたものを用いたことを特徴とする請求
項８に記載のＡＤ変換装置。
【請求項１０】補正データを記憶するための補正データ
記憶手段と、上記カウント手段の出力を上記補正データ
で補正する補正手段とを設けたことを特徴とする請求項
８に記載のＡＤ変換装置。
【請求項１１】一定電荷を入力するための一定電荷入力
手段を設けたことを特徴とする請求項１０に記載のＡＤ
変換装置。
【請求項１２】上記電荷溢れ判定手段として、差動増幅
回路を有するものを用いたことを特徴とする請求項１に
記載のＡＤ変換装置。
【請求項１３】複数の上記電荷蓄積手段と上記電荷溢れ
判定手段との間に電荷転送切替手段を設けたことを特徴
とする請求項１に記載のＡＤ変換装置。
【請求項１４】上記一時記憶手段への記憶と上記一時記
憶手段からの読出とを時分割で行なうことを特徴とする
請求項１３に記載のＡＤ変換装置。
【請求項１５】上記電荷蓄積手段の中に分割手段を設け
たことを特徴とする請求項４に記載のＡＤ変換装置。
【請求項１６】上記小電荷蓄積手段を第１ゲート、第２
ゲートで構成したことを特徴とする請求項４に記載のＡ
Ｄ変換装置。
【請求項１７】上記画素部の垂直ＣＣＤレジスタを上記
電荷蓄積手段として用いたことを特徴とする請求項７に
記載のＡＤ変換装置。