KR101354127B1 - 물리량 분포 검출 장치 및 촬상 장치 - Google Patents

Abstract

물리량 분포 검출 장치는, 물리량을 감지하는 복수의 단위 센서가 행렬로 그리고 2차원으로 배치된 센서 어레이; 및 상기 단위 센서로부터 판독된 아날로그 신호를 참조 신호와 비교하는 복수의 비교기를 구비하고, 상기 비교기 각각의 비교 출력의 시간을 측정하거나 상기 시간에 대응하는 신호를 측정함으로써 디지털 신호로 변환시키는 아날로그/디지털 변환 수단을 포함한다. 상기 비교기 각각은, 신호선과 정전압선 사이에 접속된 적어도 하나의 커패시터 소자를 포함한다.

단위 센서, 센서 어레이, 비교, 신호선, 정전압선, 커패시터 소자

Description

물리량 분포 검출 장치 및 촬상 장치{PHYSICAL QUANTITY DISTRIBUTION DETECTING APPARATUS AND IMAGING APPARATUS}

도 1은 본 발명이 적용되는 열병렬형 AD 변환 유닛을 탑재한 CMOS 이미지 센서의 구성을 나타낸 블록도이다.

도 2는 본 발명의 제1 실시예에 사용된 비교기의 회로 구성예를 나타낸 회로도이다.

도 3은 도 2의 주요부를 확대한 회로 구성을 나타낸 회로도이다.

도 4는 열병렬형 AD 변환 유닛을 탑재한 CMOS 이미지 센서의 동작 설명을 위한 타이밍 차트이다.

도 5는 본 발명의 제2 실시예에 사용된 비교기의 회로 구성예를 나타낸 회로도이다.

도 6은 본 발명의 실시예에 따른 촬상 장치의 구성의 일례를 나타낸 블록도이다.

도 7은 열병렬형 AD 변환 유닛을 탑재한 CMOS 이미지 센서에 있어서의 종래예에 관한 비교기의 구성을 나타낸 회로도이다.

본 발명은 물리량 분포 검출 장치 및 촬상 장치에 관한 것이며, 특히 열병렬형(column-parallel) 아날로그/디지털(AD) 변환 유닛을 탑재한 물리량 분포 검출 장치 및 상기 물리량 분포 검출 장치인 고체 촬상 장치를 촬상 디바이스로서 사용한 촬상 장치에 관한 것이다.

물리량의 분포를 검출하는 물리량 분포 검출 장치로서, 예를 들면, 입사광의 광량을 검출하는 광전 변환 소자를 포함하는 복수의 단위 화소(단위 센서)가 행렬로 그리고 2차원으로 배치된 고체 촬상 장치가 있다. 그리고 고체 촬상 장치로서, CMOS(Complementary Metal Oxide Semiconductor) 집적회로(IC)와 마찬가지의 프로세스로 제조할 수 있는 CMOS 이미지 센서가 고체 촬상 디바이스로서 널리 알려져 있다.

이 CMOS 이미지 센서는, CMOS 프로세스에 사용된 미세화 기술에 의해, 화소마다 증폭 기능을 가지는 액티브형의 구조가 용이하게 만들 수가 있다. 또 이 CMOS 이미지 센서에서는, 복수의 화소가 행렬로 그리고 2차원으로 배치된 화소 어레이를 구동하는 구동 회로나 신호 처리 회로를, 상기 화소 어레이와 동일한 칩 상에 집적 가능하다는 장점을 가지고 있다. 또, CMOS 이미지 센서는, 종래 주류인 CCD(Charge Coupled Device) 이미지 센서와 비교하여 고속으로 구동 가능하다는 이점을 가지고 있다. 그러므로 최근, CMOS 이미지 센서에 관하여 더 많은 연구개발이 진행되어 오고 있다.

CMOS 이미지 센서의 신호 출력계로서는, 화소 어레이에 배치된 화소들을 행 단위로 선택하고, 그 선택행의 화소들의 신호를 동시에 열 방향(즉, 화소 열에 따른 방향)으로 동시에 판독되는 열병렬 출력계가 주로 사용된다. 이 병렬 출력 CMOS 이미지 센서의 신호 출력 회로에 대하여는 다양한 구성의 것이 제안되어 있다. 그 가장 진행된 형태의 하나로서 예를 들면, 일본국 특개 2005-328326호 공보에 CMOS 이미지 센서가 개시되어 있다. 이 CMOS 이미지 센서에서는 열마다 AD 변환기를 배치하고 화소로부터 출력되는 아날로그 신호를 디지털 신호로서 인출하는 구성의 열병렬형 AD 변환 유닛을 탑재하고 있다.

여기서, 일반적으로, CMOS 이미지 센서의 화질을 결정하는 신호 대 노이즈(S/N)에 관하여 설명한다. 여기에, "S"는, 화소에 축적된 전자를 플로팅 디퓨전 유닛에서 전압으로 변환된 값을 나타낸다. "N"은, 입사광량에 의존하는 광 샷 노이즈(optical shot noise), 화소의 증폭 트랜지스터나 다른 아날로그 회로에 있는 트랜지스터의 사이즈나 프로세스에 의존하는 플리커 노이즈(1/f 노이즈), 트랜지스터 저항이나 배선 저항에 의존하는 백색 노이즈(열 잡음), 또는 전원/그라운드의 전위 변동에 의한 회로 노이즈를 나타낸다.

현재까지, 광 샷 노이즈를 제거하는 방법은 개발되지 않고 있다. 일반적으로, 광 샷 노이즈는 모든 이미지 센서에 존재하므로, S/N 비를 증가시키는 방법을 고려할 때, 전체 노이즈로부터 광 샷 노이즈 성분을 생략하여 고려하는 것이 일반적이다. 즉, 일반적으로는, 1/f 노이즈, 백색 노이즈, 전원/그라운드 변동에 의한 회로 노이즈를 저감시키는 것이 S/N 비를 향상시키는 데에 있어서 중요하다.

1/f 노이즈의 저감의 대책으로서는, 화소나 아날로그 신호가 통과하는 회로 내의 트랜지스터의 사이즈를 크게 하는 경우나 샘플링 주파수의 폭을 좁게 하는 것이 일반적이다. 백색 노이즈의 저감의 대책으로서는, 신호의 통과 대역폭을 좁게 하는 것이 일반적이다. 왜냐하면, 백색 노이즈는, 노이즈 밀도와 신호의 통과 대역의 적으로 정해지기 때문이다. 또, 전원/그라운드 변동에 의한 회로 노이즈의 저감의 대책으로서는, 비교기의 전원 전압 제거비(PSRR)를 올리도록, 회로 내의 트랜지스터 정수를 결정하는 것이 일반적이다.

여기서, 전원/그라운드의 전위 변동에 의한 회로 노이즈에 대하여 고려한다. 먼저, 열병렬형 AD 변환 유닛을 탑재한 CMOS 이미지 센서에 있어서, 열마다 배치되는 AD 변환기를 구성하는 비교기는, 도 7에 나타낸 바와 같이, 예를 들면, 차동 입력 유닛(100), 반전 버퍼 유닛(110) 및 인버터(120)를 가지는 차동 앰프형의 비교기 구성으로 되어 있다.

차동 입력 유닛(100)은, 차동쌍 트랜지스터(101, 102), 능동 부하 트랜지스터(103, 104), 정전류원 트랜지스터(105), 커패시터 소자(106, 107) 및 스위치 트랜지스터(108, 109)로 구성되어 있다. 반전 버퍼 유닛(110)은, 제1 전원 전압 Vdd의 전원선 L101와 제2 전원 전압 Vss의 전원선 L102와의 사이에 직렬로 접속된 반전 트랜지스터(111) 및 정전류원 트랜지스터(112)에 의해 구성되어 있다. 인버터(120)는, 전원선 L101, L102의 사이에 직렬로 접속된 역도전형 트랜지스터(121, 122)에 의해 구성되어 있다. 역도전형 트랜지스터(121, 122)의 게이트는 서로 접속되어 있다.

이 차동 앰프형의 비교기에 있어서, 차동 입력 유닛(100)의 차동쌍 트랜지스터(101)의 게이트에는 램프파의 참조 신호(ramp reference signal)가, 차동쌍 트랜지스터(102)의 게이트에는 화소로부터 출력된 아날로그 신호(화소 신호)가 각각 입력된다. 그리고 차동 입력 유닛(100)에 있어서, 화소 신호가 참조 신호와 비교되었을 때, 반전 트랜지스터(111)에는 제1 전원 Vdd의 전원선 L101로부터 전류가 흐른다. 그러므로 열(column)에 따라서는 전원선 L101의 전압 드롭이 발생한다.

여기서, 어느 열에서의 비교기의 출력이 반전하고, 바로 인접한 비교기는 반전하지 않는 상황을 상정하면, 이 미반전의 비교기에 있어서는, 전원선 L101의 전압 드롭을 받은 만큼, 상기 비교기의 비교 임계값(비교 판정 포인트)이 변화된 것으로 된다. 이 미반전 비교기의 임계값 변화가, 전원 전압 Vdd의 전위 변동에 의한 회로 노이즈로서 화면상에 나타난다. 특히, 열병렬형 AD 변환 유닛을 탑재한 CMOS 이미지 센서에 있어서는, 예를 들면 열마다 비교기가 존재한다. 그러므로 복수의 비교기가 일제히 반전했을 때의 전원선 L101의 전압 드롭이 일어나고, 그 결과 노이즈가 발생되어 문제로 된다.

그리고 여기서는, 열병렬형 AD 변환 유닛을 탑재한 CMOS 이미지 센서의 경우를 예로 들어 종래의 문제점에 대하여 설명하였다. 그렇지만, 이러한 문제는 CMOS 이미지 센서에 한정되지 않는다. 이러한 문제는 물리량의 분포를 검출하는 열병렬형 AD 변환 유닛을 탑재한 물리량 분포 검출 장치 전반에 대하여 말할 수 있는 문제점이다.

그래서, 본 발명은, 전원/그라운드의 전위 변동에 의한 회로 노이즈를 저감 할 수 있는 물리량 분포 검출 장치 및 상기 물리량 분포 검출 장치인 고체 촬상 장치를 촬상 디바이스로서 사용한 촬상 장치를 제공하는 것을 목적으로 한다.

본 발명의 실시예에 따른 물리량 분포 검출 장치는, 물리량을 감지하는 복수의 단위 센서가 행렬로 그리고 2차원으로 배치된 센서 어레이; 및 상기 단위 센서로부터 판독된 아날로그 신호를 참조 신호와 비교하는 복수의 비교기를 구비하고, 상기 비교기 각각의 비교 출력의 시간(period of time)을 측정하거나 상기 시간에 대응하는 신호를 측정함으로써 디지털 신호로 변환시키는 아날로그/디지털 변환 수단을 포함한다. 상기 비교기 각각은, 신호선과 정전압선 사이에 접속된 적어도 하나의 커패시터 소자를 포함한다.

상기 구성의 물리량 분포 검출 장치에 있어서, 신호선과 정전압선 사이에 접속된 커패시터 소자는, 정전압선의 전위(전원/그라운드의 전위)가 변동했을 때, 상기 전위 변동에 추종시켜 신호선의 전위를 변동시킨다. 이로써, 아날로그 신호를 참조 신호와 비교했을 때, 정전압선인 전원선에 전압 드롭이 일어났다고 해도, 커패시터 소자의 작용에 의해, 상기 전원선의 전압 드롭에 대응하는 양만큼 신호선의 전위도 저하된다. 그러므로 비교기의 비교 임계값(비교 판정 포인트)이 변동되지 않는다.

전술한 바와 같이, 전원선에 전압 드롭이 일어났다고 해도, 비교기의 비교 임계값이 변동하지 않는다. 그러므로 전원/그라운드의 전위 변동에 의한 회로 노이즈를 저감할 수 있다.

이하, 본 발명의 실시예에 대하여 도면을 참조하여 상세하게 설명한다.

도 1은, 본 발명의 실시예에 따른 물리량 분포 검출 장치의 구성을 나타낸 블록도이다. 물리량 분포 검출 장치는, 예를 들면, 열병렬형 AD 변환 유닛 탑재의 CMOS 이미지 센서(10)이다. 도 1에 나타낸 바와 같이, 본 실시예에 관한 CMOS 이미지 센서(10)는, 광전 변환 소자를 각각 포함하는 복수의 단위 화소(11)가 행렬로 그리고 2차원으로 배치된 화소 어레이(12)를 포함한다. CMOS 이미지 센서(10)는 또한, 행 주사 회로(13), 컬럼 처리 유닛(14), 참조 신호 생성기(15), 열 주사 회로(16), 수평 출력 선(17) 및 타이밍 제어 회로(18)를 포함한다.

이 시스템 구성에 있어서, 타이밍 제어 회로(18)는, 마스터 클록 MCK에 따라 클록 신호나 제어 신호 등을 생성하고, 이 클록 신호나 제어 신호 등을, 행 주사 회로(13), 컬럼 처리 유닛(14), 참조 신호 생성기(15) 및 열주사 회로(16)에 전송한다. 행 주사 회로(13), 컬럼 처리 유닛(14), 참조 신호 생성기(15) 및 열주사 회로(16) 각각은 상기 클록 신호나 제어 신호 등에 따라 동작한다.

또, 화소 어레이(12)의 각 단위 화소(11)를 구동 제어하는 주변의 구동계나 신호 처리계, 즉, 행 주사 회로(13), 컬럼 처리 유닛(14), 참조 신호 생성기(15), 열주사 회로(16), 수평 출력 선(17) 및 타이밍 제어 회로(18)는, 화소 어레이(12)가 형성된 것과 동일한 칩(반도체 기판)(19) 상에 집적된다.

화소 어레이(12)에는, 단위 화소(11)가 m열 n행으로 2차원으로 배치되어 있다. 또한, 이 m열 n행의 화소 배치에 대하여 행마다 행 제어선(21)(21-1 ~ 21-n)이 배선되어 있고, 열마다 열 신호선(22)(22-1 ~ 22-m)이 배선되어 있다. 행 제어 선(21-1 ~ 21-n)의 제1 단은, 행 주사 회로(13)의 각 행에 대응한 각 출력단에 접속되어 있다. 행 주사 회로(13)는, 시프트 레지스터나 어드레스 디코더 등을 포함한다. 행 주사 회로(13)는 행 제어선(21-1 ~ 21-n)을 통하여 화소 어레이(12)의 행 어드레스 및 행 주사의 제어를 행한다.

컬럼 처리 유닛(14)은 아날로그/디지털 변환기(ADC)(23-1 ~ 23-m)를 포함한다. 예를 들면, ADC(23-1 ~ 23-m)는 화소 어레이(12)의 화소 열마다 제공된다. 즉, ADC(23-1 ~ 23-m)는 열 신호선(22-1 ~ 22-m)마다 1 대 1의 대응 관계를 갖는다. 컬럼 처리 유닛(14)은 화소 어레이(12)의 각 단위 화소(11)로부터 열마다 출력되는 아날로그 신호(화소 신호)를 디지털 신호로 변환하여 출력한다.

참조 신호 생성기(15)는 디지털-아날로그 변환기(DAC)(151)를 포함한다. DAC(151)는 시간이 경과하는 것에 따라 전압값이 계단형으로 변화하는, 이른바 램프(ramp)파의 참조 신호 Vref를 생성한다. 이 램프파의 참조 신호 Vref는 반드시 DAC(151)를 사용하여 발생하는 것은 아니다.

DAC(151)는, 타이밍 제어 회로(18)로부터 부여되는 제어 신호 CS1에 의한 제어 하에, 상기 타이밍 제어 회로(18)로부터 부여되는 클록 CK에 따라 램프파의 참조 신호 Vref를 생성하여 컬럼 처리 유닛(14)의 ADC(23-1 ~ 23-m)의 각각에 공급한다.

ADC(23-1 ~ 23-m)는 모두 같은 구성으로 되어 있다. 이하의 설명에서는, ADC(23－m)를 예로 들어 설명하는 것으로 한다. ADC(23－m)는, 비교기(31), 계수 수단인 예를 들면, 업/다운 카운터(U/DCNT)(32), 전송 스위치(33) 및 메모리 장 치(34)를 가지는 구성으로 되어 있다.

비교기(31)는, 화소 어레이(12)의 n번째의 각 단위 화소(11)로부터 출력되는 화소 신호에 따른 열 신호선(22-m)의 신호 전압 Vx와 참조 신호 생성기(15)로부터 공급되는 램프파의 참조 신호 Vref를 비교한다. 예를 들면, 참조 신호 Vref가 신호 전압 Vx보다 클 때 출력 Vco가 "H" 레벨로 되고, 참조 신호 Vref가 신호 전압 Vx 작을 때 출력 Vco가 "L" 레벨이 된다.

업/다운 카운터(32)는 비동기 카운터이며, 타이밍 제어 회로(18)로부터 부여되는 제어 신호 CS2에 의한 제어 하에, 타이밍 제어 회로(18)로부터 클록 CK가 업/다운 카운터(32)와 DAC(151)에 동시에 부여된다. 업/다운 카운터(32)는 상기 클록 CK에 동기하여 다운(DOWN) 카운트 또는 업(UP) 카운트를 행함으로써, 비교기(31)에서의 비교 동작의 개시로부터 비교 동작의 종료까지의 비교 기간을 측정한다.

전송 스위치(33)는, 타이밍 제어 회로(18)로부터 부여되는 제어 신호 CS3에 의한 제어 하에, 어느 행의 단위 화소(11)에 대한 업/다운 카운터(32)의 카운트 동작이 완료한 시점에서 턴 온(즉, 접속) 상태로 되고, 상기 업/다운 카운터(32)의 카운트 결과를 메모리 장치(34)에 전송한다.

전술한 바와 같이, 화소 어레이(12)의 대응하는 단위 화소(11)로부터 열 신호선(22-1 ~ 22-m)을 경유하여 열마다 공급되는 아날로그 신호가, 대응하는 ADC(23)(23-1 ~ 23-m)에 있어서의 비교기(31) 및 업/다운 카운터(32)의 각 동작에 의해, N비트의 디지털 신호로 변환되어 메모리 장치(34)(34-1 ~ 34-m)에 저장된다.

열 주사 회로(16)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성된 다. 열 주사 회로(16)는, 컬럼 처리 유닛(14)에 있어서의 ADC(23-1 ~ 23-m)의 열 어드레스나 열 주사의 제어를 행한다. 이 열주사 회로(16)에 의한 제어 하에, ADC(23-1 ~ 23-m)의 각각에 의해 AD 변환된 N비트의 디지털 신호는 차례로 2N비트폭의 수평 출력 선(17)에 판독되어, 상기 수평 출력 선(17)을 경유하여 촬상 데이터로서 출력된다.

그리고 도시하지 않았지만, 수평 출력 선(17)을 경유하여 출력되는 촬상 데이터에 대하여 각종의 신호 처리를 행하는 회로를, 전술한 구성 요소에 부가하여 설치하는 것도 가능하다.

본 발명의 실시예에 따른 열병렬형 AD 변환 유닛 탑재 CMOS 이미지 센서(10)에 있어서는, 업/다운 카운터(32)의 카운트 결과를, 전송 스위치(33)를 통하여 선택적으로 메모리 장치(34)에 전송할 수 있다. 그러므로 업/다운 카운터(32)의 카운트 동작과, 상기 업/다운 카운터(32)의 카운트 결과의 수평 출력 선(17)으로의 판독 동작을 독립적으로 제어할 수 있다.

제1 실시예

도 2는, 본 발명의 제1 실시예에 관한 비교기의 회로 구성예를 나타낸 회로도이다. 여기서는, x열, x+1열의 비교기(31)(31x, 31x+1)의 구체적인 회로 구성에 대하여, 단위 화소(11)(11x, 11x+1)의 회로 구성과 함께 나타내고 있다. 도 3에, 도 2의 주요부를 확대한 회로예를 나타낸다.

단위 화소(11)는, 광전 변환 소자(예를 들면, 포토 다이오드)(111)를 포함한다. 단위 화소(11) 각각은 또한 예를 들면, 광전 변환 소자(111)에서의 광전 변환 에 의해 얻어지는 전하를 플로팅 디퓨전 유닛(FD)(115)에 전송하는 전송 트랜지스터(112)와, FD 유닛(115)의 전위 Vfd를 제어하는 리셋 트랜지스터(113)와, FD 유닛(115)의 전위 Vfd에 대응하는 신호를 열 신호선(22)(22x 또는 22x+1)에 출력하는 증폭 트랜지스터(114)를 포함한다. 즉, 단위 화소(11) 각각은 3 트랜지스터 구성이다.

그렇지만, 단위 화소(11)로서는, 상기(3)트랜지스터 구성의 것에 한정되지 않는다. 단위 화소(11) 각각은 3개의 트랜지스터에 더하여, 화소 선택을 행하기 위한 선택 트랜지스터를 별도로 가지는 4 트랜지스터 구성의 것을 사용하는 것도 가능하다.

열 신호선(22)(22x 및 22x+1)의 제1 단은, 정전류원(35)에 접속되어 있다. 정전류원(35)은, 게이트와 드레인이 공통 접속된 구성의 트랜지스터(351)를 포함한다. 정전류원(35)은 또한 트랜지스터(352 및 353)를 포함한다. 트랜지스터(352)는 열 신호선(22x)의 제1 일단과 그라운드와의 사이에 접속되고, 트랜지스터(353)는 열 신호선(22x+1)의 제1 단과 그라운드 사이에 접속된다. 트랜지스터(352 및 353)의 게이트들이 트랜지스터(351)의 게이트와 공통으로 접속되어, 상기 트랜지스터(351)와 트랜지스터(352, 353)는 커런트 미러 회로를 형성한다.

비교기(31) 각각은, 차동 입력 유닛(41), 반전 버퍼 유닛(42) 및 디지털 유닛(43)을 가지는 구성으로 되어 있다.

차동 입력 유닛(41)은, 차동쌍 트랜지스터(411, 412), 능동 부하 트랜지스터(413, 414), 정전류원 트랜지스터(415), 커패시터 소자(416, 417) 및 스위치 트 랜지스터(418, 419)로 구성되어 있다.

차동쌍 트랜지스터(411, 412)는, 소스가 공통으로 접속되어 차동 동작을 수행한다. 트랜지스터(411)의 게이트에는, 커패시터 소자(416)를 통하여 참조 신호 Vref가 입력된다. 트랜지스터(412)의 게이트에는, 커패시터 소자(417)를 통하여 화소 신호가 입력된다.

능동 부하 트랜지스터(413)는, 차동쌍 트랜지스터(411)의 드레인과 제1 전원 전압 Vdd의 전원선 L11와의 사이에 접속되고, 능동 부하 트랜지스터(414)는, 차동쌍 트랜지스터(412)의 드레인과 제1 전원 전압 Vdd의 전원선 L11와의 사이에 접속된다. 능동 부하 트랜지스터(412 및 414)의 게이트들은 서로 공통으로 접속되어 있다. 능동 부하 트랜지스터(413)는, 게이트와 드레인이 공통으로 접속된 다이오드 접속 구성으로 되어 있다. 능동 부하 트랜지스터(413) 및 능동 부하 트랜지스터(414)는 커런트 미러 회로를 형성하고 있다.

정전류원 트랜지스터(415)는, 차동쌍 트랜지스터(411 및 412)의 소스 공통 접속 노드와 제2 전원 전압 Vss(예를 들면, 그라운드)의 전원선 L12와의 사이에 접속된다. 정전류원 트랜지스터(415)의 게이트에는 일정한 게이트 전위 VG가 공급된다.

스위치 트랜지스터(418)는, 차동쌍 트랜지스터(411)의 게이트와 드레인과의 사이에 접속되고, 게이트에는 세트 신호 PSET가 선택적으로 공급된다. 마찬가지로, 스위치 트랜지스터(419)는, 차동쌍 트랜지스터(412)의 게이트와 드레인과의 사이에 접속되고, 게이트에는 세트 신호 PSET가 선택적으로 공급된다.

반전 버퍼 유닛(42)은 반전 트랜지스터(421) 및 정전류원 트랜지스터(422)를 포함한다. 반전 트랜지스터(421)의 소스는 전원선 L11에 접속되어 있다. 반전 트랜지스터(421)의 게이트는 차동 입력 유닛(41)의 출력단인 차동쌍 트랜지스터(412)의 드레인에 접속되어 있다. 그러므로 반전 트랜지스터(421)는 차동 입력 유닛(41)의 출력의 극성을 반전시킨다. 정전류원 트랜지스터(422)는 반전 트랜지스터(421)의 드레인과 전원선 L12와의 사이에 접속되어 있다. 정전류원 트랜지스터(422)의 게이트에 일정한 게이트 전위 VG가 공급된다.

디지털 유닛(43)은, CMOS 인버터를 형성하는 역도전형의 트랜지스터(431 및 432)에 의해 구성되어 있다. 역도전형의 트랜지스터(431 및 432)는 전원선 L11와 전원선 L12와의 사이에 직렬로 접속되어 있다. 역도전형의 트랜지스터(431 및 432)의 각 게이트는 반전 버퍼 유닛(42)의 출력단인 반전 트랜지스터(421)의 드레인에 공통으로 접속되어 있다.

상기 구성의 비교기(31)에 있어서, 본 실시예의 특징으로 하는 것은, 전술한 구성의 비교기(31) 각각이 커패시터 소자(44)를 포함한다는 것이다. 상기 커패시터 소자(44)는, 차동 입력 유닛(41)의 출력단과 반전 버퍼 유닛(42)의 입력단과의 사이에 제공된 신호선 S11과, 정전압선인 전원선 L11과의 사이에 접속되어 있다. 이 커패시터 소자(44)의 동작의 상세한 것에 대하여는 후술한다.

다음에, 상기 구성의 본 실시예에 관한 비교기(31)를 열병렬형 AD 변환 유닛에 사용한 CMOS 이미지 센서(10)의 동작에 대하여, 도 4의 타이밍 차트를 사용하여 설명한다.

여기서는, 단위 화소(11)의 구체적인 동작에 대하여는 설명을 생략한다. 주지하는 바와 같이, 단위 화소(11) 각각은, 리셋 트랜지스터(113)에 의한 리셋 동작과, 전송 트랜지스터(112)에 의한 전송 동작을 수행한다. 그리고 리셋 동작에서는, 소정의 전위에 리셋되었을 때의 FD 유닛(115)의 전위가 리셋 성분으로서 단위 화소(11)로부터 열 신호선(22-1 ~ 22-m)의 대응하는 것에 출력된다. 또, 전송 동작에서는, 광전 변환 소자(111)로부터 광전 변환에 의한 전하가 전송되었을 때의 FD 유닛(115)의 전위가 신호 성분으로서 열 신호선(22-1 ~ 22-m)의 대응하는 것에 출력된다.

행 주사 회로(13)에 의한 수행된 행 주사에 의해 i행이 선택되고, 그 선택된 i행의 단위 화소(11)로부터 열 신호선(22-1 ~ 22-m)으로의 1회째의 판독 동작이 안정된 후, 세트 신호 PSET가 액티브 상태("L" 레벨)가 된다. 그러므로 차동쌍 트랜지스터(411, 412)의 동작점이 결정된다. 그 후, 세트 신호 PSET가 비액티브 상태(즉, "H" 레벨)가 되고, DAC(151)로부터 계단파의 참조 신호 Vref가 ADC(23-1 ~ 23-m)의 각 비교기(31)에 출력된다. 그러므로 차동 입력 유닛(41) 각각에 있어서, 해당 단위 화소(11)의 증폭 트랜지스터(114)의 게이트 전압으로 결정되는 차동쌍 트랜지스터(412)의 입력 전위와, 상기 계단파의 참조 신호 Vref로 결정되는 차동쌍 트랜지스터(411)의 입력 전위와의 비교 동작이 행해진다.

동작 시퀀스로서는, 계단파의 참조 신호 Vref가 비교기(31)에 입력되는 동시에, 타이밍 제어 회로(18)로부터 업/다운 카운터(32)에 클록 CK가 공급됨으로써, 상기 업/다운 카운터(32) 각각은 다운 카운트 동작을 시작하고 1회째의 판독 동작 시의 해당 비교기(31)에 의해 수행된 비교에 사용된 비교 시간이 측정된다. 그리고 참조 신호 Vref와 열 신호선(22-1 ~ 22-m)의 신호 전압 Vx가 동등해진 때, 비교기(31)의 출력 Vco는 "H" 레벨로부터 "L" 레벨로 반전한다. 이 비교기(21)의 출력 Vco의 극성 반전에 응답하여, 업/다운 카운터(32)는, 다운 카운트 동작을 정지하고 비교기(31)에서의 1회째의 비교 기간에 대응하는 카운트 값을 유지한다.

이 1회째의 판독 동작에서는, 전술한 바와 같이, 단위 화소(11) 각각의 리셋 성분 ΔV가 판독된다. 이 리셋 성분 ΔV 내에는, 단위 화소(11)마다 상이한 고정 패턴 노이즈가 오프셋으로서 포함되어 있다. 그러나 이 리셋 성분 ΔV의 불균일은 일반적으로 작고, 또 리셋 레벨은 모든 화소 공통이므로, 열 신호선(22-1 ~ 22-m)의 신호 전압 Vx는 대체로 예상가능하다. 따라서, 1회째의 리셋 성분 ΔV의 판독시에는, 참조 신호 Vref를 조정함으로써 비교 기간을 짧게 할 수 있다. 제1 실시예에서는, 7비트 분의 카운트 기간(즉, 128 클록)에 리셋 성분 ΔV의 비교를 행하고 있다.

2회째의 판독 동작에서는, 리셋 성분 ΔV에 더하여, 단위 화소(11)마다의 입사광량에 따른 신호 성분 Vsig가, 1회째의 리셋 성분 ΔV의 판독 동작과 마찬가지의 동작에 의해 판독된다. 즉, 선택된 i행의 단위 화소(11)로부터 열 신호선(22-1 ~ 22-m)로의 2회째의 판독이 안정된 후, DAC(151)로부터 참조 신호 Vref가 ADC(23-1 ~ 23-m)의 각 비교기(31)에 공급된다. 그러므로 비교기(31)에서 열 신호선(22-1 ~ 22-m)의 각 신호 전압 Vx와 참조 신호 Vref와의 비교 동작이 행해지는 동시에, 업 카운트 동작에 의해 수행되는 2회째 판독 동작에서 비교기(31)에서의 비교에 의한 비교 시간이, 업/다운 카운터(32)에 있어서 1회째와는 역으로 측정된다.

전술한 바와 같이, 업/다운 카운터(32) 각각은 카운트 동작을 1회째에 다운 카운트 동작으로 하고, 2회째에 업 카운트 동작으로 함으로써, 상기 업/다운 카운터(32) 내에서 자동적으로 감산 처리가 행해진다. 그리고 참조 신호 Vref와 열 신호선(22-1 ~ 22-m)의 신호 전압 Vx가 동등해진 때, 비교기(31) 각각의 출력 Vco가 극성 반전하고, 이 극성 반전에 응답하여 업/다운 카운터(32) 각각의 카운트 동작이 정지한다. 그 결과, 업/다운 카운터(32) 각각에는, 2회째의 비교 기간에서 1회째의 비교 기간을 감산함으로써 얻어진 값에 대응하는 카운트 값이 유지된다.

{2회째의 비교 기간-1회째의 비교 기간}={신호 성분 Vsig ＋리셋 성분 ΔV＋ADC(23)의 오프셋 성분}-{리셋 성분 ΔV＋ADC(23)의 오프셋 성분}={신호 성분 Vsig}이다. 또한, 이상 2회의 판독 동작과 해당 업/다운 카운터(32)에서의 감산 처리에 의해, 단위 화소(11)마다의 불균일을 포함한 리셋 성분 ΔV에 더하여, ADC(23)(23-1 ~ 23-m)마다의 오프셋 성분도 제거되므로 단위 화소(11)마다의 입사광량에 따른 신호 성분 Vsig만을 인출할 수 있다. 여기서, 단위 화소(11)마다의 불균일을 포함한 리셋 성분 ΔV를 제거하기 위해, 이른바 CDS(Correlated Double Sampling; 상관 이중 샘플링) 처리를 사용한다.

2회째의 판독시에는, 입사광량에 따른 신호 성분 Vsig가 판독되므로, 광량의 대소를 넓은 범위에서 판정하기 위해 참조 신호 Vref를 크게 변화시킬 필요가 있다. 그래서, 본 실시예에 관한 CMOS 이미지 센서(10)에서는, 신호 성분 Vsig의 판 독을 10 비트분의 카운트 기간(즉, 1024 클록)에 비교를 행하도록 하고 있다. 이 경우, 1회째와 2회째는 비교 비트수가 상이하지만, 참조 신호 Vref의 램프파의 경사를 1회째와 2회째로 동일하게 함으로써, AD 변환의 정밀도를 동등하게 할 수 있다. 그러므로 업/다운 카운터(32)에 의한 (2회째의 비교 기간-1회째의 비교 기간)의 감산 처리의 결과로서 정확한 감산 결과를 얻을 수 있다. 전술한 일련의 AD 변환 동작의 종료 후, 업/다운 카운터(32)에는 N비트의 디지털 값이 유지된다. 그리고 컬럼 처리 유닛(14)의 ADC(23-1 ~ 23-m)에 의해 AD 변환된 N비트의 디지털 값(또는 카운트된 값들에 대응하는 비교 시간)은, 열 주사 회로(16)에 의한 열 주사에 의해, N비트폭의 수평 출력 선(17)을 거쳐 차례로 외부에 출력된다. 그 후, 마찬가지의 동작이 차례로 행마다 반복되는 것에 의해 2차원 화상이 생성된다.

또, 제1 실시예에 관한 열병렬형 AD 변환 유닛 탑재 CMOS 이미지 센서(10)에서는, ADC(23-1 ~ 23-m)의 각각이 메모리 장치(34)를 가지고 있으므로, i행째의 단위 화소(11)에 AD 변환 후의 디지털 값을 해당 메모리 장치(34)에 전송하고, 수평 출력 선(17)을 통해 외부에 출력하면서, 동시에 i+1행째의 단위 화소(11)에 대하여 판독 동작과 업/다운 카운트 동작을 실행할 수 있다.

회로 노이즈의 저감

여기서, 전원/그라운드의 전위 변동에 의한 회로 노이즈에 대하여 고려한다. 제1 실시예에 관한 비교기(31) 각각에 있어서는, 참조 신호 Vref와 신호 전압 Vx의 비교 동작시에, 반전 트랜지스터(421)에는 전원선 L11로부터 전류가 흐르는 구성이 채용되고 있다. 그러므로 열에 따라서는, 전원선 L11의 전위에 전압 드롭이 발생 한다.

전술한 바와 같이, 어느 열에서의 비교기의 출력이 반전하고, 바로 인접한 비교기가 아직 반전하지 않는 상황을 상정하면, 이 미반전의 비교기에 있어서는, 전원선 L101의 전압 드롭에 대응하는 양만큼, 상기 비교기의 비교 임계값(비교 판정 포인트)이 변화된 것으로 된다. 이 미반전 비교기의 임계값 변화가, 전원선 L11의 전위 변동에 의한 회로 노이즈로서 화면상에 나타난다. 특히, 열병렬형 AD 변환 유닛을 탑재한 CMOS 이미지 센서에서는, 열마다 비교기가 존재하므로, 비교기가 일제히 반전했을 때 전원선 L11의 전압 드롭이 커지고, 노이즈로서 문제로 된다.

제1 실시예에 관한 비교기(31) 각각에 있어서는, 이 전원/그라운드의 전위 변동에 의한 회로 노이즈를, 신호선 S11와 전원선 L11와의 사이에 접속된 커패시터 소자(44)의 작용에 의해 저감되도록 하고 있다. 이 커패시터 소자(44)의 작용에 대하여 이하에 구체적으로 설명한다.

비교기(31) 각각에 있어서, 신호선 S11와 전원선 L11와의 사이에 접속된 커패시터 소자(44)는, 정전압선인 전원선 L11의 전위가 변동했을 때, 상기 전위 변동에 추종시켜 신호선 S11의 전위를 용량 커플링(capacitance coupling)에 의해 변동시킨다. 이로써, 신호 전압 Vx를 참조 신호 Vref와 비교했을 때, 전원선 L11로부터 반전 트랜지스터(421)에 전류가 흐르는 것에 의해 전원선 L11에 전압 드롭이 일어났다고 해도, 커패시터 소자(44)의 작용에 의해, 상기 전원선 L11의 전압 드롭분 만큼 신호선 S11의 전위도 저하된다. 따라서, 비교기(31)의 비교 임계값(비교 판 정 포인트)이 변동하지 않으므로, 전원선 L11의 전위 변동에 의한 회로 노이즈를 저감할 수 있다.

백색 노이즈의 저감

이어서, 트랜지스터 저항이나 배선 저항에 의존하는 백색 노이즈에 대하여 고려한다. 백색 노이즈는, 노이즈 밀도와 신호 통과 대역의 적으로 정해지기 때문에, 신호의 추가 대역을 좁게 하는 것이 백색 노이즈를 저감하는 것에 효과적이다. 일반적으로, 비교기(31)의 신호 대역은, 신호선 S11의 기생 용량 및 기생 저항으로 정해진다.

제1 실시예에 관한 비교기(31) 각각에서는, 신호선 S11와 전원선 L11와의 사이에 커패시터 소자(44)를 접속한 구성을 채용하고 있으므로, 상기 커패시터 소자(44)는 신호선 S11의 배선 저항과 함께 로우 패스 필터(low-pass filter)를 형성하고, 고주파 성분의 노이즈인 백색 노이즈를 저감하는 작용을 수행한다. 즉, 신호선 S11와 전원선 L11와의 사이에 커패시터 소자(44)를 접속함으로써, 신호 대역을 좁힐 수 있기 때문에, 전원선 L11의 전위 변동에 의한 회로 노이즈의 저감 효과에 더하여, 백색 노이즈도 저감할 수 있다.

여기서, 비교기(31)가 원하는 응답을 수행하도록 커패시터 소자(44)의 용량값을 설정하는 것이 필요하다. 또한, 전술한 조건을 만족하도록 커패시터 소자(44)가 가장 큰 용량을 가지는 것이 바람직하다. 도 4의 타이밍 차트로부터 분명한 바와 같이, 비교기(31)의 응답을 생각하면, 계단파(램프파)의 다운 슬로프가 끝나는 포인트 A가 스타트 전위로 돌아오는 것은 어렵다.

즉, 대역 제한 용량이 크면, 계단파의 슬로프가 소정 시간(다음의 계단파가 시작될 때까지의 시간)에 소정의 전위로 복귀하지 못할 가능성이 있다. 따라서, 계단파의 슬로프가 소정 시간에 소정의 전위로 복귀하도록 하기 위해서는, 신호선 S11와 전원선 L11와의 사이에 접속하는 커패시터 소자(44)의 용량값을 어느 정도 작게 설정할 필요가 있다.

그리고 제1 실시예에서는, 비교기(31) 각각이, 신호 전압 Vx를 참조 신호 Vref와 비교했을 때, 제1 전원 전압 Vdd의 전원선 L11로부터 반전 트랜지스터(421)에 전류가 흐르는 회로 구성의 경우를 예로 들어 설명하였으나, 제2 전원 전압 Vss의 전원선 L12(예를 들면, 그라운드 선)로부터 반전 트랜지스터(421)에 전류가 흐르는 회로 구성의 경우에도 마찬가지로 적용할 수 있는 것은 물론이다. 이 경우에는, 그라운드의 전위 변동에 의한 회로 노이즈를 저감할 수 있는 것으로 된다.

제2 실시예

도 5는 본 발명의 제2 실시예에 관한 비교기의 회로 구성예를 나타낸 회로도이다, 도 5에서, 도 2에서와 동등 부분에 대하여는 동일 부호를 부여하여 나타내고 있다.

제2 실시예에 관한 비교기(31A) 각각은, 디지털 유닛(43A)의 구성이 상이할 뿐, 제1 실시예에 관한 비교기(31) 각각과 유사하다. 비교기(31A)에서의 차동 입력 유닛(41) 및 반전 버퍼 유닛(42)에 비교기(31)에서의 차동 입력 유닛(41) 및 반전 버퍼 유닛(42)과 같은 구성으로 되어 있다.

디지털 유닛(43A)은, 종속 접속된 CMOS 인버터(433)와 CMOS 인버터(436)로 이루어져 있다. CMOS 인버터(433)는 전원선 L11와 전원선 L12와의 사이에 직렬로 접속된 역도전형의 트랜지스터(431 및 432)로 이루어져 있다. 역도전형의 트랜지스터(431, 432)의 게이트들은 공통으로 접속되어 있다. 마찬가지로, CMOS 인버터(436)는 전원선 L11와 전원선 L12와의 사이에 직렬로 접속된 역도전형의 트랜지스터(434 및 435)로 이루어져 있다. 역도전형의 트랜지스터(434, 435)의 게이트들은 공통으로 접속되어 있다. 디지털 유닛(43A)은 또한 2단 CMOS 인버터(433 및 436)와 종속 접속된 인버터(437)를 포함한다.

상기 구성의 비교기(31A)에 있어서, 제2 실시예의 특징은, 전술한 구성이 디지털 유닛(43A)에서의 커패시터 소자(44A 및 44B) 및 커패시터 소자(44C 및 44D)를 포함한다는 것이다. 커패시터(44A)는 1단째의 CMOS 인버터(433)의 출력단과 2단째의 CMOS 인버터(436)의 입력단과의 사이의 신호선 S12와, 정전압선인 전원선 L11와의 사이에 접속된다. 커패시터 소자(44B)는 신호선 S12와 정전압선인 전원선 L12와의 사이에 접속된다. 커패시터소자(44C)는 2단째의 CMOS 인버터(436)의 출력단과 3단째의 인버터(437)의 출력단과의 사이의 신호선 S13과, 전원선 L11과의 사이에 접속된다. 커패시터 소자(44D)는 신호선 S13과 전원선 L12와의 사이에 접속된다.

전술한 바와 같이, 커패시터 소자(44A)는 신호선 S12와 전원선 L11과의 사이에 접속되고, 커패시터 소자(44B)는 신호선 S12와 전원선 L12와의 사이에 접속된다. 또한, 커패시터 소자(44C)는 신호선 S13와 전원선 L11과의 사이에 접속되고, 커패시터 소자(44D)는 신호선 S13과 전원선 L12와의 사이에 접속된다.

신호선 S12, S13와 전원선 L11, L12와의 사이에 커패시터 소자(44A, 44B, 44C, 44D)를 접속한 구성을 채용하는 것으로,

이들 커패시터 소자(44A, 44B, 44C, 44D)는, 전원선 L11, L12의 전위가 변동했을 때, 상기 전원선 L11, L12의 전위 변동에 따른 용량 커플링에 의해 신호선 S12, S13의 전위를 변동시키기 때문에, 전원선 L11, L12의 전위 변동에 의한 회로 노이즈를 저감할 수 있다. 또한, 커패시터 소자(44A, 44B, 44C, 44D)는, 전원선 L11, L12의 배선 저항과 함께 로우 패스 필터를 형성하기 때문에, 백색 노이즈도 저감할 수 있다.

그리고 제2 실시예에서는, 디지털 유닛(43A)이 종속 접속된 3단의 인버터(433, 436, 437)에 의해 구성된다. 또한, 신호선 S12, S13과 전원선 L11, L12와의 사이에 커패시터 소자(44A, 44B, 44C, 44D)를 접속하고 있다. 그렇지만, 신호선 S12와 전원선 L11, L13와의 사이에는 커패시터 소자(44A, 44B)만을 접속하고 있다. 대안으로, 신호선 S13과 전원선 L11, L12와의 사이에는 커패시터 소자(44C, 44D)만을 접속하고 있다.

또한, 디지털 유닛(43A)으로서는, 3단의 인버터(433, 436, 437)로 이루어지는 회로 구성의 것에 한정되지 않는다. 디지털 유닛(43A)이 적어도 2개의 인버터 및 이 적어도 2개의 인버터 사이에 제공된 신호선과 정전압선과의 사이에 커패시터 소자를 포함하면, 회로 노이즈 및 백색 노이즈의 저감 효과를 얻을 수 있다.

또한, 제2 실시예에서는, 디지털 유닛(43A)의 인버터 사이에 제공된 신호선과 정전압선과의 사이에 커패시터 소자를 접속하고 있다. 그렇지만, 제1 실시예의 경우와 마찬가지로, 차동 입력 유닛(41)과 반전 버퍼 유닛(42) 사이의 신호선에 있어서도 정전압선과의 사이에 커패시터 소자를 접속할 수 있다. 이 경우, 회로 노이즈 및 백색 노이즈를 보다 확실하게 저감할 수 있다.

전술한 바와 같이, 비교기(31) 각각에 있어서, 신호선 S11과, 정전압선인 전원선 L11과의 사이에 커패시터 소자(44)를 접속하고 있다. 대안으로,

비교기(31A) 각각에 있어서, 신호선 S12 및/또는 신호선 S13과, 정전압선인 전원선 L11 및 L12와의 사이에 커패시터 소자(44A 및 44B 및/또는 44C 및 44D)를 접속하고 있다. 대안으로, 신호선 S11과 전원선 L11과의 사이에 커패시터 소자(44)를 접속하고, 신호선 S12 및/또는 신호선 S13과 및 전원선 L11 및 L12와의 사이에 커패시터 소자(44A 및 44B 및/또는 44C 및 44D)를 접속하고 있다. 전원 또는 그라운드의 전위 변동에 의한 회로 노이즈를 저감되는 것에 의해, CDS 처리에서는 제거할 수 없는 노이즈도 저감할 수 있다. 그러므로 이미지 센서로서의 S/N를 대폭 향상시킬 수 있다.

그리고 상기 각 실시예에서는, 비교기(31)를 각각 포함하는 ADC(23)(23-1 ~ 23-m)가, 열 신호선(14-1 ~ 14-m)에 대하여, 화소 피치에 맞추어 화소 열의 수만큼, 즉 1 대 1의 대응 관계를 가지고 배치된 AD 변환 유닛에 적용한 경우를 예로 들어 설명하였으나, 본 발명은 이 적용예에 한정되지 않고, 복수의 열 신호선(14)에 대하여 1개의 ADC(23)를 배치하고, 상기 ADC(23)를 시분할(time-sharing manner)로 사용하는 구성의 AD 변환 유닛에 대해도 마찬가지로 적용가능하다.

또한, 상기 각 실시예에서는, 단위 화소(11)로부터 열 신호선(14-1, 14-2, …, 14-m)을 통해 출력되는 화소 신호(아날로그 신호)를, 컬럼 처리 유닛(14)에 있어서 AD 변환하는 AD 변환 유닛을 탑재한 CMOS 이미지 센서에 적용한 경우를 예로 들어 설명하였으나, 이것은 일례에 지나지 않는다. 본 발명은, 단위 화소(11)에 내장되고, 상기 화소(11) 내에서 화소 신호를 AD 변환하여 열 신호선(14-1, 14-2, …, 14-m)에 출력하는 AD 변환기들로 이루어지는 AD 변환 유닛을 탑재한 CMOS 이미지 센서에도 마찬가지로 적용가능하다.

또한, 상기 각 실시예에서는, 물리량 분포 검출 장치로서, 예를 들면, 피사체로부터의 방출된 이미지 광의 광량 분포를 화소 단위로 물리량 분포로서 감지하는 고체 촬상 장치, 예를 들면, CMOS 이미지 센서를 예로 들어 설명하였으나, 본 발명은 이 적용예에 한정되지 않고, MOS형 이미지 센서 등의 X－Y 어드레스 방식으로, 열병렬형 AD 변환 유닛을 탑재한 고체 촬상 장치 전반에 대하여 마찬가지로 적용가능하다. 또한, 고체 촬상 장치에 한정되지 않고, 물리량으로서 압력이나 정전 용량 등, 다른 물리량을 단위 센서 단위로 검출하는 물리량 분포 검출 장치 전반에 대하여 적용가능하다.

적용예

상기 각 실시예에 관한 열병렬형 AD 변환 유닛을 탑재한 CMOS 이미지 센서(10)는, 비디오 카메라나 디지털 스틸 카메라, 또한 휴대 전화기 등의 모바일 기기용 카메라 모듈 등의 촬상 장치에 있어서, 촬상 디바이스(화상 입력 장치)로서 사용하기에 바람직한 것이다.

도 6은 본 발명의 실시예에 따른 촬상 장치의 구성의 일례를 나타낸 블록도 이다. 도 6에 나타낸 바와 같이, 본 예에 관한 촬상 장치는, 렌즈(61)를 포함하는 광학계, 촬상 디바이스(62), 카메라 신호 처리 회로(63) 및 시스템 컨트롤러(64) 등에 의해 구성되어 있다.

렌즈(61)는, 피사체로부터의 이미지 광을 촬상 디바이스(62)의 촬상면에 결상한다. 촬상 디바이스(62)는, 렌즈(61)에 의해 촬상면에 결상된 이미지 광을 화소 단위로 전기 신호로 변환하여 얻어지는 화상 신호를 출력한다. 이 촬상 디바이스(62)로서는 전술한 각 실시예에 관한 열병렬형 AD 변환 유닛을 탑재한 CMOS 이미지 센서(10)가 사용된다.

카메라 신호 처리 유닛(63)은, 촬상 디바이스(52)로부터 출력되는 화상 신호에 대하여 각종의 신호 처리를 행한다. 시스템 컨트롤러(64)는, 촬상 디바이스(62)나 카메라 신호 처리 유닛(53)에 대한 제어를 행한다. 특히, 촬상 디바이스(52)의 열병렬형 AD 변환 유닛이, 화소 모든 정보를 판독하는 프로그레시브 주사 방식(progressive scanning method)으로의 통상 프레임 레이트 모드와, 통상 프레임 레이트 모드 시에 비하여, 화소의 노광 시간을 1/M에 설정하여 프레임 레이트를 M배로 올리는 고속 프레임 레이트 모드와의 각 동작 모드에 대응한 AD 변환 동작이 가능하면, 외부로부터의 지령에 따라 동작 모드의 전환 제어 등을 행한다.

전술한 바와 같이, 비디오 카메라나 디지털 스틸 카메라, 휴대 전화기 등의 모바일 기기용 카메라 모듈 등의 촬상 장치에 있어서, 촬상 디바이스(62)로서 전술한 각 실시예에 관한 비교기를 사용한 열병렬형 AD 변환 유닛을 탑재한 CMOS 이미지 센서를 사용함으로써, CDS 처리에서는 제거할 수 없는 노이즈도 비교기를 사용 하여 저감할 수 있다. 그러므로 이미지 센서로서의 S/N를 향상시킬 수 있는 때문에 화질을 대폭 향상시킬 수 있는 이점이 있다.

첨부된 특허청구범위 또는 그 등가물의 범주 내에 있는 한 다양한 변형, 조합, 서브 조합 및 대안이 설계 요건 및 다른 요인에 따라 실시될 수 있다는 것을 당업자는 이해할 수 있을 것이다.

본 발명에 의하면, 전원선에 전압 드롭이 일어났다고 해도, 비교기의 비교 임계값이 변동하지 않는다. 그러므로 전원/그라운드의 전위 변동에 의한 회로 노이즈를 저감할 수 있다.

Claims (6)

1. 물리량 분포 검출 장치에 있어서,

   물리량을 감지하는 복수의 단위 센서가 행렬로 그리고 2차원으로 배치된 센서 어레이; 및

   상기 단위 센서로부터 판독된 아날로그 신호를 참조 신호와 비교하는 복수의 비교기를 구비하고, 상기 비교기 각각의 비교 출력의 시간(period of time)을 측정하거나 상기 시간에 대응하는 신호를 측정함으로써 디지털 신호로 변환시키는 아날로그/디지털 변환 수단

   을 포함하고,

   상기 비교기 각각은, 대응하는 상기 아날로그 신호를 상기 참조 신호와 비교하는 차동 입력 유닛과, 상기 차동 입력 유닛의 출력의 극성을 반전시키고 상기 아날로그 신호를 상기 참조 신호와 비교하는 동작 시에 정전압선에서 전류가 흐르는 반전 트랜지스터를 포함하는 반전 버퍼 유닛과, 신호선과 정전압선 사이에 접속된 적어도 하나의 커패시터 소자를 포함하고,

   상기 적어도 하나의 커패시터 소자 중 하나는, 상기 차동 입력 유닛의 출력단과 상기 반전 버퍼 유닛의 입력단 사이에 제공된 신호선과 상기 정전압선과의 사이에 접속되어 있으며, 상기 비교기의 비교 종료로부터 다음의 비교를 개시하기까지의 기간에 기초하여 커패시터 용량 값을 설정하는,

   물리량 분포 검출 장치.
2. 제1항에 있어서,

   상기 비교기 각각은, 상기 반전 버퍼 유닛의 출력단에 대하여 서로 종속 접속된 적어도 2개의 인버터를 구비하며,

   상기 적어도 하나의 커패시터 소자 중 다른 하나는, 상기 적어도 2개의 인버터 사이에 제공된 신호선과 상기 정전압선 사이에 접속되어 있는, 물리량 분포 검출 장치.
3. 촬상 장치에 있어서,

   입사광을 전기 신호로 변환하는 광전 변환 소자를 각각 포함하는 복수의 단위 화소가 행렬로 그리고 2차원으로 배치된 고체 촬상 소자; 및

   피사체로부터 방출된 광을 상기 고체 촬상 소자의 촬상면 상에 안내하는 광학계

   를 포함하고,

   상기 고체 촬상 소자는, 상기 단위 화소로부터 판독된 아날로그 신호를 슬로프형의 참조 신호와 비교하는 복수의 비교기를 구비하는 아날로그/디지털 변환 수단을 구비하고,

   상기 아날로그/디지털 변환 수단은, 상기 비교기 각각의 비교 출력의 시간을 측정하거나 또는 상기 시간에 대응하는 신호를 측정함으로써 디지털 신호로 변환시키며,

   상기 복수의 비교기 각각은, 대응하는 상기 아날로그 신호를 상기 참조 신호와 비교하는 차동 입력 유닛과, 상기 차동 입력 유닛의 출력의 극성을 반전시키고 상기 아날로그 신호를 상기 참조 신호와 비교하는 동작 시에 정전압선에서 전류가 흐르는 반전 트랜지스터를 포함하는 반전 버퍼 유닛과, 신호선과 정전압선 사이에 접속된 적어도 하나의 커패시터 소자를 포함하고,

   상기 적어도 하나의 커패시터 소자 중 하나는, 상기 차동 입력 유닛의 출력단과 상기 반전 버퍼 유닛의 입력단 사이에 제공된 신호선과 상기 정전압선과의 사이에 접속되어 있으며, 상기 비교기의 비교 종료로부터 다음의 비교를 개시하기까지의 기간에 기초하여 커패시터 용량 값을 설정하는,

   촬상 장치.
4. 삭제
5. 삭제
6. 삭제

Images