TWI755462B - 影像感測器、控制影像感測器之方法及電子裝置 - Google Patents

Abstract

本發明提供一種影像感測器，其包含：一像素區段，其經組態以包含配置於其中之複數個像素；及一AD轉換單元，其經組態以基於藉由經由電容使像素之像素信號及在與該像素信號相反的一方向上線性地改變之一參考信號相加而獲得之一信號之一第一電壓與充當一參考之一第二電壓之間的比較之一結果而對該像素信號執行類比轉數位(AD)轉換。

Description

影像感測器、控制影像感測器之方法及電子裝置

本發明係關於一種影像感測器、一種控制一影像感測器之方法及一種電子裝置，且特定言之係關於一種影像感測器、一種控制一影像感測器之方法及一種減小功率消耗之電子裝置。

在相關技術中，存在一種CMOS影像感測器，其藉由使一比較器比較一類比像素信號與具有線性地減小之一斜坡波形之一參考信號且計數直至參考信號變得小於一像素信號之時間而對該像素信號執行類比轉數位(AD)轉換(例如，參見專利文獻1)。 引文清單 [專利文獻] [PTL 1] JP 2009-124513A

[技術問題] 用於影像感測器中之某一習知類比轉數位轉換器(ADC)經受大功率消耗，該等大功率消耗之大部分可歸因於ADC之比較器。用於影像感測器中之其他類型之ADC經受ADC之比較器將非所要失真引入輸出信號中之事實。除其他可能因素外，此等失真可歸因於執行反轉操作時在比較器之信號中出現之假影。 已鑑於此等境況製成本技術之一些實施例且其等經調適以減小功率消耗。已鑑於此等境況製成本技術之其他實施例且其等經調適以減少在執行反轉操作時在比較器之信號中形成非所要假影。 [問題之解決方案] 根據本技術之一第一實施例，提供一種成像裝置，其包括經組態以產生一像素信號之一像素及一比較器。該比較器包括：一第一電容器，其經組態以接收該像素信號；一第二電容器，其經組態以接收一參考信號；一節點，其經耦合至該第一電容器及該第二電容器；一第一電晶體，其具有耦合至該節點之一閘極；一第二電晶體，其經耦合至該第一電晶體；及一第三電容器，其經耦合在該第二電晶體之一閘極與供應有一第一電壓之一第一線之間。 根據本技術之一第二實施例，提供一種成像裝置，其包括經組態以產生一像素信號之一像素及一比較器。該比較器包括：一第一電容器，其經組態以接收該像素信號；一第二電容器，其經組態以接收一參考信號；一節點，其經耦合至該第一電容器及該第二電容器；一第一電晶體，其具有耦合至該節點之一閘極；一第二電晶體，其經安置於供應有一第一固定電壓之一第一線與該第一電晶體之間，其中該第一電晶體經耦合在該第二電晶體與供應有不同於該第一固定電壓之一第二固定電壓之一第二線之間，且其中該第二電晶體之一閘極與該節點隔離。 [本發明之有利效應] 根據本發明之第一至第二實施例，可減小功率消耗。根據第二實施例，可減少在執行反轉操作時在該比較器之信號中形成非所要假影。 應注意，此處描述之效應未必受到限制，且可展現期望在本發明中描述之任何效應。

相關申請案之交叉參考 本申請案主張2017年6月15日申請之日本優先權專利申請案JP 2017-117453之權利，該案之全部內容以引用的方式併入本文中。 在下文中，將參考圖式詳細描述用於執行本技術之實施例(在下文中稱為「實施例」)。將按下列順序給出描述。 1.第一實施例(其中差分型放大器用於比較器之實例) 2.第一實施例之修改實例 3.第二實施例(其中單一型放大器用於比較器之實例) 4.第二實施例之修改實例 5.第三實施例 6.第三實施例之修改實例 7.其他修改實例 8.影像感測器之應用實例 ＜＜1.第一實施例＞＞ 首先，將參考圖1至圖6描述本技術之一第一實施例。 ＜影像感測器之組態實例＞ 圖1係繪示應用本技術之一影像感測器100之一實施例之一方塊圖。 影像感測器100包含一像素區段101、一時序控制電路102、一垂直掃描電路103、一數位轉類比轉換裝置(DAC) 104、一類比轉數位轉換裝置(ADC)群組105、一水平傳送掃描電路106、一放大器電路107及一信號處理電路108。 包含執行將入射光光電轉換成根據光強度之電荷量之光電轉換元件之單位像素(在下文中亦簡稱為像素)以一矩陣形狀配置於像素區段101中。將在隨後參考圖2描述單位像素之一特定電路組態。又，在呈矩陣形狀之像素配置中，針對各列，一像素驅動線109經配置在圖式中之左右方向(一像素列之一像素配置方向/水平方向)上，且針對各行，一垂直信號線110經配置在圖式中的上下方向(一像素行之像素配置方向/垂直方向)上。像素驅動線109之一個端經連接至對應於垂直掃描電路103之各列之一輸出端。儘管針對圖1中之各像素列繪示一個像素驅動線109，但可針對各像素列提供兩個或兩個以上像素驅動線109。 時序控制電路102包含經組態以產生各種時序信號之一時序產生器(未展示)。時序控制電路102基於由時序產生器基於自外部提供之控制信號及類似物產生之各種時序信號控制垂直掃描電路103、DAC 104、ADC群組105、水平傳送掃描電路106及類似物之驅動。 垂直掃描電路103由一移位暫存器、一位址解碼器及類似物形成。儘管在本文中之圖式中省略一特定組態，但垂直掃描電路103包含一讀取掃描系統及一掃掠掃描系統。 讀取掃描系統以單位像素列為單位執行選擇性掃描，自單位像素列依序讀取信號。同時，掃掠掃描系統執行掃掠(重設)來自一讀取列上之單位像素中之光電轉換元件之不必要電荷之掃掠掃描，讀取掃描系統在達到一快門速度時的讀取掃描之前對讀取列執行讀取掃描。藉由憑藉掃掠掃描系統掃掠(重設)不必要電荷而執行一所謂的電子快門操作。此處，電子快門操作意謂摒棄光電轉換元件之光電荷且重新開始曝光(開始光電荷累積)之一操作。由讀取掃描系統透過讀取操作讀取之一信號對應於在先前讀取操作或電子快門操作之後入射之光之強度。自透過先前讀取操作之讀取時序或透過電子快門操作之擦拭時序至透過此時執行之讀取操作之讀取時序之週期係單位像素中之光電荷累積時間(曝光時間)。 自藉由垂直掃描電路103選擇性地掃描之一像素列中之各單位像素輸出之一像素信號VSL經由各行中之垂直信號線110供應至ADC群組105。 DAC 104產生一參考信號RAMP(其係具有線性地增大之一斜坡波形之一信號)且將參考信號RAMP供應至ADC群組105。 ADC群組105包含比較器121-1至121-n、計數器122-1至122-n及鎖存器123-1至123-n。在下文中，在其中不必個別區分之情況中，比較器121-1至121-n、計數器122-1至122-n及鎖存器123-1至123-n將被簡稱為比較器121、計數器122及鎖存器123。 針對像素區段101之各行提供一個比較器121、一個計數器122及一個鎖存器123且其等形成一ADC。即，針對ADC群組105中之像素區段101之各行提供ADC。 比較器121比較藉由經由電容使自各像素輸出之像素信號VSL與參考信號RAMP相加而獲得之一信號之一電壓與一預定參考電壓且將指示該比較之一結果之一輸出信號供應至計數器122。 計數器122基於比較器121之輸出信號藉由計數直至藉由經由電容使像素信號VSL與參考信號RAMP相加而獲得之信號超過預定參考電壓之時間而將類比像素信號轉換成由一計數值表示之一數位像素信號。計數器122將計數值供應至鎖存器123。 鎖存器123保持自計數器122供應之計數值。鎖存器123藉由擷取對應於一信號位準中之像素信號之一相位D中之一計數值與對應於一重設位準中之像素信號之一相位P中之一計數值之間的差異而執行相關雙重取樣(CDS)。 水平傳送掃描電路106由一移位暫存器、一位址解碼器及類似物形成且依序選擇性地掃描對應於ADC群組105中之像素行之電路部分。由鎖存器123保持之數位像素信號藉由執行選擇性掃描之水平傳送電路106經由水平傳送線111依序傳送至放大器電路107。 放大器電路107放大自鎖存器123供應之數位像素信號且將數位像素信號供應至信號處理電路108。 信號處理電路108對自放大器電路107供應之數位像素信號執行預定信號處理且產生二維影像資料。例如，信號處理電路108執行垂直線缺陷及點缺陷或信號箝位之校正或執行數位信號處理，諸如並列-串列轉換、壓縮、編碼、加法、平均化及一間歇操作。信號處理電路108將所產生之影像資料輸出至一隨後階段中之一裝置。 ＜像素之組態實例＞ 圖2係繪示設置於像素區段101中之一像素150之一組態實例之一電路圖。 像素150包含作為一光電轉換元件之一光電二極體151且包含作為用於光電二極體151之主動元件之四個電晶體(即，一傳送電晶體152、一放大電晶體154、一選擇電晶體155及一重設電晶體156)。 光電二極體151執行將入射光光電轉換成根據入射光之光強度之一量之電荷(此處，電子)。 傳送電晶體152經連接在光電二極體151與一浮動擴散(FD) 153之間。當藉由自垂直掃描電路103供應之一驅動信號TX將傳送電晶體152帶入一接通狀態中時，傳送電晶體152將累積於光電二極體151中之電荷傳送至FD 153。 放大電晶體154之一閘極經連接至FD 153。放大電晶體154經由選擇電晶體155連接至垂直信號線110且與像素區段101外部之一恆定電流源157形成一源極隨耦器。若藉由自垂直掃描電路103供應之一驅動信號SEL接通選擇電晶體155，則放大電晶體154放大FD 153之一電位且根據垂直信號線110之電位輸出指示一電壓之像素信號。接著，經由垂直信號線110將自各像素150輸出之像素信號供應至ADC群組105中之各比較器121。 重設電晶體156經連接在一電源VDD與FD 153之間。當藉由自垂直掃描電路103供應之一驅動信號RST接通重設電晶體156時，將FD 153之電位重設至電源VDD之電位。 ＜比較器之組態實例＞ 圖3係繪示應用於圖1中繪示之比較器121之一比較器200之一組態實例之一電路圖。 比較器200包含一差分放大器201、電容器C11至C13、一開關SW11及一開關SW12。差分放大器201包含一PMOS電晶體PT11、一PMOS電晶體PT12及NMOS電晶體NT11至NT13。 PMOS電晶體PT11之一源極及PMOS電晶體PT12之一源極經連接至電源VDD1。PMOS電晶體PT11之一汲極經連接至PMOS電晶體PT11之一閘極及NMOS電晶體NT11之一汲極。PMOS電晶體PT12之一汲極經連接至NMOS電晶體NT12之一汲極及一輸出信號OUT1之一輸出終端T15。NMOS電晶體NT11之一源極經連接至NMOS電晶體NT12之一源極及NMOS電晶體NT13之一汲極。NMOS電晶體NT13之一源極經連接至一接地GND1。 又，PMOS電晶體PT11及PMOS電晶體PT12形成一電流鏡電路。NMOS電晶體NT11至NT13形成一差分比較單元。即，NMOS電晶體NT13藉由經由一輸入終端T14自外部輸入之一偏壓電壓VG操作為一電流源，且NMOS電晶體NT11及NMOS電晶體NT112操作為差分電晶體。 電容器C11經連接在像素信號VSL之一輸入終端T11與NMOS電晶體NT11之閘極之間且充當相對於像素信號VSL之一輸入電容。 電容器C12經連接在參考信號RAMP之一輸入終端T12與NMOS電晶體NT11之閘極之間且充當相對於參考信號RAMP之一輸入電容。 開關SW11經連接在NMOS電晶體NT11之汲極與閘極之間且藉由經由一輸入終端T13自時序控制電路102輸入之一驅動信號AZSW1接通或關斷。 開關SW12經連接在NMOS電晶體NT12之汲極與閘極之間且藉由經由輸入終端T13自時序控制電路102輸入之驅動信號AZSW1接通或關斷。 電容器C13經連接在NMOS電晶體NT12之閘極與接地GND1之間。 在下文中，電容器C11、電容器C12及開關SW11之一連接點將被稱為一節點HiZ。在下文中，NMOS電晶體NT12之閘極、電容器C13及開關SW12之一連接點將被稱為一節點VSH。 ＜比較器之操作＞ 接著，將參考圖4中之時序圖描述比較器200之操作。圖4係驅動信號AZSW1、參考信號RAMP、像素信號VSL、節點VSH、節點HiZ及輸出信號OUT1之一時序圖。 在一時間t1，將驅動信號AZSW1設定為一高位準。接著，接通開關SW11及開關SW12，且連接NMOS電晶體NT11之汲極與閘極及NMOS電晶體NT12之汲極與閘極。將參考信號RAMP設定為一預定重設位準。此外，重設作為一讀取目標之像素150之FD 153，且將像素信號VSL設定為重設位準。 以此方式，開始差分放大器201之一自動歸零操作。即，NMOS電晶體NT11之汲極及閘極以及NMOS電晶體NT12之汲極及閘極收斂於一預定相同電壓(下文中稱為一參考電壓)。以此方式，將節點HiZ及節點VSH之電壓設定為參考電壓。 接著，在一時間t2將驅動信號AZSW1設定為一低位準，且關斷開關SW11及開關SW12。以此方式，結束藉由差分放大器201之自動歸零操作。由於像素信號VSL及參考信號RAMP並未改變，故節點HiZ之電壓保持在參考電壓。藉由累積於電容器C13中之電荷將節點VSH之電壓保持在參考電壓。 在一時間t3，使參考信號RAMP之電壓自一重設位準降低一預定值。以此方式，使節點HiZ之電壓降低至低於節點VSH之電壓(參考電壓)，且使差分放大器201之輸出信號OUT1改變為一低位準。 在一時間t4，參考信號RAMP開始線性增大。據此，節點HiZ之電壓亦線性地增大。又，計數器122開始計數。 此後，當節點HiZ之電壓超過節點VSH之電壓(參考電壓)時，使差分放大器201之輸出信號OUT1反相且改變為一高位準。接著，當輸出信號OUT1反相為高位準時，計數器122之一計數值保持為鎖存器123中之相位P (重設位準)中之像素信號VSL之一值。 在一時間t5，將參考信號RAMP之電壓設定為重設電壓。又，接通像素150之傳送電晶體152，將在曝光週期期間累積於光電二極體151中之電荷傳送至FD 153，且將像素信號VSL設定為信號位準。以此方式，節點HiZ之電壓減小對應於信號位準之一值且變得小於節點VSH之電壓(參考電壓)，且差分放大器201之輸出信號OUT1反相為低位準。 在一時間t6，使參考信號RAMP之電壓以與在時間t3相同之方式自重設位準降低一預定值。以此方式，節點HiZ之電壓進一步減小。 在一時間t7，參考信號RAMP開始以與在時間t4相同之方式線性地增大。據此，節點HiZ之電壓線性地增大。又，計數器122開始計數。 此後，當節點HiZ之電壓超過節點VSH之電壓(參考電壓)時，使差分放大器201之輸出信號OUT1反相為一高位準。接著，當輸出信號OUT1反相為高位準時，將計數器122之計數值作為相位D (信號位準)中之像素信號VSL之一值保持於鎖存器123中。鎖存器123藉由擷取在時間t4與時間t5之間讀取的在相位D中之像素信號VSL與在相位P中之像素信號VSL之間的一差異而執行CDS。以此方式執行像素信號VSL之AD轉換。 此後，自一時間t8重複與自時間t1至時間t7之操作相同之操作。 以此方式，可藉由減小電壓VDD1之電壓而減小ADC群組105之功率消耗且因此減小影像感測器100之功率消耗。 例如，圖5中之上圖繪示參考文獻1及類似物中使用之一比較器之一組態。 在圖5中繪示之比較器中，具有線性地減小之一斜坡波形之參考信號RAM經由一電容器C21輸入至差分放大器201之一個輸入(NMOS電晶體NT11之閘極)。像素信號VSL經由一電容器C22輸入至差分放大器201之其他輸入(NMOS電晶體NT12之閘極)。 接著，比較參考信號RAMP及像素信號VSL，且輸出比較之一結果作為輸出信號OUT，如在圖5中之下圖中繪示。此時，當輸出信號OUT反相時，差分放大器201之一輸入電壓(參考信號RAMP及像素信號VSL之電壓)取決於像素信號VSL之電壓而變化。因此，存在以下顧慮：若降低用於驅動比較器之電源VDD之電壓，則當輸出信號OUT反相時，差分放大器201之輸入電壓將超過比較器之輸入動態範圍且將無法保全AD轉換之線性。 同時，比較器200輸出藉由經由輸入電容使像素信號VSL及參考信號RAMP相加而獲得之信號之電壓(節點HiZ之電壓)與節點VSH之電壓(參考電壓)之間的比較之一結果作為如上文描述之輸出信號OUT1。此時，當輸出信號OUT1反相時，差分放大器201之輸入電壓(節點HiZ及節點VSH之電壓)並未變化而變得恆定。 在影像感測器100中，參考信號RAMP改變之方向與圖5中繪示之比較器之參考信號RAMP之方向相反，且參考信號RAMP在與像素信號VSL之方向相反之方向上線性地改變。此處，與像素信號VSL之方向相反之方向上之改變意謂當信號分量變大時，參考信號RAMP在與像素信號VSL改變之一方向相反之一方向上改變。例如，當信號分量變大時，像素信號VSL在一負方向上改變而參考信號RAMO在正方向(在此實例中，其係相反方向)上改變。因此，節點HiZ之電壓(差分放大器201之輸入電壓)變為對應於圖5中之像素信號VSL與參考信號RAMP之間的差異之一電壓，且一振幅變小。 由於當輸出信號OUT1反相時，差分放大器201之輸入電壓變得恆定且輸入電壓之振幅如上文描述般變小，故可使差分放大器201之輸入動態範圍變窄。 因此，與圖5中之比較器相比，可降低用於驅動比較器200之電源VDD1之電壓以減小ADC群組105之功率消耗且因此減小影像感測器100之功率消耗。 ＜＜2.第一實施例之修改實例＞＞ 接著，將參考圖7至圖19描述第一實施例之修改實例(特定言之，比較器200之修改實例)。 ＜第一修改實例＞ 圖7係繪示根據比較器200之一第一修改實例之一比較器200a之一組態實例之一電路圖。在圖式中，將相同元件符號賦予對應於圖3中之比較器200中之零件之零件且將適當省略其等之描述。 比較器200a與比較器200的不同之處在於提供一差分放大器211而非差分放大器201。 差分放大器211包含PMOS電晶體PT31至PT33、一NMOS電晶體NT31及一NMOS電晶體NT32。 NMOS電晶體NT31之一源極及NMOS電晶體NT32之一源極經連接至一接地GND1。NMOS電晶體NT31之一汲極經連接至NMOS電晶體NT31之一閘極及PMOS電晶體PT31之一汲極。NMOS電晶體NT32之一汲極經連接至PMOS電晶體PT32之一汲極及一輸出信號OUT1之一輸出終端T15。PMOS電晶體PT31之一源極經連接至PMOS電晶體PT32之一源極及PMOS電晶體PT33之一汲極。PMOS電晶體PT33之一源極經連接至一電源VDD1。 NMOS電晶體NT31及NMOS電晶體NT32形成一電流鏡電路。又，PMOS電晶體PT31至PT33形成一差分比較單元。即，PMOS電晶體PT33藉由經由一輸入終端T14自外部輸入之一偏壓電壓VG操作為一電流源，且PMOS電晶體PT31及PMOS電晶體PT32操作為差分電晶體。 一電容器C11經連接在一像素信號VSL之一輸入終端T11與PMOS電晶體PT31之閘極之間且充當相對於像素信號VSL之一輸入電容。 一電容器C12經連接在一參考信號RAMP之一輸入終端T12與PMOS電晶體PT31之閘極之間且充當相對於參考信號RAMP之一輸入電容。 一開關SW11經連接在PMOS電晶體PT31之汲極與閘極之間且藉由經由一輸入終端T13自一時序控制電路102輸入之一驅動信號AZSW1接通或關斷。 一開關SW12經連接在PMOS電晶體PT32之汲極與閘極之間且藉由經由輸入終端T13自時序控制電路102輸入之驅動信號AZSW1接通或關斷。 一電容器C13經連接在電源VDD1與PMOS電晶體PT32之閘極之間。 比較器200a經設計使得電晶體之極性與比較器200中之極性相反且執行與比較器200之操作相同之操作。又，藉由使用比較器200a，可以與在使用比較器200之情況中相同之方式降低電源VDD1之電壓且實現低功率消耗。 ＜第二修改實例＞ 圖8係繪示根據比較器200之一第二修改實例之一比較器200b之一組態實例之一電路圖。在圖式中，將相同元件符號賦予對應於圖3中之比較器200中之零件之零件且將適當省略其等之描述。 比較器200b與比較器200的不同之處在於驅動信號經個別地輸入至一開關SW11及一開關SW12。即，一驅動信號AZSW1A經由一輸入終端T13A自一時序控制電路102輸入至開關SW11，且一驅動信號AZSW1B經由一輸入終端T13B自時序控制電路102輸入至開關SW12。以此方式，個別地控制開關SW11及開關SW12，且例如，可在一自動歸零操作之時間個別地控制一節點HiZ之一電壓及一節點VSH之一電壓。 ＜第三修改實例＞ 圖9係繪示根據比較器200之一第三修改實例之一比較器200c之一組態實例之一電路圖。在圖式中，將相同元件符號賦予對應於圖7中之比較器200a中之零件之零件且將適當省略其等之描述。 比較器200c與比較器200a的不同之處在於驅動信號以與在圖8中繪示之比較器200b中相同之方式個別地輸入至一開關SW11及一開關SW12。即，一驅動信號AZSW1A經由一輸入終端T13A自一時序控制電路102輸入至開關SW11，且一驅動信號AZSW1B經由一輸入終端T13B自時序控制電路102輸入至開關SW12。以此方式，個別地控制開關SW11及開關SW12，且例如，可在自動歸零操作之時間個別地控制一節點HiZ之一電壓及一節點VSH之一電壓。 ＜第四修改實例＞ 圖10係繪示根據比較器200之一第四修改實例之一比較器200d之一組態實例之一電路圖。在圖式中，將相同元件符號賦予對應於圖3中之比較器200中之零件之零件且將適當省略其等之描述。 藉由將一輸出放大器221及一電容器C42添加至比較器200而獲得比較器200d。 輸出放大器221用為一緩衝器，其緩衝一差分放大器201之一輸出信號OUT1以按適合於隨後階段中的電路之一位準輸出輸出信號OUT1。即，輸出放大器221用一預定增益放大差分放大器201之輸出信號OUT1且自一輸出終端T42輸出由此獲得之一輸出信號OUT2。 輸出放大器221包含一PMOS電晶體PT41、一NMOS電晶體NT41、一電容器C41及一開關SW41。 PMOS電晶體PT41之一源極經連接至一電源VDD1，PMOS電晶體PT41之一閘極經連接至差分放大器201之一輸出，且PMOS電晶體PT41之一汲極經連接至PMOS電晶體PT41之一汲極及輸出終端T42。NMOS電晶體NT41之一源極經連接至一接地GND1，且NMOS電晶體NT41之一閘極經由電容器C41連接至接地GND1。開關SW41經連接在NMOS電晶體NT41之汲極與閘極之間且藉由經由一輸入終端T41自一時序控制電路102輸入之一驅動信號AZSW2接通或關斷。 電容器C42經連接在電源VDD1與PMOS電晶體PT12之汲極(差分放大器201之輸出)之間。電容器C42自差分放大器201之輸出信號OUT1移除一高頻分量。 接著，將參考圖11中繪示之時序圖描述比較器200d之操作。圖11繪示一驅動信號AZSW1、驅動信號AZSW2、一參考信號RAMP、一像素信號VSL、一節點VSH、一節點HiZ、輸出信號OUT1及輸出信號OUT2之一時序圖。 在時間t1，將驅動信號AZSW1設定為一高位準，將參考信號RAMP設定為一重設位準，且以與在圖4中之時間t1相同之方式重設一像素150之一FD 153 (其係一讀取目標)。以此方式，執行差分放大器201之前述自動歸零操作。 又，將驅動信號AZSW2設定為一高位準。接著，接通開關SW41，且連接PMOS電晶體PT41之汲極及閘極。 以此方式，開始輸出放大器221之自動歸零操作。即，電容器C41之一電壓變得等於PMOS電晶體PT41之一汲極電壓，且將電荷累積於電容器C41中。 在時間t2，將驅動信號AZSW2設定為一低位準。接著，關斷開關SW41，且完成輸出放大器221之自動歸零操作。甚至在關斷開關SW41之後，電容器C41之電壓仍保持不變且接著經施加至NMOS電晶體NT41之閘極。因此，NMOS電晶體NT41用作一電流源，其導致與當接通開關SW41時之電流實質上相同之電流流動。 在時間t3至時間t8，執行與在圖4中之時間t2至時間t7執行之操作相同之操作。此時，當差分放大器201之輸出信號OUT1改變為高位準時，關斷輸出放大器221之PMOS電晶體PT41且使輸出信號OUT2改變為低位準。同時，當差分放大器201之輸出信號OUT1改變為低位準時，接通輸出放大器221之PMOS電晶體PT41且使輸出信號OUT2改變為高位準。即，輸出放大器221輸出差分放大器201之輸出信號OUT1使得其之位準反相。 此後，自時間t9重複與在時間t1至時間t8之操作相同之操作。 ＜第五修改實例＞ 圖12係繪示根據比較器200之一第五修改實例之一比較器200e之一組態實例之一電路圖。在圖式中，將相同元件符號賦予對應於圖7中之比較器200a及圖10中之比較器200d中之零件之零件且將適當省略其等之描述。 藉由將一輸出放大器231及一電容器C42添加至比較器200a而獲得比較器200e。 輸出放大器231包含一PMOS電晶體PT51、一NMOS電晶體NT51、一電容器C51及一開關SW51。 NMOS電晶體NT51之一源極經連接至一接地GND1，NMOS電晶體NT51之一閘極經連接至一差分放大器211之一輸出，且NMOS電晶體NT51之一汲極經連接至PMOS電晶體PT51之一汲極及一輸出終端T42。PMOS電晶體PT41之一源極經連接至一電源VDD1，且PMOS電晶體PT41之一閘極經由電容器C51連接至電源VDD1。開關SW51經連接在PMOS電晶體PT51之汲極與閘極之間且藉由經由一輸入終端T41自一時序控制電路102輸入之一驅動信號AZSW2接通或關斷。 輸出放大器231經設計使得電晶體之極性與圖10中之輸出放大器221之極性相反，以與輸出放大器221相同之方式用一預定增益放大差分放大器211之一輸出信號OUT1，且自輸出終端T42輸出由此獲得之一輸出信號OUT2。 ＜第六修改實例＞ 圖13係繪示根據比較器200之一第六實施例之一比較器200f之一組態實例之一電路圖。在圖式中，將相同元件符號賦予對應於圖10中之比較器200中之零件之零件且將適當省略其等之描述。 比較器200f與比較器200d的不同之處在於針對一差分放大器201及一輸出放大器221提供分開電源。 特定言之，輸出放大器221之一PMOS電晶體PT41之一源極經連接至與一電源VDD1不同之一電源VDD2。輸出放大器221之一NMOS電晶體NT41之一源極及一電容器C41之一端經連接至與一接地GND1不同之一接地GND2。 以此方式，例如，可將差分放大器201之一驅動電壓及輸出放大器221之一驅動電壓設定為不同值。 又，亦可將一電容器C42之一端連接至電源VDD2而非電源VDD1。 ＜第七修改實例＞ 圖14係繪示根據比較器200之一第七修改實例之一比較器200g之一組態實例之一電路圖。在圖式中，將相同元件符號賦予對應於圖12中之比較器200e中之零件之零件且將適當省略其等之描述。 比較器200g與比較器200e的不同之處在於針對一差分放大器211及一輸出放大器231提供分開電源。 特定言之，輸出放大器231之一PMOS電晶體PT51之一源極及一電容器C51之一端經連接至與一電源VDD1不同之一電源VDD2。又，輸出放大器231之一NMOS電晶體NT51之一源極經連接至與一接地GND1不同之一接地GND2。 以此方式，可將差分放大器201之一驅動電壓及輸出放大器231之一驅動電壓設定為不同值。 亦可將一電容器C42之一個端連接至接地GND2而非一接地GND1。 ＜第八修改實例＞ 圖15係繪示根據比較器200之一第八修改實例之一比較器200h之一組態實例之一電路圖。在圖式中，將相同元件符號賦予對應於圖3中之比較器200中之零件之零件且將適當省略其等之描述。 比較器200h與比較器200d的不同之處在於提供具有可變電容之一可變電容器C61及一可變電容器C62而非電容器C11及電容器C12。即，一像素信號VSL經由可變電容器C61輸入至一差分放大器201之一NMOS電晶體NT11之一閘極，且一參考信號RAMP經由可變電容器C62輸入至差分放大器201之一NMOS電晶體NT11之一閘極。 若假定可變電容器C61之電容係C61且可變電容器之電容係C62，則像素信號VSL之一電壓之一振幅△VSL在一節點HiZ中係△VSL x C61/(C61+C62)。因此，若例如假定電容C61=電容C62，則輸入至差分放大器201之像素信號VSL衰減至約1/2。因此，輸入參考雜訊增大。回應於此，可藉由升高電容C61 (像素信號VSL之輸入電容)相對於電容C62 (參考信號RAMP之輸入電容)之一比而抑制輸入至差分放大器201之像素信號VSL之衰減且抑制輸入參考雜訊。 然而，若升高像素信號VSL之輸入電容相對於參考信號RAMP之輸入電容之比，則輸入至差分放大器201之參考信號RAMP之衰減量相反地增大。 圖16係繪示在其中升高及減小像素信號VSL之輸入電容相對於參考信號RAMP之輸入電容之比之一情況中輸入至差分放大器201之參考信號RAMP之一比較之一圖。由圖16中之虛線表示之波形表示在升高該比之情況中輸入至差分放大器201之參考信號RAMP之一波形，且由實線表示之波形表示在減小該比之一情況中輸入至差分放大器201之參考信號RAMP之一波形。 以此方式，若升高像素信號VSL之輸入電容相對於參考信號RAMP之輸入電容之比，則輸入至差分放大器201之參考信號RAMP之振幅減小。因此，減小ADC之一動態範圍。 相比之下，應考量，藉由增大自DAC 104輸出之參考信號RAMP之振幅例如以增大輸入至差分放大器201之參考信號RAMP之振幅而抑制ADC之動態範圍之減小。 然而，由DAC 104之一規格及類似物約束參考信號RAMP之振幅之最大值。由於參考信號RAMP之振幅在一高增益模式中經設定為小，故可增大參考信號RAMP之振幅。同時，由於參考信號RAMP之振幅在一低增益模式中預先設定為大，故在一些情況中難以進一步增大參考信號RAMP之振幅。 因此，考量儘可能升高像素信號VSL之輸入電容相對於參考信號RAMP之輸入電容之比且增大高增益模式中之參考信號RAMP之振幅。以此方式，可抑制輸入至差分放大器201之像素信號VSL之衰減且抑制其中雜訊之影響傾向於大之高增益模式中之雜訊之一影響。 同時，例如，考量在低增益模式中將參考信號RAMP之輸入電容及像素信號VSL之輸入電容設定為類似值。 接著，將參考圖17描述可變電容器C61及可變電容器C62之特定組態實例。 圖17係繪示一比較器200ha之一組態實例之一電路圖。 在比較器200ha中，圖15中之可變電容器C61及可變電容器C62包含電容器C71至C73、一開關SW71及一開關SW72。 電容器C72之一個端經由開關SW71連接至一輸入終端T11及電容器C71之一端，且經由開關SW72連接至一輸入終端T12及電容器C73之一端。電容器C71至C73之另一端經連接至NMOS電晶體NT11之閘極。 例如，將電容器C71至C73之電容設定為相同值。接著，藉由控制開關SW71及開關SW72之狀態而控制像素信號VSL之輸入電容與參考信號RAMP之輸入電容之間的一比。 特定言之，開關SW71及開關SW72經控制使得關斷其等至少一者。在其中接通開關SW71且關斷開關SW72之一情況中，像素信號VSL之輸入電容與參考信號RAMP之輸入電容之間的比係2:1，且輸入至差分放大器201之像素信號VSL衰減至約2/3。在其中關斷開關SW71且接通開關SW72之一情況中，像素信號VSL之輸入電容與參考信號RAMP之輸入電容之間的比係1:2，且輸入至差分放大器201之像素信號VSL衰減至約1/3。在其中關斷開關SW71及開關SW72兩者之一情況中，像素信號VSL之輸入電容與參考信號RAMP之輸入電容之間的比係1:1，且輸入至差分放大器201之像素信號VSL衰減至約1/2。 可任意地設定其中對準電容器之陣列數目。 例如，五個電容器C71至C75可如圖18中繪示之比較器200hb般並聯連接。 特定言之，電容器C72之一個端經由開關SW71連接至輸入終端T11及電容器C71之一端且經由開關SW72連接至電容器C73之一個端。電容器C74之一個端經由開關SW73連接至電容器C73之一個端且經由開關SW74連接至輸入終端T12及電容器C75之一個端。電容器C71至C75之另一端經連接至NMOS電晶體NT11之閘極。 例如，電容器C71至C75係具有相同電容之電容器。藉由控制開關SW1至SW74之狀態而控制像素信號VSL之輸入電容與參考信號RAMP之輸入電容之間的比。開關SW71至SW74經控制使得關斷其等至少一者。 甚至在其他比較器中，可藉由相同方法將像素信號VSL之輸入電容及參考信號RAMP之輸入電容設定為可變。 替代地，可藉由固定像素信號VSL之輸入電容及參考信號RAMP之輸入電容之一者且將另一者設定為可變而調整像素信號VSL之輸入電容與參考信號RAMP之輸入電容之間的比。 ＜第九修改實例＞ 圖19係繪示根據比較器200之一第九修改實例之一比較器200i之一組態實例之一電路圖。在圖式中，將相同元件符號賦予對應於圖17中之比較器200ha中之零件之零件且將適當省略其等之描述。 藉由自比較器200ha刪除電容器C13及開關SW12且將NMOS電晶體NT12之閘極連接至輸入終端T81而獲得比較器200i。因此，藉由經由比較器200i中之一輸入終端T81自外部輸入之一偏壓電壓設定一參考電壓。 甚至在其他比較器中，藉由以相同方法自外部輸入之偏壓電壓設定參考電壓。 ＜＜3.第二實施例＞＞ 接著，將參考圖20及圖21描述本技術之一第二實施例。 第二實施例與第一實施例的不同之處在於一比較器之一組態。特定言之，在第二實施例中之一比較器121中使用一單一型放大器而在第一實施例中之比較器中使用一差分型放大器(差分放大器201或差分放大器211)。 ＜比較器之組態實例＞ 圖20係繪示根據本技術之第二實施例之應用於圖1中繪示之影像感測器100中之比較器121之一比較器300之一組態實例之一電路圖。 比較器300包含一單一型放大器301、一電容器C101、一電容器C102及一開關SW101。放大器301包含一PMOS電晶體PT101、一PMOS電晶體PT102、一NMOS電晶體NT101及一NMOS電晶體NT102。 PMOS電晶體PT101之一源極經連接至一電源VDD1，且PMOS電晶體PT101之一汲極經連接至PMOS電晶體PT102之一源極。PMOS電晶體PT102之一汲極經連接至NMOS電晶體NT101之一汲極及一輸出信號OUT1之一輸出終端T104。NMOS電晶體NT102之一汲極經連接至NMOS電晶體NT101之一源極，且NMOS電晶體NT102之一源極經連接至一接地GND1。 PMOS電晶體PT101及PMOS電晶體PT102形成一電流源。 又，PMOS電晶體PT102及NMOS電晶體NT101充當防止自比較器300之輸出至輸入之反沖(kicking-back)之一疊接裝置。疊接裝置防止反沖經由用於參考信號RAMP之線影響其他ADC且防止條紋(streaking)發生。在其中允許效能降級之一情況中，亦可刪除PMOS電晶體PT102及NMOS電晶體NT101。 電容器C101經連接在像素信號VSL之一輸入終端T101與NMOS電晶體NT102之閘極之間且充當相對於像素信號VSL之一輸入電容。 電容器C102經連接在參考信號RAMP之一輸入終端T102與NMOS電晶體NT102之閘極之間且充當相對於參考信號RAMP之一輸入電容。 開關SW101經連接在NMOS電晶體NT101之汲極與NMOS電晶體NT102之閘極之間且藉由經由一輸入終端T103自一時序控制電路102輸入之一驅動信號AZSW1接通或關斷。 在下文中，電容器C11、電容器C12及開關SW101之一連接點將被稱為一節點HiZ。 ＜比較器之操作＞ 接著，將參考圖21中之時序圖描述比較器300之操作。圖21係驅動信號AZSW1、像素信號VSL、參考信號RAMP、節點HiZ及輸出信號OUT1之一時序圖。 在時間t1，重設作為一讀取目標之一像素150之一FD 153，且將像素信號VSL設定為一重設位準。此時，將參考信號RAMP設定為一預定重設位準。 在時間t2，將驅動信號AZSW1設定為一高位準，且執行放大器301之一自動歸零操作。特定言之，接通開關SW101，建立節點NiZ與一輸出終端T104之間的連接，且使放大器301之輸入及輸出短路。以此方式，節點HiZ之電壓及輸出信號OUT1之電壓收斂至接近輸出信號OUT1之高位準與低位準之間的一中間值之一電壓。收斂之後的電壓變為一參考電壓。即，若節點HiZ之電壓(放大器301之輸入電壓)在關斷開關SW101之後變得大於參考電壓，則輸出信號OUT1之電壓降低至低位準。同時，若節點HiZ之電壓(放大器301之輸入電壓)變得小於參考電壓，則輸出信號OUT1之電壓升高至高位準。 在時間t3，將驅動信號AZSW1設定為低位準，關斷開關SW101，且完成放大器301之自動歸零操作。節點HiZ之電壓及輸出信號OUT1之電壓保持在參考電壓。 在時間t4，使參考信號RAMP之電壓自重設位準降低一預定值。以此方式，節點HiZ之電壓變得小於參考電壓，且輸出信號OUT1改變為高位準。 在時間t5，參考信號RAMP開始線性增大。據此，節點HiZ之電壓亦線性地增大。又，一計數器122開始計數。 此後，當節點HiZ之電壓超過參考電壓時，輸出信號OUT1之電壓反相為低位準。接著，當輸出信號OUT1反相為低位準時，計數器122之一計數值由一鎖存器123保持為相位P (重設位準)中之像素信號VSL之一值。 在時間t6，將參考信號RAMP之電壓設定為重設電壓。以此方式，使節點HiZ之電壓返回至參考電壓，且輸出信號OUT1之電壓變得與參考電壓實質上相同。 在時間t7，接通像素150之一傳送電晶體152，且將在一曝光週期期間累積於一光電二極體151中之電荷傳送至FD 153。以此方式，將像素信號VSL設定為信號位準，且使節點HiZ之電壓自參考電壓降低對應於信號位準之一值。因此，使輸出信號OUT1改變為高位準。然而，在其中像素信號VSL之信號位準為小之一情況中，輸出信號OUT1之電壓在一些情況中保持在與參考電壓實質上相同之一值。 在時間t8，使參考信號RAMP之電壓以與在時間t4相同之方式自重設位準降低一預定值。以此方式進一步降低節點HiZ之電壓。 在時間t9，參考信號RAMP以與在時間t5相同之方式開始線性地增大。據此，節點HiZ之電壓亦線性地增大。又，計數器122開始計數。 此後，當節點HiZ之電壓變得大於參考電壓時，使輸出信號OUT1反相為低位準。接著，當輸出信號OUT1反相為低位準時，藉由鎖存器123使計數器122之一計數值保持為一相位D (信號位準)中之像素信號VSL之一值。鎖存器123藉由擷取在時間t5與時間t6之間讀取的在相位D中之像素信號VSL與在相位P中之像素信號VSL之間的一差異而執行CDS。以此方式執行像素信號VSL之AD轉換。 在時間t10，將參考信號RAMP之電壓以與在時間t6相同之方式設定為重設電壓。以此方式，使節點HiZ之電壓返回至參考電壓，且輸出信號OUT1之電壓變得與參考電壓實質上相同。 此後，在時間t11及之後重複與在時間t1至時間t10之操作相同之操作。 在比較器300中，可藉由使用單一型放大器301而將電流消耗減小至其中使用一差分型放大器之一情況中之電流消耗之約一半且減小功率消耗。 又，與其中使用一反相器型放大器之一情況相比，由於放大器301係一源極接地類型且一偏壓電流係恆定的，故電流變化較少且抑制條紋之發生。 此外，在比較器300中，放大器301之輸入電壓係對應於圖5中繪示之像素信號VSL與參考信號RAMP之間的差異之一電壓，且振幅以與圖3中繪示之比較器200相同之方式變小。以此方式，可使放大器301之輸入動態範圍變窄。因此，可降低用於驅動比較器300之電源VDD1之電壓，減小ADC群組105之功率消耗且因此減小影像感測器100之功率消耗。 ＜＜4.第二實施例之修改實例＞＞ 接著，將參考圖22至圖32描述第二實施例之修改實例，特定言之比較器300之修改實例。 ＜第一修改實例＞ 圖22係繪示根據比較器300之一第一修改實例之一比較器300a之一組態實例之一電路圖。在圖式中，將相同元件符號賦予對應於圖20中之比較器300中之零件之零件且將適當省略其等之描述。 比較器300a與比較器300的不同之處在於放大器301之一輸入位置。特定言之，電容器C101經連接在一輸入終端T101與PMOS電晶體PT101之一閘極之間。電容器C102經連接在一輸入終端T102與PMOS電晶體PT101之閘極之間。開關SW101經連接在PMOS電晶體PT101之閘極與PMOS電晶體PT102之一汲極之間。 比較器300a的不同之處僅在於放大器301之輸入位置且執行與比較器300之操作相同之操作。 在比較器300a中，NMOS電晶體NT101及NMOS電晶體NT102形成放大器301之一電流源。 ＜第二修改實例＞ 圖23係繪示根據比較器300之一第二修改實例之一比較器300b之一組態實例之一電路圖。在圖式中，將相同元件符號賦予對應於圖20中之比較器300中之零件之零件且將適當省略其等之描述。 藉由將由一PMOS電晶體PT111形成之一箝位電路添加至比較器300而獲得比較器300b。特定言之，PMOS電晶體PT111之一源極經連接至一輸出終端T104，且PMOS電晶體PT111之一汲極經連接至一接地GND2。 例如，若形成一電流源之一PMOS電晶體P101及一PMOS電晶體PT102之一汲極電壓升高且超過一預定臨限值，則接通PMOS電晶體PT111且抑制電流源之汲極電壓增大。以此方式，抑制電流源之電流改變及因此條紋之發生。 可共同提供接地GND1及接地GND2。 ＜第三修改實例＞ 圖24係繪示根據比較器300之一第三實施例之一比較器300c之一組態實例之一電路圖。在圖式中，將相同元件符號賦予對應於圖22中之比較器300a中之零件之零件且將適當省略其等之描述。 藉由將由一NMOS電晶體NT111形成之一箝位電路添加至比較器300a而獲得比較器300c。特定言之，NMOS電晶體NT111之一源極經連接至一輸出終端T104，且NMOS電晶體NT111之一汲極經連接至一電源VDD2。 例如，若形成一電流源之一NMOS電晶體NT101及一NMOS電晶體NT102之一汲極電壓降低至低於一預定臨限值，則接通NMOS電晶體NT111且抑制電流源之汲極電壓減小。以此方式，抑制電流源之電流改變及因此條紋之發生。 可共同提供電源VDD1及電源VDD2。 ＜第四修改實例＞ 圖25係繪示根據比較器300之一第四修改實例之一比較器300d之一組態實例之一電路圖。在圖式中，將相同元件符號賦予對應於圖23中之比較器300b中之零件之零件且將適當省略其等之描述。 藉由將由電容器C121及開關SW121形成之一取樣保持電路及由電容器C122形成之一帶限電容添加至比較器300b而獲得比較器300d。 特定言之，電容器C121經連接在一電源VDD1與一PMOS電晶體PT101之一閘極之間。開關SW121經連接在一輸入終端T121與PMOS電晶體PT101之閘極之間。開關SW121藉由經由一輸入終端T122自一時序控制電路102輸入之一驅動信號SHSW而接通或關斷。 甚至在關斷開關SW121之後，藉由電容器C121保持經由開關SW121自輸入終端T121輸入之一偏壓電壓(PMOS電晶體PT101之一閘極電壓)。以此方式，將PMOS電晶體PT101之閘極與其他比較器300d斷開連接且抑制條紋及橫向雜訊之發生。 電容器C122經連接在電源VDD1與一輸出終端T104之間。此電容器C122自一輸出信號OUT1移除一高頻分量。 ＜第五修改實例＞ 圖26係繪示根據比較器300之一第五修改實例之一比較器300e之一組態實例之一電路圖。在圖式中，將相同元件符號賦予對應於圖24中之比較器300c及圖25中之比較器300d中之零件之零件且將適當省略其等之描述。 藉由以與圖25中之比較器300d相同之方式將由電容器C121及開關SW121形成之一取樣保持電路及由電容器C122形成之一帶限電容添加至圖24中之比較器300c而獲得比較器300e。 特定言之，電容器C121經連接在一NMOS電晶體NT102之一閘極與一接地GND2之間。開關SW121經連接在一輸入終端T121與NMOS電晶體NT102之閘極之間。開關SW121藉由經由一輸入終端T122自一時序控制電路102輸入之一驅動信號SHSW而接通或關斷。 甚至在關斷開關SW121之後，藉由電容器C121保持經由開關SW121自輸入終端T121輸入之一偏壓電壓(NMOS電晶體NT102之一閘極電壓)。以此方式，將NMOS電晶體NT102之閘極與其他比較器300e斷開連接且抑制條紋及橫向雜訊之發生。 可共同提供接地GND1及接地GND2。 ＜第六修改實例＞ 圖27係繪示根據比較器300之一第六實施例之一比較器300f之一組態實例之一電路圖。在圖式中，將相同元件符號賦予對應於圖25中之比較器300d中之零件之零件且將適當省略其等之描述。 藉由將一輸出放大器311添加至比較器300d而獲得比較器300f。輸出放大器311具有與圖10中之輸出放大器221之電路組態相同之電路組態且具有與輸出放大器221之功能相同之功能。 特定言之，輸出放大器311包含一PMOS電晶體PT131、一NMOS電晶體NT131、一電容器C131及一開關SW131。 PMOS電晶體PT131之一源極經連接至一電源VDD2，PMOS電晶體PT131之一閘極經連接至一放大器301之一輸出，且PMOS電晶體PT131之一汲極經連接至NMOS電晶體NT131之一汲極及一輸出終端T132。NMOS電晶體NT131之一源極經連接至一接地GND2，且NMOS電晶體NT131之一閘極經由電容器C131連接至接地GND2。開關SW131經連接在NMOS電晶體NT131之汲極與閘極之間且藉由經由一輸入終端T131自一時序控制電路102輸入之一驅動信號AZSW2而接通或關斷。 電容器C122經連接在電源VDD2與PMOS電晶體PT131之閘極之間。 接著，將參考圖28中之時序圖描述比較器300f之操作。圖28係驅動信號SHSW、一驅動信號AZSW1、驅動信號AZSW2、一像素信號VSL、一參考信號RAMP、一節點HiZ、一輸出信號OUT1及一輸出信號PUT2之一時序圖。 在時間t1，以與圖21中之時間t1相同之方式重設作為一讀取目標之一像素150之一FD 153。 在時間t2，將驅動信號SHSW、驅動信號AZSW1及驅動信號AZSW2設定為一高位準。 以此方式，一偏壓電壓自一輸入終端T122輸入至PMOS電晶體T101之閘極，且對應於偏壓電壓之電荷經累積於電容器C121中。 又，以與在圖21中之時間t2相同之方式執行藉由放大器301之一自動歸零操作。 此外，以與在圖11中之時間t1相同之方式執行放大器311之自動歸零操作。 在時間t3，將驅動信號SHSW設定為一低位準。以此方式，停止自輸入終端T122輸入偏壓電壓，且藉由累積於電容器C121中之電荷將偏壓電壓輸入至PMOS電晶體PT101之閘極。 在時間t4，將驅動信號AZSW2設定為一低位準，且完成輸出放大器311之自動歸零操作。 此後，在時間t5至時間t12執行與在圖21中之時間t3至時間t10之操作相同之操作。此時，自輸出放大器311之輸出終端T132輸出之輸出信號OUT2係藉由使放大器301之輸出信號OUT1反相及放大而獲得之一信號。 此後，在時間t13重複與在時間t1至時間t12之操作相同之操作。 可共同提供電源VDD1及電源VDD2。又，可共同提供接地GND1及接地GND2。 ＜第七修改實例＞ 圖29係繪示根據比較器300之一第七修改實例之一比較器300g之一組態實例之一電路圖。在圖式中，將相同元件符號賦予對應於圖26中之比較器300e及圖27中之比較器300f中之零件之零件且將適當省略其等之描述。 藉由以與圖27中之比較器300f相同之方式將一輸出放大器311添加至圖26中之比較器300e而獲得比較器300g。 特定言之，一放大器301之一輸出經連接至輸出放大器311之一PMOS電晶體PT131之一閘極。一電容器C122經連接在一電源VDD2與PMOS電晶體PT131之一閘極之間。 可共同提供電源VDD1及電源VDD2。又，可共同提供接地GND1及接地GND2。 ＜第八修改實例＞ 圖30係繪示根據比較器300之一第八修改實例之一比較器300h之一組態實例之一電路圖。在圖式中，將相同元件符號賦予對應於圖20中之比較器300中之零件之零件且將適當省略其等之描述。 比較器300h經設計使得一像素信號VSL之一輸入電容及一參考信號RAMP之一輸入電容以與圖15中之比較器200h相同之方式可變。特定言之，一可變電容器C141經連接在一輸入終端T101與一NMOS電晶體NT102之一閘極之間。一可變電容器C142經連接在一輸入終端T102與NMOS電晶體NT102之閘極之間。 以此方式，藉由以與圖15中之比較器200h中相同之方式調整像素信號VSL之輸入電容及參考信號RAMP之輸入電容而抑制輸入參考雜訊。 圖31及圖32繪示圖30中之可變電容器C141及可變電容器C142之特定組態實例。 特定言之，在圖31中之比較器300ha中，可變電容器C141及可變電容器C142由與圖17中之比較器200ha中之電路相同之電路形成。 即，電容器C152之一個端經由一開關SW151連接至一輸入終端T101及一電容器C151之一個端且經由一開關SW152連接至一輸入終端T102及電容器C153之一端。電容器C151至C153之另一端經連接至NMOS電晶體NT102之閘極。 在圖32中之一比較器300hb中，可變電容器C141及可變電容器C142係由與圖18中之比較器200hb中之電路相同之電路形成。 即，電容器C152之一個端經由開關SW151連接至輸入終端T101及電容器C151之一個端且經由開關SW152連接至電容器C153之一個端。電容器C154之一個端經由開關SW153連接至電容器C153之一個端且經由一開關SW154連接至輸入終端T102及電容器C155之一個端。電容器C151至C155之另一端經連接至NMOS電晶體NT102之閘極。 甚至在根據第二實施例之其他比較器中，可以相同方式將像素信號VSL之輸入電容及參考信號RAMP之輸入電容設定為可變。 ＜＜5.第三實施例＞＞ 在圖1中繪示之影像感測器100中，針對像素區段101中之各像素行提供ADC。即，相同ADC對相同像素行中之像素150之像素信號VSL執行AD轉換，且不同ADC對不同像素行中之像素150之像素信號VSL執行AD轉換。因此，若形成各像素行之ADC之比較器121之像素信號VSL之輸入電容(例如，圖3中之電容器C11)與參考信號RAMP之輸入電容(例如，圖3中之電容器C12)之間存在失配(變動)，則發生用於各自像素行之ADC之增益(下文中稱為AD轉換增益)之失配(變動)。存在像素行之間的AD轉換增益之失配導致影像資料中之垂直條紋之一顧慮。 例如，在其中接通比較器200ha之開關SW71且關斷開關SW71之一情況中，由下列方程式(1)表示包含圖17中繪示之比較器200ha之ADC之AD轉換增益。 [數學表達式1]

方程式(1)中之C71至C73分別表示電容器C71至C73之電容之統計值(理想電容)。△C71至△C73分別表示電容器C71至C73之電容相對於統計值之誤差。因此，電容器C71之一實際電容係C71+△C71，電容器C72之一實際電容係C72+△C72，且電容器C73之一實際電容係C73+△C73。 此處，若誤差△C71至△C73在像素行之間變化且在電容器C71至C73之電容之間發生失配，則發生各自陣列之ADC之間的ADC轉換增益之失配。存在像素行之間的AD轉換增益之失配導致影像資料中之垂直條紋之一顧慮。 一第三實施例係用於抑制影像資料中之垂直條紋之發生。 ＜比較器之組態實例＞ 圖33係繪示根據本技術之第三實施例之應用於圖1中繪示之影像感測器100中之比較器121之一比較器400之一組態實例之一電路圖。 比較器400包含一比較電路401、電容器C201至C203及開關SW201至SW203。 儘管僅在圖式中繪示，但比較電路401係由前述比較器200至200i或比較器300至300hb之一節點HiZ及節點HiZ之後的電路形成。 開關SW201之一終端1經連接至一輸入終端T201，且開關SW201之一終端3經連接至一輸入終端T202。開關SW202之一終端1經連接至輸入終端T201，且開關SW202之一終端3經連接至輸入終端T202。開關SW203之一終端1經連接至輸入終端T201，且開關SW203之一終端3經連接至輸入終端T202。 例如，藉由一時序控制電路102控制開關SW201至SW203之狀態。 電容器C201經連接在開關SW201之一終端0與節點HiZ之間。電容器C202經連接在開關SW202之一終端0與節點HiZ之間。電容器C203經連接在開關SW203之一終端0與節點HiZ之間。 儘管理想的是將電容器C201至C203之電容設定為相同值，但歸因於實踐中之電容誤差而發生變動。特定言之，電容器C201之電容係C201+△C201，電容器C202之電容係C202+△C202，且電容器C203之電容係C203+△C203。C201至C203分別表示電容器C201至C203之電容之設計值，且滿足C201=C202=C203。△C201至△C203分別表示電容器C201至C203之誤差且在電容器之間發生變動。 在比較器400中，藉由以與圖17中之比較器200ha及圖31中之比較器300ha中相同之方式控制開關SW201至SW203之狀態而控制像素信號VSL之輸入電容與參考信號RAMP之輸入電容之間的比。 如在圖34中繪示，例如，藉由控制開關SW201至SW203之狀態而抑制影像資料中之垂直條紋之發生。 在其中對像素區段101中之第3n-2列(第一列、第四列、第七列、…)上之像素150之像素信號VSL執行AD轉換之一情況中，如圖34A中繪示般設定開關SW201至SW203之狀態。即，電容器C201經由開關SW201連接至終端T201，電容器C202經由開關SW202連接至終端T201，且電容器C203經由開關SW203連接至終端T202。 以此方式，由電容器C201及電容器C202形成像素信號VLS之輸入電容，且由電容器C203形成參考信號RAMP之輸入電容。此時，由下列方程式(2)表示包含比較器400之ADC之AD轉換增益。 [數學表達式2]

在其中對像素區段101中之第3n-1列(第二列、第五列、第八列、…)上之像素150之像素信號VSL執行AD轉換之一情況中，如圖34B中繪示般設定開關SW201至SW203之狀態。即，電容器C201經由開關SW201連接至終端T201，電容器C202經由開關SW202連接至終端T202，且電容器C203經由開關SW203連接至終端T201。 以此方式，由電容器C201及電容器C203形成像素信號VSL之輸入電容，且由電容器C202形成參考信號RAMP之輸入電容。由下列方程式(3)表示包含比較器400之ADC之AD轉換增益。 [數學表達式3]

在其中對像素區段101中之第3n列(第三列、第六列、第九列、…)上之像素150之像素信號VS執行AD轉換之一情況中，如圖34C中繪示般設定開關SW201至SW203之狀態。即，電容器C201經由開關SW201連接至終端T202，電容器C202經由開關SW202連接至終端T201，且電容器C203經由開關SW203連接至終端T201。 以此方式，由電容器C202及C203形成像素信號VSL之輸入電容，且由電容器C201形成參考信號RAMP之輸入電容。此時，由下列方程式(4)表示包含比較器400之ADC之AD轉換增益。 [數學表達式4]

如上文描述，每當切換作為像素信號VSL之AD轉換之一目標之像素區段101中之像素列時，改變用於像素信號VSL之輸入電容之一電容器組合(下文中稱為用於像素信號之電容器)及用於參考信號RAMP之一電容器組合(下文中稱為用於參考信號之電容器)。由於用於像素信號之電容器數目與用於參考信號之電容器數目之間的比在此時維持恆定，故AD轉換增益維持實質上恆定。 同時，藉由針對各像素列改變用於像素信號之電容器組合與用於參考信號之電容器組合而使像素行之間的AD轉換增益之失配(其伴隨電容器C201至C203之電容之誤差)針對各像素列而變化。由於像素行之間的AD轉換增益之失配被分散且以此方式變得不均勻，故抑制影像資料中之垂直條紋之發生。 在相關技術中之影像感測器中，在一些情況中採用增大像素信號VSL之輸入電容及參考信號RAMP之輸入電容之一對策，以便抑制由AD轉換增益之失配引起之影像資料中之垂直條紋之發生。然而，由於電容元件傾向於未受益於一積體電路上之一程序中之微加工且具有不良面積效率，故存在影像感測器之大小增大之一顧慮。 同時，不必增大比較器400中之像素信號VSL之輸入電容及參考信號RAMP之輸入電容，可抑制影像感測器100之大小之增大。 其中電容器在比較器400中對準之陣列數目不限於三個且可設定為兩個、四個或更多。 比較器400中之各自電容器之所有電容之設計值不必設定為相等。用於像素信號之電容器組合及用於參考信號之電容器組合經改變，使得甚至在其中各自電容器之電容之設計值並非恆定之一情況中，像素信號VSL之輸入電容與參考信號RAMP之輸入電容之間的比維持為實質上恆定。 儘管已在上文描述其中用於像素信號之電容器組合及用於參考信號之電容器組合針對各像素行而改變之實例，但可藉由在像素行中間至少一次或多次改變該等組合而獲得抑制影像資料中之垂直條紋之發生之效應。例如，用於像素信號之電容器組合及用於參考信號之電容器組合可針對每兩個或兩個以上像素行而改變。然而，由於像素行之間的AD轉換增益之失配之分散隨著用於像素信號之電容器組合及用於參考信號之電容器組合改變之次數增大而增大，故進一步抑制影像資料中之垂直條紋之發生。 例如，用於像素信號之電容器組合及用於參考信號之電容器組合之一者可改變而另一者係固定的。例如，用於像素信號之電容器組合可藉由依序選擇三個電容器當中之兩個電容器來改變，而用作用於參考信號之電容器之電容器係固定的。 ＜＜6.第三實施例之修改實例＞＞ 接著，將參考圖35至圖38描述第三實施例之修改實例。 在此修改實例中，兩個相鄰像素陣列共用一比較器400-1 (包含比較器400-1之一ADC)及一比較器400-2 (包含比較器400-2之一ADC)。 特定言之，比較器400-1及比較器400-2具有與圖33中繪示之比較器400之組態相同之組態。在圖式中，將「-1」或「1」添加至用於比較器400-1之各零件之一元件符號之末端，且將「-2」或「2」添加至用於比較器400-2之各零件之一元件符號之末端。 與圖33中繪示之組態相比，添加一開關SW211-1及一開關SW211-2。 開關SW211-1之一終端0經連接至開關SW201-1至SW203-1之終端1，開關SW211-1之一終端1經連接至一終端T201-1，且開關SW211-1之一終端3經連接至一終端T201-2。 開關SW211-2之一終端0經連接至開關SW201-2至SW203-2之終端1，開關SW211-2之一終端1經連接至終端T201-1，且開關SW211-1之一終端3經連接至終端T201-2。 例如，藉由一時序控制電路102控制開關SW211-1及開關SW211-2之狀態。 終端T202經連接至開關SW201-1至SW203-2之終端3及開關SW201-2至SW203-2之終端3。 將像素區段101中之第一行上之各像素150之一像素信號VSL1例如輸入至終端T201-1，且將像素區段101中之第二行上之各像素150之一像素信號VSL2例如輸入至終端T201-2。 接著，藉由以與圖33中繪示之比較器400中相同之方式控制開關SW201-1至SW203-1及開關SW201-2至SW203-2之狀態而控制像素信號VSL1之輸入電容與一參考信號RAMP之輸入電容之間的比及像素信號VSL2之輸入電容與參考信號RAMP之間的比。 如在圖36至圖38中繪示，例如，藉由控制開關SW201-1至SW203-1、開關SW202-2至SW203-2、開關SW211-1及開關SW211-2之狀態而抑制影像資料中之垂直條紋之發生。 在其中對像素區段101中之第6n-5列(第一列、第七列、第十三列、…)之像素信號VSL1及像素信號VSL2執行AD轉換之一情況中，例如，如圖36A中繪示般設定各自開關之狀態。 即，電容器C201-1經由開關SW201-1連接至終端202。電容器C202-1經由開關SW202-1及開關SW211-1連接至終端T201-2。電容器C203-1經由開關SW203-1及開關SW211-1連接至終端T201-2。以此方式，由電容器C202-1及電容器C203-1形成像素信號VSL2之輸入電容，且由電容器C201-1形成參考信號RAMP之輸入電容。 又，電容器C201-2經由開關SW201-2連接至終端T202。電容器C202-2經由開關SW202-2及開關SW211-2連接至終端T201-1。電容器C203-2經由開關SW203-2及開關SW211-2連接至終端T201-1。以此方式，由電容器C202-2及電容器C203-2形成像素信號VSL1之輸入電容，且由電容器C201-2形成參考信號RAMP之輸入電容。 在其中對像素區段101中之第6n-4列(第二列、第八列、第十四列、…)之像素信號VSL1及像素信號VSL2執行AD轉換之一情況中，如圖36B中繪示般設定各自開關之狀態。 即，電容器C201-1經由開關SW201-1及開關SW211-1連接至終端T201-2。電容器C202-1經由開關SW202-1連接至終端T202。電容器C203-1經由開關SW203-1及開關SW211-1連接至終端T201-2。以此方式，由電容器C201-1及電容器C203-1形成像素信號VSL2之輸入電容，且由電容器C202-1形成參考信號RAMP之輸入電容。 又，電容器C201-2經由開關SW201-2及開關SW211-2連接至終端T201-1。電容器C202-2經由開關SW202-2連接至終端T202。電容器C203-2經由開關SW203-2及開關SW211-2連接至終端T201-1。以此方式，由電容器C201-2及電容器C203-2形成像素信號VSL1之輸入電容，且由電容器C202-2形成參考信號RAMP之輸入電容。 在其中對像素區段101中之第6n-3列(第三列、第九列、第十五列、…)之像素信號VSL1及像素信號VSL2執行AD轉換之一情況中，如圖37C中繪示般設定各自開關之狀態。 即，電容器C201-1經由開關SW201-1及開關SW211-1連接至終端T201-2。電容器C202-1經由開關SW202-1及開關SW211-1連接至終端T201-2。電容器C203-1經由開關SW203-1連接至終端T202。以此方式，由電容器C201-1及電容器C202-1形成像素信號VSL2之輸入電容，且由電容器C203-1形成參考信號RAMP之輸入電容。 又，電容器C201-2經由開關SW201-2及開關SW211-2連接至終端T201-1。電容器C202-2經由開關SW202-2及開關SW211-2連接至終端T201-1。電容器C203-2經由開關SW203-2連接至終端T202。以此方式，由電容器C201-2及電容器C202-2形成像素信號VSL1之輸入電容，且由電容器C203-2形成參考信號RAMP之輸入電容。 在其中對像素區段101中之第6n-2列(第四列、第十列、第十六列、…)之像素信號VSL1及像素信號VSL2執行AD轉換之一情況中，如圖37D中繪示般設定各自開關之狀態。 即，電容器C201-1經由開關SW201-1連接至終端T202。電容器C202-1經由開關SW202-1及開關SW211-1連接至終端T202-1。電容器C203-1經由開關SW203-1及開關SW211-1連接至終端T201-1。以此方式，由電容器C202-1及電容器C203-1形成像素信號VSL1之輸入電容，且由電容器C201-1形成參考信號RAMP之輸入電容。 又，電容器C201-2經由開關SW201-2連接至終端T202。電容器C202-2經由開關SW202-2及開關SW211-2連接至終端T201-2。電容器C203-2經由開關SW203-2及開關SW211-2連接至終端T201-2。以此方式，由電容器C202-2及電容器C203-2形成像素信號VSL2之輸入電容，且由電容器C201-2形成參考信號RAMP之輸入電容。 在其中對像素區段101中之第6n-1列(第五列、第十一列、第十七列、…)之像素信號VSL1及像素信號VSL2執行AD轉換之一情況中，如圖38E中繪示般設定各自開關之狀態。 即，電容器C201-1經由開關SW201-1及開關SW211-1連接至終端T201-1。電容器C202-1經由開關SW202-1連接至終端T202。電容器C203-1經由開關SW203-1及開關SW211-1連接至終端T201-1。以此方式，由電容器C201-1及電容器C203-1形成像素信號VSL1之輸入電容，且由電容器C202-1形成參考信號RAMP之輸入電容。 又，電容器C201-2經由開關SW201-2及開關SW211-2連接至終端T201-2。電容器C202-2經由開關SW202-2連接至終端T202。電容器C203-2經由開關SW203-2及開關SW211-2連接至終端T201-2。以此方式，由電容器C201-2及電容器C203-2形成像素信號VSL2之輸入電容，且由電容器C202-2形成參考信號RAMP之輸入電容。 在其中對像素區段101中之第6n列(第六列、第十二列、第十八列、…)之像素信號VSL1及像素信號VSL2執行AD轉換之一情況中，如圖38F中繪示般設定各自開關之狀態。 即，電容器C201-1經由開關SW201-1及開關SW211-1連接至終端T201-1。電容器C202-1經由開關SW202-1及開關SW211-1連接至終端T201-1。電容器C203-1經由開關SW203-1連接至終端T202。以此方式，由電容器C201-1及電容器C202-1形成像素信號VSL1之輸入電容，且由電容器C203-1形成參考信號RAMP之輸入電容。 又，電容器C201-2經由開關SW201-2及開關SW211-2連接至終端T201-2。電容器C202-2經由開關SW202-2及開關SW211-2連接至終端T201-2。電容器C203-2經由開關SW203-2連接至終端T202。以此方式，由電容器C201-2及電容器C202-2形成像素信號VSL2之輸入電容，且由電容器C203-2形成參考信號RAMP之輸入電容。 以此方式，藉由在兩個像素陣列之間共用兩個ADC (比較器400)及在像素行中間切換像素行與ADC之組合，用於像素信號之一電容器組合及用於參考信號之一電容器組合之型樣增加。因此，像素行之間AD轉換增益之失配之分散進一步增大，且進一步抑制影像資料中之垂直條紋之發生。 又，可由三個或三個以上像素行共用三個或三個以上ADC (比較器400)。 又，可藉由在像素行中間至少一次或多次改變像素行與ADC之組合而獲得抑制影像資料中之垂直條紋之發生之效應。然而，由於像素行之間的AD轉換增益之失配之分散隨著像素行與ADC之組合改變之次數增大而增大，故進一步抑制影像資料中之垂直條紋之發生。 此外，例如，可藉由僅改變像素陣列與ADC之組合而未改變比較器400中用於像素信號之電容器組合及用於參考信號之電容器組合來獲得抑制影像資料中之垂直條紋之發生之效應。 ＜＜7.其他修改實例＞＞ 在下文中，將描述本發明之前述實施例之修改。 本技術之一實施例通常可應用於藉由使用一像素信號及具有一斜坡波形之一參考信號而對該像素信號執行AD轉換之一影像感測器以及前述影像感測器。 又，像素150之一組態不限於圖2中繪示之組態且可任意地改變。 儘管已在上文描述其中針對像素區段101中之各像素行提供ADC之實例，但可任意地改變其中提供ADC之一單元。例如，可針對各像素150提供一ADC，可針對每兩個或兩個以上像素行提供一ADC，或可針對像素區段101中之各預定區域提供一ADC。 ＜＜8.影像感測器之應用實例＞＞ 在下文中，將說明應用本技術之一實施例之影像感測器之一應用實例。 ＜影像感測器之使用實例＞ 圖39繪示上文描述之影像感測器之使用實例。 上文描述之影像感測器可用於例如其中如下般偵測光(諸如可見光、紅外線光、紫外線光或X射線)之各種情況。 -獲取用於觀看之影像之裝置，諸如一數位相機及具有一相機功能之一可攜式設備。 -用於交通之裝置，諸如獲取一汽車之前部及後部、汽車之周圍、內部及類似物之影像之一車載式感測器、監視行駛車輛及道路之一監視攝影機及量測車輛及類似物之間的距離之一距離感測器，其等用於安全駕駛(例如，自動停止)、駕駛員之狀況之辨識及類似物。 -用於家用電器之裝置，諸如TV、冰箱及空調，其等獲取一使用者之一手勢之影像且根據手勢執行設備操作。 -用於醫療護理及衛生保健之裝置，諸如內窺鏡及藉由紅外光之接收執行血管造影術之一裝置。 -用於安全之裝置，諸如用於犯罪預防之一監視攝影機及用於個人鑑認之一相機。 -用於美容之裝置，諸如獲取皮膚之影像之皮膚量測設施及獲取頭皮之影像之一顯微鏡。 -用於運動之裝置，諸如用於運動及類似者之一行動相機及一穿戴式相機。 -用於農業之裝置，諸如用於監視農田及作物之狀況之一攝影機。 ＜影像感測器至電子裝置之應用實例＞ 圖40係繪示應用影像感測器之一電子裝置500之一組態實例之一圖。 電子裝置500係包含一成像裝置(諸如一數位靜態相機或一攝影機或一行動終端裝置，諸如一智慧型電話或一平板電腦終端)之一電子裝置。 在圖40中，電子裝置500包含一透鏡501、一影像感測器502、一DSP電路503、一圖框記憶體504、一顯示單元505、一記錄單元506、一操作單元507及一電源單元508。在電子裝置500中，DSP電路503、圖框記憶體504、顯示單元505、記錄單元506、操作單元507及電源單元508經由一匯流排線509彼此連接。 另外，圖1中繪示之影像感測器100可應用於影像感測器502。 DSP電路503係處理自影像感測器502供應之一信號之一信號處理電路。DSP電路503輸出藉由處理來自影像感測器502之信號而獲得之影像資料。圖框記憶體504以圖框為單位臨時保持由DSP電路503處理之影像資料。 顯示單元505由一面板顯示裝置(諸如一液晶面板或一有機電致發光(EL)面板)形成且顯示由影像感測器503捕獲之一視訊影像或一靜止影像。記錄單元506將由影像感測器502捕獲之視訊影像或靜止影像之影像資料記錄於一記錄媒體(諸如一半導體記憶體或一硬碟)中。 操作單元507回應於藉由一使用者之操作而輸出用於電子裝置500之各種功能之操作命令。電源單元508將充當用於DSP電路503、圖框記憶體504、顯示單元505、記錄單元506及操作單元507之操作電源之各種電源適當供應至此等供應目標。 ＜至行動物件之應用實例＞ 例如，根據本發明之一實施例之技術經實施為安裝於任何類型之行動物件上之裝置，諸如汽車、電動車輛、混合動力電動車輛、摩托車、自行車、個人行動器件、飛機、無人機、船及機器人。 圖41係繪示一車輛控制系統之一示意性組態實例之一方塊圖，其係可應用根據本技術之一實施例之一技術之一行動物件控制系統之一實例。 一車輛控制系統12000包含經由一通信網路12001連接之複數個電子控制單元。在圖41中繪示之實例中，車輛控制系統12000包含一驅動線控制單元12010、一主體系統控制單元12020、一車輛外部資訊偵測單元12030、一車輛內部資訊偵測單元12040及一整合控制單元12050。另外，一微電腦12051、一音訊及影像輸出區段12052、一車載式網路介面(I/F) 12053作為整合控制單元12050之功能組態。 驅動線控制單元12010根據各種程式控制與車輛之驅動線有關之裝置操作。例如，驅動線控制單元12010用作用於一驅動力產生裝置(諸如產生車輛之驅動力之一內燃機或一驅動馬達)、將驅動力傳送至車輪之一驅動力傳送機構、調整車輛之轉向角之一轉向機構、產生車輛之剎車力之一剎車裝置及類似物之一控制裝置。 主體系統控制單元12020根據各種程式控制附接至車輛主體之各種裝置之操作。例如，主體系統控制單元12020用作用於一無密鑰進入系統、一智慧密鑰系統、一電動窗裝置或各種燈(諸如一頭燈、一倒車燈、一剎車燈、一轉向燈或一霧燈)之一控制裝置。在此情況中，主體系統控制單元12020可接收自替代地充當各種開關之密鑰或信號之一可攜式裝置傳輸之無線電波。主體系統控制單元12020接收此等無線電波或信號且控制車輛門鎖裝置、電動窗裝置、燈或類似物。 車輛外部資訊偵測單元12030偵測關於車輛控制系統12000安裝於其上之一車輛之外部之資訊。例如，一成像區段12031經連接至車輛外部資訊偵測單元12030。車輛外部資訊偵測單元12030使成像區段12031捕獲車輛外部之一影像且接收所捕獲影像。車輛外部資訊偵測單元12030可基於所接收影像而針對道路上的人、車輛、障礙、標誌、字母或類似物執行一物件偵測程序或一距離偵測程序。 成像區段12031係接收光且根據所接收光量輸出一電信號之一光感測器。成像區段12031可輸出電信號作為一影像或距離量測資訊。另外，由成像區段12031接收之光可為可見光或可為非可見光(諸如紅外線光)。 車輛內部資訊偵測單元12040偵測關於車輛內部之資訊。車輛內部資訊偵測單元12040經連接至例如偵測駕駛員之狀態之一駕駛員狀態偵測區段12041。駕駛員狀態偵測區段12041可包含例如使駕駛員成像之一相機。車輛內部資訊偵測單元12040可基於自駕駛員狀態偵測區段12041輸出之偵測資訊來計算駕駛員之疲勞程度或駕駛員之集中程度或判定駕駛員是否在打瞌睡。 例如，微電腦12051可基於由車輛外部資訊偵測單元12030或車輛內部資訊偵測單元12040擷取之關於車輛內部及外部之資訊來計算驅動力產生裝置、轉向機構或剎車裝置之一控制目標值且將一控制指令輸出至驅動線控制單元12010。例如，微電腦12051可出於執行一先進駕駛輔助系統(ADAS) (包含車輛碰撞避免或撞擊減少、基於車輛間距離之跟車駕駛、恆定車速駕駛、車輛碰撞警告、車道偏離警告或類似物)之功能之目的而執行協同控制。 此外，微電腦12051可基於由車輛外部資訊偵測單元12030或車輛內部資訊偵測單元12040擷取之關於圍繞車輛之區域之資訊來控制驅動力產生裝置、轉向機構、剎車裝置或類似物，藉此出於允許車輛自主行駛而不考慮駕駛員之任何操作之自動駕駛或類似物之目的而執行協同控制。 另外，微電腦12051可基於由車輛外部資訊偵測單元12030擷取之關於車輛外部之資訊而將一控制指令輸出至主體系統控制單元12020。例如，微電腦12051可根據由車輛外部資訊偵測單元12030偵測之一前方車輛或一來臨車輛之位置來控制一頭燈且可出於防眩光之目的而執行協同控制，諸如將一遠光燈切換成一近光燈。 音訊及影像輸出區段12052將一聲音及一影像之至少一者之一輸出信號傳輸至能夠在視覺或聽覺上將車輛或車輛外部資訊通知給一乘客之一輸出裝置。在圖41之實例中，將一音訊揚聲器12061、一顯示區段12062及一儀表板12063例示為輸出裝置。例如，顯示區段12062可包含一機載顯示器及一抬頭顯示器之至少一者。 圖42係繪示成像區段12031之一安裝位置之一實例之一圖。 在圖42中，車輛12100包含作為成像區段12031之成像區段12101、12102、12103、12104及12105。 成像區段12101、12102、12103、12104及12105定位於例如一車輛12100之前鼻、後視鏡、後保險槓、後門及車廂中之擋風玻璃之上部處。附接至前鼻之成像區段12101及附接至車廂中之擋風玻璃之上部之成像區段12105主要擷取車輛12100前部之區域之影像。附接至後視鏡之成像區段12102及12103主要擷取車輛12100之側上之區域之影像。附接至後保險槓或後門之成像區段12104主要擷取車輛12100後面之區域之影像。由成像區段12101及12105獲得之前側之影像主要用於偵測前方車輛、行人、障礙、交通信號燈、交通標誌、車道或類似物。 另外，圖42繪示成像區段12101至12104之成像範圍之一實例。一成像範圍12111表示附接至前鼻之成像區段12101之成像範圍。成像範圍12112及12113分別表示附接至後視鏡之成像區段12102及12103之成像範圍。成像範圍12114表示附接至後保險槓或後門之成像區段12104之成像範圍。例如，覆疊由成像區段12101至12104捕獲之影像資料提供俯視車輛12100之一俯瞰影像。 成像區段12101至12104之至少一者可具有擷取距離資訊之一功能。例如，成像區段12101至12104之至少一者可為包含複數個影像感測器之一立體攝影機或可為包含用於相位差偵測之像素之一影像感測器。 例如，微電腦12051可藉由憑藉基於自成像區段12101至12104獲得之距離資訊獲得距成像範圍12111至12114內之各3維物件之一距離及距離之一臨時改變(相對於車輛12100之一相對速度)而特定使用車輛12100之一行駛道路上之一最接近3維物件來提取在與車輛12100相同之方向上按一預定速度(例如，0或更大km/h)行駛之一3維物件作為一前方車輛。此外，微電腦12051可在一前方車輛之前預先設定要確保的車輛間距離且執行自動剎車控制(亦包含跟車停止控制)或自動加速控制(亦包含跟車振盪控制)。以此方式，可出於允許車輛自主行駛而不考慮駕駛員之任何操作之自動駕駛或類似物之目的而執行協同控制。 例如，微電腦12051可基於自成像區段12101至12104獲得之距離資訊分類及提取關於3維物件之3維物件資料作為其他3維物件(諸如電動汽車、普通車輛、大型車輛、行人及電線桿)且可使用其他3維物件以自動避免障礙。例如，微電腦12051將圍繞車輛12100之障礙識別為可被車輛12100之一駕駛員觀察到之障礙及難以觀察到之障礙。接著，微電腦12051可判定指示與各障礙之一碰撞危險之一碰撞風險且在存在一碰撞可能性之一情境中經由音訊揚聲器12061或顯示區段12062將一警告輸出至駕駛員，此係因為碰撞風險經設定為等於或大於一設定值或可藉由經由驅動線控制單元12010執行強制減速或避免轉向而執行避免碰撞之駕駛輔助。 成像區段12101至12104之至少一者可為偵測紅外線光之一紅外線攝影機。例如，微電腦12051可藉由判定成像區段12101至12104之所捕獲影像中是否存在行人而辨識行人。例如，可在其中充當紅外線攝影機之成像區段12101至12104之所捕獲影像中提取特徵點之一程序及其中指示一物件之一輪廓之一系列特徵點經受一圖案匹配程序以判定是否存在行人之一程序中辨識行人。微電腦12051判定成像區段12101至12104之所捕獲影像中存在行人。當辨識行人時，音訊及影像輸出區段12052控制顯示區段12062，使得用於強調之一矩形輪廓線經疊加以顯示於經辨識行人上。另外，音訊及影像輸出區段12052控制顯示區段12062，使得指示行人之一圖示或類似物顯示於一所要位置處。 已在上文描述可應用根據本發明之一實施例之技術之車輛控制系統之實例。根據本發明之技術之一實施例可應用於上文描述之組態中之成像區段12031。特定言之，圖1中繪示之影像感測器100可應用於成像區段12031。可藉由將根據本發明之一實施例之技術應用於成像區段12031而減小成像區段12031之功率消耗且因此減小車輛之功率消耗。 ＜可應用根據本發明之一實施例之技術之堆疊型固態成像裝置之組態實例＞ 圖43係繪示可應用根據本發明之一實施例之技術之一堆疊型固態成像裝置之一組態實例之一概述之一圖。 圖43之A繪示一非堆疊型固態成像裝置之一示意性組態實例。一固態成像裝置23010包含如在圖43之A中繪示之一個晶粒(半導體基板) 23011。其中像素經配置成一陣列形式之一像素區23012、執行像素驅動及各種類型之其他控制之一控制電路23013及用於信號處理之一邏輯電路23014經安置於晶粒23011上。 圖43之B及C繪示堆疊型固態成像裝置之示意性組態實例。如在圖43之B及C中繪示，一固態成像裝置23020包含含有一感測器晶粒23021及一邏輯晶粒23024之兩個晶粒，其等彼此堆疊及電連接且組態為一單一半導體晶片。 在圖43之B中，一像素區23012及一控制電路23013經安置於感測器晶粒23021上，且包含執行信號處理之一信號處理電路之一邏輯電路23014經安置於邏輯晶粒23024上。 在圖43之C中，一像素區23012經安置於感測器晶粒23021上，且一控制電路23013及一邏輯電路23014經安置於邏輯晶粒23024上。 圖44係繪示堆疊型固態成像裝置23020之一第一組態實例之一橫截面視圖。 一光電二極體(PD)、一浮動擴散(FD)、構成充當像素區23012之一像素之一Tr (MOS FET)、充當控制電路23013之一Tr及類似物經形成於感測器晶粒23021上。此外，包含複數個層(即，在此實例中，三個佈線層23110)之一佈線層23101經形成於感測器晶粒23021上。控制電路23013 (Tr充當其)可經組態於邏輯晶粒23024上而非感測器晶粒23021上。 構成邏輯電路23014之Tr經形成於邏輯晶粒23024上。此外，包含複數個層(即，在此實例中，三個佈線層23170)之一佈線層23161經形成於邏輯晶粒23024上。此外，在邏輯晶粒23024中，形成一接觸孔23171，其中於接觸孔23171之一內壁表面上形成一絕緣膜23172，且使用與一佈線23170或類似物連接之一連接導體23173填充接觸孔23171。 感測器晶粒23021及邏輯晶粒23024彼此附接至，使得佈線層23101及23161面向彼此，且因此構成其中堆疊感測器晶粒23021及邏輯晶粒23024之堆疊型固態成像裝置23020。一膜23191 (諸如一保護膜)經形成於感測器晶粒23021及邏輯晶粒23024所附接至之表面上。 自感測器晶粒23021之背側(光入射於PD上之側) (上側)延伸穿透感測器晶粒23021且到達邏輯晶粒23024之最上層之佈線23170之一接觸孔23111經形成於感測器晶粒23021中。此外，在感測器晶粒23021中，自感測器晶粒23021之背側延伸且到達第一層之佈線23110之一接觸孔23121經形成於接近於接觸孔23111之一位置處。一絕緣膜23112經形成於接觸孔23111之一內壁表面上，且一絕緣膜23122經形成於接觸孔23121之一內壁表面上。此外，接觸孔23111及23121分別填充有連接導體23113及23123。連接導體23113及連接導體23123在感測器晶粒23021之背側上彼此電連接，且因此感測器晶粒23021及邏輯晶粒23024經由佈線層23101、接觸孔23121、接觸孔23111及佈線層23161彼此電連接。 圖45係繪示堆疊型固態成像裝置23020之一第二組態實例之一橫截面視圖。 在固態成像裝置23020之第二組態實例中，感測器晶粒23021 (之佈線層23101 (之佈線23110))及邏輯晶粒23024 (之佈線層23161 (之佈線23170))經由形成於感測器晶粒23021中之一個接觸孔23211彼此電連接。 換言之，在圖45中，接觸孔23211經形成以自感測器晶粒23021之背側延伸穿透感測器晶粒23021而到達邏輯晶粒23024之最上層之佈線23170且到達感測器晶粒23021之最上層之佈線23110。一絕緣膜23212經形成於接觸孔23211之一內壁表面上，且接觸孔23211經填充有一連接導體23213。在圖44中，感測器晶粒23021及邏輯晶粒23024經由兩個接觸孔23111及23121彼此電連接，而在圖45中，感測器晶粒23021及邏輯晶粒23024經由一個接觸孔23211彼此電連接。 圖46係繪示堆疊型固態成像裝置23020之一第三組態實例之一橫截面視圖。 圖46之固態成像裝置23020與圖44 (其中膜23191 (諸如保護膜)經形成於感測器晶粒23021及邏輯晶粒23024彼此附接之一表面上)之固態成像裝置23020的不同之處在於膜23191 (諸如保護膜)未形成於感測器晶粒23021及邏輯晶粒23024彼此附接之表面上。 圖46中之固態成像裝置23020經組態使得感測器晶粒23021及邏輯晶粒23024重疊使得佈線23110及23170彼此直接接觸，且藉由在施加一必要重量時加熱而直接連結佈線23110及23170。 圖47係繪示可應用根據本發明之一實施例之技術之堆疊型固態成像裝置之另一組態實例之一橫截面視圖。 在圖47中，一固態成像裝置23401具有三層堆疊結構，其中堆疊包含一感測器晶粒23411、一邏輯晶粒23412及一記憶體晶粒23413之三個晶粒。 記憶體晶粒23413包含例如儲存在由邏輯晶粒23412執行之信號處理中臨時需要之資料之一記憶體電路。 在圖47中，邏輯晶粒23412及記憶體晶粒23413按所描述順序堆疊於感測器晶粒23411下方，但邏輯晶粒23412及記憶體晶粒23413可按相反順序堆疊，即，記憶體晶粒23413及邏輯晶粒23412可按所描述順序堆疊於感測器晶粒23411下方。 在圖47中，充當一像素光電轉換單元之一PD及一像素Tr之一源極/汲極區經形成於感測器晶粒23411上。 一閘極電極經形成於PD周圍，其中一閘極絕緣膜插置於閘極電極與PD之間，且藉由與閘極電極形成一對之一源極/汲極區形成一像素Tr 23421及一像素Tr 23422。 相鄰於PD之像素Tr 23421係一傳送Tr，且構成像素Tr 23421之一對源極/汲極區之一者係一FD。 一層間絕緣膜經形成於感測器晶粒23411上，且一接觸孔經形成於層間絕緣膜中。連接至像素Tr 23421及像素Tr 23422之一連接導體23431經形成於接觸孔中。 此外，包含連接至連接導體23431之複數層佈線23432之一佈線層23433經形成於感測器晶粒23411中。 充當用於外部連接之一電極之一鋁襯墊23434經形成於感測器晶粒23411之佈線層23433之最下層中。換言之，在感測器晶粒23411中，鋁襯墊23434經形成於比佈線23432更接近於與邏輯晶粒23412之一接合表面23440之一位置處。鋁襯墊23434係用作與外部之一信號之一輸入及輸出有關之一佈線之一個端。 此外，用於與邏輯晶粒23412之電連接之一接觸件23441經形成於感測器晶粒23411上。接觸件23441經連接至邏輯晶粒23412之一接觸件23451且亦連接至感測器晶粒23411之鋁襯墊23442。 在感測器晶粒23411中，一襯墊孔23443經形成以自感測器晶粒23411之背側(上側)延伸且到達鋁襯墊23442。 根據本發明之一實施例之技術可應用於上文描述之固態成像裝置。 另外，本發明之實施例不限於上文描述之實施例，且可發生各種更改，只要該等更改在本發明之範疇內。 熟習此項技術者應瞭解，可取決於設計要求及其他因素而發生各種修改、組合、子組合及更改，只要該等各種修改、組合、子組合及更改在隨附發明申請專利範圍或其等效物之範疇內。 另外，本技術亦可組態如下。 (1) 一種成像裝置，其包括： 一像素，其經組態以產生一像素信號；及 一比較器，其包括： 一第一電容器，其經組態以接收該像素信號；一第二電容器，其經組態以接收一參考信號；一節點，其經耦合至該第一電容器及該第二電容器；一第一電晶體，其具有耦合至該節點之一閘極；一第二電晶體，其經耦合至該第一電晶體；及一第三電容器，其經耦合在該第二電晶體之一閘極與供應有一第一電壓之一第一線之間。 (2) 如(1)之成像裝置，其中該第一電容器及該第二電容器經由一第一開關耦合至該第一電晶體之一終端且其中該第三電容器經由一第二開關耦合至該第二電晶體之一終端。 (3) 如(2)之成像裝置，其中該第一電晶體之該終端係一汲極且該第二電晶體之該終端係一汲極。 (4) 如(2)之成像裝置，其中使用一相同驅動信號控制該第一開關及該第二開關。 (5) 如(2)之成像裝置，其中使用不同驅動信號控制該第一開關及該第二開關。 (6) 如(1)之成像裝置，其中該比較器進一步包括一第三電晶體及一第四電晶體，該第三電晶體經耦合至該第一電晶體及供應有與該第一電壓不同之一第二電壓之一第二線且該第四電晶體經耦合至該第二電晶體及該第二線。 (7) 如(1)之成像裝置，其中該比較器包括一多級放大器。 (8) 如(7)之成像裝置，其中該比較器進一步包括具有耦合至該第二電晶體之一閘極之一第三電晶體。 (9) 如(8)之成像裝置，其中該第三電晶體經耦合至供應有與該第一電壓及該第二電壓不同之一第三電壓之一第三線。 (10) 如(1)之成像裝置，其中該第一電容器及該第二電容器係可變電容器。 (11) 一種成像裝置，其包括： 一像素，其經組態以產生一像素信號；及 一比較器，其包括： 一第一電容器，其經組態以接收該像素信號； 一第二電容器，其經組態以接收一參考信號； 一節點，其經耦合至該第一電容器及該第二電容器； 一第一電晶體，其具有耦合至該節點之一閘極； 一第二電晶體，其經安置在供應有一第一固定電壓之一第一線與該第一電晶體之間； 其中該第一電晶體經耦合在該第二電晶體與供應有與該第一固定電壓不同之一第二固定電壓之一第二線之間，且 其中該第二電晶體之一閘極與該節點隔離。 (12) 如(11)之成像裝置，其中該比較器進一步包括耦合至供應有一第三固定電壓之一第三線且耦合至該節點之一第三電晶體。 (13) 如(12)之成像裝置，其中該第三電晶體經由一開關耦合至該節點。 (14) 如(12)之成像裝置，其中該第三固定電壓等於該第二固定電壓。 (15) 如(12)之成像裝置，其中該比較器進一步包括將該第三電晶體耦合至該第一線之一第三電容器。 (16) 如(11)之成像裝置，其中該比較器包括一多級放大器。 (17) 如(16)之成像裝置，其中該比較器進一步包括具有耦合至該第二電晶體之一閘極之一第三電晶體。 (18) 如(17)之成像裝置，其中該第三電晶體經耦合至供應有與該第一電壓及該第二電壓不同之一第三固定電壓之一第三線。 (19) 如(11)之成像裝置，其中該第一電容器及該第二電容器係可變電容器。 (20) 如(11)之成像裝置，其中該第一電晶體係一NMOS電晶體且該第二電晶體係一PMOS電晶體。 (21) 一種影像感測器，其包含： 一像素區段，其經組態以包含配置於其中之複數個像素；及 一AD轉換單元，其經組態以基於藉由經由電容使像素之一像素信號及在與該像素信號相反的一方向上線性地改變之一參考信號相加而獲得之一信號之一第一電壓與充當一參考之一第二電壓之間的比較之一結果而對該像素信號執行類比轉數位(AD)轉換。 (22) 如(1)之影像感測器， 其中該AD轉換單元包含一比較器，該比較器經組態以比較該第一電壓與該第二電壓且輸出表示該比較之一結果之一輸出信號。 (23) 如(2)之影像感測器， 其中該比較器包含一第一放大器，該第一放大器經組態以供應有輸入至一第一輸入之該第一電壓且輸出該輸出信號。 (24) 如(3)之影像感測器，其進一步包含： 一第一電容；及 一第二電容， 其中該像素信號經由該第一電容輸入至該第一輸入，且 該參考信號經由該第二電容輸入至該第一輸入。 (25) 如(4)之影像感測器， 其中該第一電容及該第二電容之至少一者係可變的。 (26) 如(5)之影像感測器， 其中用於該第一電容之一電容器組合及用於該第二電容之一電容器組合之至少一者係可變的。 (27) 如(6)之影像感測器， 其中針對該像素區段中之各像素行提供該AD轉換單元，且 該影像感測器進一步包含一控制單元，該控制單元經組態以在其中該等AD轉換單元之各者執行AD轉換之一情況中在該像素行中間一次或多次改變用於該第一電容之該電容器組合及用於該第二電容之該電容器組合。 (28) 如(7)之影像感測器， 其中該複數個像素行共用複數個該等AD轉換單元，且 該控制單元在該像素行中間一次或多次改變該像素行與該ADC轉換單元之一組合。 (29) 如(3)至(8)中任一項之影像感測器， 其中該第一放大器係一差分放大器且供應有輸入至一第二輸入之該第二電壓。 (30) 如(9)之影像感測器，其進一步包含： 一電容器，其經組態以連接在該第二輸入與一電源或一接地之間。 (31) 如(3)至(8)中任一項之影像感測器， 其中該第一放大器係一單一型放大器。 (32) 如(11)之影像感測器， 其中該第一放大器係一源極接地型放大器。 (33) 如(12)之影像感測器， 其中在使該第一放大器之該第一輸入及一輸出短路時將該第二電壓設定為該第一輸入之一電壓。 (34) 如(12)或(13)之影像感測器，其進一步包含： 一箝位電路，其經組態以連接至該第一放大器之一輸出。 (35) 如(12)至(14)中任一項之影像感測器，其進一步包含： 一電晶體，其經組態以形成該第一放大器之一電流源；及 一取樣保持電路，其經組態以保持待施加至該電晶體之一閘極之一偏壓電壓。 (36) 如(3)至(15)中任一項之影像感測器，其進一步包含： 一第二放大器，其經組態以放大該第一放大器之該輸出。 (37) 如(2)至(16)中任一項之影像感測器， 其中該AD轉換單元進一步包含一計數器，該計數器經組態以在開始該第一電壓與該第二電壓之間的該比較之後擷取直至該輸出信號反相之一計數值。 (38) 如(1)至(17)中任一項之影像感測器， 其中針對該像素區段中之各像素行提供該AD轉換單元。 (39) 一種控制一影像感測器之方法，該方法包含： 基於藉由經由電容使一像素信號及在與該像素信號相反的一方向上線性地改變之一參考信號相加而獲得之一信號之一第一電壓與充當一參考之一第二電壓之間的比較之一結果而對該像素信號執行類比轉數位(AD)轉換。 (40) 一種電子裝置，其包含： 一影像感測器；及 一信號處理單元，其經組態以處理自該影像感測器輸出之一信號， 其中該影像感測器包含 一像素區段，其經組態以包含配置於其中之複數個像素；及 一AD轉換單元，其經組態以基於藉由經由電容使像素之一像素信號及在與該像素信號相反的一方向上線性地改變之一參考信號相加而獲得之一信號之一第一電壓與作為一參考之一第二電壓之間的比較之一結果而對該像素信號執行類比轉數位(AD)轉換。

100‧‧‧影像感測器101‧‧‧像素區段102‧‧‧時序控制電路103‧‧‧垂直掃描電路104‧‧‧數位轉類比轉換裝置(DAC)105‧‧‧類比轉數位轉換裝置(ADC)群組106‧‧‧水平傳送掃描電路107‧‧‧放大器電路108‧‧‧信號處理電路109‧‧‧像素驅動線110‧‧‧垂直信號線111‧‧‧水平傳送線121-1至121-n‧‧‧比較器122-1至122-n‧‧‧計數器123-1至123-n‧‧‧鎖存器150‧‧‧像素151‧‧‧光電二極體152‧‧‧傳送電晶體153‧‧‧浮動擴散(FD)154‧‧‧放大電晶體155‧‧‧選擇電晶體156‧‧‧重設電晶體157‧‧‧電流源200‧‧‧比較器200a‧‧‧比較器200b‧‧‧比較器200c‧‧‧比較器200d‧‧‧比較器200e‧‧‧比較器200f‧‧‧比較器200g‧‧‧比較器200h‧‧‧比較器200ha‧‧‧比較器200hb‧‧‧比較器200i‧‧‧比較器201‧‧‧差分放大器211‧‧‧差分放大器221‧‧‧輸出放大器231‧‧‧輸出放大器300‧‧‧比較器300a‧‧‧比較器300b‧‧‧比較器300c‧‧‧比較器300d‧‧‧比較器300e‧‧‧比較器300f‧‧‧比較器300g‧‧‧比較器300h‧‧‧比較器300ha‧‧‧比較器300hb‧‧‧比較器301‧‧‧單一型放大器311‧‧‧輸出放大器400‧‧‧比較器400-1‧‧‧比較器400-2‧‧‧比較器401‧‧‧比較電路500‧‧‧電子裝置501‧‧‧透鏡502‧‧‧影像感測器503‧‧‧DSP電路504‧‧‧圖框記憶體505‧‧‧顯示單元506‧‧‧記錄單元507‧‧‧操作單元508‧‧‧電源單元509‧‧‧匯流排線12000‧‧‧車輛控制系統12001‧‧‧通信網路12010‧‧‧驅動線控制單元12020‧‧‧主體系統控制單元12030‧‧‧車輛外部資訊偵測單元12031‧‧‧成像區段12040‧‧‧車輛內部資訊偵測單元12041‧‧‧駕駛員狀態偵測區段12050‧‧‧整合控制單元12051‧‧‧微電腦12052‧‧‧音訊及影像輸出區段12053‧‧‧車載式網路介面(I/F)12061‧‧‧揚聲器12062‧‧‧顯示區段12063‧‧‧儀表板12100‧‧‧車輛12101‧‧‧成像區段12102‧‧‧成像區段12103‧‧‧成像區段12104‧‧‧成像區段12105‧‧‧成像區段12111‧‧‧成像範圍12112‧‧‧成像範圍12113‧‧‧成像範圍12114‧‧‧成像範圍23010‧‧‧固態成像裝置23011‧‧‧晶粒(半導體基板)23012‧‧‧像素區23013‧‧‧控制電路23014‧‧‧邏輯電路23020‧‧‧堆疊型固態成像裝置23021‧‧‧感測器晶粒23024‧‧‧邏輯晶粒23101‧‧‧佈線層23110‧‧‧佈線層/佈線23111‧‧‧接觸孔23112‧‧‧絕緣膜23113‧‧‧連接導體23121‧‧‧接觸孔23122‧‧‧絕緣膜23123‧‧‧連接導體23161‧‧‧佈線層23170‧‧‧佈線層/佈線23171‧‧‧接觸孔23172‧‧‧絕緣膜23173‧‧‧連接導體23191‧‧‧膜23211‧‧‧接觸孔23212‧‧‧絕緣膜23213‧‧‧連接導體23401‧‧‧固態成像裝置23411‧‧‧感測器晶粒23412‧‧‧邏輯晶粒23413‧‧‧記憶體晶粒23421‧‧‧像素Tr23422‧‧‧像素Tr23431‧‧‧連接導體23432‧‧‧佈線層23433‧‧‧佈線層23434‧‧‧鋁襯墊23440‧‧‧接合表面23441‧‧‧接觸件23442‧‧‧鋁襯墊23443‧‧‧襯墊孔23451‧‧‧接觸件AZSW1‧‧‧驅動信號AZSW1A‧‧‧驅動信號AZSW1B‧‧‧驅動信號AZSW2‧‧‧驅動信號C101‧‧‧電容器C102‧‧‧電容器C11至C13‧‧‧電容器C121‧‧‧電容器C122‧‧‧電容器C131‧‧‧電容器C141‧‧‧電容器C142‧‧‧電容器C151至C155‧‧‧電容器C201-1至C203-1‧‧‧電容器C201-2至C203-2‧‧‧電容器C201至C203‧‧‧電容器C21‧‧‧電容器C22‧‧‧電容器C41‧‧‧電容器C42‧‧‧電容器C51‧‧‧電容器C61‧‧‧電容器C62‧‧‧電容器C71至C75‧‧‧電容器GND1‧‧‧接地HiZ‧‧‧節點NT101‧‧‧NMOS電晶體NT102‧‧‧NMOS電晶體NT111‧‧‧NMOS電晶體NT11至NT13‧‧‧NMOS電晶體NT131‧‧‧NMOS電晶體NT31‧‧‧NMOS電晶體NT32‧‧‧NMOS電晶體NT41‧‧‧NMOS電晶體NT51‧‧‧NMOS電晶體OUT‧‧‧輸出信號OUT1‧‧‧輸出信號OUT2‧‧‧輸出信號PT101‧‧‧PMOS電晶體PT102‧‧‧PMOS電晶體PT11‧‧‧PMOS電晶體PT111‧‧‧PMOS電晶體PT12‧‧‧PMOS電晶體PT131‧‧‧PMOS電晶體PT31至PT33‧‧‧PMOS電晶體PT41‧‧‧PMOS電晶體PT51‧‧‧PMOS電晶體RAMP‧‧‧參考信號RST‧‧‧驅動信號SEL‧‧‧驅動信號SHSW‧‧‧驅動信號SW101‧‧‧開關SW11‧‧‧開關SW12‧‧‧開關SW121‧‧‧開關SW131‧‧‧開關SW151至SW154‧‧‧開關SW201-1至SW203-1‧‧‧開關SW201-2至SW203-2‧‧‧開關SW201至SW203‧‧‧開關SW211-1‧‧‧開關SW211-2‧‧‧開關SW41‧‧‧開關SW51‧‧‧開關SW71至SW74‧‧‧開關T101至T103‧‧‧輸入終端T104‧‧‧輸出終端T11至T15‧‧‧輸入終端T121‧‧‧輸入終端T122‧‧‧輸入終端T131‧‧‧輸入終端T132‧‧‧輸出終端T13A‧‧‧輸入終端T13B‧‧‧輸入終端T201‧‧‧輸入終端T201-1‧‧‧終端T201-2‧‧‧終端T202‧‧‧終端T41‧‧‧輸入終端T42‧‧‧輸入終端T81‧‧‧輸入終端TX‧‧‧驅動信號VDD‧‧‧電源VDD1‧‧‧電源VDD2‧‧‧電源VG‧‧‧偏壓電壓VSH‧‧‧節點VSL‧‧‧像素信號VSL1‧‧‧像素信號VSL2‧‧‧像素信號

圖1係繪示應用本技術之一影像感測器之一實施例之一方塊圖。 圖2係繪示一單位像素之一組態實例之一電路圖。 圖3係繪示圖1中之一比較器之一第一實施例之一電路圖。 圖4係用於說明比較器之操作之一時序圖。 圖5係用於說明相關技術中之一比較器之操作之一圖。 圖6係用於說明圖3中繪示之比較器之效應之一圖。 圖7係繪示圖3中繪示之比較器之一第一修改實例之一電路圖。 圖8係繪示圖3中繪示之比較器之一第二修改實例之一電路圖。 圖9係繪示圖3中繪示之比較器之一第三修改實例之一電路圖。 圖10係繪示圖3中繪示之比較器之一第四修改實例之一電路圖。 圖11係用於說明圖10中之比較器之操作之一時序圖。 圖12係繪示圖3中繪示之比較器之一第五修改實例之一電路圖。 圖13係繪示圖3中繪示之比較器之一第六修改實例之一電路圖。 圖14係繪示圖3中繪示之比較器之一第七修改實例之一電路圖。 圖15係繪示圖3中繪示之比較器之一第八修改實例之一電路圖。 圖16係用於說明取決於輸入電容之一比之輸入至一差分放大器之一參考信號之改變之一圖。 圖17係繪示圖15中繪示之比較器之一第一特定實例之一電路圖。 圖18係繪示圖15中繪示之比較器之一第二特定實例之一電路圖。 圖19係繪示圖3中繪示之比較器之一第九修改實例之一電路圖。 圖20係繪示圖1中繪示之比較器之一第二實施例之一電路圖。 圖21係用於說明圖20中繪示之比較器之操作之一時序圖。 圖22係繪示圖20中繪示之比較器之一第一修改實例之一電路圖。 圖23係繪示圖20中繪示之比較器之一第二修改實例之一電路圖。 圖24係繪示圖20中繪示之比較器之一第三修改實例之一電路圖。 圖25係繪示圖20中繪示之比較器之一第四修改實例之一電路圖。 圖26係繪示圖20中繪示之比較器之一第五修改實例之一電路圖。 圖27係繪示圖20中繪示之比較器之一第六修改實例之一電路圖。 圖28係用於說明圖27中繪示之比較器之操作之一時序圖。 圖29係繪示圖20中繪示之比較器之一第七修改實例之一電路圖。 圖30係繪示圖20中繪示之比較器之一第八修改實例之一電路圖。 圖31係繪示圖30中繪示之比較器之一第一特定實例之一電路圖。 圖32係繪示圖30中繪示之比較器之一第二特定實例之一電路圖。 圖33係繪示圖1中繪示之比較器之一第三實施例之一電路圖。 圖34係用於說明圖33中繪示之比較器之操作之一時序圖。 圖35係繪示圖1中繪示之比較器之第三實施例之一修改實例之一電路圖。 圖36係用於說明圖35中繪示之比較器之操作之一時序圖。 圖37係用於說明圖35中繪示之比較器之操作之一時序圖。 圖38係用於說明圖35中繪示之比較器之操作之一時序圖。 圖39繪示一影像感測器之使用實例。 圖40係繪示一電子裝置之一組態實例之一方塊圖。 圖41係繪示一車輛控制系統之一示意性組態之一實例之一方塊圖。 圖42係繪示一車輛外部資訊偵測區段及成像區段之安裝位置之一實例之一說明圖。 圖43係繪示可應用根據本發明之一實施例之技術之一堆疊型固態成像裝置之一組態實例之一輪廓之一圖。 圖44係繪示堆疊型固態成像裝置之一第一組態實例之一剖面視圖。 圖45係繪示堆疊型固態成像裝置之一第二組態實例之一剖面視圖。 圖46係繪示堆疊型固態成像裝置之一第三組態實例之一剖面視圖。 圖47係繪示可應用根據本發明之一實施例之技術之一堆疊型固態成像裝置之另一組態實例之一剖面視圖。

200‧‧‧比較器

201‧‧‧差分放大器

AZSW1‧‧‧驅動信號

C11至C13‧‧‧電容器

GND1‧‧‧接地

HiZ‧‧‧節點

NT11至NT13‧‧‧NMOS電晶體

OUT1‧‧‧輸出信號

PT11‧‧‧PMOS電晶體

PT12‧‧‧PMOS電晶體

RAMP‧‧‧參考信號

SW11‧‧‧開關

SW12‧‧‧開關

T11至T15‧‧‧輸入終端

VDD1‧‧‧電源

VSL‧‧‧像素信號

VSH‧‧‧節點

VG‧‧‧偏壓電壓

Claims (9)

1. 一種光偵測裝置，其包括：一像素，其經組態以產生一像素信號；及一比較器，其包括：一第一電容器，其經組態以接收該像素信號；一第二電容器，其經組態以接收一參考信號；一第一節點，其經耦合至該第一電容器及該第二電容器；一第一電晶體，其具有耦合至該第一節點之一閘極；及一電流源，其包含一第二電晶體，該第二電晶體經安置在供應有一第一電壓之一第一線與該第一電晶體之間，其中該第一電晶體經耦合在該第二電晶體與供應有不同於該第一電壓之一第二電壓之一第二線之間，其中該第一電晶體之一極性與該第二電晶體之一極性相反，且其中該比較器進一步包括一第三電晶體，其中該第三電晶體之一閘極經耦合至該第一電晶體與該第二電晶體之間之一第二節點且該第三電晶體之一源極或一汲極中之一者經耦合至供應有一第三電壓之一第三線。
2. 如請求項1之光偵測裝置，其中該第三電晶體經耦合至該第一節點。
3. 如請求項2之光偵測裝置，其中該第三電壓等於該第二電壓。
4. 如請求項3之光偵測裝置，其中該比較器進一步包括一第四電晶體，其中該第四電晶體之一源極或一汲極中之一者經耦合至該第三電晶體且該第四電晶體之該源極或該汲極中之另一者經耦合至該第三線。
5. 如請求項4之光偵測裝置，其中該第一電壓等於該第三電壓。
6. 如請求項4之光偵測裝置，其中一開關經耦合至該第四電晶體之一閘極及該第四電晶體之之該源極或該汲極中之該者。
7. 如請求項1之光偵測裝置，其中該第一電晶體之一電流量與該第二電晶體之一電流量相同。
8. 一種光偵測裝置，其包括：一像素，其經組態以產生一像素信號；及一比較器，其包括：一第一電容器，其經組態以接收該像素信號；一第二電容器，其經組態以接收一參考信號；一第一節點，其經耦合至該第一電容器及該第二電容器；一第一電晶體，其具有耦合至該第一節點之一閘極；及一電流源，其包含一第二電晶體，該第二電晶體經安置在供應有一第一電壓之一第一線與該第一電晶體之間，其中該第一電晶體經耦合在該第二電晶體與供應有與該第一電壓不同之一第二電壓之一第二線之間， 其中該第一電晶體之一極性與該第二電晶體之一極性相反，其中該比較器進一步包括一第三電晶體，該第三電晶體經耦合至供應有一第三電壓之一第三線及經耦合至該第一節點，及其中該第三電晶體經由一開關而經耦合至該第一節點。
9. 一種光偵測裝置，其包括：一像素，其經組態以產生一像素信號；及一比較器，其包括：一第一電容器，其經組態以接收該像素信號；一第二電容器，其經組態以接收一參考信號；一第一節點，其經耦合至該第一電容器及該第二電容器；一第一電晶體，其具有耦合至該第一節點之一閘極；及一電流源，其包含一第二電晶體，該第二電晶體經安置在供應有一第一電壓之一第一線與該第一電晶體之間，其中該第一電晶體經耦合在該第二電晶體與供應有與該第一電壓不同之一第二電壓之一第二線之間，其中該第一電晶體之一極性與該第二電晶體之一極性相反，其中該比較器進一步包括一第三電晶體，該第三電晶體經耦合至供應有一第三電壓之一第三線且經耦合至該第一節點，且其中該第三電晶體之一極性與該第二電晶體之一極性相反。

Images