DE112021003350T5 - Fotodetektionsvorrichtung und elektronische einrichtung - Google Patents

Fotodetektionsvorrichtung und elektronische einrichtung Download PDF

Info

Publication number
DE112021003350T5
DE112021003350T5 DE112021003350.6T DE112021003350T DE112021003350T5 DE 112021003350 T5 DE112021003350 T5 DE 112021003350T5 DE 112021003350 T DE112021003350 T DE 112021003350T DE 112021003350 T5 DE112021003350 T5 DE 112021003350T5
Authority
DE
Germany
Prior art keywords
transistor
voltage
switch
signal
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021003350.6T
Other languages
English (en)
Inventor
Kengo Ando
Sachio Akebono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of DE112021003350T5 publication Critical patent/DE112021003350T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

Eine Fotodetektionsvorrichtung gemäß der vorliegenden Offenbarung beinhaltet Folgendes: ein Pixel; eine Referenzsignalerzeugungseinheit; einen Vergleichsschaltkreis; und einen ersten Schalter. Das Pixel ist zum Erzeugen eines Pixelsignals konfiguriert. Die Referenzsignalerzeugungseinheit ist zum Erzeugen eines Referenzsignals konfiguriert. Der Vergleichsschaltkreis beinhaltet einen Erststufenverstärkerschaltkreis und einen Zweitstufenverstärkerschaltkreis, der durch einen Verbindungsknoten mit dem Erststufenverstärkerschaltkreis gekoppelt ist. Der Erststufenverstärkerschaltkreis ist zum Ausgeben eines ersten Ausgabesignals konfiguriert, das einer Vergleichsoperation basierend auf dem Pixelsignal und dem Referenzsignal entspricht. Der Zweitstufenverstärkerschaltkreis ist zum Ausgeben eines zweiten Ausgabesignals konfiguriert, das dem ersten Ausgabesignal entspricht, das von dem Erststufenverstärkerschaltkreis durch den Verbindungsknoten ausgegeben wird. Der erste Schalter weist ein Ende und ein anderes Ende auf. Das eine Ende ist mit dem Verbindungsknoten gekoppelt. Der erste Schalter ermöglicht, dass sich eine Impedanz und eine Spannung an dem Verbindungsknoten ändern.

Description

  • Technisches Gebiet
  • Die vorliegende Offenbarung betrifft eine Fotodetektionsvorrichtung, die zum Detektieren von Licht in der Lage ist, und eine elektronische Einrichtung, die eine solche Fotodetektionsvorrichtung beinhaltet.
  • Hintergrund
  • Manche Fotodetektionsvorrichtungen weisen Pixel auf, die Pixelsignale erzeugen, die der Menge an empfangenen Licht entsprechen, und weisen AD(Analog zu Digital)-Umwandlungsschaltkreise auf, die die Pixelsignale in digitale Codes umwandeln. Die Fotodetektionsvorrichtung wird zum Beispiel auf eine Bildgebungsvorrichtung angewandt. PTL 1 offenbart eine Bildgebungsvorrichtung, die eine AD-Umwandlung basierend auf einem Signal mit einer Rampenwellenform und einem Pixelsignal durchführt. Außerdem offenbart PTL 1 eine Technologie, die in einem Pixelsignal enthaltenes Rauschen in einem CDS(Correlated Double Sampling - korrelierte Doppelabtastung)-Verfahren reduziert.
  • Zitatliste
  • Patentliteratur
  • PTL 1: Internationale Veröffentlichung Nr. WO 2018/159343
  • Kurzdarstellung der Erfindung
  • Es ist wünschenswert, eine Technologie zu entwickeln, die es ermöglicht, einen Rauschreduzierungsprozess durch ein CDS-Verfahren akkurat durchzuführen.
  • Es ist wünschenswert, eine Fotodetektionsvorrichtung, die es ermöglicht, einen Rauschreduzierungsprozess akkurat durchzuführen, und eine elektronische Einrichtung bereitzustellen.
  • Eine Fotodetektionsvorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung beinhaltet Folgendes: ein Pixel; eine Referenzsignalerzeugungseinheit; einen Vergleichsschaltkreis; und einen ersten Schalter. Das Pixel ist zum Erzeugen eines Pixelsignals konfiguriert. Die Referenzsignalerzeugungseinheit ist zum Erzeugen eines Referenzsignals konfiguriert. Der Vergleichsschaltkreis beinhaltet einen Erststufenverstärkerschaltkreis und einen Zweitstufenverstärkerschaltkreis, der durch einen Verbindungsknoten mit dem Erststufenverstärkerschaltkreis gekoppelt ist. Der Erststufenverstärkerschaltkreis ist zum Ausgeben eines ersten Ausgabesignals konfiguriert, das einer Vergleichsoperation basierend auf dem Pixelsignal und dem Referenzsignal entspricht. Der Zweitstufenverstärkerschaltkreis ist zum Ausgeben eines zweiten Ausgabesignals konfiguriert, das dem ersten Ausgabesignal entspricht, das von dem Erststufenverstärkerschaltkreis durch den Verbindungsknoten ausgegeben wird. Der erste Schalter weist ein Ende und ein anderes Ende auf. Das eine Ende ist mit dem Verbindungsknoten gekoppelt. Der erste Schalter ermöglicht, dass sich eine Impedanz und eine Spannung an dem Verbindungsknoten ändern.
  • Eine elektronische Einrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung beinhaltet eine Fotodetektionsvorrichtung. Die Fotodetektionsvorrichtung beinhaltet die Fotodetektionsvorrichtung gemäß der Ausführungsform der vorliegenden Offenbarung, die zuvor beschrieben wurde.
  • In der Fotodetektionsvorrichtung oder der elektronischen Einrichtung gemäß den jeweiligen Ausführungsformen der vorliegenden Offenbarung ist das eine Ende des ersten Schalters mit dem Verbindungsknoten zwischen dem Erststufenverstärkerschaltkreis und dem Zweitstufenverstärkerschaltkreis gekoppelt. Dies ermöglicht es, die Impedanz und die Spannung an dem Verbindungsknoten zu ändern.
  • Figurenliste
    • [1] 1 ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer Bildgebungsvorrichtung gemäß einer Ausfuhrungsform der vorliegenden Offenbarung veranschaulicht.
    • [2] 2 ist ein Schaltbild, das ein Konfigurationsbeispiel eines Pixels der Bildgebungsvorrichtung gemäß der Ausführungsform veranschaulicht.
    • [3] 3 ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer Ausleseeinheit der Bildgebungsvorrichtung gemäß der Ausführungsform veranschaulicht.
    • [4] 4 ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines Vergleichsabschnitts der Bildgebungsvorrichtung gemäß der Ausführungsform veranschaulicht.
    • [5] 5 ist ein Schaltbild, das ein erstes Konfigurationsbeispiel eines Schalters veranschaulicht.
    • [6] 6 ist ein Schaltbild, das ein zweites Konfigurationsbeispiel des Schalters veranschaulicht.
    • [7] 7 ist ein Schaltbild, das ein drittes Konfigurationsbeispiel des Schalters veranschaulicht.
    • [8] 8 ist ein erklärendes Diagramm, das ein Implementierungsbeispiel der Bildgebungsvorrichtung gemäß der Ausführungsform veranschaulicht.
    • [9] 9 ist ein erklärendes Diagramm, das ein anderes Implementierungsbeispiel der Bildgebungsvorrichtung gemäß der Ausführungsform veranschaulicht.
    • [10] 10 ist ein Zeitverlaufswellenformdiagramm, das ein Operationsbeispiel des Vergleichsabschnitts in der Bildgebungsvorrichtung gemäß der Ausführungsform veranschaulicht, bei dem ein Einfluss einer Ladungsinjektion und parasitären Kapazität berücksichtigt wird.
    • [11] 11 ist ein Zeitverlaufswellenformdiagramm, das ein Operationsbeispiel des Vergleichsabschnitts in der Bildgebungsvorrichtung gemäß der Ausführungsform veranschaulicht.
    • [12] 12 ist ein erklärendes Diagramm, das schematisch ein Ausgabesignal, das einem Rausreduzierungsprozess durch ein CDS-Verfahren unterzogen wird, in Abwesenheit eines CDS-Fehlers veranschaulicht.
    • [13] 13 ist ein erklärendes Diagramm, das schematisch das Ausgabesignal, das dem Rausreduzierungsprozess durch das CDS-Verfahren unterzogen wird, in einem Fall veranschaulicht, in dem ein CDS-Fehler auftritt.
    • [14] 14 ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines Vergleichsabschnitts gemäß einem Vergleichsbeispiel veranschaulicht.
    • [15] 15 ist ein Zeitverlaufswellenformdiagramm, das ein Operationsbeispiel des Vergleichsabschnitts gemäß dem Vergleichsbeispiel veranschaulicht, bei dem der Einfluss der Ladungsinjektion und parasitären Kapazität berücksichtigt wird.
    • [16] 16 ist ein Blockdiagramm, das ein Konfigurationsbeispiel des Vergleichsabschnitts gemäß dem Vergleichsbeispiel veranschaulicht, bei dem der Einfluss der Ladungsinjektion berücksichtigt wird.
    • [17] 17 ist ein Zeitverlaufswellenformdiagramm, das ein Operationsbeispiel des Vergleichsabschnitts gemäß dem Vergleichsbeispiel veranschaulicht, bei dem die Ladungsinjektion berücksichtigt wird.
    • [18] 18 ist ein Blockdiagramm, das ein Konfigurationsbeispiel des Vergleichsabschnitts in der Bildgebungsvorrichtung gemäß der Ausführungsform veranschaulicht, bei dem der Einfluss der Ladungsinjektion berücksichtigt wird.
    • [19] 19 ist ein Zeitverlaufswellenformdiagramm, das ein Operationsbeispiel des Vergleichsabschnitts in der Bildgebungsvorrichtung gemäß der Ausführungsform veranschaulicht, bei dem ein Einfluss einer Ladungsinjektion berücksichtigt wird.
    • [20] 20 ist ein Blockdiagramm, das ein Konfigurationsbeispiel des Vergleichsabschnitts gemäß dem Vergleichsbeispiel veranschaulicht, bei dem der Einfluss der parasitären Kapazität berücksichtigt wird.
    • [21] 21 ist ein Zeitverlaufswellenformdiagramm, das ein Operationsbeispiel des Vergleichsabschnitts gemäß dem Vergleichsbeispiel veranschaulicht, bei dem der Einfluss der parasitären Kapazität berücksichtigt wird.
    • [22] 22 ist ein Blockdiagramm, das ein Konfigurationsbeispiel des Vergleichsabschnitts in der Bildgebungsvorrichtung gemäß der Ausführungsform veranschaulicht, bei dem der Einfluss der parasitären Kapazität berücksichtigt wird.
    • [23] 23 ist ein Zeitverlaufswellenformdiagramm, das ein Operationsbeispiel des Vergleichsabschnitts in der Bildgebungsvorrichtung gemäß der Ausführungsform veranschaulicht, bei dem der Einfluss der parasitären Kapazität berücksichtigt wird.
    • [24] 24 ist ein Schaltbild, das ein Konfigurationsbeispiel eines Vergleichsabschnitts gemäß einem Modifikationsbeispiel 1 schematisch veranschaulicht.
    • [25] 25 ist ein Schaltbild, das ein Konfigurationsbeispiel eines Vergleichsabschnitts gemäß einem Modifikationsbeispiel 2 schematisch veranschaulicht.
    • [26] 26 ist ein Schaltbild, das ein Konfigurationsbeispiel eines Vergleichsabschnitts gemäß einem Modifikationsbeispiel 3 schematisch veranschaulicht.
    • [27] 27 ist ein Schaltbild, das ein Konfigurationsbeispiel eines Vergleichsabschnitts gemäß einem Modifikationsbeispiel 4 schematisch veranschaulicht.
    • [28] 28 ist ein Schaltbild, das ein Konfigurationsbeispiel eines Vergleichsabschnitts gemäß einem Modifikationsbeispiel 5 schematisch veranschaulicht.
    • [29] 29 ist ein Schaltbild, das ein Konfigurationsbeispiel eines Vergleichsabschnitts gemäß einem Modifikationsbeispiel 6 schematisch veranschaulicht.
    • [30] 30 ist ein Schaltbild, das ein Konfigurationsbeispiel eines Vergleichsabschnitts gemäß einem Modifikationsbeispiel 7 schematisch veranschaulicht.
    • [31] 31 ist ein Schaltbild, das ein Konfigurationsbeispiel eines Vergleichsabschnitts gemäß einem Vergleichsbeispiel für das Modifikationsbeispiel 7 schematisch veranschaulicht.
    • [32] 32 ist ein Schaltbild, das ein Konfigurationsbeispiel eines Vergleichsabschnitts gemäß einem Modifikationsbeispiel 8 schematisch veranschaulicht.
    • [33] 33 ist ein Schaltbild, das ein Konfigurationsbeispiel eines Vergleichsabschnitts gemäß einem Vergleichsbeispiel für das Modifikationsbeispiel 8 schematisch veranschaulicht.
    • [34] 34 ist ein erklärendes Diagramm, das ein Verwendungsbeispiel der Bildgebungsvorrichtung veranschaulicht.
    • [35] 35 ist ein Blockdiagramm, das ein Beispiel für eine schematische Konfiguration eines Fahrzeugsteuersystems darstellt.
    • [36] 36 ist ein Diagramm zur Unterstützung der Erklärung eines Beispiels für Installationspositionen eines Fahrzeugaußenbereichsinformationsdetektionsabschnitts und eines Bildgebungsabschnitts.
    • [37] 37 ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer Entfernungsmessungsvorrichtung gemäß einem praktischen Anwendungsbeispiel veranschaulicht.
    • [38] 38 ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines in 37 veranschaulichten Fotodetektors veranschaulicht.
    • [39] 39 ist ein Schaltbild, das ein Konfigurationsbeispiel eines in 38 veranschaulichten Pixels veranschaulicht.
    • [40] 40 ist ein Wellenformdiagramm, das ein Operationsbeispiel der in 37 veranschaulichten Entfernungsmessungsvorrichtung veranschaulicht.
  • Weisen zum Ausführen der Erfindung
  • Das Folgende beschreibt Ausführungsformen der vorliegenden Offenbarung ausführlich unter Bezugnahme auf die Zeichnungen. Es ist anzumerken, dass eine Beschreibung in der folgenden Reihenfolge gegeben ist.
    1. 1. Ausführungsform (Bildgebungsvorrichtung, auf die die Fotodetektionsvorrichtung angewandt wird)
      • 1.1 Konfiguration (1 bis 9)
      • 1.2 Operation und Funktionsweise (10 bis 23)
      • 1.3 Effekte
      • 1.4 Modifikationsbeispiele (24 bis 33)
    2. 2. Verwendungsbeispiel der Bildgebungsvorrichtung (34)
    3. 3. Beispiele für die praktische Anwendung auf einen mobilen Körper (35 bis 36)
    4. 4. Beispiel für die praktische Anwendung auf eine Entfernungsmessungsvorrichtung (37 bis 40)
    5. 5. Andere Ausführungsformen
  • <1. Ausführungsform (Bildgebungsvorrichtung, auf die die Fotodetektionsvorrichtung angewandt wird)>
  • Eine elektronische Einrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung beinhaltet eine Fotodetektionsvorrichtung. Die elektronische Einrichtung entspricht zum Beispiel einem Smartphone, einer Digitalkamera, einer Videokamera, einem Notebook-PC oder dergleichen.
  • Hier wird ein Fall, in dem ein Fotodetektor gemäß einer Ausführungsform der vorliegenden Offenbarung auf eine Bildgebungsvorrichtung angewandt wird, als ein Beispiel beschrieben.
  • [1.1 Konfiguration]
  • 1 veranschaulicht ein Konfigurationsbeispiel einer Bildgebungsvorrichtung 1, auf die eine Fotodetektionsvorrichtung gemäß einer Ausführungsform angewandt wird. Die Bildgebungsvorrichtung 1 beinhaltet ein Pixelarray 11, eine Ansteuerungseinheit 12, eine Referenzsignalerzeugungseinheit 13, eine Ausleseeinheit 20, eine Signalverarbeitungseinheit 14 und eine Bildgebungssteuereinheit 15.
  • Die Pixelarrayeinheit 11 beinhaltet mehrere Pixel P, die in einer Matrix angeordnet sind. Jedes der Pixel P ist zum Erzeugen einer Pixelspannung Vpix konfiguriert, die der Menge an empfangenem Licht entspricht.
  • 2 veranschaulicht ein Konfigurationsbeispiel des Pixels P in der Bildgebungsvorrichtung 1. Das Pixelarray 11 beinhaltet mehrere Steuerleitungen TGL, mehrere Steuerleitungen RSTL, mehrere Steuerleitungen SELL und mehrere Signalleitungen VSL. Jede der Steuerleitungen TGL erstreckt sich in der horizontalen Richtung (der lateralen Richtung in 2) und ein Ende davon ist mit der Ansteuerungseinheit 12 gekoppelt. Diese Steuerleitung TGL wird mit einem Steuersignal STG durch die Ansteuerungseinheit 12 versorgt. Jede der Steuerleitungen RSTL erstreckt sich in der horizontalen Richtung und ein Ende davon ist mit der Ansteuerungseinheit 12 gekoppelt. Diese Steuerleitung RSTL wird mit einem Steuersignal SRST durch die Ansteuerungseinheit 12 versorgt. Jede der Steuerleitungen SELL erstreckt sich in der horizontalen Richtung und ein Ende davon ist mit der Ansteuerungseinheit 12 gekoppelt. Diese Steuerleitung SELL wird mit einem Steuersignal SSEL durch die Ansteuerungseinheit 12 versorgt. Jede der Signalleitungen VSL erstreckt sich in der vertikalen Richtung (der longitudinalen Richtung in 2) und ein Ende davon ist mit der Ausleseeinheit 20 gekoppelt. Die Signalleitungen VSL übertragen jeweils ein Signal SIG, das durch das Pixel P erzeugt wird, an die Ausleseeinheit 20. Die mehreren Pixel P, die nebeneinander in einer Zeile in der horizontalen Richtung (der lateralen Richtung in jeder von 1 und 2) bereitgestellt sind, sind in einer Pixelleitung L enthalten.
  • Jedes der Pixel P beinhaltet eine Fotodiode PD, einen Transistor TG, eine Floating-Diffusion FD und Transistoren RST, AMP und SEL. Jeder der Transistoren TG, RST, AMP und SEL ist bei diesem Beispiel ein n-Typ-MOS(Metall-Oxid-Halbleiter)-Transistor.
  • Die Fotodiode PD ist ein fotoelektrisches Umwandlungselement, das die Menge an elektrischer Ladung, die der Menge an empfangenem Licht entspricht, erzeugt und die erzeugte elektrische Ladung darin akkumuliert. Die Anode der Fotodiode PD ist mit Masse verbunden und die Kathode davon ist mit der Source des Transistors TG gekoppelt.
  • Das Gate des Transistors TG ist mit der Steuerleitung TGL gekoppelt, die Source davon ist mit der Kathode der Fotodiode PD gekoppelt und der Drain davon ist mit der Floating-Diffusion FD gekoppelt.
  • Die Floating-Diffusion FD ist zum Akkumulieren einer elektrischen Ladung konfiguriert, die durch den Transistor TG von der Fotodiode PD transferiert wird. Die Floating-Diffusion FD beinhaltet zum Beispiel eine Diffusionsschicht, die auf einer Oberfläche eines Halbleitersubstrats gebildet ist. 2 veranschaulicht die Floating-Diffusion FD durch Verwenden eines Symbols eines Kondensators.
  • Das Gate des Transistors RST ist mit der Steuerleitung RSTL gekoppelt, der Drain davon wird mit einer Leistungsversorgungsspannung VDD versorgt und die Source davon ist mit der Floating-Diffusion FD gekoppelt.
  • Das Gate des Transistors AMP ist mit der Floating-Diffusion FD gekoppelt, der Drain davon wird mit der Leistungsversorgungsspannung VDD versorgt und die Source davon ist mit dem Drain des Transistors SEL gekoppelt.
  • Das Gate des Transistors SEL ist mit der Steuerleitung SELL gekoppelt, der Drain davon ist mit der Source des Transistors AMP gekoppelt und die Source davon ist mit der Signalleitung VSL gekoppelt.
  • Diese Konfiguration koppelt das Pixel P elektrisch mit der Signalleitung VSL, indem der Transistor SEL in dem Pixel P basierend auf einem Steuersignal SSEL eingeschaltet wird, das an die Steuerleitung SELL geliefert wird. Dies koppelt den Transistor AMP mit einer Konstantstromquelle CS (siehe 3, die nachfolgend beschrieben ist) der Ausleseeinheit 20 und der Transistor AMP arbeitet als ein sogenannter Source-Folger. Das Pixel P gibt dann das Signal SIG einschließlich einer Spannung, die der Spannung an der Floating-Diffusion FD entspricht, an die Signalleitung VSL aus. Insbesondere gibt, wie nachfolgend beschrieben, das Pixel P eine Rücksetzspannung Vrücksetz in einer P-Phase-Periode TP von zwei Perioden (die P-Phase-Periode TP und eine D-Phase-Periode TD) aus, in der die Ausleseeinheit 20 eine AD-Umwandlung durchführt. Das Pixel P gibt die Pixelspannung Vpix, die der Menge an empfangenem Licht entspricht, in der D-Phase-Periode TD aus. Das Pixel P gibt das Signal SIG einschließlich dieser Rücksetzspannung Vrücksetz und Pixelspannung Vpix an die Signalleitung VSL aus.
  • Die Ansteuerungseinheit 12 (1) ist zum sequentiellen Ansteuern der mehreren Pixel P in dem Pixelarray 11 in Einheiten der Pixelleitungen L basierend auf einer Anweisung von der Bildgebungssteuereinheit 15 konfiguriert. Insbesondere steuert die Ansteuerungseinheit 12 die mehreren Pixel P in dem Pixelarray 11 in Einheiten der Pixelleitungen an, indem die mehreren jeweiligen Steuersignale STG an die mehreren Steuerleitungen TGL in dem Pixelarray 11 geliefert werden, die mehreren jeweiligen Steuersignale SRST an die mehreren Steuerleitungen RSTL geliefert werden und die mehreren jeweiligen Steuersignale SSEL an die mehreren Steuerleitungen SELL geliefert werden.
  • Die Referenzsignalerzeugungseinheit 13 ist zum Erzeugen eines Referenzsignals RAMPE basierend auf einer Anweisung von der Bildgebungssteuereinheit 15 konfiguriert. Das Referenzsignal RAMPE weist eine sogenannte Rampenwellenform auf, bei der der Spannungspegel graduell mit dem Versteichen der Zeit in den zwei Perioden (der P-Phase-Periode TP und der D-Phase-Periode TD) geändert wird, in denen die Ausleseeinheit 20 eine AD-Umwandlung durchführt. Die Referenzsignalerzeugungseinheit 13 liefert dieses Referenzsignal RAMPE an die Ausleseeinheit 20.
  • Die Ausleseeinheit 20 ist zum Erzeugen eines Bildsignals DATENO basierend auf einer Anweisung von der Bildgebungssteuereinheit 15 durch Durchführen einer AD-Umwandlung basierend auf dem Signal SIG konfiguriert, das von dem Pixelarray 11 durch die Signalleitung VSL bereitgestellt wird.
  • 3 veranschaulicht ein Konfigurationsbeispiel der Ausleseeinheit 20 in der Bildgebungsvorrichtung 1. Es ist anzumerken, dass 3 auch die Referenzsignalerzeugungseinheit 13, die Signalverarbeitungseinheit 14 und die Bildgebungssteuereinheit 15 zusätzlich zu der Ausleseeinheit 20 veranschaulicht. Die Ausleseeinheit 20 beinhaltet die mehreren Konstantstromquellen CS (Konstantstromquellen CS[0], CS[1], CS[2], CS[2], ...), mehrere AD-Wandler ADC (AD-Wandler ADC[0], ADC[1], ADC[2], ADC[3], ...) und einen Transferscanabschnitt 29.
  • Die mehreren Konstantstromquellen CS sind in Assoziation mit den mehreren Signalleitungen VSL bereitgestellt. Insbesondere ist die nullte Konstantstromquelle CS[0] in Assoziation mit einer nullten Signalleitung VSL[0] bereitgestellt, ist die erste Konstantstromquelle CS[1] in Assoziation mit einer ersten Signalleitung VSL[1] bereitgestellt, ist die zweite Konstantstromquelle CS[2] in Assoziation mit einer zweiten Signalleitung VSL[2] bereitgestellt und ist die dritte Konstantstromquelle CS[3] in Assoziation mit einer dritten Signalleitung VSL[3] bereitgestellt. Das gleiche gilt für einen vierten und anschließende AD-Wandler ADC. Ein Ende jeder der Konstantstromquellen CS ist mit der entsprechenden Signalleitung VSL gekoppelt und das andere Ende davon ist mit Masse verbunden. Jede der mehreren Konstantstromquellen CS ist zum Anlegen eines vorbestimmten Stroms an die jeweilige Signalleitung VSL konfiguriert.
  • Die mehreren AD-Wandler ADC sind in Assoziation mit den mehreren Signalleitungen VSL bereitgestellt. Insbesondere ist der nullte AD-Wandler ADC[0] in Assoziation mit der nullten Signalleitung VSL[0] bereitgestellt, ist der erste AD-Wandler ADC[1] in Assoziation mit der ersten Signalleitung VSL[1] bereitgestellt, ist der zweite AD-Wandler ADC[2] in Assoziation mit der zweiten Signalleitung VSL[2] bereitgestellt und ist der dritte AD-Wandler ADC[3] in Assoziation mit der dritten Signalleitung VSL[2] bereitgestellt. Das gleiche gilt für den vierten und anschließende AD-Wandler ADC. Jeder der mehreren AD-Wandler ADC ist zum Durchführen einer AD-Wandlung basierend auf dem Signal SIG konfiguriert, das von dem Pixelarray 11 bereitgestellt wird, wodurch die Spannung des Signals SIG in einen digitalen Code CODE umgewandelt wird. Der AD-Wandler ADC beinhaltet einen Vergleichsabschnitt 21, einen Zähler 24 und einen Latch 25.
  • Der Vergleichsabschnitt 21 ist zum Durchführen einer Vergleichsoperation basierend auf dem Referenzsignal RAMPE, das von der Referenzsignalerzeugungseinheit 13 bereitgestellt wird, und dem Signal SIG, das von dem Pixel P durch die Signalleitung VSL bereitgestellt wird, konfiguriert, wodurch ein Signal OUT2 erzeugt wird. Der Vergleichsabschnitt 21 legt einen Arbeitspunkt basierend auf Steuersignalen AZSW und AZN, die von der Bildgebungssteuereinheit 15 bereitgestellt werden, fest und führt eine Vergleichsoperation durch. Der Vergleichsabschnitt 21 beinhaltet einen Leistungsversorgungsschaltkreis 22 und einen Vergleichsschaltkreis 23.
  • Wie in 3 veranschaulicht, liefert die Bildgebungssteuereinheit 15 Leistungsversorgungsspannungen VDD0 durch eine Leistungsversorgungsleitung VDDL an die mehreren Vergleichsabschnitte 21. In jedem der mehreren Vergleichsabschnitte 21 erzeugt der Leistungsversorgungsschaltkreis 22 eine Leistungsversorgungsspannung VDD1 basierend auf dieser Leistungsversorgungsspannung VDD0 und liefert die erzeugte Leistungsversorgungsspannung VDD1 an den Vergleichsschaltkreis 23. Der Vergleichsschaltkreis 23 führt dann eine Vergleichsoperation basierend auf dem Referenzsignal RAMPE und dem Signal SIG durch, wodurch das Signal OUT2 erzeugt wird.
  • Der Zähler 24 ist zum Durchführen einer Zähloperation basierend auf dem Signal OUT2, das von dem Vergleichsabschnitt 21 bereitgestellt wird, und einem Steuersignal CTL, das von der Bildgebungssteuereinheit 15 bereitgestellt wird, konfiguriert. Bei der Zähloperation werden die Pulse eines Taktsignals CLK, das von der Bildgebungssteuereinheit 15 bereitgestellt wird, gezählt.
  • Der Latch 25 ist zum Erzeugen des digitalen Codes CODE basierend auf einem Zählwert, der durch den Zähler 24 erhalten wird, und Halten dieses digitalen Codes CODE konfiguriert. Insbesondere erzeugt der Latch 25 den digitalen Code CODE, der einer Differenz (CNTD - CNTP) zwischen einem Zählwert CNTP, der durch den Zähler 24 in der P-Phase-Periode TP erhalten wird, und einem Zählwert CNTD, der durch den Zähler 24 in der D-Phase-Periode TD erhalten wird, entspricht. In diesem Fall wird ein Rauschreduzierungsprozess durch ein CDS-Verfahren durchgeführt. Der Latch 25 gibt dann diesen digitalen Code CODE an eine Busverdrahtungsleitung BUS basierend auf einem Steuersignal aus, das von dem Transferscanabschnitt 29 bereitgestellt wird.
  • Der Transferscanabschnitt 29 ist zum Durchführen einer Steuerung basierend auf einem Steuersignal CTL2 konfiguriert, das von der Bildgebungssteuereinheit 15 bereitgestellt wird, um zu bewirken, dass die Latches 25 der mehreren AD-Umwandlungsabschnitte ADC sequentiell die digitalen Codes CODE an die Busverdrahtungsleitung BUS ausgeben. Die Ausleseeinheit 20 transferiert sequentiell die mehreren digitalen Codes CODE, die von den mehreren AD-Umwandlungsabschnitten ADC bereitgestellt werden, als das Bildsignal DATENO durch Verwenden dieser Busverdrahtungsleitung BUS an die Signalverarbeitungseinheit 14.
  • Die Signalverarbeitungseinheit 14 (1) ist zum Durchführen einer vorbestimmten Signalverarbeitung an dem Bildsignal DATEN0, um ein Bildsignal DATEN zu erzeugen, basierend auf einer Anweisung von der Bildgebungssteuereinheit 15 und Ausgeben dieses Bildsignal DATEN konfiguriert.
  • Die Bildgebungssteuereinheit 15 ist zum Liefern von Steuersignalen an die Ansteuerungseinheit 12, die Referenzsignalerzeugungseinheit 13, die Ausleseeinheit 20 und die Signalverarbeitungseinheit 14 und Steuern von Operationen dieser Schaltkreise konfiguriert, wodurch eine Operation der Bildgebungsvorrichtung 1 gesteuert wird. Insbesondere liefert die Bildgebungssteuereinheit 15 ein Steuersignal an die Ansteuerungseinheit 12, wodurch eine Steuerung zum Veranlassen der Ansteuerungseinheit 12 zum sequentiellen Ansteuern der mehreren Pixel P in dem Pixelarray 11 in Einheiten der Pixelleitungen L durchgeführt wird. Außerdem liefert die Bildgebungssteuereinheit 15 ein Steuersignal an die Referenzsignalerzeugungseinheit 13, wodurch eine Steuerung zum Veranlassen der Referenzsignalerzeugungseinheit 13 zum Erzeugen des Referenzsignals RAMPE durchgeführt wird. Außerdem liefert die Bildgebungssteuereinheit 15 die Leistungsversorgungsspannung VDD0 und Bias-Spannungen VB1 und VB2 an die Ausleseeinheit 20 und liefert die Steuersignale AZSW, AZN, CTL und CTL2 und das Taktsignal CLK an die Ausleseeinheit 20, wodurch eine Steuerung zum Veranlassen der Ausleseeinheit 20 zum Erzeugen des Bildsignals DATENO durch Durchführen einer AD-Umwandlung basierend auf dem Signal SIG durchgeführt wird. Außerdem liefert die Bildgebungssteuereinheit 15 ein Steuersignal an die Signalverarbeitungseinheit 14, wodurch eine Operation der Signalverarbeitungseinheit 14 gesteuert wird.
  • (Konfigurationsbeispiel des Vergleichsabschnitts 21)
  • 4 veranschaulicht ein Konfigurationsbeispiel des Vergleichsabschnitts 21. Der Vergleichsabschnitt 21 wird mit der Leistungsversorgungsspannung VDD0, einer Massespannung VSS0 und den Bias-Spannungen VB1 und VB2 versorgt. Die Leistungsversorgungsspannung VDD0 wird von der Bildgebungssteuereinheit 15 durch die Leistungsversorgungsleitung VDDL bereitgestellt.
  • Der Leistungsversorgungsschaltkreis 22 des Vergleichsabschnitts 21 beinhaltet einen Transistor MN10, einen Kondensator C4 und einen Schalter SW3.
  • Der Vergleichsschaltkreis 23 des Vergleichsabschnitts 21 beinhaltet einen Anfangsstufenschaltkreis 101 und einen Nachstufenschaltkreis 102. Der Anfangsstufenschaltkreis 101 ist zum Ausgeben eines Signals OUT1 konfiguriert, das einer Vergleichsoperation basierend auf dem Signal SIG und dem Referenzsignal RAMPE entspricht. Der Nachstufenschaltkreis 102 ist durch einen Verbindungsknoten Nd1 mit dem Anfangsstufenschaltkreis 101 gekoppelt. Der Nachstufenschaltkreis 102 ist zum Ausgeben des Signals OUT2 konfiguriert, das dem Signal OUT1 entspricht, das von dem Anfangsstufenschaltkreis 101 durch den Verbindungsknoten Nd1 ausgegeben wird.
  • Der Anfangsstufenschaltkreis 101 beinhaltet Kondensatoren C1, C2 und C5, Transistoren MP11 und MN11 und Schalter SW1 und SW4. Der Nachstufenschaltkreis 102 beinhaltet einen Kondensator C3, Transistoren MP12 und MN12 und Schalter SW2 und SWa.
  • Die Transistoren MP11 und MP12 sind p-Typ-MOS-Transistoren und die Transistoren MN10 bis MN12 sind n-Typ-MOS-Transistoren. Obwohl dies nicht veranschaulicht ist, werden bei diesem Beispiel die Back-Gates der Transistoren MP11 und MP12 jeweils mit der Leistungsversorgungsspannung VDD0 versorgt und werden die Back-Gates der Transistoren MN10 bis MN12 jeweils mit der Massespannung VSS0 versorgt.
  • Hier entspricht das Pixelsignal SIG einem speziellen Beispiel für ein „Pixelsignal“ in der Technologie gemäß der vorliegenden Offenbarung. Das Signal OUT1 entspricht einem speziellen Beispiel für ein „erstes Ausgabesignal“ in der Technologie gemäß der vorliegenden Offenbarung. Das Signal OUT2 entspricht einem speziellen Beispiel für ein „zweites Ausgabesignal“ in der Technologie gemäß der vorliegenden Offenbarung. Der Anfangsstufenschaltkreis 101 entspricht einem speziellen Beispiel für einen „Erststufenverstärkerschaltkreis“ in der Technik der vorliegenden Offenbarung. Der Nachstufenschaltkreis 102 entspricht einem speziellen Beispiel für einen „Zweitstufenverstärkerschaltkreis“ in der Technik der vorliegenden Offenbarung. Der Schalter SWa entspricht einem speziellen Beispiel für einen „ersten Schalter“ in der Technologie gemäß der vorliegenden Offenbarung. Der Schalter SW1 entspricht einem speziellen Beispiel für einen „zweiten Schalter“ in der Technologie gemäß der vorliegenden Offenbarung. Der Verbindungsknoten Nd1 entspricht einem speziellen Beispiel für einen „Verbindungsknoten“ in der Technologie gemäß der vorliegenden Offenbarung. Der Transistor MP11 entspricht einem speziellen Beispiel für einen „ersten Transistor“ in der Technologie gemäß der vorliegenden Offenbarung. Der Transistor MP12 entspricht einem speziellen Beispiel für einen „zweiten Transistor“ in der Technologie gemäß der vorliegenden Offenbarung. Der Kondensator C1 entspricht einem speziellen Beispiel für einen „ersten Kondensator“ in der Technologie gemäß der vorliegenden Offenbarung. Der Kondensator C2 entspricht einem speziellen Beispiel für einen „zweiten Kondensator“ in der Technologie gemäß der vorliegenden Offenbarung. Der Transistor MN11 entspricht einem speziellen Beispiel für einen „ersten Lasttransistor“ in der Technologie gemäß der vorliegenden Offenbarung. Die P-Phase-Periode TP entspricht einem speziellen Beispiel für eine „erste Periode“ in der Technologie gemäß der vorliegenden Offenbarung. Die D-Phase-Periode TD entspricht einem speziellen Beispiel für eine „zweite Periode“ in der Technologie gemäß der vorliegenden Offenbarung.
  • In dem Leistungsversorgungsschaltkreis 22 ist ein Ende des Kondensators C4 mit dem Gate des Transistors MN10 und einem Ende des Schalters SW3 gekoppelt und wird das andere Ende davon mit einer Gleichstromspannung VREF versorgt. Diese Spannung VREF wird durch die Bildgebungssteuereinheit 15 erzeugt. Es ist anzumerken, dass der Kondensator C4 einen MOS-Kondensator oder dergleichen beinhaltet. Der Kondensator C4 kann durch Verwenden von zum Beispiel der parasitären Kapazität des Gate des Transistors MN10, der parasitären Kapazität des Schalters SW3, der parasitären Kapazität einer Verdrahtungsleitung oder dergleichen konfiguriert werden. Der Schalter SW3 ist dazu konfiguriert, basierend auf einem Steuersignal SHSW ein- und ausgeschaltet zu werden. Das ein Ende des Schalters SW3 ist mit dem Gate des Transistors MN10 und dem einen Ende des Kondensators C4 gekoppelt und das andere Ende davon wird mit der Bias-Spannung VB1 versorgt. Das Steuersignal SHSW wird durch die Bildgebungssteuereinheit 15 erzeugt. Der Kondensator C4 und der Schalter SW3 sind in einem Abtasthalteschaltkreis enthalten. Zum Beispiel wird der Schalter SW3 in einer Periode eingeschaltet, in der die Schalter SW1 und SW2 des Vergleichsschaltkreises 23 eingeschaltet werden. Der Schalter SW3 wird in einer Periode ausgeschaltet, in der die Schalter SW1 und SW2 ausgeschaltet werden.
  • Das Gate des Transistors MN10 wird mit der Bias-Spannung VB1 versorgt, der Drain davon ist mit der Leistungsversorgungsleitung VDDL gekoppelt und die Source davon ist mit den Sources der Transistoren MP11 und MP12 gekoppelt. Der Transistor MN10 arbeitet als ein sogenannter Source-Folger, wodurch die Leistungsversorgungsspannung VDD1 von der Source ausgegeben wird.
  • Jeder der Kondensatoren C1 und C2 weist ein Ende und das andere Ende auf. Das eine Ende des Kondensators C1 ist mit der Referenzsignalerzeugungseinheit 13 gekoppelt und das andere Ende davon ist mit dem anderen Ende des Kondensators C2, dem Gate des Transistors MP11 und einem Ende des Schalters SW1 gekoppelt. Dieses eine Ende des Kondensators C1 wird mit dem Referenzsignal RAMPE versorgt, das durch die Referenzsignalerzeugungseinheit 13 erzeugt wird. Das eine Ende des Kondensators C2 ist mit der Signalleitung VSL gekoppelt und das andere Ende davon ist mit dem anderen Ende des Kondensators C1, dem Gate des Transistors MP11 und dem einen Ende des Schalters SW1 gekoppelt. Dieses eine Ende des Kondensators C2 wird mit dem Signal SIG versorgt, das durch das Pixel P erzeugt wird.
  • Das Gate des Transistors MP11 ist mit den anderen Enden der Kondensatoren C1 und C2 und dem einen Ende des Schalters SW1 durch einen Verbindungsknoten Nd2 gekoppelt. Das Signal SIG wird durch den Kondensator C2 in das Gate des Transistors MP11 eingegeben. Außerdem wird das Referenzsignal RAMPE durch den Kondensator C1 in das Gate des Transistors MP11 eingegeben. Es ist anzumerken, dass das eine Ende des Kondensators C1 dazu konfiguriert sein kann, mit einem Pufferschaltkreis 26 gekoppelt zu werden. Das Referenzsignal RAMPE kann durch den Pufferschaltkreis 26 und den Kondensator C1 in das Gate des Transistors MP11 eingegeben werden.
  • Der Drain des Transistors MP11 ist durch den Verbindungsknoten Nd1 mit dem Drain des Transistors MN11, dem Gate des Transistors MP12 und dem anderen Ende des Schalters SW1 gekoppelt und die Source davon ist mit den Sources der Transistoren MN10 und MP12 gekoppelt. Außerdem ist der Drain des ersten Transistors durch den Verbindungsknoten Nd1 mit einem Ende des Schalters SWa gekoppelt.
  • Der Schalter SW1 ist dazu konfiguriert, basierend auf dem Steuersignal AZSW ein- und ausgeschaltet zu werden. Das eine Ende des Schalters SW1 ist durch den Verbindungsknoten Nd2 mit den anderen Enden der Kondensatoren C1 und C2 und dem Gate des Transistors MP 11 gekoppelt und das andere Ende davon ist durch den Verbindungsknoten Nd1 mit dem Drain des Transistors MN11 und dem Gate des Transistors MP12 gekoppelt. Außerdem ist das andere Ende des Schalters SW1 mit dem Drain des Transistors MP11 gekoppelt. Außerdem ist das andere Ende des Schalters SW1 durch den Verbindungsknoten Nd1 mit dem einen Ende des Schalters SWa gekoppelt.
  • Das Gate des Transistors MN11 wird durch den Schalter SW4 mit der Bias-Spannung VB2 versorgt. Der Drain des Transistors MN11 ist durch den Verbindungsknoten Nd1 mit dem Drain des Transistors MP11, dem Gate des Transistors MP12 und dem anderen Ende des Schalters SW1 gekoppelt. Außerdem ist der Drain des Transistors MN11 durch den Verbindungsknoten Nd1 mit dem einen Ende des Schalters SWa gekoppelt. Die Source des Transistors MN11 wird mit der Massespannung VSS0 versorgt. Der Transistor MN11 ist ein Lasttransistor, der als eine Last des Transistors MP11 dient. Der Transistor MN11 arbeitet als eine Konstantstromquelle.
  • Ein Ende des Kondensators C5 ist mit dem Gate des Transistors MN11 und einem Ende des Schalters SW4 gekoppelt und das andere Ende davon wird mit der Gleichstromspannung VREF versorgt. Diese Spannung VREF wird durch die Bildgebungssteuereinheit 15 erzeugt. Es ist anzumerken, dass der Kondensator C5 einen MOS-Kondensator oder dergleichen beinhaltet. Der Kondensator C5 kann durch Verwenden von zum Beispiel der parasitären Kapazität des Gate des Transistors MN11, der parasitären Kapazität des Schalters SW4, der parasitären Kapazität einer Verdrahtungsleitung oder dergleichen konfiguriert werden. Der Schalter SW4 ist dazu konfiguriert, basierend auf einem Steuersignal SHSW2 ein- und ausgeschaltet zu werden. Das ein Ende des Schalters SW4 ist mit dem Gate des Transistors MN11 und dem einen Ende des Kondensators C5 gekoppelt und das andere Ende davon wird mit der Bias-Spannung VB2 versorgt. Das Steuersignal SHSW2 wird durch die Bildgebungssteuereinheit 15 erzeugt. Der Kondensator C5 und der Schalter SW4 sind in einem Abtasthalteschaltkreis enthalten.
  • Zum Beispiel wird der Schalter SW4 in einer Periode eingeschaltet, in der die Schalter SW1 und SW2 eingeschaltet werden. Der Schalter SW4 wird in einer Periode ausgeschaltet, in der die Schalter SW1 und SW2 ausgeschaltet werden. Dies setzt die Spannung des Gate des Transistors MN11 auf die Bias-Spannung VB2. Der Schalter SW4 wird in der P-Phase-Periode TP und D-Phase-Periode TD ausgeschaltet.
  • Das Gate des Transistors MP12 ist durch den Verbindungsknoten Nd1 mit den Drains der Transistoren MP11 und MN11 und dem anderen Ende des Schalters SW1 gekoppelt, der Drain davon ist mit dem Drain des Transistors MN12 und einem Ende des Schalters SW2 gekoppelt und die Source davon ist mit den Sources der Transistoren MN10 und MP11 gekoppelt. Außerdem ist der Drain des Transistors MP12 mit dem anderen Ende des Schalters SWa gekoppelt.
  • Das Gate des Transistors MN12 ist mit einem Ende des Kondensators C3 und dem anderen Ende des Schalters SW2 gekoppelt, der Drain davon ist mit dem Drain des Transistors MP12 und dem einen Ende des Schalters SW2 gekoppelt und die Source davon wird mit der Massespannung VSS0 versorgt. Außerdem ist der Drain des Transistors MN12 mit dem anderen Ende des Schalters SWa gekoppelt.
  • Der Schalter SW2 ist dazu konfiguriert, basierend auf dem Steuersignal AZN ein- und ausgeschaltet zu werden. Das eine Ende des Schalters SW2 ist mit den Drains der Transistoren MP12 und MN12 gekoppelt und das andere Ende davon ist mit dem Gate des Transistors MN12 und dem einen Ende des Kondensators C3 gekoppelt. Außerdem ist das eine Ende des Schalters SW2 mit dem anderen Ende des Schalters SWa gekoppelt.
  • Das ein Ende des Kondensators C3 ist mit dem Gate des Transistors MN12 und dem anderen Ende des Schalters SW2 gekoppelt und das andere Ende davon wird mit der Massespannung VSS0 versorgt. Es ist anzumerken, dass der Kondensator C3 einen MOS-Kondensator oder dergleichen beinhaltet. Der Kondensator C3 kann durch Verwenden von zum Beispiel der parasitären Kapazität des Gate des Transistors MN12, der parasitären Kapazität des Schalters SW2, der parasitären Kapazität einer Verdrahtungsleitung oder dergleichen konfiguriert werden.
  • In dem Vergleichsabschnitt 21 erzeugt der Leistungsversorgungsschaltkreis 22 die Leistungsversorgungsspannung VDD1 und der Vergleichsschaltkreis 23 arbeitet basierend auf dieser Leistungsversorgungsspannung VDD1, wodurch eine Vergleichsoperation basierend auf dem Signal SIG und dem Referenzsignal RAMPE durchgeführt wird. Insbesondere fließt ein Strom, der durch den Transistor MN11 erzeugt wird, der als eine Konstantstromquelle arbeitet, durch den Transistor MN10 und der Transistor MN10 arbeitet als ein sogenannter Source-Folger. Dies veranlasst den Leistungsversorgungsschaltkreis 22 zum Erzeugen der Leistungsversorgungsspannung VDD1. In dem Vergleichsschaltkreis 23 wird, wie nachfolgend beschrieben, der Arbeitspunkt durch Einschalten der Schalter SW1 und SW2 festgelegt. Der Vergleichsschaltkreis 23 führt dann eine Vergleichsoperation basierend auf dem Referenzsignal RAMPE und der Rücksetzspannung Vrücksetz, die in dem Signal SIG enthalten ist, in der P-Phase-Periode TP durch und führt eine Vergleichsoperation basierend auf dem Referenzsignal RAMPE und der Pixelspannung Vpix, die in dem Signal SIG enthalten ist, in der D-Phase-Periode TD durch.
  • Der Schalter SWa ist dazu konfiguriert, basierend auf einem Steuersignal AZSW2 ein- und ausgeschaltet zu werden. Das Steuersignal AZSW2 wird durch die Bildgebungssteuereinheit 15 erzeugt. Der Schalter SWa weist ein Ende und ein anderes Ende auf. Das eine Ende des Schalters SWa ist mit dem Verbindungsknoten Nd1 gekoppelt. Wie zuvor beschrieben, ermöglicht der Schalter SWa, dass sich die Impedanz und die Spannung an dem Verbindungsknoten Nd1 ändern. Das eine Ende des Schalters SWa ist mit dem Verbindungsknoten Nd1 und dem Gate des Transistors MP12 gekoppelt und das andere Ende davon ist mit dem Drain des Transistors MP12 gekoppelt. Der Schalter SWa ist zum Ermöglichen davon konfiguriert, dass der Transistor MP12 eine Diodenverbindung aufweist.
  • Der Schalter SW1 ist dazu in der Lage, mit dem Gate des Transistors MP11 und dem Drain des Transistors MP11 zu koppeln, indem er eingeschaltet wird. Der Schalter SWa bewirkt, dass die Impedanz an dem Verbindungsknoten Nd1 temporär abnimmt, indem er temporär in einer Periode einschließlich eines Zeitpunkts (eines Zeitpunkts t0, der in 15 oder 19 oder einem anderen nachfolgend beschriebenen Diagramm beschrieben ist) eingeschaltet wird, zu dem wenigstens der Schalter SW1, der eingeschaltet wurde, ausgeschaltet wird.
  • Das Pixel P gibt das Signal SIG, das als die Rücksetzspannung Vrücksetz dient, in der P-Phase-Periode TP als ein Pixelsignal aus. Danach gibt das Pixel P das Signal SIG, das als die Pixelspannung Vpix dient, die der Menge an empfangenem Licht entspricht, in der D-Phase-Periode TD aus. Der Transistor MP11 weist eine vorbestimmte Referenzspannung (AZ-Spannung) als die Gate-Spannung davon in einer vorbestimmten Periode (der Periode zwischen den Zeitpunkten tp2 bis tb, die in 15 oder 23 oder einem anderen nachfolgend beschriebenen Diagramm beschrieben sind) auf, nachdem die P-Phase-Periode TP endete. Der Transistor MP11 weist eine Spannung auf, die niedriger als die vorbestimmte Referenzspannung ist, nachdem die vorbestimmte Periode endete. Der Schalter SWa bewirkt, dass die Spannung an dem Verbindungsknoten Nd1 temporär auf eine vorbestimmte feste Spannung festgesetzt wird, indem er zu einem Zeitpunkt (dem Zeitpunkt tp2, der nachfolgen beschrieben wird) eingeschaltet wird, zu dem die P-Phase-Periode TP endet, und zu einem Zeitpunkt (dem Zeitpunkt tb, der nachfolgend beschrieben wird) ausgeschaltet wird, zu dem die vorbestimmte Periode endet.
  • 5 veranschaulicht ein erstes Konfigurationsbeispiel des Schalters SWa. 6 veranschaulicht ein zweites Konfigurationsbeispiel des Schalters SWa.
  • Der Schalter SWa kann zum Beispiel einen MOS-Transistor mit einem Gate, einem Drain und einer Source beinhalten. Der Schalter SWa kann ein NMOS-Schalter einschließlich eines Transistors MN61 sein, der zum Beispiel ein n-Typ-MOS-Transistor ist, wie in 5 veranschaulicht. Außerdem kann der Schalter SWa ein PMOS-Schalter einschließlich eines Transistors MP61 sein, der zum Beispiel ein p-Typ-MOS-Transistor ist, wie in 6 veranschaulicht.
  • Bei den jeweiligen Konfigurationsbeispielen aus 5 und 6 werden die Steuersignale AZSW2 in die Gates der jeweiligen MOS-Transistoren eingegeben. Jedes der Steuersignale AZSW2 steuert den Schalter SWa zum Ein- und Ausschalten des Schalters SWa. Außerdem ist die Source jedes der MOS-Transistoren mit dem Verbindungsknoten Nd2 und dem Gate des Transistors MP12 gekoppelt. Außerdem ist der Drain jedes der MOS-Transistoren mit dem Drain des Transistors MP12 gekoppelt.
  • 7 veranschaulicht ein drittes Konfigurationsbeispiel des Schalters SWa.
  • Der Schalter SWa kann zum Beispiel ein CMOS-Schalter einschließlich eines Transistors MN62, der ein n-Typ-MOS-Transistor ist, eines Transistors MP62, der ein p-Typ-MOS-Transistor ist, und eines Inverters INV1 sein, wie in 7 veranschaulicht ist.
  • Bei dem Konfigurationsbeispiel aus 7 wird das Steuersignal AZSW2 in das Gate des Transistors MP62 eingegeben. Das Steuersignal AZSW2 steuert den Schalter SWa zum Ein- und Ausschalten des Schalters SWa. Ein Signal, das dem Steuersignal AZSW2 entspricht, wird durch den Inverter INV1 in das Gate des Transistors MN62 eingegeben. Außerdem sind die Sources der Transistoren MP62 und MN62 mit dem Verbindungsknoten Nd2 und dem Gate des Transistors MP12 koppelt. Außerdem sind die Drains der Transistoren MP62 und MN62 mit dem Drain des Transistors MP12 gekoppelt.
  • (Implementierungsbeispiel der Bildgebungsvorrichtung 1)
  • Als Nächstes wird die Implementierung der Bildgebungsvorrichtung 1 beschrieben. In der Bildgebungsvorrichtung 1 können die jeweiligen Blöcke, die in 1 veranschaulicht sind, zum Beispiel auf einem Halbleitersubstrat oder mehreren Halbleitersubstraten gebildet werden.
  • 8 veranschaulicht ein Implementierungsbeispiel der Bildgebungsvorrichtung 1 in einem Fall, in dem die Blöcke in einem Halbleitersubstrat 200 gebildet sind. Das Pixelarray 11 ist in dem Halbleitersubstrat 200 angeordnet. Die Ansteuerungseinheit 12 ist links von dem Pixelarray 11 angeordnet. Außerdem ist die Ausleseeinheit 20 unterhalb des Pixelarrays 11 angeordnet. In der Ausleseeinheit 20 sind ein Konstantstromquellenabschnitt 201 einschließlich der mehreren Konstantstromquellen CS, ein Vergleichsschaltkreisabschnitt 202 einschließlich der mehreren Vergleichsabschnitte 21, ein Zählerabschnitt 203 einschließlich der mehreren Zähler 24, ein Latch-Abschnitt 204 einschließlich der mehreren Latches 25 und der Transferscanabschnitt 29 in dieser Reihenfolge von oben angeordnet. Die Referenzsignalerzeugungseinheit 13 und die Bildgebungssteuereinheit 15 sind links von dieser Ausleseeinheit 20 angeordnet. Außerdem ist die Signalverarbeitungseinheit 14 rechts von dem Pixelarray 11 und der Ausleseeinheit 20 angeordnet.
  • 9 veranschaulicht ein Implementierungsbeispiel für die Bildgebungsvorrichtung 1 in einem Fall, in dem die Blöcke in zwei Halbleitersubstraten 211 und 212 gebildet sind. Zum Beispiel ist das Pixelarray 11 in dem Halbleitersubstrat 211 angeordnet und sind die Ausleseeinheit 20, die Ansteuerungseinheit 12, die Referenzsignalerzeugungseinheit 13, die Signalverarbeitungseinheit 14 und die Bildgebungssteuereinheit 15 in dem Halbleitersubstrat 212 angeordnet. Die Halbleitersubstrate 211 und 212 sind überlagert. Zum Beispiel werden die mehreren Signalleitungen VSL, die in dem Halbleitersubstrat 211 angeordnet sind, dann zum Beispiel durch eine TSV (Through Silicon Via - Siliciumdurchkontaktierung) elektrisch mit der Ausleseeinheit 20 gekoppelt, die in dem Halbleitersubstrat 212 angeordnet ist, und werden die mehreren Steuerleitungen TGL, die mehreren Steuersignale RSTL und die mehreren Steuersignale SELL, die in dem Halbleitersubstrat 211 angeordnet sind, zum Beispiel durch eine TSV elektrisch mit der Ansteuerungseinheit 12 koppelt, die in dem Halbleitersubstrat 212 angeordnet ist. Die Ausleseeinheit 20 ist in dem Halbleitersubstrat 212 angeordnet. Die Ansteuerungseinheit 12, die Referenzsignalerzeugungseinheit 13 und die Bildgebungssteuereinheit 15 sind links von der Ausleseeinheit 20 angeordnet. Die Signalverarbeitungseinheit 14 ist rechts von der Ausleseeinheit 20 angeordnet. In der Ausleseeinheit 20 sind der Konstantstromquellenabschnitt 201 einschließlich der mehreren Konstantstromquellen CS, der Vergleichsschaltkreisabschnitt 202 einschließlich der mehreren Vergleichsabschnitte 21, der Zählerabschnitt 203 einschließlich der mehreren Zähler 24, der Latch-Abschnitt 204 einschließlich der mehreren Latches 25 und der Transferscanabschnitt 29 in dieser Reihenfolge von oben angeordnet.
  • Falls die Blöcke in den zwei Halbleitersubstraten 211 und 212 auf diese Weise gebildet sind (9), ermöglicht das Anordnen des Pixelarrays 11 hauptsächlich in dem Halbleitersubstrat 211 das Herstellen des Halbleitersubstrats 211 durch Verwenden eines Halbleiterherstellungsprozesses, der auf die Bildung von Pixeln spezialisiert ist. Das heißt, das Halbleitersubstrat 211 beinhaltet keinen Schaltkreis, sondern das Pixelarray 11. Zum Beispiel beeinflusst selbst in einem Fall, in dem ein Spezialherstellungsprozess zum Bilden von Pixeln verwendet wird, der Herstellungsprozess daher Schaltkreise außer dem Pixelarray 11 nicht. Auf diese Weise ist es möglich, einen Halbleiterherstellungsprozess, der auf die Bildung von Pixeln spezialisiert ist, in der Bildgebungsvorrichtung 1 zu verwenden. Dies ermöglicht es, die Bildgebungscharakteristiken der Bildgebungsvorrichtung 1 zu verbessern.
  • [1.2 Operation und Funktionsweise]
  • (Übersicht über die Gesamtoperation)
  • Zuerst wird eine Übersicht über die Gesamtoperation der Bildgebungsvorrichtung 1 unter Bezugnahme auf 1 beschrieben. Die Ansteuerungseinheit 12 steuert sequentiell die mehreren Pixel P in dem Pixelarray 11 in Einheiten der Pixelleitungen L basierend auf einer Anweisung von der Bildgebungssteuereinheit 15 an. Jedes der Pixel P gibt die Rücksetzspannung Vrücksetz als das Signal SIG in der P-Phase-Periode TP aus und gibt die Pixelspannung Vpix, die der Menge an empfangenem Licht entspricht, als das Signal SIG in der D-Phase-Periode TD aus.
  • Die Referenzsignalerzeugungseinheit 13 erzeugt das Referenzsignal RAMPE basierend auf einer Anweisung von der Bildgebungssteuereinheit 15. Die Ausleseeinheit 20 erzeugt das Bildsignal DATENO basierend auf einer Anweisung von der Bildgebungssteuereinheit 15 durch Durchführen einer AD-Umwandlung basierend auf dem Signal SIG, das von dem Pixelarray 11 durch die Signalleitung VSL bereitgestellt wird. Die Signalverarbeitungseinheit 14 führt eine vorbestimmte Signalverarbeitung an dem Bildsignal DATENO durch, um das Bildsignal DATEN basierend auf einer Anweisung von der Bildgebungssteuereinheit 15 zu erzeugen. Die Bildgebungssteuereinheit 15 liefert Steuersignale an die Ansteuerungseinheit 12, die Referenzsignalerzeugungseinheit 13, die Ausleseeinheit 20 und die Signalverarbeitungseinheit 14 und steuert Operationen dieser Schaltkreise, wodurch eine Operation der Bildgebungsvorrichtung 1 gesteuert wird.
  • (Detaillierte Operation)
  • In der Bildgebungsvorrichtung 1 akkumuliert jedes der mehreren Pixel P eine elektrische Ladung, die der Menge an empfangenem Licht entspricht, und gibt die Pixelspannung Vpix, die der Menge an empfangenem Licht entspricht, als das Signal SIG aus. Die Ausleseeinheit 20 führt dann eine AD-Umwandlung basierend auf diesem Signal SIG durch.
  • Die Bildgebungsvorrichtung 1 führt eine Belichtungsstartansteuerung an dem Pixelarray 11 in der Reihenfolge von oben in der vertikalen Richtung durch. Insbesondere erzeugt die Ansteuerungseinheit 12 zum Beispiel die Steuersignale STG und SRST, wodurch die Pixelleitungen L sequentiell ausgewählt werden und die Transistoren TG und RST in den Pixeln P in einer Zeit mit einer vorbestimmten Länge sequentiell eingeschaltet werden. Dies legt die Spannung der Floating-Diffusion FD und die Spannung der Kathode der Fotodiode PD auf die Leistungsversorgungsspannung VDD in jedem der Pixel P fest. Falls die Transistoren TG und RST dann ausgeschaltet werden, beginnt die Fotodiode PD, eine elektrische Ladung gemäß der Menge an empfangenem Licht zu akkumulieren. Auf diese Weise beginnen Belichtungsperioden sequentiell in den mehreren Pixeln P.
  • Als Nächstes führt die Bildgebungsvorrichtung 1 eine Ausleseansteuerung an dem Pixelarray 11 in der Reihenfolge von oben in der vertikalen Richtung durch. Insbesondere erzeugt die Ansteuerungseinheit 12 die Steuersignale STG und SRST, wodurch sequentiell die Pixelleitungen L ausgewählt werden. Dies veranlasst jedes der Pixel P zum Ausgeben der Rücksetzspannung Vrücksetz als das Signal SIG in der P-Phase-Periode TP und Ausgeben der Pixelspannung Vpix als das Signal SIG in der D-Phase-Periode TD. Die Ausleseeinheit 20 führt eine AD-Umwandlung basierend auf diesem Signal SIG durch, wodurch der digitale Code CODE erzeugt wird.
  • Die Bildgebungsvorrichtung 1 wiederholt eine solche Belichtungsstartansteuerung und eine solche Ausleseansteuerung. Dies ermöglicht, dass die Bildgebungsvorrichtung 1 eine Reihe von erfassten Bildern erhält.
  • Als nächstes wird die Ausleseansteuerung ausführlich beschrieben. Das Folgende konzentriert sich auf beliebige der mehreren Pixel P und beschreibt Operationen des Pixels P von Interesse und des AD-Wandlers ADC, der mit dem Pixel P von Interesse gekoppelt ist.
  • 10 ist ein Zeitverlaufswellenformdiagramm, das ein Operationsbeispiel des Vergleichsabschnitts 21 in der Bildgebungsvorrichtung 1 gemäß der Ausführungsform veranschaulicht. (A) aus 10 veranschaulicht die Wellenform einer Spannung DIFFDAC an dem Verbindungsknoten Nd2 in dem Anfangsstufenschaltkreis 101. Die Spannung DIFFDAC entspricht der Gate-Spannung des Transistors MP11. (B) aus 10 veranschaulicht die Spannungswellenform des Signals OUT1, das von dem Anfangsstufenschaltkreis 101 ausgegeben wird. Die Spannungswellenform des Signals OUT1 entspricht der Spannungswellenform an dem Verbindungsknoten Nd1. (C) aus 10 veranschaulicht die Spannungswellenform des Steuersignals AZSW, das den Schalter SW1 steuert, um den Schalter SW1 ein- und auszuschalten. Die Spannungswellenform des Steuersignals AZSW kann die gleiche wie die Spannungswellenform des Steuersignals AZN sein. (D) aus 10 veranschaulicht die Spannungswellenform des Steuersignals AZSW2, das den Schalter SWa steuert, um den Schalter SWa ein- und auszuschalten.
  • Es ist anzumerken, dass die Spannungswellenform des Signals OUT1 und die Wellenform der Spannung DIFFDAC in dem Vergleichsschaltkreis 23 des Vergleichsabschnitts 21 durch eine Ladungsinjektion beeinflusst werden, die herbeigeführt wird, falls der Schalter SW1 des Anfangsstufenschaltkreises 101, der eingeschaltet wurde, ausgeschaltet wird, wie zuvor beschrieben ist. Außerdem werden, wie nachfolgend beschrieben, die Spannungswellenform des Signals OUT1 und die Wellenform der Spannung DIFFDAC auch durch eine parasitäre Kapazität Cp zwischen dem Gate und dem Drain des Transistors MP11 beeinflusst. 10 veranschaulicht Wellenformen, die durch Berücksichtigen des Einflusses dieser Ladungsinjektion und parasitären Kapazität Cp erhalten werden.
  • In der Bildgebungsvorrichtung 1 gibt in einer gewissen horizontalen Periode (H) das Pixel P zuerst die Rücksetzspannung Vrücksetz durch Durchführen einer Rücksetzoperation aus und führt der AD-Wandler ADC eine AD-Umwandlung basierend auf der Rücksetzspannung Vrücksetz in der P-Phase-Periode TP durch. Dann gibt das Pixel P danach die Pixelspannung Vpix durch Durchführen einer Elektrische-Ladung-Transferoperation aus und führt der AD-Wandler ADC eine AD-Umwandlung basierend auf der Pixelspannung Vpix in der D-Phase-Periode TD durch. Das Folgende beschreibt diese Operation ausführlich.
  • Zuerst ändert in einem Fall, in dem die horizontale Periode H beginnt, die Ansteuerungseinheit 12 die Spannung des Steuersignals SSEL von dem Low-Pegel auf den High-Pegel. Dies schaltet den Transistor SEL in dem Pixel P ein und koppelt das Pixel P elektrisch mit der Signalleitung VSL. Außerdem ändert die Ansteuerungseinheit 12 die Spannung des Steuersignals SRST zu diesem Zeitpunkt von dem Low-Pegel auf den High-Pegel. Dies schaltet den Transistor RST in dem Pixel P ein. Die Spannung der Floating-Diffusion FD wird auf die Leistungsversorgungsspannung VDD gesetzt (Rücksetzoperation). Das Pixel P gibt dann die Spannung (Rücksetzspannung Vrücksetz) aus, die in diesem Fall der Spannung der Floating-Diffusion FD entspricht. Auf diese Weise wird die Spannung des Signals SIG auf die Rücksetzspannung Vrücksetz eingestellt.
  • Außerdem legt die Referenzsignalerzeugungseinheit 13 das Referenzsignal RAMPE zu diesem Zeitpunkt auf eine vorbestimmte Referenzspannung fest. Außerdem ändert die Bildgebungssteuereinheit 15 die Spannungen der Steuersignale AZSW und AZN zu diesem Zeitpunkt von dem High-Pegel auf den Low-Pegel. Dies schaltet die beiden Schalter SW 1 und SW2 in dem Vergleichsabschnitt 21 des AD-Wandlers ADC ein. Der Schalter SW1 wird eingeschaltet, wodurch die Gate-Spannung (Spannung DIFFDAC) des Transistors MP11 auf die gleiche Spannung (AZ-Spannung (Referenzspannung)) wie die Drain-Spannung des Transistors MP11 geändert wird. Die Spannungen der Kondensatoren C1 und C2 werden eingestellt. Außerdem wird der Schalter SW2 eingeschaltet, wodurch die Gate-Spannung des Transistors MN12 auf die gleiche Spannung wie die Drain-Spannung des Transistors MN12 geändert wird. Die Spannung des Kondensators C3 wird eingestellt. Dies bewirkt, dass die Spannungen des Signals OUT1, das von dem Anfangsstufenschaltkreis 101 ausgegeben wird, und des Signals OUT2, das von dem Nachstufenschaltkreis 102 ausgegeben wird, die anfänglichen Referenzspannungen sind. Auf diese Weise führt der Vergleichsabschnitt 21 eine Arbeitspunkteinstellungsoperation durch. Diese Arbeitspunkteinstellungsoperation ist eine Initialisierungsoperation des Vergleichsabschnitts 21 und wird als eine Autonulloperation bezeichnet.
  • Als Nächstes ändert die Ansteuerungseinheit 12 die Spannung des Steuersignals SRST von dem High-Pegel auf den Low-Pegel. Dies schaltet den Transistor RST in dem Pixel P aus.
  • Als Nächstes ändert die Bildgebungssteuereinheit 15 die Spannungen der Steuersignale AZSW und AZN zu dem Zeitpunkt t0 ((C) aus 10) von dem Low-Pegel auf den High-Pegel. Dies schaltet die beiden Schalter SW1 und SW2 in dem Vergleichsabschnitt 21 des AD-Wandlers ADC aus und beendet die Arbeitspunkteinstellungsoperation (Autonulloperation). Danach arbeitet der Vergleichsabschnitt 21 zum Vergleichen der Gate-Spannung (Spannung DIFFDAC) des Transistors MP11 und der AZ-Spannung (Referenzspannung).
  • Außerdem ändert die Bildgebungssteuereinheit 15 die Spannung des Steuersignals AZSW2 von dem Low-Pegel auf den High-Pegel in einer Periode einschließlich des Zeitpunkts t0, zu dem wenigstens der Schalter SW1, der eingeschaltet wurde, ausgeschaltet wird ((D) aus 10). Der Schalter SWa bewirkt hiermit, dass die Impedanz an dem Verbindungsknoten Nd1 temporär abnimmt, indem er temporär in einer Periode einschließlich des Zeitpunkts t0 eingeschaltet wird, zu dem wenigstens der Schalter SW1, der eingeschaltet wurde, ausgeschaltet wird.
  • Als Nächstes verringert die Referenzsignalerzeugungseinheit 13 die Spannung des Referenzsignals RAMPE zu einem Zeitpunkt ta, um zu bewirken, dass die Spannung des Referenzsignals RAMPE niedriger als eine vorbestimmte Referenzspannung ist. Dies bewirkt, dass die Gate-Spannung (Spannung DIFFDAC) des Transistors MP11 niedriger als die AZ-Spannung (Referenzspannung) in dem Vergleichsabschnitt 21 des AD-Wandlers ADC ((A) aus 10) ist. Das Signal OUT1, das von dem Anfangsstufenschaltkreis 101 ausgegeben wird, weist daher eine LDOUT-Spannung höher als die AZ-Spannung (Referenzspannung) als die Spannung davon auf ((B) aus 10) und die Spannung des Signals OUT2, das von dem Nachstufenschaltkreis 102 ausgegeben wird, nimmt ab. Mit anderen Worten vergleicht der Vergleichsabschnitt 21 die Gate-Spannung (Spannung DIFFDAC) des Transistors MP11 und die AZ-Spannung (Referenzspannung). Die Gate-Spannung (Spannung DIFFDAC) ist niedriger als die AZ-Spannung (Referenzspannung) und der Vergleichsabschnitt 21 setzt dementsprechend die Spannung des Signals OUT2 auf den Low-Pegel.
  • Als Nächstes führt der AD-Wandler ADC eine AD-Wandlung basierend auf der Rücksetzspannung Vrücksetz in der Periode von dem Zeitpunkt tp1 bis tp2 (P-Phase-Periode TP) durch. Insbesondere beginnt zuerst die Referenzsignalerzeugungseinheit 13, die Spannung des Referenzsignals RAMPE von einer Spannung niedriger als die vorbestimmte Referenzspannung mit einer vorbestimmten Änderungsrate zu dem Zeitpunkt tp1 zu erhöhen. Entsprechend beginnt die Gate-Spannung (Spannung DIFFDAC) des Transistors MP11, in dem Vergleichsabschnitt 21 des AD-Wandlers ADC zuzunehmen ((A) aus 10). Außerdem beginnt die Bildgebungssteuereinheit 15 die Erzeugung des Taktsignals CLK zu diesem Zeitpunkt tp1. Der Zähler 24 des AD-Wandlers ADC führt eine Zähloperation durch, wodurch die Pulse dieses Taktsignals CLK gezählt werden.
  • Die Gate-Spannung (Spannung DIFFDAC) des Transistors MP11 überschreitet dann die AZ-Spannung (Referenzspannung) zu einem Zeitpunkt tp11 (idealerweise zu einem Zeitpunkt tp10) ((A) aus 10). Das heißt, die Gate-Spannung des Transistors MP11 wird hinsichtlich der Polarität mit Bezug auf die AZ-Spannung invertiert. Es ist anzumerken, dass der Zeitpunkt tp10 anstelle des Zeitpunkts tp11 verwendet wird, falls die Ladungsinjektion des Schalters SW1 keinen Einfluss aufweist. Dies bewirkt, dass der Vergleichsabschnitt 21 des AD-Wandlers ADC die Spannung des Signals OUT1, das von dem Anfangsstufenschaltkreis 101 ausgegeben wird, von dem High-Pegel (LDOUT-Spannung) auf den Low-Pegel ((B) aus 10) ändert und die Spannung des Signals OUT2, das von dem Nachstufenschaltkreis 102 ausgegeben wird, von dem Low-Pegel auf den High-Pegel ändert. Das heißt, der Vergleichsabschnitt 21 vergleicht die Gate-Spannung (Spannung DIFFDAC) des Transistors MP11 und die AZ-Spannung (Referenzspannung). Die Gate-Spannung (Spannung DIFFDAC) überschreitet die AZ-Spannung (Referenzspannung). Das heißt, die Gate-Spannung (Spannung DIFFDAC) wird hinsichtlich der Polarität mit Bezug auf die AZ-Spannung (Referenzspannung) invertiert. Der Vergleichsabschnitt 21 ändert daher die Spannung des Signals OUT2 von dem Low-Pegel auf den High-Pegel. Der Zähler 24 des AD-Wandlers ADC stoppt die Zähloperation basierend auf dem Übergang dieses Signals OUT2. In diesem Fall ist der Zählwert des Zählers 24 CNTP. Der Latch 25 des AD-Wandlers ADC speichert diesen Zählwert CNTP als einen Zählwert in der P-Phase-Periode TP. Der Zähler 24 wird dann zurückgesetzt.
  • Als Nächstes setzt zu dem Zeitpunkt tp2 die Referenzsignalerzeugungseinheit 13 die Spannung des Referenzsignals RAMPE als Reaktion auf das Ende der P-Phase-Periode TP auf eine vorbestimmte Referenzspannung. Außerdem stoppt die Bildgebungssteuereinheit 15 die Erzeugung des Taktsignals CLK zu diesem Zeitpunkt tp2.
  • Als Nächstes verringert die Referenzsignalerzeugungseinheit 13 die Spannung des Referenzsignals RAMPE zu dem Zeitpunkt tb, um zu bewirken, dass die Spannung des Referenzsignals RAMPE niedriger als eine vorbestimmte Referenzspannung ist. Dies bewirkt, dass die Gate-Spannung (Spannung DIFFDAC) des Transistors MP11 niedriger als die AZ-Spannung (Referenzspannung) in dem Vergleichsabschnitt 21 des AD-Wandlers ADC ((A) aus 10) ist. Das Signal OUT1, das von dem Anfangsstufenschaltkreis 101 ausgegeben wird, weist daher eine LDOUT-Spannung höher als die AZ-Spannung (Referenzspannung) als die Spannung davon auf ((B) aus 10) und die Spannung des Signals OUT2, das von dem Nachstufenschaltkreis 102 ausgegeben wird, nimmt ab. Mit anderen Worten vergleicht der Vergleichsabschnitt 21 die Gate-Spannung (Spannung DIFFDAC) des Transistors MP11 und die AZ-Spannung (Referenzspannung). Die Gate-Spannung (Spannung DIFFDAC) ist niedriger als die AZ-Spannung (Referenzspannung) und der Vergleichsabschnitt 21 setzt dementsprechend die Spannung des Signals OUT2 auf den Low-Pegel.
  • Auf diese Weise weist der Transistor MP11 eine vorbestimmte Referenzspannung (AZ-Spannung) als die Gate-Spannung (Spannung DIFFDAC) in einer vorbestimmten Periode (der Periode zwischen den Zeitpunkten tp2 bis tb) auf, nachdem die P-Phase-Periode TP endet. Der Transistor MP11 weist eine Spannung auf, die niedriger als die vorbestimmte Referenzspannung ist, nachdem die vorbestimmte Periode endete. Der Schalter SWa bewirkt, dass die Spannung an dem Verbindungsknoten Nd1 temporär auf eine vorbestimmte feste Spannung festgesetzt wird, indem er zu dem Zeitpunkt tp2 eingeschaltet wird, zu dem die P-Phase-Periode TP endet, und zu dem Zeitpunkt tb ausgeschaltet wird, zu dem die vorbestimmte Periode endet ((B) aus 10 und (D) aus 10).
  • Als Nächstes führt der AD-Wandler ADC eine AD-Wandlung basierend auf der Pixelspannung Vpix in der Periode von dem Zeitpunkt td1 bis td2 (D-Phase-Periode TD) durch. Insbesondere beginnt zuerst die Referenzsignalerzeugungseinheit 13, die Spannung des Referenzsignals RAMPE von einer Spannung niedriger als die vorbestimmte Referenzspannung mit einer vorbestimmten Änderungsrate zu dem Zeitpunkt td1 zu erhöhen. Entsprechend beginnt die Gate-Spannung (Spannung DIFFDAC) des Transistors MP11, in dem Vergleichsabschnitt 21 des AD-Wandlers ADC zuzunehmen ((A) aus 10). Außerdem beginnt die Bildgebungssteuereinheit 15 die Erzeugung des Taktsignals CLK zu diesem Zeitpunkt td1. Der Zähler 24 des AD-Wandlers ADC führt eine Zähloperation durch, wodurch die Pulse dieses Taktsignals CLK gezählt werden.
  • Als Nächstes überschreitet die Gate-Spannung (Spannung DIFFDAC) des Transistors MP11 die AZ-Spannung (Referenzspannung) zu einem Zeitpunkt td11 (idealerweise zu einem Zeitpunkt td10) ((A) aus 10). Das heißt, die Gate-Spannung des Transistors MP 11 wird hinsichtlich der Polarität mit Bezug auf die AZ-Spannung invertiert. Es ist anzumerken, dass der Zeitpunkt td10 anstelle des Zeitpunkts td11 verwendet wird, falls die parasitäre Kapazität Cp keinen Einfluss aufweist. Dies bewirkt, dass der Vergleichsabschnitt 21 des AD-Wandlers ADC die Spannung des Signals OUT1, das von dem Anfangsstufenschaltkreis 101 ausgegeben wird, von dem High-Pegel (LDOUT-Spannung) auf den Low-Pegel ((B) aus 10) ändert und die Spannung des Signals OUT2, das von dem Nachstufenschaltkreis 102 ausgegeben wird, von dem Low-Pegel auf den High-Pegel ändert. Das heißt, der Vergleichsabschnitt 21 vergleicht die Gate-Spannung (Spannung DIFFDAC) des Transistors MP11 und die AZ-Spannung (Referenzspannung). Die Gate-Spannung (Spannung DIFFDAC) überschreitet die AZ-Spannung (Referenzspannung) und der Vergleichsabschnitt 21 ändert dementsprechend die Spannung des Signals OUT2 von den Low-Pegel auf den High-Pegel. Der Zähler 24 des AD-Wandlers ADC stoppt die Zähloperation basierend auf dem Übergang dieses Signals OUT2. In diesem Fall ist der Zählwert des Zählers 24 CNTD. Der Latch 25 des AD-Wandlers ADC speichert diesen Zählwert CNTD als einen Zählwert in der D-Phase-Periode TD. Der Zähler 24 wird dann zurückgesetzt.
  • Als Nächstes setzt zu dem Zeitpunkt td2 die Referenzsignalerzeugungseinheit 13 die Spannung des Referenzsignals RAMPE als Reaktion auf das Ende der D-Phase-Periode TD auf eine vorbestimmte Referenzspannung. Außerdem stoppt die Bildgebungssteuereinheit 15 die Erzeugung des Taktsignals CLK zu diesem Zeitpunkt td2. Die Ansteuerungseinheit 12 ändert dann die Spannung des Steuersignals SSEL zu diesem Zeitpunkt td2 von dem High-Pegel auf den Low-Pegel. Dies schaltet den Transistor SEL in dem Pixel P aus und entkoppelt das Pixel P elektrisch von der Signalleitung VSL.
  • Der Latch 25 des AD-Wandlers ADC erzeugt dann den digitalen Code CODE, der einer Differenz (CNTD - CNTP) zwischen dem Zählwert CNTP, der durch den Zähler 24 in der P-Phase-Periode TP erhalten wird, und dem Zählwert CNTD, der durch den Zähler 24 in der D-Phase-Periode TD erhalten wird, entspricht.
  • (Beschreibung von CDS-Fehler)
  • 11 ist ein Zeitverlaufswellenformdiagramm, das ein Operationsbeispiel des Vergleichsabschnitts 21 in der Bildgebungsvorrichtung 1 gemäß der Ausfuhrungsform veranschaulicht. 11 veranschaulicht die Wellenform der Spannung DIFFDAC an dem Verbindungsknoten Nd2. Es ist anzumerken, dass 11 zur einfacheren Beschreibung eine einfachere Wellenform als die in (A) aus 10 veranschaulichte Zeitverlaufswellenform veranschaulicht. Die Spannung DIFFDAC entspricht der Gate-Spannung des Transistors MP11. 12 veranschaulicht schematisch ein Ausgabesignal, das einem Rausreduzierungsprozess durch ein CDS-Verfahren unterzogen wird, in der Abwesenheit eines CDS-Fehlers. 13 veranschaulicht schematisch ein Ausgabesignal, das einem Rausreduzierungsprozess durch ein CDS-Verfahren unterzogen wird, in einem Fall, in dem ein CDS-Fehler auftritt.
  • Wie zuvor beschrieben, wird in der Bildgebungsvorrichtung 1 eine Zähloperation basierend auf der Rücksetzspannung Vrücksetz (Schwarzpegel) in der P-Phase-Periode TP durchgeführt, um den Zählwert CNTP zu erlangen. Eine Zähloperation wird basierend auf der Pixelspannung Vpix (Signalpegel) in der D-Phase-Periode TD durchgeführt, um einen Zählwert CNTD zu erlangen. Dann wird in der Bildgebungsvorrichtung 1 der digitale Code CODE, der der Differenz (CNTD - CNTP) zwischen den Zählwerten CNTP und CNTD entspricht, erzeugt. Die Bildgebungsvorrichtung 1 führt einen Rauschreduzierungsprozess durch ein solches CDS-Verfahren durch. Dies ermöglicht es idealerweise, die Rauschkomponente zu entfernen, die in der Pixelspannung Vpix enthalten ist. Infolgedessen ist es möglich, die Bildqualität eines erfassten Bildes zu erhöhen.
  • Falls Rauschen (P-Phase-Rauschen) in der P-Phase-Periode TP und Rauschen (D-Phase-Rauschen) in der D-Phase-Periode TD gleich sind, wird ein ideales Pixelsignal, aus dem das Rauschen entfernt wird, als ein Ausgabesignal (CDS-Ausgabe) erhalten, das einem Rauschreduzierungsprozess durch ein CDS-Verfahren unterzogen wird, wie in 12 veranschaulicht ist. Falls im Gegensatz dazu Rauschen (P-Phase-Rauschen) in der P-Phase-Periode TP und Rauschen (D-Phase-Rauschen) in der D-Phase-Periode TD unterschiedlich sind, tritt ein CDS-Fehler auf und wird ein Pixelsignal mit darin belassenem Rauschen als ein Ausgabesignal (CDS-Ausgabe) erhalten, das einem Rauschreduzierungsprozess durch ein CDS-Verfahren unterzogen wird, wie in 13 veranschaulicht ist.
  • Hier ist der Zählwert in der P-Phase-Periode TP ein Zählwert von dem Zeitpunkt tp1 bis zum Überschreiten der AZ-Spannung (Referenzspannung) durch die Spannung DIFFDAC, wie in 11 veranschaulicht ist. Mit anderen Worten ist der Zählwert in einer P-Phase-Periode TP ein Zählwert von dem Zeitpunkt tp1 zu einem Inversionspunkt (Zeitpunkt tp10), zu dem die Gate-Spannung des Transistors MP11 hinsichtlich der Polarität mit Bezug auf die AZ-Spannung invertiert wird. In diesem Fall ist der Zählwert in der D-Phase-Periode TD ein Zählwert von dem Zeitpunkt td1 bis zum Überschreiten der AZ-Spannung (Referenzspannung) durch die Spannung DIFFDAC. Mit anderen Worten ist der Zählwert in einer D-Phase-Periode TD ein Zählwert von dem Zeitpunkt td1 zu einem Inversionspunkt (Zeitpunkt td10 oder td11), zu dem die Gate-Spannung des Transistors MP11 hinsichtlich der Polarität mit Bezug auf die AZ-Spannung invertiert wird. Dies bewirkt einen Unterschied zwischen der Zählperiode (Iversionsperiode) in der P-Phase-Periode TP und der Zählperiode (Inversionsperiode) in der D-Phase-Periode TD und führt zum Beispiel einen CDS-Fehler herbei, falls die D-Phase-Periode TD einen Inversionspunkt zu dem Zeitpunkt td 11 anstelle des idealen Zeitpunkts td10 aufweist.
  • (Einfluss der Ladungsinjektion und parasitären Kapazität Cp)
  • Als Nächstes wird der Einfluss der Ladungsinjektion beschrieben, die in einem Fall herbeigeführt wird, in dem der Schalter SW1 des Anfangsstufenschaltkreises 101, der eingeschaltet wurde, in dem Vergleichsschaltkreis 23 des Vergleichsabschnitts 21 ausgeschaltet wird. Außerdem wird der Einfluss der parasitären Kapazität Cp zwischen dem Gate und dem Drain des Transistors MP11 beschrieben.
  • Wie nachfolgend beschrieben, ist der Vergleichsschaltkreis 23 gemäß der Ausführungsform mit dem Schalter SWa versehen. Der Vergleichsschaltkreis 23 gemäß der Ausführungsform reduziert den Einfluss dieser Ladungsinjektion und parasitären Kapazität Cp durch Einschalten des Schalters SWa zu einem geeigneten Zeitpunkt. Dies reduziert den Unterschied zwischen der Inversionsperiode in der P-Phase-Periode TP und der Inversionsperiode in der D-Phase-Periode TD und reduziert das Auftreten eines CDS-Fehlers ((B) aus 10).
  • 14 veranschaulicht ein Konfigurationsbeispiel eines Vergleichsabschnitts 210 gemäß einem Vergleichsbeispiel.
  • Der Vergleichsabschnitt 210 gemäß dem Vergleichsbeispiel beinhaltet einen Vergleichsschaltkreis 230 mit einer Konfiguration, bei der der Schalter SWa von den Komponenten des in 4 veranschaulichten Vergleichsabschnitts 21 weggelassen ist. Die anderen Komponenten sind jenen des in 4 veranschaulichten Vergleichsabschnitts 21 ähnlich.
  • 15 ist ein Zeitverlaufswellenformdiagramm, das ein Operationsbeispiel des Vergleichsabschnitts 210 gemäß dem Vergleichsbeispiel veranschaulicht, bei dem der Einfluss der Ladungsinjektion und parasitären Kapazität Cp berücksichtigt wird. (A) aus 15 veranschaulicht die Wellenform der Spannung DIFFDAC an dem Verbindungsknoten Nd2 in dem Anfangsstufenschaltkreis 101 in dem Vergleichsabschnitt 210. Die Spannung DIFFDAC entspricht der Gate-Spannung des Transistors MP11. (B) aus 15 veranschaulicht die Spannungswellenform des Signals OUT1, das von dem Anfangsstufenschaltkreis 101 ausgegeben wird. Die Spannungswellenform des Signals OUT1 entspricht der Spannungswellenform an dem Verbindungsknoten Nd1. (C) aus 15 veranschaulicht die Spannungswellenform des Steuersignals AZSW, das den Schalter SW1 steuert, um den Schalter SW1 ein- und auszuschalten.
  • Der Vergleichsschaltkreis 230 gemäß dem Vergleichsbeispiel weist eine Ladungsinjektion zu dem Zeitpunkt t0 auf, zu dem der Schalter SW1, der eingeschaltet wurde, ausgeschaltet wird.
  • Außerdem weist in dem Vergleichsschaltkreis 230 gemäß dem Vergleichsbeispiel das Signal OUT1 eine veränderliche Spannung in einer vorbestimmten Periode (der Periode zwischen den Zeitpunkten tp2 bis tb) auf, nachdem die P-Phase-Periode TP endete. Die Spannung des Signals OUT1 befindet sich auf einem beliebigen des Low-Pegels (L) oder des High-Pegels (H). Dies erhöht den Unterschied zwischen der Inversionsperiode in der P-Phase-Periode TP und der Inversionsperiode in der D-Phase-Periode TD in dem Vergleichsschaltkreis 230 gemäß dem Vergleichsbeispiel im Vergleich zu dem Vergleichsschaltkreis 23 gemäß der Ausführungsform.
  • Das Folgende beschreibt separat den Einfluss einer Ladungsinjektion und den Einfluss der parasitären Kapazität Cp, um das Verständnis zu fördern.
  • (Einfluss der Ladungsinjektion)
  • 16 veranschaulicht ein Konfigurationsbeispiel des Vergleichsabschnitts 210 gemäß dem Vergleichsbeispiel, bei dem der Einfluss der Ladungsinjektion berücksichtigt wird. 17 ist ein Zeitverlaufswellenformdiagramm, das ein Operationsbeispiel des Vergleichsabschnitts 210 gemäß dem Vergleichsbeispiel veranschaulicht, bei dem die Ladungsinjektion berücksichtigt wird. 18 veranschaulicht ein Konfigurationsbeispiel des Vergleichsabschnitts 21 gemäß der Ausführungsform, bei dem der Einfluss der Ladungsinjektion berücksichtigt wird. 19 ist ein Zeitverlaufswellenformdiagramm, das ein Operationsbeispiel des Vergleichsabschnitts 21 gemäß der Ausführungsform veranschaulicht, bei dem der Einfluss der Ladungsinjektion berücksichtigt wird.
  • (A) aus jeder der 17 und 19 veranschaulicht die Wellenform der Spannung DIFFDAC an dem Verbindungsknoten Nd2 in dem Anfangsstufenschaltkreis 101. Die Spannung DIFFDAC entspricht der Gate-Spannung des Transistors MP11. (B) veranschaulicht die Spannungswellenform des Signals OUT1, das von dem Anfangsstufenschaltkreis 101 ausgegeben wird. Die Spannungswellenform des Signals OUT1 entspricht der Spannungswellenform an dem Verbindungsknoten Nd1. (C) veranschaulicht die Spannungswellenform des Steuersignals AZSW, das den Schalter SW1 steuert, um den Schalter SW1 ein- und auszuschalten. Die Spannungswellenform des Steuersignals AZSW kann die gleiche wie die Spannungswellenform des Steuersignals AZN sein. (D) aus 19 veranschaulicht die Spannungswellenform des Steuersignals AZSW2, das den Schalter SWa steuert, um den Schalter SWa ein- und auszuschalten.
  • Wie in 16 und 17 veranschaulicht, ist die Impedanz an dem Verbindungsknoten Nd1 eine hohe Impedanz in dem Vergleichsschaltkreis 230 gemäß dem Vergleichsbeispiel. Die Ladungsinjektion des Schalters SW1 findet daher zu dem Zeitpunkt t0 statt, zu dem der Schalter SW1, der eingeschaltet wurde, ausgeschaltet wird. Dies ermöglicht, dass eine elektrische Ladung auf die Seite des Verbindungsknotens Nd2 fließt. Dies beeinflusst die Gate-Spannung (Spannung DIFFDAC) des Transistors MP11. Die Spannung DIFFDAC weist einen Inversionszeitpunkt in der P-Phase-Periode TP zu dem Zeitpunkt tp11 auf, der früher als der ursprüngliche ideale Zeitpunkt tp10 ist. Dies verschiebt die Inversionsperiode in der P-Phase-Periode TP von der idealen Inversionsperiode in dem Vergleichsschaltkreis 230 gemäß dem Vergleichsbeispiel, was einen CDS-Fehler verursacht.
  • Im Gegensatz dazu wird in dem Vergleichsschaltkreis 23 gemäß der Ausführungsform der Schalter SWa temporär eingeschaltet und nimmt die Impedanz an dem Verbindungsknoten Nd1 temporär in der Periode einschließlich des Zeitpunkts t0 ab, zu dem der Schalter SW1, der eingeschaltet wurde, ausgeschaltet wird, wie in 18 und 19 veranschaulicht ist. Dies ermöglicht, dass eine elektrische Ladung auf die Seite des Verbindungsknotens Nd1 fließt, und bewirkt, dass eine geringere elektrische Ladung auf die Seite des Verbindungsknotens Nd2 im Vergleich zu dem Vergleichsschaltkreis 230 gemäß dem Vergleichsbeispiel fließt. Infolgedessen nähert sich der Inversionszeitpunkt der Spannung DIFFDAC in der P-Phase-Periode TP dem ursprünglichen idealen Zeitpunkt tp10 an und nähert sich die Inversionsperiode in der P-Phase-Periode TP der idealen Inversionsperiode an, wobei der CDS-Fehler im Vergleich zu dem Vergleichsschaltkreis 230 gemäß dem Vergleichsbeispiel reduziert wird.
  • (Einfluss der parasitären Kapazität Cp)
  • 20 veranschaulicht ein Konfigurationsbeispiel des Vergleichsabschnitts 210 gemäß dem Vergleichsbeispiel, bei dem der Einfluss der parasitären Kapazität Cp berücksichtigt wird. 21 ist ein Zeitverlaufswellenformdiagramm, das ein Operationsbeispiel des Vergleichsabschnitts 210 gemäß dem Vergleichsbeispiel veranschaulicht, bei dem der Einfluss der parasitären Kapazität Cp berücksichtigt wird. 22 veranschaulicht ein Konfigurationsbeispiel des Vergleichsabschnitts 21 gemäß der Ausführungsform veranschaulicht, bei dem der Einfluss der parasitären Kapazität Cp berücksichtigt wird. 23 ist ein Zeitverlaufswellenformdiagramm, das ein Operationsbeispiel des Vergleichsabschnitts 21 gemäß der Ausführungsform veranschaulicht, bei dem der Einfluss der parasitären Kapazität Cp berücksichtigt wird.
  • (A) aus jeder der 21 und 23 veranschaulicht die Wellenform der Spannung DIFFDAC an dem Verbindungsknoten Nd2 in dem Anfangsstufenschaltkreis 101. Die Spannung DIFFDAC entspricht der Gate-Spannung des Transistors MP11. (B) veranschaulicht die Spannungswellenform des Signals OUT1, das von dem Anfangsstufenschaltkreis 101 ausgegeben wird. (C) aus 23 veranschaulicht die Spannungswellenform des Steuersignals AZSW2, das den Schalter SWa steuert, um den Schalter SWa ein- und auszuschalten.
  • Wie in 20 und 21 veranschaulicht, stört in dem Vergleichsschaltkreis 230 gemäß dem Vergleichsbeispiel eine Spannungsänderung in dem Signal OUT1 die Spannung DIFFDAC an dem Verbindungsknoten Nd2 durch die parasitäre Kapazität Cp. In dem Vergleichsschaltkreis 230 gemäß dem Vergleichsbeispiel weist das Signal OUT1 eine kleine Spannungsänderung in einem Standby-Zustand (Zeitpunkt ta) in der P-Phase-Periode TP auf. Im Gegensatz dazu weist das Signal OUT1 in dem Standby-Zustand (Zeitpunkt tb) in der D-Phase-Periode TD eine veränderliche Spannung auf. Im Fall des Low-Pegels (L) weist das Signal OUT1 eine große Spannungsänderung auf. Im Fall des High-Pegels (H) weist das Signal OUT1 keine Spannungsänderung auf. Dies bewirkt einen Unterschied zwischen der Spannungsänderung in dem Signal OUT1 in dem Standby-Zustand in der P-Phase-Periode TP und der Spannungsänderung in dem Signal OUT1 in dem Standby-Zustand in der D-Phase-Periode TD. Dies bewirkt einen Unterschied zwischen der Inversionsperiode in der P-Phase-Periode TP und der Inversionsperiode in der D-Phase-Periode TD in dem Vergleichsschaltkreis 230 gemäß dem Vergleichsbeispiel, was einen CDS-Fehler verursacht.
  • Wie in 22 und 23 veranschaulicht, stört in dem Vergleichsschaltkreis 23 gemäß der Ausführungsform eine Spannungsänderung in dem Signal OUT1 auch die Spannung DIFFDAC an dem Verbindungsknoten Nd2 durch die parasitäre Kapazität Cp. Der Vergleichsschaltkreis 23 gemäß der Ausführungsform bewirkt jedoch, dass die Spannung an dem Verbindungsknoten Nd1 temporär auf eine vorbestimmte feste Spannung festgelegt wird, und bringt die Spannung an dem Verbindungsknoten Nd1 näher zu der AZ-Spannung durch Einschalten des Schalters SWa zu dem Zeitpunkt tp2, zu dem die P-Phase-Periode TP endet, und Ausschalten des Schalters SWa zu dem Zeitpunkt tb, zu dem eine vorbestimmte Periode (die Periode zwischen dem Zeitpunkt tp2 bis tb) endet. Dies verringert die Spannungsänderung in dem Signal OUT1 in dem Standby-Zustand (Zeitpunkt tb) in der D-Phase-Periode TD. Dies verringert den Unterschied zwischen der Inversionsperiode in der P-Phase-Periode TP und der Inversionsperiode in der D-Phase-Periode TD in dem Vergleichsschaltkreis 23 gemäß der Ausführungsform und reduziert den CDS-Fehler im Vergleich zu dem Vergleichsschaltkreis 230 gemäß dem Vergleichsbeispiel.
  • [1.3 Effekte]
  • Wie zuvor beschrieben, ist in der Bildgebungsvorrichtung 1 gemäß der Ausführungsform das eine Ende des Schalters SWa mit dem Verbindungsknoten Nd1 zwischen dem Anfangsstufenschaltkreis 101 und dem Nachstufenschaltkreis 102 gekoppelt, um zu ermöglichen, dass sich die Impedanz und die Spannung an dem Verbindungsknoten Nd1 ändern. Dies ermöglicht es, einen Rauschreduzierungsprozess akkurat durchzuführen.
  • Es ist anzumerken, dass die in dieser Schrift beschriebenen Effekte lediglich veranschaulichend, aber nicht beschränkend sind. Außerdem kann es beliebige andere Effekte geben. Das gleiche gilt für die Effekte der folgenden Modifikationsbeispiele und anderer Ausführungsformen.
  • [1.4 Modifikationsbeispiele]
  • (Modifikationsbeispiel 1)
  • 24 veranschaulicht schematisch ein Konfigurationsbeispiel eines Vergleichsabschnitts 21A gemäß einem Modifikationsbeispiel 1.
  • Der Vergleichsabschnitt 21 ist nicht auf die in 4 veranschaulichte Konfiguration beschränkt, sondern kann wie bei dem Vergleichsabschnitt 21A gemäß dem Modifikationsbeispiel 1, der in 24 veranschaulicht ist, konfiguriert sein. In dem Vergleichsabschnitt 21A gemäß dem Modifikationsbeispiel 1 wird die Massespannung VSS0 von der Bildgebungssteuereinheit 15 durch eine Masseleitung VSSL bereitgestellt. Dieser Vergleichsabschnitt 21A beinhaltet einen Leistungsversorgungsschaltkreis 22A und einen Vergleichsschaltkreis 23A. Der Leistungsversorgungsschaltkreis 22A beinhaltet einen Transistor MP20, einen Kondensator C14 und einen Schalter SW13. Der Vergleichsschaltkreis 23A beinhaltet Kondensatoren C11 und C12, Transistoren MN21, MP21, MN22 und MP22, Schalter SW11, SW12 und SWa und einen Kondensator C13. Die Transistoren MP20 bis MP22 sind p-Typ-MOS-Transistoren und die Transistoren MN21 und MN22 sind n-Typ-MOS-Transistoren.
  • In dem Leistungsversorgungsschaltkreis 22A ist ein Ende des Kondensators C14 mit dem Gate des Transistors MP20 und einem Ende des Schalters SW13 gekoppelt und wird das andere Ende davon mit der Gleichstromspannung VREF versorgt. Diese Spannung VREF wird durch die Bildgebungssteuereinheit 15 erzeugt. Es ist anzumerken, dass der Kondensator C14 einen MOS-Kondensator oder dergleichen beinhaltet. Der Kondensator C14 kann durch Verwenden von zum Beispiel der parasitären Kapazität des Gate des Transistors MP20, der parasitären Kapazität des Schalters SW13, der parasitären Kapazität einer Verdrahtungsleitung oder dergleichen konfiguriert werden. Der Schalter SW 13 ist dazu konfiguriert, basierend auf dem Steuersignal SHSW ein- und ausgeschaltet zu werden. Das ein Ende des Schalters SW13 ist mit dem Gate des Transistors MP20 und dem einen Ende des Kondensators C14 gekoppelt und das andere Ende davon wird mit der Bias-Spannung VB1 versorgt. Das Steuersignal SHSW wird durch die Bildgebungssteuereinheit 15 erzeugt. Der Kondensator C14 und der Schalter SW13 sind in einem Abtasthalteschaltkreis enthalten. Zum Beispiel wird der Schalter SW13 in einer Periode eingeschaltet, in der die Schalter SW11 und SW12 des Vergleichsschaltkreises 23A eingeschaltet werden. Der Schalter SW13 wird in einer Periode ausgeschaltet, in der die Schalter SW11 und SW12 ausgeschaltet werden.
  • Das Gate des Transistors MP20 wird mit der Bias-Spannung VB1 versorgt, der Drain davon ist mit der Masseleitung VSSL gekoppelt und die Source davon ist mit den Sources der Transistoren MN21 und MN22 gekoppelt. Der Transistor MP20 arbeitet als ein sogenannter Source-Folger, wodurch eine Massespannung VSS1 von der Source ausgegeben wird.
  • Jeder der Kondensatoren C11 und C12 weist ein Ende und das andere Ende auf. Das eine Ende des Kondensators C11 ist mit der Referenzsignalerzeugungseinheit 13 gekoppelt und das andere Ende davon ist mit dem anderen Ende des Kondensators C12, dem Gate des Transistors MN21 und einem Ende des Schalters SW11 gekoppelt. Dieses eine Ende des Kondensators C11 wird mit dem Referenzsignal RAMPE versorgt, das durch die Referenzsignalerzeugungseinheit 13 erzeugt wird. Das eine Ende des Kondensators C12 ist mit der Signalleitung VSL gekoppelt und das andere Ende davon ist mit dem anderen Ende des Kondensators C11, dem Gate des Transistors MN21 und dem einen Ende des Schalters SW11 gekoppelt. Dieses eine Ende des Kondensators C12 wird mit dem Signal SIG versorgt, das durch das Pixel P erzeugt wird.
  • Das Gate des Transistors MN21 ist mit den anderen Enden der Kondensatoren C11 und C12 und dem einen Ende des Schalters SW11 durch den Verbindungsknoten Nd2 gekoppelt. Das Signal SIG wird durch den Kondensator C12 in das Gate des Transistors MN21 eingegeben. Außerdem wird das Referenzsignal RAMPE durch den Kondensator C11 in das Gate des Transistors MN21 eingegeben. Es ist anzumerken, dass das eine Ende des Kondensators C11 dazu konfiguriert sein kann, mit dem Pufferschaltkreis 26 gekoppelt zu werden. Das Referenzsignal RAMPE kann durch den Pufferschaltkreis 26 und den Kondensator C11 in das Gate des Transistors MN21 eingegeben werden.
  • Der Drain des Transistors MN21 ist mit dem Drain des Transistors MP21, dem Gate des Transistors MN22 und dem anderen Ende des Schalters SW 11 gekoppelt und die Source davon ist mit den Sources der Transistoren MP20 und MN22 gekoppelt.
  • Das Gate des Transistors MP21 wird mit der Bias-Spannung VB2 versorgt, der Drain davon ist mit dem Drain des Transistors MN21, dem Gate des Transistors MN22 und dem anderen Ende des Schalters SW11 gekoppelt und die Source davon wird mit der Leistungsversorgungsspannung VDD0 versorgt. Der Transistor MP21 ist ein Lasttransistor, der als eine Last des Transistors MN21 dient. Der Transistor MP21 arbeitet als eine Konstantstromquelle. Der Schalter SW11 ist dazu konfiguriert, basierend auf dem Steuersignal AZSW ein- und ausgeschaltet zu werden. Das eine Ende des Schalters SW11 ist mit den anderen Enden der Kondensatoren C11 und C12 und dem Gate des Transistors MN21 gekoppelt und das andere Ende davon ist mit den Drains der Transistoren MN21 und MP21 und dem Gate des Transistors MN22 gekoppelt. Die Transistoren MN21 und MP21 und der Schalter SW11 sind in einem Teil des Anfangsstufenschaltkreises 101 des Vergleichsschaltkreises 23A enthalten.
  • Das Gate des Transistors MN22 ist mit den Drains der Transistoren MN21 und MP21 und dem anderen Ende des Schalters SW11 gekoppelt, der Drain davon ist mit dem Drain des Transistors MP22 und einem Ende des Schalters SW12 gekoppelt und die Source davon ist mit den Sources der Transistoren MP20 und MN21 gekoppelt. Das Gate des Transistors MP22 ist mit einem Ende des Kondensators C13 und dem anderen Ende des Schalters SW12 gekoppelt, der Drain davon ist mit dem Drain des Transistors MN22 und dem einen Ende des Schalters SW12 gekoppelt und die Source davon wird mit der Leistungsversorgungsspannung VDD0 versorgt. Der Schalter SW12 ist dazu konfiguriert, basierend auf dem Steuersignal AZP ein- und ausgeschaltet zu werden. Das eine Ende des Schalters SW12 ist mit den Drains der Transistoren MN22 und MP22 gekoppelt und das andere Ende davon ist mit dem Gate des Transistors MP22 und dem einen Ende des Kondensators C13 gekoppelt. Das ein Ende des Kondensators C13 ist mit dem Gate des Transistors MP22 und dem anderen Ende des Schalters SW12 gekoppelt und das andere Ende davon wird mit der Leistungsversorgungsspannung VDD0 versorgt. Die Transistoren MN22 und MP22, der Schalter SW12 und der Kondensator C13 sind in einem Teil des Nachstufenschaltkreises 102 des Vergleichsschaltkreises 23A enthalten.
  • Außerdem beinhaltet der Nachstufenschaltkreis 102 des Vergleichsschaltkreises 23A den Schalter SWa. Der Schalter SWa ist dazu konfiguriert, basierend auf dem Steuersignal AZSW2 ein- und ausgeschaltet zu werden. Das Steuersignal AZSW2 wird durch die Bildgebungssteuereinheit 15 erzeugt. Der Schalter SWa weist ein Ende und ein anderes Ende auf. Das eine Ende des Schalters SWa ist mit dem Verbindungsknoten Nd1 gekoppelt. Der Schalter SWa ermöglicht, dass sich die Impedanz und die Spannung an dem Verbindungsknoten Nd1 ändern. Das eine Ende des Schalters SWa ist mit dem Verbindungsknoten Nd1 und dem Gate des Transistors MN22 gekoppelt und das andere Ende davon ist mit dem Drain des Transistors MN22 gekoppelt. Der Schalter SWa ist zum Ermöglichen davon konfiguriert, dass der Transistor MN22 eine Diodenverbindung aufweist.
  • Der Schalter SWa in dem Vergleichsabschnitt 21A gemäß dem Modifikationsbeispiel 1 entspricht einem speziellen Beispiel für den „ersten Schalter“ in der Technologie gemäß der vorliegenden Offenbarung. Der Schalter SW11 entspricht einem speziellen Beispiel für den „zweiten Schalter“ in der Technologie gemäß der vorliegenden Offenbarung. Der Transistor MN21 entspricht einem speziellen Beispiel für den „ersten Transistor“ in der Technologie gemäß der vorliegenden Offenbarung. Der Transistor MN22 entspricht einem speziellen Beispiel für den „zweiten Transistor“ in der Technologie gemäß der vorliegenden Offenbarung. Der Kondensator C11 entspricht einem speziellen Beispiel für den „ersten Kondensator“ in der Technologie gemäß der vorliegenden Offenbarung. Der Kondensator C12 entspricht einem speziellen Beispiel für den „zweiten Kondensator“ in der Technologie gemäß der vorliegenden Offenbarung. Der Transistor MP21 entspricht einem speziellen Beispiel für den „ersten Lasttransistor“ in der Technologie gemäß der vorliegenden Offenbarung.
  • Es ist für den Vergleichsabschnitt 21A gemäß dem Modifikationsbeispiel 1 möglich, den CDS-Fehler zu reduzieren, indem der Schalter SWa so gesteuert wird, dass der Schalter SWa geeignet ein- und ausgeschaltet wird, wie bei dem in 4 veranschaulichten Vergleichsabschnitt 21.
  • (Modifikationsbeispiel 2)
  • 25 veranschaulicht schematisch ein Konfigurationsbeispiel eines Vergleichsabschnitts 21B gemäß einem Modifikationsbeispiel 2.
  • Der Vergleichsabschnitt 21B gemäß dem Modifikationsbeispiel 2 beinhaltet den Leistungsversorgungsschaltkreis 22 und einen Vergleichsschaltkreis 23B. Der Vergleichsschaltkreis 23B beinhaltet ferner zusätzlich zu den Komponenten des in 4 veranschaulichten Vergleichsschaltkreises 23 einen Spannungsgenerator 70.
  • In dem in 4 veranschaulichten Vergleichsschaltkreis 23 ist das andere des Schalters SWa mit dem Drain des Transistors MP12 gekoppelt. Der Schalter SWa ist zum Ermöglichen davon konfiguriert, dass der Transistor MP12 eine Diodenverbindung aufweist. Das andere Ende des Schalters SWa ist jedoch mit dem Spannungsgenerator 70 in dem Vergleichsschaltkreis 23B gemäß dem Modifikationsbeispiel 2 gekoppelt. Dies ermöglicht, dass der Vergleichsschaltkreis 23B gemäß dem Modifikationsbeispiel 2 bewirkt, dass die Spannung an dem Verbindungsknoten Nd1 temporär auf eine vorbestimmte feste Spannung festgesetzt wird, indem der Schalter SWa eingeschaltet wird. Außerdem ist es möglich, die Impedanz an dem Verbindungsknoten Nd1 durch Einschalten des Schalters SWa zu verringern.
  • Die sonstige Konfiguration und Operation können jenen des in 4 veranschaulichten Vergleichsabschnitts 21 im Wesentlichen ähnlich sein.
  • (Modifikationsbeispiel 3)
  • 26 veranschaulicht schematisch ein Konfigurationsbeispiel eines Vergleichsabschnitts 21C gemäß einem Modifikationsbeispiel 3.
  • Der Vergleichsabschnitt 21C gemäß dem Modifikationsbeispiel 3 beinhaltet den Leistungsversorgungsschaltkreis 22, den Vergleichsschaltkreis 23 und einen Pufferschaltkreis 26P.
  • Der Pufferschaltkreis 26P wird mit einer Leistungsversorgungsspannung VDD2, einer Massespannung VSS2 und einer Bias-Spannung VB4 versorgt. Der Vergleichsschaltkreis 23 wird mit der Leistungsversorgungsspannung VDD1, der Massespannung VSS0 und der Bias-Spannung VB2 versorgt. Die Leistungsversorgungsspannung VDD2 ist eine Spannung höher als die Leistungsversorgungsspannung VDD1. Dies ist jedoch nicht beschränkend. Zum Beispiel kann die Leistungsversorgungsspannung VDD1 die gleiche Spannung wie die Leistungsversorgungsspannung VDD2 sein.
  • Der Pufferschaltkreis 26P beinhaltet Transistoren MP1 und MP2. Die Transistoren MP1 und MP2 sind p-Typ-MOS-Transistoren. Das Gate des Transistors MP1 wird mit dem Referenzsignal RAMPE versorgt, der Drain davon wird mit der Massespannung VSS2 versorgt und die Source davon ist mit dem Drain des Transistors MP2 und dem Vergleichsschaltkreis 23 gekoppelt. Das Gate des Transistors MP2 wird mit der Bias-Spannung VB1 versorgt, der Drain davon ist mit der Source des Transistors MP1 und dem Vergleichsschaltkreis 23 gekoppelt und die Source davon wird mit der Leistungsversorgungsspannung VDD2 versorgt. Der Transistor MP2 arbeitet als eine Konstantstromquelle. Obwohl dies nicht veranschaulicht ist, werden die Back-Gates der Transistoren MP1 und MP2 bei diesem Beispiel jeweils mit der Leistungsversorgungsspannung VDD2 versorgt. Die Konfiguration bewirkt, dass der Pufferschaltkreis 26P als ein sogenannter Source-Folger arbeitet, wodurch ein Referenzsignal RAMPE 1 basierend auf dem Referenzsignal RAMPE erzeugt wird.
  • Der Vergleichsschaltkreis 23 führt eine Vergleichsoperation basierend auf dem Referenzsignal RAMPE 1, das von dem Pufferschaltkreis 26P bereitgestellt wird, und dem Signal SIG, das von dem Pixel P durch die Signalleitung VSL bereitgestellt wird, durch, wodurch das Signal OUT2 erzeugt wird. Der Vergleichsschaltkreis 23 legt einen Arbeitspunkt basierend auf den Steuersignalen AZSW und AZN, die von der Bildgebungssteuereinheit 15 bereitgestellt werden, fest und führt eine Vergleichsoperation durch.
  • Die sonstige Konfiguration und Operation können jenen des in 4 veranschaulichten Vergleichsabschnitts 21 im Wesentlichen ähnlich sein.
  • (Modifikationsbeispiel 4)
  • 27 veranschaulicht schematisch ein Konfigurationsbeispiel eines Vergleichsabschnitts 21D gemäß einem Modifikationsbeispiel 4.
  • Der Vergleichsabschnitt 21D gemäß dem Modifikationsbeispiel 4 beinhaltet den Leistungsversorgungsschaltkreis 22, den Vergleichsschaltkreis 23 und einen Pufferschaltkreis 26N.
  • In dem Vergleichsabschnitt 21C (26) gemäß dem Modifikationsbeispiel 3 beinhaltet der Pufferschaltkreis 26 zwei p-Typ-MOS-Transistoren, aber dies ist nicht beschränkend. Der Pufferschaltkreis 26 kann zwei n-Typ-MOS-Transistoren beinhalten, wie bei dem Pufferschaltkreis 26N, der in 27 veranschaulicht ist. Dieser Pufferschaltkreis 26N beinhaltet Transistoren MN1 und MN2. Die Transistoren MN1 und MN2 sind n-Typ-MOS-Transistoren. Das Gate des Transistors MN1 wird mit dem Referenzsignal RAMPE versorgt, der Drain davon wird mit der Leistungsversorgungsspannung VDD2 versorgt und die Source davon ist mit dem Drain des Transistors MN2 und dem Vergleichsschaltkreis 23 gekoppelt. Das Gate des Transistors MN2 wird mit der Bias-Spannung VB4 versorgt, der Drain davon ist mit der Source des Transistors MN1 und dem Vergleichsschaltkreis 23 gekoppelt und die Source davon wird mit der Massespannung VSS2 versorgt. Obwohl dies nicht veranschaulicht ist, werden die Back-Gates der Transistoren MN1 und MN2 bei diesem Beispiel jeweils mit der Leistungsversorgungsspannung VSS2 versorgt. Die Konfiguration bewirkt, dass der Pufferschaltkreis 26N als ein sogenannter Source-Folger arbeitet, wodurch das Referenzsignal RAMPE1 basierend auf dem Referenzsignal RAMPE erzeugt wird.
  • Der Vergleichsschaltkreis 23 führt eine Vergleichsoperation basierend auf dem Referenzsignal RAMPE1, das von dem Pufferschaltkreis 26N bereitgestellt wird, und dem Signal SIG, das von dem Pixel P durch die Signalleitung VSL bereitgestellt wird, durch, wodurch das Signal OUT2 erzeugt wird. Der Vergleichsschaltkreis 23 legt einen Arbeitspunkt basierend auf den Steuersignalen AZSW und AZN, die von der Bildgebungssteuereinheit 15 bereitgestellt werden, fest und führt eine Vergleichsoperation durch.
  • Die sonstige Konfiguration und Operation können jenen des in 4 veranschaulichten Vergleichsabschnitts 21 im Wesentlichen ähnlich sein.
  • (Modifikationsbeispiel 5)
  • 28 veranschaulicht schematisch ein Konfigurationsbeispiel eines Vergleichsabschnitts 21E gemäß einem Modifikationsbeispiel 5.
  • Der Vergleichsabschnitt 21E gemäß dem Modifikationsbeispiel 5 beinhaltet den Leistungsversorgungsschaltkreis 22A, den Vergleichsschaltkreis 23A und den Pufferschaltkreis 26P.
  • Der Pufferschaltkreis 26P beinhaltet zwei p-Typ-MOS-Transistoren. Eine Konfiguration des Pufferschaltkreises 26P ist jener des Vergleichsabschnitts 21C ( 26) gemäß dem Modifikationsbeispiel 3 ähnlich. Der Pufferschaltkreis 26P arbeitet als ein sogenannter Source-Folger, wodurch das Referenzsignal RAMPE1 basierend auf dem Referenzsignal RAMPE erzeugt wird.
  • Der Vergleichsschaltkreis 23A führt eine Vergleichsoperation basierend auf dem Referenzsignal RAMPE1, das von dem Pufferschaltkreis 26P bereitgestellt wird, und dem Signal SIG, das von dem Pixel P durch die Signalleitung VSL bereitgestellt wird, durch, wodurch das Signal OUT2 erzeugt wird. Der Vergleichsschaltkreis 23A legt einen Arbeitspunkt basierend auf den Steuersignalen AZSW und AZP, die von der Bildgebungssteuereinheit 15 bereitgestellt werden, fest und führt eine Vergleichsoperation durch.
  • Die sonstige Konfiguration und Operation können jenen des in 24 veranschaulichten Vergleichsabschnitts 21A im Wesentlichen ähnlich sein.
  • (Modifikationsbeispiel 6)
  • 29 veranschaulicht schematisch ein Konfigurationsbeispiel eines Vergleichsabschnitts 21F gemäß einem Modifikationsbeispiel 6.
  • Der Vergleichsabschnitt 21F gemäß dem Modifikationsbeispiel 6 beinhaltet den Leistungsversorgungsschaltkreis 22A, den Vergleichsschaltkreis 23A und den Pufferschaltkreis 26N.
  • Der Pufferschaltkreis 26N beinhaltet zwei n-Typ-MOS-Transistoren. Eine Konfiguration des Pufferschaltkreises 26N ist jener des Vergleichsabschnitts 21D ( 27) gemäß dem Modifikationsbeispiel 4 ähnlich. Der Pufferschaltkreis 26N arbeitet als ein sogenannter Source-Folger, wodurch das Referenzsignal RAMPE1 basierend auf dem Referenzsignal RAMPE erzeugt wird.
  • Der Vergleichsschaltkreis 23A führt eine Vergleichsoperation basierend auf dem Referenzsignal RAMPE1, das von dem Pufferschaltkreis 26N bereitgestellt wird, und dem Signal SIG, das von dem Pixel P durch die Signalleitung VSL bereitgestellt wird, durch, wodurch das Signal OUT2 erzeugt wird. Der Vergleichsschaltkreis 23A legt einen Arbeitspunkt basierend auf den Steuersignalen AZSW und AZP, die von der Bildgebungssteuereinheit 15 bereitgestellt werden, fest und führt eine Vergleichsoperation durch.
  • Die sonstige Konfiguration und Operation können jenen des in 24 veranschaulichten Vergleichsabschnitts 21A im Wesentlichen ähnlich sein.
  • (Modifikationsbeispiel 7)
  • 30 veranschaulicht schematisch ein Konfigurationsbeispiel eines Vergleichsabschnitts 21G gemäß einem Modifikationsbeispiel 7.
  • In dem in 4 veranschaulichten Vergleichsabschnitt 21 beinhaltet der Vergleichsschaltkreis 23 einen unsymmetrischen Schaltkreis. Der Vergleichsschaltkreis 23 kann jedoch einen differentiellen Schaltkreis anstelle eines unsymmetrischen Schaltkreises beinhalten.
  • Der Vergleichsabschnitt 21G gemäß dem Modifikationsbeispiel 7 beinhaltet den Leistungsversorgungsschaltkreis 22A und einen Vergleichsschaltkreis 23C einschließlich eines differentiellen Schaltkreises.
  • Der Vergleichsschaltkreis 23C beinhaltet die Kondensatoren C13 und C41 bis C43, die Transistoren MP22 und MP41 bis MP43, die Schalter SW12, SW41 und SW42 und Transistoren MN41 bis MN43. Die Transistoren MP22 und MP41 bis MP43 sind p-Typ-MOS-Transistoren und die Transistoren MN41 bis MN43 sind n-Typ-MOS-Transistoren.
  • Jeder der Kondensatoren C41 und C42 weist ein Ende und das andere Ende auf. Das eine Ende des Kondensators C41 wird mit dem Referenzsignal RAMPE versorgt und das andere Ende davon ist mit dem anderen Ende des Kondensators C42, dem Gate des Transistors MP41 und einem Ende des Schalters SW41 gekoppelt. Das eine Ende des Kondensators C42 wird mit dem Signal SIG versorgt und das andere Ende davon ist mit dem anderen Ende des Kondensators C41, dem Gate des Transistors MP41 und dem einen Ende des Schalters SW41 gekoppelt. Die Gleichstromspannung VREF wird an ein Ende des Kondensators C43 angelegt. Das andere Ende des Kondensators C43 ist mit dem Gate des Transistors MP42 und einem Ende des Schalters SW42 gekoppelt.
  • Das Gate des Transistors MP41 ist mit den anderen Enden der Kondensatoren C41 und C42 und dem einen Ende des Schalters SW41 durch den Verbindungsknoten Nd2 gekoppelt. Das Signal SIG wird durch den Kondensator C42 in das Gate des Transistors MP41 eingegeben. Außerdem wird das Referenzsignal RAMPE durch den Kondensator C41 in das Gate des Transistors MP41 eingegeben. Es ist anzumerken, dass das eine Ende des Kondensators C41 dazu konfiguriert sein kann, mit dem Pufferschaltkreis 26 gekoppelt zu werden. Das Referenzsignal RAMPE kann durch den Pufferschaltkreis 26 und den Kondensator C41 in das Gate des Transistors MP41 eingegeben werden.
  • Das Gate des Transistors MP42 ist mit dem anderen Ende des Kondensators C43 und dem einen Ende des Schalters SW42 gekoppelt, der Drain davon ist mit dem Drain des Transistors MN42, dem anderen Ende des Schalters SW42 und dem Gate des Transistors MN43 gekoppelt und die Source davon ist mit der Source des Transistors MP41 und dem Drain des Transistors MP43 gekoppelt. Das Gate des Transistors MN43 dient als der Eingangsanschluss des Nachstufenschaltkreises 102. Das Gate des Transistors MP43 wird mit der Bias-Spannung VB2 versorgt, der Drain davon ist mit den Sources der Transistoren MP41 und MP42 und dem Vergleichsschaltkreis 23 gekoppelt und die Source davon wird mit der Leistungsversorgungsspannung VDD0 versorgt. Der Transistor MP43 arbeitet als eine Stromquelle und die Transistoren MP41 und MP42 arbeiten als ein differentielles Paar.
  • Der Schalter SW41 ist dazu konfiguriert, basierend auf dem Steuersignal AZSW ein- und ausgeschaltet zu werden. Das eine Ende des Schalters SW41 ist mit den anderen Enden der Kondensatoren C41 und C42 und dem Gate des Transistors MP41 gekoppelt und das andere Ende davon ist mit den Drains der Transistoren MP41 und MN41 und den Gates der Transistoren MN41 und MN42 gekoppelt. Der Schalter SW42 ist dazu konfiguriert, basierend auf dem Steuersignal AZSW ein- und ausgeschaltet zu werden. Das eine Ende des Schalters SW42 ist mit den anderen Ende des Kondensators C43 und dem Gate des Transistors MP42 gekoppelt und das andere Ende davon ist mit den Drains der Transistoren MP42 und MN42 und dem Gate des Transistors MN43, das als der Eingangsanschluss des Nachstufenschaltkreises 102 dient, gekoppelt.
  • Das Gate des Transistors MN41 ist mit dem Gate des Transistors MN42, den Drains der Transistoren MN41 und MP41 und dem anderen Ende des Schalters SW41 gekoppelt, der Drain davon ist mit den Gates der Transistoren MN41 und MN42, dem Drain des Transistors MP41 und dem anderen Ende des Schalters SW41 gekoppelt und die Source davon wird mit der Massespannung VSS1 versorgt. Das Gate des Transistors MN42 ist mit dem Gate des Transistors MN41, den Drains der Transistoren MN41 und MP41 und dem anderen Ende des Schalters SW41 gekoppelt, der Drain davon ist mit dem Gate des Transistors MN43 des Nachstufenschaltkreises 102, dem Drain des Transistors MP42 und dem anderen Ende des Schalters SW42 gekoppelt und die Source davon wird mit der Massespannung VSS1 versorgt. Außerdem sind die Drains der Transistoren MN42 und MP42 mit dem Verbindungsknoten Nd1 gekoppelt. Die Transistoren MN41 und MN42 arbeiten als Lasten der Transistoren MP41 und MP42, die ein differentielles Paar sind.
  • Das Gate des Transistors MN43 ist durch den Verbindungsknoten Nd1 mit den Drains der Transistoren MN42 und MP42 und dem anderen Ende des Schalters SW42 gekoppelt, der Drain davon ist mit dem Drain des Transistors MP22 und dem einen Ende des Schalters SW12 gekoppelt und die Source davon wird mit der Massespannung VSS1 versorgt.
  • Das Gate des Transistors MP22 ist mit dem einen Ende des Kondensators C13 und dem anderen Ende des Schalters SW12 gekoppelt, der Drain davon ist mit dem Drain des Transistors MN43 und dem einen Ende des Schalters SW12 gekoppelt und die Source davon wird mit der Leistungsversorgungsspannung VDDO versorgt. Der Schalter SW12 ist dazu konfiguriert, basierend auf dem Steuersignal AZP ein- und ausgeschaltet zu werden. Das eine Ende des Schalters SW12 ist mit den Drains der Transistoren MN43 und MP22 gekoppelt und das andere Ende davon ist mit dem Gate des Transistors MP22 und dem einen Ende des Kondensators C13 gekoppelt. Das ein Ende des Kondensators C13 ist mit dem Gate des Transistors MP22 und dem anderen Ende des Schalters SW12 gekoppelt und das andere Ende davon wird mit der Leistungsversorgungsspannung VDDO versorgt.
  • Der Leistungsversorgungsschaltkreis 22A beinhaltet den Transistor MP20. Das Gate des Transistors MP20 wird mit der Bias-Spannung VB1 versorgt, der Drain davon ist mit der Masseleitung VSSL gekoppelt und die Source davon ist mit den Sources der Transistoren MN41, MN42 und MN43 gekoppelt. Der Transistor MP20 arbeitet als ein sogenannter Source-Folger, wodurch die Massespannung VSS1 von der Source ausgegeben wird. Die sonstige Konfiguration und Operation des Leistungsversorgungsschaltkreises 22A können jenen des in 24 veranschaulichten Modifikationsbeispiels 1 im Wesentlichen ähnlich sein.
  • Außerdem beinhaltet der Nachstufenschaltkreis 102 des Vergleichsschaltkreises 23C den Schalter SWa. Der Schalter SWa ist dazu konfiguriert, basierend auf dem Steuersignal AZSW2 ein- und ausgeschaltet zu werden. Das Steuersignal AZSW2 wird durch die Bildgebungssteuereinheit 15 erzeugt. Der Schalter SWa weist ein Ende und ein anderes Ende auf. Das eine Ende des Schalters SWa ist mit dem Verbindungsknoten Nd1 gekoppelt. Der Schalter SWa ermöglicht, dass sich die Impedanz und die Spannung an dem Verbindungsknoten Nd1 ändern. Das eine Ende des Schalters SWa ist mit dem Verbindungsknoten Nd1 und dem Gate des Transistors MN43 gekoppelt und das andere Ende davon ist mit dem Drain des Transistors MN43 gekoppelt. Der Schalter SWa ist zum Ermöglichen davon konfiguriert, dass der Transistor MN43 eine Diodenverbindung aufweist.
  • Der Schalter SWa in dem Vergleichsabschnitt 21G gemäß dem Modifikationsbeispiel 7 entspricht einem speziellen Beispiel für den „ersten Schalter“ in der Technologie gemäß der vorliegenden Offenbarung. Der Schalter SW41 entspricht einem speziellen Beispiel für den „zweiten Schalter“ in der Technologie gemäß der vorliegenden Offenbarung. Der Verbindungsknoten Nd1 entspricht einem speziellen Beispiel für den „Verbindungsknoten“ in der Technologie gemäß der vorliegenden Offenbarung. Der Transistor MP41 entspricht einem speziellen Beispiel für den „ersten Transistor“ in der Technologie gemäß der vorliegenden Offenbarung. Der Transistor MN43 entspricht einem speziellen Beispiel für den „zweiten Transistor“ in der Technologie gemäß der vorliegenden Offenbarung. Der Transistor MP42 entspricht einem speziellen Beispiel für einen „dritten Transistor“ in der Technologie gemäß der vorliegenden Offenbarung. Der Kondensator C41 entspricht einem speziellen Beispiel für den „ersten Kondensator“ in der Technologie gemäß der vorliegenden Offenbarung. Der Kondensator C42 entspricht einem speziellen Beispiel für den „zweiten Kondensator“ in der Technologie gemäß der vorliegenden Offenbarung. Der Transistor MN41 entspricht einem speziellen Beispiel für den „ersten Lasttransistor“ in der Technologie gemäß der vorliegenden Offenbarung. Der Transistor MN42 entspricht einem speziellen Beispiel für einen „zweiten Lasttransistor“ in der Technologie gemäß der vorliegenden Offenbarung.
  • 31 veranschaulicht schematisch ein Konfigurationsbeispiel eines Vergleichsabschnitts 210G gemäß einem Vergleichsbeispiel für das Modifikationsbeispiel 7.
  • Der Vergleichsabschnitt 210G gemäß dem Vergleichsbeispiel beinhaltet einen Vergleichsschaltkreis 230C mit einer Konfiguration, bei der der Schalter SWa von den Komponenten des in 30 veranschaulichten Vergleichsabschnitts 21G weggelassen ist. Die anderen Komponenten sind jenen des in 30 veranschaulichten Vergleichsabschnitts 21G ähnlich.
  • In dem Vergleichsschaltkreis 230C gemäß dem Vergleichsbeispiel ist die Seite des anderen Endes des Schalters SW41 mit dem Transistor MN41 gekoppelt, der ein Lasttransistor mit einer Diodenverbindung ist, was zu einer niedrigen Impedanz führt. Dies ermöglicht, dass eine elektrische Ladung auf die Seite des anderen Endes des Schalters SW41 anstelle der Seite des einen Endes (Seite des Verbindungsknotens Nd2) des Schalters SW41 im Fall des Schalter SW41 fließt, der eingeschaltet wurde, um eine Ladungsinjektion zu bewirken. Die Ladungsinjektion des Schalters SW41 weist daher weniger Einfluss auf die Gate-Spannung (Spannung DIFFDAC) des Transistors MP41 auf.
  • Im Gegensatz dazu weist die parasitäre Kapazität Cp zwischen dem Gate und dem Drain des Transistors MP41 einen Einfluss auf. In dem Vergleichsschaltkreis 230C gemäß dem Vergleichsbeispiel stört eine Spannungsänderung in dem Signal OUT1 die Spannung DIFFDAC an dem Verbindungsknoten Nd2 durch die parasitäre Kapazität Cp. Es ist für den Vergleichsabschnitt 21G gemäß dem Modifikationsbeispiel 7 auch möglich, den Einfluss der parasitären Kapazität Cp zu reduzieren und den CDS-Fehler zu reduzieren, indem der Schalter SWa so gesteuert wird, dass der Schalter SWa geeignet ein- und ausgeschaltet wird, wie bei dem in 4 veranschaulichten Vergleichsabschnitt 21.
  • (Modifikationsbeispiel 8)
  • 32 veranschaulicht schematisch ein Konfigurationsbeispiel eines Vergleichsabschnitts 21H gemäß einem Modifikationsbeispiel 8.
  • Der Vergleichsabschnitt 21H beinhaltet einen Vergleichsschaltkreis 23D, der den Anfangsstufenschaltkreis 101 und den Nachstufenschaltkreis 102 beinhaltet. Der Anfangsstufenschaltkreis 101 ist zum Ausgeben des Signals OUT1 konfiguriert, das einer Vergleichsoperation basierend auf dem Signal SIG und dem Referenzsignal RAMPE entspricht. Der Nachstufenschaltkreis 102 ist durch den Verbindungsknoten Nd1 mit dem Anfangsstufenschaltkreis 101 gekoppelt. Der Nachstufenschaltkreis 102 ist zum Ausgeben des Signals OUT2 konfiguriert, das dem Signal OUT1 entspricht, das von dem Anfangsstufenschaltkreis 101 durch den Verbindungsknoten Nd1 ausgegeben wird.
  • Der Anfangsstufenschaltkreis 101 beinhaltet einen Kondensator C51, einen Transistor MP5, einen Schalter SW51 und eine Konstantstromquelle 61. Der Nachstufenschaltkreis 102 beinhaltet einen Transistor MP52, den Schalter SWa und eine Konstantstromquelle 62. Die Transistoren MP51 und MP52 sind p-Typ-MOS-Transistoren.
  • Der Kondensator C51 weist ein Ende und das andere Ende auf. Das eine Ende des Kondensators C51 ist mit der Referenzsignalerzeugungseinheit 13 gekoppelt und das andere Ende davon ist durch den Verbindungsknoten Nd2 mit dem Gate des Transistors MP51 und einem Ende des Schalters SW51 gekoppelt. Dieses eine Ende des Kondensators C51 wird mit dem Referenzsignal RAMPE versorgt, das durch die Referenzsignalerzeugungseinheit 13 erzeugt wird.
  • Das Gate des Transistors MP51 ist mit dem anderen Ende des Kondensators C51 und dem einen Ende des Schalters SW51 durch den Verbindungsknoten Nd2 gekoppelt. Das durch das Pixel P erzeugte Signal SIG wird in die Source des Transistors MP51 eingegeben. Außerdem wird das Referenzsignal RAMPE durch den Kondensator C51 in das Gate des Transistors MP51 eingegeben. Es ist anzumerken, dass das eine Ende des Kondensators C51 dazu konfiguriert sein kann, mit dem Pufferschaltkreis 26 gekoppelt zu werden. Das Referenzsignal RAMPE kann durch den Pufferschaltkreis 26 und den Kondensator C51 in das Gate des Transistors MP51 eingegeben werden.
  • Der Schalter SW51 ist dazu konfiguriert, basierend auf dem Steuersignal AZSW ein- und ausgeschaltet zu werden. Das eine Ende des Schalters SW51 ist durch den Verbindungsknoten Nd2 mit dem anderen Ende des Kondensators C51 und dem Gate des Transistors MP51 gekoppelt und das andere Ende davon ist durch den Verbindungsknoten Nd1 mit dem Gate des Transistors MP52 gekoppelt. Außerdem ist das andere Ende des Schalters SW51 mit dem Drain des Transistors MP51 gekoppelt. Außerdem ist das andere Ende des Schalters SW51 durch den Verbindungsknoten Nd1 mit dem einen Ende des Schalters SWa gekoppelt.
  • Die Konstantstromquelle 61 ist durch den Verbindungsknoten Nd1 mit dem Drain des Transistors MP51, dem Gate des Transistors MP52 und dem anderen Ende des Schalters SW51 gekoppelt. Außerdem ist die Konstantstromquelle 61 durch den Verbindungsknoten Nd1 mit dem einen Ende des Schalters SWa gekoppelt. Die Konstantstromquelle 61 wird mit der Massespannung VSS1 versorgt.
  • Das Gate des Transistors MP52 ist mit dem Drain des Transistors MP51 und dem anderen Ende des Schalters SW51 durch den Verbindungsknoten Nd1 gekoppelt. Der Drain des Transistors MP52 ist mit der Konstantstromquelle 62 gekoppelt und die Source davon ist mit der Source des Transistors MP51 gekoppelt. Außerdem ist der Drain des Transistors MP52 mit dem anderen Ende des Schalters SWa gekoppelt.
  • Die Konstantstromquelle 62 ist mit dem Drain des Transistors MP52 gekoppelt. Die Konstantstromquelle 62 wird mit der Massespannung VSS1 versorgt. Außerdem ist die Konstantstromquelle 62 mit dem anderen Ende des Schalters SWa gekoppelt.
  • Der Schalter SWa ist dazu konfiguriert, basierend auf dem Steuersignal AZSW2 ein- und ausgeschaltet zu werden. Das Steuersignal AZSW2 wird durch die Bildgebungssteuereinheit 15 erzeugt. Der Schalter SWa weist ein Ende und ein anderes Ende auf. Das eine Ende des Schalters SWa ist mit dem Verbindungsknoten Nd1 gekoppelt. Der Schalter SWa ermöglicht, dass sich die Impedanz und die Spannung an dem Verbindungsknoten Nd1 ändern. Das eine Ende des Schalters SWa ist mit dem Verbindungsknoten Nd1 und dem Gate des Transistors MP52 gekoppelt und das andere Ende davon ist mit dem Drain des Transistors MP52 gekoppelt. Der Schalter SWa ist zum Ermöglichen davon konfiguriert, dass der Transistor MP52 eine Diodenverbindung aufweist.
  • Der Schalter SWa in dem Vergleichsabschnitt 21H gemäß dem Modifikationsbeispiel 8 entspricht einem speziellen Beispiel für den „ersten Schalter“ in der Technologie gemäß der vorliegenden Offenbarung. Der Schalter SW51 entspricht einem speziellen Beispiel für den „zweiten Schalter“ in der Technologie gemäß der vorliegenden Offenbarung. Der Verbindungsknoten Nd1 entspricht einem speziellen Beispiel für den „Verbindungsknoten“ in der Technologie gemäß der vorliegenden Offenbarung. Der Transistor MP51 entspricht einem speziellen Beispiel für den „ersten Transistor“ in der Technologie gemäß der vorliegenden Offenbarung. Der Transistor MP52 entspricht einem speziellen Beispiel für den „zweiten Transistor“ in der Technologie gemäß der vorliegenden Offenbarung. Der Kondensator C41 entspricht einem speziellen Beispiel für den „ersten Kondensator“ in der Technologie gemäß der vorliegenden Offenbarung.
  • 33 veranschaulicht schematisch ein Konfigurationsbeispiel eines Vergleichsabschnitts 210H gemäß einem Vergleichsbeispiel für das Modifikationsbeispiel 8.
  • Der Vergleichsabschnitt 210H gemäß dem Vergleichsbeispiel beinhaltet einen Vergleichsschaltkreis 230D mit einer Konfiguration, bei der der Schalter SWa von den Komponenten des in 32 veranschaulichten Vergleichsabschnitts 21H weggelassen ist. Die anderen Komponenten sind jenen des in 32 veranschaulichten Vergleichsabschnitts 21H ähnlich.
  • Falls der Schalter SW41, der eingeschaltet war, ausgeschaltet wird, um eine Ladungsinjektion in dem Vergleichsschaltkreis 230D gemäß dem Vergleichsbeispiel zu bewirken, wird ermöglicht, dass eine elektrische Ladung auf die Seite des einen Endes (Seite des Verbindungsknotens Nd2) des Schalters SW51 fließt. In dem Vergleichsschaltkreis 230D gemäß dem Vergleichsbeispiel wird das durch das Pixel P erzeugte Signal SIG jedoch in die Source des Transistors MP51 eingegeben. Dies bewirkt, dass die Ladungsinjektion des Schalters SW51 einen geringeren Einfluss auf das Signal SIG aufweist.
  • Im Gegensatz dazu weist die parasitäre Kapazität Cp zwischen dem Gate und dem Drain des Transistors MP51 einen Einfluss auf. In dem Vergleichsschaltkreis 230D gemäß dem Vergleichsbeispiel stört eine Spannungsänderung in dem Signal OUT1 die Spannung DIFFDAC an dem Verbindungsknoten Nd2 durch die parasitäre Kapazität Cp. Es ist für den Vergleichsabschnitt 21H gemäß dem Modifikationsbeispiel 8 auch möglich, den Einfluss der parasitären Kapazität Cp zu reduzieren und den CDS-Fehler zu reduzieren, indem der Schalter SWa so gesteuert wird, dass der Schalter SWa geeignet ein- und ausgeschaltet wird, wie bei dem in 4 veranschaulichten Vergleichsabschnitt 21.
  • Die sonstige Konfiguration und Operation können jenen des in 4 veranschaulichten Vergleichsabschnitts 21 im Wesentlichen ähnlich sein.
  • <2. Verwendungsbeispiel der Bildgebungsvorrichtung>
  • 34 veranschaulicht ein Verwendungsbeispiel der Bildgebungsvorrichtung 1 gemäß der zuvor beschriebenen Ausführungsform. Zum Beispiel ist die zuvor beschriebene Bildgebungsvorrichtung 1 in einer Vielzahl von Fällen einer Erfassung von Licht, wie etwa von sichtbarem Licht, Infrarotlicht, Ultraviolettlicht und Röntgenstrahlen, wie folgt verwendbar.
    • - Einrichtungen, die Bilder zum Betrachten aufnehmen, wie etwa Digitalkameras oder Mobileinrichtungen, die jeweils eine Kamerafunktion aufweisen
    • - Einrichtungen zur Verkehrsverwendung, wie etwa Onboard-Sensoren, die Bilder der Vorderseite, Rückseite, Umgebung, des Innenraums und so weiter eines Automobils zur sicheren Fahrt aufnehmen, wie etwa automatisches Stoppen und zum Erkennen eines Zustands eines Fahrers, Überwachungskameras, die fahrende Fahrzeuge und Straßen überwachen, oder Entfernungsmessungssensoren, die eine Fahrzeug-zu-Fahrzeug-Entfernung messen
    • - Einrichtungen zur Verwendung in elektrischen Haushaltsgeräten, wie etwa Fernsehern, Kühlschränken oder Klimaanlegen, um Bilder einer Geste eines Benutzers aufzunehmen und die Geräte in einen Betrieb gemäß der Geste zu versetzen
    • - Einrichtungen zur Verwendung für medizinische Versorgung und Gesundheitspflege, wie etwa Endoskope oder Einrichtungen, die Bilder von Blutgefäßen durch Empfangen von Infrarotlicht aufnehmen
    • - Einrichtungen zur Sicherheitsverwendung, wie etwa Überwachungskameras zur Verbrechensbekämpfung oder Kameras zur Individuumsautorisation
    • - Einrichtungen zur Schönheitsverwendung, wie etwa Hausmessungseinrichtungen, die Bilder der Haut aufnehmen, oder Mikroskope, die Bilder der Kopfhaut aufnehmen
    • - Einrichtungen zur Sportverwendung, wie etwa Action-Kameras oder Wearable-Kameras für Sportanwendungen und dergleichen
    • - Einrichtungen zur Landwirtschaftsverwendung, wie etwa Kameras zum Überwachen der Zustände von Feldern und Nutzpflanzen
  • <3. Beispiele für die praktische Anwendung auf einen mobilen Körper>
  • Die Technologie (die vorliegende Technologie) gemäß der vorliegenden Offenbarung kann auf eine Vielzahl von Produkten angewandt werden. Zum Beispiel kann die Technologie gemäß der vorliegenden Offenbarung als eine Vorrichtung erzielt werden, die an einer beliebigen Art eines mobilen Körpers montiert wird, wie etwa einem Automobil, einem Elektrofahrzeug, einem Hybridelektrofahrzeug, einem Motorrad, einem Fahrrad, einer Personal-Mobility-Vorrichtung, einem Flugzeug, einer Drohne, einem Schiff oder einem Roboter.
  • 35 ist ein Blockdiagramm, das ein Beispiel für eine schematische Konfiguration eines Fahrzeugsteuersystems als ein Beispiel für ein Mobilkörpersteuersystem darstellt, auf das die Technologie gemäß einer Ausführungsform der vorliegenden Offenbarung angewandt werden kann.
  • Das Fahrzeugsteuersystem 12000 beinhaltet mehrere elektronische Steuereinheiten, die über ein Kommunikationsnetz 12001 miteinander verbunden sind. Bei dem in 35 dargestellten Beispiel beinhaltet das Fahrzeugsteuersystem 12000 eine Antriebssystemsteuereinheit 12010, eine Karosseriesystemsteuereinheit 12020, eine Fahrzeugaußenbereichsinformationsdetektionseinheit 12030, eine Fahrzeuginnenbereichsinformationsdetektionseinheit 12040 und eine integrierte Steuereinheit 12050. Außerdem sind ein Mikrocomputer 12051, ein Ton/Bild-Ausgabeabschnitt 12052 und eine Fahrzeugmontiertes-Netz-Schnittstelle (SST) 12053 als eine funktionale Konfiguration der integrierten Steuereinheit 12050 veranschaulicht.
  • Die Antriebssystemsteuereinheit 12010 steuert die Operation von Vorrichtungen bezüglich des Antriebssystems des Fahrzeugs gemäß verschiedenen Arten von Programmen. Zum Beispiel fungiert die Antriebssystemsteuereinheit 12010 als eine Steuervorrichtung für eine Antriebskrafterzeugungsvorrichtung zum Erzeugen der Antriebskraft des Fahrzeugs, wie etwa einen Verbrennungsmotor, einen Antriebsmotor oder dergleichen, einen Antriebskraftübertragungsmechanismus zum Übertragen der Antriebskraft auf die Räder, einen Lenkmechanismus zum Anpassen des Lenkwinkels des Fahrzeugs, eine Bremsvorrichtung zum Erzeugen der Bremskraft des Fahrzeugs und dergleichen.
  • Die Karosseriesystemsteuereinheit 12020 steuert die Operation verschiedener Arten von Vorrichtungen, die für eine Fahrzeugkarosserie bereitgestellt sind, gemäß verschiedenen Arten von Programmen. Zum Beispiel fungiert die Karosseriesystemsteuereinheit 12020 als eine Steuervorrichtung für ein schlüsselloses Zugangssystem, ein intelligentes Schlüsselsystem, eine elektrische Fensterhebervorrichtung oder verschiedene Arten von Leuchten, wie etwa einen Frontscheinwerfer, ein Rückfahrlicht, ein Bremslicht, einen Fahrtrichtungsanzeiger, einen Nebelscheinwerfer oder dergleichen. In diesem Fall können Funkwellen, die von einer Mobilvorrichtung als eine Alternative zu einem Schlüssel übertragen werden, oder Signale verschiedener Arten von Schaltern in die Karosseriesystemsteuereinheit 12020 eingegeben werden. Die Karosseriesystemsteuereinheit 12020 empfängt diese Eingabefunkwellen oder Signale und steuert eine Türverriegelungsvorrichtung, die elektrische Fensterhebervorrichtung, die Leuchten oder dergleichen des Fahrzeugs.
  • Die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 detektiert Informationen über den Außenbereich des Fahrzeugs, einschließlich des Fahrzeugsteuersystems 12000. Zum Beispiel ist die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 mit einem Bildgebungsabschnitt 12031 verbunden. Die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 bewirkt, dass der Bildgebungsabschnitt 12031 ein Bild des Außenbereichs des Fahrzeugs aufnimmt, und empfängt das aufgenommene Bild. Basierend auf dem empfangenen Bild kann die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 eine Verarbeitung zum Detektieren eines Objekts, wie etwa eines Menschen, eines Fahrzeugs, eines Hindernisses, eines Schildes, eines Symbols auf einer Straßenoberfläche oder dergleichen, oder eine Verarbeitung zum Detektieren einer Entfernung dazu durchführen.
  • Der Bildgebungsabschnitt 12031 ist ein optischer Sensor, der Licht empfängt und der ein elektrisches Signal ausgibt, das einer empfangenen Lichtmenge des Lichts entspricht. Der Bildgebungsabschnitt 12031 kann das elektrische Signal als ein Bild ausgeben oder kann das elektrische Signal als Informationen über eine gemessene Entfernung ausgeben. Außerdem kann das durch den Bildgebungsabschnitt 12031 empfangene Licht sichtbares Licht sein oder kann nichtsichtbares Licht, wie etwa Infrarotstrahlen oder dergleichen, sein.
  • Die Fahrzeuginnenbereichsinformationsdetektionseinheit 12040 detektiert Informationen über den Innenbereich des Fahrzeugs. Die Fahrzeuginnenbereichsinformationsdetektionseinheit 12040 ist zum Beispiel mit einem Fahrerzustandsdetektionsabschnitt 12041 verbunden, der den Zustand eines Fahrers detektiert. Der Fahrerzustandsdetektionsabschnitt 12041 beinhaltet zum Beispiel eine Kamera, die den Fahrer aufnimmt. Basierend auf Detektionsinformationen, die von dem Fahrerzustandsdetektionsabschnitt 12041 eingegeben werden, kann die Fahrzeuginnenbereichsinformationsdetektionseinheit 12040 einen Müdigkeitsgrad des Fahrers oder einen Konzentrationsgrad des Fahrers berechnen oder kann bestimmen, ob der Fahrer döst.
  • Der Mikrocomputer 12051 kann einen Steuersollwert für die Antriebskrafterzeugungsvorrichtung, den Lenkmechanismus oder die Bremsvorrichtung basierend auf den Informationen über den Innenbereich oder den Außenbereich des Fahrzeugs berechnen, wobei diese Informationen durch die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 oder die Fahrzeuginnenbereichsinformationsdetektionseinheit 12040 erhalten werden, und einen Steuerbefehl an die Antriebssystemsteuereinheit 12010 ausgeben. Zum Beispiel kann der Mikrocomputer 12051 eine kooperative Steuerung durchführen, die Funktionen eines Fahrerassistenzsystems (ADAS: Advanced Driver Assistance System) implementieren soll, wobei diese Funktionen eine Kollisionsvermeidung oder Aufprallabschwächung für das Fahrzeug, eine Folgefahrt basierend auf einer Folgeentfernung, eine Fahrt mit Geschwindigkeitsbeibehaltung, eine Warnung bezüglich einer Kollision des Fahrzeugs, eine Warnung, dass das Fahrzeug eine Spur verlässt, oder dergleichen beinhalten.
  • Außerdem kann der Mikrocomputer 12051 eine kooperative Steuerung durchführen, die für automatisiertes Fahren beabsichtigt ist, was das Fahrzeug automatisiert ohne Abhängigkeit von der Bedienung des Fahrers oder dergleichen fahren lässt, indem die Antriebskrafterzeugungsvorrichtung, der Lenkmechanismus, die Bremsvorrichtung oder dergleichen basierend auf den Informationen über den Außenbereich oder den Innenbereich des Fahrzeugs gesteuert werden, wobei diese Informationen durch die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 oder die Fahrzeuginnenbereichsinformationsdetektionseinheit 12040 erhalten werden.
  • Außerdem kann der Mikrocomputer 12051 einen Steuerbefehl an die Karosseriesystemsteuerungseinheit 12020 basierend auf den Informationen über den Außenbereich des Fahrzeugs ausgeben, wobei diese Informationen durch die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 erhalten werden. Zum Beispiel kann der Mikrocomputer 12051 eine kooperative Steuerung durchführen, die ein Blenden verhindern soll, indem der Frontscheinwerfer so gesteuert wird, dass zum Beispiel von einem Fernlicht auf ein Abblendlicht gemäß der Position eines vorausfahrenden Fahrzeugs oder eines entgegenkommenden Fahrzeugs gewechselt wird, welche durch die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 detektiert wird.
  • Der Ton/Bild-Ausgabeabschnitt 12052 überträgt ein Ausgabesignal von Ton und/oder Bild an eine Ausgabevorrichtung, die zum visuellen oder akustischen Mitteilen von Informationen an einen Insassen des Fahrzeugs oder den Außenbereich des Fahrzeugs in der Lage ist. Bei dem Beispiel aus 35 sind ein Audiolautsprecher 12061, ein Anzeigeabschnitt 12062 und ein Armaturenbrett 12063 als die Ausgabevorrichtung veranschaulicht. Der Anzeigeabschnitt 12062 kann zum Beispiel eine Onboard-Anzeige und/oder eine Head-Up-Anzeige beinhalten.
  • 36 ist ein Diagramm, das ein Beispiel für die Installationsposition des Bildgebungsabschnitts 12031 darstellt.
  • In 36 beinhaltet der Bildgebungsabschnitt 12031 Bildgebungsabschnitte 12101, 12102, 12103, 12104 und 12105.
  • Die Bildgebungsabschnitte 12101, 12102, 12103, 12104 und 12105 sind zum Beispiel an Positionen an einer Frontnase, Seitenspiegeln, einer hinteren Stoßstange und einer Hecktüre des Fahrzeugs 12100 sowie einer Position auf einem oberen Teil einer Windschutzscheibe innerhalb des Innenraums des Fahrzeugs angeordnet. Der an der Frontnase bereitgestellte Bildgebungsabschnitt 12101 und der an dem oberen Teil der Windschutzscheibe innerhalb des Innenraums des Fahrzeugs bereitgestellte Bildgebungsabschnitt 12105 erhalten hauptsächlich ein Bild der Vorderseite des Fahrzeugs 12100. Die an den Seitenspiegeln bereitgestellten Bildgebungsabschnitte 12102 und 12103 erhalten hauptsächlich ein Bild der Seiten des Fahrzeugs 12100. Der an der hinteren Stoßstange oder der Hecktüre bereitgestellte Bildgebungsabschnitt 12104 erhält hauptsächlich ein Bild der Rückseite des Fahrzeugs 12100. Der auf dem oberen Teil der Windschutzscheibe innerhalb des Innenraums des Fahrzeugs bereitgestellte Bildgebungsabschnitt 12105 wird hauptsächlich zum Detektieren eines vorausfahrenden Fahrzeugs, eines Fußgängers, eines Hindernisses, eines Signals, eines Verkehrsschildes, einer Fahrspur oder dergleichen verwendet.
  • Übrigens stellt 36 ein Beispiel für Fotografierbereiche der Bildgebungsabschnitte 12101 bis 12104 dar. Ein Bildgebungsbereich 12111 repräsentiert den Bildgebungsbereich des an der Frontnase bereitgestellten Bildgebungsabschnitts 12101. Bildgebungsbereiche 12112 und 12113 repräsentieren die Bildgebungsbereiche der an den Seitenspiegeln bereitgestellten Bildgebungsabschnitte 12102 bzw. 12103. Ein Bildgebungsbereich 12114 repräsentiert den Bildgebungsbereich des an der hinteren Stoßstange oder der Hecktüre bereitgestellten Bildgebungsabschnitts 12104. Ein Vogelperspektivenbild des Fahrzeugs 12100 wie bei Betrachtung von oberhalb wird zum Beispiel durch Überlagern von Bilddaten erhalten, die durch die Bildgebungsabschnitte 12101 bis 12104 erhalten werden.
  • Wenigstens einer der Bildgebungsabschnitte 12101 bis 12104 kann eine Funktion zum Erhalten von Entfernungsinformationen haben. Zum Beispiel kann wenigstens einer der Bildgebungsabschnitte 12101 bis 12104 eine Stereokamera sein, die aus mehreren Bildgebungselementen besteht, oder kann ein Bildgebungselement mit Pixeln zur Phasendifferenzdetektion sein.
  • Zum Beispiel kann der Mikrocomputer 12051 eine Entfernung zu jedem dreidimensionalen Objekt innerhalb der Bildgebungsbereiche 12111 bis 12114 und eine zeitliche Änderung der Entfernung (relative Geschwindigkeit mit Bezug auf das Fahrzeug 12100) basierend auf den von den Bildgebungsabschnitten 12101 bis 12104 erhaltenen Entfernungsinformationen bestimmen und dadurch als ein vorausfahrendes Fahrzeug insbesondere ein nächstes dreidimensionales Objekt extrahieren, das in einem Bewegungspfad des Fahrzeugs 12100 vorhanden ist und das sich in im Wesentlichen derselben Richtung wie das Fahrzeug 12100 mit einer vorbestimmten Geschwindigkeit (zum Beispiel gleich oder größer als 0 km/h) bewegt. Ferner kann der Mikrocomputer 12051 eine Folgeentfernung, die zu einem vorausfahrenden Fahrzeug vorweg einzuhalten ist, im Voraus einstellen und eine automatische Bremssteuerung (einschließlich Folgestoppsteuerung), eine automatische Beschleunigungssteuerung (einschließlich Folgestartsteuerung) und dergleichen durchführen. Es ist dementsprechend möglich, eine kooperative Steuerung durchzuführen, die für eine automatisierte Fahrt beabsichtigt ist, die es ermöglicht, dass das Fahrzeug automatisiert ohne Abhängigkeit von der Bedienung des Fahrers oder dergleichen fährt.
  • Zum Beispiel kann der Mikrocomputer 12051 Dreidimensionales-Objekt-Daten über dreidimensionale Objekte in Dreidimensionales-Objekt-Daten eines zweirädrigen Fahrzeugs, eines Fahrzeugs mit Standardgröße, eines Fahrzeugs mit großer Größe, eines Fußgängers, eines Strommasten und anderer dreidimensionaler Objekte basierend auf den von den Bildgebungsabschnitten 12101 bis 12104 erhaltenen Entfernungsinformationen klassifizieren, die klassifizierten Dreidimensionales-Objekt-Daten extrahieren und die extrahierten Dreidimensionales-Objekt-Daten zur automatischen Vermeidung eines Hindernisses verwenden. Zum Beispiel identifiziert der Mikrocomputer 12051 Hindernisse um das Fahrzeug 12100 herum als Hindernisse, die der Fahrer des Fahrzeugs 12100 visuell erkennen kann, und Hindernisse, die für den Fahrer des Fahrzeugs 12100 schwer visuell zu erkennen sind. Dann bestimmt der Mikrocomputer 12051 ein Kollisionsrisiko, das ein Risiko einer Kollision mit jedem Hindernis angibt. In einer Situation, in der das Kollisionsrisiko gleich oder höher als ein eingestellter Wert ist und dementsprechend eine Möglichkeit einer Kollision besteht, gibt der Mikrocomputer 12051 eine Warnung an den Fahrer über den Audiolautsprecher 12061 oder den Anzeigeabschnitt 12062 aus und führt eine erzwungene Verlangsamung oder Ausweichlenkung über die Antriebssystemsteuereinheit 12010 durch. Der Mikrocomputer 12051 kann dadurch das Fahren zum Vermeiden einer Kollision unterstützen.
  • Wenigstens einer der Bildgebungsabschnitte 12101 bis 12104 kann eine Infrarotkamera sein, die Infrarotstrahlen detektiert. Der Mikrocomputer 12051 kann zum Beispiel einen Fußgänger erkennen, indem er bestimmt, ob es einen Fußgänger in aufgenommenen Bildern der Bildgebungsabschnitte 12101 bis 12104 gibt oder nicht. Eine solche Erkennung eines Fußgängers wird zum Beispiel durch eine Prozedur zum Extrahieren charakteristischer Punkte in den aufgenommenen Bildern der Bildgebungsabschnitte 12101 bis 12104 als Infrarotkameras und eine Prozedur zum Bestimmen, ob es einen Fußgänger gibt oder nicht, indem eine Musterabgleichverarbeitung an einer Reihe charakteristischer Punkte durchgeführt wird, die den Umriss des Objekts repräsentieren, durchgeführt werden. Wenn der Mikrocomputer 12051 bestimmt, dass es einen Fußgänger in den aufgenommenen Bildern der Bildgebungsabschnitte 12101 bis 12104 gibt, und dementsprechend den Fußgänger erkennt, steuert der Ton/Bild-Ausgabeabschnitt 12052 den Anzeigeabschnitt 12062 derart, dass eine quadratische Umrisslinie zur Hervorhebung so angezeigt wird, dass sie auf dem erkannten Fußgänger überlagert wird. Der Ton/Bild-Ausgabeabschnitt 12052 kann auch den Anzeigeabschnitt 12062 derart steuern, dass ein Symbol oder dergleichen, das den Fußgänger repräsentiert, an einer gewünschten Position angezeigt wird.
  • Das Beispiel des Fahrzeugsteuersystems, auf das die Technologie gemäß der vorliegenden Offenbarung angewandt werden kann, wurde zuvor beschrieben. Die Technologie gemäß der vorliegenden Offenbarung kann auf den Bildgebungsabschnitt 12031 unter den zuvor beschriebenen Komponenten angewandt werden. Dies ermöglicht es in dem Fahrzeugsteuersystem 12000, die Bildqualität eines erfassten Bildes zu erhöhen. Infolgedessen ermöglicht das Fahrzeugsteuersystem 12000 eine Zunahme der Genauigkeit einer Kollisionsvermeidungs- oder Kollisionsabschwächungsfunktion für das Fahrzeug, einer Folgefahrtfunktion basierend auf einer Fahrzeug-zu-Fahrzeug-Entfernung, einer Fahrzeuggeschwindigkeitsbeibehaltungsfahrtfunktion, einer Warnfunktion bezüglich einer Kollision des Fahrzeugs, einer Warnfunktion bezüglich eines Verlassens einer Fahrspur durch das Fahrzeug und dergleichen.
  • <4. Beispiel für die praktische Anwendung auf eine Entfernungsmessungsvorrichtung>
  • Als Nächstes wird ein Beispiel für einen Fall, in dem die vorliegende Technologie auf eine Entfernungsmessungsvorrichtung angewandt wird, ausführlich beschrieben.
  • 37 veranschaulicht ein Konfigurationsbeispiel einer Entfernungsmessungsvorrichtung 900 gemäß dem praktischen Anwendungsbeispiel. Die Entfernungsmessungsvorrichtung 900 ist zum Messen der Entfernung zu einem Messungsobjekt OBJ in einem indirekten Verfahren konfiguriert. Die Entfernungsmessungsvorrichtung 900 beinhaltet einen Lichtemitter 901, ein optisches System 902, einen Fotodetektor 910 und eine Steuerung 903.
  • Der Lichtemitter 901 ist zum Emittieren eines Lichtpulses L0 zu dem Messungsobjekt OBJ hin konfiguriert. Der Lichtemitter 901 emittiert den Lichtpuls L0 basierend auf einer Anweisung von der Steuerung 903 durch Durchführen einer Lichtemissionsoperation des abwechselnden Wiederholens der Emission und Nichtemission von Licht. Der Lichtemitter 901 beinhaltet zum Beispiel eine Lichtquelle, die Infrarotlicht emittiert. Die Lichtquelle beinhaltet zum Beispiel eine Laserlichtquelle, eine LED (Lichtemissionsdiode) oder dergleichen.
  • Das optische System 902 beinhaltet eine Linse, die ein Bild auf einer Lichtempfangsoberfläche S des Fotodetektors 910 bildet. Ein Lichtpuls (Reflexionslichtpuls L1), der von dem Lichtemitter 901 emittiert und durch das Messungsobjekt OBJ reflektiert wird, tritt in dieses optische System 902 ein.
  • Der Fotodetektor 910 ist zum Detektieren von Licht konfiguriert, um ein Entfernungsbild PIC basierend auf einer Anweisung von der Steuerung 903 zu erzeugen. Jeder mehrerer Pixelwerte, die in dem Entfernungsbild PIC enthalten sind, gibt einen Wert über eine Entfernung D zu dem Messungsobjekt OBJ an. Der Fotodetektor 910 gibt dann das erzeugte Entfernungsbild PIC als das Bildsignal DATEN aus.
  • Die Steuerung 903 ist zum Versorgen des Lichtemitters 901 und des Fotodetektors 910 mit Steuersignalen und Steuern von Operationen von diesem Lichtemitter 901 und Fotodetektor 910 konfiguriert, wodurch eine Operation der Entfernungsmessungsvorrichtung 900 gesteuert wird.
  • 38 veranschaulicht ein Konfigurationsbeispiel des Fotodetektors 910. Der Fotodetektor 910 beinhaltet ein Pixelarray 911, eine Ansteuerungseinheit 912, eine Referenzsignalerzeugungseinheit 913, eine Ausleseeinheit 919, eine Signalverarbeitungseinheit 914 und eine Bildgebungssteuereinheit 915. Zum Beispiel können das Pixelarray 911, die Ansteuerungseinheit 912, die Referenzsignalerzeugungseinheit 913, die Ausleseeinheit 919, die Signalverarbeitungseinheit 914 und die Bildgebungssteuereinheit 915 in einem Halbleitersubstrat gebildet werden. Außerdem kann das Pixelarray 911 in einem Halbleitersubstrat gebildet werden und können die Ansteuerungseinheit 912, die Referenzsignalerzeugungseinheit 913, die Ausleseeinheit 919, die Signalverarbeitungseinheit 914 und die Bildgebungssteuereinheit 915 in einem anderen Halbleitersubstrat gebildet werden. Diese zwei Halbleitersubstrate können überlagert werden.
  • Die Pixelarrayeinheit 911 beinhaltet mehrere Pixel 920, die in einer Matrix angeordnet sind. Jedes der Pixel 920 ist zum Erzeugen der Pixelspannung Vpix konfiguriert, die der Menge an empfangenem Licht entspricht.
  • 39 veranschaulicht ein Konfigurationsbeispiel des Pixels 920. Das Pixelarray 911 beinhaltet mehrere Steuerleitungen 931A, mehrere Steuerleitungen 931B, mehrere Steuerleitungen 932A, die mehreren Steuerleitungen 932A, mehrere Steuerleitungen 933, mehrere Signalleitungen 939A und mehrere Signalleitungen 939B.
  • Das Pixel 920 beinhaltet eine Fotodiode 921, Floating-Diffusions 923A und 923B und Transistoren 922A, 922B, 924A, 924B, 925A, 925B, 926A und 926B. Ein Schaltkreis, der die Fotodiode 921, die Floating-Diffusion 923A und die Transistoren 922A, 924A, 925A und 926A beinhaltet, wird auch als ein Abgriff A bezeichnet. Außerdem wird ein Schaltkreis, der die Fotodiode 921, die Floating-Diffusion 923B und die Transistoren 922B, 924B, 925B und 926B beinhaltet, auch als ein Abgriff B bezeichnet.
  • In dem Abgriff A ist das Gate des Transistors 922A mit der Steuerleitung 931A gekoppelt, ist die Source davon mit der Fotodiode 921 gekoppelt und ist der Drain davon mit der Floating-Diffusion 923A gekoppelt. Die Floating-Diffusion 923A ist zum Akkumulieren elektrischer Ladung konfiguriert, die durch den Transistor 922A von der Fotodiode 921 bereitgestellt wird. Das Gate des Transistors 924A ist mit der Steuerleitung 932A gekoppelt, der Drain davon wird mit der Leistungsversorgungsspannung VDD versorgt und die Source davon ist mit der Floating-Diffusion 923A gekoppelt. Das Gate des Transistors 925A ist mit der Floating-Diffusion 923A gekoppelt, der Drain davon wird mit der Leistungsversorgungsspannung VDD versorgt und die Source davon ist mit dem Drain des Transistors 926A gekoppelt. Das Gate des Transistors 926A ist mit der Steuerleitung 933 gekoppelt, der Drain davon ist mit der Source des Transistors 925A gekoppelt und die Source davon ist mit der Signalleitung 939A gekoppelt. Der Abgriff A wurde zuvor als ein Beispiel beschrieben und gleiches gilt für den Abgriff B.
  • Gemäß dieser Konfiguration wird der Transistor 924A eingeschaltet, um die Floating-Diffusion 923A zurückzusetzen, und wird der Transistor 924B eingeschaltet, um die Floating-Diffusion 923B in dem Pixel 920 zurückzusetzen. Einer des Transistors 922A oder 922B wird dann abwechselnd eingeschaltet, um selektiv eine elektrische Ladung, die durch die Fotodiode 921 erzeugt wird, in der Floating-Diffusion 923A und der Floating-Diffusion 923B zu akkumulieren. Die Transistoren 926A und 926B werden dann eingeschaltet, um das Pixel 920 zum Ausgeben eines Pixelsignals, das der Menge an in der Floating-Diffusion 923A akkumulierter elektrischer Ladung entspricht, an die Signalleitung 939A und zum Ausgeben eines Pixelsignals, das der Menge an in der Floating-Diffusion 923B akkumulierter elektrischer Ladung entspricht, an die Signalleitung 939B zu veranlassen.
  • Die Ansteuerungseinheit 912 (38) ist zum sequentiellen Ansteuern der mehreren Pixel 920 in dem Pixelarray 911 in Einheiten der Pixelleitungen L basierend auf einer Anweisung von der Bildgebungssteuereinheit 915 konfiguriert. Die Referenzsignalerzeugungseinheit 913 ist zum Erzeugen des Referenzsignals RAMPE basierend auf einer Anweisung von der Bildgebungssteuereinheit 915 konfiguriert. Die Ausleseeinheit 919 ist zum Erzeugen des Bildsignals DATEN0 basierend auf einer Anweisung von der Bildgebungssteuereinheit 915 durch Durchführen einer AD-Umwandlung basierend auf Pixelsignalen konfiguriert, die von dem Pixelarray 911 durch die Signalleitungen 939A und 939B bereitgestellt werden. Die Signalverarbeitungseinheit 914 ist zum Durchführen einer vorbestimmten Signalverarbeitung an dem Bildsignal DATEN0, um das Entfernungsbild PIC zu erzeugen, basierend auf einer Anweisung von der Bildgebungssteuereinheit 915 und Ausgeben des Bildsignals DATEN einschließlich dieses Entfernungsbildes PIC konfiguriert. Die Bildgebungssteuereinheit 915 ist zum Liefern von Steuersignalen an die Ansteuerungseinheit 912, die Referenzsignalerzeugungseinheit 913, die Ausleseeinheit 919 und die Signalverarbeitungseinheit 914 und Steuern von Operationen dieser Schaltkreise konfiguriert, wodurch eine Operation des Fotodetektors 910 gesteuert wird.
  • 40 veranschaulicht ein Operationsbeispiel der Entfernungsmessungsvorrichtung 900. (A) aus 40 veranschaulicht die Wellenform des Lichtpulses L0, der von dem Lichtemitter 901 zu emittieren ist, und (B) aus 40 veranschaulicht die Wellenform des Reflexionslichtpulses L1, der durch den Fotodetektor 910 zu detektieren ist.
  • Der Lichtemitter 901 emittiert den Lichtpuls L0 mit einer Pulswellenform mit einem Tastgrad von 50 % basierend auf einer Anweisung von der Steuerung 903 ((A) aus 40). Der Lichtpuls L0 breitet sich zu dem Messungsobjekt OBJ aus. Dieser Lichtpuls L0 wird dann durch das Messungsobjekt OBJ reflektiert und der reflektierte Lichtpuls L1 breitet sich zu dem Fotodetektor 910 hin aus. Das Pixel 920 dieses Fotodetektors 910 detektiert dann diesen Lichtreflexionspuls L1 ((B) aus 40). Der Reflexionslichtpuls L1, der durch das Pixel 920 detektiert wird, weist eine Wellenform auf, die durch Verzögern der Wellenform des Lichtpulses L0, der in (A) aus 40 veranschaulicht ist, um eine Verzögerungszeit DL erhalten wird. Diese Verzögerungszeit DL ist eine Zeit, in der sich Licht in der Reihenfolge des Lichtemitters 901, des Messungsobjekts OBJ und des Fotodetektors 910 ausbreitet. Die Verzögerungszeit DL entspricht der Laufzeit des Lichts. Diese Laufzeit des Lichts entspricht der Entfernung zwischen der Entfernungsmessungsvorrichtung 900 und dem Messungsobjekt OBJ.
  • Bei dem indirekten Verfahren akkumuliert die Floating-Diffusion 923A des Pixels 920 eine Signalladung Q1, die der Menge an Licht entspricht, die durch die Fotodiode 921 in einer Periode 941 empfangen wird, in der der Lichtemitter 901 Licht emittiert. Die Floating-Diffusion 923B des Pixels 920 akkumuliert eine Signalladung Q2, die der Menge an Licht entspricht, die durch die Fotodiode 921 in einer Periode 942 empfangen wird, in der der Lichtemitter 901 kein Licht emittiert. Die Signalverarbeitungseinheit 914 erhält dann das Elektrische-Ladung-Verhältnis zwischen der Signalladung Q1 und der Signalladung Q2. Die Fotodiode 921 detektiert Licht in Perioden 951 und 952. Die Elektrische-Ladung-Menge der Signalladung Q1 ist daher proportional zu der Länge der Periode 951 und die Elektrische-Ladung-Menge der Signalladung Q2 ist proportional zu der Länge der Periode 952. Falls die Verzögerungszeit DL kurz ist, wird die Signalladung Q1 erhöht und wird die Signalladung Q2 verringert. Falls die Verzögerungszeit DL lang ist, wird die Signalladung Q1 verringert und wird die Signalladung Q2 erhöht. Auf diese Weise wird das Elektrische-Ladung-Verhältnis zwischen der Signalladung Q1 und der Signalladung Q2 in Abhängigkeit von der Verzögerungszeit DL geändert. Bei dem indirekten Verfahren ermöglicht das Erhalten dieses Elektrische-Ladung-Verhältnisses es, zum Beispiel die Verzögerungszeit DL mit hoher Genauigkeit zu erhalten. Infolgedessen ist es möglich, die Entfernung zu dem Messungsobjekt OBJ mit hoher Genauigkeit zu messen. Die vorliegende Technologie ist auf diese Ausleseeinheit 919 anwendbar. Dies ermöglicht es, die Bildqualität eines Entfernungsbildes zu erhöhen.
  • Das Beispiel der Entfernungsmessungsvorrichtung 900, auf die die Technologie gemäß der vorliegenden Offenbarung angewandt werden kann, wurde zuvor beschrieben. Die Technologie gemäß der vorliegenden Offenbarung kann so auf die Entfernungsmessungsvorrichtung 900 angewandt werden. Dies ermöglicht es, die Bildqualität eines Entfernungsbildes in der Entfernungsmessungsvorrichtung 900 zu erhöhen.
  • <5. Andere Ausführungsformen>
  • Die Technologie gemäß der vorliegenden Offenbarung ist nicht auf die Beschreibung der Ausführungsform und der Modifikationsbeispiele, die zuvor beschrieben wurden, beschränkt, sondern kann modifiziert und auf verschiedene Arten ausgeführt werden.
  • Zum Beispiel ist bei der zuvor beschriebenen Ausführungsform das Pixel P wie in 2 veranschaulicht konfiguriert, aber dies ist nicht beschränkend. Es ist möglich, Pixel mit verschiedenen Konfigurationen zu verwenden.
  • Zum Beispiel kann die vorliegende Technologie auch Konfigurationen wie folgt aufweisen.
  • Die vorliegende Technologie mit den folgenden Konfigurationen koppelt das eine Ende des ersten Schalters mit dem Verbindungsknoten zwischen dem Erststufenverstärkerschaltkreis und dem Zweitstufenverstärkerschaltkreis und ermöglicht, dass sich die Impedanz und die Spannung an dem Verbindungsknoten ändern. Dies ermöglicht es, den Rauschreduzierungsprozess akkurat durchzuführen.
    1. (1) Eine Fotodetektionsvorrichtung, die Folgendes beinhaltet:
      • ein Pixel, das zum Erzeugen eines Pixelsignals konfiguriert ist;
      • eine Referenzsignalerzeugungseinheit, die zum Erzeugen eines Referenzsignals konfiguriert ist;
      • einen Vergleichsschaltkreis, der einen Erststufenverstärkerschaltkreis und einen Zweitstufenverstärkerschaltkreis beinhaltet, der durch einen Verbindungsknoten mit dem Erststufenverstärkerschaltkreis gekoppelt ist, wobei der Erststufenverstärkerschaltkreis zum Ausgeben eines ersten Ausgabesignals konfiguriert ist, das einer Vergleichsoperation basierend auf dem Pixelsignal und dem Referenzsignal entspricht, wobei der Zweitstufenverstärkerschaltkreis zum Ausgeben eines zweiten Ausgabesignals konfiguriert ist, das dem ersten Ausgabesignal entspricht, das von dem Erststufenverstärkerschaltkreis durch den Verbindungsknoten ausgegeben wird; und
      • einen ersten Schalter mit einem Ende und einem anderen Ende, wobei das eine Ende mit dem Verbindungsknoten gekoppelt ist, wobei der erste Schalter ermöglicht, dass sich eine Impedanz und eine Spannung an dem Verbindungsknoten ändern.
    2. (2) Die Fotodetektionsvorrichtung nach (1), wobei der Erststufenverstärkerschaltkreis einen ersten Transistor beinhaltet, in den das Pixelsignal und das Referenzsignal eingegeben werden, wobei der erste Transistor ein Gate, einen Drain und eine Source aufweist.
    3. (3) Die Fotodetektionsvorrichtung nach (1) oder (2), wobei der Zweitstufenverstärkerschaltkreis einen zweiten Transistor mit einem Gate, das mit dem Verbindungsknoten gekoppelt ist, und einen Drain, der zum Ausgeben des zweiten Ausgabesignals konfiguriert ist, beinhaltet, und das eine Ende des ersten Schalters mit dem Verbindungsknoten und dem Gate des zweiten Transistors gekoppelt ist, das andere Ende des ersten Schalters mit dem Drain des zweiten Transistors gekoppelt ist und der erste Schalter zum Ermöglichen davon konfiguriert ist, dass der zweite Transistor eine Diodenverbindung aufweist.
    4. (4) Die Fotodetektionsvorrichtung nach (3), wobei der erste Schalter einen MOS-Transistor mit einem Gate, einem Drain und einer Source beinhaltet, und ein Steuersignal in das Gate des MOS-Transistors eingegeben wird, die Source des MOS-Transistors mit dem Verbindungsknoten und dem Gate des zweiten Transistors gekoppelt ist, und der Drain des MOS-Transistors mit dem Drain des zweiten Transistors gekoppelt ist, wobei das Steuersignal den ersten Schalter zum Ein- und Ausschalten des ersten Schalters steuert.
    5. (5) Die Fotodetektionsvorrichtung nach (1) oder (2), die ferner einen Spannungsgenerator beinhaltet, der mit dem anderen Ende des ersten Schalters gekoppelt ist, wobei der Zweitstufenverstärkerschaltkreis einen zweiten Transistor mit einem Gate, das mit dem Verbindungsknoten gekoppelt ist, und einem Drain, der zum Ausgeben des zweiten Ausgabesignals konfiguriert ist, beinhaltet, und das eine Ende des ersten Schalters mit dem Verbindungsknoten und dem Gate des zweiten Transistors gekoppelt ist und das andere Ende des ersten Schalters mit dem Spannungsgenerator gekoppelt ist.
    6. (6) Die Fotodetektionsvorrichtung nach einem von (2) bis (5), wobei der Erststufenverstärkerschaltkreis ferner einen zweiten Schalter beinhaltet, der zum Koppeln des Gate des ersten Transistors und des Drain des ersten Transistors konfiguriert ist, indem er eingeschaltet wird, und der erste Schalter bewirkt, dass die Impedanz an dem Verbindungsknoten temporär abnimmt, indem er temporär in einer Periode einschließlich eines Zeitpunkts eingeschaltet wird, zu dem wenigstens der zweite Schalter, der eingeschaltet wurde, ausgeschaltet wird.
    7. (7) Die Fotodetektionsvorrichtung nach einem von (2) bis (6), wobei das Pixel ein Signal, das als eine Pixelspannung dient, die einer Menge an empfangenem Licht entspricht, in einer zweiten Periode ausgibt, nachdem, als das Pixelsignal, ein Signal, das als eine Rücksetzspannung dient, in einer ersten Periode ausgegeben wurde, der erste Transistor zum Aufweisen einer vorbestimmten Referenzspannung als eine Gate-Spannung davon in einer vorbestimmten Periode, nachdem die erste Periode endete, und Aufweisen einer Spannung niedriger als die vorbestimmte Referenzspannung, nachdem die vorbestimmte Periode endete, konfiguriert ist, und der erste Schalter bewirkt, dass die Spannung an dem Verbindungsknoten temporär auf eine vorbestimmte feste Spannung festgesetzt wird, indem er zu einem Zeitpunkt eingeschaltet wird, zu dem die erste Periode endet, und zu einem Zeitpunkt ausgeschaltet wird, zu dem die vorbestimmte Periode endet.
    8. (8) Die Fotodetektionsvorrichtung nach einem von (2) bis (7), wobei der Erststufenverstärkerschaltkreis ferner einen ersten Kondensator, in den das Referenzsignal eingegeben wird, und einen zweiten Kondensator, in den das Pixelsignal eingegeben wird, beinhaltet, und das Referenzsignal durch den ersten Kondensator in das Gate des ersten Transistors eingegeben wird und das Pixelsignal durch den zweiten Kondensator in das Gate des ersten Transistors eingegeben wird.
    9. (9) Die Fotodetektionsvorrichtung nach (8), wobei der Drain des ersten Transistors mit dem Verbindungsknoten gekoppelt ist.
    10. (10) Die Fotodetektionsvorrichtung nach (8) oder (9), wobei der Erststufenverstärkerschaltkreis ferner einen ersten Lasttransistor beinhaltet, der mit dem Drain des ersten Transistors und dem Verbindungsknoten gekoppelt ist.
    11. (11) Die Fotodetektionsvorrichtung nach einem von (8) bis (10), die ferner einen Pufferschaltkreis beinhaltet, in den das Referenzsignal eingegeben wird, wobei der Pufferschaltkreis mit dem ersten Kondensator gekoppelt ist, wobei das Referenzsignal durch den Pufferschaltkreis und den ersten Kondensator in das Gate des ersten Transistors eingegeben wird.
    12. (12) Die Fotodetektionsvorrichtung nach einem von (2) bis (7), wobei der Erststufenverstärkerschaltkreis ferner einen dritten Transistor mit einem Gate, einem Drain und einer Source beinhaltet, wobei der dritte Transistor als ein differentielles Paar zusammen mit dem ersten Transistor arbeitet.
    13. (13) Die Fotodetektionsvorrichtung nach (12), wobei der Drain des dritten Transistors mit dem Verbindungsknoten gekoppelt ist.
    14. (14) Die Fotodetektionsvorrichtung nach (12) oder (13), wobei der Erststufenverstärkerschaltkreis ferner Folgendes beinhaltet:
      • einen ersten Lasttransistor, der mit dem Drain des ersten Transistors gekoppelt ist, und
      • einen zweiten Lasttransistor, der mit dem Drain des dritten Transistors und dem Verbindungsknoten gekoppelt ist.
    15. (15) Die Fotodetektionsvorrichtung nach einem von (2) bis (7), wobei der Erststufenverstärkerschaltkreis ferner einen ersten Kondensator beinhaltet, in den das Referenzsignal eingegeben wird, und das Referenzsignal durch den ersten Kondensator in das Gate des ersten Transistors eingegeben wird und das Pixelsignal in die Source des ersten Transistors eingegeben wird.
    16. (16) Eine elektronische Einrichtung, die Folgendes beinhaltet:
      • eine Fotodetektionsvorrichtung, wobei
      • die Fotodetektionsvorrichtung Folgendes beinhaltet:
        • ein Pixel, das zum Erzeugen eines Pixelsignals konfiguriert ist,
        • eine Referenzsignalerzeugungseinheit, die zum Erzeugen eines Referenzsignals konfiguriert ist,
        • einen Vergleichsschaltkreis, der einen Erststufenverstärkerschaltkreis und einen Zweitstufenverstärkerschaltkreis beinhaltet, der durch einen Verbindungsknoten mit dem Erststufenverstärkerschaltkreis gekoppelt ist, wobei der Erststufenverstärkerschaltkreis zum Ausgeben eines ersten Ausgabesignals konfiguriert ist, das einer Vergleichsoperation basierend auf dem Pixelsignal und dem Referenzsignal entspricht, wobei der Zweitstufenverstärkerschaltkreis zum Ausgeben eines zweiten Ausgabesignals konfiguriert ist, das dem ersten Ausgabesignal entspricht, das von dem Erststufenverstärkerschaltkreis durch den Verbindungsknoten ausgegeben wird, und
        • einen ersten Schalter mit einem Ende und einem anderen Ende, wobei das eine Ende mit dem Verbindungsknoten gekoppelt ist, wobei der erste Schalter ermöglicht, dass sich eine Impedanz und eine Spannung an dem Verbindungsknoten ändern.
  • Diese Anmeldung beansprucht die Priorität basierend auf der japanischen Patentanmeldung Nr. 2020-108108 , eingereicht beim japanischen Patentamt am 23. Juni 2020, deren gesamter Inhalt durch Bezugnahme in dieser Anmeldung aufgenommen ist.
  • Es versteht sich für einen Fachmann, dass verschiedene Modifikationen, Kombinationen, Unterkombinationen und Veränderungen in Abhängigkeit von Gestaltungsanforderungen und anderen Faktoren auftreten können, insofern sie in dem Schutzumfang der angehängten Ansprüche oder der Äquivalente davon liegen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2018/159343 [0003]
    • JP 2020108108 [0230]

Claims (16)

  1. Fotodetektionsvorrichtung, die Folgendes umfasst: ein Pixel, das zum Erzeugen eines Pixelsignals konfiguriert ist; eine Referenzsignalerzeugungseinheit, die zum Erzeugen eines Referenzsignals konfiguriert ist; einen Vergleichsschaltkreis, der einen Erststufenverstärkerschaltkreis und einen Zweitstufenverstärkerschaltkreis beinhaltet, der durch einen Verbindungsknoten mit dem Erststufenverstärkerschaltkreis gekoppelt ist, wobei der Erststufenverstärkerschaltkreis zum Ausgeben eines ersten Ausgabesignals konfiguriert ist, das einer Vergleichsoperation basierend auf dem Pixelsignal und dem Referenzsignal entspricht, wobei der Zweitstufenverstärkerschaltkreis zum Ausgeben eines zweiten Ausgabesignals konfiguriert ist, das dem ersten Ausgabesignal entspricht, das von dem Erststufenverstärkerschaltkreis durch den Verbindungsknoten ausgegeben wird; und einen ersten Schalter mit einem Ende und einem anderen Ende, wobei das eine Ende mit dem Verbindungsknoten gekoppelt ist, wobei der erste Schalter ermöglicht, dass sich eine Impedanz und eine Spannung an dem Verbindungsknoten ändern.
  2. Fotodetektionsvorrichtung nach Anspruch 1, wobei der Erststufenverstärkerschaltkreis einen ersten Transistor beinhaltet, in den das Pixelsignal und das Referenzsignal eingegeben werden, wobei der erste Transistor ein Gate, einen Drain und eine Source aufweist.
  3. Fotodetektionsvorrichtung nach Anspruch 1, wobei der Zweitstufenverstärkerschaltkreis einen zweiten Transistor mit einem Gate, das mit dem Verbindungsknoten gekoppelt ist, und einen Drain, der zum Ausgeben des zweiten Ausgabesignals konfiguriert ist, beinhaltet, und das eine Ende des ersten Schalters mit dem Verbindungsknoten und dem Gate des zweiten Transistors gekoppelt ist, das andere Ende des ersten Schalters mit dem Drain des zweiten Transistors gekoppelt ist und der erste Schalter zum Ermöglichen davon konfiguriert ist, dass der zweite Transistor eine Diodenverbindung aufweist.
  4. Fotodetektionsvorrichtung nach Anspruch 3, wobei der erste Schalter einen MOS-Transistor mit einem Gate, einem Drain und einer Source beinhaltet, und ein Steuersignal in das Gate des MOS-Transistors eingegeben wird, die Source des MOS-Transistors mit dem Verbindungsknoten und dem Gate des zweiten Transistors gekoppelt ist, und der Drain des MOS-Transistors mit dem Drain des zweiten Transistors gekoppelt ist, wobei das Steuersignal den ersten Schalter zum Ein- und Ausschalten des ersten Schalters steuert.
  5. Fotodetektionsvorrichtung nach Anspruch 1, die ferner einen Spannungsgenerator umfasst, der mit dem anderen Ende des ersten Schalters gekoppelt ist, wobei der Zweitstufenverstärkerschaltkreis einen zweiten Transistor mit einem Gate, das mit dem Verbindungsknoten gekoppelt ist, und einem Drain, der zum Ausgeben des zweiten Ausgabesignals konfiguriert ist, beinhaltet, und das eine Ende des ersten Schalters mit dem Verbindungsknoten und dem Gate des zweiten Transistors gekoppelt ist und das andere Ende des ersten Schalters mit dem Spannungsgenerator gekoppelt ist.
  6. Fotodetektionsvorrichtung nach Anspruch 2, wobei der Erststufenverstärkerschaltkreis ferner einen zweiten Schalter beinhaltet, der zum Koppeln des Gate des ersten Transistors und des Drain des ersten Transistors konfiguriert ist, indem er eingeschaltet wird, und der erste Schalter bewirkt, dass die Impedanz an dem Verbindungsknoten temporär abnimmt, indem er temporär in einer Periode einschließlich eines Zeitpunkts eingeschaltet wird, zu dem wenigstens der zweite Schalter, der eingeschaltet wurde, ausgeschaltet wird.
  7. Fotodetektionsvorrichtung nach Anspruch 2, wobei das Pixel ein Signal, das als eine Pixelspannung dient, die einer Menge an empfangenem Licht entspricht, in einer zweiten Periode ausgibt, nachdem, als das Pixelsignal, ein Signal, das als eine Rücksetzspannung dient, in einer ersten Periode ausgegeben wurde, der erste Transistor zum Aufweisen einer vorbestimmten Referenzspannung als eine Gate-Spannung davon in einer vorbestimmten Periode, nachdem die erste Periode endete, und Aufweisen einer Spannung niedriger als die vorbestimmte Referenzspannung, nachdem die vorbestimmte Periode endete, konfiguriert ist, und der erste Schalter bewirkt, dass die Spannung an dem Verbindungsknoten temporär auf eine vorbestimmte feste Spannung festgesetzt wird, indem er zu einem Zeitpunkt eingeschaltet wird, zu dem die erste Periode endet, und zu einem Zeitpunkt ausgeschaltet wird, zu dem die vorbestimmte Periode endet.
  8. Fotodetektionsvorrichtung nach Anspruch 2, wobei der Erststufenverstärkerschaltkreis ferner einen ersten Kondensator, in den das Referenzsignal eingegeben wird, und einen zweiten Kondensator, in den das Pixelsignal eingegeben wird, beinhaltet, und das Referenzsignal durch den ersten Kondensator in das Gate des ersten Transistors eingegeben wird und das Pixelsignal durch den zweiten Kondensator in das Gate des ersten Transistors eingegeben wird.
  9. Fotodetektionsvorrichtung nach Anspruch 8, wobei der Drain des ersten Transistors mit dem Verbindungsknoten gekoppelt ist.
  10. Fotodetektionsvorrichtung nach Anspruch 9, wobei der Erststufenverstärkerschaltkreis ferner einen ersten Lasttransistor beinhaltet, der mit dem Drain des ersten Transistors und dem Verbindungsknoten gekoppelt ist.
  11. Fotodetektionsvorrichtung nach Anspruch 8, die ferner einen Pufferschaltkreis umfasst, in den das Referenzsignal eingegeben wird, wobei der Pufferschaltkreis mit dem ersten Kondensator gekoppelt ist, wobei das Referenzsignal durch den Pufferschaltkreis und den ersten Kondensator in das Gate des ersten Transistors eingegeben wird.
  12. Fotodetektionsvorrichtung nach Anspruch 2, wobei der Erststufenverstärkerschaltkreis ferner einen dritten Transistor mit einem Gate, einem Drain und einer Source beinhaltet, wobei der dritte Transistor als ein differentielles Paar zusammen mit dem ersten Transistor arbeitet.
  13. Fotodetektionsvorrichtung nach Anspruch 12, wobei der Drain des dritten Transistors mit dem Verbindungsknoten gekoppelt ist.
  14. Fotodetektionsvorrichtung nach Anspruch 13, wobei der Erststufenverstärkerschaltkreis ferner Folgendes beinhaltet: einen ersten Lasttransistor, der mit dem Drain des ersten Transistors gekoppelt ist, und einen zweiten Lasttransistor, der mit dem Drain des dritten Transistors und dem Verbindungsknoten gekoppelt ist.
  15. Fotodetektionsvorrichtung nach Anspruch 2, wobei der Erststufenverstärkerschaltkreis ferner einen ersten Kondensator beinhaltet, in den das Referenzsignal eingegeben wird, und das Referenzsignal durch den ersten Kondensator in das Gate des ersten Transistors eingegeben wird und das Pixelsignal in die Source des ersten Transistors eingegeben wird.
  16. Elektronische Einrichtung, die Folgendes umfasst: eine Fotodetektionsvorrichtung, wobei die Fotodetektionsvorrichtung Folgendes beinhaltet: ein Pixel, das zum Erzeugen eines Pixelsignals konfiguriert ist, eine Referenzsignalerzeugungseinheit, die zum Erzeugen eines Referenzsignals konfiguriert ist, einen Vergleichsschaltkreis, der einen Erststufenverstärkerschaltkreis und einen Zweitstufenverstärkerschaltkreis beinhaltet, der durch einen Verbindungsknoten mit dem Erststufenverstärkerschaltkreis gekoppelt ist, wobei der Erststufenverstärkerschaltkreis zum Ausgeben eines ersten Ausgabesignals konfiguriert ist, das einer Vergleichsoperation basierend auf dem Pixelsignal und dem Referenzsignal entspricht, wobei der Zweitstufenverstärkerschaltkreis zum Ausgeben eines zweiten Ausgabesignals konfiguriert ist, das dem ersten Ausgabesignal entspricht, das von dem Erststufenverstärkerschaltkreis durch den Verbindungsknoten ausgegeben wird, und einen ersten Schalter mit einem Ende und einem anderen Ende, wobei das eine Ende mit dem Verbindungsknoten gekoppelt ist, wobei der erste Schalter ermöglicht, dass sich eine Impedanz und eine Spannung an dem Verbindungsknoten ändern.
DE112021003350.6T 2020-06-23 2021-06-07 Fotodetektionsvorrichtung und elektronische einrichtung Pending DE112021003350T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020108108 2020-06-23
JP2020-108108 2020-06-23
PCT/JP2021/021510 WO2021261229A1 (ja) 2020-06-23 2021-06-07 光検出装置、および電子機器

Publications (1)

Publication Number Publication Date
DE112021003350T5 true DE112021003350T5 (de) 2023-04-20

Family

ID=79281105

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021003350.6T Pending DE112021003350T5 (de) 2020-06-23 2021-06-07 Fotodetektionsvorrichtung und elektronische einrichtung

Country Status (3)

Country Link
US (1) US20230232128A1 (de)
DE (1) DE112021003350T5 (de)
WO (1) WO2021261229A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018159343A1 (en) 2017-03-02 2018-09-07 Sony Semiconductor Solutions Corporation Image sensor, method of controlling image sensor, and electronic device
JP2020108108A (ja) 2018-12-28 2020-07-09 株式会社リコー 画像処理装置、画像処理装置の故障検知方法、及びプログラム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006020171A (ja) * 2004-07-02 2006-01-19 Fujitsu Ltd 差動型コンパレータ、アナログ・デジタル変換装置、撮像装置
JP4625685B2 (ja) * 2004-11-26 2011-02-02 株式会社東芝 固体撮像装置
TWI669964B (zh) * 2015-04-06 2019-08-21 日商新力股份有限公司 Solid-state imaging device, electronic device, and AD conversion device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018159343A1 (en) 2017-03-02 2018-09-07 Sony Semiconductor Solutions Corporation Image sensor, method of controlling image sensor, and electronic device
JP2020108108A (ja) 2018-12-28 2020-07-09 株式会社リコー 画像処理装置、画像処理装置の故障検知方法、及びプログラム

Also Published As

Publication number Publication date
WO2021261229A1 (ja) 2021-12-30
US20230232128A1 (en) 2023-07-20

Similar Documents

Publication Publication Date Title
DE112018005712T5 (de) Solid-state bildaufnahmeelement
DE112019000572T5 (de) DAC-Schaltung, Festkörper-Bildgebungselement und elektronisches Gerät
DE112018005710T5 (de) Festkörperbildaufnahmeelement
DE112019000034T5 (de) Festkörperbildaufnahmeelement und bildaufnahmeeinrichtung
DE112020002106T5 (de) Ereignisdetektionsvorrichtung, ereignisdetektionsvorrichtung enthaltendes system und ereignisdetektionsverfahren
WO2020162129A1 (ja) 光源装置および電子機器
DE112018007006T5 (de) Festkörper-bildsensor, abbildungsvorrichtung und verfahren zum steuern des festköper-bildsensors
CN112585439A (zh) 光接收元件和测距系统
DE112020004389T5 (de) Lichtdetektierende vorrichtung, verfahren zum detektieren von licht und abstandsmesssystem
DE112020002523T5 (de) Festkörper-bildgebungsvorrichtung und abstandsmessvorrichtung
DE112017006977T5 (de) Abbildungssystem und abbildungseinrichtung
DE112020006097T5 (de) Ebs/tof/rgb-kamera zur intelligenten überwachung und detektion von eindringlingen
TW202032885A (zh) 受光裝置及測距裝置
DE112020004621T5 (de) Lichtdetektierende Vorrichtung und System
WO2020255759A1 (ja) 測距装置、測距方法、および、測距システム
DE112021004025T5 (de) Festkörperbildgebungsvorrichtung und steuerverfahren derselben
DE112020006064T5 (de) Lichtempfangsvorrichtung und lichtempfangsschaltung
WO2020153261A1 (ja) 受光装置および測距装置
DE112020001607T5 (de) Fotodetektionsvorrichtung und elektronische einrichtung
KR20210042087A (ko) 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법
DE112020006482T5 (de) Lichtempfangsvorrichtung, entfernungsmessvorrichtung und lichtempfangsschaltung
DE112020002709T5 (de) Bildgebungssystem
DE112020001622T5 (de) Fotodetektionsvorrichtung und elektronische einrichtung
DE112021003350T5 (de) Fotodetektionsvorrichtung und elektronische einrichtung
DE112021001237T5 (de) Bildgebungsschaltung und bildgebungsvorrichtung