DE112019000572T5

DE112019000572T5 - DAC-Schaltung, Festkörper-Bildgebungselement und elektronisches Gerät

Info

Publication number: DE112019000572T5
Application number: DE112019000572.3T
Authority: DE
Inventors: Shin Kitano; Masaki Sakakibara; Hidekazu Kikuchi; Mitsuaki Osame
Original assignee: Sony Semiconductor Solutions Corp
Current assignee: Sony Semiconductor Solutions Corp
Priority date: 2018-01-29
Filing date: 2019-01-15
Publication date: 2020-10-15
Also published as: US20210067168A1; CN111630844B; US11159173B2; JP2019134230A; CN111630844A; WO2019146443A1

Abstract

Die vorliegende Technologie bezieht sich auf eine DAC-Schaltung, ein Festkörper-Bildgebungselement und ein elektronisches Gerät, die mit einer Schaltungskonfiguration im kleinen Maßstab verwirklicht werden können.Die DAC-Schaltung umfasst: eine Rampen-DAC, die ein Rampensignal erzeugt, dessen Spannung sich mit einem konstanten Zeitgradienten ändert; eine Injektions-DAC, die während einer Rücksetz-Periode zum Zurücksetzen einer Vergleichs-Zielspannung eine vorbestimmte Spannung abgibt, um mit dem Rampensignal verglichen zu werden; und eine Addierschaltung, die eine Ausgabe der Rampen-DAC und eine Ausgabe der Injektions-DAC addiert und die Ausgaben als Vergleichs-Referenzspannung an eine Vergleichsschaltung ausgibt. Die vorliegende Technologie kann für beispielsweise eine DAC-Schaltung eines Festkörper-Bildgebungselements und dergleichen verwendet werden.

Description

TECHNISCHES GEBIET
Die vorliegende Technologie bezieht sich auf eine DAC-Schaltung, ein Festkörper-Bildgebungselement und ein elektronisches Gerät und insbesondere auf eine DAC-Schaltung, ein Festkörper-Bildgebungselement und ein elektronisches Gerät, die mit einer Schaltungskonfiguration im kleinen Maßstab realisiert werden können.
HINTERGRUNDTECHNIK
Es gibt einen Bildsensor, der in einem Array angeordnete fotoelektrische Umwandlungselemente und eine AD-Umwandlungsschaltung zum Digitalisieren einer ausgewählten Ausgabe von mehreren fotoelektrischen Umwandlungselementen enthält. Wenn die Anzahl fotoelektrischer Umwandlungselemente, die einer AD-Umwandlungsschaltung zugeordnet sind, abnimmt, nimmt die Frame- bzw. Bildwiederholrate der Bildgebung des Bildsensors zu, nimmt der Versatz in einer Ebene des Bilderfassungszeitpunkts ab und kann ein Bild mit hohem Synchronismus erhalten werden. Aus diesem Grund ist es üblich, AD-Umwandlungsschaltungen vorzusehen, die gleich der Anzahl an Spalten des Arrays fotoelektrischer Umwandlungselemente oder ein Vielfaches davon sind. In diesen Fällen beträgt die Anzahl fotoelektrischer Umwandlungselemente einige hundert bis einige tausend. Beim Konfigurieren eines Bildsensors mit hoher Auflösung durch Reduzieren der Anzahl fotoelektrischer Umwandlungselemente, die einer AD-Umwandlungsschaltung zugeordnet sind, wird die Anzahl integrierter AD-Schaltungen enorm, und die Fläche oder der Leistungsverbrauch pro AD-Umwandlungsschaltung ist strengen Beschränkungen unterworfen.
So offenbaren zum Beispiel Patendokumente 1 und 2 eine AD-Umwandlungsschaltung, die eine kleine Fläche und eine Leistungseinsparung realisiert. Mit dieser AD-Umwandlungsschaltung wird ein Bildsensor mit hoher Auflösung, der eine AD-Umwandlungsschaltung für jedes der oder mehrere fotoelektrische Umwandlungselemente aufweist, möglich.
ZITATLISTE
PATENTLITERATUR

Patentdokument 1: WO 2016/009832 A
Patentdokument 2: WO 2016/136448 A

ZUSAMMENFASSUNG DER ERFINDUNG
DURCH DIE ERFINDUNG ZU LÖSENDE PROBLEME
Zusätzlich zur Realisierung einer AD-Umwandlungsschaltung mit kleiner Fläche und Leistungseinsparung ist es wünschenswert, dass eine DAC-Schaltung, die ein der AD-Umwandlungsschaltung bereitzustellendes Rampensignal erzeugt, ebenfalls mit einer Schaltung im kleinen Maßstab realisiert wird.
Die vorliegende Technologie wurde im Hinblick auf derartige Umstände gemacht und ermöglicht eine Realisierung einer DAC-Schaltung mit einer Schaltungskonfiguration im kleinen Maßstab.
LÖSUNGEN FÜR DIE PROBLEME
Eine DAC-Schaltung gemäß einem ersten Aspekt der vorliegenden Technologie umfasst: eine Rampen-DAC, die ein Rampensignal erzeugt, dessen Spannung sich mit einem konstanten Zeitgradienten ändert; eine Injektions-DAC, die eine vorbestimmte Spannung während einer Reset- bzw. Rücksetz-Periode zum Zurücksetzen einer Vergleichs-Zielspannung abgibt, um mit dem Rampensignal verglichen zu werden; und eine Addierschaltung, die eine Ausgabe der Rampen-DAC und eine Ausgabe der Injektions-DAC addiert und die Ausgaben als Vergleichs-Referenzspannung an eine Vergleichsschaltung abgibt.
Ein Festkörper-Bildgebungselement gemäß einem zweiten Aspekt der vorliegenden Technologie umfasst: eine DAC-Schaltung, welche enthält: eine Rampen-DAC, die ein Rampensignal erzeugt, dessen Spannung sich mit einem konstanten Zeitgradienten ändert; eine Injektions-DAC, die eine vorbestimmte Spannung während einer Rücksetz-Periode zum Zurücksetzen einer Vergleichs-Zielspannung abgibt, um mit dem Rampensignal verglichen zu werden; und eine Addierschaltung, die eine Ausgabe der Rampen-DAC und eine Ausgabe der Injektions-DAC addiert und die Ausgaben als Vergleichs-Referenzspannung an eine Vergleichsschaltung abgibt.
Ein elektronisches Gerät gemäß einem dritten Aspekt der vorliegenden Technologie umfasst: ein Festkörper-Bildgebungselement, das eine DAC-Schaltung enthält, welche umfasst: eine Rampen-DAC, die ein Rampensignal erzeugt, dessen Spannung sich mit einem konstanten Zeitgradienten ändert; eine Injektions-DAC, die eine vorbestimmte Spannung während einer Rücksetz-Periode zum Zurücksetzen einer Vergleichs-Zielspannung abgibt, um mit dem Rampensignal verglichen zu werden; und eine Addierschaltung, die eine Ausgabe der Rampen-DAC und eine Ausgabe der Injektions-DAC addiert und die Ausgaben als Vergleichs-Referenzspannung an eine Vergleichsschaltung abgibt.
Gemäß den ersten bis dritten Aspekten der vorliegenden Technologie wird in der DAC-Schaltung das Rampensignal, dessen Spannung sich mit einem konstanten Zeitgradienten ändert, durch die Rampen-DAC erzeugt; wird die vorbestimmte Spannung durch die Injektions-DAC während einer Rücksetz-Periode zum Zurücksetzen der Vergleichs-Zielspannung abgegeben, um mit dem Rampensignal verglichen zu werden; und werden die Ausgabe der Rampen-DAC und die Ausgabe der Injektions-DAC durch die Addierschaltung addiert und werden die Ausgaben als die Vergleichs-Referenzspannung an die Vergleichsschaltung abgegeben.
Die DAC-Schaltung, das Festkörper-Bildgebungselement und das elektronische Gerät können unabhängige Einrichtungen sein oder können ein in einer anderen Einrichtung integriertes Modul sein.
EFFEKTE DER ERFINDUNG
Gemäß den ersten bis dritten Aspekten der vorliegenden Technologie kann dies mit einer Schaltungskonfiguration im kleinen Maßstab realisiert werden.
Man beachte, dass hierin beschriebene Effekte nicht notwendigerweise beschränkt sind, sondern auch beliebige jener sein können, die in der vorliegenden Offenbarung beschrieben werden.
Figurenliste

1 ist ein Diagramm, das eine schematische Konfiguration eines Festkörper-Bildgebungselements veranschaulicht, für das die vorliegende Technologie verwendet wurde.
2 ist ein Blockdiagramm, das ein detailliertes Konfigurationsbeispiel eines Pixels veranschaulicht.
3 ist ein Schaltungsdiagramm, das eine detaillierte Konfiguration einer Vergleichsschaltung veranschaulicht.
4 ist ein Diagramm, das eine detaillierte Konfiguration einer Pixelschaltung veranschaulicht.
5 ist ein Diagramm, das eine detaillierte Konfiguration einer Pixelschaltung in einem Fall veranschaulicht, in dem eine AD-Umwandlungsschaltung gemeinsam genutzt wird.
6 ist ein Diagramm, das eine typische AD-Umwandlungsoperation durch einen über FD bzw. FD-direktgekoppelten Komparator erläutert.
7 ist ein Diagramm, das eine konzeptionelle Schaltungskonfiguration einer ersten Ausführungsform einer DAC-Schaltung veranschaulicht.
8 ist ein Diagramm, das ein detaillierteres Konfigurationsbeispiel der DAC-Schaltung in 7 veranschaulicht.
9 ist ein Diagramm, das ein Schaltungsbeispiel einer Rampen-DAC veranschaulicht.
10 ist ein Diagramm, das ein Schaltungsbeispiel einer Injektions-DAC veranschaulicht.
11 ist ein Diagramm, das ein Beispiel einer REF-Spannung veranschaulicht, die erzeugt wird, indem ein Stufenstrom auf einen vorbestimmten Wert eingestellt wird.
12 ist ein Diagramm, das ein Beispiel einer REF-Spannung veranschaulicht, die erzeugt wird, indem ein Stufenstrom auf einen vorbestimmten Wert eingestellt wird.
13 ist ein Diagramm, das eine Zeitsteuerungsbeziehung zwischen einem Injektionsimpuls und einem RST-Signal erläutert.
14 ist ein Diagramm, das ein Variationsbeispiel der ersten Ausführungsform in 7 veranschaulicht.
15 ist ein Diagramm, das ein Variationsbeispiel der Pixelschaltung in 4 veranschaulicht.
16 ist ein Diagramm, das eine konzeptionelle Schaltungskonfiguration einer zweiten Ausführungsform der DAC-Schaltung veranschaulicht.
17 ist ein Diagramm, das ein detaillierteres Konfigurationsbeispiel der DAC-Schaltung in 16 veranschaulicht.
18 ist ein Diagramm, das ein Steuerungsbeispiel der DAC-Schaltung gemäß der zweiten Ausführungsform veranschaulicht.
19 ist ein Diagramm, das eine konzeptionelle Schaltungskonfiguration einer dritten Ausführungsform der DAC-Schaltung veranschaulicht.
20 ist ein Diagramm, das ein detaillierteres erstes Konfigurationsbeispiel der DAC-Schaltung in 19 veranschaulicht.
21 ist ein Diagramm, das ein detaillierteres zweites Konfigurationsbeispiel der DAC-Schaltung in 19 veranschaulicht.
22 ist ein Zeitsteuerungs- bzw. Zeitablaufdiagramm, das eine AD-Umwandlungsoperation der DAC-Schaltung gemäß der dritten Ausführungsform erläutert.
23 ist ein Diagramm, das eine konzeptionelle Schaltungskonfiguration einer vierten Ausführungsform der DAC-Schaltung veranschaulicht.
24 ist ein Zeitablaufdiagramm, das eine AD-Umwandlungsoperation der DAC-Schaltung gemäß der vierten Ausführungsform erläutert.
25 ist ein Diagramm, das ein detailliertes Konfigurationsbeispiel einer Zeitsteuerungs-Erzeugungsschaltung erläutert.
26 ist ein Zeitablaufdiagramm, das eine Steuerung der Zeitsteuerungs-Erzeugungsschaltung erläutert.
27 ist ein Flussdiagramm, das eine erste Verarbeitung zur Detektion eines Mittenwerts bzw. erste Mittenwert-Detektionsverarbeitung erläutert.
28 ist ein Flussdiagramm, das eine zweite Mittenwert-Detektionsverarbeitung erläutert.
29 ist ein Diagramm, das einen Effekt der zweiten Mittenwert-Detektionsverarbeitung erläutert.
30 ist ein Diagramm, das einen Effekt der zweiten Mittenwert-Detektionsverarbeitung erläutert.
31 ist ein Diagramm, das ein Konfigurationsbeispiel einer Mittenwert-Detektionseinheit mit einer hierarchischen Struktur veranschaulicht.
32 ist ein Diagramm, das ein Basiskonzept zum Aktualisieren eines Registerwerts erläutert.
33 ist ein Blockdiagramm einer Schaltung, um eine Verarbeitung zur Aktualisierung eines Registerwerts bzw. Registerwert-Aktualisierungsverarbeitung in 32 durchzuführen.
34 ist ein Blockdiagramm einer Schaltung, um eine Registerwert-Aktualisierungsverarbeitung mit einem nichtlinearen Filter durchzuführen.
35 ist ein Blockdiagramm einer Schaltung, um eine Registerwert-Aktualisierungsverarbeitung mit einem nichtlinearen Filter durchzuführen.
36 ist ein Diagramm, das ein Simulationsergebnis einer Registerwert-Aktualisierungsschaltung in 35 veranschaulicht.
37 ist ein Diagramm, das ein Beispiel einer Steuerung mittels einer Kombination der Zeitsteuerungs-Erzeugungsschaltung von 25 und der DAC-Schaltung der zweiten Ausführungsform erläutert.
38 ist ein Diagramm, das eine Schaltungskonfiguration einer fünften Ausführungsform der DAC-Schaltung erläutert.
39 ist ein Diagramm, das ein Beispiel einer Steuerung mittels einer Kombination der Zeitsteuerungs-Erzeugungsschaltung von 25 und der DAC-Schaltung der dritten Ausführungsform veranschaulicht.
40 ist ein Diagramm, das ein anderes Beispiel einer Steuerung mittels einer Kombination der Zeitsteuerungs-Erzeugungsschaltung von 25 und der DAC-Schaltung der dritten Ausführungsform veranschaulicht.
41 ist ein Diagramm, das eine Erfassung von P-Phase-Daten durch ein lichtabgeschirmtes bzw. gegen Licht abgeschirmtes Pixel erläutert.
42 ist ein Diagramm, das eine Erfassung von P-Phase-Daten durch ein gegen Licht abgeschirmtes Pixel erläutert.
43 ist ein Diagramm, das ein Aktualisieren eines Registers in der Konfiguration mit einem gegen Licht abgeschirmten Pixel in 42 erläutert.
44 ist ein Diagramm, das ein Aktualisieren eines Registers in der Konfiguration mit einem gegen Licht abgeschirmten Pixel in 42 erläutert.
45 ist ein Diagramm, das ein anderes detailliertes Konfigurationsbeispiel der Zeitsteuerungs-Erzeugungsschaltung erläutert.
46 ist ein Diagramm, das eine Schaltungskonfiguration einer sechsten Ausführungsform der DAC-Schaltung veranschaulicht.
47 ist ein Diagramm, das eine Schaltungskonfiguration einer siebten Ausführungsform der DAC-Schaltung veranschaulicht.
48 ist ein Zeitablaufdiagramm, das ein Ansteuern durch die DAC-Schaltung in 47 veranschaulicht.
49 ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer Bildgebungseinrichtung veranschaulicht, die ein elektronisches Gerät ist, für das die vorliegende Technologie verwendet wurde.
50 ist ein Blockdiagramm, das ein Beispiel einer schematischen Konfiguration eines Fahrzeugsteuerungssystems veranschaulicht.
51 ist ein erläuterndes Diagramm, das ein Beispiel von Installationspositionen einer Sektion zum Detektieren von Information von außerhalb des Fahrzeugs und einer Bildgebungseinheit veranschaulicht.
52 ist ein Diagramm, das ein Beispiel einer Nutzung eines Bildsensors veranschaulicht.

MODUS ZUM AUSFÜHREN DER ERFINDUNG
Modi zum Ausführen der vorliegenden Technologie (im Folgenden der Ausführungsformen) werden im Folgenden beschrieben. Man beachte, dass eine Beschreibung in der folgenden Reihenfolge gegeben wird.

1. Schematisches Konfigurationsbeispiel eines Festkörper-Bildgebungselements
2. Detailliertes Konfigurationsbeispiel des Pixels
3. Konfigurationsbeispiel der Vergleichsschaltung
4. Detailliertes Konfigurationsbeispiel der Pixelschaltung
5. Betrachtung eines Durchgriffs eines FD-direktgekoppelten Komparators
6. Zeitsteuerungs- bzw. Zeitablaufdiagramm einer AD-Umwandlungsoperation
7. Erste Ausführungsform einer DAC-Schaltung
8. Variationsbeispiel der ersten Ausführungsform
9. Variationsbeispiel einer Pixelschaltung
10. Zweite Ausführungsform einer DAC-Schaltung
11. Dritte Ausführungsform einer DAC-Schaltung
12. Vierte Ausführungsform einer DAC-Schaltung
13. Detaillierte Konfiguration einer Zeitsteuerungs-Erzeugungsschaltung
14. Fünfte Ausführungsform einer DAC-Schaltung
15. Steuerungsvariationsbeispiel einer DAC-Schaltung der dritten Ausführungsform
16. Erfassung von P-Phase-Daten durch ein gegen Licht abgeschirmtes Pixel
17. Andere detaillierte Konfiguration einer Zeitsteuerungs-Erzeugungsschaltung
18. Sechste Ausführungsform einer DAC-Schaltung
19. Siebte Ausführungsform einer DAC-Schaltung
20. Beispiele einer Anwendung für ein elektronisches Gerät
21. Anwendungsbeispiele für mobile Objekte

<Schematisches Konfigurationsbeispiel eines Festkörper-Bildgebungselements>
1 veranschaulicht eine schematische Konfiguration eines Festkörper-Bildgebungselements gemäß der vorliegenden Offenbarung.
Ein Festkörper-Bildgebungselement 1 in 1 umfasst eine Pixel-Arrayeinheit 22, in der Pixel 21 in einem zweidimensionalen Arraymuster auf einem Halbleitersubstrat 11, das beispielsweise Silizium (Si) als Halbleiter nutzt, angeordnet sind. Die Pixel-Arrayeinheit 22 ist auch mit Zeitcode-Übertragungseinheiten 23 versehen, die einen von Zeitcode-Erzeugungseinheiten 26 erzeugten Zeitcode zu jedem Pixel 21 übertragen. Um die Pixel-Arrayeinheit 22 herum sind auf dem Halbleitersubstrat 11 dann eine Pixel-Ansteuerungsschaltung 24, eine D/A-Wandler-(DAC)-Schaltung 25, die Zeitcode-Erzeugungseinheiten 26, eine vertikale Ansteuerungsschaltung 27, eine Ausgabeeinheit 28 und eine Zeitsteuerungs-Erzeugungsschaltung 29 ausgebildet.
Wie später unter Bezugnahme auf 2 beschrieben werden wird, ist jedes der in einem zweidimensionalen Arraymuster angeordneten Pixel 21 mit einer Pixelschaltung 41 und einer AD-Umwandlungsschaltung (ADC) 42 versehen. Das Pixel 21 erzeugt ein Ladungssignal entsprechend der Menge an Licht, die von einem fotoelektrischen Umwandlungselement im Pixel empfangen wird, wandelt es in ein digitales Pixelsignal SIG um und gibt das Pixelsignal SIG ab.
Die Pixel-Ansteuerungsschaltung 24 steuert die Pixelschaltung 41 (2) im Pixel 21 an. Die DAC-Schaltung 25 erzeugt das Referenzsignal REF, das ein Steigungssignal ist, dessen Pegel (Spannung) mit der Zeit monoton abnimmt, und stellt es jedem Pixel 21 bereit. Die Zeitcode-Erzeugungseinheit 26 erzeugt einen Zeitcode, der genutzt wird, wenn jedes Pixel 21 das analoge Pixelsignal SIG in ein digitales Signal umwandelt (AD-Umwandlung), und stellt der entsprechenden Zeitcode-Übertragungseinheit 23 den Zeitcode bereit. Eine Vielzahl von Zeitcode-Erzeugungseinheiten 26 ist bezüglich der Pixel-Arrayeinheit 22 vorgesehen, und so viele Zeitcode-Übertragungseinheiten 23 wie die den Zeitcode-Erzeugungsschaltungen 26 entsprechende Anzahl sind in der Pixel-Arrayeinheit 22 vorgesehen. Das heißt, die Zeitcode-Erzeugungseinheit 26 und die Zeitcode-Übertragungseinheit 23, die den dadurch erzeugten Zeitcode überträgt, entsprechen einander Eins zu Eins.
Die vertikale Ansteuerungsschaltung 27 führt eine Steuerung durch, um zu veranlassen, dass die Ausgabeeinheit 28 das im Pixel 21 erzeugte digitale Pixelsignal SIG in einer vorbestimmten Reihenfolge auf der Basis eines Zeitsteuerungssignals abgibt, das von der Zeitsteuerungs-Erzeugungsschaltung 29 bereitgestellt wird. Das vom Pixel 21 abgegebene digitale Pixelsignal SIG wird von der Ausgabeeinheit 28 an die äußere Umgebung des Festkörper-Bildgebungselements 1 abgegeben. Die Ausgabeeinheit 28 führt eine vorbestimmte digitale Signalverarbeitung wie etwa eine Schwarzpegel-Korrekturverarbeitung zum Korrigieren des Schwarzpegels, eine Verarbeitung einer korrelierten Doppelabtastung (CDS) oder dergleichen nach Bedarf durch und gibt dann das resultierende Signal nach außen ab.
Die Zeitsteuerungs-Erzeugungsschaltung 29 enthält ein Zeitpunkt- bzw. Zeitsteuerungsgenerator oder dergleichen, der verschiedene Zeitsteuerungssignale erzeugt, und stellt der Pixel-Ansteuerungsschaltung 24, der DAC-Schaltung 25, der vertikalen Ansteuerungsschaltung 27 und dergleichen die erzeugten verschiedenen Zeitsteuerungssignale bereit.
Das Festkörper-Bildgebungselement 1 ist wie oben beschrieben konfiguriert. Man beachte, dass wie oben beschrieben in 1 beschrieben wurde, dass all die das Festkörper-Bildgebungselement 1 bildenden Schaltungen auf einem Halbleitersubstrat 11 ausgebildet sind. Jedoch können die das Festkörper-Bildgebungselement 1 bildenden Schaltungen auf einer Vielzahl von Halbleitersubstraten 11 getrennt angeordnet sein.
<Detailliertes Konfigurationsbeispiel des Pixels>
2 ist ein Blockdiagramm, das ein detailliertes Konfigurationsbeispiel des Pixels 21 veranschaulicht.
Das Pixel 21 enthält die Pixelschaltung 41 und die AD-Umwandlungsschaltung (ADC) 42.
Die Pixelschaltung 41 gibt ein der empfangenen Lichtmenge entsprechendes Ladungssignal als analoges Pixelsignal SIG an die AD-Umwandlungsschaltung 42 ab. Die AD-Umwandlungsschaltung 42 wandelt das von der Pixelschaltung 41 bereitgestellte analoge Pixelsignal SIG in ein digitales Signal um.
Die AD-Umwandlungsschaltung 42 enthält eine Vergleichsschaltung 51 und eine Datenspeichereinheit 52.
Die Vergleichsschaltung 51 vergleicht das von der DAC-Schaltung 25 bereitgestellte Referenzsignal REF mit dem Pixelsignal SIG und gibt als Vergleichsergebnissignal ein Ausgangssignal VCO ab, das ein Vergleichsergebnis angibt. Das Referenzsignal REF ist ein Vergleichs-Referenzspannungssignal, das mit dem Pixelsignal SIG verglichen und in Bezug gesetzt wird, und das Pixelsignal SIG ist ein Vergleichs-Zielspannungssignal, das mit dem Referenzsignal REF verglichen wird. Die Vergleichsschaltung 51 invertiert das Ausgangssignal VCO, wenn das Referenzsignal REF und das Pixelsignal SIG gleich (Spannung) sind. Die DAC-Schaltung 25 kann das Referenzsignal REF der Vielzahl von AD-Umwandlungsschaltungen 42 bereitstellen oder kann in einer Eins-zu-Eins-Entsprechung mit den AD-Umwandlungsschaltungen 42 vorgesehen sein und das Referenzsignal REF einer AD-Umwandlungsschaltung 42 bereitstellen.
Die Vergleichsschaltung 51 enthält eine differentielle Eingangsschaltung 61, eine Spannungsumwandlungsschaltung 62 und eine positive Rückkopplungsschaltung (PFB) 63. Unter Bezugnahme auf 3 werden Details später beschrieben.
Zusätzlich zum Empfang des Ausgangssignals VCO von der Vergleichsschaltung 51 empfängt die Datenspeichereinheit 52 ein WR-Signal, das eine Pixelsignal-Schreiboperation angibt, und ein RD-Signal, das eine Pixelsignal-Leseoperation angibt, von der vertikalen Ansteuerungsschaltung 27 und ein WORD-Signal zum Steuern des Lesezeitpunkts des Pixels 21 während einer Leseoperation des Pixelsignals von der vertikalen Ansteuerungsschaltung 27. Darüber hinaus wird der durch die Zeitcode-Erzeugungseinheit 26 erzeugte Zeitcode über die Zeitcode-Übertragungseinheit 23 ebenfalls bereitgestellt.
Die Datenspeichereinheit 52 enthält eine Latch-Steuerungsschaltung 71, die eine Schreiboperation und eine Leseoperation für einen Zeitcode auf der Basis des WR-Signals und des RD-Signals steuert, und eine Latch-Speichereinheit 72, die den Zeitcode speichert.
In der Zeitcode-Schreiboperation veranlasst die Latch-Steuerungsschaltung 71 die Latch-Speichereinheit 72, den Zeitcode zu speichern, der von der Zeitcode-Übertragungseinheit 23 bereitgestellt und zu jeder Einheitszeit aktualisiert wurde, während das Hi-(Hoch)-Ausgangssignal VCO von der Vergleichsschaltung 51 eingespeist wird. Wenn das Referenzsignal REF und das Pixelsignal SIG gleich (Spannung) sind und das Ausgangssignal VCO, das von der Vergleichsschaltung 51 bereitgestellt wird, in Lo (Niedrig) invertiert wird, wird dann durch eine Latch-Steuerungsschaltung 71 ein Schreiben (Aktualisieren) des bereitgestellten Zeitcodes gestoppt, und der in der Latch-Speichereinheit 72 zuletzt gespeicherte Zeitcode wird in der Latch-Speichereinheit 72 gehalten. Der in der Latch-Speichereinheit 72 gespeicherte Zeitcode repräsentiert die Zeit, zu der das Pixelsignal SIG und das Referenzsignal REF gleich sind, und Daten, die angeben, dass das Pixelsignal SIG zu dieser Zeit die Referenzspannung war, d.h. einen digitalisierten Lichtmengenwert.
Nachdem der Sweep bzw. Durchlauf des Referenzsignals REF endet und der Zeitcode in den Latch-Speichereinheiten 72 all der Pixel 21 in der Pixel-Arrayeinheit 22 gespeichert ist, wird die Operation des Pixels 21 von der Schreiboperation in die Leseoperation geändert.
In der Zeitcode-Leseoperation gibt die Latch-Steuerungsschaltung 71 den in der Latch-Speichereinheit 72 gespeicherten Zeitcode (das digitale Pixelsignal SIG) auf der Basis des WORD-Signals, das den Lesezeitpunkt steuert, an die Zeitcode-Übertragungseinheit 23 ab, wenn das Pixel 21 seinen eigenen Lesezeitpunkt erreicht hat. Die Zeitcode-Übertragungseinheit 23 überträgt sequentiell den bereitgestellten Zeitcode in der Spaltenrichtung (vertikalen Richtung) und stellt ihn der Ausgabeeinheit 28 bereit.
<Konfigurationsbeispiel der Vergleichsschaltung>
3 ist ein Schaltungsdiagramm, das eine detaillierte Konfiguration der differentiellen Eingangsschaltung 61, der Spannungsumwandlungsschaltung 62 und der positiven Rückkopplungsschaltung 63 veranschaulicht, die die Vergleichsschaltung 51 bilden.
Die differentielle Eingangsschaltung 61 vergleicht das von der Pixelschaltung 41 im Pixel 21 abgegebene Pixelsignal SIG mit dem von der DAC-Schaltung 25 abgegebenen Referenzsignal REF und gibt ein vorbestimmtes Signal (Strom) ab, wenn das Pixelsignal SIG höher als das Referenzsignal REF ist.
Die differentielle Eingangsschaltung 61 enthält Transistoren 81 und 82, die ein differentielles Paar bilden, Transistoren 83 und 84, die einen Stromspiegel bilden, einen Transistor 85 als Konstantstromquelle, um einen Strom IB entsprechend einer Steuerungsvorspannung Vb einer Stromquelle und einen Transistor 86, um ein Ausgangssignal HV0 der differentiellen Eingangsschaltung 61 abzugeben.
Die Transistoren 81, 82 und 85 werden von MOS-Transistoren mit negativem Kanal (NMOS) gebildet, und die Transistoren 83, 84 und 86 werden von MOS-Transistoren mit positivem Kanal (PMOS) gebildet.
Von den Transistoren 81 und 82, die das differentielle Paar bilden, wird das von der DAC-Schaltung 25 abgegebene Referenzsignal REF in das Gate des Transistors 81 eingespeist, und das von der Pixelschaltung 41 im Pixel 21 abgegebene Pixelsignal SIG wird in das Gate des Transistors 82 eingespeist. Die Sources der Transistoren 81 und 82 sind mit dem Drain des Transistors 85 verbunden, und die Source des Transistors 85 ist mit einer vorbestimmten Spannung verbunden, die niedriger als die erste Stromversorgungsspannung VDDH und die zweite Stromversorgungsspannung VDDL ist, und ist in der vorliegenden Ausführungsform zum Beispiel GND.
Der Drain des Transistors 81 ist mit den Gates der Transistoren 83 und 84, die die Stromspiegelschaltung bilden, und dem Drain des Transistors 83 verbunden, und der Drain des Transistors 82 ist mit dem Drain des Transistors 84 und dem Gate des Transistors 86 verbunden. Die Sources der Transistoren 83, 84 und 86 sind mit einer ersten Stromversorgungsspannung VDDH verbunden.
Die Spannungsumwandlungsschaltung 62 enthält beispielsweise einen NMOS-Transistor 91. Der Drain des Transistors 91 ist mit dem Drain des Transistors 86 der differentiellen Eingangsschaltung 61 verbunden, die Source des Transistors 91 ist mit einem vorbestimmten Verbindungspunkt in der positiven Rückkopplungsschaltung 63 verbunden, und das Gate des Transistors 91 ist mit einer zweiten Stromversorgungsspannung VDDL verbunden.
Die Transistoren 81 bis 86, die die differentielle Eingangsschaltung 61 bilden, sind Schaltungen, die bei einer hohen Spannung bis zu der ersten Stromversorgungsspannung VDDH arbeiten, und die positive Rückkopplungsschaltung 63 ist eine Schaltung, die bei einer zweiten Stromversorgungsspannung VDDL arbeitet, die niedriger als die erste Stromversorgungsspannung VDDH ist. Die Spannungsumwandlungsschaltung 62 wandelt das von der differentiellen Eingangsschaltung 61 eingespeiste Ausgangssignal HV0 in ein niedriges Spannungssignal (Umwandlungssignal) LVI um, das ermöglicht, dass die positive Rückkopplungsschaltung 63 arbeitet, und stellt es der positiven Rückkopplungsschaltung 63 bereit.
Die positive Rückkopplungsschaltung 63 gibt ein Vergleichsergebnissignal, das invertiert wird, wenn das Pixelsignal SIG höher als das Referenzsignal REF ist, auf der Basis des Umwandlungssignals LVI ab, das erhalten wird, indem das Ausgangssignal HV0 von der differentiellen Eingangsschaltung 61 in ein der zweiten Stromversorgungsspannung VDDL entsprechendes Signal umgewandelt wird. Darüber hinaus erhöht die positive Rückkopplungsschaltung 63 die Übergangsgeschwindigkeit, wenn das als das Vergleichsergebnissignal abgegebene Ausgangssignal VC0 invertiert wird.
Die positive Rückkopplungsschaltung 63 enthält fünf Transistoren 101 bis 105. Hier werden die Transistoren 101, 102 und 104 von PMOS-Transistoren gebildet, und die Transistoren 103 und 105 werden von NMOS-Transistoren gebildet.
Die Source des Transistors 91, die der Ausgangsanschluss der Spannungsumwandlungsschaltung 62 ist, ist mit den Drains der Transistoren 102 und 103 und den Gates der Transistoren 104 und 105 verbunden. Die Sources der Transistoren 101 und 104 sind mit der zweiten Stromversorgungsspannung VDDL verbunden, der Drain des Transistors 101 ist mit der Source des Transistors 102 verbunden, und das Gate des Transistors 102 ist mit den Drains der Transistoren 104 und 105 verbunden, die auch die Ausgangsanschlüsse der positiven Rückkopplungsschaltung 63 sind. Die Sources der Transistoren 103 und 105 sind mit GND verbunden. Ein Initialisierungssignal INI2 wird dem Transistor 101 bereitgestellt. Ein Initialisierungssignal INI1 wird dem Gate des Transistors 103 bereitgestellt.
Die Transistoren 104 und 105 bilden eine Inverterschaltung, und ein Verbindungspunkt zwischen ihren Drains ist ein Ausgangsanschluss, von welchem die Vergleichsschaltung 51 das Ausgangssignal VC0 abgibt.
Die Operation der wie oben beschrieben konfigurierten Vergleichsschaltung 51 wird beschrieben.
Zuerst wird das Referenzsignal REF auf eine höhere Spannung als die Pixelsignale SIG all der Pixel 21 gesetzt, werden die Initialisierungssignale INI1 und INI2 auf Hi gesetzt, und die Vergleichsschaltung 51 wird initialisiert. Man beachte, dass es eine geringfügige Zeitdifferenz von dem Zeitpunkt an, zu dem das Initialisierungssignal INI1 auf Hi gesetzt wird, bis zu dem Zeitpunkt, zu dem das Initialisierungssignal INI2 auf Hi gesetzt wird, gibt.
Konkreter wird das Referenzsignal REF an das Gate des Transistors 81 angelegt, und das Pixelsignal SIG wird an das Gate des Transistors 82 angelegt. Wenn die Spannung des Referenzsignals REF (worauf im Folgenden hier auch als REF-Spannung verwiesen wird) höher ist als die Spannung des Pixelsignals SIG, fließt ein Großteil des Stroms, der von dem als Stromquelle dienenden Transistor 85 abgegeben wird, über den Transistor 81 zum Transistor 83, der als Diode geschaltet ist. Der Kanalwiderstand des Transistors 84, der ein gemeinsames Gate mit dem Transistor 83 aufweist, wird ausreichend niedrig, und das Gate des Transistors 86 wird im Wesentlichen bei dem Pegel der ersten Stromversorgungsspannung VDDH gehalten, und der Transistor 86 ist abgeschnitten. Selbst wenn der Transistor 91 der Spannungsumwandlungsschaltung 62 leitfähig ist, lädt daher die positive Rückkopplungsschaltung 63, die eine Ladeschaltung ist, das Umwandlungssignal LVI nicht. Auf der anderen Seite ist, da das Hi-Signal als das Initialisierungssignal INI1 bereitgestellt wird, der Transistor 103 leitfähig, und die positive Rückkopplungsschaltung 63 entlädt das Umwandlungssignal LVI. Da der Transistor 101 abgeschnitten ist, lädt überdies die positive Rückkopplungsschaltung 63 das Umwandlungssignal LVI nicht über den Transistor 102. Infolgedessen wird das Umwandlungssignal LVI zum GND-Pegel entladen, gibt die positive Rückkopplungsschaltung 63 das Hi-Ausgangssignal VCO0 durch die Transistoren 104 und 105 ab, die den Inverter bilden, und die Vergleichsschaltung 51 ist initialisiert.
Nach der Initialisierung werden die Initialisierungssignale INI1 und INI2 auf Lo gesetzt, und der Sweep bzw. Durchlauf des Referenzsignals REF wird gestartet.
In einer Periode, in der das Referenzsignal REF eine höhere Spannung als das Pixelsignal SIG hat, ist der Transistor 86 abgeschaltet und abgeschnitten, und das Ausgangssignal VC0 wird ein Hi-Signal, so dass der Transistor 102 abgeschaltet und abgeschnitten wird. Der Transistor 103 ist ebenfalls abgeschnitten, da das Initialisierungssignal INI1 Lo ist. Das Umwandlungssignal LVI behält den GND-Pegel im Zustand hoher Impedanz bei, und das Hi-Ausgangssignal VC0 wird abgegeben.
Wenn das Referenzsignal REF niedriger als das Pixelsignal SIG wird, stoppt ein Fluss des Ausgangsstroms des Transistors 85 als die Stromquelle durch den Transistor 81, steigen die Gatepotentiale der Transistoren 83 und 84 an, und der Kanalwiderstand des Transistors 84 nimmt zu. Der dort durch den Transistor 82 fließende Strom verursacht einen Spannungsabfall, so dass das Gatepotential des Transistors 86 verringert wird, und der Transistor 91 wird leitfähig. Das vom Transistor 86 abgegebene Ausgangssignal HV0 wird durch der Transistor 91 der Spannungsumwandlungsschaltung 62 in ein Umwandlungssignal LVI umgewandelt und der positiven Rückkopplungsschaltung 63 bereitgestellt. Die Spannungsumwandlungsschaltung 62 als Ladeschaltung lädt das Umwandlungssignal LVI und bringt das Potential vom GND-Pegel nahe an die zweite Stromversorgungsspannung VDDL.
Wenn die Spannung des Umwandlungssignals LVI eine Schwellenspannung des die Transistoren 104 und 105 enthaltenden Inverters übersteigt, wird dann das Ausgangssignal VC0 Lo, und der Transistor 102 wird leitfähig. Der Transistor 101 wird ebenfalls leitfähig, da das Initialisierungssignal INI2 mit Lo angelegt wird, und die positive Rückkopplungsschaltung 63 lädt das Umwandlungssignal LVI schnell über die Transistoren 101 und 102 und hebt das Potential sofort auf die zweite Stromversorgungsspannung VDDL.
Da die zweite Stromversorgungsspannung VDDL an das Gate des Transistors 91 der Spannungsumwandlungsschaltung 62 angelegt wird, wird der Transistor 91 abgeschnitten, wenn die Spannung des Umwandlungssignals LVI einen Spannungswert erreicht, der um eine Transistorschwelle niedriger als die zweite Stromversorgungsspannung VDDL ist. Selbst wenn der Transistor 86 leitfähig bleibt, wird das Umwandlungssignal LVI nicht mehr geladen, und die Spannungsumwandlungsschaltung 62 dient ebenfalls als eine Spannungsklemmschaltung.
Das Laden des Umwandlungssignals LVI aufgrund der Leitung des Transistors 102 ist eine positive Rückkopplungsoperation, die beginnt, wenn das Umwandlungssignal LVI auf den Inverter-Schwellenwert angestiegen ist, und beschleunigt dessen Lauf. Im Transistor 85, der eine Stromquelle der differentiellen Eingangsschaltung 61 ist, wird, da die Anzahl an Schaltungen, die parallel und gleichzeitig im Festkörper-Bildgebungselement 1 arbeiten, enorm ist, der Strom pro Schaltung auf einen sehr kleinen Strom eingestellt. Außerdem lässt man das Referenzsignal REF sehr langsam durchlaufen (engl.: sweep), da die Spannung, die sich in der Einheitszeit ändert, zu der der Zeitcode umschaltet, ein LSB-Schritt einer AD-Umwandlung wird. Daher ist die Änderung im Gatepotential des Transistors 86 ebenfalls langsam, und die Änderung des Ausgangsstroms des Transistors 86, der dadurch angesteuert wird, ist ebenfalls langsam. Durch Anwenden einer positiven Rückkopplung auf das Umwandlungssignal LVI, das mit dem Ausgangsstrom in einer nachfolgenden Stufe geladen wird, kann jedoch das Ausgangssignal VC0 ausreichend schnell einen Übergang ausführen. Wünschenswerterweise ist die Übergangszeit des Ausgangssignals VC0 ein Bruchteil der Einheitszeit des Zeitcodes, in einem typischen Beispiel 1 ns oder weniger. Die Vergleichsschaltung 51 der vorliegenden Offenbarung kann diese Ausgabeübergangszeit erreichen, indem lediglich ein kleiner Strom von zum Beispiel 0,01 µA im Transistor 85, der die Stromquelle ist, eingestellt wird.
<Detailliertes Konfigurationsbeispiel der Pixelschaltung>
Eine detaillierte Konfiguration der Pixelschaltung 41 wird unter Bezugnahme auf 4 beschrieben.
4 ist ein Schaltungsdiagramm, das zusätzlich zu der in 3 veranschaulichten Vergleichsschaltung 51 Details der Pixelschaltung 41 veranschaulicht.
Die Pixelschaltung 41 enthält ein fotoelektrisches Umwandlungselement 121, das eine Fotodiode (PD) und dergleichen enthält, einen Entladungstransistor 122, einen Übertragungstransistor 123, einen Rücksetztransistor 124 und eine FD (Floating-Diffusionsschicht) 125.
Der Entladungstransistor 122 wird genutzt, falls die Belichtungsperiode eingestellt wird. Konkret wird, wenn die Belichtungsperiode zu einem beliebigen Zeitpunkt gestartet werden soll, dem Gate des Entladungstransistors 122 ein Hi-OFG-Signal bereitgestellt, wird der Entladungstransistor 122 eingeschaltet und werden die im fotoelektrischen Umwandlungselement bis dahin akkumulierten Ladungen entladen. Infolgedessen beginnt die Belichtungsperiode, nachdem der Entladungstransistor 122 ausgeschaltet ist.
Der Übertragungstransistor 123 überträgt die durch das fotoelektrische Umwandlungselement 121 erzeugte Ladung zur FD 125. Der Rücksetztransistor 124 setzt die in der FD 125 gehaltene Ladung, das heißt die Spannung der FD 125 (FD-Spannung), zurück. Die FD 125 ist mit dem Gate des Transistors 82 der differentiellen Eingangsschaltung 61 verbunden, und die Spannung der FD 125 wird dem Gate des Transistors 82 als Pixelsignal SIG bereitgestellt. Der Transistor 82 der differentiellen Eingangsschaltung 61 dient auch als Verstärkungstransistor der Pixelschaltung 41.
Die Source des Rücksetztransistors 124 ist mit dem Gate des Transistors 82 der differentiellen Eingangsschaltung 61 und der FD 125 verbunden, und der Drain des Rücksetztransistors 124 ist mit dem Drain des Transistors 82 verbunden. Daher gibt es keine fixierte bzw. feste Rücksetzspannung, um die Spannung der FD 125 zurückzusetzen. Dies verhält sich so, da durch Steuern des Schaltungszustands der differentiellen Eingangsschaltung 61 eine Rücksetzspannung zum Zurücksetzen der Spannung der FD 125 unter Verwendung des Referenzsignals REF beliebig festgelegt bzw. eingestellt werden kann.
Man beachte, dass eine Konfiguration, in der die AD-Umwandlungsschaltung 42 von einer Vielzahl von Pixeln 21 versorgt wird, ebenfalls möglich ist.
Wenn beispielsweise eine AD-Umwandlungsschaltung 42 von den vier Pixeln 21A bis 21D, wie in 5 veranschaulicht ist, gemeinsam genutzt wird, sind die vier Pixel 21A bis 21D jeweils mit Pixelschaltungen 41A bis 41D versehen. Die Pixelschaltungen 41A bis 41D sind individuell mit einem fotoelektrischen Umwandlungselement 121q, einem Entladungstransistor 122q und einem Übertragungstransistor 123q versehen. Auf der anderen Seite werden der Rücksetztransistor 124 und die FD 125 von den vier Pixeln 21A bis 21D gemeinsam genutzt.
<Betrachtung eines Durchgriffs eines FD-direktgekoppelten Komparators>
Wie in 4 und 5 veranschaulicht ist, ist in der differentiellen Eingangsschaltung 61 die Spannung (Vergleichs-Zielspannung) der FD 125 mit dem Gate des Transistors 82 des differentiellen MOS-Paars mit gemeinsamer Source, das ein Eingang der differentiellen Eingangsschaltung 61 ist, DC-direktgekoppelt und ist die REF-Spannung mit dem Gate des Transistors 81 des differentiellen MOS-Paars mit gemeinsamer Source, das der andere Eingang ist, DC-direktgekoppelt, und die Spannung der FD 125 wird mit der REF-Spannung verglichen. Solch eine Konfiguration der differentiellen Eingangsschaltung 61 wird auch FD-direktgekoppelter Komparator 61 oder einfach Komparator 61 genannt.
Die Transistoren 81 und 82 dieses differentiellen Paars werden von MOS-Transistoren gebildet, die aufgrund der Flächenbeschränkung der AD-Umwandlungsschaltung 42 eine sehr kleine Fläche aufweisen. Daher ist der differentielle Eingangsumwandlungs-Offset aufgrund charakteristischer Variationen der MOS-Transistoren groß. Um diesen Offset aufzuheben, wird die FD 125 nicht bei einer Festspannung zurückgesetzt, sondern bei der Ausgabe eines Differenzverstärkers, der von einem differentiellen Paar und einer aktiven Last gebildet wird. Daher wird in der Rücksetz-Operation die Spannung der FD 125 auf die Summe (Vrst + Vofst) der Rücksetzspannung Vrst des Referenzsignals REF und der differentiellen Offset-Spannung Vofst gesetzt. In der Umwandlungssequenz nach der Zurücksetzung, die mit dieser als Startpunkt durchgeführt wurde, ist die differentielle Offset-Spannung Vofst nahezu aufgehoben, und es kann verhindert werden, dass die Komparatorausgabe-Inversionszeit vor der Ladungsübertragung, das heißt, die P-Phase-Daten, aufgrund von Offset-Variationen über einen weiten Bereich verteilt werden.
Die Rücksetz-Operation wird jedoch von einem als Durchgriff (engl. feedthrough) bezeichneten Phänomen begleitet. Die Spannung der FD 125, während die hohe Spannung an das Gate des Rücksetztransistors 124 angelegt ist, ist die Summe (Vrst + Vofst) der Rücksetzspannung Vrst und der differentiellen Offset-Spannung Vofst. Wenn das Gate des Rücksetztransistors 124 zum Ende der Rücksetz-Operation hin einen Übergang zu einer niedrigen Spannung durchführt, geht die Spannung der FD 125 aufgrund des Durchgriffs in eine Spannung (Vrst + Vofst - Vft) über, die niedriger als die Summe (Vrst + Vofst) der Rücksetzspannung Vrst und der differentiellen Offset-Spannung Vofst ist. Die Durchgriffs-Abfallspannung Vft wird erzeugt, wenn sich ein Teil der an der Gate-Grenzfläche des Rücksetztransistors 124 akkumulierten Kanalladung zur FD 125 bewegt und wenn die Spannungsänderung des Gatesignals des Rücksetztransistors 124 durch eine Kopplung aufgrund der parasitären Kapazität die FD 125 erreicht. Die Abfallspannung Vft ist eine Funktion der Größe des Schaltungselements, der Vorspannung der Verstärkerschaltung, der Gateamplitude, der Abfallgeschwindigkeit, der Temperatur und dergleichen des Rücksetztransistors 124 und variiert.
Die maximale Ladungsmenge, die vom fotoelektrischen Umwandlungselement 121 zur FD 125 übertragen werden kann, das heißt, die gesättigte Ladung, ist durch die Spannung (Vrst + Vofst - Vft) der FD 125 nach der Rücksetz-Operation bestimmt. Überdies hängt der Dunkelstrom, der während der AD-Umwandlungsoperation in die FD 125 fließt und in der AD-Umwandlung Rauschen wird, auch von dieser Spannung (Vrst + Vofst - Vft) ab. Daher ist die Spannung (Vrst + Vofst - Vft) der FD 125 nach der Rücksetz-Operation ein sehr wichtiger Parameter für die AD-Umwandlungsoperation.
Falls es eine nicht vorhersagbare Variation in der Spannung der FD 125 nach der Rücksetz-Operation gibt, muss darüber hinaus der Spannungsbereich (Durchlaufbereich) für einen RAMP-Durchlauf der REF-Spannung in der AD-Umwandlungsoperation vergrößert werden, was zu einer Zunahme der AD-Umwandlungszeit führt. Daher ist es wünschenswert, dass die Spannung (Vrst + Vofst - Vft) der FD 125 nach der Rücksetz-Operation so genau wie möglich auf eine erwartete Spannung gesteuert wird.
Die differentielle Offset-Spannung Vofst ist eine Spannung, die in jeder AD-Umwandlungsschaltung eindeutig variiert, die Durchgriffs-Abfallspannung Vft ist aber in all den AD-Umwandlungsschaltungen 42, die in einem Festkörper-Bildgebungselement 1 integriert sind, annähernd der gleiche Wert, und dessen Absolutwert ist um Größenordnungen größer als die differentielle Offset-Spannung Vofst. Falls die DAC-Schaltung 25, die die REF-Spannung all den AD-Umwandlungsschaltungen 42 bereitstellt oder mittels einiger Sektionen die gewünschte Rücksetzspannung Vrst erzeugt, kann daher die FD-Spannung nach der Rücksetz-Operation (Rücksetz-FD-Spannung) auf nahezu die erwartete Spannung gesteuert werden. Die DAC-Schaltung 25 des Festkörper-Bildgebungselements 1 ist dafür konfiguriert, die Rücksetz-FD-Spannung auf eine erwartete Spannung zu steuern und ein REF-Signal zu erzeugen, das eine AD-Umwandlung auf der verteilten Rücksetz-FD-Spannung zuverlässig durchführen kann.
<Zeitablaufdiagramm einer AD-Umwandlungsoperation>
Zunächst wird unter Bezugnahme auf das Zeitablaufdiagramm von 6 eine typische AD-Umwandlungsoperation durch den FD-direktgekoppelten Komparator beschrieben.
Man beachte, dass in der Beschreibung von 6 des einfachen Verständnisses halber Bezugsziffern jeweiliger Einheiten des Festkörper-Bildgebungselements 1 hinzugefügt sind und das Festkörper-Bildgebungselement 1 als eine typische AD-Umwandlungsoperation durchführend beschrieben wird. Überdies wird in 6 die Beschreibung unter der Annahme gegeben, dass keine differentielle Offset-Spannung Vofst vorliegt.
Eine Periode von einer ersten Zeit t1 bis zu einer Zeit t2 ist eine Rücksetz-Periode zum Zurücksetzen der Spannung der FD 125 (FD-Spannung).
In der Rücksetz-Periode gibt die DAC-Schaltung 25 für eine gewisse Zeitperiode eine Festspannung Vrst (Rücksetzspannung Vrst) als das Referenzsignal REF ab. Während dieser Periode wird das Hi-RST-Signal dem Gate des Rücksetztransistors 124 bereitgestellt, und der Rücksetztransistor 124 wird eingeschaltet, und somit ist die differentielle Schaltung der ersten Stufe des Komparators 61 in einem Spannungsfolger-Zustand und, die FD-Spannung wird nahezu gleich der Rücksetzspannung Vrst.
Der Rücksetztransistor 124 wird geschaltet, so dass er innerhalb der Zeit abgeschnitten wird, während der die REF-Spannung die Rücksetzspannung Vrst erreicht. Zu dieser Zeit tritt ein Durchgriff auf, und die FD-Spannung fällt auf (Vrst - Vft).
Die Periode von der nächsten Zeit t2 bis zur Zeit t3 ist eine P-Phase-Offset-Periode, in der die REF-Spannung auf ein Potential fixiert ist, das zuverlässig höher als die FD-Spannung vor einer nächsten P-Phase-Rampen-Periode ist.
Während der P-Phase-Offset-Periode werden die Initialisierungssignale INI1 und INI2 auf Hi gesetzt, und die positive Rückkopplungsschaltung 63 wird initialisiert. Daher wird die Vergleichsschaltung 51 initialisiert und gibt ein Hi-Ausgangssignal VC0 ab.
Die Periode von der nächsten Zeit t3 bis zur Zeit t4 ist eine P-Phase-Rampen-Periode, um den Rücksetzpegel in der CDS-Verarbeitung zu detektieren. Während der P-Phase-Rampen-Periode fällt die REF-Spannung mit einem konstanten Zeitgradienten und wird die Zeit T_P, bis sie mit der FD-Spannung übereinstimmt, gezählt. Unter den REF-Spannungen wird auf die REF-Spannung, die mit einem konstanten Zeitgradienten abfällt, auch als REF-Rampenwellenform oder REF-Rampensignal verwiesen.
Während der P-Phase-Rampen-Periode ändert sich, wenn die REF-Spannung mit einem konstanten Zeitgradienten abfällt und die REF-Spannung die FD-Spannung erreicht, das Ausgangssignal VC0 (VC0-Spannung) der AD-Umwandlungsschaltung 42 von Hi nach Lo. Während das Ausgangssignal VC0 Hi ist, nimmt die Latch-Steuerungsschaltung 71 weiter den von der Zeitcode-Übertragungseinheit 23 bereitgestellten Zeitcode auf, stoppt aber nach einem Umschalten auf Lo ein Schreiben (Aktualisieren) des Zeitcodes. Das heißt, der Zeitcode, bei dem die REF-Spannung die FD-Spannung erreicht, wird in der Latch-Speichereinheit 72 gespeichert. Dieser Zeitcode wird als P-Phase-Daten erfasst, die den Rücksetzpegel des Pixels in der CDS-Verarbeitung angeben.
Die Periode von der nächsten Zeit t5 bis zur Zeit t6 ist eine D-Phase-Offset-Periode, in der die REF-Spannung vor einer nächsten D-Phase-Rampen-Periode auf ein Potential, das zuverlässig höher als die FD-Spannung ist, fixiert ist.
Während der D-Phase-Offset-Periode setzt die DAC-Schaltung 25 die REF-Spannung wieder auf ein zuverlässig höheres Potential als die FD-Spannung. Während der D-Phase-Offset-Periode wird überdies ein dem Gate des Übertragungstransistors 123 bereitgestelltes TX-Signal auf Hi gesetzt und wird die Ladung vom fotoelektrischen Umwandlungselement 121 zur FD 125 übertragen. Daher fällt die FD-Spannung ab. Überdies werden die Initialisierungssignale INI1 und INI2 wieder auf Hi gesetzt und wird die positive Rückkopplungsschaltung 63 wieder initialisiert. Deshalb gibt die Vergleichsschaltung 51 das Hi-Ausgangssignal VC0 wieder ab.
Die Periode von der Zeit t6 bis zur Zeit t7 ist eine D-Phase-Rampen-Periode zum Detektieren eines Signalpegels in der CDS-Verarbeitung. Während der D-Phase-Rampen-Periode fällt die REF-Spannung mit einem konstanten Zeitgradienten und wird die Zeit T_D, bis sie mit der FD-Spannung übereinstimmt, gezählt.
Konkret ändert sich während der D-Phase-Rampen-Periode ähnlich der P-Phase-Rampen-Periode, wenn die REF-Spannung mit einem konstanten Zeitgradienten abfällt und die REF-Spannung die FD-Spannung erreicht, das Ausgangssignal VC0 der AD-Umwandlungsschaltung 42 von Hi nach Lo und wird der Zeitcode zu diesem Zeitpunkt in der Latch-Speichereinheit 72 gespeichert. Dieser Zeitcode wird als D-Phase-Daten erfasst, die den Signalpegel des Pixels in der CDS-Verarbeitung angeben. Die Differenz zwischen den P-Phase-Daten und den D-Phase-Daten wird durch eine arithmetische CDS-Operation bestimmt, und sie ist ein AD-Umwandlungsergebnis der durch die Ladungsübertragung hervorgerufenen FD-Spannungsänderung.
Die FD-Spannung (Vrst - Vft) nach der Rücksetz-Periode muss wieder innerhalb des Durchlaufbereichs der REF-Spannung während der P-Phase-Rampen-Periode liegen. Die FD-Spannung (Vrst - Vft) ist hier ein Durchschnittswert der FD-Spannung über viele Male, und in jeder AD-Umwandlungsoperation wird ein durch Umschalten des Rücksetztransistors 124 hervorgerufenes Zufallszahlen-Rauschen (sogenanntes KT/C-Rauschen) überlagert. Es ist wünschenswert, dass die FD-Spannung (Vrst - Vft) gleich der Durchlauf-Mittenspannung Vpc der P-Phase-Rampe ist, um normale P-Phase-Daten mit einer sehr hohen Wahrscheinlichkeit zu erfassen. Das heißt, es ist wünschenswert, dass die REF-Spannung während einer Zurücksetzung (Vpc + Vft) ist.
<Erste Ausführungsform einer DAC-Schaltung>
7 veranschaulicht eine konzeptionelle Schaltungskonfiguration der ersten Ausführungsform der DAC-Schaltung 25.
Die DAC-Schaltung 25 enthält eine Rampen-DAC 201, eine Injektions-DAC 202, eine Addierschaltung 203 und eine Stromverstärkungsschaltung 204.
Die Rampen-DAC 201 gibt eine analoge Spannung ab, die erhalten wird, indem eine Stufenspannung, die durch eine Verstärkungseinstellungs-Eingabe RAMP GAIN über einen digitalen numerischen Bus eingestellt wird, mit einer Rampendaten-Eingabe RAMP DATA über einen digitalen numerischen Bus multipliziert wird. Daher erzeugt die Rampen-DAC 201 ein REF-Rampensignal und gibt es ab, dessen Spannung sich mit einem konstanten Zeitgradienten während der P-Phase-Rampen-Periode und der D-Phase-Rampen-Periode ändert.
Die Injektions-DAC 202 gibt eine analoge Spannung ab, die erhalten wird, indem die von der Stufenspannung der Rampen-DAC 201 unabhängige Stufenspannung mit einer Injektionsdaten-Eingabe INJ DATA über einen digitalen numerischen Bus multipliziert wird, nur wenn ein Injektionsimpuls INJ PULSE aktiv ist. Daher gibt die Injektions-DAC 202 eine vorbestimmte Spannung während einer Rücksetz-Periode zum Zurücksetzen der Spannung der FD 125 vor einem Übertragen der Signalladung zur FD 125 ab. Man beachte, dass die Stufenspannung der Rampen-DAC 201 kleiner als die Stufenspannung der Injektions-DAC 202 eingestellt ist.
Die Addierschaltung 203 addiert die Ausgabe der Rampen-DAC 201 und die Ausgabe der Injektions-DAC 202 und gibt das Ergebnis aus. Die Stromverstärkungsschaltung 204 führt eine Stromverstärkung an der REF-Ausgabe der Addierschaltung 203 durch und gibt das Ergebnis aus. Die Stromverstärkungsschaltung 204 kann weggelassen werden.
8 veranschaulicht eine detailliertere Konfiguration der DAC-Schaltung 25 in 7.
Die Rampen-DAC 201 und die Injektions-DAC 202 sind beide Stromabgabe-DACs (iDACs), und ihre Ausgänge sind mit einem gemeinsamen Lastwiderstand 211 verbunden, so dass die Ausgangsströme addiert werden. Der Ausgang der Injektions-DAC 202 ist mit dem Ausgang der Rampen-DAC 201 über einen Schalter 212 verbunden, dessen Verbindung auf der Basis des Injektionsimpulses INJ PULSE ein- und ausgeschaltet wird.
Die Spannung, die durch das Produkt des addierten Stroms, der erhalten wird, indem die Stromabgaben der Rampen-DAC 201 und der Injektions-DAC 202 addiert werden, und des Lastwiderstands 211 erzeugt wird, wird als das Referenzsignal REF dem FD-direktgekoppelten Komparator über eine Sourcefolger-Schaltung 215 bereitgestellt, die die Stromquelle 213 und den PMOS-Transistor 214 enthält. Die Sourcefolger-Schaltung 215 entspricht der Stromverstärkungsschaltung 204 in 7.
Die Rampen-DAC 204 weist eine 4-Bit-Verstärkungseinstellungs-Eingabe RAMP GAIN auf und stellt den Stufenstrom gemäß dem darin eingegebenen numerischen Wert auf einen von 50, 100, 150, ... 800 nA ein. Die Rampendaten-Eingabe RAMP DATA ist 11-Bit und gibt einen Strom ab, der erhalten wird, indem der hier eingegebene numerische Wert mit einem auf der Verstärkungseinstellungs-Eingabe RAMP GAIN basierenden Stufenstrom multipliziert wird.
Die Injektions-DAC 202 ist eine iDAC mit einer 5-Bit-Injektionsdaten-Eingabe INJ DATA mit einem festen Stufenstrom von 10 µA und gibt einen Strom an den Lastwiderstand 211 nur ab, wenn der Injektionsimpuls INJ PULSE aktiv ist.
9 veranschaulicht ein Schaltungsbeispiel der Rampen-DAC 201.
Die Rampen-DAC 201 enthält eine Stufenstrom-Erzeugungseinheit 221, um einen Stufenstrom zu erzeugen, eine Abtast-Halte-Schaltung (S/H) 222, um den von der Stufenstrom-Erzeugungseinheit 221 abgegebenen Stufenstrom zu halten und abzugeben, und eine Rampenstrom-Erzeugungsschaltung 223, die einen Rampenstrom erzeugt, indem der Stufenstrom mit einer vorbestimmten Zahl gemäß der Rampendaten-Eingabe RAMP DATA multipliziert wird.
Eine 4-Bit-Verstärkungseinstellungs-Eingabe RAMP GAIN wird in einen Verstärkungseinstellungs-Bus G[0:3] der Stufenstrom-Erzeugungseinheit 221 eingegeben. Eine Referenzstrom-Erzeugungsschaltung 231 erzeugt einen Referenzstrom auf der Basis einer Referenzspannung und eines Referenzwiderstands. Der durch die Referenzstrom-Erzeugungsschaltung 231 erzeugte Referenzstrom wird mit einer vorbestimmten Zahl gemäß dem numerischen Wert multipliziert, der in den Verstärkungseinstellungs-Bus G[0:3] eingegeben wurde, und das Ergebnis fließt durch den Master-Transistor 232 als Stufenstrom. Der Stufenstrom kann einen beliebigen Wert von 50, 100, 150, ... 800 nA gemäß dem in den Verstärkungseinstellungs-Bus G[0:3] eingegebenen numerischen Wert annehmen. Der in den Verstärkungseinstellungs-Bus G[0:3] eingegebene numerische Wert wird in Abhängigkeit von beispielsweise der Menge an empfangenem Licht in einem vorherigen Frame bzw. Einzelbild, einer Empfindlichkeitseinstellung und dergleichen bestimmt.
Eine 11-Bit-Rampendaten-Eingabe RAMP DATA wird in einen Rampendaten-Bus D[0:10] der Rampenstrom-Erzeugungseinheit 223 eingegeben. Der in den Rampendaten-Bus D[0:10] eingegebene numerische Wert bildet mit dem Master-Transistor 232 ein Paar und legt fest, wie viele Slave-Transistoren, die eine Stromspiegelschaltung bilden, aktiviert werden. Die Gesamtzahl an Slave-Transistoren ist 1600 Master-Transistoren 232 äquivalent. Die 11-Bit-Rampendaten-Eingabe RAMP DATA ist ein Binärcode, in welchem D[0] ein LSB ist. Wenn die Eingabe 0 ist, werden all die Slave-Transistoren aktiviert, und der Ausgangsstrom wird das 1600-Fache des Stufenstroms. Jedes Mal, wenn die Eingabe um 1 erhöht wird, nimmt der Ausgangsstrom der Rampenstrom-Erzeugungseinheit 223 um den Stufenstrom ab. Dieser Ausgangsstrom wird durch den Lasttransistor 211 in eine Spannung basierend auf GND umgewandelt. Das heißt, die REF-Spannung, die von der DAC-Schaltung 25 abgegeben wird, wenn die Rampendaten-Eingabe RAMP DATA 0 ist, ist die maximale Spannung, und die REF-Spannung fällt um die Stufenspannung, die ein Wert Stufenstrom x Lastwiderstand ist, jedes Mal ab, wenn der numerische Wert der Rampendaten-Eingabe RAMP DATA um 1 zunimmt.
Ein 6-Bit-D[5:10] einer höheren Ordnung der Rampendaten-Buseingabe der Rampenstrom-Erzeugungseinheit 223 wird in einen Thermometercode umgewandelt, und die Thermometercode-Ausgabe führt eine Steuerung diesbezüglich durch, ob die Stromabgabe der Slave-Transistoren, die das 32-Fache des Master-Transistor 232 ist, auf aktiv gesetzt wird oder nicht. Wenn solch eine Thermo-DAC in Kombination verwendet wird, kann eine differentielle Linearität besser als in einem Fall erhalten werden, in dem die gesamte Rampen-DAC 201 von einer binären DAC gebildet wird.
10 veranschaulicht ein Schaltungsbeispiel der Injektions-DAC 202.
Die Injektions-DAC 202 enthält eine Stufenstrom-Erzeugungseinheit 241, die einen Stufenstrom erzeugt, eine Abtast-Halte-Schaltung (S/H) 242, die den von der Stufenstrom-Erzeugungseinheit 241 abgegebenen Stufenstrom hält und abgibt, und eine Injektionsstrom-Erzeugungseinheit 243, die einen Injektionsstrom erzeugt, indem der Stufenstrom mit einer vorbestimmten Zahl gemäß einer Injektionsdaten-Eingabe INJ DATA multipliziert wird.
In der Stufenstrom-Erzeugungseinheit 241 fließt der durch die Referenzstrom-Erzeugungsschaltung 251 erzeugte Referenzstrom wie er ist als Stufenstrom (engl.: step current) zum Master-Transistor 252. Daher ist der Stufenstrom der Injektions-DAC 202 ein fester Wert. Man beachte, dass der Stufenstrom anstelle eines festen Werts verstellbar sein kann, aber vom Stufenstrom der Rampen-DAC 201 unabhängig ist.
Eine 5-Bit-Injektionsdaten-Eingabe INJ DATA wird in einen Injektionsdatenbus D[0:4] der Injektionsstrom-Erzeugungseinheit 243 eingegeben. Ein in den Injektionsdatenbus D[0:4] eingegebener numerischer Wert bildet mit dem Master-Transistor 252 ein Paar und legt fest, wie viele die Stromspiegelschaltung bildende Slave-Transistoren aktiviert werden. Der Schalter 212 zum Ein-/Ausschalten der Verbindung auf der Basis des Injektionsimpulses INJ PULSE wird von einem NMOS-Transistor gebildet.
Wenn die 5-Bit-Injektionsdaten-Eingabe INJ DATA 0 ist, ist, wenn der Injektionsimpuls INJ PULSE aktiv ist, der Ausgangsstrom 0. Jedes Mal, wenn die 5-Bit-Injektionsdaten-Eingabe INJ DATA um 1 zunimmt, nimmt der Ausgangsstrom der Injektionsstrom-Erzeugungseinheit 243 um den Stufenstrom zu. Dieser Ausgangsstrom wird ebenfalls durch den Lasttransistor 211 in eine Spannung basierend auf GND umgewandelt. Das heißt, wenn die Injektionsdaten-Eingabe INJ DATA um 1 zunimmt, nimmt die REF-Spannung um die Stufenspannung zu, die ein Wert Stufenstrom x Laststrom ist.
11 und 12 veranschaulichen Beispiele der REF-Spannung, die erzeugt wird, indem der Stufenstrom auf verschiedene Werte in der DAC-Schaltung 25 der ersten Ausführungsform eingestellt wird.
11 veranschaulicht ein Beispiel der REF-Spannung, die für eine Umwandlung mit Referenzverstärkungs (0 dB) genutzt wird, die die AD-Umwandlung nicht sättigen soll, selbst wenn entsprechend dem Fall, in dem die Menge an empfangenem Licht groß ist, die vom fotoelektrischen Umwandlungselement 121 zur FD 125 übertragene Ladung groß ist.
In dem Beispiel von 11 ist der Stufenstrom der Rampen-DAC 201 auf 800 nA eingestellt, und der REF-Spannungsabfall aufgrund der Zunahme der Rampendaten-Eingabe RAMP DATA um 1 beträgt 0,8 mV.
Während der D-Phase-Rampen-Periode beginnt der Ausgangsstrom der Rampen-DAC 201 von einem Ausgangsstrom von 1600 * 800 nA = 1,28 mA aus, wo die Rampendaten-Eingabe RAMP DATA 0 ist, und läuft bis zu einem Ausgangsstrom von 0 durch, wo die Rampendaten-Eingabe RAMP DATA 1600 ist. Das heißt, die Spannungsbreite eines Sweep bzw. Durchlaufs beträgt 1,28 V (1280 mV) .
Unter der Annahme, dass die Eingangs-/Ausgangsvorspannung der Sourcefolger-Schaltung 215 0,45 V beträgt, beträgt die Startspannung (Offset-Spannung) der D-Phase-Rampen-Periode 1,73 V und beträgt die Endspannung 0,45 V. Es wird erwartet, dass die REF-Rampenwellenform die Spannung der FD 125 (FD-Spannung), zu der die Ladung vonm fotoelektrischen Umwandlungselement 121 übertragen wurde, irgendwo in dem Bereich kreuzt.
Der Ausgangsstrom während der P-Phase-Rampen-Periode weist die gleiche Startspannung und den gleichen Zeitgradienten wie die D-Phase-Rampen-Periode auf, und die Dauer ist auf einen kurzen Durchlauf von 1/4 der D-Phase-Rampen-Periode eingestellt. Daher reicht im Durchlauf die Rampendaten-Eingabe RAMP DATA von 0 bis 400, beträgt die Ausgangsspannungsbreite 0,32 V und beträgt die Endspannung 1,41 V. Die Rücksetz-FD-Spannung, bevor die Ladung vom fotoelektrischen Umwandlungselement 121 übertragen wird, ist wünschenswerterweise die Mittenspannung des P-Phase-Durchlaufbereichs, das heißt 1,57 V.
In dem Fall, in dem die FD-Spannung aufgrund des Durchgriffs des Rücksetztransistors 124 am Ende der Rücksetz-Operation um 0,3 V abfällt, stellt während der Rücksetz-Periode die Injektions-DAC 202 die Rampendaten-Eingabe RAMP DATA auf 200 ein, um die P-Phase-Rampen-Mittenspannung abzugeben, stellt die Injektionsdaten-Eingabe INJ DATA auf 30 ein, aktiviert den Injektionsimpuls INJ PULSE, um 10 µA * 30 Stufen = 300 µA abzugeben. Deshalb wird die REF-Spannung 1,87 V, was 0,3 V höher als 1,57 V ist, welche die Mittenspannung des P-Phase-Durchlaufbereichs ist.
In 11 gibt der schraffierte Bereich während der Rücksetz-Periode die durch die Injektions-DAC 202 erhöhte Spannung an.
12 veranschaulicht ein Beispiel der REF-Spannung, die für eine Umwandlung mit hoher Verstärkung (24 dB) verwendet wird, die für eine AD-Umwandlung mit hoher Auflösung gedacht ist, worin entsprechend dem Fall, in dem die Menge an empfangenem Licht gering ist, die vom fotoelektrischen Umwandlungselement 121 zur FD 125 übertragene Ladung klein ist.
In dem Beispiel von 12 ist der Stufenstrom der Rampen-DAC 201 auf 50 nA eingestellt, und der REF-Spannungsabfall aufgrund der Zunahme der Rampendaten-Eingabe RAMP DATA um 1 beträgt 50 µV.
In der D-Phase-Rampen-Periode wird die Spannungsbreite eines Durchlaufs entsprechend der Rampendaten-Eingabe RAMP DATA von 0 bis 1600 auf 80 mV reduziert, und die Startspannung (Offset-Spannung) der D-Phase-Rampen-Periode beträgt 0,53 V.
Darüber hinaus beträgt die Spannungsbreite eines Durchlaufs während der P-Phase-Rampen-Periode 20 mV, was 1/4 der D-Phase-Rampen-Periode ist, und die Mittenspannung des gewünschten P-Phase-Durchlaufbereichs als die Rücksetz-FD-Spannung beträgt 0,52 V.
Falls die FD-Spannung aufgrund des Durchgriffs des Rücksetztransistors 124 am Ende der Rücksetz-Operation um 0,3 V abfällt, stellt während der Rücksetz-Periode die Injektions-DAC 202 die Rampendaten-Eingabe RAMP DATA auf 200 ein, um die P-Phase-Rampen-Mittenspannung abzugeben, stellt die Eingabedateneingabe INJ DATA auf 30 ein, aktiviert den Injektionsimpuls INJ PULSE, um 10 µA * 30 Stufen = 300 µA abzugeben. Daher wird die REF-Spannung 0,82 V, was 0,3 V höher als 0,52 V ist, welche die Mittenspannung des P-Phase-Durchlaufbereichs ist.
Falls die REF-Spannung, die 0,3 V höher als die Mittenspannung des P-Phase-Durchlaufbereichs und 0,29 V höher als die Startspannung (Offset-Spannung) ist, erzeugt wird, indem die Rampen-DAC 201, nicht die Injektions-DAC 202, erweitert wird, wird eine Erweiterung von 0,29 V/50 µV = 5800 Stufen benötigt. Dies ist gleich dem Dreifachen, oder mehr, der Anzahl an Stufen 1600, die zum Durchlaufen der D-Phase-Rampen-Periode erforderlich sind, und die Rampen-DAC 201 wird sehr groß.
Für eine kleine Stufe für eine Umwandlung bei einer höheren Verstärkung wird zum Beispiel eine Ausgabe von 10 µV/Stufe, die eine P-Phase-Rampen-Periode von 20 mV in 2000 Stufen durchläuft, durch eine Rampen-DAC 201 mit einer 11-Bit-Abstufung für eine temporäre Zunahme in einer verhältnismäßig großen REF-Spannung zum Kompensieren des Rücksetz-Durchgriffs erzeugt, wird im Allgemeinen durch eine Injektions-DAC 202 mit einer 5-Bit-Abstufung bei 10 mV/Stufe eine Ausgabe für eine Zunahme von 200 auf 300 mV erzeugt, so dass das Referenzsignal REF, das dem FD-direktgekoppelten Komparator 61 bereitgestellt wird, ohne ein unnötiges Erhöhen des Gradienten der DAC-Schaltung 25 erzeugt werden kann. Um ein ähnliches Referenzsignal REF mit nur einer linearen DAC-Schaltung ohne die Injektions-DAC 202 zu erzeugen, sind 300 mV/10 µV = 30.000 Stufen erforderlich und ist eine sehr große DAC-Schaltung mit 15-Bit-Gradient erforderlich.
Die DAC-Schaltung 25 der ersten Ausführungsform ist mit einer kleinen Injektions-DAC 202 versehen, die mit der Rampen-DAC 201 keine Stufenbreite gemeinsam nutzt und nur während der Rücksetz-Operation zeitweise arbeitet, wodurch eine Zunahme der Größe der Rampen-DAC vermieden wird.
Das heißt, die DAC-Schaltung 25 der ersten Ausführungsform enthält die Rampen-DAC 201 und die Injektions-DAC 202, die die REF-Spannung nur während der Rücksetz-Periode in Anbetracht eines Durchgriffs anhebt, wodurch die DAC-Schaltung mit einer Schaltungskonfiguration im kleinen Maßstab realisiert wird.
<Zeitsteuerungsbeziehung zwischen einem Injektionspuls INJ PULSE und einem RST-Signal>
13 ist ein Diagramm, das eine Zeitsteuerung veranschaulicht, bei der ein Injektionsimpuls INJ PULSE, um zu veranlassen, das die Injektions-DAC 202 einen Strom und ein Hi-RST-Signal abgibt, dem Gate des Rücksetztransistors 124 bereitgestellt wird.
A von 13 veranschaulicht ein Beispiel, in welchem der Zeitpunkt, zu dem der Injektionsimpuls INJ PULSE Hi wird, dem Zeitpunkt vorausgeht, zu dem das Hi-RST-Signal dem Gate des Rücksetztransistors 124 bereitgestellt wird.
Im Gegensatz dazu veranschaulicht B von 13 ein Beispiel, in welchem der Zeitpunkt, zu dem das Hi-RST-Signal dem Gate des Rücksetztransistors 124 bereitgestellt wird, dem Zeitpunkt vorausgeht, zu dem der Injektionsimpuls INJ PULSE Hi wird.
Wie oben beschrieben wurde, kann in Bezug auf den Zeitpunkt, zu dem es Hi wird, der Injektionsimpuls INJ PULSE oder das RST-Signal zuerst kommen. Der Zeitpunkt, zu dem der Injektionsimpuls INJ PULSE Lo wird, liegt jedoch später als der Zeitpunkt, zu dem das RST-Signal Lo wird. Die Überlappung der Hi-Periode zwischen dem Injektionsimpuls INJ PULSE und dem RST-Signal ist nur erforderlich, um eine Zeit sicherzustellen, damit die FD-Spannung ausreichend zur REF-Spannung konvergiert.
<Variationsbeispiel der ersten Ausführungsform>
Man beachte, dass in der detaillierten Konfiguration der in 8 veranschaulichten DAC-Schaltung 25 die Ausgabe der Injektions-DAC 202 durch den Injektionsimpuls INJ PULSE gesteuert wird. Statt den Schalter 212 an der Ausgangsstufe der Injektions-DAC 202 vorzusehen, kann wie in 14 veranschaulicht beispielsweise eine UND-Schaltung 216 an der Eingangsstufe der Injektions-DAC 202 vorgesehen werden. Der Injektionsimpuls INJ PULSE ist während einer von der Rücksetz-Periode verschiedenen Periode 0 und hat während der Rücksetz-Periode einen bestimmten Wert ungleich Null, und die UND-Schaltung 216 gibt die Injektionsdaten-Eingabe INJ DATA in die Stromausgabe-DAC nur während der Rücksetz-Periode ein.
Alternativ dazu kann überdies, falls der Spannungsabfall der FD-Spannung aufgrund des Rücksetz-Durchgriffs innerhalb eines konstanten Bereichs oder einer Variation innerhalb eines zulässigen Bereichs fällt, ein Verfahren zum Addieren eines Festspannungswerts zum Ausgangsstrom der Rampen-DAC 201, nur wenn der Injektionsimpuls INJ PULSE aktiv ist, anstelle der Injektions-DAC 202 übernommen werden.
Falls der Spannungsabfall der FD-Spannung aufgrund des Rücksetz-Durchgriffs aufgrund einer Temperaturänderung oder dergleichen signifikant driftet, kann überdies, während die AD-Umwandlungsoperation wiederholt wird, die Konfiguration übernommen werden, in der die Injektionsdaten-Eingabe INJ DATA, die an die Injektions-DAC 202 gegeben wurde, oder die Stufenspannung der Injektions-DAC 202 auf der Basis eines AD-Umwandlungsergebnisses eingestellt und aktualisiert werden.
<Variationsbeispiel einer Pixelschaltung>
15 veranschaulicht ein Variationsbeispiel der Pixelschaltung 41.
In der in 4 veranschaulichten Pixelschaltung 41 ist der Übertragungstransistor 123 zwischen dem fotoelektrischen Umwandlungselement 121 und der FD 125 angeordnet und ist die Source des Rücksetztransistors 124 mit dem Gate des Transistors 82 der differentiellen Eingangsschaltung 61 und der FD 125 verbunden, und der Drain des Rücksetztransistors 124 ist mit dem Drain des Transistors 82 verbunden.
Auf der anderen Seite kann beispielsweise, wie in A von 15 veranschaulicht ist, auch die Konfiguration übernommen werden, in der der Übertragungstransistor 123 weggelassen ist und ein Kathodenanschluss PD der Sperrvorspannungsdiode als das fotoelektrische Umwandlungselement 121 mit der differentiellen Eingangsschaltung 61 DC-direktgekoppelt ist, und der Kathodenanschluss der Sperrvorspannungsdiode während der Rücksetz-Periode zurückgesetzt wird.
Wie in B in 15 veranschaulicht ist, kann überdies die Konfiguration übernommen werden, in der der Drain des Rücksetztransistors 124 mit dem Drain des Transistors 81, nicht mit dem Drain des Transistors 82 verbunden ist und durch die von der DAC-Schaltung 25 abgegebene REF-Spannung zurückgesetzt wird.
Außerdem ist, wie in C in 15 veranschaulicht ist, auch die Konfiguration möglich, in der der Übertragungstransistor 123 weggelassen ist und der Kathodenanschluss PD der Sperrvorspannungsdiode als das fotoelektrische Umwandlungselement 121 durch die von der DAC-Schaltung 25 abgegebene REF-Spannung zurückgesetzt wird.
<Zweite Ausführungsform einer DAC-Schaltung>
16 veranschaulicht eine konzeptionelle Schaltungskonfiguration der zweiten Ausführungsform der DAC-Schaltung 25.
In 16 sind Teile, die jenen der ersten Ausführungsform von 7 entsprechen, mit den gleichen Bezugsziffern bezeichnet, und eine Beschreibung der Teile wird gegebenenfalls weggelassen.
In der DAC-Schaltung 25 gemäß der zweiten Ausführungsform, die in 16 veranschaulicht ist, ist zusätzlich zur Konfiguration der in 7 veranschaulichten ersten Ausführungsform eine Schaltung 271 zur Erzeugung einer Festspannung, die eine feste Vorspannung erzeugt und sie der Addierschaltung 203 bereitstellt, neu vorgesehen. Die Addierschaltung 203 addiert ferner die Ausgabe der Schaltung 271 zur Erzeugung einer Festspannung zu der Ausgabe der Rampen-DAC 201 und der Ausgabe der Injektions-DAC 202 und gibt das Ergebnis aus. Die übrigen Konfigurationen der DAC-Schaltung 25 der zweiten Ausführungsform sind ähnlich jenen der DAC-Schaltung 25 der ersten Ausführungsform.
17 veranschaulicht eine detailliertere Konfiguration der DAC-Schaltung 25 in 16.
Auch in 17 sind Teile, die jenen von 8 der ersten Ausführungsform entsprechen, mit den gleichen Bezugsziffern bezeichnet, und eine Beschreibung der Teile wird gegebenenfalls weggelassen.
Die DAC-Schaltung 25 von 17 ist ähnlich derjenigen der in 8 veranschaulichten ersten Ausführungsform, außer dass die Schaltung 271 zur Erzeugung einer Festspannung hinzugefügt ist. Die Schaltung 271 zur Erzeugung einer Festspannung enthält beispielsweise eine Feststromquelle 272.
In der ersten Ausführungsform ist die gewünschte FD-Spannung nach der Rücksetz-Operation durch die maximale Ausgabe der Rampen-DAC 201 und den Sourcefolger-Offset eindeutig bestimmt. Nimmt man den Betriebszustand von 12 als Beispiel, wird unter der Voraussetzung, dass die maximale Ausgabe der Rampen-DAC 201 80 mV ist, die D-Phase-Rampen-Periode die Ausgabe der Rampen-DAC 201 aufbraucht, die P-Phase-Rampen-Periode 1/4 der D-Phase-Rampen-Periode ist und die Rücksetz-FD-Spannung in der Mitte der P-Phase-Rampen-Periode liegt, das Potential 0,52 V betragen, was 7/8 von 80 mV plus ein Sourcefolger-Offset von 0,45 V ist. Die auf diese Weise bestimmte Rücksetz-FD-Spannung kann für eine Ladungsübertragung vom fotoelektrischen Umwandlungselement 121 nicht geeignet sein. Mit anderen Worten gibt es einen Fall, in dem die Rücksetz-FD-Spannung auf zum Beispiel um etwa 1,5 bis 2,0, wie in 11 veranschaulicht, ungeachtet der Verstärkung einzustellen ist.
Ein optimaler Wert der Rücksetz-FD-Spannung wird unter Berücksichtigung des Eingangsdynamikbereichs des FD-direktgekoppelten Komparators 61, der Ansteuerungsspannung des Übertragungstransistors 123, der Sättigungsladungsmenge der FD 125, der Anzahl an Leckelektronen, die während der AD-Umwandlungsoperation in die FD 125 fließen, und dergleichen bestimmt. Die untere Grenze des Eingangsdynamikbereichs des FD-direkt gekoppelten Komparators 61 ist ein Wert, der erhalten wird, indem eine Stromquellen-Übersteuerungsreserve von etwa 0,5 V zu einem GND-Potential und eine Gate-Source-Vorspannung eines differentiellen NMOS-Transistors von etwa 0,5 V addiert werden, und die obere Grenze ist ein Wert, der erhalten wird, indem eine Vorspannung von etwa 0,5 V für den differentiellen NMOS-Transistor und den aktiven Last-PMOS, um im Sättigungsbereich zu arbeiten, von der Stromversorgungsspannung subtrahiert wird.
Um die Spannungsamplitude des Übertragungstransistors 123 zu unterdrücken und die Sättigungsladung zu erhöhen, ist es umso besser, je höher die Rücksetz-FD-Spannung ist, und sie wird nahe der oberen Grenze der Eingabe des FD-direktgekoppelten Komparators 61 eingestellt. Um eine kleine Änderung im FD-Potential aufgrund der Übertragung einer geringen Menge fotoelektrischer Umwandlungsladungen zu detektieren, indem eine REF-Spannung mit niedrigem Gradienten angelegt wird und eine Zeit mit niedrigem Rauschen genommen wird, ist es vorzuziehen, die Rücksetz-FD-Spannung auf nahe der unteren Grenze des Eingangs des FD-direkt gekoppelten Komparators 61 einzustellen, so dass die Leckage bzw. das Entweichen eines Elektrons zur FD 125 während einer AD-Umwandlungsoperation reduziert wird. Zu diesem Zweck ist es notwendig, die Festspannung so einzustellen, dass der Wert der Rücksetz-FD-Spannung je nach Situation und dem Zweck der AD-Umwandlung erhalten werden kann.
Daher wird in der DAC-Schaltung 25 der zweiten Ausführungsform, wie in 17 veranschaulicht ist, indem eine Feststromquelle von 1,48 mA zum Erzeugen einer Festspannung von 1,48 V beispielsweise als die Feststromquelle 272 hinzugefügt wird, die Rücksetz-FD-Spannung wie in 18 veranschaulicht, auf 2 V eingestellt. Folglich kann die Rücksetz-FD-Spannung durch die Einstellung der Schaltung 271 zur Erzeugung einer Festspannung gesteuert werden. Die Festspannung kann durch eine Bandlückenreferenz-(BGR-)Schaltung oder dergleichen erzeugt werden oder kann durch eine DAC erzeugt werden, deren numerischer Wert eine Eingabe fixiert ist. Der Eingabewert in die Vorspannungs-DAC wird je nach Situation und Zweck der AD-Umwandlung eingestellt, wird aber während der Folge von AD-Umwandlungsoperationen, die in 18 veranschaulicht sind, bei einem konstanten Wert gehalten.
Wie oben beschrieben wurde, kann mit der DAC-Schaltung 25 der zweiten Ausführungsform, wenn ein Signal, das erhalten wird, indem die Ausgabe der Schaltung 271 zur Erzeugung einer Festspannung zu der Rampen-DAC 201 und der Injektions-DAC 202 addiert wird, als das Referenzsignal REF genutzt wird, die Rücksetz-FD-Spannung auf eine beliebige Spannung eingestellt werden.
<Dritte Ausführungsform einer DAC-Schaltung>
19 veranschaulicht eine konzeptionelle Schaltungskonfiguration der dritten Ausführungsform der DAC-Schaltung 25.
In 19 sind Teile, die jenen der zweiten Ausführungsform von 16 entsprechen, mit den gleichen Bezugsziffern bezeichnet, und eine Beschreibung der Teile wird gegebenenfalls weggelassen.
In der DAC-Schaltung 25 der dritten Ausführungsform von 19 sind anstelle der Schaltung 271 zur Erzeugung einer Festspannung der zweiten Ausführungsform von 16 eine Abtast-Halte-Schaltung 291, ein Fehlerverstärker 292 und eine Spannungsquelle 293 vorgesehen. Die übrigen Konfigurationen der DAC-Schaltung 25 der dritten Ausführungsform sind ähnlich jenen der DAC-Schaltung 25 der zweiten Ausführungsform.
Die Abtast-Halte-Schaltung 291 tritt in einen Track- bzw. Verfolgungsmodus ein, wenn ein eingespeister AUTOBIAS-Impuls aktiv ist, und eine negative Rückkopplungsschaltung ist so ausgebildet, dass die DAC-Ausgabe gleich einer Zielspannung wird, die von der Spannungsquelle 293 dem Fehlerverstärker 292 bereitgestellt wird. Wenn der AUTOBIAS-Impuls inaktiv bzw. inert ist, tritt die Abtast-Halte-Schaltung 291 in einen Halte-Modus ein, wird die Rückkopplungsschaltung geöffnet und wird die Rückkopplung eingeschwungen bzw. gesteuert, um die vorbestimmte Spannung zu halten. Die feste Vorspannung, die abgegeben wird, wenn die Abtast-Halte-Schaltung 291 im HalteModus ist, entspricht der festen Vorspannung, die von der Schaltung 271 zur Erzeugung einer Festspannung abgegeben wird.
20 veranschaulicht ein detailliertes erstes Konfigurationsbeispiel der DAC-Schaltung 25 von 19.
Auch in 20 sind Teile, die jenen von 17 der zweiten Ausführungsform entsprechen, mit den gleichen Bezugsziffern bezeichnet, und eine Beschreibung der Teile wird gegebenenfalls weggelassen.
In dem ersten Konfigurationsbeispiel von 20 ist zusätzlich eine Sourcefolger-Schaltung 215R zum Duplizieren einer REF-Spannungsabgabe vorgesehen, und die REF-Spannungsabgabe der Sourcefolger-Schaltung 215R und die Zielspannungsabgabe durch die Spannungsquelle 293 werden in den Fehlerverstärker 292 eingespeist. Die Ausgabe des Fehlerverstärkers 292 steuert einen PMOS-Transistor 303 als Stromquelle über die Abtast-Halte-Schaltung 291 an, die einen Schalter 301 und einen Abtastkondensator 302 enthält. Die Ausgabe des PMOS-Transistors 303 als Stromquelle wird an den Lastwiderstand 211, der der Rampen-DAC 201 und der Injektions-DAC 202 als Spannungsaddition gemeinsam ist, angelegt, was sich in der REF-Spannungsabgabe widerspiegelt.
In der DAC-Schaltung 25 von 20 ist, wenn der AUTOBIAS-Impuls aktiv ist, der Schalter 301 geschlossen, ist die negative Rückkopplung aktiv und stimmen die REF-Spannung und die Zielspannung aufgrund eines imaginären Kurzschlusses nahezu überein. Die Gatespannung des PMOS-Transistors 303 zu dieser Zeit wird im Abtastkondensator 302 gespeichert.
Auf der anderen Seite ist, wenn der AUTOBIAS-Impuls inert ist, der Schalter 301 geöffnet, und die im Abtastkondensator 302 gespeicherte Spannung wird dem Gate des PMOS-Transistors 303 kontinuierlich bereitgestellt. Der Ausgangsstrom des PMOS-Transistors 303 wird durch die gespeicherte Gatespannung konstant gehalten.
21 veranschaulicht ein detailliertes zweites Konfigurationsbeispiel der DAC-Schaltung 25 von 19.
Auch in 21 sind Teile, die jenen von 17 der zweiten Ausführungsform entsprechen, mit den gleichen Bezugsziffern bezeichnet, und eine Beschreibung der Teile wird gegebenenfalls weggelassen.
Auch im zweiten Konfigurationsbeispiel von 21 ist eine Sourcefolger-Schaltung 215R zum Duplizieren einer REF-Spannungsabgabe zusätzlich vorgesehen, und die REF-Spannungsabgabe der Sourcefolger-Schaltung 215R und die Zielspannungsabgabe durch die Spannungsquelle 293 werden in den Fehlerverstärker 292 eingespeist.
Das zweite Konfigurationsbeispiel ist dem ersten Konfigurationsbeispiel von 20 insofern ähnlich, als die Abtast-Halte-Schaltung 291 den Schalter 301 und den Abtastkondensator 302 enthält; aber der Abtastkondensator 302 ist zwischen Knoten der Rampen-DAC 201, der Injektions-DAC 202 und des Lastwiderstands 211 und die Eingänge der Sourcefolger-Schaltungen 215 und 215R in Reihenschaltung eingefügt. Die Ausgabe des Fehlerverstärkers 292 steuert über den Schalter 301 Eingänge der Sourcefolger-Schaltungen 215 und 215R an.
In the DAC-Schaltung 25 von 20 ist, wenn der AUTOBIAS-Impuls aktiv ist, der Schalter 301 geschlossen, ist die negative Rückkopplung aktiv und stimmen die REF-Spannung und die Zielspannung aufgrund eines imaginären Kurzschlusses nahezu überein. Zu dieser Zeit wird eine Differenzspannung zwischen den Knoten der Rampen-DAC 201, der Injektions-DAC 202 und des Lastwiderstands 211 und dem Ausgang des Fehlerverstärkers 292, d.h. den Eingängen der Sourcefolger-Schaltungen 215 und 215R, im Abtastkondensator 302 gespeichert.
Wenn auf der anderen Seite der AUTOBIAS-Impuls inert ist, ist der Schalter 301 geöffnet, und der Abtastkondensator 302 stellt die zwischen den Knoten der Rampen-DAC 201, der Injektions-DAC 202 und des Lastwiderstands 211 und den Eingängen der Sourcefolger-Schaltungen 215 und 215R gespeicherte Spannung kontinuierlich als Vorspannung bereit.
22 veranschaulicht ein Zeitsteuerungsdiagramm der AD-Umwandlungsoperation der DAC-Schaltung 25 gemäß der dritten Ausführungsform.
Zuerst wird zu einer Zeit t11 die Rampendaten-Eingabe RAMP DATA der Rampen-DAC 201 auf die Zielspannung der Rücksetz-FD-Spannung, das heißt einen Wert [Nzero] entsprechend der Mittenspannung des P-Phase-Durchlaufbereichs, gesetzt. In diesem Beispiel ist Nzero = 2,0 V.
Von der nächsten Zeit t12 bis t13 wird der AUTOBIAS-Impuls aktiv, und die REF-Spannung konvergiert durch negative Rückkopplung zu einer Zielspannung von 2,0 V.
Wenn der AUTOBIAS-Impuls zur Zeit t13 zu inert zurückkehrt, fixiert die Abtast-Halte-Schaltung 291 eine Vorspannungsaddition BIAS Add zu der Summe der Ausgaben der Rampen-DAC 201 und der Injektions-DAC 202 bei der REF-Spannung auf eine Festspannung (1,93 V in 22).
Von einer Zeit t14 bis t15 werden das RST-Signal und der Injektionsimpuls INJ PULSE auf Hi gesetzt, und die Rücksetz-Operation der FD 125 wird durchgeführt. Wenn die Addition der REF-Spannungsabgabe durch die Injektions-DAC 202 gleich der Durchgriffs-Abfallspannung ist, stimmt die FD-Spannung mit der Zielspannung überein.
Die Abtast-Halte-Schaltung 291 bleibt im Haltemodus, bis die AD-Umwandlung endet. Nach dem Ende der AD-Umwandlung verliert der Abtastkondensator 302 allmählich die gespeicherte Ladung bis zur nächsten AD-Umwandlung, und die Spannung durch die Rückkopplung wird wieder am Beginn der nächsten AD-Umwandlung gespeichert.
Wie oben beschrieben wurde, kann mit der DAC-Schaltung 25 der dritten Ausführungsform, wenn ein Signal, das erhalten wird, indem die Vorspannung BIAS_Add, die durch die die Abtast-Halte-Schaltung 291 enthaltende Rückkopplungsschaltung bestimmt wird, zu den Ausgaben der Rampen-DAC 201 und der Injektions-DAC 202 addiert wird, als das Referenzsignal REF abgegeben wird, selbst in einem Fall, in dem die Offset-Spannung einer Stromverstärkungsstufe der REF-Ausgabe variiert, die Spannung des Referenzsignals REF (REF-Spannung) konstant gehalten werden und kann die Rücksetz-FD-Spannung genau eingestellt werden.
<Vierte Ausführungsform einer DAC-Schaltung>
23 veranschaulicht eine konzeptionelle Schaltungskonfiguration der vierten Ausführungsform der DAC-Schaltung 25.
In 23 sind Teile, die jenen der zweiten Ausführungsform von 16 entsprechen, mit den gleichen Bezugsziffern bezeichnet, und eine Beschreibung der Teile wird gegebenenfalls weggelassen.
Die DAC-Schaltung 25 von 23 ist eine Schaltung, die einem Durchgriff entspricht, der zweimal oder mehrmals während der AD-Umwandlungsoperation auftritt. 23 veranschaulicht zusätzlich zu der DAC-Schaltung 25 gemäß der vierten Ausführungsform eine Pixelschaltung 41 und eine Vergleichsschaltung 51 (eine differentielle Eingangsschaltung 61 bis zu einer positiven Rückkopplungsschaltung 63), die zwei oder mehr Durchgriffe erzeugen.
Die Pixelschaltung 41 von 23 enthält im Vergleich mit der in 4 veranschaulichten Pixelschaltung ferner eine zusätzliche FD 321 neben der FD 125 und einen NMOS-Transistor 322, der eine Verbindung und Trennung der zusätzlichen FD 321 steuert. Der NMOS-Transistor 322 ist mit dem Rücksetztransistor 124 in Reihe geschaltet und ist zwischen dem Drain des Transistors 82 und dem Gate des Transistors 82 der differentiellen Eingangsschaltung 61 und der FD 125 eingefügt. Die zusätzliche FD 321 ist mit einem Knoten zwischen dem NMOS-Transistor 322 und dem Rücksetztransistor 124 verbunden. Der NMOS-Transistor 322 verbindet die zusätzliche FD 321 auf der Basis eines dem Gate bereitgestellten FDG-Signals. Es wird angenommen, dass die Kapazität der FD 125 CFD ist und die Kapazität der zusätzlichen FD 321 C_FD2 ist. Das RST-Signal und das FDG-Signal machen während einer AD-Umwandlungsoperation unabhängige Übergänge durch und erzeugen einen Durchgriff für jede der FD 125 und der zusätzlichen FD 321.
Die DAC-Schaltung 25 von 23 hat eine Konfiguration, in der ein Selektor 324 zu der Konfiguration der DAC-Schaltung 25 der zweiten Ausführungsform, die in 16 veranschaulicht ist, neu hinzugefügt ist. Der Selektor 324 ist bei einer der Injektions-DAC 202 vorausgehenden Stufe angeordnet, wählt auf der Basis eines Auswahlsignals INJSEL einen der zwei Eingabewerte DATA1 oder DATA2 aus und stellt den ausgewählten Eingabewert DATA1 oder DATA2 der Injektions-DAC 202 als Injektionsdaten-Eingabe INJ DATA bereit.
Man beachte, dass in der DAC-Schaltung 25 von 23 die Schaltung 271 zur Erzeugung einer Festspannung vorgesehen oder nicht vorgesehen sein kann. Darüber hinaus kann eine Rückkopplungsschaltung, die die in 19 veranschaulichte Abtast-Halte-Schaltung 291 nutzt, anstelle der Schaltung 271 zur Erzeugung einer Festspannung genutzt werden.
Die AD-Umwandlungsoperation gemäß der vierten Ausführungsform wird unter Bezugnahme auf das Zeitablaufdiagramm von 24 beschrieben.
Die AD-Umwandlungsoperation umfasst die Rücksetz-Operation, gefolgt von insgesamt vier Rampen-AD-Umwandlungen einer P_LG-Umwandlung, einer P_HG-Umwandlung, einer D_HG-Umwandlung und einer D_LG-Umwandlung.
Zuerst wird von einer Zeit t21 bis zu einer Zeit t23 der Injektionsimpuls INJ PULSE auf aktiv (Hi) gesetzt, und die Injektions-DAC 202 gibt die Spannung ab, die dem vom Selektor 324 bereitgestellten Eingabewert DATA1 oder DATA2 entspricht.
Während einer Periode von einer Zeit t21 bis zu einer Zeit t22 wird ein Signal zum Auswählen des Eingabewertes DATA1 in den Selektor 324 als das Auswahlsignal INJSEL eingespeist, und die Injektions-DAC 202 gibt eine Spannung (eine dem ersten Eingabewert entsprechende erste Spannung) entsprechend dem Eingabewert DATA1 ab. Der Eingabewert DATA1 ist ein Wert, der der Summe (VftR + VftF) einer Durchgriffs-Kompensationsspannung VftR des Rücksetztransistors 124 und einer Durchgriffs-Kompensationsspannung VftF des NMOS-Transistors 322 entspricht, und die Spannung (VftR + VftF) wird während einer Periode von einer Zeit t21 bis zu einer Zeit t22 zur REF-Spannungsabgabe addiert.
Der Reset bzw. die Zurücksetzung wird von der Zeit t21 an beginnend durch das Hi-RST-Signal durchgeführt. Zu dieser Zeit ist das FDG-Signal Hi, sind die Kapazität C_FD der FD 125 und die Kapazität C_FD2 der zusätzlichen FD 321 in einem leitfähigen Zustand durch den NMOS-Transistor 322 und, wenn das RST-Signal von Hi nach Lo zurückkehrt, wird es durch einen Durchgriff beeinflusst, und die FD-Spannung fällt um die Spannung VftR. Die FD-Spannung nach diesem Abfall wird in einer nächsten P_LG-Umwandlung digitalisiert.
Während einer Periode von einer Zeit t22 bis zu einer Zeit t23 wird als das Auswahlsignal INJSEL ein Signal zum Auswählen des Eingabewerts DATA2 in den Selektor 324 eingespeist, und die Injektions-DAC 202 gibt eine Spannung (eine dem zweiten Eingabewert entsprechende zweite Spannung) entsprechend dem Eingabewert DATA2 ab. Der Eingabewert DATA2 ist ein Wert, der nur der Durchgriffs-Kompensationsspannung VftF des NMOS-Transistors 322 entspricht, und die Spannung VftF wird während der Periode von der Zeit t22 bis zur Zeit t23 zur REF-Spannungsabgabe addiert.
Während der Rücksetz-Operation addiert die Injektions-DAC 202 die Durchgriffs-Kompensationsspannung VftR zur REF-Spannungsabgabe, so dass die REF-Rampenwellenform die FD-Spannung (SIG-Signal) bei der Mittenspannung des Sweep- bzw. Durchlaufbereichs in der P_LG-Umwandlung kreuzt, die während der Periode von der Zeit t22 bis zur Zeit t23 durchgeführt wird.
Die P_LG-Umwandlung ist eine Verarbeitung zum Digitalisieren der FD-Spannung bei einer Stufe, wo die Kapazität C_FD der FD 125 und die Kapazität C_FD2 der zusätzlichen FD 321 in einem leitfähigen Zustand sind und eine Ladungsübertragung vom fotoelektrischen Umwandlungselement 121 nicht durchgeführt wird. In der P_LG-Umwandlung senkt die Injektions-DAC 202 die REF-Spannung um die Spannung VftR gegenüber der Zeit einer Zurücksetzung.
Wenn die P_LG-Umwandlung endet, wird das FDG-Signal von Hi auf Lo geschaltet, und der Zustand geht in einen Zustand über, in dem die Kapazität C_FD2 der zusätzlichen FD 321 abgeschnitten ist. Aufgrund des durch das Abfallen des FDG-Signals hervorgerufenen Durchgriffs fällt die FD-Spannung nur um die Spannung VftF. Die FD-Spannung nach diesem Abfall wird in einer nächsten P_HG-Umwandlung digitalisiert.
Während der Rücksetz-Operation addiert die Injektions-DAC 202 die Durchgriffs-Kompensationsspannung VftF zur REF-Spannungsabgabe, so dass die REF-Rampenwellenform der P_HG-Umwandlung die FD-Spannung (SIG-Signal) bei der Mittenspannung des Durchlaufbereichs kreuzt.
Die P_HG-Umwandlung ist eine Verarbeitung zum Digitalisieren der FD-Spannung bei einer Stufe, in der die Kapazität C_FD2 of der zusätzlichen FD 321 in einem leitfähigen Zustand ist und keine Ladungsübertragung vom fotoelektrischen Umwandlungselement 121 durchgeführt wird. In der P_HG-Umwandlung senkt die Injektions-DAC 202 die REF-Spannung nur um die Spannung VftR, als wenn der NMOS-Transistor 322 geschaltet wird, und sie wird im Zustand einer Ausgabe 0 durchgeführt.
Wenn die P_HG-Umwandlung endet, wird ein dem Gate des Übertragungstransistors 123 bereitgestelltes TX-Signal auf Hi gesetzt und werden Ladungen vom fotoelektrischen Umwandlungselement 121 zur FD 125 übertragen. Zu dieser Zeit wird, da das FDG-Signal Lo ist und die Kapazität C_FD2 der zusätzlichen FD 321 in einem abgeschnittenen Zustand in Bezug auf die Kapazität C_FD der FD 125 ist, die Ladung nur zur FD 125 übertragen und wird nicht zur zusätzlichen FD 321 übertragen.
Nachdem die Ladung zur FD 125 übertragen ist, wird die D_HG-Umwandlung durchgeführt. Die D_HG-Umwandlung ist eine Verarbeitung zum Digitalisieren einer FD-Spannung in einem Zustand, in dem Ladungen vom fotoelektrischen Umwandlungselement 121 zu allein der Kapazität C_FD der FD 125 übertragen werden. Eine Differenz zwischen einem D_HG-Umwandlungsergebnis und einem P_HG-Umwandlungsergebnis wird ein erstes Verstärkungsumwandlungsergebnis SIG_HG. Die erste Verstärkungsumwandlung ist eine AD-Umwandlung mit hoher Empfindlichkeit (hoher Verstärkung), die einen großen Spannungsabfall erhält, indem fotoelektrische Umwandlungsladungen zu einer sehr kleinen Kapazität C_FD übertragen werden. Wegen der hohen Empfindlichkeit tritt tendenziell ein Sättigungsphänomen auf, in welchem die FD-Spannung den Durchlaufbereich der REF-Spannung für eine D_HG-Umwandlung aufgrund eines Spannungsabfalls durch die Übertragungsladung überschreitet. Wenn eine Sättigung auftritt, kann keine genaue Information über die Übertragungsladung aus dem ersten Verstärkungsumwandlungsergebnis SIG_HG erhalten werden.
Wenn die D_HG-Umwandlung endet, wird der Injektionsimpuls INJ PULSE von einer Zeit t24 bis zu einer Zeit t26 auf aktiv gesetzt. Der Selektor 324 empfängt das Auswahlsignal INJSEL zum Auswählen des Eingabewertes DATA2, und der Selektor 324 stellt der Injektions-DAC 202 den Eingabewert DATA2 bereit. Die Injektions-DAC 202 gibt eine Spannung (eine dem zweiten Eingabewert entsprechende zweite Spannung) entsprechend dem vom Selektor 324 bereitgestellten Eingabewert DATA2 ab. Der Eingabewert DATA2 ist ein Wert, der nur der Durchgriffs-Kompensationsspannung VftF des NMOS-Transistors 322 entspricht, und die Spannung VftF wird während der Periode von der Zeit t24 bis zur Zeit t26 zur REF-Spannungsabgabe addiert.
Zur Zeit t25 nach der Zeit t24 wird das dem Gate des NMOS-Transistors 322 bereitgestellte FDG-Signal von Lo auf Hi gesteuert, und die Kapazität C_FD2 der zusätzlichen FD 321 macht einen Übergang in einen leitfähigen Zustand durch. Aufgrund von zwei Faktoren bewirkt dies, dass die FD-Spannung wie in 24 veranschaulicht ansteigt. Der erste Faktor ist, dass einige der in der Kapazität C_FD der FD 125 vom fotoelektrischen Umwandlungselement 121 akkumulierten Ladungen in die Kapazität C_FD2 der zusätzlichen FD 321 verteilt werden. Der zweite Faktor liegt aufgrund eines durch den Anstiegsübergang des FDG-Signals hervorgerufenen Durchgriffs vor. Die Spannung VftF wird durch die Injektions-DAC 202 zur REF-Spannung addiert, um den Spannungsanstieg aufgrund des zweiten Faktors zu kompensieren und zu ermöglichen, dass ein nächstes D_LG-Umwandlungsergebnis mit einem P_LG-Umwandlungsergebnis verglichen wird.
Die während der Periode von der Zeit t25 bis zur Zeit t26 durchgeführte D_LG-Umwandlung ist eine Verarbeitung zum Digitalisieren der FD-Spannung in einem Zustand, in dem Ladungen in sowohl der Kapazität C_FD der FD 125 als auch der Kapazität C_FD2 der zusätzlichen FD 321 akkumuliert sind. Eine Differenz zwischen einem D_LG-Umwandlungsergebnis und einem P_LG-Umwandlungsergebnis wird ein zweites Verstärkungsumwandlungsergebnis SIG_LG. Die zweite Verstärkungsumwandlung ist eine AD-Umwandlung mit geringer Empfindlichkeit (geringe Verstärkung), da ein geringer Spannungsabfall hervorgerufen wird, indem die fotoelektrische Umwandlungsladung auf eine verhältnismäßig große kombinierte Kapazität (C_FD+C_FD2) verteilt wird. Daher ist es unwahrscheinlich, dass eine Sättigung auftritt, selbst wenn die Menge an empfangenem Licht groß ist und die fotoelektrische Umwandlungsladung groß ist.
Indem man die obige AD-Umwandlungsoperation durchgeführt, können für schwaches Licht Daten mit hoher Auflösung durch das erste Verstärkungsumwandlungsergebnis SIG_HG erhalten werden und können für schwaches Licht Daten durch das zweite Verstärkungsumwandlungsergebnis SIG_LG erhalten werden. Durch eine arithmetische Operation der folgenden Formel (1) unter Verwendung des ersten Verstärkungsumwandlungsergebnisses SIG_HG und des zweiten Verstärkungsumwandlungsergebnisses SIG_LG kann ein integriertes AD-Umwandlungsergebnis SIG als das Pixelsignal SIG erhalten werden, und ein AD-Umwandlungsergebnis mit einem weiten Dynamikbereich kann erhalten werden. $\begin{matrix} SIG = {SIG}_{HG} & ({SIG}_{LG} < SIGLIM) \\ = {SIG}_{LG} * α & ({SIG}_{LG} \geq SIGLIM) \end{matrix}$
SIGLIM repräsentiert hier einen Signalauswahl-Referenzwert, und α= (C_FD+C_FD2) /C_FD repräsentiert eine Verstärkungskorrekturkonstante.
Gemäß der oben beschriebenen vierten Ausführungsform wird, indem man die Ausgabe der Injektions-DAC 202 während der AD-Umwandlungsoperation einstellt, eine REF-Rampenwellenform entsprechend einem Durchgriff auf die FD-Spannung aufgrund eines Schaltvorgangs, der in einer AD-Umwandlungssequenz viele Male auftritt, erzeugt, und es ist möglich, ein AD-Umwandlungsergebnis mit einem weiten Dynamikbereich zu erhalten.
<Detaillierte Konfiguration einer Zeitsteuerungs-Erzeugungsschaltung>
Als Nächstes wird eine detaillierte Konfiguration einer Zeitsteuerungs-Erzeugungsschaltung 29 entsprechend der DAC-Schaltung 25 jeder oben beschriebenen Ausführungsform beschrieben.
Bei der DAC-Schaltung 25 jeder oben beschriebenen Ausführungsform ist im Hinblick auf die relative Beziehung zwischen der Rücksetz-FD-Spannung und der Spannung der REF-Rampenwellenform ein zusätzlicher Bereich klein. Wie zum Beispiel in 12 veranschaulicht ist, kann eine P-Phase-Umwandlungsverarbeitung, in der die Spannungsdurchlaufbreite während der P-Phase-Rampen-Periode nur 20 mV beträgt, durchgeführt werden. Auf der anderen Seite wird KT/C-Rauschen aufgrund eines Schaltvorgangs der Rücksetz-FD-Spannung überlagert, und die P-Phase-Daten haben eine Zufallsverteilung mit einer Standardabweichung von mehreren mV in Bezug auf eine Spannung aufgrund inhärenter Variationen in den Charakteristiken der Komparatorschaltung und dergleichen. Um alle FD-Spannungen bis zu P-Phase-Daten mit einer PPM-Klasse-Auftrittsrate mit einer REF-Rampenwellenform mit einer begrenzten Spannungsbreite eines Durchlaufs umzuwandeln, muss die Mitte der Verteilung der Rücksetz-FD-Spannung an die Mitte des Durchlaufbereichs der P-Phase-Rampen-Periode genau angepasst werden.
Die Konfiguration der Zeitsteuerungs-Erzeugungsschaltung 29, die eine präzise Steuerung der relativen Beziehung zwischen der Rücksetz-FD-Spannung und der Spannung der REF-Rampenwellenform erreicht, wird unter Bezugnahme auf 25 beschrieben.
In der DAC-Schaltung 25 von jeder der oben beschriebenen Ausführungsformen besteht der Zweck darin, die absolute Spannung der FD 125 nach einer Zurücksetzung zu steuern; aber selbst wenn sich die absolute Spannung der FD 125 zum Beispiel um 100 mV ändert, wird eine gesättigte Ladung oder eine Leckladung nicht fatalerweise geändert und der Arbeitsbereich der Komparatorschaltung ist ausreichend breit. Das heißt, die Steuerung einer absoluten Spannung der FD 125 nach der Zurücksetzung hat einen verhältnismäßig breiten zulässigen Bereich. Es ist vorzuziehen, die relative Beziehung mit der Spannung der REF-Rampenwellenform streng zu handhaben, selbst wenn der absolute Spannungswert der FD 125 nach einer Zurücksetzung ein wenig beeinträchtigt ist.
25 veranschaulicht eine detaillierte Schaltung der Zeitsteuerungs-Erzeugungsschaltung 29 als Steuerungsschaltung zum Steuern der Spannung der REF-Rampenwellenform. Man beachte, dass in 25 des einfachen Verständnisses halber die Schaltungen des Pixels 21, der DAC-Schaltung 25 und der Zeitcode-Erzeugungsschaltung 26 ebenfalls veranschaulicht sind.
Die Zeitsteuerungs-Erzeugungsschaltung 29 enthält zumindest einen Zeitsteuerungs-Controller 351, eine Mittenwert-Detektionseinheit 352, eine Register-Aktualisierungseinheit 353, ein Nstart-Register 354, ein Nzero-Register 355, einen Selektor 356 und einen Rampen-Zähler 357.
Der Zeitsteuerungs-Controller 351 steuert jede Einheit in der Zeitsteuerungs-Erzeugungsschaltung 29. Beispielsweise stellt der Zeitsteuerungs-Controller 351 ein DETECT-Signal, das eine Anweisung zur Detektion des Mittenwerts erteilt, der Mittenwert-Detektionseinheit 352 bereit und stellt ein UPDATE-Signal, das eine Anweisung zu einer Register-Aktualisierung erteilt, der Register-Aktualisierungseinheit 353 bereit. Darüber hinaus versorgt der Zeitsteuerungs-Controller 351 den Selektor 356 mit einem SEL-Signal, das eine Anweisung zur Auswahl irgendeines des Nstart-Registers 354 und des Nzero-Registers 355 erteilt, und versorgt den Rampen-Zähler 357 mit einem PRSET-Signal, das eine Anweisung zur Voreinstellung (Reset bzw. Zurücksetzung) der Rampendaten-Eingabe RAMP DATA erteilt, und einem RAMPCOUNT-Signal, das eine Anweisung zur Rampenausgabe der Rampendaten-Eingabe RAMP DATA erteilt. Außerdem stellt der Zeitsteuerungs-Controller 351 TIMECOUNT, das die Ausgabe des Zeitcodes steuert, der Zeitcode-Erzeugungseinheit 26 bereit.
Die Mittenwert-Detektionseinheit 352 extrahiert P-Phase-Daten einer vorbestimmten Anzahl an Abtastweren bzw. Abtastungen (engl.: samples) aus den von der Datenspeichereinheit 52 jedes Pixels 21 bereitgestellten P-Phase-Daten und detektiert den Mittenwert des maximalen Werts und des minimalen Werts (worauf im Folgenden als Mittenwert von P-Phase-Daten verwiesen wird). Der detektierte Mittenwert von P-Phase-Daten wird der Register-Aktualisierungseinheit 353 bereitgestellt.
Die Register-Aktualisierungseinheit 353 vergleicht den Mittenwert von P-Phase-Daten, der von der Mittenwert-Detektionseinheit 352 bereitgestellt wird, mit einem Zielwert von P-Phase-Daten und aktualisiert einen Nzero-Wert und einen Nstart-Wert, die in dem Nstart-Register 354 und dem Nzero-Register 355 gespeichert sind, so dass ein Mittenwert von P-Phase-Daten in einer nächsten P-Phase-Rampen-Periode einem P-Phase-Zielwert nahekommt. Der P-Phase-Zielwert ist beispielsweise eine Mittenspannung des Durchlaufbereichs der REF-Spannung während der P-Phase-Rampen-Periode.
Das Nstart-Register 354 speichert einen Nstart-Wert, und das Nzero-Register speichert einen Nzero-Wert. Der Nstart-Wert entspricht einem Anfangswert der REF-Rampenwellenform, und der Nzero-Wert entspricht einem Beitrag der Rampen-DAC 201 in der REF-Spannung während der Rücksetz-Periode.
Der Selektor 356 wählt auf der Basis des vom Zeitsteuerungs-Controller 351 bereitgestellten SEL-Signals irgendeinen des Nstart-Werts des Nstart-Registers 354 und des Nzero-Werts des Nzero-Registers 355 aus und stellt dem Rampen-Zähler 357 den ausgewählten Wert bereit.
Der Rampen-Zähler 357 erzeugt eine Rampendaten-Eingabe RAMP DATA auf der Basis des Nzero-Werts oder des Nstart-Werts und stellt der Rampen-DAC 201 die Rampendaten-Eingabe bereit. Falls das PRSET-Signal vom Zeitsteuerungs-Controller 351 bereitgestellt wird, stellt der Rampen-Zähler 357 die Rampendaten-Eingabe RAMP DATA vorab auf einen Ausgabewert des Selektors 356 ein.
Die der AD-Umwandlungsoperation entsprechende Steuerung der Zeitsteuerungs-Erzeugungsschaltung 29 wird unter Bezugnahme auf das Zeitablaufdiagramm von 26 beschrieben.
Zuerst stellt von einer Zeit t51 bis zu einer Zeit t52 in der Rücksetz-Periode eines ersten Frame der Zeitsteuerungs-Controller 351 dem Rampen-Zähler 357 ein Hi-PRSET-Signal bereit und stellt dem Selektor 356 ein Lo-SEL-Signal bereit. Daher stellt der Selektor 356 den im Nzero-Register 355 gespeicherten Nzero-Wert dem Rampen-Zähler 357 bereit, und der Rampen-Zähler 357 stellt den Nzero-Wert vorab ein und stellt die Rampendaten-Eingabe RAMP DATA der Rampen-DAC 201 bereit. Die Rampen-DAC 201 gibt eine dem Nzero-Wert entsprechende Spannung ab. Während dieser Rücksetz-Periode wird das RST-Signal für eine vorbestimmte Zeitspanne Hi, und eine Addition der Ausgabe der Injektions-DAC 202 durch den Injektionsimpuls INJ PULSE wird ebenfalls durchgeführt.
Zur Zeit t52, wenn die P-Phase-Umwandlungsperiode des ersten Frame beginnt, steuert der Zeitsteuerungs-Controller 351 das SEL-Signal auf Hi und stellt das Signal dem Selektor 356 bereit. Daher stellt der Selektor 356 den im Nstart-Register 354 gespeicherten Nstart-Wert dem Rampen-Zähler 357 bereit, und der Rampen-Zähler 357 stellt den Nstart-Wert vorab ein und stellt die Rampendaten-Eingabe RAMP DATA der Rampen-DAC 201 bereit. Die Rampen-DAC 201 gibt eine dem Nstart-Wert entsprechende Spannung ab.
Zu einer Zeit t53 nach Ablauf einer vorbestimmten Zeit von der Zeit t52 an ändert der Zeitsteuerungs-Controller 351 das PRSET-Signal in Lo und ändert das RAMPCOUNT-Signal in Hi. Infolgedessen versorgt der Rampen-Zähler 357 die Rampen-DAC 201 mit der Rampendaten-Eingabe RAMP DATA, die in einem konstanten Zyklus inkrementiert wird. Daher senkt die Rampen-DAC 201 die REF-Spannung mit einem konstanten Gradienten.
Zu einer Zeit t54, wenn die Rampen-DAC 201 einen Durchlauf der für die P-Phase-Umwandlung notwendigen Breite beendet, führt der Zeitsteuerungs-Controller 351 das RAMPCOUNT-Signal zu Lo zurück. Daher wird die vom Rampen-Zähler 357 abgegebene Rampendaten-Eingabe RAMP DATA fixiert, und die Spannungsabgabe durch die Rampen-DAC 201 wird ebenfalls fixiert.
Zu einer Zeit t55 wird die D-Phase-Umwandlungsperiode des ersten Frame gestartet, wird das PRSET-Signal auf Hi gesetzt, wird der Nzero-Wert dem Rampen-Zähler 357 bereitgestellt und stellt der Rampen-Zähler 357 den Nzero-Wert vorab ein.
Zwischen der Zeit t55 und der Zeit t56 setzt überdies der Zeitsteuerungs-Controller 351 ein DETECT-Signal auf aktiv (Hi) und veranlasst, dass die Mittenwert-Detektionseinheit 352 den Mittenwert von P-Phase-Daten detektiert. Die in der oben beschriebenen P-Phase-Umwandlungsperiode detektierten P-Phase-Daten werden von jedem Pixel 21 der Mittenwert-Detektionseinheit 352 bereitgestellt, und die Mittenwert-Detektionseinheit 352 detektiert den Mittenwert von P-Phase-Daten.
Während der Periode von der nächsten Zeit t56 bis zur Zeit t57 wird ein RAMPCOUNT-Signal auf Hi gesetzt, und der Rampen-Zähler 357 versorgt die Rampen-DAC 201 mit der Rampendaten-Eingabe RAMP DATA, die in einem konstanten Zyklus inkrementiert wird. Daher senkt die Rampen-DAC 201 die REF-Spannung mit einem konstanten Gradienten.
Zwischen der Zeit t56 und der Zeit t57 setzt überdies der Zeitsteuerungs-Controller 351 ein UPDATE-Signal auf aktiv (Hi) und veranlasst, dass die Register-Aktualisierungseinheit 353 den Nstart-Wert und den Nzero-Wert, die in der nächsten AD-Umwandlung verwendet werden, berechnet. Der berechnete Nstart-Wert wird dem Nstart-Register 354 bereitgestellt und darin gespeichert, und der berechnete Nzero-Wert wird dem Nzero-Register 355 bereitgestellt und darin gespeichert. Es reicht aus, falls eine Aktualisierung des Nstart-Werts und des Nzero-Werts von der Zeit t56 bis zur Zeit t58 durchgeführt wird, was die Anfangszeit der Rücksetz-Periode eines nächsten Frame (zweiter Frame) ist.
Wie oben beschrieben wurde, steuert (stellt) die Zeitsteuerungs-Erzeugungsschaltung 29 die REF-Spannung eines nächsten Frame auf der Basis eines AD-Umwandlungsergebnisses eines vorherigen Frame (ein). Die Mittenwert-Detektionseinheit 352 kann den Mittenwert von P-Phase-Daten durch ein anderes Verfahren als den Mittenwert zwischen dem maximalen Wert und dem minimalen Wert der extrahierten P-Phase-Daten berechnen. Beispielsweise kann, falls bekannt ist, dass die Verteilung der P-Phase-Daten vertikal asymmetrisch ist, so dass der untere Schwanz tendenziell länger als die obere Seite ist, der Mittenwert von P-Phase-Daten ein intern 4:6 teilender Punkt, der kleiner als der Mittenwert des minimalen Werts und des maximalen Werts ist, oder dergleichen sein. Ähnlich kann für den P-Phase-Zielwert ein anderer geeigneter Wert verwendet werden, der nicht die P-Phase-Daten entsprechend der Mittenspannung des Durchlaufbereichs der REF-Spannung während der P-Phase-Rampen-Periode ist.
Indem man den Nstart-Wert und den Nzero-Wert sukzessiv aktualisiert, nähert sich der Mittenwert von P-Phase-Daten dem Zielwert jedes Mal an, wenn die AD-Umwandlung wiederholt wird. Folglich führt die Zeitsteuerungs-Erzeugungsschaltung 29 eine Rückkopplungssteuerung des Durchlaufbereichs der P-Phase-Rampen-Periode in der AD-Umwandlungsoperation durch.
<Erste Mittenwert-Detektionsverarbeitung>
Unter Bezugnahme auf das Flussdiagramm in 27 wird die erste Mittenwert-Detektionsverarbeitung zum Detektieren des Mittenwerts von P-Phase-Daten durch die Mittenwert-Detektionseinheit 352 beschrieben.
Zuerst setzt in Schritt S11 die Mittenwert-Detektionseinheit 352 einen minimalen Wert MIN LIM, den die P-Phase-Daten annehmen können, auf einen maximalen Registerwert MAX REG und setzt einen maximalen Wert MAX LIM, den die P-Phase-Daten annehmen können, auf einen minimalen Registerwert MIN_REG.
In Schritt S12 setzt die Mittenwert-Detektionseinheit 352 1 auf eine Variable i zum Zählen der Anzahl an Abtastungen.
In Schritt S13 setzt die Mittenwert-Detektionseinheit 352 P-Phase-Daten (Sample[i]), die als die i-te Abtastung extrahiert werden, auf eine Variable DATA.
In Schritt S14 bestimmt die Mittenwert-Detektionseinheit 352, ob die Variable DATA in einen Bereich vom minimalen Wert MIN_LIM, den die P-Phase-Daten annehmen können, bis zum maximalen Wert MAX LIM, den die P-Phase-Daten annehmen können, fällt. Das heißt, die Mittenwert-Detektionseinheit 352 bestimmt, ob die Variable DATA MIN_LIM ≤ DATA ≤ MAX_LIM erfüllt oder nicht, und verifiziert die Gültigkeit des Wertes.
Die P-Phase-Daten werden erhalten, indem der Wert des Zeitcodes während der P-Phase-Umwandlung in einen Latch integriert und darin gehalten wird, wobei eine Inversion des Ausgangssignals VC0 der Vergleichsschaltung 51 als Trigger genutzt wird. Daher müssen die gültigen P-Phase-Daten beliebige der durch die Zeitcode-Erzeugungseinheit 26 erzeugten Werte sein. Falls es irgendwelche anderen Daten in den P-Phase-Daten gibt, ist dies aufgrund einer Fehlfunktion der Vergleichsschaltung 51 oder einer Störung der Latch-Schaltung der Fall.
Es ist sinnlos, den Mittenwert von P-Phase-Daten, der einen durch eine Fehlfunktion oder eine Störung hervorgerufenen anormalen Wert enthält, zu detektieren und den Nzero-Wert und den Nstart-Wert einer nächsten AD-Umwandlung zu bestimmen, was in vielen Fällen nachteilig ist. Wenn beispielsweise der minimale Wert, den die P-Phase-Daten annehmen können, 10 ist und der maximale Wert 4090 ist, wird in einem Fall, in dem ein defektes Pixel, dessen P-Phase-Daten auf 0 fixiert sind, und ein defektes Pixel, das auf 5000 fixiert ist, in die Abtastung gemischt werden, der detektierte Mittenwert von P-Phase-Daten bei 2500 fixiert und spiegelt nicht die Verteilung von P-Phase-Daten gesunder Pixel ohne Störung wider. Deshalb müssen diese scheinbar inkorrekten Abtastungen gelöscht werden und dürfen nicht zur Detektion des Mittenwerts von P-Phase-Daten verwendet werden. Die Verarbeitung in Schritt S14 ist eine Verarbeitung dafür.
In einem Fall, in dem in Schritt S14 bestimmt wird, dass die Variable DATA MIN_LIM ≤ DATA ≤ MAX_LIM nicht erfüllt, geht die Verarbeitung zu Schritt S19 weiter.
Falls auf der anderen Seite in Schritt S14 bestimmt wird, dass die Variable DATA MIN_LIM ≤ DATA ≤ MAX_LIM erfüllt, geht die Verarbeitung zu Schritt S15 weiter, und die Mittenwert-Detektionseinheit 352 bestimmt, ob die Variable DATA größer als der maximale Registerwert MAX REG ist.
Falls in Schritt S15 bestimmt wird, dass die Variable DATA größer als der maximale Registerwert MAX_REG ist, geht die Verarbeitung zu Schritt S16 weiter, setzt die Mittenwert-Detektionseinheit 352 die Variable DATA auf den maximalen Registerwert MAX_REG, und die Verarbeitung geht zu Schritt S17 weiter.
Falls auf der anderen Seite in Schritt S15 bestimmt wird, dass die Variable DATA gleich dem maximalen Registerwert MAX_REG oder kleiner ist, wird Schritt S16 übersprungen, und die Verarbeitung geht zu Schritt S17 weiter.
In Schritt S17 bestimmt die Mittenwert-Detektionseinheit 352, ob die Variable DATA kleiner als der minimale Registerwert MIN_REG ist. Falls in Schritt S17 bestimmt wird, dass die Variable DATA kleiner als der minimale Registerwert MIN_REG ist, geht die Verarbeitung zu Schritt S18 weiter, setzt die Mittenwert-Detektionseinheit 352 die Variable DATA auf den minimalen Registerwert MIN_REG, und die Verarbeitung geht zu Schritt S19 weiter.
Falls auf der anderen Seite in Schritt S17 bestimmt wird, dass die Variable DATA gleich dem minimalen Registerwert MIN_REG oder größer ist, wird Schritt S18 übersprungen, und die Verarbeitung geht zu Schritt S19 weiter.
In Schritt S19 bestimmt die Mittenwert-Detektionseinheit 352, ob die Variable i zum Zählen der Anzahl an Abtastungen gleich der vorbestimmten Anzahl an Abtastungen N ist, das heißt, ob die P-Phase-Daten die vorbestimmte Anzahl an Malen einer Extraktion abgetastet wurden.
Falls in Schritt S19 bestimmt wird, dass die Abtastung der P-Phase-Daten noch nicht die vorbestimmte Anzahl von Malen einer Extraktion durchgeführt wurde, geht die Verarbeitung zu Schritt S20 weiter, wird die Variable i um 1 inkrementiert bzw. hochgezählt, und die Verarbeitung kehrt zu Schritt S13 zurück. Daher werden die P-Phase-Daten der nächsten Abtastung in der Variable DATA eingerichtet, und die oben beschriebene Verarbeitung der Schritte S14 bis S19 wird ausgeführt.
Falls auf der anderen Seite in Schritt S19 bestimmt wird, dass die Variable i gleich der Anzahl an Abtastungen N ist, geht die Verarbeitung zu Schritt S21 weiter, berechnet die Mittenwert-Detektionseinheit 352 einen Durchschnittswert des maximalen Registerwerts MAX REG und des minimalen Registerwerts MIN_REG, bestimmt ihn als den Mittenwert CENTER von P-Phase-Daten, und die Verarbeitung endet.
Wie oben beschrieben wurde, wird der Mittenwert des maximalen Werts und des minimalen Werts der extrahierten P-Phase-Daten berechnet, und der Mittenwert von P-Phase-Daten kann detektiert werden.
Bei der Konfiguration der Zeitsteuerungs-Erzeugungsschaltung 29, die in 25 veranschaulicht ist, werden P-Phase-Daten aus einem AD-Umwandlungsergebnis abgetastet, wird die REF-Rampenwellenform der Rampen-DAC 201, die in einer nächsten AD-Umwandlung genutzt wird, so eingestellt, dass eine unbekannte Durchgriffsspannung adaptiv kompensiert werden kann und die Verteilungsmitte der P-Phase-Daten zur Mitte der REF-Rampenwellenform geführt werden kann. Dies macht es möglich, dass P-Phase-Daten von allen Pixeln selbst mit einer REF-Rampenwellenform während einer kurzen P-Phase-Rampen-Periode zuverlässig erfasst werden, und es ist möglich, eine Reduzierung der AD-Umwandlungsgeschwindigkeit durch Einstellen einer längeren P-Phase-Rampenwellenform (P-Phase-Rampen-Periode) und eine Zunahme des Leistungsverbrauchs der AD-Umwandlung zu verhindern, die verursacht wird, indem die Vergleichsschaltung 51 für eine lange Zeit in Betrieb gehalten wird.
In der oben beschriebenen ersten Mittenwert-Detektionsverarbeitung werden der maximale Wert und der minimale Wert der extrahierten Abtastung verwendet; jedoch können der zweitgrößte Wert und der zweitkleinste Wert verwendet werden.
28 ist ein Flussdiagramm der zweiten Mittenwert-Detektionsverarbeitung, die eine Mittenwert-Detektionsverarbeitung in einem Fall ist, in dem der Mittenwert von P-Phase-Daten unter Verwendung des zweitgrößten Werts und des zweitkleinsten Werts detektiert wird.
In dieser Verarbeitung setzt zunächst in Schritt S41 die Mittenwert-Detektionseinheit 352 den minimalen Wert MIN LIM, den die P-Phase-Daten annehmen können, auf einen ersten maximalen Registerwert MAX_1, der die erste größte Abtastung speichert, und einen zweiten maximalen Registerwert MAX_2, der die zweitgrößte Abtastung speichert. Darüber hinaus setzt die Mittenwert-Detektionseinheit 352 den maximalen Wert MAX LIM, den die P-Phase-Daten annehmen können, auf einen ersten minimalen Registerwert MIN_1, der die kleinste Abtastung speichert, und einen zweiten minimalen Registerwert MIN_2, der die zweitkleinste Abtastung speichert.
In Schritt S42 setzt die Mittenwert-Detektionseinheit 352 1 auf die Variable i zum Zählen der Anzahl an Abtastungen.
In Schritt S43 setzt die Mittenwert-Detektionseinheit 352 als die i-te Abtastung extrahierten P-Phase-Daten (Sample[i]) auf eine Variable DATA.
In Schritt S44 bestimmt die Mittenwert-Detektionseinheit 352, ob die Variable DATA in einen Bereich vom minimalen Wert MIN_LIM, den die P-Phase-Daten annehmen können, bis zum maximalen Wert MAX_LIM, den die P-Phase-Daten annehmen können, fällt (MIN_LIM ≤ DATA ≤ MAX_LIM) und verifiziert die Gültigkeit des Werts.
Falls in Schritt S44 bestimmt wird, dass die Variable DATA MIN_LIM ≤ DATA ≤ MAX_LIM nicht erfüllt, geht die Verarbeitung zu Schritt S50 weiter.
Falls auf der anderen Seite in Schritt S44 bestimmt wird, dass die Variable DATA MIN_LIM ≤ DATA ≤ MAX_LIM erfüllt, geht die Verarbeitung zu Schritt S45 weiter, und die Mittenwert-Detektionseinheit 352 bestimmt, welche Bedingung die Variable DATA erfüllt: DATA < MIN_1, MIN 2 ≤ DATA < MIN_2, MAX_2 < DATA ≤ MAX 1 oder MAX 1 < DATA.
Falls in Schritt S45 bestimmt wird, dass die Variable DATA die Bedingung DATA < MIN_1 erfüllt, geht die Verarbeitung zu Schritt S46 weiter. Falls bestimmt wird, dass die Bedingung MIN 1 ≤ DATA ≤ MIN 2 erfüllt wird, geht die Verarbeitung zu Schritt S47 weiter. Falls bestimmt wird, dass die Bedingung MAX_2 < DATA ≤ MAX 1 erfüllt wird, geht die Verarbeitung zu Schritt S48 weiter. Falls bestimmt wird, dass die Bedingung MAX_1 < DATA erfüllt wird, geht die Verarbeitung zu Schritt S49 weiter. Falls keine der Bedingungen erfüllt ist, geht die Verarbeitung zu Schritt S50 weiter.
Falls bestimmt wird, dass die Variable DATA die Bedingung DATA <MIN 1 erfüllt, setzt in Schritt S46 die Mittenwert-Detektionseinheit 352 den ersten minimalen Registerwert MIN_1 auf den zweiten minimalen Registerwert MIN 2 und setzt die Variable DATA auf den ersten minimalen Registerwert MIN_1, und die Verarbeitung geht zu Schritt S50 weiter.
Falls bestimmt wird, dass die Variable DATA die Bedingung MIN 1 ≤ DATA < MIN 2 erfüllt, setzt in Schritt S47 die Mittenwert-Detektionseinheit 352 die Variable DATA auf den zweiten minimalen Registerwert MIN_2, und die Verarbeitung geht zu Schritt S50 weiter.
Falls bestimmt wird, dass die Variable DATA die Bedingung MAX_2 < DATA ≤ MAX_1 erfüllt, setzt in Schritt S48 die Mittenwert-Detektionseinheit 352 die Variable DATA auf den zweiten maximalen Registerwert MAX_2, und die Verarbeitung geht zu Schritt S50 weiter.
Falls bestimmt wird, dass die Variable DATA die Bedingung MAX_1 < DATA erfüllt, setzt in Schritt S49 die Mittenwert-Detektionseinheit 352 den ersten maximalen Registerwert MAX_1 auf den zweiten maximalen Registerwert MAX 2 und setzt die Variable DATA auf den ersten maximalen Registerwert MAX_1, und die Verarbeitung geht zu Schritt S50 weiter.
In Schritt S50 bestimmt die Mittenwert-Detektionseinheit 352, ob die Variable i zum Zählen der Anzahl an Abtastungen gleich der vorbestimmten Anzahl an Abtastungen N ist, das heißt, ob die P-Phase-Daten die vorbestimmte Anzahl von Malen einer Extraktion abgetastet wurden.
Falls in Schritt S50 bestimmt wird, dass die Abtastung der P-Phase-Daten noch nicht die vorbestimmte Anzahl an Malen einer Extraktion durchgeführt worden ist, geht die Verarbeitung zu Schritt S51 weiter, wird die Variable i um 1 inkrementiert, und die Verarbeitung kehrt zu Schritt S43 zurück. Daher werden die P-Phase-Daten der nächsten Abtastung in der Variable DATA gesetzt, und die Verarbeitung der Schritte S43 bis S50, die oben beschrieben wurden, wird ausgeführt.
Falls auf der anderen Seite in Schritt S50 bestimmt wird, dass die Variable i gleich der Anzahl an Abtastungen N ist, geht die Verarbeitung zu Schritt S52 weiter, berechnet die Mittenwert-Detektionseinheit 352 einen Durchschnittswert des zweiten maximalen Registerwerts MAX_2 und des zweiten minimalen Registerwerts MIN_2, bestimmt ihn als den Mittenwert CENTER von P-Phase-Daten, und die Verarbeitung endet.
Wie oben beschrieben wurde, wird der Mittenwert des zweitgrößten Wertes und des zweitkleinsten Wertes der extrahierten P-Phase-Daten berechnet, und der Mittenwert von P-Phase-Daten kann detektiert werden.
Eine Anomalie in P-Phase-Daten aufgrund einer Fehlfunktion oder Störung nimmt nicht immer einen offensichtlichen ungültigen Wert, den die P-Phase-Daten nicht annehmen können, an. Beispielsweise kann sie, wie in 29 veranschaulicht ist, im Verteilungsbereich der gültigen Abtastungsgruppe vergraben bzw. verborgen sein oder kann außerhalb der Verteilung liegen, aber einen Wert annehmen, den die P-Phase-Daten annehmen können. Falls sie im Verteilungsbereich der gültigen Abtastungsgruppe verborgen ist, entspricht sie weder dem maximalen Wert noch dem minimalen Wert in der Abtastung. Daher wird der Mittenwert von P-Phase-Daten nicht beeinflusst, falls der Durchschnittswert des maximalen Wertes und des minimalen Wertes als der Mittenwert von P-Phase-Daten verwendet wird. Falls jedoch der Wert, der von der Verteilung abweicht, ihn die P-Phase-Daten aber annehmen können, wird er der maximale Wert oder minimale Wert, der den Mittenwert von P-Phase-Daten beeinflusst.
In der AD-Umwandlung sollte der Durchlaufbereich während der P-Phase-Rampen-Periode so eingestellt sein, um eine maximale Toleranz für eine normale Schaltung ohne Störung oder Fehlfunktion sicherzustellen. Daher sollte solch ein anormaler Wert den Mittenwert nicht beeinflussen.
In der zweiten Mittenwert-Detektionsverarbeitung von 28 werden, wenn es keine nicht offensichtlichen unerlaubten Daten außerhalb des Bereichs vom minimalen Wert bis zum maximalen Wert normaler P-Phase-Daten in der Abtastung gibt, als Ersatz für den maximalen Wert und den minimalen Wert der zweitgrößte Wert und der zweikleinste Wert für eine Berechnung des Mittenwerts von P-Phase-Daten übernommen. Die Differenzen zwischen dem zweitgrößten Wert und dem maximalen Wert und zwischen dem zweitkleinsten Wert und dem minimalen Wert sind vernachlässigbar klein, falls die Abtastungsumfang groß ist.
30 veranschaulicht die Wahrscheinlichkeit, dass der minimale Wert und der zweitkleinste Wert angenommen werden, wenn die Abtastung der Normalverteilung folgt, als Funktion davon, wie viele Male einer Standardabweichung sie vom Verteilungsdurchschnitt entfernt ist. Wenn die Abtastungsanzahl N 3000 ist, erscheint der kleinste Wert am wahrscheinlichsten bei einem 3,4-Fachen der Standardabweichung, wohingegen der zweitkleinste Wert am wahrscheinlichsten bei dem 3,2-Fachen der Standardabweichung erscheint, so dass es keinen signifikanten Unterschied gibt.
In der zweiten Mittenwert-Detektionsverarbeitung von 28 werden, wenn es nur ein nicht offensichtlich unerlaubtes Datenelement außerhalb des Bereichs vom minimalen Wert bis zum maximalen Wert der normalen P-Phase-Daten in der Abtastung gibt, der minimale Wert und der maximale Wert der gültigen P-Phase-Daten für eine Berechnung des Mittenwerts von P-Phase-Daten übernommen. Falls die Anzahl zu extrahierender Abtastungen geeignet ausgewählt wird, so dass die Anzahl an Fehlfunktionen und Störungen höchstens Eins beträgt, ist die zweite Mittenwert-Detektionsverarbeitung in 28 als Verfahren zum Detektieren des Mittenwerts vom P-Phase-Daten geeignet. Falls man erwartet, dass die Anzahl an Fehlfunktionen und Störungen höchstens Zwei beträgt, ist es nur erforderlich, den Mittenwert von P-Phase-Daten aus dem drittgrößten Wert und dem drittkleinsten Wert zu berechnen.
Wie man aus den Graph von 30 ersehen kann, ist die Verteilung des zweitkleinsten Werts schmaler als die Verteilung des minimalen Werts. Die dritten und vierten Verteilungen sind schmäler. Daher hat der Mittenwert von P-Phase-Daten, der erhalten wird, indem der dritt- oder viertkleinste Wert und der dritt- oder viertgrößte Wert gemittelt werden, den Vorteil, dass die Fluktuation statistisch gering ist, und ist zum Detektieren des Mittenwerts von P-Phase-Daten in Abhängigkeit von der Anzahl extrahierter Abtastungen geeignet.
Zusammengefasst kann der Durchschnittswert des N-ten maximalen Werts (1 < N) und des M-ten minimalen Werts (1 < M) extrahierter P-Phase-Daten je nach der Anzahl extrahierter Abtastungen verwendet werden. Natürlich kann auch der Mittenwert von P-Phase-Daten unter Verwendung eines anderen numerischen Werts als des Durchschnittswerts des N-ten maximalen Werts und des M-ten minimalen Werts der extrahierten P-Phase-Daten berechnet werden. N und M können der gleiche Wert sein oder verschiedene Werte sein, solange sie Werte größer als 1 sind.
Indem man die Konfiguration übernimmt, die den Mittenwert von P-Phase-Daten aus dem zweit- oder drittgrößten Wert und - kleinsten Wert berechnet, ohne durch einen anomalen Abtastwert von einem defekten Pixel oder einem schlecht funktionierenden Pixel, das in die Abtastung gemischt wurde, beeinflusst zu werden, der Mittenwert von P-Phase-Daten genau detektiert werden.
<Beispiel einer Mittenwert-Detektionseinheit mit einer hierarchischen Struktur>
Die Mittenwert-Detektionseinheit 352 kann wie in 31 veranschaulicht mittels einer hierarchischen Struktur konfiguriert sein.
31 veranschaulicht ein anderes Konfigurationsbeispiel der Mittenwert-Detektionseinheit 352.
Die Mittenwert-Detektionseinheit 352 enthält eine Vielzahl von Detektionseinheiten 371 einer ersten Schicht, die für jede Spalte oder eine Vielzahl von Pixelspalten der Pixel-Arrayeinheit 22 vorgesehen sind, in der die Pixel 21 in einem zweidimensionalen Array angeordnet sind, und eine Detektionseinheit 372 einer zweiten Schicht, die in deren nachfolgender Stufe davon vorgesehen ist.
Jede der Vielzahl von Detektionseinheiten 371 einer ersten Schicht erfasst in der Spaltenrichtung von jedem Pixel der Pixel-Arrayeinheit 22 übertragene P-Phase-Daten und führt eine Verarbeitung ähnlich der zweiten Mittenwert-Detektionsverarbeitung in 28 durch, um einen zweiten maximalen Wert 2ndMAX und einen zweiten minimalen Wert 2ndMIN zu detektieren. Das heißt, jede Detektionseinheit 371 einer ersten Schicht detektiert den zweiten maximalen Wert 2ndMAX und den zweiten minimalen Wert 2ndMIN in Einheiten einer oder mehrerer Pixelspalten.
Die Vielzahl von Detektionseinheiten 371 einer ersten Schicht überträgt den detektierten zweiten maximalen Wert 2ndMAX und den zweiten minimalen Wert 2ndMIN in der Reihenrichtung mittels eines Schieberegisters, wodurch der detektierte zweite maximale Wert 2ndMAX und der zweite minimale Wert 2ndMIN der Detektionseinheit 372 einer zweiten Schicht bereitgestellt wird.
Die Detektionseinheit 372 einer zweiten Schicht detektiert den zweiten maximalen Wert 2ndMAX und den zweiten minimalen Wert 2ndMIN mittels der zweiten Mittenwert-Detektionsverarbeitung von 28 aus der Vielzahl zweiter maximaler Werte 2ndMAX und der Vielzahl zweiter minimaler Werte 2ndMIN, die von der Vielzahl von Detektionseinheiten 371 einer ersten Schicht bereitgestellt werden, und detektiert den Mittenwert von P-Phase-Daten.
Mit der Mittenwert-Detektionseinheit 352 mit der obigen Zweischichtstruktur werden der zweite maximale Wert 2ndMAX und der zweite minimale Wert 2ndMIN in mehreren Stufen detektiert, und der Mittenwert von P-Phase-Daten wird detektiert. Selbst in einem Fall, in dem irgendeine der Vielzahl von Detektionseinheiten 371 einer ersten Schicht zwei oder mehr, durch eine Störung oder Fehlfunktion hervorgerufene anormale P-Phase-Daten in der Abtastung enthält und den anormalen Wert als den zweigrößten Wert ausgibt, wird, da die Detektionseinheit 372 einer zweiten Schicht den Wert ausschließt, der Mittenwert von P-Phase-Daten nicht nachteilig beeinflusst.
Das heißt, mit der Mittenwert-Detektionseinheit 352 mit der Zweischichtstruktur ist es möglich, die Widerstandsfähigkeit der Detektion des Mittenwerts von P-Phase-Daten in Bezug auf das Auftreten eines defekten Pixels oder eines schlecht funktionierenden Pixels weiter zu steigern.
Man beachte, dass die Detektionseinheit 371 einer ersten Schicht und die Detektionseinheit 372 einer zweiten Schicht den dritt- oder viertgrößten Wert und den zweitkleinsten Wert detektieren können, anstatt den zweitgrößten Wert und den zweitkleinsten Wert zu detektieren. Darüber hinaus kann die Anzahl an Schichten auf Drei oder Vier erhöht werden. Außerdem kann in Bezug auf das Verfahren zum Berechnen des Mittenwerts von P-Phase-Daten unter Verwendung eines anderen numerischen Werts als des Durchschnittswerts des N-ten maximalen Werts und des M-ten minimalen Werts der extrahierten P-Phase-Daten die Anzahl an Schichten auf eine Vielzahl von Schichten erhöht werden, um eine Detektion durchzuführen.
<Grundkonzept zum Aktualisieren von Registerwerten>
Mit Verweis auf 32 wird das Grundkonzept zum Aktualisieren der in dem Nstart-Register 354 und dem Nzero-Register 355 gespeicherten Registerwerte beschrieben.
32 ist ein Diagramm, das einen Zustand veranschaulicht, in welchem in zwei aufeinanderfolgenden AD-Umwandlungen eines k-ten Frame und eines k+1-ten Frame, AD-Umwandlung_k und AD-Umandlung_k+1, der Registerwert zum Steuern der Rampen-DAC 201 auf der Basis des durch die AD-Umwandlung_k detektierten Mittenwerts von P-Phase-Daten aktualisiert und sich bei der AD-Umwandlung k+1 widergespiegelt.
Nzero[k] und Nzero[k+1] sind Registerwerte (Nzero-Werte) in der AD-Umwandlung_k und der AD-Umwandlung_k+1 des Nzero-Registers 355, die während der Rücksetz-Periode in die Rampen-DAC 201 eingegeben werden. Nstart[k] und Nstart[k+1] sind Registerwerte (Nstart-Werte) in der AD-Umwandlung_k und der AD-Umwandlung k+1 des Nstart-Registers 354, die beim Start der P-Phase-Umwandlung in die Rampen-DAC 201 eingegeben werden.
Eine Differenz Noffset zwischen Nzero und Nstart ist durch die folgende Formel definiert. $Noffset [k] = Nzero [k] - Nstart [k]$
$Noffset [k + 1] = Nzero [k + 1]$
Je nach dem Wert von Noffset tritt eine Differenz in der Ausgabe der Rampen-DAC 201 zwischen der Rücksetz-Periode und dem Start der P-Phase-Umwandlung auf. Falls die Rampen-DAC 201 die in 9 veranschaulichte Konfiguration aufweist, fällt die Ausgangsspannung der Rampen-DAC 201, während der eingegebene numerische Wert zunimmt. Daher zeigt die Tatsache, dass Noffset positiv ist, an, dass die Ausgangsspannung der Rampen-DAC 201 während der Rücksetz-Periode, wo Nzero eingegeben wird, niedriger als die Ausgangsspannung der Rampen-DAC 201 beim Start der P-Phase-Umwandlung, wo Nstart eingegeben wird, ist.
In der Rücksetz-Periode der AD-Umwandlung_k wird die FD-Spannung auf eine Spannung angehoben, die erhalten wird, indem die Ausgangsspannung der Injektions-DAC 202 zur Ausgangsspannung der Rampen-DAC 201 in der Rücksetz-Periode addiert wird, wo Nzero[k] eingegeben wird, und wird das RST-Signal auf Lo gesteuert und fällt die Spannung aufgrund eines Durchgriffs ab. Die Abfallspannung ist in einem bestimmten Bereich aufgrund der charakteristischen Variation der Vergleichsschaltung 51 und des KT/C-Rauschens eines Schaltvorgangs zufällig verteilt. Die beiden gestrichelten Linien, die in 32 die FD-Spannung angeben, geben die obere Grenze und die untere Grenze der FD-Spannungsverteilung des Pixels 21 an, das zum Detektieren des Mittenwerts von P-Phase-Daten abgetastet wurde.
In 32 sind des einfachen Verständnisses halber Zeitcodes bei einer vorbestimmten REF-Spannung durch eine Zahl in Klammern () angegeben.
Beispielsweise zählt die Zeitcode-Erzeugungseinheit 26 von 0 bis 4095 während der P-Phase-Umwandlung und stellt den Zeitcode der Datenspeichereinheit 52 jedes Pixels bereit. Zeitcodes 0 und 4095 sind Grenzwerte von Werten, die als P-Phase-Daten erfasst werden können.
Im Beispiel von 32 sind die P-Phase-Daten des Pixels 21 entsprechend der oberen Grenze der FD-Spannungsverteilung 2000 und sind die P-Phase-Daten des Pixels 21 entsprechend der unteren Grenze der FD-Spannungsverteilung 4000. In diesem Fall wird detektiert, dass der Mittenwert von P-Phase-Daten 3000 ist. In diesem Beispiel ist die Toleranz in Bezug auf den Grenzwert 4095 von P-Phase-Daten der P-Phase-Daten, der die untere Grenze der FD-Spannungsverteilung ist, klein, was keine P-Phase-Umwandlung in einem vorzuziehenden Zustand ist.
Der am meisten zu bevorzugende ideale Zustand ist, dass der Mittenwert von P-Phase-Daten mit einem Zwischenwert 2048 der Grenzwerte an beiden Enden der P-Phase-Daten übereinstimmt und die oberen und unteren Grenzen der FD-Spannungsverteilung die gleiche Toleranz in Bezug auf den P-Phase-Grenzwert aufweisen.
Die Abweichung in der AD-Umwandlung k vom idealen Zustand ist durch die folgende Formel definiert. $Pshift [k] = Pcenter [k] - Ptarget$
Hier repräsentiert Pcenter[k] den Mittenwert von P-Phase-Daten, der durch die AD-Umwandlung_k detektiert wird, und repräsentiert Ptarget einen Zielwert, der vom Mittenwert von P-Phase-Daten angenommen werden soll.
Im Beispiel von 32 ist, da der Zielwert von P-Phase-Daten der Zwischenwert 2048 der Grenzwerte an beiden Enden der P-Phase-Daten ist, Pshift[k] ein positiver Wert von +52, der angibt, dass die auf der Basis von Nzero[k] eingestellte Rücksetz-FD-Spannung verhältnismäßig niedriger als die auf der Basis von Nstart[k] gestartete REF-Spannung ist, das heißt Noffset[k] zu groß ist.
Um diese Abweichung vom Ideal zu eliminieren, ist es nur erforderlich, den Registerwert durch die nächste AD-Umwandlung k+1 zu aktualisieren, so dass Noffset[k+1], das durch die Formel (3) ausgedrückt wird, ein geeigneter Wert wird. Ein geeigneter Wert von Noffset[k+1] wird durch die folgende Formel (5) repräsentiert. $Noffset [k + 1] = Noffset [k] - Rnd (Pshift [k] / RTration)$
Hier repräsentiert Rnd(x) eine Funktion, die die nächstgelegene ganze Zahl zu x übernimmt. RTratio in Formel (5) ist ein numerischer Wert, der repräsentiert, wie viele Zeitcodes inkrementiert werden, während der Rampen-Zähler 357 um Eins inkrementiert wird. Im Allgemeinen wird der Zeitcode in kurzen Zeitintervallen inkrementiert, um die Auflösung der AD-Umwandlung zu erhöhen. Im Gegensatz dazu wird der Rampen-Zähler 357 in längeren Intervallen inkrementiert. Da die REF-Spannung normalerweise eine große Lastkapazität ansteuert, fällt, selbst wenn die Ausgabe der Rampen-DAC 201 eine etwas grobe Pegeldifferenz aufweist, das der Vergleichsschaltung 51 bereitgestellte REF-Signal mit einer Wellenform ab, die man in der praktischen Anwendung wegen eines Tiefpassfiltereffekts, der das Produkt der Lastkapazität und der Ansteuerungsimpedanz als Zeitkonstante nutzt, als gerade Linie betrachten kann. Durch Erhöhen des RTratio kann die Anzahl an Abstufungen der Rampen-DAC 201 reduziert werden, und die DAC-Schaltung 25 kann vereinfacht werden. Daher werden im Allgemeinen numerische Werte wie etwa 4, 8 und 16 als das RTratio verwendet.
Bei einer Register-Aktualisierung für eine AD-Umwandlung k+1 werden Werte von Nzero[k+1] und Nstart[k+1] ausgewählt, um die Formel (3) in Bezug auf den Wert von Noffset[k+1] einzurichten, der durch die Formel (5) bestimmt wird. Es gibt viele Kombinationen von Nzero[k+1] und Nstart[k+1], die die Formel (3) einrichten, aber Nzero[k+1] und Nstart[k+1] sind in die Rampen-DAC 201 eingegebene numerische Werte und sind nicht-negative ganze Zahlen, und Nstart[k+1] ist ein Eingabewert der Rampen-DAC 201 beim Start der D-Phase-Rampen-Periode, und, je kleiner der mögliche Wert ist, desto länger ist der Durchlaufbereich. In Anbetracht des Obigen ist es wünschenswert, Nzero[k+1] und Nstart[k+1] durch die folgende Formel (6) zu bestimmen.
Wenn Noffset [k+1] ≥ 0
Nzero[k+1]=Noffset[k+1]
Nstart[k+1]=0
Wenn Noffset [k+1] < 0
Nzero[k+1]=0 $Nstart [k + 1] = | Noffset [k + 1] |$
33 ist ein Blockdiagramm einer Schaltung zum Durchführen einer Registerwert-Aktualisierungsverarbeitung, die unter Bezugnahme auf 32 beschrieben wurde.
Eine einen Addierer 391 enthaltende Schaltung 392 ist eine Schaltung, die die arithmetische Operation der oben beschriebenen Formel (2) durchführt.
Eine einen Addierer 393 enthaltende Schaltung 394 ist eine Schaltung, die die arithmetische Operation der oben beschriebenen Formel (4) durchführt.
Eine einen Multiplizierer 395 und einen Addierer 396 enthaltende Schaltung 397 ist eine Schaltung, die die arithmetische Operation der oben beschriebenen Formel (5) durchführt.
Eine einen Multiplizierer 398, eine Vorzeichen-Bestimmungseinrichtung 399 und Selektoren 400 und 401 enthaltende Schaltung 402 ist eine Schaltung, die die arithmetische Operation der oben beschriebenen Formel (6) durchführt.
Durch Aktualisieren des Registerwerts mittels der Formel (6) wird der Mittenwert von P-Phase-Daten in der A-Umwandlung k+1 ein Wert, der dem Zielwert von P-Phase-Daten sehr nahe liegt. Jedoch ist dies nicht der Fall, falls die obere oder untere Grenze der Rücksetz-FD-Spannung den Grenzwert der P-Phase-Daten in der AD-Umwandlung k übersteigt. Selbst in diesem Fall nähert sich jedoch, indem eine ähnliche Register-Aktualisierung in der nachfolgenden AD-Umwandlung fortgesetzt wird, der Mittenwert von P-Phase-Daten allmählich dem Zielwert von P-Phase-Daten, und in einer AD-Umwandlung, die der AD-Umwandlung folgt, in welcher die oberen und unteren Grenzen der Rücksetz-FD-Spannung innerhalb der Grenzwerte an beiden Enden der P-Phase-Daten liegen, wird der Mittenwert von P-Phase-Daten ein Wert, der dem Zielwert von P-Phase-Daten sehr nahe liegt. Das heißt, indem man den unter Bezugnahme auf 32 und 33 beschriebenen Registerwert aktualisiert, kann eine schnelle Konvergenz durchgeführt werden, bei der sich der Registerwert dem idealen Zustand der P-Phase-Umwandlung mit möglichst geringem Zeitaufwand annähert.
Wenn die Registerwert-Aktualisierungsverarbeitung von 33 fortgesetzt wird, werden der Nzero-Wert und der Nstart-Wert in jeder AD-Umwandlung im Wesentlichen konstante Werte, und Pshift behält einen kleinen Wert bei, aber diese Werte sind nicht notwendigerweise konstant, sondern fluktuieren geringfügig. Dies gilt, da sich die Rücksetz-FD-Spannung aufgrund von KT/C-Rauschen oder dergleichen jedes Mal unterscheidet, wenn eine AD-Umwandlung durchgeführt wird, und der Mittenwert von P-Phase-Daten, der vom Abtastungspixel detektiert wird, fluktuiert. Für eine Bilderfassung ist es nicht wünschenswert, dass die Parameter der Schaltungsoperation jedes Mal verschieden sind. Dies gilt, da die Fluktuation der Parameter Streifen im Bild oder Flimmern zwischen Einzelbildern hervorrufen kann.
Wenn der Betrag eines Durchgriffs unbekannt ist, und unmittelbar nachdem die AD-Umwandlungsschaltung 42 aktiviert ist, fluktuiert der Registerwert aufgrund der in 33 veranschaulichten Registerwert-Aktualisierungsverarbeitung sehr, konvergiert aber die Fluktuation im Registerwert aufgrund einer Fluktuation des Mittenwerts von P-Phase-Daten durch eine Wiederholung mehrfacher Aktualisierungen zu einer sehr kleinen. Falls die Aktualisierung des Registerwerts zu diesem Zeitpunkt gestoppt wird und die AD-Umwandlung mit dem gleichen Registerwert danach wiederholt wird, kann die AD-Umwandlungsschaltung 42 die AD-Umwandlung mit einem bestimmten Operationsparameter durchführen.
Wenn dieses Verfahren genutzt wird, verursachen jedoch, nachdem der Registerwert in einigen AD-Umwandlungen nach einer Aktivierung konvergiert und auf einen konstanten Wert fixiert ist, die Temperaturdrift und Spannungsdrift aufgrund einer Fortsetzung der AD-Umwandlung für eine lange Zeit Fluktuationen in der Durchgriffs-Abfallspannung und der Ausgabe der DAC-Schaltung 25, was nicht kompensiert werden kann, um Pshift klein zu halten.
Um häufige Registerwert-Aktualisierungen zu vermeiden und der Drift langfristig regulär zu folgen, wird zum Beispiel eine Totzone in Pshift[k] vorgesehen, so dass, wenn der Absolutwert von Pshift[k] einen spezifischen Wert A übersteigt, der Registerwert aktualisiert wird. Falls der Absolutwert gleich A oder kleiner ist, kann jedoch ein Verfahren, in dem der Registerwert nicht aktualisiert wird, übernommen werden.
Solch ein Verfahren kann beispielsweise realisiert werden, indem ein nichtlinearer Filter 411 der Schaltung 397 hinzugefügt wird, die die arithmetische Operation der Formel (5) durchführt, wie in 34 veranschaulicht ist. Der nichtlineare Filter 411 gibt 0 als Feedback[k] aus, wenn der Absolutwert von Pshift[k] gleich dem spezifischen Wert A oder kleiner ist, und gibt ansonsten die Eingabe Pshift[k] als Feedback[k] an den Multiplizierer 395 aus.
Um häufige Registerwert-Aktualisierungen durch die Registerwert-Aktualisierungsverarbeitung von 34 zu vermeiden, ist es jedoch notwendig, eine große Totzone mit einem großen A-Wert vorzusehen. Falls die Totzone groß ist, bleibt, wenn Pshift[k] einmal einen Wert nahe dem Ende der Totzone erreicht, sie für eine lange Zeit in diesem Zustand. In diesem Zustand ist es, da Pshift[k] in einem Zustand ist, in dem es nicht klein ist, unmöglich das Ziel, die oberen und unteren Grenzen der Rücksetz-FD-Spannungsverteilung einzurichten, um die gleiche Toleranz in Bezug auf den P-Phase-Grenzwert aufzuweisen, vollständig zu erreichen.
Um eine häufige Aktualisierung des Registerwerts regulär zu vermeiden und der Drift langfristig zu folgen, um Pshift bei einem ausreichend kleinen Wert zu halten, kann daher die in A von 35 veranschaulichte Konfiguration als der nichtlineare Filter 411 von 34 übernommen werden.
Der in A von 35 veranschaulichte nichtlineare Filter 411 wählt einen Fall 1: 0, ungeachtet der Eingabe, einen Fall 2: der Wert, der erhalten wird, indem der gleitende Durchschnitt der Eingabe gedämpft wird, oder einen Fall 3: der Wert der Eingabe selbst, aus und gibt ihn als Feedback[k] aus. Die Fälle 1 bis 3 werden basierend auf dem Absolutwert der Eingabe Pshift[k] ausgewählt. Fall 3 wird ausgewählt, falls der Absolutwert von Pshift[k] den spezifischen Wert B übersteigt, Fall 2 wird ausgewählt, falls der Absolutwert des gleitenden Durchschnitts der Eingabewerte den spezifischen Wert A übersteigt, und Fall 1 wird ausgewählt, falls der Absolutwert des gleitenden Durchschnitts der Eingabewerte gleich dem spezifischen Wert A oder kleiner ist.
B von 35 ist ein Graph, der Eingabe-/Ausgabedaten durch den nichtlinearen Filter 411 von A der 35 in einem Fall veranschaulicht, in dem die Datenreihe der Eingabe Pshift[k] kontinuierlich den gleichen Wert annimmt.
Mit dem nichtlinearen Filter 411 von A der 35 wird in einem Fall, in dem der Absolutwert der Eingabe Pshift[k] einen spezifischen Wert B übersteigt, die Ausgabe Feedback[k] gleich der Eingabe Pshift[k] und der Schaltung von 33 äquivalent. Dementsprechend wird, solange die Rücksetz-FD-Spannungsverteilung in der AD-Umwandlung_k, woraus Pshift[k] berechnet wird, in den Bereich des Grenzwerts der P-Phase-Daten fällt, eine Registerwert-Aktualisierung durchgeführt, durch die Pshift [k+1] einen Wert nahe 0 in der nächsten AD-Umwandlung k+1 wird, und der nichtlineare Filter 411 versucht eine schnelle Konvergenz. Eine schnelle Konvergenz wird auf der Basis der Rücksetz-FD-Spannung durchgeführt, die aufgrund des KT/C-Rauschens des Abtastungspixels oder dergleichen fluktuiert. Deshalb wird die Eingabe Pshift[k+1] nicht immer 0 in der nächsten AD-Umwandlung_k+1.
Falls auf der anderen Seite der Absolutwert der Eingabe Pshift[k] ein ausreichend kleiner Wert ist, ist es nicht mehr notwendig, den Registerwert zu aktualisieren, und es ist vielmehr besser, die AD-Umwandlung zu wiederholen, während der Zustand der AD-Umwandlungsschaltung 42 mit dem festen Registerwert beibehalten wird.
Der nichtlineare Filter 411 von A der 35 nimmt einen gleitenden Durchschnitt der letzten mehreren Werte der Pshift-Eingabesequenz, um den Einfluss einer Fluktuation zu vermeiden, und setzt die Ausgabe Feedback [k] auf 0, wenn der Absolutwert gleich dem spezifischen Wert oder geringer ist. Daher wird der Wert von Noffset[k+1] vom Wert Noffset[k] aus nicht aktualisiert, und daher wird weder der Nzero-Wert noch der Nstart-Wert aktualisiert. Mit anderen Worten wird dies, wenn die Eingabe Pshift [k] von -A bis A reicht, eine Totzone in Bezug auf Pshift.
Falls der Absolutwert des Werts eines gleitenden Durchschnitts der Datenreihe der Eingabe Pshift[k] den spezifischen Wert A übersteigt, der Absolutwert der Eingabe Pshift[k] aber gleich dem spezifischen Wert B oder kleiner ist, dämpft der nichtlineare Filter 411 den Wert eines gleitenden Durchschnitts, um eine Ausgabe Feedback[k] zu erhalten. Von dem Zustand aus, in dem Pshift[k] in diesem Bereich auftritt, bis zur Totzone wird somit eine langsame Konvergenz ausgeführt, in der der Registerwert intermittierend und in einer geringen Breite aktualisiert wird.
Der nichtlineare Filter 411 von A der 35 enthält eine Bestimmungseinheit 431, eine Einheit 432 für einen gleitenden Durchschnitt, eine Dämpfungseinheit 433 und einen Selektor 434.
Die Bestimmungseinheit 431 bestimmt auf der Basis der Eingabe Pshift[k] und des Werts eines gleitenden Durchschnitts der Datenreihe einen der Fälle 1 bis 3 und gibt ihn an den Selektor 434 aus. Die Einheit 432 für einen gleitenden Durchschnitt berechnet einen Wert eines gleitenden Durchschnitts der Datenreihe der Eingabe Pshift[k] und stellt den Wert eines gleitenden Durchschnitts der Bestimmungseinheit 431 und der Dämpfungseinheit 433 bereit. Die Dämpfungseinheit 433 führt eine Dämpfungsverarbeitung am Wert eines gleitenden Durchschnitts der Datenreihe der Eingabe Pshift[k] durch und gibt einen verarbeiteten Wert an den Selektor 434 aus.
Bei der Aktualisierung des Registerwerts unter Verwendung des nichtlinearen Filters 411 in A von 35 wird, wenn der Betrag eines Durchgriffsbetrags unbekannt ist und unmittelbar nachdem die AD-Umwandlungsschaltung 42 aktiviert ist, eine schnelle Konvergenz durchgeführt, und der Absolutwert von Pshift[k] wird gleich dem spezifischen Wert B oder kleiner. Anschließend wird mittels langsamer Konvergenz ein Registerwert erreicht, so dass der Absolutwert von Pshift[k] gleich dem spezifischen Wert A oder kleiner wird, und der Registerwert wird nicht aktualisiert.
36 ist ein Graph, der Simulationsergebnisse veranschaulicht, die erhalten werden, indem der Registerwert unter Verwendung des nichtlinearen Filters 411 von 35 aktualisiert wird. In der Simulation von 36 wird KT/C-Rauschen mittels eines Zufallszahlenmodells erzeugt.
Gemäß den Simulationsergebnissen von 36 tritt, nachdem die Operation einer schnellen Konvergenz von der Anzahl an Malen einer Aktualisierung k = 2 bis 3 ausgeführt ist, eine Änderung in Registerwerten aufgrund der Operation einer langsamen Konvergenz bis etwa k = 20 sporadisch auf. Danach wird eine Register-Aktualisierung selten durchgeführt.
Wenn die Registerwert-Aktualisierungsverarbeitung unter Verwendung des nichtlinearen Filters 411 von A der 35 fortgesetzt wird, konvergiert Pshift einmal innerhalb der Totzone nach einer Aktivierung, und danach wird, falls Pshift, das aufgrund einer Temperaturdrift und einer Stromversorgungsdrift von der Totzone abweicht, auftritt, wieder eine langsame Konvergenz durchgeführt, und die relative Beziehung zwischen der Rücksetz-FD-Spannungsverteilung und der REF-Spannung in der P-Phase-Umwandlung wird geeignet beibehalten.
Folglich werden auf der Basis einer Differenz im Absolutwert zwischen dem detektierten Mittenwert von P-Phase-Daten und dem gewünschten Zielwert von P-Phase-Daten eine Zone einer schnellen Konvergenz, eine Zone einer langsamen Konvergenz und eine Totzone eingerichtet, und eine Rückkopplung mit unterschiedlichen Empfindlichkeiten wird durchgeführt. Infolgedessen wiederholen die Steuerungsparameter der REF-Rampenwellenform der Rampen-DAC 201 nicht notwendigerweise eine Fluktuation Stück für Stück, sondern passen sich fortlaufend an die Zustandsfluktuation aufgrund der Drift an, wodurch immer die optimale REF-Rampenwellenform erzeugt wird.
<Fünfte Ausführungsform einer DAC-Schaltung>
Falls die Konfiguration einer Kombination der in 25 veranschaulichten Zeitsteuerungs-Erzeugungsschaltung 29 und der DAC-Schaltung 25 der zweiten Ausführungsform von 16, die eine feste Vorspannung nutzt, übernommen wird, erfolgt eine Änderung in der REF-Spannungswellenform und der FD-Spannungswellenform durch Ändern des Registerwerts wie in 37 veranschaulicht. Wenn die Eingabeeinstellung der Injektions-DAC 202 geeignet ist, wird Noffset nicht negativ, ist der Nstart-Wert immer 0 und nur der Nzero-Wert ändert sich. Die Tatsache, dass der Nstart-Wert immer 0 ist und die Vorspannung fest ist, bedeutet, dass die Startspannung der P-Phase-Rampen-Periode immer konstant ist und sich die REF-Rampenwellenform (P-Phase-Rampenwellenform) während der P-Phase-Rampen-Periode nicht ändert. Daher wird die Einstellung der relativen Beziehung zwischen der Rücksetz-FD-Spannung und der REF-Spannung während der P-Phase-Rampen-Periode so durchgeführt, dass die Rücksetz-FD-Spannung auf die Mitte der P-Phase-Rampenwellenform eingestellt wird. Die Einstellung wird durchgeführt, indem der Registerwert aktualisiert wird, und die REF-Spannung zur Zeit einer Zurücksetzung wird eingestellt. Infolgedessen stimmt die Mitte einer Verteilung der Rücksetz-FD-Spannung mit der Mittenspannung der P-Phase-Rampenwellenform überein.
Die Mittenspannung der P-Phase-Rampenwellenform ist eine Spannung, die um die Hälfte der Durchlaufspannungsbreite während der P-Phase-Rampen-Periode niedriger als die Start-REF-Spannung der P-Phase-Rampen-Periode ist. Da sich die Start-REF-Spannung der P-Phase-Rampen-Periode und die Durchlaufspannungsbreite der P-Phase-Rampen-Periode ebenfalls ändern, wenn sich die AD-Umwandlungsverstärkung ändert, ändert sich auch die Mittenspannung der P-Phase-Rampenwellenform, und die Mitte der Verteilung der Rücksetz-FD-Spannung ändert sich ebenfalls.
Die Rücksetz-FD-Spannung hat einen idealen Wert (ideale Spannung), der basierend auf den Anforderungen an einen Betrag einer gesättigten Ladung und Leckladung wie oben beschrieben bestimmt wird. Daher ist es wünschenswert, die Mittenspannung der P-Phase-Rampenwellenform auf die ideale Spannung einzustellen, ohne von der AD-Umwandlungsverstärkung abhängig zu sein.
38 veranschaulicht ein Konfigurationsbeispiel der DAC-Schaltung 25, in der die Mittenspannung der P-Phase-Rampenwellenform auf eine ideale Spannung eingestellt werden kann, ohne von der AD-Umwandlungsverstärkung abhängig zu sein, welche die fünfte Ausführungsform der DAC-Schaltung 25 ist.
Die DAC-Schaltung 25 von 38 enthält eine Referenzstrom-Erzeugungsschaltung 451, eine Rampen-DAC 452, eine Vorspannungs-DAC 453, eine Injektions-DAC 454, einen Lastwiderstand 455 und eine Sourcefolger-Schaltung 456.
Die Referenzstrom-Erzeugungsschaltung 451 stellt der Rampen-DAC 452 und der Vorspannungs-DAC-Einheit 453 einen Referenzstrom Io bereit. Die Rampen-DAC 452 ist ähnlich der Rampen-DAC 201 von 9 ohne die Referenzstrom-Erzeugungsschaltung 231, und die Injektions-DAC 454 ist der Injektionsstrom-Erzeugungsschaltung 243 der Injektions-DAC 202 von 10 ähnlich. Die Vorspannungs-DAC 453 gibt an den Lastwiderstand 455 einen Strom ab, der erhalten wird, wenn ein von der Referenzstrom-Erzeugungsschaltung 451 bereitgestellter Referenzstrom Io mit einer vorbestimmten Zahl gemäß einem numerischen Wert (Vorspannungseinstellungs-Eingabe BIAS) multipliziert wird, der in den Vorspannungseinstellungs-Bus B[0:3] eingegeben wird, und durch die Abtast-Halte-Schaltung 461 gehalten und abgegeben wird.
Wenn der Wert des Verstärkungseinstellungs-Busses G[0:3], der an die Rampen-DAC 452 gegeben wird, m ist, wird ein Wert (M-m), wobei M ein fester Wert ist, in den Vorspannungseinstellungs-Bus B [0:3] der Vorspannungs-DAC 453 eingegeben. Das Verhältnis des Ausgangsstroms der Rampen-DAC 452 zum Master-Transistorstrom ist N, wenn in den Rampendaten-Bus D[0:10] der Rampen-DAC 452 0 eingegeben wird, und, wenn der Wert des Rampendaten-Busses D[0:10], der in die Rampen-DAC 452 in der Mitte der P-Phase-Rampenwellenform eingegeben wird, Nc ist, multipliziert die Vorspannungs-DAC 453 den Referenzstrom Io mit (M-m) * (N-Nc) und legt einen Strom an den Lastwiderstand 455 an.
Wenn der Wert des Rampendaten-Busses D[0:10], der in die Rampen-DAC 452 eingegeben wird, n ist, ist der Ausgangsstrom der Rampen-DAC 452 m*(N-n)*Io. Da die Summe des Ausgangsstroms der Vorspannungs-DAC 453, des Ausgangsstroms der Rampen-DAC 452 und des Ausgangsstroms Iinj der Injektions-DAC 454 an den Lastwiderstand 455 des Widerstands Ro angelegt wird, wird die Ausgangsspannung Vref der DAC-Schaltung 25 in 38 durch die folgende Formel (7) repräsentiert, wobei die OffsetSpannung der Sourcefolger-Schaltung 456 Vgs_sf ist. $Vref = M * (N - Nc) * Io * Ro + m * (Nc - n) * Io * Ro + Iinj * Ro + Vgs_sf$
Die Mittenspannung Vpcenter der P-Phase-Rampenwellenform ist durch die folgende Formel (8) gegeben, in der in der Formel (7) n = Nc und Iinj = 0 substituiert sind. $Vpcenter = M * (N - Nc) * Io * Ro + Vgs_sf$
Die Formel (8) gibt an, dass die Mittenspannung der P-Phase-Rampenwellenform eine Konstante unabhängig von der Verstärkungseinstellung der Rampen-DAC 452, das heißt, dem Wert m des Verstärkungseinstellungs-Busses G[0:3], ist.
Indem man die Vorspannung unter Verwendung der Vorspannungs-DAC 453 einstellt, kann daher die DAC-Schaltung 25 von 38 die Mittenspannung der P-Phase-Rampenwellenform so einstellen, dass sie die ideale Spannung ist, ohne von der AD-Umwandlungsverstärkung abhängig zu sein. Die Einstellung der Rücksetz-FD-Spannung kann mittels des Parameters M des Werts (M-m) durchgeführt werden, der in den Vorspannungseinstellungs-Bus B[0:3] der Vorspannungs-DAC 453 eingegeben wird.
<Steuerungsvariationsbeispiel einer DAC-Schaltung der dritten Ausführungsform>
Falls die Konfiguration einer Kombination der in 25 veranschaulichten Zeitsteuerungs-Erzeugungsschaltung 29, der Abtast-Halte-Schaltung 291 und der DAC-Schaltung 25 der dritten Ausführungsform von 19 unter Verwendung der Rückkopplungsschaltung übernommen wird, erfolgt als Nächstes eine Änderung in der REF-Spannungswellenform und der FD-Spannungswellenform durch Ändern des Registerwerts, wie in 39 veranschaulicht ist.
Der Zeitursprung in 39 entspricht der Zeit t13 in 22. In diesem Fall ändern sich durch die Änderung im Nzero-Wert die Startspannung der P-Phase-Rampenwellenform und die P-Phase-Rampenwellenform, und Rücksetz-FD-Spannung ändert sich nicht.
Selbst wenn die REF-Spannung während einer Zurücksetzung gesteuert wird, indem die Zielspannung unter Verwendung der Rückkopplungsschaltung von 19 vorgegeben wird, stimmt jedoch die Rücksetz-FD-Spannung nicht mit dem Zielwert überein, es sei denn, die Ausgangsspannung der Injektions-DAC 202 stimmt mit der Durchgriffs-Abfallspannung überein.
Um die Rücksetz-FD-Spannung nahe an die Zielspannung zu bringen, muss die Ausgangsspannung der Injektions-DAC 202 so nahe wie möglich bei der Durchgriffs-Abfallspannung liegen. Da die Steuerung des Absolutwerts der Rücksetz-FD-Spannung einen großen zulässigen Bereich wie oben beschrieben aufweist, ist es, selbst wenn die Abstufungsspannung der Injektions-DAC 202 nicht so fein ist, jedoch nur erforderlich, die Eingabe der Injektions-DAC 202 auf den geeigneten nächsten Wert einzustellen, so dass die Ausgangsspannung den Injektions-DAC 202 mit der Durchgriffs-Abfallspannung innerhalb des zulässigen Bereichs übereinstimmt.
Um die Rücksetz-FD-Spannung strikt zu steuern, indem die DAC-Schaltung 25 der dritten Ausführungsform von 19 und die in 25 veranschaulichte Zeitsteuerungs-Erzeugungsschaltung 29 kombiniert werden, führt die DAC-Schaltung 25 von 19 die Steuerung wie in 40 veranschaulicht durch.
Im Zeitablaufdiagramm von 40 wird der Wert (Nstart+Nc), das heißt, der Wert zur Abgabe der Mittenspannung der P-Phase-Rampenwellenform in die Rampen-DAC 201 während der Periode von einer Zeit t72 bis zu einer Zeit t73 eingegeben, wenn der AUTOBIAS-Impuls aktiv ist und die Rückkopplungsschaltung berechtigt ist. Infolgedessen wird die Vorspannungsabgabe bei einer Vorspannung gehalten, so dass die Mittenspannung der P-Phase-Rampenwellenform mit der Zielspannung übereinstimmt.
Während der Periode, in der die nächste Injektions-DAC 202 eine Ausgabe liefert, wird der Nzero-Wert in die Rampen-DAC 201 eingegeben. Falls die Ausgangsspannung der Injektions-DAC 202 mit der Durchgriffs-Abfallspannung nicht komplett übereinstimmt, wird der Nzero-Wert eingestellt, indem die Register-Aktualisierungsverarbeitung durch die Zeitsteuerungs-Erzeugungsschaltung 29 von 25 fortgesetzt wird, und die Rücksetz-FD-Spannung wird um die Mittenspannung der P-Phase-Rampenwellenform, das heißt die Zielspannung, verteilt.
<Erfassung von P-Phase-Daten durch gegen Licht abgeschirmtes Pixel>
In der oben beschriebenen Ausführungsform sind Pixel zum Erfassen der P-Phase-Daten für jedes Pixel der Pixel-Arrayeinheit 22 nicht sonderlich beschränkt; es wird im Folgenden ein Beispiel beschrieben, in welchem die Pixel auf die gegen Licht abgeschirmten Pixel beschränkt sind.
Wie in 41 veranschaulicht ist, umfassen die Pixel 21 der Pixel-Arrayeinheit 22 ein normales Pixel 21P zur Bilderfassung, das Einfallslicht empfängt und eine fotoelektrische Umwandlung durchführt, und ein gegen Licht abgeschirmtes Pixel 21D, das gleich dem normalen Pixel 21P hinsichtlich elektrischer Charakteristiken ist, aber durch einen abschirmenden Körper so abgeschirmt ist, dass Einfallslicht nicht in das fotoelektrische Umwandlungelement 121 eintritt. Das gegen Licht abgeschirmte Pixel 21D ist in einem Gebiet für optisches Schwarz (OPB) zum Detektieren eines Schwarzpegels vorgesehen und wird auch als OPB-Pixel bezeichnet.
Da die P-Phase-Daten nach einem Zurücksetzen der FD 125 und vor einem Übertragen der Ladung vom fotoelektrischen Umwandlungselement erfasst werden, werden sie durch die Belichtung im Wesentlichen nicht beeinflusst. Falls jedoch das fotoelektrische Umwandlungselement 121 starkem Licht ausgesetzt ist und eine große Menge an Ladungen erzeugt, können einige der Ladungen über eine Potentialbarriere zum Gebiet der FD 125 im gleichen Halbleitersubstrat lecken bzw. entweichen. In den in solch einer Situation erfassten P-Phase-Daten wird zusätzlich zum Durchgriffs-Abfall der Abfall aufgrund der entwichenen Ladung überlagert, und der Abfall aufgrund der entwichenen Ladung wird dem Mittenwert von P-Phase-Daten auch überlagert.
Eine Steuerung der REF-Rampenwellenform durch Detektieren des Mittenwerts von P-Phase-Daten wird durchgeführt, indem die Verteilungsmitte der Rücksetz-FD-Spannung auf die Mitte der P-Phase-Rampe für Pixel in einem normalen Zustand eingestellt wird, in dem keine Ladung entweicht, um so die Toleranz in Bezug auf den P-Phase-Grenzwert zu optimieren. Daher ist es nicht vorzuziehen, dass die P-Phase-Daten eines Pixels, aus dem Ladung entweicht, abgetastet werden, um die Detektion des Mittenwerts von P-Phase-Daten zu beeinflussen.
Deshalb tastet die Mittenwert-Detektionseinheit 352 der Zeitsteuerungs-Erzeugungsschaltung 29 die P-Phase-Daten des gegen Licht abgeschirmten Pixels 21D unter der Vielzahl von Pixeln 21 der Pixel-Arrayeinheit 22 ab und detektiert den Mittenwert von P-Phase-Daten. Der Registerwert wird dann auf der Basis des detektierten Mittenwerts von P-Phase-Daten aktualisiert. In 41 sind die gegen Licht abgeschirmten Pixel 21D an sowohl linken als auch rechten Enden der Pixel-Arrayeinheit 22 in mehreren Spalten angeordnet.
Auf der anderen Seite veranschaulicht 42 ein Beispiel, in welchem die gegen Licht abgeschirmten Pixel 21D am oberen Ende der Pixel-Arrayeinheit 22 in mehreren Spalten angeordnet sind. Die Mittenwert-Detektionseinheit 352 der Zeitsteuerungs-Erzeugungsschaltung 29 tastet die P-Phase-Daten der gegen Licht abgeschirmten Pixel 21D von der Vielzahl von Pixeln 21 der Pixel-Arrayeinheit 22 ab und detektiert den Mittenwert von P-Phase-Daten. Der Registerwert wird dann auf der Basis des detektierten Mittenwerts vom P-Phase-Daten aktualisiert.
Indem man die Pixel 21, die den Mittenwert von P-Phase-Daten detektieren, auf die gegen Licht abgeschirmten Pixel 21D beschränkt, ist es auf diese Weise selbst in einer Situation, in der starkes Licht auf einige der Pixel 21 der Pixel-Arrayeinheit 22 einfällt und vom fotoelektrischen Umwandlungselement 121 überlaufende Ladungen in die FD 125 fließen, möglich, den Mittenwert von P-Phase-Daten genau zu detektieren.
Man beachte, dass, wie in 42 veranschaulicht ist, falls die Pixel-Arrayeinheit 22 in ein erstes Gebiet H1 und ein zweites Gebiet H2 unterteilt ist und die AD-Umwandlungsverarbeitung für jedes Gebiet getrennt ausgeführt wird, dem zweiten Gebiet H2 das gegen Licht abgeschirmte Pixel 21 fehlt und daher der Mittenwert von P-Phase-Daten nicht detektiert werden kann.
In diesem Fall stellt der Zeitsteuerungs-Controller 351 der Zeitsteuerungs-Erzeugungsschaltung 29 das UPDATE-Signal, das die Register-Aktualisierung anweist, der Register-Aktualisierungseinheit 353 nur in der AD-Umwandlungsverarbeitung des ersten Gebiets H1, wie in 43 veranschaulicht, bereit, um den Registerwert zu aktualisieren. Der Zeitsteuerungs-Controller 351 aktualisiert den Registerwert in der AD-Umwandlungsverarbeitung des zweiten Gebiets H2 nicht. Als der Registerwert wird wieder, wenn die AD-Umwandlungsverarbeitung auf dem ersten Gebiet H1 durchgeführt wird, der in der letzten AD-Umwandlungsverarbeitung auf dem ersten Gebiet H1 aktualisierte Registerwert verwendet wie er ist.
Falls beispielsweise die Pixel-Arrayeinheit 22 in n Gebiete von einem ersten Gebiet H1 bis zu einem n-ten Gebiet Hn unterteilt ist und ein vorbestimmtes Gebiet (zum Beispiel das erste Gebiet H1) nur die gegen Licht abgeschirmten Pixel 21D enthält, kann, wie in 44 veranschaulicht ist, ferner eine Erfassung von P-Phase-Daten in der AD-Umwandlungsverarbeitung des ersten Gebiets H1, das nur die gegen Licht abgeschirmten Pixel 21D enthält, unterlassen werden. Da keine Lichtinformation in die gegen Licht abgeschirmten Pixel 21D eintritt, besteht keine Notwendigkeit, D-Phase-Daten nach der Erfassung der P-Phase-Daten zu erfassen und eine arithmetische Operation einer CDS durchzuführen, um eine Differenz zwischen beiden erfassten Daten arithmetisch zu ermitteln. Es ist nur notwendig, die P-Phase-Daten zu erfassen, um den Mittenwert von P-Phase-Daten zu detektieren.
Man beachte, dass selbst in den gegen Licht abgeschirmten Pixeln 21D in einem dem normalen Pixel 21P benachbarten Pixel die vom fotoelektrischen Umwandlungselement 121 des normalen Pixels 21P überlaufende Ladung in die FD 125 des gegen Licht abgeschirmten Pixels 21D lecken kann. Um solch einen Einfluss zu vermeiden, wird bevorzugt, unter den gegen Licht abgeschirmten Pixeln 21D das gegen Licht abgeschirmte Pixel 21D abzutasten, das vom normalen Pixel 21P ausreichend entfernt ist und keinen Einfluss auf die Ladungsleckage hat. Eine Schutzbandstruktur zum Auffangen von Leckladungen kann zwischen dem gegen Licht abgeschirmten Pixel 21D, das abgetastet werden soll, und dem nächstgelegenen normalen Pixel 21P vorgesehen werden.
<Andere detaillierte Konfiguration einer Zeitsteuerungs-Erzeugungsschaltung>
45 veranschaulicht ein anderes Konfigurationsbeispiel der Zeitsteuerungs-Erzeugungsschaltung 29.
In 45 sind Teile, die der Konfiguration der in 25 veranschaulichten Zeitsteuerungs-Erzeugungsschaltung 29 entsprechen, mit den gleichen Bezugsziffern bezeichnet, und ihre Beschreibung wird weggelassen.
Die Zeitsteuerungs-Erzeugungsschaltung 29 in 45 steuert die relative Beziehung zwischen der Rücksetz-FD-Spannung und der REF-Rampenwellenform mittels eines anderen Verfahrens.
Konkret ist ein INJ-Register 481, um die Injektionsdaten-Eingabe INJ DATA zu erzeugen, neu vorgesehen, und der als Eingabe an die Rampen-DAC 202 zur Zeit einer Zurücksetzung gegebene Nzero-Wert und die Injektionsdaten-Eingabe INJ DATA, die in die Injektions-DAC 202 eingegeben wird, werden eingestellt. Der Nstart-Wert, der ein voreingestellter Wert beim Start des Durchlaufs der P-Phase-Rampen-Periode und der D-Phase-Rampen-Periode der Rampen-DAC 201 ist, wird auf 0 fixiert.
In der Zeitsteuerungs-Erzeugungsschaltung 29 von 25 kann, wenn ein in der Schaltung der 33 oder 34 ausgeführter Registerwert-Aktualisierungsalgorithmus den Nzero-Wert und den Nstart-Wert kontinuierlich aktualisiert, der Nstart-Wert eine positive ganze Zahl ungleich Null sein. Dies bedeutet, dass die Startspannung der P-Phase-Rampenwellenform und der D-Phase-Rampenwellenform, die für eine AD-Umwandlung genutzt werden, nicht die maximale Ausgangsspannung der Rampen-DAC 201 ist. Falls die Rampen-DAC 201 keine ausreichende Anzahl an Stufen aufweist, kann ein Durchlauf der D-Phase-Daten von einem großen positiven ganzzahligen Nstart-Wert möglicherweise nicht in der Lage sein, den während der D-Phase-Rampen-Periode zu durchlaufenden Bereich komplett zu durchlaufen.
Der Nstart-Wert ist eine positive ganze Zahl, wenn die Mitte der P-Phase-Rampenwellenform mit dem Mittenwert der P-Phase-Daten nicht übereinstimmt, es sei denn, ein Durchlauf beginnt bei einer niedrigen Spannung der P-Phase-Rampenwellenform, selbst wenn der Nzero-Wert 0 ist und die Rampen-DAC 201 die maximale Ausgangsspannung zur Zeit einer Zurücksetzung ausgibt, was bedeutet, dass die Spannungsaddition zur Zeit einer Zurücksetzung durch die Injektions-DAC 202 in Bezug auf die Abfallspannung durch den Rücksetz-Durchgriff über die Maßen ungenügend ist.
Die Zeitsteuerungs-Erzeugungsschaltung 29 von 45 erhöht den Wert des INJ-Registers 481, der die Eingabe der Injektions-DAC 202 ist, um 1, falls der Aktualisierungswert des Nstart-Werts eine positive ganze Zahl ungleich Null wird, in dem Registerwert-Aktualisierungsalgorithmus, der in 33 beschrieben wurde. Somit wird die Additionsspannung durch die Injektions-DAC 202 während der Zurücksetzung in der nächsten AD-Umwandlung erhöht.
Darüber hinaus kann in der Zeitsteuerungs-Erzeugungsschaltung 29 von 25, wenn der in der Schaltung von 33 oder 34 ausgeführte Registerwert-Aktualisierungsalgorithmus den Nzero-Wert und den Nstart-Wert kontinuierlich aktualisiert, der aktualisierte Nzero-Wert den in der Rampen-DAC 201 erlaubten Eingabebereich überschreiten. Dies ist dann der Fall, wenn die Mitte der P-Phase-Rampenwellenform nicht mit dem Mittenwert der P-Phase-Daten übereinstimmt, selbst wenn die Ausgabe der Rampen-DAC 201 bei einer Zurücksetzung auf die untere Grenzspannung gesenkt wird, was bedeutet, dass die Spannungsaddition zur Zeit einer Zurücksetzung durch die Injektions-DAC 202 in Bezug auf die Abfallspannung durch den Rücksetz-Durchgriff über die Maßen überschritten wird.
Falls der aktualisierte Wert des Nzero-Werts den zulässigen maximalen Eingabewert der Rampen-DAC 201 durch den unter Bezugnahme auf 33 beschriebenen Registerwert-Aktualisierungsalgorithmus übersteigt, reduziert die Zeitsteuerungs-Erzeugungsschaltung 29 von 45 den Wert des INJ-Registers 491, der die Eingabe der Injektions-DAC 202 ist, um Eins, wodurch die Additionsspannung durch die Injektions-DAC 202 während der Zurücksetzung in der nächsten AD-Umwandlung reduziert wird.
Mit der Zeitsteuerungs-Erzeugungsschaltung 29 von 45 wird, selbst wenn der an den Eingang der Injektions-DAC 202 gegebene Anfangswert nicht geeignet ist, da der Betrag des Spannungsabfalls aufgrund des Rücksetz-Durchgriffs unbekannt ist, oder wegen einer Driftvariabilität, der Eingabewert der Injektions-DAC 202 allmählich auf einen geeigneten Wert für einen Rücksetz-Durchgriff korrigiert.
Die Zeitsteuerungs-Erzeugungsschaltung 29 von 45 ist ein System mit doppelter Rückkopplung, das die Differenz zwischen der Mitte der P-Phase-Rampenwellenform und dem Mittenwert von P-Phase-Daten zum Nzero-Wert des Nzero-Registers 355 und den INJ DATA des INJ-Registers 481 rückkoppelt. Um einen stabilen Betrieb des Systems sicherzustellen, ist ein effektives Mittel, dass das Rückkopplungsband des INJ-Registers 481 zum Beispiel niedrig gesetzt wird, wenn einmal das INJ-Register 481 aktualisiert wird, dann das INJ-Register 481 durch eine Vielzahl von Malen einer AD-Umwandlung, vorzugsweise etwa 10-mal, nicht aktualisiert wird und nur der Nzero-Wert des Nzero-Registers 355 aktualisiert wird, und dergleichen.
Auch mit der Konfiguration der Zeitsteuerungs-Erzeugungsschaltung 29 von 45 werden die P-Phase-Daten aus einem AD-Umwandlungsergebnis abgetastet, wird die REF-Rampenwellenform der Rampen-DAC 201, die in einer nächsten AD-Umwandlung genutzt wird, so eingestellt, dass eine unbekannte Durchgriffsspannung adaptiv kompensiert werden kann, und kann die Verteilungsmitte der P-Phase-Daten zur Mitte der REF-Rampenwellenform geführt werden. Dies macht es möglich, P-Phase-Daten von allen Pixeln selbst mit einer REF-Rampenwellenform während einer kurzen P-Phase-Rampen-Periode zuverlässig zu erfassen, und es ist möglich, eine Reduzierung der AD-Umwandlungsgeschwindigkeit durch Einstellen einer längeren P-Phase-Rampenwellenform (P-Phase-Rampen-Periode) und eine Zunahme des Leistungsverbrauchs der AD-Umwandlung, die verursacht wird, indem die Vergleichsschaltung 51 für eine lange Zeit in Betrieb gehalten wird, zu verhindern.
<Sechste Ausführungsform einer DAC-Schaltung>
46 veranschaulicht eine Schaltungskonfiguration der sechsten Ausführungsform der DAC-Schaltung 25. Man beachte, dass 46 auch die Pixelschaltung 41 und die Vergleichsschaltung 51 (differentielle Eingangsschaltung 61 bis zur positiven Rückkopplungsschaltung 63) veranschaulicht.
Die DAC-Schaltung 25 von 46 ist dafür konfiguriert, eine Einspeisung eines ersten Ausgangssteuerungssignals BOTTOM zu ermöglichen, und, wenn das erste Ausgangssteuerungssignal BOTTOM aktiv wird, gibt die DAC-Schaltung 25 eine vorbestimmte Spannung (erste spezifische Spannung) ab.
Konkret ist in der DAC-Schaltung 25 von 46 ein PMOS-Transistor 501 zwischen der Stromquelle 213 und dem PMOS-Transistor 214, die die Sourcefolger-Schalter 215 von 8 bilden, neu vorgesehen, und ein NMOS-Transistor 502 ist zwischen dem Ausgangsanschluss und der GND der DAC-Schaltung 25 neu vorgesehen. Das erste Ausgangssteuerungssignal BOTTOM wird den Gates des PMOS-Transistors 501 und des NMOS-Transistors 502 bereitgestellt. Der PMOS-Transistor 501 und der NMOS-Transistor 502 bilden eine Ausgangssteuerungsschaltung, die die Ausgangsspannung der DAC-Schaltung 25 auf einen spezifischen Spannungspegel steuert.
Wenn das erste Ausgangssteuerungssignal BOTTOM aktiv (Hi) wird, setzt die DAC-Schaltung 25 die abgegebene REF-Spannung auf den GND-Pegel. Diese Ausgangsspannung liegt außerhalb des Ausgangsspannungsbereichs, der durch eine digitale numerische Bus-Eingabe in die DAC-Schaltung 25 betrieben werden kann. Wenn die REF-Spannung auf GND eingestellt ist, kann dann der Stromverbrauch des FD-direktgekoppelten Komparators 61 ohne Betreiben der Stromquellen-Steuerungsvorspannung Vb auf 0 gesetzt werden.
<Siebte Ausführungsform einer DAC-Schaltung>
Als Nächstes wird unter Bezugnahme auf 47 die siebte Ausführungsform der DAC-Schaltung 25 beschrieben.
In 47 sind Teile, die jenen von 46 entsprechen, mit den gleichen Bezugsziffern bezeichnet, und eine Beschreibung der Teile wird gegebenenfalls weggelassen, und unterschiedliche Teile werden beschrieben.
Die DAC-Schaltung 25 von 47 ist dafür konfiguriert, eine Einspeisung eines zweiten Ausgangssteuerungssignals xTIP zusätzlich zum ersten Ausgangssteuerungssignal BOTTOM von 46 zu ermöglichen, und, wenn das zweite Ausgangssteuerungssignal xTOP aktiv wird, gibt ferner die DAC-Schaltung 25 eine vorbestimmte Spannung (zweite spezifische Spannung), die von derjenigen verschieden ist, wenn das erste Ausgangssteuerungssignal BOTTOM aktiv ist, ab.
Konkret ist in der DAC-Schaltung 25 von 47 ein PMOS-Transistor 511 zwischen der ersten Stromversorgungsspannung VDDH und dem Ausgangsanschluss der DAC-Schaltung 25 neu vorgesehen und ist ein NMOS-Transistor 512 zwischen dem Ausgangsanschluss der DAC-Schaltung 25 und dem PMOS-Transistor 214 neu vorgesehen. Das zweite Ausgangssteuerungssignal xTOP wird Gates des PMOS-Transistors 511 und des NMOS-Transistors 512 bereitgestellt. In der DAC-Schaltung 25 von 47 bilden der PMOS-Transistor 501, der NMOS-Transistor 502, der PMOS-Transistor 511 und der NMOS-Transistor 512 eine Ausgangssteuerungsschaltung, die die Ausgangsspannung der DAC-Schaltung 25 auf einen spezifischen Spannungspegel steuert.
Wenn das zweite Ausgangssteuerungssignal xTOP aktiv (Lo) wird, setzt die DAC-Schaltung 25 die abgegebene REF-Spannung auf den Pegel der Stromversorgungsspannung (VDDH). Diese Ausgangsspannung liegt ebenfalls außerhalb des Ausgangsspannungsbereichs, der durch eine digitale numerische Bus-Eingabe in die DAC-Schaltung 25 betrieben werden kann. Eine gleichzeitige Aktivierung des ersten Ausgangssteuerungssignals BOTTOM und des zweiten Ausgangssteuerungssignals xTOP ist verboten.
Das Back-Gate des NMOS-Transistors, das in den 46 und 47 weggelassen ist, kann gleich GND in den Zeichnungen sein oder kann eine negative Spannung sein, die gleich oder niedriger als diese ist.
48 ist ein Zeitablaufdiagramm, das die Ansteuerung des ersten Ausgangssteuerungssignals BOTTOM und des zweiten Ausgangssteuerungssignals xTOP in der AD-Umwandlungsverarbeitung veranschaulicht.
Wie in 48 veranschaulicht ist, geht in einem Fall, in dem die AD-Umwandlungsverarbeitung intermittierend ausgeführt wird, die DAC-Schaltung 25 der 46 und 47 vom Ende der AD-Umwandlung bis zum Start der nächsten AD-Umwandlung in einen Bereitschaftszustand über, in dem das erste Ausgangssteuerungssignal BOTTOM aktiv (Hi) ist, die REF-Spannung 0 ist und der Stromverbrauch der Vergleichsschaltung 51 0 ist. Somit kann ein Schaltungsleistungsverbrauch im Zeitmittel unterdrückt werden.
Die Source und der Drain des NMOS-Transistors, der die Vergleichsschaltung 51 bildet, sind Inseln eines Gebiets vom N-Typ, das auf den Halbleitersubstrat 11 vom P-Typ potentialfrei ist, und können Emitter zum Emittieren von Elektronen zum Substrat sein. Das gleiche Halbleitersubstrat 11 weist ein Gebiet vom N-Typ auf, in welchem durch das fotoelektrische Umwandlungselement 121 aus Licht erzeugte Elektronen gespeichert werden, und das Gebiet vom N-Typ liegt nahe der Source und dem Drain des NMOS-Transistors. Falls die Source oder der Drain des NMOS-Transistors der Emitter wird und die Elektronen zum Gebiet vom N-Typ des fotoelektrischen Umwandlungselements 121 entweichen, werden die Ladungen ein Rauschen in Bezug auf lichtinduzierte Elektronen, ein sogenanntes Dunkelstromrauschen. Um dieses Rauschen zu reduzieren, ist es wünschenswert, dass die Source und der Drain des NMOS-Transistors, der die Vergleichsschaltung 51 bildet, ein möglichst hohes Potential aufweisen.
Die Akkumulierung der fotoinduzierten Elektronen wird in einer in 48 veranschaulichten Akkumulierungsperiode von dem Zeitpunkt an, zu dem die Elektronen im Gebiet vom N-Typ des fotoelektrischen Umwandlungselements 121 gelöscht werden, indem das durch die strichpunktierte Linie angegebene OFG-Signal auf Hi gesetzt wird, bis zu dem Zeitpunkt durchgeführt, zu dem die Elektronen zur FD 125 übertragen werden, indem das durch die gestrichelte Linie angegebene TX-Signal auf Hi gesetzt wird. Während der Akkumulierungsperiode ist, bis die AD-Umwandlung beginnt, das zweite Ausgangssteuerungssignal xTOP aktiviert (Lo), ist die REF-Spannung auf den Spannungspegel der Stromversorgung angehoben und sind die Source und der Drain des NMOS-Transistors mit Ausnahme der Source des NMOS-Transistors der Stromquelle der Vergleichsschaltung 51 auf eine Position nahe der Stromversorgungsspannung angehoben. Somit kann das Dunkelstromrauschen während dieser Periode minimiert werden.
Die Rauschelektronen, die während der Periode vom Ende der AD-Umwandlungsoperation bis zu der Zeit akkumuliert werden, zu der das OFG-Signal Hi wird, werden gelöscht, indem der Entladungstransistor 122 eingeschaltet wird, und werden in der nächsten AD-Umwandlung kein Rauschen. Deshalb ist es nicht notwendig, die Source und den Drain des NMOS-Transistors der Vergleichsschaltung 51 auf eine hohe Spannung zu setzen. Vielmehr ist es während dieser Periode wünschenswert, den Zustand in einen Bereitschaftszustand überzuführen, in dem das erste Ausgangssteuerungssignal BOTTOM aktiviert (Hi) ist, die REF-Spannung auf den GND-Pegel verringert ist und der Verbrauchsstrom der Vergleichsschaltung 51 während dieser Periode eliminiert ist, so dass der Verbrauchsstrom im Zeitmittel der Vergleichsschaltung 51 reduziert ist.
Der NMOS-Transistor 502, der das erste Ausgangssteuerungssignal BOTTOM am Gate aufweist und die REF-Spannungsabgabe zu GND überbrückt, und der PMOS-Transistor 511, der das zweite Ausgangssteuerungssignal xTOP am Gate aufweist und die REF-Spannungsabgabe zur Stromversorgungsspannung überbrückt, sind zwischen einer großen Lastkapazität mittels einer großen Anzahl von Verdrahtungen, die die REF-Spannung übertragen, und einer GND oder Stromversorgungsspannung mit niedriger Impedanz eingefügt. Falls ein großer Pull-down- oder Pull-up-Strom in dem Moment fließt, in dem das erste Ausgangssteuerungssignal BOTTOM oder das zweite Ausgangssteuerungssignal xTOP aktiv wird, können die MOS-Transistoren und die die REF-Spannung übertragene Verdrahtung beschädigt werden. Um solch eine Schädigung zu verhindern, sind Maßnahmen zur Reduzierung eines Spitzenstroms effektiv, die ein Einstellen des Aspektverhältnisses jener MOS-Transistoren auf einen hohen Widerstand, ein Einfügen eines Dämpfungswiderstands in Reihenschaltung mit dem MOS-Transistor, ein Schalten des ersten Ausgangssteuerungssignals BOTTOM und des zweiten Ausgangssteuerungssignals xTOP von inert auf aktiv mit einem sanften Gradienten und dergleichen einschließen.
Mit der Konfiguration, in der die durch die DAC-Schaltung 25 abgegebene REF-Spannung auf den GND-Pegel eingestellt wird, falls das erste Ausgangssteuerungssignal BOTTOM der DAC-Schaltung 25 gemäß der sechsten Ausführungsform und der siebten Ausführungsform aktiv (Hi) ist, kann die Verbrauchsleistung des FD-direktgekoppelten Komparators 61 während der Periode ohne Umwandlung der intermittierenden AD-Umwandlung reduziert werden.
Mit der Konfiguration, in der die durch die DAC-Schaltung 25 abgegebene REF-Spannung auf den Pegel der Stromversorgungsspannung gesetzt wird, kann überdies, falls das zweite Ausgangssteuerungssignal xTOP der DAC-Schaltung 25 gemäß der siebten Ausführungsform aktiv (Lo) ist, während der Ladungsakkumulierung des fotoelektrischen Umwandlungselements 121 die Vorspannung des FD-direktgekoppelten Komparators 61 hoch gehalten werden und kann das Dunkelstromrauschen unterdrückt werden.
Man beachte, dass in der DAC-Schaltung 25 von 46 ein Bereitschaftsmodus durch das erste Ausgangssteuerungssignal BOTTOM hinzugefügt ist. In der DAC-Schaltung 25 von 47 sind der Bereitschaftsmodus durch das erste Ausgangssteuerungssignal BOTTOM und ein Modus als Gegenmaßnahme gegen Dunkelstrom durch das zweite Ausgangssteuerungssignal xTOP hinzugefügt. Obgleich nicht veranschaulicht ist die Konfiguration der DAC-Schaltung 25, in der nur der Modus als Gegenmaßnahme gegen Dunkelstrom durch das zweite Ausgangssteuerungssignal xTOP hinzugefügt ist, ebenfalls möglich.
In dem oben beschriebenen Beispiel wird als die Konfiguration des Festkörper-Bildgebungselements 1, das die DAC-Schaltung 25 und die Zeitsteuerungs-Erzeugungsschaltung 29 gemäß jeder Ausführungsform enthält, eine Konfiguration übernommen und beschrieben, die eine AD-Umwandlungsschaltung 42 für ein Pixel oder eine Vielzahl von Pixeln enthält. Die vorliegende Technologie ist jedoch auch auf ein Festkörper-Bildgebungselement vom Spalten-AD-Typ anwendbar, das eine AD-Umwandlungsschaltung 42 für jede Spalte enthält.
<Beispiele einer Anwendung für ein elektronisches Gerät>
Darüber hinaus ist die vorliegende Technologie nicht auf eine Verwendung für ein Festkörper-Bildgebungselement beschränkt. Das heißt, die vorliegende Technologie kann allgemein für ein elektronisches Gerät verwendet werden, das ein Festkörper-Bildgebungselement in einer Bildaufnahmeeinheit (Einheit zur fotoelektrischen Umwandlung) wie etwa einer Bildgebungseinrichtung wie etwa einer digitalen Fotokamera, einer Videokamera oder dergleichen, einer tragbaren Endgeräteinrichtung mit einer Bildgebungsfunktion oder eine Kopiermaschine, die das Festkörper-Bildgebungselement für eine Bildleseeinheit nutzt, verwendet werden. Das Festkörper-Bildgebungselement kann in einer Form vorliegen, in der es als Chip ausgebildet ist, oder kann in einer Modulform mit einer Bildgebungsfunktion vorliegen, in der eine Bildgebungseinheit und eine Signalverarbeitungseinheit oder ein optisches System zusammen integriert sind.
49 ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer Bildgebungseinrichtung veranschaulicht, die ein elektronisches Gerät ist, für das die vorliegende Technologie verwendet wurde.
Eine Bildgebungseinrichtung 600 in 49 enthält eine optische Einheit 601, die eine Linsengruppe und dergleichen enthält, ein Festkörper-Bildgebungselement (Bildgebungsvorrichtung) 602, das die Konfiguration des Festkörper-Bildgebungselements 1 von 1 übernimmt, und eine Schaltung 603 eines Digitalsignalprozessors (DSP), die eine Kamerasignale verarbeitende Schaltung ist. Darüber hinaus enthält die Bildgebungseinrichtung 600 auch einen Frame-Speicher 604, eine Anzeigeeinheit 605, eine Aufzeichnungseinheit 606, eine Operations- bzw. Bedieneinheit 607 und eine Stromversorgungseinheit 608. Die DSP-Schaltung 603, der Frame-Speicher 604, die Anzeigeeinheit 605, die Aufzeichnungseinheit 606, die Bedieneinheit 607 und die Stromversorgungseinheit 608 sind über eine Busleitung 609 miteinander verbunden.
Die optische Einheit 601 empfängt einfallendes Licht (Bildlicht) von einem Gegenstand und erzeugt ein Bild auf einer Bildgebungsoberfläche des Festkörper-Bildgebungselements 602. Das Festkörper-Bildgebungselement 602 wandelt die Menge des einfallenden Lichts, das ein Bild auf der Bildgebungsoberfläche durch die optische Einheit 601 erzeugt, in ein elektrisches Signal in Pixeleinheiten um und gibt das elektrische Signal als Pixelsignal ab. Als das Festkörper-Bildgebungselement 602 kann das Festkörper-Bildgebungselement 1 von 1, das heißt, das die DAC-Schaltung 25 enthaltende Festkörper-Bildgebungselement, das mit einer Schaltungskonfiguration im kleinen Maßstab realisiert wird, verwendet werden.
Die Anzeigeeinheit 605 enthält beispielsweise eine dünne Anzeige wie etwa eine Flüssigkristallanzeige (LCD) oder eine organische Elektrolumineszenz-(EL-)Anzeige und zeigt ein Bewegtbild oder ein unbewegtes Bild an, das durch das Festkörper-Bildgebungselement 602 aufgenommen wurde. Die Aufzeichnungseinheit 606 zeichnet ein Bewegtbild oder ein unbewegtes Bild, das durch das Festkörper-Bildgebungselement 602 aufgenommen wurde, auf einem Aufzeichnungsmedium wie etwa einer Festplatte, einem Halbleiterspeicher oder dergleichen auf.
Die Operations- bzw. Bedieneinheit 607 erteilt gemäß einer Bedienung durch den Nutzer Operationsanweisungen in Bezug auf verschiedene Funktionen der Bildgebungseinrichtung 600. Die Stromversorgungseinheit 608 stellt in geeigneter Weise verschiedene Leistungsquellen, welche eine Betriebsleistung für die DSP-Schaltung 603, den Frame-Speicher 604, die Anzeigeeinheit 605, die Aufzeichnungseinheit 606 und die Operationseinheit 607 sind, diesen Versorgungszielen bereit.
Wie oben beschrieben wurde, kann, indem man das Festkörper-Bildgebungselement 1, das die DAC-Schaltung 25 und die Zeitsteuerungs-Erzeugungsschaltung 29 enthält, die oben beschrieben wurden, als das Festkörper-Bildgebungselement 602 nutzt, die Größe reduziert werden. Dementsprechend ist es möglich, die Größe der Bildgebungseinrichtung 600 wie etwa einer Videokamera, einer digitalen Fotokamera und eines Kameramoduls für ein mobiles Gerät wie etwa ein Mobiltelefon zu reduzieren.
<Anwendungsbeispiele für mobile Objekte>
Die Technologie gemäß der vorliegenden Offenbarung (vorliegende Technologie) kann für eine Vielzahl von Produkte verwendet werden. Beispielsweise kann die Technologie gemäß der vorliegenden Offenbarung als Einrichtungen, die an jedem beliebigen Typ beweglicher Körper wie etwa Automobilen, Elektrofahrzeugen, Hybrid-Elektrofahrzeugen, Motorrädern, Fahrrädern, Einrichtungen zur persönlichen Mobilität, Flugzeugen, Drohnen, Schiffen oder Robotern montiert werden, implementiert werden.
50 ist ein Blockdiagramm, das ein schematisches Konfigurationsbeispiel eines Fahrzeugsteuerungssystems, das ein Beispiel eines Systems zur Steuerung beweglicher Körper ist, für das die Technologie gemäß der vorliegenden Offenbarung verwendet werden kann.
Das Fahrzeugsteuerungssystem 12000 umfasst eine Vielzahl elektronischer Steuerungseinheiten, die über ein Kommunikationsnetzwerk 12001 verbunden sind. In dem in 50 veranschaulichten Beispiel umfasst das Fahrzeugsteuerungssystem 12000 eine Antriebsstrang-Steuerungseinheit 12010, eine Karosseriesystem-Steuerungseinheit 12020, eine Einheit 12030 zur Detektion von Information von außerhalb des Fahrzeugs, eine Einheit 12040 zur Detektion von Information von innerhalb des Fahrzeugs und eine integrierte Steuerungseinheit 12050. Darüber hinaus sind als eine funktionale Konfigurationen der integrierten Steuerungseinheit 12050 ein Mikrocomputer 12051, eine Ton/Bild-Ausgabeeinheit 12052 und eine Schnittstelle (I/F) 12053 mit fahrzeugeigenem Netzwerk veranschaulicht.
Die Antriebsstrang-Steuerungseinheit 12010 steuert gemäß einer Vielzahl von Programmen die Operation von Einrichtungen in Bezug auf den Antriebsstrang des Fahrzeugs. Beispielsweise dient die Antriebsstrang-Steuerungseinheit 12010 als Steuerungseinrichtung für eine Antriebskraft-Erzeugungseinrichtung wie etwa einen Verbrennungsmotor, einen Antriebsmotor oder dergleichen, die die Antriebskraft des Fahrzeugs erzeugt, einen Antriebskraft-Übertragungsmechanismus, der die Antriebskraft auf Räder überträgt, einen Lenkmechanismus, der den Lenkwinkel des Fahrzeugs einstellt, eine Bremseinrichtung, die die Bremskraft des Fahrzeugs erzeugt, und dergleichen.
Die Karosseriesystem-Steuerungseinheit 12020 steuert die Operationen einer Vielzahl von Einrichtungen, die an der Fahrzeugkarosserie angebracht sind, gemäß einer Vielzahl von Programmen. Beispielsweise dient die Karosseriesystem-Steuerungseinheit 12020 als Steuerungseinrichtung für ein schlüsselloses Zugangssystem, ein System für intelligente Schlüssel, eine automatische Fenstereinrichtung oder eine Vielzahl von Leuchten wie etwa einen Frontscheinwerfer, einen Heckscheinwerfer, eine Bremsleuchte, ein Fahrtrichtungssignal oder eine Nebelleuchte. In diesem Fall kann die Karosseriesystem-Steuerungseinheit 12020 Funkwellen, die von einer tragbaren Vorrichtung statt des Schlüssels übertragen werden, oder Signale einer Vielzahl von Schaltern empfangen. Die Karosseriesystem-Steuerungseinheit 12020 empfängt eine Einspeisung dieser Funkwellen oder Signale und steuert die Türverriegelungseinrichtung, die automatische Fenstereinrichtung, die Leuchten oder dergleichen des Fahrzeugs.
Die Einheit 12030 zur Detektion von Information von außerhalb des Fahrzeugs detektiert Information über die äußere Umgebung des das Fahrzeugsteuerungssystem 12000 enthaltenden Fahrzeugs. Beispielsweise ist die Bildgebungseinheit 12031 mit der Einheit 12030 zur Detektion von Information von außerhalb des Fahrzeugs verbunden. Die Einheit 12030 zur Detektion von Information von außerhalb des Fahrzeugs veranlasst die Bildgebungseinheit 12031, Bilder der äußeren Umgebung des Fahrzeugs aufzunehmen, und empfängt die aufgenommenen Bilder. Die Einheit 12030 zur Detektion von Information von außerhalb des Fahrzeugs kann auf der Basis des empfangenen Bildes eine Verarbeitung zum Detektieren eines Objekts wie etwa einer Person, eines Wagens, eines Hindernisses, eines Verkehrsschilds oder eines Zeichens auf einer Straßenoberfläche oder eine Verarbeitung zum Detektieren eines Abstands ausführen.
Die Bildgebungseinheit 12031 ist ein optischer Sensor, der Licht empfängt und ein der Menge an empfangenem Licht entsprechendes elektrisches Signal abgibt. Die Bildgebungseinheit 12031 kann das elektrische Signal als das Bild ausgeben oder kann das elektrische Signal als Entfernungsinformation abgeben. Darüber hinaus kann das von der Bildgebungseinheit 12031 empfangene Licht sichtbares Licht sein oder unsichtbares Licht wie etwa Infrarotstrahlen sein.
Die Einheit 12040 zur Detektion von Information von innerhalb des Fahrzeugs detektiert Information über das Innere bzw. aus dem Inneren des Fahrzeugs. Die Einheit 12040 zur Detektion von Information von innerhalb des Fahrzeugs ist zum Beispiel mit einer Einheit 12041 zur Detektion eines Fahrerzustands verbunden, die den Zustand eines Fahrers detektiert. Die Einheit 12041 zur Detektion eines Fahrerzustands umfasst zum Beispiel eine Kamera, die den Fahrer aufnimmt, und die Einheit 12040 zur Detektion von Information von innerhalb des Fahrzeugs kann auf der Basis einer von der Einheit 12041 zur Detektion eines Fahrerzustands eingegebenen Detektionsinformation den Ermüdungsgrad des Fahrers oder den Konzentrationsgrad des Fahrers berechnen oder kann bestimmen, ob der Fahrer eindöst.
Der Mikrocomputer 12051 kann einen Steuerungszielwert für die Antriebskraft-Erzeugungseinrichtung, den Lenkmechanismus oder die Bremseinrichtung auf der Basis einer Information bezüglich des Innere und der äußeren Umgebung des Fahrzeugs berechnen, welche durch die Einheit 12030 zur Detektion von Information von außerhalb des Fahrzeugs oder die Einheit 12040 zur Detektion von Information von innerhalb des Fahrzeugs ermittelt wird, und kann eine Steuerungsanweisung an die Antriebsstrang-Steuerungseinheit 12010 ausgeben. Beispielsweise kann der Mikrocomputer 12051 eine kooperative Steuerung zu dem Zweck durchführen, Funktionen des fortgeschrittenen Fahrerassistenzsystems (ADAS) auszuführen, die eine Vermeidung einer Kollision oder Aufprallabschwächung für das Fahrzeug, eine Nachfolgefahrt basierend auf einem Folgeabstand, eine Fahrt bei konstanter Geschwindigkeit, eine Warnung vor einer Kollision des Fahrzeugs, eine Warnung vor einer Spurabweichung des Fahrzeugs oder dergleichen einschließen.
Außerdem kann der Mikrocomputer 12051 eine kooperative Steuerung zum Zweck eines automatischen Antreibens oder dergleichen zum autonomen Fahrens, ohne von einem Eingriff des Fahrers oder dergleichen abhängig zu sein, über eine Steuerung der Antriebskraft-Erzeugungseinrichtung, des Lenkmechanismus, der Bremseinrichtung oder dergleichen auf der Basis einer Information über die äußere Umgebung oder das Innere des Fahrzeugs ausführen, welche durch die Einheit 12030 zur Detektion von Information von außerhalb des Fahrzeugs oder die Einheit 12040 zur Detektion von Information von innerhalb des Fahrzeugs erhalten wird, aus.
Der Mikrocomputer 12051 kann darüber hinaus eine Steuerungsanweisung an die Karosseriesystem-Steuerungseinheit 12020 auf der Basis der Information über die äußere Umgebung des Fahrzeugs ausgeben, die durch die Einheit 12030 zur Detektion von Information von außerhalb des Fahrzeugs erhalten wird. Beispielsweise kann der Mikrocomputer 12051 eine kooperative Steuerung ausführen, um einen Schutz gegen Blendung zu realisieren, wie etwa die Frontleuchte gemäß einer Position eines vorausfahrenden Fahrzeugs oder eines entgegenkommenden Fahrzeugs, das durch die Einheit 12030 zur Detektion von Information von außerhalb des Fahrzeugs detektiert wird, zu steuern, um von Fernlicht auf Abblendlicht umzuschalten.
Die Ton/Bild-Ausgabeeinheit 12052 überträgt ein Ausgangssignal eines Tons und/oder eines Bildes an eine Ausgabeeinrichtung, die eine Information einem Insassen des Fahrzeugs oder der äußeren Umgebung des Fahrzeugs optisch oder akustisch mitteilen kann. Im Beispiel von 50 sind als die Ausgabeeinrichtung ein Audio-Lautsprecher 12061, eine Anzeigeeinheit 12062 und ein Armaturenbrett 12063 angegeben. Die Anzeigeeinheit 12062 kann beispielsweise eine bordeigene Anzeige und/oder ein Head-Up-Display umfassen.
51 ist eine Ansicht, die ein Beispiel einer Installationsposition der Bildgebungseinheit 12031 veranschaulicht.
In 51 enthält ein Fahrzeug 12100 Bildgebungseinheiten 12101, 12102, 12103, 12104 und 12105 als die Bildgebungseinheit 12031.
Die Bildgebungseinheiten 12101, 12102, 12103, 12104 und 12105 sind beispielsweise an der Frontpartie, einem Seitenspiegel, der hinteren Stoßstange, der Hecktür, dem oberen Teil der Windschutzscheibe im Fahrzeuginnenraum oder dergleichen des Fahrzeugs 12100 positioniert. Die an der Frontpartie angebrachte Bildgebungseinheit 12101 und die am oberen Teil der Windschutzscheibe im Fahrzeuginnenraum angebrachte Bildgebungseinheit 12105 erfassen Bilder des Bereichs vor dem Fahrzeug 12100. Die an den Seitenspiegeln angebrachten Bildgebungseinheiten 12102 und 12103 erfassen vorwiegend Bilder der Bereich an den Seiten des Fahrzeugs 12100. Die an der hinteren Stoßstange oder der Hecktür angebrachte Bildgebungseinheit 12104 erfasst vorwiegend Bilder des Bereichs hinter dem Fahrzeug 12100. Die von den Bildgebungseinheiten 12101 und 12105 nah vorn erfassten Bilder werden vorwiegend genutzt, um ein vorausfahrendes Fahrzeug, einen Fußgänger, ein Hindernis, eine Verkehrsampel, ein Verkehrszeichen, eine Fahrspur oder dergleichen zu detektieren.
Man beachte, dass 51 ein Beispiel von der jeweiligen Abbildungsbereiche der Bildgebungseinheiten 12101 bis 12104 veranschaulicht. Ein Abbildungsbereich 12111 repräsentiert den Abbildungsbereich der an der Frontpartie angebrachten Bildgebungseinheit 12101. Abbildungsbereiche 12112 und 12113 repräsentieren die Abbildungsbereiche der an den Seitenspiegeln angebrachten Bildgebungseinheiten 12102 bzw. 12103. Ein Abbildungsbereich 12114 repräsentiert den Abbildungsbereich der an der hinteren Stoßstange oder der Hecktür angebrachten Bildgebungseinheit 12104. Beispielsweise zeigen sich überlagernde Bilddaten, die durch die Bildgebungseinheiten 12101 bis 12104 aufgenommen werden, ein Bild aus der Vogelperspektive des Fahrzeugs 12100, das auf das Fahrzeug 12100 herabblickt.
Zumindest eine der Bildgebungseinheiten 12101 bis 12104 kann eine Funktion, um eine Abstandsinformation zu erhalten, aufweisen. Beispielsweise kann zumindest eine der Bildgebungseinheiten 12101 bis 12104 eine Stereokamera sein, die eine Vielzahl von Bildgebungselementen enthält, oder kann ein Bildsensor mit Pixeln für eine Detektion von Phasendifferenzen sein.
Der Mikrocomputer 12051 kann beispielsweise insbesondere ein am nächsten befindliches dreidimensionales Objekt auf eine Fahrweg des Fahrzeugs 12100, wobei das dreidimensionale Objekt mit einer vorbestimmten Geschwindigkeit (zum Beispiel 0 km/h oder höher) in einer Richtung fährt, die im Wesentlichen die gleiche wie diejenige des Fahrzeugs 12100 ist, als das vorausfahrende Fahrzeug extrahieren, indem ein Abstand zu jedem dreidimensionalen Objekt in den Abbildungsbereichen 12111 bis 12114 und eine zeitliche Änderung des Abstands (Relativgeschwindigkeit in Bezug auf das Fahrzeug 12100) auf der Basis der von den Bildgebungseinheiten 12101 bis 12104 erhaltenen Abstandsinformation bestimmt wird. Außerdem kann der Mikrocomputer 12051 einen einzuhaltenden Abstand zwischen Fahrzeugen zum vorausfahrenden Fahrzeug vorher festlegen und kann eine automatische Bremssteuerung (einschließlich einer Nachfolge-Stopp-Steuerung), eine automatische Beschleunigungssteuerung (einschließlich einer Nachfolge-Start-Steuerung) und dergleichen durchführen. Auf diese Weise ist es möglich, eine kooperative Steuerung auszuführen, um einen automatischen Antrieb oder dergleichen u realisieren, um, ohne vom Eingriff des Fahrers abhängig zu sein, autonom zu fahren.
Der Mikrocomputer 12051 kann zum Beispiel dreidimensionale Objektdaten bezüglich dreidimensionaler Objekte extrahieren, während die Daten in ein zweirädrige Fahrzeug, ein reguläres Fahrzeug, ein großes Fahrzeug, einen Fußgänger und ein anderes dreidimensionales Objekt wie etwa einen Telefonmasten auf der Basis der Abstandsinformation sortiert werden, die von den Bildgebungseinheiten 12101 bis 12104 erhalten werden, und die Daten nutzen, um Hindernissen automatisch auszuweichen. Beispielsweise unterscheidet der Mikrocomputer 12051 Hindernisse um das Fahrzeug 12100 herum in ein Hindernis, das ein Fahrer des Fahrzeugs 12100 optisch erkennen kann, und ein Hindernis, das optisch schwer zu erkennen ist. Der Mikrocomputer 12051 bestimmt dann ein Kollisionsrisiko, das ein Maß eines Kollisionsrisikos mit jedem Hindernis angibt, und, wenn das Kollisionsrisiko gleich einem eingestellten Wert oder höher ist und eine Möglichkeit einer Kollision besteht, kann der Mikrocomputer 12051 eine Fahrassistenz ausführen, um eine Kollision zu vermeiden, indem über den Audio-Lautsprecher 12061 und die Anzeigeeinheit 12062 eine Warnung an den Fahrer ausgegeben wird oder über die Antriebsstrang-Steuerungseinheit 12010 eine erzwungene Abbremsung oder Ausweichlenkbewegung durchgeführt wird.
Zumindest eine der Bildgebungseinheiten 12101 bis 12104 kann eine Infrarotkamera sein, um Infrarotstrahlen zu detektieren. Beispielsweise kann der Mikrocomputer 12051 einen Fußgänger erkennen, indem bestimmt wird, ob sich in den aufgenommenen Bildern der Bildgebungseinheiten 12101 bis 12104 ein Fußgänger befindet oder nicht.
Eine solche Erkennung eines Fußgängers wird beispielsweise mittels einer Prozedur zum Extrahieren von Merkmalspunkten in den aufgenommenen Bildern der Bildgebungseinheiten 12101 bis 12104 als Infrarotkameras und einer Prozedur zum Durchführen eines Musterabgleichs an einer Reihe von Merkmalspunkten, die eine Kontur eines Objekts angeben, ausgeführt, um zu unterscheiden, ob das Objekt ein Fußgänger ist oder nicht. Wenn der Mikrocomputer 12051 bestimmt, dass es in den aufgenommenen Bildern der Bildgebungseinheiten 12101 bis 12104 einen Fußgänger gibt, und den Fußgänger erkennt, veranlasst die Ton/Bild-Ausgabeeinheit 12052 die Anzeigeeinheit 12062, eine viereckige Konturlinie zur Hervorhebung dem erkannten Fußgänger zu überlagern. Die Ton/Bild-Ausgabeeinheit 12052 kann überdies die Anzeigeeinheit 12062 veranlassen, Symbole oder dergleichen, die Fußgänger angeben, an gewünschten Positionen anzuzeigen.
Bisher ist ein Beispiel eines Fahrzeugsteuerungssystems beschrieben, für das die Technologie gemäß der vorliegenden Offenbarung verwendet werden kann. Die Technologie gemäß der vorliegenden Offenbarung kann unter den oben beschriebenen Konfigurationen für die Bildgebungseinheit 12031 verwendet werden. Konkret kann als die Bildgebungseinheit 12031 das Festkörper-Bildgebungselement 1 verwendet werden, das die DAC-Schaltung 25 und die Zeitsteuerungs-Erzeugungsschaltung 29 enthält, die oben beschrieben wurden. Indem man die Technologie gemäß der vorliegenden Offenbarung für die Bildgebungseinheit 12031 verwendet, ist es möglich, ein einfacher zu betrachtendes aufgenommenes Bild zu erhalten und eine Abstandsinformation bei Reduzierung der Größe zu erhalten. Darüber hinaus ist es möglich, die Ermüdung eines Fahrers zu reduzieren und den Grad an Sicherheit des Fahrers und des Fahrzeugs zu erhöhen, indem das erhaltene aufgenommene Bild und die Abstandsinformation genutzt werden.
<Beispiel einer Verwendung eines Bildsensors>
52 ist ein Diagramm, das ein Beispiel einer Verwendung eines das oben beschriebene Festkörper-Bildgebungselement 1 nutzenden Bildsensors veranschaulicht.
Der das oben beschriebene Festkörper-Bildgebungselement 1 nutzende Bildsensor kann in verschiedenen Fällen zum Erfassen von Licht wie etwa beispielsweise sichtbarem Licht, Infrarotlicht, Ultraviolettlicht und Röntgenstrahlen verwendet werden, wie im Folgenden beschrieben wird.

- Einrichtungen, um Bilder zur Betrachtung aufzunehmen, wie etwa Digitalkameras und ein mobiles Gerät mit Kamerafunktion
- Einrichtungen, die für das Verkehrswesen, wie etwa Sensoren im Fahrzeug, um den Bereich vor, hinter dem Fahrzeug, die Umgebung und das Innere etc. des Fahrzeugs aufzunehmen, Überwachungskameras, um fahrende Fahrzeuge und Straßen zu überwachen, und Abstandsmesssensoren, die den Abstand zwischen Fahrzeugen und dergleichen für ein sicheres Fahren zum automatischen Anhalten und dergleichen messen, eine Erkennung eines Zustands des Fahrers und dergleichen genutzt werden
- Einrichtungen, die in Haushaltsgeräten wie etwa TV-Geräten, Kühlschränken, Klimaanlagen etc. genutzt werden, um Gesten eines Nutzers zu erfassen und Gerätefunktionen gemäß den Gesten auszuführen
- Einrichtungen, die für die Medizin und das Gesundheitswesen verwendet werden, wie etwa Endoskope und Einrichtungen, die eine Bildgebung von Blutgefäßen mittels Empfang von Infrarotlicht durchführen
- Einrichtungen, die für das Sicherheitswesen verwendet werden, wie etwa Überwachungskameras zur Verbrechensvorbeugung und Kameras zur Personenauthentifizierung
- Einrichtungen, die für den Schönheitsbereich verwendet werden, wie etwa ein Hautmessinstrument, um ein Bild der Haut aufzunehmen, und ein Mikroskop, um ein Bild der Kopfhaut aufzunehmen
- Einrichtungen, die für den Sport verwendet werden, wie etwa Action-Kameras und tragbare Kameras für Sportanwendungen und dergleichen
- Einrichtungen, die für die Landwirtschaft verwendet werden, wie etwa Kameras zur Überwachung des Zustands von Feldern und Feldfrüchten.

Die Ausführungsform der vorliegenden Technologie ist nicht auf die oben erwähnten Ausführungsformen beschränkt, sondern verschiedene Änderungen können innerhalb des Umfangs vorliegenden Technologie, ohne von deren Kern abzuweichen, vorgenommen werden.
Beispielsweise kann die Form übernommen werden, welche alle oder einen Teil der oben erwähnten Vielzahl von Ausführungsformen kombiniert.
Die vorliegende Technologie ist nicht nur für Festkörper-Bildgebungselemente verwendbar, die eine AD-Umwandlung kapazitiver Signale mit Signalspannungen aufgrund von Ladungen einer fotoelektrischen Umwandlung durchführen, sondern auch für Sensoren für eine parasitäre Kapazität und elektrische Felder in der Umgebung, beispielsweise Schaltungen, die eine AD-Umwandlung von Detektionssignalen von Fingerabdrucksensoren und Berührungsfeldern bzw. Touch-Panels durchführen, und ist besonders geeignet für Schaltungen, die eine AD-Umwandlung zusammenfassend an einer großen Anzahl kapazitiver Sensoren gleichzeitig durchführen.
Man beachte, dass die in der vorliegenden Beschreibung beschriebenen Effekte nur veranschaulichend und nicht einschränkend sind, und in der vorliegenden Patentbeschreibung nicht beschriebene Effekte können geliefert werden.
Man beachte, dass die vorliegende Technologie wie im Folgenden konfiguriert werden kann.

(1) Eine DAC-Schaltung umfasst:
- eine Rampen-DAC, die ein Rampensignal erzeugt, dessen Spannung sich mit einem konstanten Zeitgradienten ändert;
- eine Injektions-DAC, die während einer Rücksetz-Periode zum Zurücksetzen einer Vergleichs-Zielspannung eine vorbestimmte Spannung abgibt, um mit dem Rampensignal verglichen zu werden; und
- eine Addierschaltung, die eine Ausgabe der Rampen-DAC und eine Ausgabe der Injektions-DAC addiert und die Ausgaben als Vergleichs-Referenzspannung an eine Vergleichsschaltung ausgibt.
(2) Die DAC-Schaltung gemäß (1), worin die Rampen-DAC und die Injektions-DAC eine Ausgangsspannung bei einer vorbestimmten Stufenspannung gemäß einem Eingabewert ändern, und die Stufenspannung der Rampen-DAC kleiner als die Stufenspannung der Injektions-DAC eingestellt ist.
(3) Die DAC-Schaltung gemäß (1) oder (2), ferner umfassend eine Schaltung zur Erzeugung einer Festspannung, die eine vorbestimmte feste Vorspannung erzeugt, in der die Addierschaltung ferner eine Ausgabe der Schaltung zur Erzeugung einer Festspannung zu der Ausgabe der Rampen-DAC und der Ausgabe der Injektions-DAC addiert und die Ausgaben als die Vergleichs-Referenzspannung an die Vergleichsschaltung ausgibt.
(4) Die DAC-Schaltung gemäß (3), worin die Schaltung zur Erzeugung einer Festspannung eine Abtast-Halte-Schaltung enthält, und die Schaltung zur Erzeugung einer Festspannung die vorbestimmte feste Vorspannung abgibt, wenn die Abtast-Halte-Schaltung in einem Haltemodus ist.
(5) Die DAC-Schaltung gemäß einem von (1) bis (4), ferner umfassend einen Selektor, der irgendeinen eines ersten Eingabewertes und eines zweiten Eingabewertes auswählt und den ausgewählten Eingabewert der Injektions-DAC bereitstellt, worin die Injektions-DAC eine erste Spannung basierend auf dem ersten Eingabewert oder eine zweite Spannung basierend auf dem zweiten Eingabewert, der vom Selektor bereitgestellt wurde, abgibt.
(6) Die DAC-Schaltung gemäß (5), worin die Vergleichsschaltung einen Vergleich zwischen der Vergleichs-Zielspannung, die durch Übertragen einer Signalladung erzeugt wird, und der Vergleichs-Referenzspannung eine Vielzahl von Malen durchführt.
(7) Die DAC-Schaltung gemäß einem von (1) bis (6), ferner umfassend eine Steuerungsschaltung, die einen Eingabewert zum Steuern einer Spannung des Rampensignals eines nächsten Frame auf der Basis eines AD-Umwandlungsergebnisses eines vorherigen Frame bestimmt und der Rampen-DAC den Eingabewert bereitstellt, worin die Rampen-DAC das Rampensignal auf der Basis des von der Steuerungsschaltung bereitgestellten Eingabewerts erzeugt.
(8) Die DAC-Schaltung gemäß (7), worin die Steuerungsschaltung einen Durchschnittswert eines N-ten maximalen Werts (1 < N) und eines M-ten minimalen Werts (1 < M) einer Vielzahl von Pixeln nutzt, die von dem vorherigen Frame extrahiert wurden, um einen Mittenwert von P-Phase-Daten zu detektieren, der ein Mittenwert von P-Phase-Daten ist, der einen Rücksetzpegel der Pixel in einer CDS-Verarbeitung angibt, und den Eingabewert zum Steuern der Spannung des Rampensignals des nächsten Frame zu bestimmen.
(9) Die DAC-Schaltung gemäß (8), worin die Steuerungsschaltung den Durchschnittswert des N-ten maximalen Werts und des M-ten minimalen Werts der Vielzahl von Pixeln detektiert, die vom vorherigen Frame in mehreren Stufen extrahiert wurden.
(10) Die DAC-Schaltung gemäß (8) oder (9), worin die Steuerungsschaltung eine Zone schneller Konvergenz, eine Zone langsamer Konvergenz und eine Totzone in Bezug auf einen Absolutwert einer Differenz zwischen dem detektierten Mittenwert von P-Phase-Daten und einem gewünschten Zielwert von P-Phase-Daten einstellt und eine Rückkopplung mit verschiedenen Empfindlichkeiten anwendet.
(11) Die DAC-Schaltung gemäß einem von (8) bis (10), worin die Steuerungsschaltung nur gegen Licht abgeschirmte Pixel des vorherigen Frame als die Vielzahl von Pixeln extrahiert.
(12) Die DAC-Schaltung gemäß einem von (1) bis (11), ferner umfassend eine Ausgangssteuerungsschaltung, die einen spezifischen Spannungspegel auf der Basis eines Ausgangssteuerungssignals an die Vergleichsschaltung abgibt.
(13) Die DAC-Schaltung gemäß (12), worin die Ausgangssteuerungsschaltung die Vergleichsschaltung veranlasst, einen GND-Pegel abzugeben, falls ein erstes Ausgangssteuerungssignal als das Ausgangssteuerungssignal aktiv wird.
(14) Die DAC-Schaltung gemäß (12) oder (13), worin die Ausgangssteuerungsschaltung die Vergleichsschaltung veranlasst, einen Pegel einer Stromversorgungsspannung abzugeben, falls ein zweites Ausgangssteuerungssignal als das Ausgangssteuerungssignal aktiv wird.
(15) Die DAC-Schaltung gemäß einem von (1) bis (14), worin die Vergleichsschaltung eine differentielle Eingangsschaltung enthält, ein Eingang der differentiellen Eingangsschaltung mit der Vergleichs-Zielspannung, die durch Übertragen einer Signalladung erzeugt wird, direkt DC-gekoppelt ist, ein anderer Eingang der differentiellen Eingangsschaltung mit der Vergleichs-Referenzspannung direkt DC-gekoppelt ist, und die Vergleichsschaltung die Vergleichs-Zielspannung während der Rücksetz-Periode auf die Vergleichs-Referenzspannung zurücksetzt.
(16) Die DAC-Schaltung gemäß einem von (1) bis (14), worin die Vergleichsschaltung eine differentielle Eingangsschaltung enthält, ein Eingang der differentiellen Eingangsschaltung mit einer Sperrvorspannungsdiode, die eine fotoelektrisch umgewandelte Signalladung akkumuliert, direkt DC-gekoppelt ist, ein anderer Eingang der differentiellen Eingangsschaltung mit der Vergleichs-Referenzschaltung direkt DC-gekoppelt ist, und die Vergleichsschaltung eine Spannung der Sperrvorspannungsdiode während der Rücksetz-Periode auf die Vergleichs-Referenzspannung zurücksetzt.
(17) Ein Festkörper-Bildgebungselement, umfassend:
- eine DAC-Schaltung, umfassend:
  - eine Rampen-DAC, die ein Rampensignal erzeugt, dessen Spannung sich mit einem konstanten Zeitgradienten ändert;
- eine Injektions-DAC, die während einer Rücksetz-Periode zum Zurücksetzen einer Vergleichs-Zielspannung eine vorbestimmte Spannung abgibt, um mit dem Rampensignal verglichen zu werden; und
- eine Addierschaltung, die eine Ausgabe der Rampen-DAC und eine Ausgabe der Injektions-DAC addiert und die Ausgaben als Vergleichs-Referenzspannung an eine Vergleichsschaltung abgibt.
(18) Elektronisches Gerät, umfassend:
- ein Festkörper-Bildgebungselement, das eine DAC-Schaltung enthält, welche umfasst:
  - eine Rampen-DAC, die ein Rampensignal erzeugt, dessen Spannung sich mit einem konstanten Zeitgradienten ändert;
  - eine Injektions-DAC, die während einer Rücksetz-Periode zum Zurücksetzen einer Vergleichs-Zielspannung eine vorbestimmte Spannung abgibt, um mit dem Rampensignal verglichen zu werden; und
  - eine Addierschaltung, die eine Ausgabe der Rampen-DAC und eine Ausgabe der Injektions-DAC addiert und die Ausgaben als Vergleichs-Referenzspannung an eine Vergleichsschaltung abgibt.
(B1) Die DAC-Schaltung, umfassend:
- eine Ausgangssteuerungsschaltung, die auf der Basis eines Ausgangssteuerungssignals an eine Vergleichsschaltung einen spezifischen Spannungspegel abgibt, und wobei
- der spezifische Spannungspegel eine Spannung ist, die einen Bereich übersteigt, der erhalten wird, indem eine Stufenspannung mit einem DAC-Eingabewert multipliziert wird.
(B2) Die DAC-Schaltung gemäß (B1), worin die Ausgangssteuerungsschaltung die Vergleichsschaltung veranlasst, einen GND-Pegel abzugeben, falls ein erstes Ausgangssteuerungssignal als das Ausgangssteuerungssignal aktiv wird.
(B3) Die DAC-Schaltung gemäß (B1) oder (B2), worin die Ausgangssteuerungsschaltung die Vergleichsschaltung veranlasst, einen Pegel einer Stromversorgungsspannung abzugeben, falls ein zweites Ausgangssteuerungssignal als das Ausgangssteuerungssignal aktiv wird.

Bezugszeichenliste

1: Festkörper-Bildgebungselement
21: Pixel
22: Pixel-Arrayeinheit
25: DAC-Schaltung
29: Zeitsteuerungs-Erzeugungsschaltung
41: Pixelschaltung
42: AD-Umwandlungsschaltung
51: Vergleichsschaltung
61: differentielle Eingangsschaltung (Komparator)
121: fotoelektrisches Umwandlungselement
122: Entladungstransistor
123: Übertragungstransistor
124: Rücksetztransistor
125: FD (Floating-Diffusionsschicht)
201: Rampen-DAC
202: Injektions-DAC
203: Addierschaltung
204: Stromverstärkungsschaltung
222: Abtast-Halte-Schaltung
271: Schaltung zur Erzeugung einer Festspannung
272: Feststromquelle
291: Abtast-Halte-Schaltung
291: Fehlerverstärker
293: Spannungsquelle
321: zusätzliche FD
324: Selektor
351: Zeitsteuerungs-Controller
352: Mittenwert-Detektionseinheit
353: Register-Aktualisierungseinheit
371: Detektionseinheit einer ersten Schicht
372: Detektionseinheit einer zweiten Schicht
411: nichtlinearer Filter
431: Bestimmungseinheit
432: Einheit für einen gleitenden Durchschnitt
433: Dämpfungseinheit
434: Selektor
452: Rampen-DAC
453: Vorspannungs-DAC
454: Injektions-DAC
481: INJ-Register
501: PMOS-Transistor
502: NMOS-Transistor
600: Bildgebungseinrichtung
602: Festkörper-Bildgebungselement

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

WO 2016/009832 A [0003]
WO 2016/136448 A [0003]

Claims

DAC-Schaltung, aufweisend: eine Rampen-DAC, die ein Rampensignal erzeugt, dessen Spannung sich mit einem konstanten Zeitgradienten ändert; eine Injektions-DAC, die während einer Rücksetz-Periode zum Zurücksetzen einer Vergleichs-Zielspannung eine vorbestimmte Spannung abgibt, um mit dem Rampensignal verglichen zu werden; und eine Addierschaltung, die eine Ausgabe der Rampen-DAC und eine Ausgabe der Injektions-DAC addiert und die Ausgaben als Vergleichs-Referenzspannung an eine Vergleichsschaltung ausgibt.
DAC-Schaltung nach Anspruch 1, wobei die Rampen-DAC und die Injektions-DAC eine Ausgangsspannung bei einer vorbestimmten Stufenspannung gemäß einem Eingabewert ändern, und die Stufenspannung der Rampen-DAC kleiner als die Stufenspannung der Injektions-DAC eingestellt ist.
DAC-Schaltung nach Anspruch 1, ferner aufweisend eine Schaltung zur Erzeugung einer Festspannung, die eine vorbestimmte feste Vorspannung erzeugt, wobei die Addierschaltung ferner eine Ausgabe der Schaltung zur Erzeugung einer Festspannung zu der Ausgabe der Rampen-DAC und der Ausgabe der Injektions-DAC addiert und die Ausgaben als die Vergleichs-Referenzspannung an die Vergleichsschaltung ausgibt.
DAC-Schaltung nach Anspruch 3, wobei die Schaltung zur Erzeugung einer Festspannung eine Abtast-Halte-Schaltung enthält, und die Schaltung zur Erzeugung einer Festspannung die vorbestimmte feste Vorspannung abgibt, wenn die Abtast-Halte-Schaltung in einem Haltemodus ist.
DAC-Schaltung nach Anspruch 1, ferner aufweisend einen Selektor, der irgendeinen eines ersten Eingabewertes und eines zweiten Eingabewertes auswählt und den ausgewählten Eingabewert der Injektions-DAC bereitstellt, wobei die Injektions-DAC eine erste Spannung basierend auf dem ersten Eingabewert oder eine zweite Spannung basierend auf dem zweiten Eingabewert, der vom Selektor bereitgestellt wurde, abgibt.
DAC-Schaltung nach Anspruch 5, wobei die Vergleichsschaltung einen Vergleich zwischen der Vergleichs-Zielspannung, die durch Übertragen einer Signalladung erzeugt wird, und der Vergleichs-Referenzspannung eine Vielzahl von Malen durchführt.
DAC-Schaltung nach Anspruch 1, ferner aufweisend eine Steuerungsschaltung, die einen Eingabewert zum Steuern einer Spannung des Rampensignals eines nächsten Frame auf der Basis eines AD-Umwandlungsergebnisses eines vorherigen Frame bestimmt und der Rampen-DAC den Eingabewert bereitstellt, wobei die Rampen-DAC das Rampensignal auf Basis des von der Steuerungsschaltung bereitgestellten Eingabewerts erzeugt.
DAC-Schaltung nach Anspruch 7, wobei die Steuerungsschaltung einen Durchschnittswert eines N-ten maximalen Werts (1 < N) und eines M-ten minimalen Werts (1 < M) einer Vielzahl von Pixeln nutzt, die von dem vorherigen Frame extrahiert wurden, um einen Mittenwert von P-Phase-Daten zu detektieren, der ein Mittenwert von P-Phase-Daten ist, der einen Rücksetzpegel der Pixel in einer CDS-Verarbeitung angibt, und den Eingabewert zum Steuern der Spannung des Rampensignals des nächsten Frame zu bestimmen.
DAC-Schaltung nach Anspruch 8, wobei die Steuerungsschaltung den Durchschnittswert des N-ten maximalen Werts und des M-ten minimalen Werts der Vielzahl von Pixeln detektiert, die vom vorherigen Frame in mehreren Stufen extrahiert wurden.
DAC-Schaltung nach Anspruch 8, wobei die Steuerungsschaltung eine Zone schneller Konvergenz, eine Zone langsamer Konvergenz und eine Totzone in Bezug auf einen Absolutwert einer Differenz zwischen dem detektierten Mittenwert von P-Phase-Daten und einem gewünschten Zielwert von P-Phase-Daten einstellt und eine Rückkopplung mit verschiedenen Empfindlichkeiten anwendet.
DAC-Schaltung nach Anspruch 8, wobei die Steuerungsschaltung nur gegen Licht abgeschirmte Pixel des vorherigen Frame als die Vielzahl von Pixeln extrahiert.
DAC-Schaltung nach Anspruch 1, ferner aufweisend eine Ausgangssteuerungsschaltung, die einen spezifischen Spannungspegel auf Basis eines Ausgangssteuerungssignals an die Vergleichsschaltung abgibt.
DAC-Schaltung nach Anspruch 12, wobei die Ausgangssteuerungsschaltung die Vergleichsschaltung veranlasst, einen GND-Pegel abzugeben, falls ein erstes Ausgangssteuerungssignal als das Ausgangssteuerungssignal aktiv wird.
DAC-Schaltung nach Anspruch 12, wobei die Ausgangssteuerungsschaltung die Vergleichsschaltung veranlasst, einen Pegel einer Stromversorgungsspannung abzugeben, falls ein zweites Ausgangssteuerungssignal als das Ausgangssteuerungssignal aktiv wird.
DAC-Schaltung nach Anspruch 1, wobei die Vergleichsschaltung eine differentielle Eingangsschaltung enthält, ein Eingang der differentiellen Eingangsschaltung mit der Vergleichs-Zielspannung, die durch Übertragen einer Signalladung erzeugt wird, direkt DC-gekoppelt ist, ein anderer Eingang der differentiellen Eingangsschaltung mit der Vergleichs-Referenzspannung direkt DC-gekoppelt ist, und die Vergleichsschaltung die Vergleichs-Zielspannung während der Rücksetz-Periode auf die Vergleichs-Referenzspannung zurücksetzt.
DAC-Schaltung nach Anspruch 1, wobei die Vergleichsschaltung eine differentielle Eingangsschaltung enthält, ein Eingang der differentiellen Eingangsschaltung mit einer Sperrvorspannungsdiode, die eine fotoelektrisch umgewandelte Signalladung akkumuliert, direkt DC-gekoppelt ist, ein anderer Eingang der differentiellen Eingangsschaltung mit der Vergleichs-Referenzschaltung direkt DC-gekoppelt ist, und die Vergleichsschaltung eine Spannung der Sperrvorspannungsdiode während der Rücksetz-Periode auf die Vergleichs-Referenzspannung zurücksetzt.
Festkörper-Bildgebungselement, aufweisend: eine DAC-Schaltung, umfassend: eine Rampen-DAC, die ein Rampensignal erzeugt, dessen Spannung sich mit einem konstanten Zeitgradienten ändert; eine Injektions-DAC, die während einer Rücksetz-Periode zum Zurücksetzen einer Vergleichs-Zielspannung eine vorbestimmte Spannung abgibt, um mit dem Rampensignal verglichen zu werden; und eine Addierschaltung, die eine Ausgabe der Rampen-DAC und eine Ausgabe der Injektions-DAC addiert und die Ausgaben als Vergleichs-Referenzspannung an eine Vergleichsschaltung abgibt.
Elektronisches Gerät, aufweisend: ein Festkörper-Bildgebungselement, das eine DAC-Schaltung enthält, welche umfasst: eine Rampen-DAC, die ein Rampensignal erzeugt, dessen Spannung sich mit einem konstanten Zeitgradienten ändert; eine Injektions-DAC, die während einer Rücksetz-Periode zum Zurücksetzen einer Vergleichs-Zielspannung eine vorbestimmte Spannung abgibt, um mit dem Rampensignal verglichen zu werden; und eine Addierschaltung, die eine Ausgabe der Rampen-DAC und eine Ausgabe der Injektions-DAC addiert und die Ausgaben als Vergleichs-Referenzspannung an eine Vergleichsschaltung abgibt.