DE202014011038U1 - Halbleiterbildgebungsvorrichtung und elektronische Vorrichtung - Google Patents

Halbleiterbildgebungsvorrichtung und elektronische Vorrichtung Download PDF

Info

Publication number
DE202014011038U1
DE202014011038U1 DE202014011038.7U DE202014011038U DE202014011038U1 DE 202014011038 U1 DE202014011038 U1 DE 202014011038U1 DE 202014011038 U DE202014011038 U DE 202014011038U DE 202014011038 U1 DE202014011038 U1 DE 202014011038U1
Authority
DE
Germany
Prior art keywords
pixel
pixels
signal line
column signal
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE202014011038.7U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE202014011038U1 publication Critical patent/DE202014011038U1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Halbleiterbildgebungsvorrichtung umfassend: einen Pixelbereich, der dazu ausgelegt ist, mehrere Pixel zu umfassen, die in einer Matrixform angeordnet sind, wobei die mehreren Pixel eine photoelektrische Umwandlung ausführen; Spaltensignalleitungen, die dazu ausgelegt sind, Pixelsignale zu übertragen, die von den Pixeln in Einheiten von Spalten ausgegeben werden; einen Analog-Digital(AD)-Wandlungsbereich, der dazu ausgelegt ist, einen Komparator zu umfassen, der ein als Rampenwelle dienendes Referenzsignal mit den über die Spaltensignalleitung übertragenen Pixelsignalen vergleicht, und der dazu ausgelegt ist, einen Referenzpegel und einen Signalpegel der Pixelsignale unabhängig in digitale Signale umzuwandeln, basierend auf einem Vergleichsergebnis des Komparators; einen Schalter, der dazu ausgelegt ist, mit den Spaltensignalleitungen verbunden zu werden; und einen Steuerbereich, der dazu ausgelegt ist, den Schalter nur während einer bestimmten Zeitspanne einzuschalten, in einer Zeitspanne in welcher der Komparator zurückgesetzt wird, und zu bewirken, dass die Spaltensignalleitungen kurzgeschlossen werden, wobei die mehreren Pixel in dem Pixelbereich so angeordnet sind, dass sie einem Farbfilter entsprechen, in welchem Farben in einer bestimmten, sich wiederholenden Einheit angeordnet sind, und wobei der Schalter mit jeder Spaltensignalleitung von Pixeln der gleichen Farbe verbunden ist, wobei der Schalter ein Transistor ist, und wobei der Transistor ein Gate aufweist, das mit dem Steuerbereich über eine Steuerleitung verbunden ist, und eine Source und eine Drain, die mit einer Zeilensignalleitung verbunden sind, die mit der Spaltensignalleitung in einer Zeilenrichtung verbunden ist.

Description

  • Technisches Gebiet
  • Die vorliegende Technologie betrifft eine Halbleiterbildgebungsvorrichtung und eine elektronische Vorrichtung, sowie insbesondere eine Halbleiterbildgebungsvorrichtung und eine elektronische Vorrichtung, welche in der Lage sind, eine Verschlechterung der Linearität bei der AD-Wandlung und einen durch einen Quantisierungsfehler bedingten vertikalen Quantisierungsstrich mit hoher Genauigkeit zu unterdrücken.
  • Hintergrund der Erfindung
  • Ein Komplementär-Metalloxid-Halbleiter-(CMOS-)Bildsensor kann unter Verwendung desselben Herstellungsverfahrens wie für einen integrierten CMOS-Schaltkreis (CMOS-IC) hergestellt werden, kann von einer einzelnen Stromquelle angetrieben werden, und kann unter Verwendung eines CMOS-Prozesses zusammen mit einer Analogschaltung oder einer Logikschaltung in ein und denselben Chip eingebaut werden. Somit hat er mehrere Vorteile, die darin liegen, dass die Anzahl der peripheren ICs reduziert werden kann.
  • Aus diesem Grund hat in den letzten Jahren ein CMOS-Bildsensor statt eines Bildsensors mit ladungsgekoppeltem Bauteil (CCD-Bildsensor) als Bildsensor Interesse auf sich gezogen.
  • In einem CMOS-Bildsensor wird zum Auslesen eines Pixelsignals nach außen eine Adresssteuerung an einem Pixelmatrixbereich durchgeführt, in welchem eine Vielzahl von Einheitspixeln angeordnet sind, und von jedem Einheitspixel wird ein Pixelsignal willkürlich ausgewählt.
  • Ferner kann in einem CMOS-Bildsensor ein Spalten-Analog-Digital-(AD-)Wandlungsschaltkreis, in welchem ein AD-Wandler des Slope-Typs in einer Spalte angeordnet ist, als Schaltkreis verwendet werden, um die AD-Wandlung von einem analogen Pixelsignal, das in einem Pixelmatrixbereich ausgelesen wurde, in ein digitales Signal durchzuführen.
  • Wenn in dieser Art von Spalten-AD-Wandlungsschaltkreis eine Verarbeitungsgeschwindigkeit oder eine Bildfrequenz durch Erhöhung der in dem Pixelmatrixbereich angeordneten Pixelzahl erhöht wird, wird die Geneigtheit einer Neigung eines Referenzsignals RAMP, welches als Referenzspannung (rampenförmige Spannung) zur AD-Wandlung verwendet wird, steiler. Aufgrund dieses Einflusses wird, insbesondere beim Auslesen im Low-Gain-Modus (niederiger Verstärkungsgrad) oder Low-Gradation-(Low-Bit-)Modus (niedrige Gradation), ein AD-Wandlungspunkt von jeder Spalte auf einen Punkt einer Neigung konzentriert, und demzufolge tritt eine Verschlechterung der Linearität bedingt durch die Auswirkung von Leistungsschwankungen auf, oder ein vertikaler Strich, welcher durch einen Quantisierungsfehler aufgrund niedriger Gradation (Low-Gradation) verursacht wird.
  • Als eine Technik zur Vermeidung dieses Phänomens hat der Anmelder dieser Patentanmeldung bereits ein Verfahren in der Patentliteratur 1 vorgeschlagen.
  • Patentliteratur 1 offenbart eine Technik zum Einbetten von Rauschen durch Erhöhung einer Pulsbreite eines Resetimpulses eines Pixels oder durch Einstellen einer Pulsbreite eines Resetimpulses eines Komparators zur Zeit des Reset-Auslesens einer vertikalen Signalleitung und Durchführung einer Signalabtastung nach der Hälfte einer eingestellten Zeitdauer zur Eingabe der Kapazität eines Komparators welcher ein analoges Pixelsignal mit einem Referenzsignal RAMP vergleicht.
  • Da es möglich ist, mittels dieser Technik durch Ansteuerung eine Resetpegel-Verteilung aufzuweiten, ist es möglich, durch Variieren der Betriebsdauer eines Spalten-AD-Wandlers eine Energiekonzentration zu vermeiden und einen durch einen Quantisierungsfehler verursachten vertikalen Strich zu unterdrücken.
  • Literaturliste
  • Patentliteratur
    • Patentliteratur 1: JP 2009-38834A
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Bei der Ansteuerung unter Verwendung der Technik, die in Patentliteratur 1 offenbart ist, tritt indessen ein Phänomen auf, bei dem gleichzeitig mit der Aufweitung der Resetpegel-Verteilung ein Mittelwert eines Resetpegels verschoben wird, da die Signalabtastung in der Mitte der Reset-Abklingzeitspanne durchgeführt wird.
  • In einem aktuellen Zustand, in dem die Neigung des Referenzsignals RAMP zu steil ist, um den Resetpegel mittels dieser Technik aufzuweiten, muss der Resetimpuls des Komparators gleichzeitig mit dem Resetimpuls des Pixels aufgehoben (Reset Release) werden, oder es ist andernfalls schwierig, eine Wirkung zu erzielen. In diesem Zustand, wenn der Mittelwert des Resetpegels signifikant verschoben wird, kann dies dazu beitragen, zu verhindern, dass das Zählen eines Zählers ungenau ausgeführt wird und kann so bewirken, dass eine AD-Wandlung richtig ausgeführt wird.
  • Deshalb besteht ein Bedarf für eine Ansteuerungstechnik, die dazu in der Lage ist, die Resetpegel-Verteilung aufzuweiten, ohne den Mittelwert des Resetpegels zu verschieben.
  • Die vorliegende Technologie wurde im Lichte des Obenstehenden entwickelt und es ist wünschenswert, eine Verschlechterung der Linearität bei der AD-Wandlung und einen durch einen Quantisierungsfehler bedingten vertikalen Quantisierungsstrich mit hoher Genauigkeit zu unterdrücken, indem die Ansteuerung unter Einsatz einer Technik zum Aufweiten der Resetpegel-Verteilung ohne Verschiebung des Mittelwerts des Resetpegels erfolgt.
  • Lösung des Problems
  • Gemäß eines Aspekts der vorliegenden Technologie wird eine Halbleiterbildgebungsvorrichtung bereitgestellt, wie sie in den angefügten Ansprüchen definiert ist. Eine Halbleiterbildgebungsvorrichtung kann umfassen: einen Pixelbereich, der dazu ausgelegt ist, mehrere Pixel zu umfassen, die in einer Matrixform angeordnet sind, wobei die mehreren Pixel eine photoelektrische Umwandlung ausführen; Spaltensignalleitungen, die dazu ausgelegt sind, Pixelsignale zu übertragen, die von den Pixeln in Einheiten von Spalten ausgegeben werden; einen AD-Wandlungsbereich, der dazu ausgelegt ist, einen Komparator zu umfassen, der ein als Rampenwelle dienendes Referenzsignal mit den über die Spaltensignalleitung übertragenen Pixelsignalen vergleicht, und der dazu ausgelegt ist, einen Referenzpegel und einen Signalpegel der Pixelsignale unabhängig in digitale Signale umzuwandeln, basierend auf einem Vergleichsergebnis des Komparators; einen Schalter, der dazu ausgelegt ist, mit den Spaltensignalleitungen verbunden zu werden; und einen Steuerbereich, der dazu ausgelegt ist, den Schalter nur während einer bestimmten Zeitspanne einzuschalten, in einer Zeitspanne in welcher der Komparator zurückgesetzt wird, und zu bewirken, dass die Spaltensignalleitungen kurzgeschlossen werden.
  • Die mehreren Pixel können in dem Pixelbereich so angeordnet sind, dass sie einem Farbfilter entsprechen, in welchem Farben in einer bestimmten, sich wiederholenden Einheit angeordnet sind. Der Schalter kann mit jeder Spaltensignalleitung von Pixeln der gleichen Farbe verbunden werden.
  • Der Steuerbereich kann eine AN-Zeitspanne des Schalters gemäß einer Verstärkung der AD-Wandlung einstellen, die von dem AD-Wandlungsbereich durchgeführt wird.
  • Der Steuerbereich kann eine Resetperiode des Komparators gemäß der Verstärkung der AD-Wandlung einstellen, die von dem AD-Wandlungsbereich durchgeführt wird.
  • Die Verstärkung der AD-Wandlung, die von dem AD-Wandlungsbereich durchgeführt wird, kann einen Wert aufweisen, der dem Referenzsignal entspricht, das je nach Farbe unterschiedlich ist.
  • Der Schalter kann ein Transistor sein. Der Transistor kann ein Gate aufweisen, das mit dem Steuerbereich über eine Steuerleitung verbunden ist, und eine Source und eine Drain, die mit einer Zeilensignalleitung verbunden sind, die mit der Spaltensignalleitung in einer Zeilenrichtung verbunden ist.
  • Der Schalter kann ein Transistor sein. Der Transistor kann ein Gate aufweisen, das mit dem Steuerbereich über eine Steuerleitung verbunden ist, eine Source, die mit der Spaltensignalleitung verbunden ist, und eine Drain, die mit einer Zeilensignalleitung in einer Zeilenrichtung verbunden ist.
  • Der Schalter kann mit allen Spaltensignalleitungen verbunden sein.
  • Die Spaltensignalleitungen können in Blöcke in einer bestimmten Einheit aufgeteilt sein. Der Schalter kann mit den Spaltensignalleitungen in Einheiten der Blöcke verbunden sein.
  • Die in dem Pixelbereich in Matrixform angeordneten mehreren Pixel können wenigstens einen Verstärkungstransistor und die Spaltensignalleitungen mit anderen Pixeln teilen.
  • Ein Rauschhinzufügungsbereich kann ferner einbezogen werden, der dazu ausgelegt ist, zu den über die Spaltensignalleitungen übertragenen Pixelsignalen ein Rauschen hinzuzufügen, das sich zeitlich nicht ändert und das in einem zweidimensionalen Raum unregelmäßig ist.
  • Eine elektronische Vorrichtung gemäß eines Aspekts der vorliegenden Technologie ist elektronische Vorrichtung gemäß der Halbleiterbildgebungsvorrichtung eines Aspekts der vorliegenden Technologie.
  • In einer Halbleiterbildgebungsvorrichtung und einer elektronischen Vorrichtung gemäß eines Aspekts der vorliegenden Technologie werden ein Referenzpegel und ein Signalpegel von Pixelsignalen, die über Spaltensignalleitungen übertragen werden, welche die Pixelsignale übertragen, die von einem Pixelbereich ausgegeben werden, in dem mehrere Pixel, die eine photoelektrische Umwandlung durchführen, in einer Matrixform angeordnet sind, unabhängig in digitale Signale umgewandelt, basierend auf einem Vergleichsergebnis eines Komparators, der ein als Rampenwelle dienendes Referenzsignal mit den Pixelsignalen vergleicht, und ein mit den Spaltensignalleitungen verbundener Schalter wird nur während einer bestimmten Zeitspanne eingeschaltet in einer Zeitspanne, in welcher der Komparator zurückgesetzt wird, so dass die Spaltensignalleitungen kurzgeschlossen werden.
  • Vorteilhafte Wirkungen der Erfindung
  • Gemäß eines Aspekts der vorliegenden Technologie ist es möglich, Verschlechterungen der Linearität bei der AD-Wandlung und einen durch einen Quantisierungsfehler bedingten vertikalen Quantisierungsstrich mit hoher Genauigkeit zu unterdrücken.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist ein Diagramm, das einen Aufbau eines CMOS-Bildsensors einer verwandten Technik darstellt.
  • 2 ist ein Diagramm, das einen Aufbau und eine Verbindungsform eines Einheitspixels darstellt.
  • 3 ist ein Diagramm, das einen Aufbau eines Komparators darstellt.
  • 4 ist ein Diagramm zum Beschreiben einer Ansteuerung, bei der eine Pulsbreite eines Pixel-Resetimpulses RST eingestellt wird.
  • 5 ist ein Diagramm zum Beschreiben einer Ansteuerung, bei der eine Pulsbreite eines Komparator-Resetimpulses PSET eingestellt wird.
  • 6 ist ein Diagramm zum Beschreiben eines Mechanismus, bei dem ein Resetpegel-Mittelwert verschoben wird.
  • 7 ist ein Diagramm, das schematisch eine Resetpegel-Verteilung darstellt, wenn ein Resetpegel-Mittelwert verschoben wird.
  • 8 ist ein Diagramm, das einen Aufbau eines CMOS-Bildsensors gemäß der vorliegenden Technologie darstellt.
  • 9 ist ein Diagramm, das einen Aufbau und eine Verbindungsform eines Schalters darstellt.
  • 10 ist ein Diagramm zum Beschreiben einer Ansteuerung unter Verwendung eines Steuerimpulses VSLCNT.
  • 11 ist ein Diagramm, das schematisch eine Resetpegel-Verteilung darstellt, wenn ein Resetpegel-Mittelwert verschoben wird.
  • 12 ist ein Diagramm zum Beschreiben einer Einstellung einer Resetpegel-Verteilung unter Verwendung eines kapazitiven Elements.
  • 13 ist ein Diagramm zum Beschreiben der Einstellung einer Resetpegel-Verteilung unter Verwendung eines kapazitiven Elements.
  • 14 ist ein Diagramm, das einen Schaltkreis für eine normale Ansteuerung darstellt.
  • 15 ist ein Zeitablaufdiagramm zum Beschreiben einer normalen Ansteuerung.
  • 16 ist ein Diagramm, das einen Schaltkreis für eine Ansteuerung gemäß der vorliegenden Technologie darstellt.
  • 17 ist ein Zeitablaufdiagramm zum Beschreiben der Ansteuerung gemäß der vorliegenden Technologie.
  • 18 ist ein Zeitablaufdiagramm zum Beschreiben der Ansteuerung gemäß der vorliegenden Technologie.
  • 19 ist ein Diagramm zum Darstellen von Vergleichsbeispielen von Bildern, die als Ergebnis von AD-Wandlungen erhalten werden.
  • 20 ist ein Diagramm zum Beschreiben einer Ansteuerung, die in Einheiten von Pixeln der gleichen Farbe durchgeführt wird.
  • 21 ist ein Diagramm zum Beschreiben einer Ansteuerung, bei der eine Verstärkung der AD-Wandlung in Verbindung mit einem Steuerimpuls VSLCNT steht.
  • 22 ist ein Diagramm zum Beschreiben einer Ansteuerung, bei der eine Verstärkung einer AD-Wandlung in Verknüpfung mit einer Auto-Zero-Zeitspanne steht.
  • 23 ist ein Diagramm, das einen Aufbau darstellt, bei dem ein Referenzsignal für jede Farbe erzeugt wird.
  • 24 ist ein Diagramm, das ein weiteres Beispiel eines Aufbaus und eine Verbindungsform eines Schalters darstellt.
  • 25 ist ein Diagramm, das ein Beispiel für einen Aufbau einer Bildgebungsvorrichtung darstellt.
  • Beschreibung von Ausführungsformen
  • Im Folgenden werden Ausführungsbeispiele der vorliegenden Technologie unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
  • Um das Verständnis der vorliegenden Technologie zu erleichtern und deren Hintergrund klarzustellen, wird hier ein Aufbau eines CMOS-Bildsensors einer verwandten Technik, der in Patentliteratur 1 offenbart ist, sowie ein damit verbundenes Problem unter Bezugnahme auf die 1 bis 7 beschrieben, und dann wird ein CMOS-Bildsensor gemäß der vorliegenden Technologie beschrieben.
  • <CMOS-Bildsensor einer verwandten Technik>
  • (Aufbau eines CMOS-Bildsensors einer verwandten Technik)
  • 1 ist ein Diagramm, das einen Aufbau eines CMOS-Bildsensors einer verwandten Technik darstellt.
  • Wie in 1 dargestellt ist, umfasst ein CMOS-Bildsensor 1 einen Pixelarraybereich 11, der auf einem Halbleitersubstrat (Chip) ausgebildet ist, und einen peripheren Schaltkreisbereich, der auf demselben Halbleitersubstrat wie der Pixelarraybereich 11 integriert ist. Der periphere Schaltkreisbereich umfasst einen Vertikalansteuerungsbereich 12, einen Lesestromquellenbereich 13, einen Spaltenverarbeitungsbereich 14, einen Referenzsignalerzeugungsbereich 15, einen Horizontalansteuerungsbereich 16, einen Kommunikationszeitablaufsteuerbereich 17, einen Ausgabebereich 18 und einen Rauschhinzufügungsbereich 19.
  • In dem Pixelarraybereich 11 sind Einheitspixel 30 zweidimensional in einer Matrixform angeordnet, die jeweils ein photoelektrisches Umwandlungselement aufweisen, das Ladungen einer Ladungsmenge gemäß einer einfallenden Lichtmenge erzeugt und die erzeugten Ladungen darin sammelt.
  • In 1 sind zur Vereinfachung der Beschreibung einige Zeilen und Spalten ausgelassen, in Realität sind allerdings in jeder Zeile und jeder Spalte viele Einheitspixel 30 angeordnet. Üblicherweise umfasst jedes der Einheitspixel 30 eine Photodiode, die als photoelektrisches Umwandlungselement dient, und einen In-Pixel-Verstärker, der ein verstärkendes Halbleiterbauteil wie beispielsweise einen Transistor umfasst. Beispielsweise wird als In-Pixel-Verstärker ein FD-Verstärker (FD = Floating Diffusion) verwendet.
  • Ferner sind in dem Pixelarraybereich 11 Zeilensteuerleitungen 20 in Einheiten von Zeilen in einer Pixelarrayrichtung (eine horizontale Richtung in 1) einer Zeile von Pixeln bezüglich des Pixelarrays der Matrixform angeordnet, und vertikale Signalleitungen 21 sind in Einheiten von Spalten in einer Pixelarrayrichtung (einer vertikalen Richtung in 1) einer Spalte von Pixeln ausgebildet.
  • Der Vertikalansteuerungsbereich 12 ist ausgebildet mit einem Shiftregister, einem Adressdekoder und dergleichen und steuert die Pixel des Pixelarraybereichs 11 gleichzeitig an oder in Einheiten von Zeilen gemäß eines Steuersignals des Kommunikationszeitablaufsteuerbereichs 17. Ein spezieller Aufbau des Vertikalansteuerungsbereichs 12 ist nicht dargestellt, aber der Vertikalansteuerungsbereich 12 ist im Allgemeinen so ausgebildet, dass er zwei Abtastsysteme umfasst, d. h. ein Lese-Abtastsystem und ein Sweep-Abtastsystem.
  • Signalausgaben von den Einheitspixeln 30 der Pixelzeile, die selektiv von dem Vertikalansteuerungsbereich 12 abgetastet wird, werden dem Spaltenverarbeitungsbereich 14 über die vertikalen Signalleitungen 21 zugeführt. Ferner weist die vertikale Signalleitung 21 ein Ende auf, das sich zur Seite des Spaltenverarbeitungsbereichs 14 erstreckt, und der Lesestromquellenbereich 13 ist in den Pfad der vertikalen Signalleitung 21 geschaltet. Der Lesestromquellenbereich 13 bildet einen Sourcefolger aus, dem zusammen mit dem Verstärkungstransistor des Einheitspixels 30 ein im Wesentlichen konstanter Betriebsstrom (ein Lesestrom) zugeführt wird.
  • Der Spaltenverarbeitungsbereich 14 hat eine AD-Wandlerfunktion zum Umwandeln eines Resetpegels, der als Referenzpegel von Pixelsignalen dient, die von den Einheitspixeln 30 einer ausgewählten Zeile über die vertikale Signalleitung 21 übertragen werden, und eines Signalpegels in digitale Signale, unabhängig für jede Pixelspalte des Pixelarraybereichs 11, sowie eine Differenzverarbeitungsfunktion zum Erfassen eines digitalen Signals einer Signalkomponente, die von einer Differenz zwischen einem AD-Wandlungsergebnis des Resetpegels und einem AD-Wandlungsergebnis des Signalpegels angegeben wird.
  • Insbesondere wird die Pixelsignalausgabe jedes Einheitspixels 30 einem Spalten-AD-Wandlungsbereich 41 des Spaltenverarbeitungsbereichs 14 über die vertikale Signalleitung 21 eingegeben. Ein Referenzsignalerzeugungsbereich (Digital-Analog-Wandler (DAC)) 15 erzeugt ein Referenzsignal RAMP mit einer rampenförmigen Spannung gemäß dem Steuersignal von dem Kommunikationszeitablaufsteuerbereich 17 und führt das Referenzsignal RAMP jedem Spalten-AD-Wandlungsbereich 41 zu.
  • Wenn das Referenzsignal RAMP vom Referenzsignalerzeugungsbereich 15 bereitgestellt wird, dann startet jeder Spalten-AD-Wandlungsbereich 41 das Zählen eines Taktsignals zur gleichen Zeit, zu der das Referenzsignal RAMP vom Referenzsignalerzeugungsbereich 15 bereitgestellt wird. Dann vergleicht jeder Spalten-AD-Wandlungsbereich 41 das Eingangspixelsignal mit dem Referenzsignal RAMP und führt solange ein Zählen durch, bis als Ergebnis des Vergleichs erkannt wird, dass das Eingangspixelsignal dem Referenzsignal RAMP entspricht, so dass eine AD-Wandlung durchgeführt wird.
  • Die Details des Spaltenverarbeitungsbereichs 14 und des Referenzsignalerzeugungsbereichs 15 werden später beschrieben.
  • Der Horizontalansteuerungsbereich 16 ist ausgebildet mit einem Shiftregister, einem Adressdekoder und dergleichen und wählt nacheinander Einheitsschaltkreise des Spaltenverarbeitungsbereichs 14 aus, die der Pixelspalte gemäß dem Steuersignal von dem Kommunikationszeitablaufsteuerbereich 17 entsprechen. Durch die selektive Abtastungsfunktion des Horizontalansteuerungsbereichs 16 wird ein Zählwert ausgelesen, der in dem Spaltenverarbeitungsbereich 14 gespeichert ist.
  • Eine horizontale Signalleitung 22 umfasst eine Signalleitung einer Breite von n Bits, die einer Bitbreite des Spalten-AD-Wandlungsbereichs 41 entspricht, und ist mit dem Ausgabebereich 18 über n Leseschaltkreise (nicht dargestellt) verbunden, die entsprechenden Ausgabeleitungen (nicht dargestellt) entsprechen.
  • Der Kommunikationszeitablaufsteuerbereich 17 ist mit einem Zeitablaufgenerator ausgebildet, der einen Takt erzeugt, der für einen Betrieb der jeweiligen Bereiche erforderlich ist, oder ein Impulssignal in einem bestimmten zeitlichen Ablauf oder dergleichen. Der Kommunikationszeitablaufsteuerbereich 17 erzeugt einen Takt oder ein Impulssignal basierend auf einem Mastertakt (CLK), der von außen erhalten wird, oder Daten (DATA), die einen Betriebsmodus angeben oder dergleichen, und führt eine Ansteuerungsteuerung der jeweiligen Bereiche des CMOS-Bildsensors 1 durch, wie beispielsweise des Vertikalansteuerungsbereichs 12, des Spaltenverarbeitungsbereichs 14, des Referenzsignalerzeugungsbereichs 15 und des Horizontalansteuerungsbereichs 16.
  • Der Rauschhinzufügungsbereich 19 fügt ein bestimmtes Rauschen einem Pixelsignal hinzu, das über die vertikale Signalleitung 21 übertragen wird.
  • Insbesondere ändert der Rauschhinzufügungsbereich 19 einen Ein/Aus-Zeitablauf (beispielsweise einen Reset-Aufhebungs-Zeitablauf (Reset Release) eines Komparators 44, der später beschrieben wird) eines Ansteuerimpulses zum Ansteuern des Einheitspixels 30 und einen AD-Wandlungs-Zeitablauf und steuert einen Ruhestrom (einen Lesestrom des Einheitspixels 30) der vertikale Signalleitung 21. Ferner wird dem über die vertikale Signalleitung 21 übertragenen Pixelsignal ein Rauschsignal hinzugefügt, das sich zeitlich nicht ändert, das aber einen unterschiedlichen Rauschpegel gemäß einer zweidimensionalen Pixelposition aufweist.
  • Mit anderen Worten, wenn dem Pixelsignal ein sich zeitlich änderndes Rauschen hinzugefügt wird, ist es schwierig das Rauschen zu entfernen, aber ein räumliches zweidimensionales Zufallsrauschen, das sich zeitlich nicht ändert, kann entfernt werden, indem eine Differenzverarbeitung zwischen dem Resetpegel und dem Signalpegel in Verbindung auf dem Pixelsignal an der gleichen Pixelposition durchgeführt wird. Wie oben beschrieben, kann der Rauschhinzufügungsbereich 19 im Zusammenwirken mit einigen Funktionen des Spalten-AD-Wandlungsbereichs 41 arbeiten.
  • Durch den obigen Aufbau werden die Pixelsignale nacheinander von dem Pixelarraybereich 11 in Einheiten von Zeilen für jede vertikale Spalte ausgegeben. Dann wird ein Bild erhalten, das dem Pixelarraybereich 11 entspricht, in dem die photoelektrischen Umwandlungselemente in einer Matrixform angeordnet sind, d. h. ein Bild eines Rahmens wird als ein Satz von Pixelsignalen des gesamten Pixelarraybereichs 11 erhalten.
  • (Detaillierter Aufbau des Spaltenverarbeitungsbereichs und des Referenzsignalerzeugungsbereichs)
  • Hier werden ein detaillierter Aufbau des Spaltenverarbeitungsbereichs 14 und ein detaillierter Aufbau des Referenzsignalerzeugungsbereichs 15 aus 1 beschrieben.
  • Der Referenzsignalerzeugungsbereich 15 erzeugt eine stufenförmige Sägezahnwelle (eine Rampen-Wellenform) basierend auf dem Steuersignal von dem Kommunikationszeitablaufsteuerbereich 17. Der Referenzsignalerzeugungsbereich 15 führt die erzeugte Sägezahnwelle dem Spalten-AD-Wandlungsbereich 41 des Spaltenverarbeitungsbereichs 14 als ein AD-Wandlungsreferenzsignal RAMP (eine ADC-Referenzspannung) zu.
  • Das Steuersignal, das von dem Kommunikationszeitablaufsteuerbereich 17 dem Referenzsignalerzeugungsbereich 15 zugeführt wird, umfasst Informationen zum Ausgleichen einer Änderungsrate eines digitalen Signals über die Zeit, so dass Rampenspannungen von jeweiligen Vergleichsprozessen die gleiche Neigung (Änderungsrate) aufweisen. Insbesondere ist es wünschenswert, einen Zählwert nach und nach für jede Einheitszeit zu ändern.
  • Der Spalten-AD-Wandlungsbereich 41 ist für jede Spalte der Einheitspixel 30, die den Pixelarraybereich 11 ausbilden, angeordnet. Jeder der Spalten-AD-Wandlungsbereiche 41 ist ausgebildet mit einem kapazitiven Element 42, einem kapazitiven Element 43, dem Komparator 44, einem Zähler 45, einem Schalter 46 und einem Speicher 47.
  • Eine Elektrode des kapazitiven Elements 42 ist mit der vertikalen Signalleitung 21 der dazugehörigen vertikalen Spalte verbunden, gemeinsam mit einer Elektrode des anderen kapazitiven Elements 42, und das Pixelsignal von dem Einheitspixel 30 wird einer Elektrode eines kapazitiven Elements 42 eingegeben. Ferner wird ein Eingangsanschluss des Komparators 44 mit der anderen Elektrode des kapazitiven Elements 42 verbunden.
  • Eine Elektrode des kapazitiven Elements 43 empfängt das Referenzsignal RAMP von dem Referenzsignalerzeugungsbereich 15 gemeinsam mit einer Elektrode des anderen kapazitiven Elements 43, und die andere Elektrode des kapazitiven Elements 43 ist mit dem anderen Eingangsanschluss des Komparators 44 verbunden.
  • Die kapazitiven Elemente 42 und 43 werden zur Signalkopplung verwendet und beschneiden (DC-Cut) eine DC-Komponente des Signaleingangs an dem Komparator 44.
  • Ein Eingangsanschluss des Komparators 44 ist mit der anderen Elektrode des kapazitiven Elements 42 verbunden und empfangt das DC-beschnittene Pixelsignal, und der andere Eingangsanschluss des Komparators 44 ist mit der anderen Elektrode des kapazitiven Elements 43 verbunden und empfängt das DC-beschnittene Referenzsignal RAMP.
  • Der Komparator 44 vergleicht das Referenzsignal RAMP mit den Pixelsignalen, die von den Einheitspixeln 30 über die vertikale Signalleitung 21 (H0, H1, ..., Hh) für jede Zeilensteuerleitung 20 (V0, V1, ..., Vv) erhalten werden. Ein Ausgangsanschluss des Komparators 44 ist mit dem Zähler 45 verbunden, und der Komparator 44 gibt ein Vergleichsverarbeitungsergebnis an den Zähler 45 aus.
  • Der Kommunikationszeitablaufsteuerbereich 17 hat eine Umschaltfunktion für den Zählmodus in dem Zähler 45, abhängig davon, ob der Komparator 44 den Vergleichsprozess an dem Resetpegel oder dem Signal des Pixelsignals ausführt. Ferner umfasst der Zählmodus einen Abwärtszählmodus und einen Aufwärtszählmodus.
  • Ein Zähltakt von dem Kommunikationszeitablaufsteuerbereich 17 wird einem Taktanschluss des Zählers 45 und einem Taktanschluss des anderen Zählers 45 gemeinsam zugeführt. Der Zähler 45 ist so ausgelegt, dass er in der Lage ist, unter Verwendung eines üblichen Aufwärts-Abwärts-Zählers (U/D CNT), unabhängig von einem Zählmodus, wechselweise von einem Abwärtszählbetrieb in einen Aufwärtszählmodus zu wechseln, und einen Zählprozess auszuführen.
  • Der Zähler 45 hat eine Latch-Funktion zum Speichern eines Zählergebnisses und speichert den Zählwert, bis über das Steuersignal von dem Horizontalansteuerungsbereich 16 eine Anweisung gegeben wird.
  • Ferner sind hinter dem Zähler 45 der n-Bit-Speicher 47 angeordnet, der den Zählwert speichert, der in dem Zähler 45 gespeichert ist, sowie der Schalter 46, der einen Schaltvorgang gemäß einer Zählwertübertragungsanweisung von dem Kommunikationszeitablaufsteuerbereich 17 ausführt. Der Schalter 46 überträgt den Zählwert des Zählers 45 zudem Speicher 47 gemäß der Übertragungsanweisung von dem Kommunikationszeitablaufsteuerbereich 17 und bewirkt, dass der Zählwert in dem Speicher 47 gespeichert wird.
  • Der Speicher 47 speichert den von dem Zähler 45 erhaltenen Zählwert bis über das Steuersignal von dem Horizontalansteuerungsbereich 16 eine Anweisung gegeben wird. Der in dem Speicher 47 gespeicherte Zählwert wird über den Horizontalansteuerungsbereich 16 ausgelesen.
  • Der Spalten-AD-Wandlungsbereich 41 mit dem obigen Aufbau ist für jede vertikale Signalleitung 21 (H0, H1, ..., Hh) wie oben beschrieben angeordnet, so dass der Spaltenverarbeitungsbereich 14, der als ein ADC-Block eines Spaltenparallelaufbaus ausgelegt ist, aufgebaut ist. In diesem Aufbau führt der Spalten-AD-Wandlungsbereich 41 den Zählvorgang während einer Pixelsignalauslesezeitspanne aus, die einer Horizontal-Blanking-Zeitspanne entspricht, und gibt gemäß einem bestimmten Zeitablauf ein Zählergebnis aus.
  • Mit anderen Worten, der Komparator 44 vergleicht einen Spannungspegel des Referenzsignals RAMP einer Rampenwellenform, die mit einer bestimmten Neigung ansteigt oder abnimmt, mit einem Pixelsignalspannungspegel des Pixelsignals von dem Einheitspixel 30, und invertiert seine Ausgabe wenn die zwei Spannungspegel zueinander gleich sind. Ferner startet der Zähler 45 den Zählvorgang entweder im Aufwärtszählmodus oder im Abwärtszählmodus in Synchronisation mit der Rampenwellenformspannung, die von dem Referenzsignalerzeugungsbereich 15 ausgegeben wird, und wenn eine Information verzeichnet wird, dass die Ausgabe des Komparators 44 invertiert ist, stoppt der Zähler 45 den Zählvorgang und vollendet die AD-Wandlung durch Speichern des Zählwerts zu diesem Zeitpunkt.
  • Danach gibt der Zähler 45 durch den Ausgabebereich 18 und dergleichen nacheinander Pixeldaten, die darin gespeichert werden, an die Außenseite des Chips mit dem Pixelarraybereich 11 und dergleichen aus, basierend auf einem Shift-Vorgang durch ein Horizontal-Auswahlsignal, das von dem Horizontalansteuerungsbereich 16 gemäß einem bestimmten Zeitablauf eingegeben wird.
  • In 1 sind zur Vereinfachung der Beschreibung beispielsweise verschiedene Arten von Schaltkreisen, die sich nicht direkt auf die Beschreibung der vorliegenden Erfindung beziehen, nicht dargestellt, aber es gibt beispielsweise Fälle, in denen ein Signalverarbeitungsschaltkreis oder dergleichen als eine Komponente des CMOS-Bildsensors 1 enthalten ist.
  • Der CMOS-Bildsensor 1 der 1 hat den oben beschriebenen Aufbau.
  • (Aufbau eines Einheitspixels)
  • Als Nächstes werden unter Bezugnahme auf 2 ein Ausführungsbeispiel des Einheitspixels 30, der in dem Pixelarraybereich 11 des CMOS-Bildsensors 1 von 1 angeordnet ist, und eine Verbindungsform zwischen einer Ansteuerungs-Steuerleitung (Driving Control) und einem Pixeltransistor beschrieben.
  • Wie in 2 beschrieben ist, kann als Aufbau des Einheitspixels 30 in dem Pixelarraybereich 11 beispielsweise eine 4-TR-Struktur eingesetzt werden, die vier Transistoren umfasst.
  • Das Einheitspixel 30 umfasst beispielsweise eine Diode 51 als ein photoelektrisches Umwandlungselement und umfasst vier Transistoren, nämlich einen Transfertransistor 52, einen Reset-Transistor 53, einen Verstärkungstransistor 54 und einen Vertikalauswahl-Transistor 55 als aktive Elemente für eine Photodiode 51. Das Einheitspixel 30 umfasst ferner einen Pixelsignal-Erzeugungsbereich 57 mit einer Floating-Diffusion-Verstärker (FDA) (Floating Diffusion AMP(FDA))-Struktur, der mit einer Floating-Diffusion 56 ausgelegt ist.
  • Die Photodiode 51 führt eine photoelektrische Umwandlung des Umwandelns von einfallendem Licht in eine Ladungsmenge entsprechend einer Lichtmenge durch. Der Transfertransistor 52 ist zwischen der Photodiode 51 und der Floating-Diffusion 56 angeordnet.
  • Wenn ein Ansteuerimpuls TRG von einem Transfer-Ansteuerungspuffer 58 über eine Transferleitung 59 an ein Transfer-Gate angelegt wird, so überträgt der Transfertransistor 52 die mittels der photoelektrischen Umwandlung in der Photodiode 51 erhaltenen Elektronen zu der Floating-Diffusion 56.
  • Die Floating-Diffusion 56 ist mit einem Gate des Verstärkungstransistors 54 verbunden. Der Verstärkungstransistor 54 ist mit der vertikalen Signalleitung 21 über den Vertikalauswahl-Transistor 55 verbunden und bildet zusammen mit dem außerhalb des Einheitspixels angeordneten Lesestromquellenbereich 13 den Sourcefolger (den Pixel-Sourcefolger).
  • Wenn das Einheitspixel 30 als ein Auswahlpixel aus einer Anzahl von Einheitspixeln, die mit der vertikalen Signalleitung 21 verbunden sind, ausgewählt ist, wird ein Vertikalauswahlimpuls VSEL von einem selektiven Ansteuerungspuffer 60 über eine Vertikalauswahlleitung 61 an ein Gate des Vertikalauswahl-Transistors 55 angelegt, der Vertikalauswahl-Transistor 55 wird eingeschaltet, und der Verstärkungstransistor 54 wird mit der vertikalen Signalleitung 21 verbunden. Der Verstärkungstransistor 54 verstärkt ein Potential der Floating-Diffusion 56 und gibt eine Spannung gemäß dem Potential an die vertikale Signalleitung 21 aus. Eine Signalspannungsausgabe von jedem Pixel wird über die vertikale Signalleitung 21 an den Spaltenverarbeitungsbereich 14 als ein Pixelsignal (So) ausgegeben.
  • Der Reset-Transistor 53 ist zwischen eine Stromleitung VRD und die Floating-Diffusion 56 geschaltet und setzt das Potential der Floating-Diffusion 56 zurück, wenn ein Pixel-Resetimpuls RST von einem Reset-Ansteuerungspuffer 62 über eine Reset-Leitung 63 angelegt wird.
  • Genauer gesagt wird, wenn das Pixel zurückgesetzt wird, der Transfertransistor 52 eingeschaltet, um die in der Photodiode 51 verbleibenden Ladungen zu entladen, und dann wird der Transfertransistor 52 ausgeschaltet und die Photodiode 51 wandelt ein Lichtsignal in Ladungen um und sammelt die Ladungen.
  • Zur Zeit des Auslesens wird der Reset-Transistor 53 eingeschaltet, um die Floating-Diffusion 56 zurückzusetzen, der Reset-Transistor 53 wird dann ausgeschaltet, und die zu dieser Zeit in der Floating-Diffusion 56 befindlichen Ladungen werden über den Verstärkungstransistor 54 und den Vertikalauswahl-Transistor 55 ausgegeben. Eine Ausgabe zu dieser Zeit ist eine Resetpegel-Ausgabe (P-Phasen-Ausgabe).
  • Dann wird der Transfertransistor 52 eingeschaltet, um die in der Photodiode 51 gesammelten Ladungen zu übertragen, und die Spannung der Floating-Diffusion 56 zu diesem Zeitpunkt wird über den Verstärkungstransistor 54 ausgegeben. Eine Ausgabe zu dieser Zeit ist eine Signalpegel-Ausgabe (eine D-Phasen-Ausgabe).
  • Dann wird eine Differenz zwischen der Signalpegel-Ausgabe (der D-Phasen-Ausgabe) und der Resetpegel-Ausgabe (der P-Phasen-Ausgabe) als ein Pixelsignal verwendet, und somit ist es möglich, das Reset-Rauschen der Floating-Diffusion 56 aus dem Pixelsignal zu entfernen, während eine Änderung in einer ausgegebenen DC-Komponente jedes Pixels verhindert wird. Beispielsweise wird dieser Vorgang gleichzeitig auf die Pixel einer Zeile ausgeführt, da die Gates der Transfertransistoren 52, die Vertikalauswahl-Transistoren 55 und der Reset-Transistor 53 in Einheiten von Zeilen verbunden sind.
  • Der Lesestromquellenbereich 13 umfasst einen NMOS-Transistor 71 (im Folgenden bezeichnet als ein „NMOS-Lasttransistor 71”), der in jeder vertikalen Spalte angeordnet ist, einen Stromerzeugungsbereich 72, der von allen vertikalen Spalten geteilt wird, und einen Referenzstromversorgungsbereich 73, der einen NMOS-Transistor 74 umfasst. Die Source-Leitung 75 ist an einem Endbereich in einer vertikalen Richtung mit einer Masse verbunden, die als eine Substratvorspannung dient, und der Betriebsstrom (Lesestrom) an der Masse des NMOS-Lasttransistors 71 wird sowohl vom linken als auch vom rechten Ende des Chips bereitgestellt.
  • Eine Drain jedes NMOS-Lasttransistors 71 ist mit der vertikalen Signalleitung 21 einer entsprechenden Spalte verbunden, eine Source davon ist mit der Source-Leitung 75 verbunden, die als Erdungsleitung dient. Auf diese Weise ist das Gate des NMOS-Lasttransistors 71 jeder vertikalen Spalte mit einem Gate eines Transistors 74 des Referenzstromversorgungsbereichs 73 verbunden, um einen Stromspiegelungsschaltkreis auszubilden, und wirkt als Stromquelle auf der vertikalen Signalleitung 21.
  • Ein Ladesteuersignal SFLACT zum Ausgeben eines bestimmten Stroms nur dann, wenn dies erforderlich ist, wird von einem Ladesteuerungsbereich (nicht dargestellt) an den Stromerzeugungsbereich 72 geliefert. Zur Zeit des Auslesens wird das Ladesteuersignal SFLACT eines aktiven Zustands in den Stromerzeugungsbereich 72 eingegeben, und der Stromerzeugungsbereich 72 bewirkt, dass ein vorbestimmter Strom kontinuierlich über den NMOS-Lasttransistor 71, der über die vertikale Signalleitung 21 verbunden ist, zu jedem Verstärkungstransistor 54 fließt.
  • Mit anderen Worten, der NMOS-Lasttransistor 71 bildet den Sourcefolger mit dem Verstärkungstransistor 54 der ausgewählten Zeile, führt den Lesestrom dem Verstärkungstransistor 54 zu und gibt das Pixelsignal (So) an die vertikale Signalleitung 21 aus.
  • (Aufbau des Komparators)
  • Als Nächstes wird, unter Bezugnahme auf 3, der Komparator 44, der in jedem Spalten-AD-Konvertierungsbereich 41 aus 1 angeordnet ist, im Detail beschrieben.
  • Der Komparator 44 verwendet einen Differenzverstärkeraufbau als Grundaufbau und umfasst einen Differenztransistorpaarbereich 81, einen Lasttransistorpaarbereich 82, der als eine Ausgabelast des Differenztransistorpaarbereichs 81 dient, sowie einen Stromquellenbereich 83.
  • Der Differenztransistorpaarbereich 81 umfasst NMOS-Transistoren 84 und 85. Der Lasttransistorpaarbereich 82 umfasst PMOS-Transistoren 86 und 87. Der Stromquellenbereich 83 umfasst einen NMOS-Konstantstromquellentransistor 88 und führt dem Differenztransistorpaarbereich 81 und dem Lasttransistorpaarbereich 82 einen konstanten Betriebsstrom zu.
  • Sources der Transistoren 84 und 85 sind mit einer Drain eines Konstantstromquellentransistors 86 des Stromquellenbereichs 83 gemeinsam verbunden, und Drains der Transistoren 84 und 85 sind mit Drains der entsprechenden Transistoren 86 und 87 des Lasttransistorpaarbereichs 82 verbunden. Eine DC-Gate-Spannung wird in ein Gate des Konstantstromquellentransistors 88 eingegeben.
  • Ein Ausgang (die Drain des Transistors 85 in dem Beispiel aus 3) des Differenztransistorpaarbereichs 81 ist mit einem Verstärker (nicht dargestellt) verbunden, läuft durch einen Puffer (nicht dargestellt) und wird ausreichend verstärkt und dann an den Zähler 45 ausgegeben (1).
  • Ferner ist ein Betriebspunktrücksetzbereich 91 vorgesehen, der einen Betriebspunkt des Komparators 44 zurücksetzt. Der Betriebspunktrücksetzbereich 91 wirkt als Offset-Entfernungsbereich.
  • Mit anderen Worten, der Komparator 44 ist als Spannungskomparator mit einer Offset-Entfernungsfunktion ausgelegt. Der Betriebspunktrücksetzbereich 91 umfasst Schalttransistoren 92 und 93.
  • Der Schalttransistor 92 ist zwischen das Gate und die Drain des Transistors 84 geschaltet. Der Schalttransistor 93 ist zwischen das Gate und die Drain des Transistors 85 geschaltet. Ein Komparator-Resetimpuls PSET wird Gates der Schalttransistoren 92 und 93 gemeinsam zugeführt.
  • Das Pixelsignal wird in das Gate des Transistors 84 über das kapazitive Element 42 (1) für eine Signalkopplung eingegeben. Ferner wird das Pixelsignal in das Gate des Transistors 85 über das kapazitive Element 43 (1) zur Signalkopplung eingegeben.
  • Bei dem obigen Aufbau führt der Betriebspunktrücksetzbereich 91 eine Abtast-/Halte-Funktion an Signalen durch, die über die kapazitiven Elemente 42 und 43 eingegeben werden.
  • Mit anderen Worten, der Komparator-Resetimpuls PSET wird nur unmittelbar bevor ein Vergleich des Pixelsignals mit dem Referenzsignal RAMP beginnt aktiv (beispielsweise ein H-Pegel), und der Betriebspunkt des Differenztransistorpaarbereichs 81 wird auf eine Drain-Spannung (ein Auslesepotential; ein Betriebsreferenzwert zum Auslesen einer Referenzkomponente oder einer Signalkomponente) zurückgesetzt.
  • Danach wird das Pixelsignal über das kapazitive Element 42 in den Transistor 84 eingegeben, das Referenzsignal RAMP wird über das kapazitive Element 43 in den Transistor 85 eingegeben, und der Vergleich wird durchgeführt, bis das Pixelsignal und das Referenzsignal RAMP das gleiche Potential werden. Wenn das Pixelsignal und das Referenzsignal RAMP das gleiche Potential werden, dann wird die Ausgabe invertiert.
  • In der folgenden Beschreibung wird ein Zustand, in dem der Komparator-Resetimpuls PSET aktiv wird, auch als ein „Auto-Zero (AZ)” bezeichnet.
  • Ferner wurden zur Vereinfachung der Beschreibung die kapazitiven Elemente 42 und 43 der 1 als außerhalb des Komparators 44 angeordnet beschrieben, aber die kapazitiven Elemente 42 und 43 können auch in dem Komparator 44 der 3 angeordnet sein und als ein Teil des Betriebspunktrücksetzbereichs 91 ausgelegt sein. In diesem Fall ist das kapazitive Element 42 zwischen dem Eingangsanschluss, dem das Pixelsignal zugeführt wird, und dem Gate des Transistors 84 angeordnet, und das kapazitive Element 43 ist zwischen dem Eingangsanschluss, dem das Referenzsignal RAMP zugeführt wird, und dem Gate des Transistors 85 angeordnet. Ferner können die Eingabe des Pixelsignals und die Eingabe des Referenzsignals RAMP auch umgekehrt werden.
  • (Problem der AD-Wandlung In bekannten CMOS-Sensoren)
  • Indessen wird in dem CMOS-Bildsensor 1, wenn die AD-Wandlung durchgeführt wird, die Konzentration der Energie verhindert oder der durch den Quantisierungsfehler bedingte vertikale Strich wird unterdrückt, so dass die Betriebszeitspanne des Spalten-AD-Wandlungsbereichs 41 variiert wird, indem ein bestimmtes Rauschen über den Rauschhinzufügungsbereich 19 oder dergleichen injiziert wird und die Resetpegel-Verteilung aufgeweitet wird, aber ein Phänomen tritt auf, bei dem gleichzeitig mit der Aufweitung der Resetpegel-Verteilung der Mittelwert des Resetpegels verschoben wird.
  • Der Grund, warum dieses Phänomen auftritt, wurde mittels einer detaillierten Simulation gefunden, die von dem/den Erfinder(n) der vorliegenden Technologie durchgeführt wurde. Diesbezüglich wird ein Mechanismus, bei dem der Mittelwert des Resetpegels verschoben wird, im Folgenden unter Bezugnahme auf die 4 bis 7 im Detail beschrieben.
  • Hier wird bei normaler Auslesung und AD-Wandlung des Pixelsignals, nachdem der Resetpegel, der auf der vertikalen Signalleitung 21 auftritt, ausreichend stabilisiert ist, und dann wird die AD-Wandlung an dem Resetpegel durchgeführt. Andererseits wird in dem CMOS-Bildsensor 1 die AD-Wandlung an dem Resetpegel durchgeführt, bevor der Resetpegel, der auf der vertikalen Signalleitung 21 auftritt, stabilisiert ist, so dass die AD-Wandlung an dem Resetpegel eines instabilen Zustandes durchgeführt wird.
  • Das bedeutet, dass das Reset-Rauschen in das AD-Wandlungsergebnis hineingemischt wird. Da aber die Menge des Reset-Rauschens für jedes Pixel unterschiedlich ist, ist auch ein Mischzustand für jedes Pixel unterschiedlich, und folglich wird ein zweidimensionales unregelmäßiges Rauschen in das AD-Wandlungsergebnis des Resetpegels hineingemischt.
  • Als eine Technik zum Durchführen einer AD-Wandlung an dem Resetpegel des instabilen Zustands offenbart Patentliteratur 1 ferner eine Technik zum Einstellen eines Intervalls (im Folgenden bezeichnet als „Reset-Release-Intervall TRelease”) zwischen einem Zeitpunkt, an dem der Pixel-Resetimpuls RST ausgeschaltet wird, und einem Zeitpunkt, an dem der Komparator-Resetimpuls PSET zum Zurücksetzen des Komparators 44 ausgeschaltet wird, so dass das Intervall kleiner ist als ein im Allgemeinen eingesetztes Intervall.
  • Mit anderen Worten, wie in 4 dargestellt, durch Verschieben eines Zeitpunktes, an dem der Pixel-Resetimpuls ausgeschaltet wird, zu einem späteren Zeitpunkt und durch Reduzieren des Reset-Release-Intervalls TRelease wird der Reset-Zustand des Komparators 44 absichtlich zu einem Zeitpunkt gelöst, an dem das Reset-Rauschen instabil ist. Auf diese Weise kann ein unregelmäßiges Rauschen in das AD-Wandlungsergebnis des Resetpegels injiziert werden.
  • Gleichermaßen kann, wie in 5 dargestellt, durch Verschieben eines Zeitpunktes, an dem der Komparator-Resetimpuls PSET ausgeschaltet wird, zu einem vorherigen Zeitpunkt und durch Reduzieren des Reset-Release-Intervalls TRelease ein unregelmäßiges Rauschen in das AD-Wandlungsergebnis des Resetpegels injiziert werden.
  • Wie oben beschrieben, wird in dem CMOS-Bildsensor 1 durch Ausführen einer Signalabtastung in der Mitte einer Abklingzeitspanne an der Eingangskapazität des Komparators 44 das unregelmäßige Rauschen in das AD-Wandlungsergebnis des Resetpegels injiziert und die Resetpegel-Verteilung aufgeweitet.
  • Wie in dem Zeitablaufdiagramm der 6 veranschaulicht, wird insbesondere, gemäß einem normalen Ansteuerungszeitablauf wie er durch eine gepunktete Linie in 6 dargestellt ist, nachdem der Pixel-Resetimpuls RST zugeführt wird und dann eine auf der vertikalen Signalleitung 21 auftauchende Reset-Rauschkomponente stabilisiert ist, der Komparator-Resetimpuls PSET für den Komparator 44 ausgeschaltet, so dass die Offset-Komponente des Pixelsignals (So) vollständig entfernt wird.
  • Andererseits wird gemäß einem Ansteuerungszeitablauf des CMOS-Bildsensors 1, wie er durch eine durchgezogene Linie dargestellt ist, wenn eine Rauschkomponente injiziert wird, ein Zeitpunkt, an dem der Pixel-Resetimpuls RST ausgeschaltet wird, absichtlich auf einen späteren Zeitpunkt verschoben und somit das Reset-Release-Intervall (TRelease) reduziert. Infolgedessen wird der Reset-Zustand des Komparators 44 absichtlich zu einem Zeitpunkt aufgehoben, an dem das Reset-Rauschen instabil ist. Das bedeutet, dass ein zweidimensionales unregelmäßiges Rauschen durch Steuern der Pulsbreite des Pixel-Resetimpulses RST für Pixel-Reset und einer Abklingmenge des Reset-Rauschens des Pixels injiziert wird.
  • Infolgedessen wird die instabile Reset-Rauschkomponente in das AD-Wandlungsergebnis des Resetpegels hineingemischt. Da aber, wie oben beschrieben, die Menge des Reset-Rauschens für jedes Pixel unterschiedlich ist, gibt es verschiedenste Mischzustände, und ein zweidimensionales unregelmäßiges Rauschen kann folglich in das AD-Wandlungsergebnis des Resetpegels hineingemischt werden.
  • Da es ferner eine Zeit zwischen dem Aufheben des Resets des Komparators 44 bis zu dem eigentlichen Neigungsbeginn des Referenzsignals RAMP (d. h. dem Start der AD-Wandlungs) gibt, wird diese Zeitspanne auf eine Betriebszeit gesetzt, an der die Reset-Rauschkomponente der vertikalen Signalleitung 21 vollständig stabil ist, so dass sich der Resetpegel zwischen der Zeit der AD-Wandlung auf dem nachfolgenden Resetpegel und der Zeit der AD-Wandlung auf dem Signalpegel nicht unterscheidet. So wird eine Rauschkomponente, die zeitlich zufällig ist, nicht umfasst und die Bildqualität wird nicht verschlechtert.
  • Mit anderen Worten, es wird praktisch ein zweidimensionales unregelmäßiges Festmusterrauschen der gleichen Größe in den Resetpegel und den Signalpegel des Pixelsignals injiziert, die AD-Wandlung wird durchgeführt und der Differenzprozess wird an jedem AD-Wandlungsergebnis ausgeführt, so dass das Digitalsignal der Signalkomponente in einem Zustand erhalten wird, in dem ein Quantisierungsrauschen, das in Verbindung mit dem Differenzprozess erzeugt wird, in einem zweidimensionalen Raum zufällig wird.
  • Wie oben beschrieben, wird der CMOS-Bildsensor 1 gemäß dem Ansteuerungszeitablauf der 6 betrieben und weitet die Resetpegel-Verteilung auf, so dass der CMOS-Bildsensor 1 eine Konzentration von Energie verhindert, ein Phänomen verhindert, bei dem ein in Verbindung mit dem Differenzprozess auftretender Quantisierungsfehler für jede Spalte akkumuliert wird, und ein unnatürliches Rauschen in Form eines vertikalen Strichs unterdrückt.
  • Allerdings wird im Fall des Ansteuerungszeitablaufs der 6, da die Signalabtastung in der Mitte der Abklingzeitspanne durchgeführt wird, die Resetpegel-Verteilung nicht aufgeweitet und das Phänomen, bei dem der Mittelwert des Resetpegels verschoben wird, tritt auf.
  • 7 ist ein Diagramm, das schematisch die Resetpegel-Verteilung veranschaulicht, wenn der Mittelwert des Resetpegels verschoben wird.
  • In 7 bezeichnet eine horizontale Achse einen Resetpegel-Ausgangswert und eine vertikale Achse bezeichnet dessen Frequenz. Ferner wird in 7 eine Ansteuerung gemäß einem Ansteuerungszeitablauf, der durch eine gepunktete Linie in 6 dargestellt ist, als „normale Ansteuerung” bezeichnet, und eine Ansteuerung gemäß einem Ansteuerungszeitablauf der in 6 durch eine durchgezogene Linie dargestellt ist, wird als „Dither-Ansteuerung” bezeichnet.
  • Dadurch dass bei der normalen Ansteuerung keine Rauschinjektion durchgeführt wird, wie dies durch eine gepunktete Linie in 7 dargestellt ist, ist die Resetpegel-Verteilung nicht aufgeweitet sondern ist nahe dem Mittelwert konzentriert. Da keine Rauschinjektion durchgeführt wird, wird ferner der Resetpegel-Ausgangswert nicht so groß, so dass der Resetpegel-Ausgangswert einen Maximal-Resetpegel-Zählwert nicht überschreitet.
  • Bei der Dither-Ansteuerung wird andererseits, da eine Rauschinjektion durch den Rauschhinzufügungsbereich 19 oder dergleichen durchgeführt wird, die Resetpegel-Verteilung aufgeweitet, da aber Rauschen injiziert wird, nimmt der Resetpegel-Ausgangswert demgemäß zu und somit wird der Mittelwert in 7 nach rechts verschoben im Vergleich zu dem Fall der normalen Ansteuerung. Folglich tritt ein Fall auf, bei dem der Resetpegel-Ausgangswert den Maximal-Resetpegel-Zählwert überschreitet.
  • Wie oben beschrieben, wenn der Mittelwert des Resetpegels signifikant verschoben wird, so dass der Resetpegel-Ausgangswert den Maximalwert überschreitet, bei dem der Resetpegel gezählt werden kann, kann ein korrektes Zählen durch den Zähler 45 nicht durchgeführt werden und die AD-Wandlung kann nicht korrekt ausgeführt werden. Um dieses Phänomen zu vermeiden, ist es erforderlich, die Verschiebung des Mittelwerts des Resetpegels zu unterdrücken, aber der Erfinder der vorliegenden Technologie hat eine Technik zur Unterdrückung der Verschiebung des Mittelwerts des Resetpegels gefunden. Diesbezüglich wird der CMOS-Bildsensor gemäß der vorliegenden Technologie im Folgenden beschrieben.
  • <CMOS-Bildsensor gemäß der vorliegenden Technologie>
  • (Ausführungsbeispiel eines CMOS-Bildsensors gemäß der vorliegenden Technologie)
  • 8 ist ein Diagramm, das ein Ausführungsbeispiel eines CMOS-Bildsensors als ein Halbleiterbildgebungsvorrichtung gemäß der vorliegenden Technologie zeigt.
  • In einem CMOS-Bildsensor 101 der 8 werden solche Bauteile, die jenen des CMOS-Bildsensors 1 der 1 entsprechen, mit denselben Bezugszeichen bezeichnet und deren Beschreibung wird geeigneterweise ausgelassen.
  • Mit anderen Worten, der CMOS-Bildsensor 101 unterscheidet sich von dem CMOS-Bildsensor 1 darin, dass ein Schalter 110 zwischen dem Pixelarraybereich 11 und dem Lesestromquellenbereich 13 angeordnet ist.
  • Der Schalter 110 ist mit den vertikalen Signalleitungen 21 verbunden. Der Schalter 110 bewirkt, dass die vertikalen Signalleitungen 21 gemäß einem Steuerimpuls VSLCNT, der von einem Kommunikationszeitablaufsteuerbereich 17 über eine Steuerleitung 23 zugeführt wird, kurzgeschlossen werden. Dann, wenn die vertikalen Signalleitungen 21 kurzgeschlossen sind, wird ein Potential jeder vertikalen Signalleitung 21 zu einem Mittelwertpotential und dieses wird gespeichert, so dass die Verschiebung des Mittelwerts des Resetpegels unterdrückt werden kann.
  • Hier wird eine Technik zum Unterdrücken des Verschiebens des Mittelwerts des Resetpegels unter Bezugnahme auf die 9 bis 13 detaillierter beschrieben.
  • In 9 sind zur Vereinfachung der Beschreibung unter den Einheitspixeln 30, die in dem Pixelarraybereich 11 in Matrixform angeordnet sind, ein Einheitspixel 30-1 und ein Einheitspixel 30-2 dargestellt. In 9 werden solche Bauteile, die jenen von 2 entsprechen, mit denselben Bezugszeichen bezeichnet und deren Beschreibung wird ausgelassen.
  • In dem Einheitspixel 30-1 ist ein Verstärkungstransistor 54-1 über einen Vertikalauswahltransistor 55-1 mit einer vertikalen Signalleitung 21-1 verbunden und bildet zusammen mit einem Lesestromquellenbereich 13-1 den Sourcefolger. In 9 und dergleichen wird ein Ausgang des Sourcefolgers durch „VSL1” bezeichnet.
  • Ein Spalten-AD-Wandlungsbereich 41-1 ist mit der vertikalen Signalleitung 21-1 verbunden. In dem Spalten-AD-Wandlungsbereich 41-1 wird das Pixelsignal von dem Einheitspixel 30-1 einem Eingangsanschluss eines Komparators 44-1 über ein kapazitives Element 42-1 zugeführt, und ein Referenzsignal RAMP von einem Referenzsignalerzeugungsbereich 15 wird dem anderen Eingangsanschluss des Komparators 44-1 über ein kapazitives Element 43-1 zugeführt. In 9 und dergleichen wird ein Ausgang des kapazitiven Elements 42-1 mit „VSL1D” bezeichnet.
  • Gleichermaßen bilden in dem Einheitspixel 30-2 ein Verstärkungstransistor 54-2 und ein Lesestromquellenbereich 13-2 den Sourcefolger. Ein Spalten-AD-Wandlungsbereich 41-2 ist mit einer vertikalen Signalleitung 21-2 verbunden. In 9 und dergleichen wird ein Ausgang des Sourcefolgers mit „VSL2” bezeichnet, und ein Ausgang des kapazitiven Elements 42-2 wird mit „VSL2D” bezeichnet.
  • Der Schalter 110 ist mit einem Schalttransistor 111 ausgebildet. Eine Source des Schalttransistors 111 ist mit der vertikalen Signalleitung 21-1 über eine Zeilensignalleitung 112 verbunden, und eine Drain des Schalttransistors 111 ist über die Zeilensignalleitung 112 mit der vertikalen Signalleitung 21-2 verbunden. Mit anderen Worten, der Schalttransistor 111 verbindet die Ausgänge der Sourcefolger, die für jede Spalte ausgebildet sind, indem er die vertikalen Signalleitungen 21 in der Zeilen-Richtung über die Zeilensignalleitung 112 verbindet.
  • Ein Steuerimpuls VSLCNT von dem Kommunikationszeitablaufsteuerbereich 17 wird einem Gate des Schalttransistors 111 zugeführt. Auf diese Weise führt der Schalttransistor 111 einen An-/Ausschaltvorgang gemäß dem Steuerimpuls VSLCNT von dem Kommunikationszeitablaufsteuerbereich 17 durch.
  • Wie in 10 dargestellt, hat beispielsweise der Steuerimpuls VSLCNT den H-Pegel lediglich während einer bestimmten Zeitspanne in einer Zeitspanne, in welcher der Komparator-Resetimpuls PSET an dem Komparator 44 in dem aktiven Zustand ist. Ferner, wenn der Steuerimpuls VSLCNT, der dem Gate zugeführt wird, zu dem H-Pegel wird, tritt der Schalttransistor 111 in den Ein-Zustand ein und bewirkt, dass die vertikalen Signalleitungen 21, die mit der Zeilensignalleitung 112 verbunden sind, kurzgeschlossen werden. Wenn die vertikalen Signalleitungen 21 kurzgeschlossen werden, wird das Potential jeder vertikalen Signalleitung 21 zu dem mittleren Potential, und eine Ausgabe des Sourcefolgers jeder Spalte wird zu einer mittleren Ausgabe. Beispielsweise werden in 9 die Ausgaben VSL1 und VSL2 der Sourcefolger gemittelt.
  • Infolgedessen wird ein Mittelwert der Ausgaben der Sourcefolger in einem Eingangsanschluss des Komparators 44, der in jedem Spalten-AD-Wandlungsbereich 41 als die Eingangskapazität angeordnet ist, gespeichert.
  • Danach, wenn der Steuerimpuls VSLCNT, der dem Gate zugeführt wird, den L-Pegel erreicht, tritt der Schalttransistor 111 in den Aus-Zustand ein und bewirkt, dass die vertikalen Signalleitungen 21, die mit der Zeilensignalleitung 112 verbunden sind, in einen ursprünglichen Zustand vor dem Kurzschließen zurückgeführt werden. Infolgedessen wird die Ausgabe jedes Sourcefolgers jeder Spalte gemäß einer Änderung einer Schwellenspannung (Vth) jedes Verstärkungstransistors 54 von dem Mittelwert zu dem Ausgabewert zurückgeführt.
  • Zu dieser Zeit wird einem Eingangsanschluss des Komparators 44 ein Pixelsignal zugeführt, das der Abweichung der Schwellenspannung jedes Verstärkungstransistors 54 von dem Mittelwert der Ausgänge der Sourcefolger entspricht, der während der Zeitspanne (der Auto-Zero-Zeitspanne) gespeichert wurde, in welcher der Komparator-Resetimpuls PSET im aktiven Zustand ist. Auf diese Weise wird die Ausgabe des Komparators 44, der in jedem Spalten-AD-Wandlungsbereich 41 angeordnet ist, gemäß der Abweichung einer Schwellenspannung jedes Verstärkungstransistors 54 verteilt.
  • Da die Ausgangsverteilung aufgeweitet wird mit einer Zentrierung auf den Mittelwert der Ausgaben der Sourcefolger, ist es ferner möglich, die Resetpegel-Verteilung ohne Auftreten der Verschiebung des Mittelwerts des Resetpegels wie oben beschrieben aufzuweiten. Mit anderen Worten, da die vertikalen Signalleitungen 21 durch den Schalttransistor 111 kurzgeschlossen werden, wird dem Pixelsignal, das über die vertikale Signalleitung 21 übertragen wird, ein Rauschen hinzugefügt.
  • 11 ist ein Diagramm, das schematisch die Resetpegel-Verteilung veranschaulicht, wenn die Verschiebung des Mittelwerts des Resetpegels nicht auftritt.
  • In der Dither-Ansteuerung aus 11 wird ähnlich der Dither-Ansteuerung aus 7 die Resetpegel-Verteilung aufgeweitet, aber da die Resetpegel-Verteilung aufgeweitet ist mit einer Zentrierung auf den Mittelwert der Ausgaben der Sourcefolger, wird der Mittelwert des Resetpegels im Vergleich zu dem Fall der normalen Ansteuerung nicht verschoben. Somit überschreitet der Resetpegel-Ausgangswert den Maximal-Resetpegel-Zählwert nicht und der Zähler 45 kann ein korrektes Zählen durchführen. Infolgedessen wird die AD-Wandlung korrekt durchgeführt und die Verteilung wird aufgeweitet. Auf diese Weise wird die Konzentration von Energie abgeschwächt und es ist möglich, eine Verschlechterung der Linearität, die durch Leistungsschwankung bewirkt wird, sowie einen vertikalen Quantisierungsstrich, der durch einen Quantisierungsfehler bewirkt wird, mit einem hohen Grad an Genauigkeit zu vermeiden.
  • Die Resetpegel-Verteilung wird unter Verwendung der Eigenschaften des kapazitiven Elements 42 zur Signalkopplung aufgeweitet. Die 12 und 13 veranschaulichen spezifische Beispiele des DC-Beschnitts in den kapazitiven Elementen 42-1 und 42-2 (9) in der Auto-Zero-Zeitspanne (die AZ-Zeitspanne) und der Resetpegel-Zeitspanne und der Resetpegel-Verteilung zu diesem Zeitpunkt.
  • A in 12 stellt einen Spannungswert des DC-Beschnitts in dem Fall der normalen Ansteuerung dar sowie die Resetpegel-Verteilung zu diesem Zeitpunkt im Vergleich mit B von 12. Da die Ausgaben der Sourcefolger der jeweiligen Spalten nicht gemittelt werden, haben in diesem Fall Eingangsspannungen der kapazitiven Elemente 42-1 und 42-2 in der Auto-Zero-Zeitspanne die Werte 1,0 V und 2,0 V, und Ausgangsspannungen nehmen durch den DC-Beschnitt den Wert 1,8 V an.
  • Danach haben in der Resetpegel-Zeitspanne die Eingangsspannungen der kapazitiven Elemente 42-1 und 42-2 die Werte 1,0 V bzw. 2,0 V, und die Ausgangsspannungen nehmen durch den DC-Beschnitt den Wert 1,8 V an. Ferner ist bei der normalen Ansteuerung die Resetpegel-Verteilung in der Resetpegel-Zeitspanne kaum aufgeweitet, ähnlich der Auto-Zero-Zeitspanne, und sie erweitert sich nicht.
  • B in 12 stellt den Spannungswert des DC-Beschnitts dar, wenn die Ansteuerung gemäß dem in 10 gezeigten Ansteuerungszeitablauf durchgeführt wird, sowie die Resetpegel-Verteilung zu diesem Zeitpunkt. In diesem Fall tritt der Schalttransistor 111 in den Ein-Zustand ein und die Ausgaben der Sourcefolger der entsprechenden Spalten werden gemittelt, wodurch die Eingangsspannungen der kapazitiven Elemente 42-1 und 42-2 in der Auto-Zero-Zeitspanne den Wert 1,5 V annehmen. Dann wird der DC-Beschnitt mittels der kapazitiven Elemente 42-1 und 42-2 durchgeführt wodurch beide Ausgangsspannungen den Wert 1,8 V annehmen.
  • Danach tritt der Schalttransistor 111 in den Aus-Zustand ein und die vertikalen Signalleitungen 21-1 und 21-2 werden in den ursprünglichen Zustand zurückversetzt, wodurch die Eingangsspannungen der kapazitiven Elemente 42-1 und 42-2 in der Resetpegel-Zeitspanne die Werte 1,0 V bzw. 2,0 V annehmen. Wenn dann der DC-Beschnitt mittels der kapazitiven Elemente 42-1 und 42-2 durchgeführt wird, nehmen die Ausgangsspannungen die Werte 1,3 V und 2,3 V an gemäß der Eigenschaften des kapazitiven Elements 42.
  • Wie in B in 12 dargestellt, nehmen dann in der Auto-Zero-Zeitspanne die Eingangsspannungen den Wert 1,5 an, was dem Mittelwert der Ausgaben der Sourcefolger entspricht, und in der nachfolgenden Resetpegel-Zeitspanne, wenn 1,0 und 2,0 V als Eingangsspannung zugeführt werden, ändern sich die Ausgangsspannungen auf 1,3 V und 2,3 V, so dass die Resetpegel-Verteilung in der Resetpegel-Zeitspanne die erhöhte Breite aufweist.
  • Wie oben beschrieben, kann bei der Ansteuerung in B von 12 gemäß der vorliegenden Technologie die Breite der Resetpegel-Verteilung so erhöht werden, dass sie grösser ist als die bei der normalen Ansteuerung in A von 12.
  • Als Nächstes wird ein spezielles Beispiel von 13 beschrieben. A in 13 wird als Vergleich zu B in 13 dargestellt und entspricht A in 12 und somit wird deren Beschreibung ausgelassen.
  • B in 13 stellt den Spannungswert des DC-Beschnitts dar, wenn die Ansteuerung gemäß dem in 10 gezeigten Ansteuerungszeitablauf durchgeführt wird, sowie die Resetpegel-Verteilung zu diesem Zeitpunkt. In B in 13 tritt der Schalttransistor 111 in den Ein-Zustand ein, aber tritt in den AUS-Zustand ein, bevor die Ausgaben der Sourcefolger der entsprechenden Spalten vollständig gemittelt sind, wodurch die Eingangsspannungen der kapazitiven Elemente 42-1 und 42-2 in der Auto-Zero-Zeitspanne nicht einen Wert annehmen, sondern die Werte 1,2 V und 1,8 V. Dann wird der DC-Beschnitt mittels der kapazitiven Elemente 42-1 und 42-2 durchgeführt wodurch beide Ausgangsspannungen den Wert 1,8 V annehmen.
  • In der nachfolgenden Resetpegel-Zeitspanne nehmen die Eingangsspannungen der kapazitiven Elemente 42-1 und 42-2 die Werte 1,0 V bzw. 2,0 V an. Wenn dann der DC-Beschnitt mittels der kapazitiven Elemente 42-1 und 42-2 durchgeführt wird, nehmen die Ausgangsspannungen die Werte 1,6 V bzw. 2,0 V an.
  • Wie in B von 13 dargestellt, nähern sich die Eingangsspannungen dann in der Auto-Zero-Zeitspanne dem Mittelwert (beispielsweise 1,5 V) der Ausgaben der Sourcefolger wie zum Beispiel 1,2 V und 1,8 V, und in der anschließenden Resetpegel-Zeitspanne, wenn 1,0 und 2,0 V als Eingangsspannung zugeführt werden, ändern sich die Ausgangsspannungen auf 1,6 V und 2,0 V, so dass die Resetpegel-Verteilung in der Resetpegel-Zeitspanne die erhöhte Breite aufweist.
  • Die Resetpegel-Verteilung in der Resetpegel-Zeitspanne in B von 13 hat eine schmalere Breite als die Resetpegel-Verteilung in der Resetpegel-Zeitspanne in B von 12 da die Eingabespannungen nicht vollständig gemittelt sind, aber dadurch dass die Verteilung aufgeweitet ist, kann das Rauschen entsprechend injiziert werden.
  • Wie oben beschrieben, hat die Resetpegel-Verteilung bei der Ansteuerung in B von 13 gemäß der vorliegenden Technologie eine größere Breite als bei der normalen Ansteuerung in A von 13.
  • <Ansteuerung gemäß der vorliegenden Technologie>
  • Als Nächstes wird die Ansteuerung gemäß der vorliegenden Technologie detaillierter beschrieben. Um das Verständnis der vorliegenden Technologie zu erleichtern und deren Hintergrund klarzustellen, wird hier unter Bezugnahme auf die 14 und 15 die normale Ansteuerung beschrieben und dann wird die Ansteuerung gemäß der vorliegenden Technologie beschrieben.
  • (Normale Ansteuerung)
  • 14 ist ein Diagramm, das einen Ansteuerungsschaltkreis zeigt, der bei der normalen Ansteuerung verwendet wird.
  • Wie in 14 dargestellt, ist bei der normalen Ansteuerung, da die Ausgaben der Sourcefolger der jeweiligen Spalten nicht gemittelt werden, die Zeilensignalleitung 112 nicht mit den vertikalen Signalleitungen 21-1 und 21-2 verbunden und der Schalttransistor 111 ist nicht vorgesehen. Somit wird die normale Ansteuerung wie in einem Zeitablaufdiagramm der 15 dargestellt durchgeführt.
  • Mit anderen Worten, zu einer Zeit t11, wenn der Komparator-Resetimpuls PSET zur gleichen Zeit wie der Pixel-Resetimpuls RST eingeschaltet wird, beginnen die Spannungswerte der Ausgaben VSL1 und VSL2 der Sourcefolger anzusteigen und steigen kontinuierlich an, bis der Pixel-Resetimpuls RST zu einer Zeit t12 ausgeschaltet wird. Wenn eine Zeit t12 vergangen ist in der Auto-Zero-Zeitspanne, nehmen ferner die Spannungswerte der Ausgaben VSL1 und VSL2 der Sourcefolger ab und nehmen die Werte 2,0 V bzw. 1,0 V an.
  • Danach, während der Resetpegel-Zeitspanne von einer Zeit t13 bis zu einer t14, der EIN-Zeitspanne des Ansteuerimpulses TRG von der Zeit t14 bis zu einer Zeit t15, sowie der Signalpegel-Zeitspanne nach der Zeit t15 nehmen die Ausgaben VSL1 und VSL2 konstante Spannungswerte von 2,0 V bzw. 1,0 V an.
  • Da die Ausgaben VSL1D und VSL2D der kapazitiven Elemente 42 mittels des kapazitiven Elements 42 DC-beschnitten werden, wie dies oben unter Bezugnahme auf A in 12 und A in 13 beschrieben wurde, nehmen weiter die Ausgaben VSL1D und VSL2D der kapazitiven Elemente 42 den Wert 1,8 V an, der als Spannungswert nach dem DC-Beschnitt in den gesamten Zeitspannen dient.
  • Die normale Ansteuerung wurde oben beschrieben.
  • (Ansteuerung gemäß der vorliegenden Technologie)
  • 16 ist ein Diagramm, das einen Ansteuerungsschaltkreis (Treiberschaltkereis) darstellt, wie er für die Ansteuerung gemäß der vorliegenden Technologie verwendet wird.
  • Wie in 16 dargestellt ist, ist bei der Ansteuerung gemäß der vorliegenden Technologie, da die Ausgaben der Sourcefolger der jeweiligen Spalten gemittelt werden, die Zeilensignalleitung 112 mit den vertikalen Signalleitungen 21-1 und 21-2 verbunden und der Schalttransistor 111 ist weiter vorgesehen. Somit wird die Ansteuerung gemäß der vorliegenden Technologie wie in einem Zeitablaufdiagramm der 17 oder 18 dargestellt durchgeführt.
  • Wie in 17 dargestellt ist, zu einer Zeit t21, wenn der Komparator-Resetimpuls PSET zur gleichen Zeit wie der Pixel-Resetimpuls RST eingeschaltet wird, beginnen die Spannungswerte der Ausgaben VSL1 und VSL2 der Sourcefolger anzusteigen und steigen kontinuierlich an, bis der Pixel-Resetimpuls RST zu einer Zeit t22 ausgeschaltet wird. Gleichermaßen steigen die Spannungswerte der Ausgaben VLS1D und VLS2D der kapazitiven Elemente 42 von der Zeit t21 bis zur Zeit t22 kontinuierlich an.
  • Wenn die Zeit t22 vergangen ist, nehmen, in der Auto-Zero-Zeitspanne, ferner die Spannungswerte der Ausgaben VSL1 und VSL2 der Sourcefolger ab. Dann, wenn der Steuerimpuls VSLCNT zu einer Zeit t23 eingeschaltet wird, werden die vertikalen Signalleitungen 21 mittels des Schalttransistors 111 kurzgeschlossen und die Ausgaben der Sourcefolger der jeweiligen Spalten werden gemittelt. Infolgedessen werden zu einer Zeit t24 die Ausgaben VSL1 und VSL2 zu einem Mittelwert, der 1,5 V beträgt. Mit anderen Worten, die vertikalen Signalleitungen 21 werden über Kreuzkopplung kurzgeschlossen, wodurch die Ausgaben der Sourcefolger gemittelt werden.
  • Da die Ausgaben VSL1D und VSL2D der kapazitiven Elemente 42 mittels der kapazitiven Elemente 42 wie oben unter Bezugnahme auf B von 12 beschrieben DC-beschnitten werden, nehmen, ferner zu der Zeit t24 die Ausgaben VSL1D und VSL2D den Wert 1,8 V an, der als Spannungswert nach dem DC-Beschnitt dient.
  • Danach, nach der Zeit t24, wird der Steuerimpuls VSLCNT ausgeschaltet, die vertikalen Signalleitungen 21 werden in den ursprünglichen Zustand bevor sie kurzgeschlossen wurden zurückversetzt, wodurch die Spannungswerte der Ausgabe VSL1 und VSL2 der Sourcefolger in der Resetpegel-Zeitspanne die Werte 2,0 V bzw. 1,0 V annehmen. Dann, in der EIN-Zeitspanne des Ansteuerimpulses TRG von einer Zeit t25 bis zu einer Zeit t26 und der Signalpegel-Zeitspanne nach der Zeit t26 nehmen die Ausgaben VSL1 und VSL2 konstante Spannungswerte von 2,0 V bzw. 1,0 V an.
  • Wenn die Ausgaben VSL1D und VSL2D der kapazitiven Elemente 42 mittels der kapazitiven Elemente 42 wie oben unter Bezugnahme auf B von 12 beschrieben DC-beschnitten werden, nehmen ferner die Ausgaben VSL1D und VSL2D die Werte 2,3 V und 1,3 V an gemäß deren Eigenschaften. Mit anderen Worten, wenn der Steuerimpuls VSLCNT ausgeschaltet wird, bewegen sich die Ausgaben der Sourcefolger, und demzufolge folgen die Knoten nach dem DC-Beschnitt den Ausgaben der Sourcefolger und die Resetpegel-Verteilung wird aufgeweitet. Infolgedessen wird das Rauschen zu dem Pixelsignal hinzugefügt, das über die vertikale Signalleitung 21 übertragen wird.
  • Wenn, wie oben beschrieben, der Schalttransistor 111 in den Ein-Zustand eintritt, trotzdem der Schalttransistor 111 in den Ein-Zustand eintritt, bevor die Ausgaben der Sourcefolger der jeweiligen Spalten vollständig gemittelt sind, ist es ferner möglich, die Resetpegel-Verteilung aufzuweiten und das Rauschen hinzuzufügen. Beispielsweise, wenn wie in 18 dargestellt, der Steuerimpuls VSLCNT zu einer Zeit t33 eingeschaltet wird, aber der Steuerimpuls VSLCNT zu einer Zeit t34, die zeitlich früher liegt als ein Zeitpunkt, zu dem die Ausgaben der Sourcefolger der jeweiligen Spalten vollständig gemittelt sind, ausgeschaltet wird, so nehmen die Ausgaben VSL1 und VSL2 die Werte 1,8 V bzw. 1,2 V an.
  • Danach, nach der Zeit t34, wird der Steuerimpuls VSLCNT ausgeschaltet und die vertikalen Signalleitungen 21 werden in ihren ursprünglichen Zustand vor dem Kurzschließen zurückversetzt, wodurch in der Resetpegel-Zeitspanne die Spannungswerte der Ausgaben VSL1 und VSL2 der Sourcefolger die Werte 2,0 V bzw. 1,0 V annehmen. Ferner nehmen in der EIN-Zeitspanne des Ansteuerimpulses TRG von einer Zeit t35 bis zu einer Zeit t36 und der Signalpegel-Zeitspanne nach der Zeit t36 die Ausgaben VSL1 und VSL2 konstante Spannungswerte von 2,0 V bzw. 1,0 V an.
  • Mit anderen Worten, da die vertikalen Signalleitungen 21 kreuzgekoppelt werden, werden die Ausgaben VSL1 und VSL2 gemittelt, aber selbst wenn die Pulsbreite des Steuerimpulses VSLCNT verringert wird und die Kreuzkopplung in der Mitte abgetrennt wird, ist es möglich, das Rauschen gemäß einer Änderung der Ausgänge der Sourcefolger zu injizieren.
  • Ferner, da die Ausgaben VSL1 D und VSL2D der kapazitiven Elemente 42 mittels der kapazitiven Elemente 42 wie oben unter Bezugnahme auf B aus 13 beschrieben DC-beschnitten werden, nehmen ferner zu der Zeit t34 die Ausgaben VSL1D und VSL2D den Wert 1,8 V an, der als Spannungswert nach dem DC-Beschnitt dient. Danach, nach der Zeit t34, nehmen die Ausgaben VSL1D und VSL2D die Werte 2,0 V und 1,6 V an, gemäß der Eigenschaften des kapazitiven Elements 42.
  • Mit anderen Worten, dies ist nicht der Fall in welchem, wenn der Steuerimpuls VSLCNT ausgeschaltet wird, die Ausgaben der Sourcefolger sich bewegen, und somit die Knoten nach dem DC-Beschnitt den Ausgaben der Sourcefolger folgen, und die Ausgaben der Sourcefolger werden vollständig gemittelt, aber die Resetpegel-Verteilung wird aufgeweitet. Mit anderen Worten, es ist möglich, die Breite der Resetpegel-Verteilung gemäß der Pulsbreite des Steuerimpulses VSLCNT einzustellen.
  • Wie oben beschrieben, ist es bei der Ansteuerung der 17 und 18 gemäß der vorliegenden Technologie möglich, die Breite der Resetpegel-Verteilung so zu vergrößern, dass sie größer ist als bei der normalen Ansteuerung der 15.
  • Ferner sind zur Vereinfachung der Beschreibung die Zeitablaufdiagramme der 15, 17 und 18 auf einem Beispiel basiert, in dem ein schwarzes Signal gelesen wird, bei dem kein Licht auf die Photodiode 51 fällt. Mit anderen Worten, wenn Licht einfällt, falls der Ansteuerimpuls TRG eingeschaltet wird, werden die in der Photodiode 51 gesammelten Ladungen zur Floating-Diffusion 56 übertragen, so dass der Signalpegel ausgelesen wird, und die Werte der Ausgaben VSL1 und VSL2 der Sourcefolger ändern sich.
  • Die Ansteuerung gemäß der vorliegenden Technologie wurde oben beschrieben.
  • Gemäß der Ansteuerung gemäß der vorliegenden Technologie, wenn das Rauschen injiziert wird, um eine Konzentration von Energie, einen vertikalen Quantisierungsstrich oder dergleichen zu unterdrücken, tritt die Verschiebung des Mittelwerts des Resetpegels nicht auf und die Resetpegel-Verteilung kann aufgeweitet werden. Da die AD-Wandlung richtig ausgeführt wird, ist es infolgedessen möglich, eine Verschlechterung der Linearität bei der AD-Wandlung und einen durch einen Quantisierungsfehler bedingten vertikalen Quantisierungsstrich mit einem hohen Grad an Genauigkeit zu unterdrücken.
  • Beispielsweise, wie in A von 19 veranschaulicht, wird im Falle der normalen Ansteuerung ein Quantisierungsfehler im erhaltenen Ergebnis akkumuliert, indem der Differenzprozess zwischen dem AD-Wandlungsergebnis des Resetpegels und dem AD-Wandlungsergebnis des Signalpegels zu jeder Zeit durchgeführt wird, und ein Rauschen der Art eines vertikalen Strichs, das durch den Quantisierungsfehler entsteht, wird infolgedessen in einem erhaltenen Bild aufgefunden.
  • Andererseits wird im Falle der Ansteuerung gemäß der vorliegenden Technologie, da das Rauschen injiziert wird, ein Quantisierungsfehler für jedes Pixel unregelmäßig erzeugt und der Quantisierungsfehler wird nicht für jede Spalte akkumuliert. Da das durch Ausführen des Differenzprozesses erhaltene Bild ein Bild ist, bei dem der Quantisierungsfehler ähnlich wie bei A aus 19 zwischengeschaltet ist, werden deswegen die Quantisierungsfehler unregelmäßig verteilt, wodurch eine Vertikalstrichform überhaupt nicht erkannt werden kann, so wie in B von 19 veranschaulicht.
  • Wie oben beschrieben, ist es möglich, das Vertikalstrich-Rauschen, das durch das Quantisierungsrauschen nach dem Differenzprozess erzeugt wird, lediglich durch Injizieren des Rauschens in den Resetpegel, der als Referenz für den Differenzprozess dient, zu verringern. In A von 19 und B von 19 ändert sich die Rauschmenge, die sogar nach dem Differenzprozess übrig bleibt, nicht, aber wenn das Rauschen für jede Spalte akkumuliert wird und als das Vertikalstrich-Rauschen erkannt wird, so ist die menschliche Wahrnehmung deutlich anders als wenn das Rauschen unregelmäßig verteilt ist, und wenn das Rauschen unregelmäßig verteilt ist, wird es natürlicher akzeptiert. Es liegt an menschlichen kognitiven psychologischen Eigenschaften, dass das Bewusstsein sich auf ein geometrisches Muster konzentriert, wenn eine geometrische Mustererkennung möglich ist.
  • Ferner kann bei der Verschiebung des Mittelwerts des Resetpegels das Durchführen eines Offsetabgleichs in Betracht gezogen werden, aber um dies zu implementieren, ist eine Offset-Verstärkungsverbindung oder eine automatische Abgleichfunktion erforderlich, wodurch die Schaltkreisgröße zunimmt. Da es in der vorliegenden Technologie möglich ist, die Verschiebung des Mittelwerts des Resetpegels lediglich durch Einbau des Schalttransistors 111 zu unterdrücken, wird die Schaltkreisgröße nicht erhöht.
  • Ferner werden in der vorliegenden Technologie die vertikalen Signalleitungen 21 kurzgeschlossen, so dass das Rauschen zu dem Pixelsignal hinzugefügt wird, das über die vertikale Signalleitung 21 übermittelt wird, aber wie in 8 dargestellt kann ein Rauschen, das sich zeitlich nicht verändert, aber in einem zweidimensionalen Raum unregelmäßig ist, durch den Rauschhinzufügungsbereich 19 hinzugefügt werden.
  • Weiteres Ausführungsbeispiel>
  • (Ansteuerung für jedes Pixel der gleichen Farbe)
  • In dem CMOS-Bildsensor 101 von 8 entsprechen die Einheitspixel 30, die in dem Pixelarraybereich 11 angeordnet sind, indessen einer Farbbildgebung. Mit anderen Worten, in mehreren Einheitspixeln 30, die in dem Pixelarraybereich 11 in der Matrixform angeordnet sind, ist ein beliebiger. Farbfilter eines Farbseparationsfilters, der eine Kombination von Farbfiltern mehrerer Farben für die Bildgebung eines Farbbilds umfasst, auf einer Lichtaufnahmeebene von jeder Photodiode 51 angeordnet, auf die Licht einfällt.
  • In dem in 20 dargestellten Beispiel wird ein Farbfilter einer Grundform eines sogenannten Bayer-Arrays (eine Bayer-Anordnung) verwendet und der Pixelarraybereich 11 ist so ausgelegt, dass die Einheitspixel 30, die zweidimensional in der Matrixform angeordnet sind, den drei Farbfiltern von rot (R), grün (G) und blau (B) entsprechen, und sich wiederholende Einheiten von den Farbseparationsfiltern in der Form von 2×2 Pixeln angeordnet sind.
  • Beispielsweise ist ein erster Farbpixel für die Detektion einer ersten Farbe (beispielsweise R) an einer Position einer ungeradzahligen Zeile und einer ungeradzahligen Spalte angeordnet, ein zweiter Farbfilter für die Detektion einer zweiten Farbe (beispielsweise G) ist an einer Position einer ungeradzahligen Zeile und einer geradzahligen Spalte und einer Position einer geradzahligen Zeile und einer ungeradzahligen Spalte angeordnet, und ein drittes Farbpixel für die Detektion einer dritten Farbe (beispielsweise B) ist an einer Position einer geradzahligen Zeile und einer geradzahligen Spalte angeordnet. Mit anderen Worten, Farbpixel der zwei Farben von R/G oder G/B, die sich gemäß jeder Zeile unterscheiden, sind in Form eines Schachbrettmusters angeordnet.
  • In dem Farb-Array der Farbfilter der Grundform des Bayer-Arrays werden zwei Farben von R/G oder G/B sowohl in Zeilenrichtung als auch in Spaltenrichtung paarweise wiederholt, aber es kann ein Aufbau vorgesehen werden, bei dem der Schalttransistor 111 für jede Farbe eines Farbpixels vorgesehen ist, die vertikalen Signalleitungen 21 durch die Zeilensignalleitung 112 für jede Farbe verbunden sind, und die Ausgaben der Sourcefolger derselben Farbe kombiniert werden.
  • Beispielsweise sind in 20 die vertikalen Signalleitungen 21 der geradzahligen Spalten, mit denen Farbpixel der geradzahligen Spalte (R oder G) verbunden sind, über eine Zeilensignalleitung 112-1 verbunden, und die Ausgaben von deren Sourcefolger sind angeschlossen. Gleichermaßen sind die vertikalen Signalleitungen 21 der ungeradzahligen Spalten, mit denen Farbpixel der ungeradzahligen Spalte (G oder B) verbunden sind, über eine Zeilensignalleitung 112-2 verbunden, und die Ausgaben von deren Sourcefolgern sind angeschlossen.
  • Ein Schalttransistor 111-1, dessen Gate der Steuerimpuls VSLCNT zugeführt wird, ist in der Zeilensignalleitung 112-1 vorgesehen, welche die vertikalen Signalleitungen 21 der geradzahligen Spalten für jede Farbe verbindet. Ferner ist ein Schalttransistor 111-2, dessen Gate der Steuerimpuls VSLCNT zugeführt wird, in der Zeilensignalleitung 112-2 vorgesehen, welche die vertikalen Signalleitungen 21 der ungeradzahligen Spalten für jede Farbe verbindet.
  • Da die Schalttransistoren 111-1 und 112-2 einen Schaltvorgang gemäß des Steuerimpulses VSLCNT durchführen, können ferner die vertikalen Signalleitungen 21 der geradzahligen Spalten oder der ungeradzahligen Spalten kurzgeschlossen werden, und die Ausgaben der Sourcefolger können für jede Farbe gemittelt werden.
  • Hier ist es allgemein bekannt, dass benachbarte Farbpixel derselben Farbe Signale des gleichen Pegels ausgeben und Farbpixel unterschiedlicher Farben Signale unterschiedlicher Pegel ausgeben. Mit anderen Worten, da die Ausgaben der Sourcefolger derselben Farbe Signale mit gleichem Pegel sind, ist es möglich, die Verteilung unter Verwendung des Mittelwerts des Resetpegels von jeder Farbe aufzuweiten, indem bewirkt wird, dass die verbundenen vertikalen Signalleitungen 21 derselben Farbe kurzgeschlossen werden, und somit ist es möglich, eine Konzentration von Energie mit einem hohen Grad an Genauigkeit zu vermeiden.
  • (Verbindung zwischen AD-Wandlungs-Verstärkungsgrad und Steuerimpuls VSLCNT)
  • In dem CMOS-Bildsensor 101 der 8 wird der AD-Wandlungs-Verstärkungsgrad eingestellt indem der Grad der Neigung des Referenzsignals RAMP verändert wird, das von dem Referenzsignalerzeugungsbereich 15 erzeugt wird. Insbesondere wenn die Neigung des Referenzsignals RAMP geringer ist, ist ein Zeitpunkt, zu dem das Referenzsignal RAMP mit dem über die vertikale Signalleitung 21 übermittelten Pixelsignal übereinstimmt, weiter verzögert, so dass ein großes Digitalsignal erhalten wird, und der AD-Wandlungs-Verstärkungsgrad nimmt zu. Umgekehrt, wenn die Neigung des Referenzsignals RAMP steiler ist, so ist der AD-Wandlungs-Verstärkungsgrad verkleinert.
  • Mit anderen Worten, ein Zeitpunkt, zu dem das Referenzsignal RAMP mit dem über die vertikale Signalleitung 21 übertragenen Pixelsignal übereinstimmt, wird eingestellt, indem die Neigung des Referenzsignals RAMP verändert wird. Infolgedessen wird, selbst wenn die Signalspannungen der mittels der vertikalen Signalleitungen 21 übertragenen Pixelsignale gleich sind, ein Zählwert zu einem Zeitpunkt der Übereinstimmung, d. h. das Digitalsignal der Signalspannung, eingestellt. Das bedeutet, dass die Änderung der Neigung des Referenzsignals RAMP äquivalent ist zur Einstellung des AD-Wandlungs-Verstärkungsgrads.
  • Wenn beispielsweise die Neigung des Referenzsignals RAMP halbiert wird und der AD-Wandlungs-Verstärkungsgrad verdoppelt wird, so wird hier die Neigung, wenn der Resetpegel erfasst wird, ½, so dass, wenn die Verteilung die gleiche ist wie bevor die Neigung halbiert wurde, diese von dem Bereich des Referenzsignals RAMP abweicht, und es ist schwierig, den Resetpegel zu erfassen.
  • Wenn der AD-Wandlungs-Verstärkungsgrad hoch eingestellt wird, ist es deshalb erforderlich, die Resetpegel-Verteilung schmaler einzustellen, und wenn der AD-Wandlungs-Verstärkungsgrad niedrig eingestellt wird, so ist es erforderlich, die Resetpegel-Verteilung aufzuweiten, aber da es möglich ist, die Breite der Resetpegel-Verteilung gemäß der Pulsbreite des Steuerimpulses VSLCNT wie oben beschrieben einzustellen, kann dies hier verwendet werden.
  • Mit anderen Worten, wie in 21 veranschaulicht, befindet sich der Steuerimpuls VSLCNT nur während einer bestimmten Zeitspanne in der Zeitspanne (der Auto-Zero-Zeitspanne), in welcher sich der Komparator-Resetimpuls PSET des Komparators 44 im aktiven Zustand befindet, in einem H-Pegel, aber die Zeitspanne des H-Pegels wird gemäß des AD-Wandlungs-Verstärkungsgrads eingestellt. Insbesondere wird, wenn der AD-Wandlungs-Verstärkungsgrad hoch eingestellt wird, die Pulsbreite des Steuerimpulses VSLCNT reduziert, so dass die Resetpegel-Verteilung nicht aufgeweitet wird. Andererseits wird, wenn der AD-Wandlungs-Verstärkungsgrad niedrig eingestellt wird, die Pulsbreite des Steuerimpulses VSLCNT vergrößert, so dass die Resetpegel-Verteilung aufgeweitet wird.
  • Infolgedessen wird beispielsweise wenn der AD-Wandlungs-Verstärkungsgrad niedrig eingestellt wird, falls die Pulsbreite des Steuerimpulses VSLCNT erhöht wird, die Resetpegel-Verteilung verbreitert und deren Verteilung aufgeweitet, so dass es möglich ist, eine Konzentration von Energie mit einem hohen Grad an Genauigkeit zu vermeiden.
  • (Verbindung des AD-Wandlungs-Verstärkungsgrads mit der Auto-Zero-Zeitspanne)
  • Ferner ist es möglich, die Pulsbreite des Komparator-Resetimpulses PSET in Verbindung mit dem AD-Wandlungs-Verstärkungsgrad einzustellen.
  • Wenn die Neigung des Referenzsignals RAMP gering und der AD-Wandlungs-Verstärkungsgrad klein ist, wird beispielsweise, um den Quantisierungsfehler zu verhindern, die Pulsbreite des Komparator-Resetimpulses PSET verringert, so dass die steigende Flanke des Komparator-Resetimpulses PSET näher an die steigende Flanke des Pixel-Resetimpulses RST kommt, wie dies durch die durchgezogene Linie in 22 dargestellt ist. Mit anderen Worten, durch Verringern des Reset-Release-Intervalls TRelease wird der Komparator 44 durch den Komparator-Resetimpuls PSET ausgeschaltet, bevor das Reset-Rauschen, das auf der vertikalen Signalleitung 21 auftaucht, stabilisiert ist, wodurch das Reset-Rauschen aktiv injiziert wird.
  • Wenn die Neigung des Referenzsignals RAMP dagegen steil und der AD-Wandlungs-Verstärkungsgrad hoch ist, wird der Stabilisierung der AD-Wandlung eine Priorität gegeben und die Pulsbreite des Komparator-Resetimpulses PSET wird verbreitert, wie dies durch die gepunktete Linie in 22 dargestellt ist. Mit anderen Worten, das Reset-Release-Intervall TRelease wird im gleichen Maße wie der normale Zeitablauf vergrößert, und nachdem das Reset-Rauschen stabilisiert ist, wird der Komparator 44 durch den Komparator-Resetimpuls PSET ausgeschaltet.
  • Die beiden Zustände werden fließend gewechselt, indem die Pulsbreite des Komparator-Resetimpulses PSET (die Auto-Zero-Zeitspanne) kontinuierlich gemäß dem AD-Wandlungs-Verstärkungsgrad gesteuert wird, oder sie werden schrittweise gewechselt, indem die Pulsbreite des Komparator-Resetimpulses PSET (die Auto-Zero-Zeitspanne) schrittweise gemäß dem AD-Wandlungs-Verstärkungsgrad gesteuert wird. Infolgedessen ist es, wenn die Rauschinjektion durchgeführt wird, möglich, das Reset-Release-Intervall TRelease in Verbindung mit dem AD-Wandlungs-Verstärkungsgrad einzustellen, indem ein Zeitpunkt, an dem der Komparator-Resetimpuls PSET ausgeschaltet wird, auf einen vorherigen Zeitpunkt verschoben wird mit einem Grad, der für den AD-Wandlungs-Verstärkungsgrad geeignet ist.
  • (AD-Wandlungs-Verstärkungsgrad für jede Farbe)
  • Wie in 20 gezeigt ist, wird in dem CMOS-Bildsensor 101 der 8 beispielsweise der Farbfilter der Grundform des Bayer-Arrays verwendet und die Einheitspixel 30 sind gemäß dem Bayer-Array angeordnet. Wie oben beschrieben, werden die Farbfilter ferner in Einheiten von zwei Zeilen und zwei Spalten wiederholt. Hier wird das Pixelsignal in Einheiten von Zeilen gelesen und das Pixelsignal wird dem Spalten-AD-Wandlungsbereich 41 zugeführt, der in jeder vertikalen Signalleitung 21 für jede Spalte vorgesehen ist, wodurch die Pixelsignale von lediglich zwei Farben von entweder R/G oder G/B in einer Verarbeitungszielzeile vorhanden sind.
  • Somit kann der CMOS-Bildsensor 101 einen Aufbau einsetzen, in dem ein DAC 15a, der den geradzahligen Spalten entspricht, und ein DAC 15b, der den ungeradzahligen Spalten entspricht, so angeordnet wird, wie dies in 23 gezeigt ist.
  • Die DACs 15a und 15b erzeugen, basierend auf dem Steuersignal von dem Kommunikationszeitablaufsteuerbereich 17, eine stufenartige Sägezahnwelle (Rampenwellenform). Die DACs 15a und 15b liefern die erzeugten stufenartigen Sägezahnwellen an den Spalten-AD-Wandlungsbereich 41 des Spaltenverarbeitungsbereichs 14 als Referenzsignale RAMPa und RAMPb.
  • Mit anderen Worten, wenn das Steuersignal für die Erzeugung der Referenzsignale RAMPa und RAMPb von dem Kommunikationszeitablaufsteuerbereich 17 geliefert wird, so erzeugt in dem Referenzsignalerzeugungsbereich 15 der DAC 15a das Referenzsignal RAMPa, das eine Neigung βa gemäß einer Farbpixeleigenschaft einer Farbe (R oder G der geradzahligen Spalte), die auf der Zeilensteuerleitung 20 vorliegt, und eine stufenartige Wellenform aufweist, die temporär in ihrer Gesamtheit in Sägezahnform verändert wird. Dann liefert der DAC 15a das erzeugte Referenzsignal RAMP über das kapazitive Element 43 an den anderen Eingangsanschluss des Komparators 44 des Spalten-AD-Wandlungsbereichs 41, der der geradzahligen Spalte entspricht.
  • Gleichermaßen erzeugt der DAC 15b das Referenzsignal RAMPb, das eine Neigung βb gemäß einer Farbpixeleigenschaft einer Farbe (G oder B der ungeradzahligen Spalte), die auf der Zeilensteuerleitung 20 vorliegt, und eine stufenartige Wellenform aufweist, die temporär in ihrer Gesamtheit in Sägezahnform verändert wird. Dann liefert der DAC 15b das erzeugte Referenzsignal RAMPb über das kapazitive Element 43 an den anderen Eingangsanschluss des Komparators 44 des Spalten-AD-Wandlungsbereichs 41, der der ungeradzahligen Spalte entspricht.
  • Mit anderen Worten, in dem Referenzsignalerzeugungsbereich 15 ist der DAC zur Erzeugung des Referenzsignals RAMP nicht für alle Farben des Farbfilters in dem Farbseparationsfilter vorbereitet und der DAC ist in einer Anzahl angeordnet, die einer Kombination von bestimmten Farben gemäß eines Wiederholungszyklus einer Farbe entspricht, die gemäß eines Farbtyps oder Farbarrays bestimmt wird. Wenn eine Verarbeitungszielzeile gewechselt wird, wird ferner eine Kombination von bestimmten Farben, die in der Verarbeitungszielzeile vorliegen, gewechselt. In Reaktion auf das Wechseln werden somit Änderungseigenschaften (beispielsweise die Neigungen βa und βb) oder Ausgangswerte der Referenzsignale RAMPa und RAMPb, die von den DACs 15a und 15b erzeugt werden, gemäß Eigenschaften des Farbfilters, d. h. Eigenschaften des Pixelsignals, gewechselt.
  • Da das Referenzsignal RAMP für jede Farbe wie oben beschrieben erzeugt wird, ändert sich auch der AD-Wandlungs-Verstärkungsgrad für jede Farbe. Ferner ist der AD-Wandlungs-Verstärkungsgrad mit dem Steuerimpuls VSLCNT oder dergleichen verknüpft; da sich aber ein Prinzip in keiner Weise ändert, selbst wenn der AD-Wandlungs-Verstärkungsgrad für jede Farbe geändert wird, ist es möglich, zu bewirken, dass der Steuerimpuls VSLCNT oder dergleichen mit dem AD-Wandlungs-Verstärkungsgrad von jeder Farbe verknüpft ist.
  • Wie in 23 dargestellt, wird beispielsweise, während die Pulsbreite des Steuerimpulses VSLCNT gemäß dem AD-Wandlungs-Verstärkungsgrad für jede Farbe eingestellt wird, dem Gate des Schalttransistors 111-1 ein Steuerimpuls VSLCNTa und dem Gate des Schalttransistors 111-2 ein Steuerimpuls VSLCNTb zugeführt. Infolgedessen ist es möglich, die Schalttransistoren 111-1 und 111-2 individuell zu steuern, beispielsweise die Ausgaben der Sourcefolger zu mitteln oder die Breite der Resetpegel-Verteilung einzustellen,
  • Ferner hat der Anmelder der vorliegenden Anmeldung bereits eine Technik zum Umschalten des Referenzsignals RAMP für jede Farbe in JP 2005-328135 A ( JP 4449565B ) vorgeschlagen.
  • (Weitere Verbindungsform des Schalttransistors)
  • Als Verbindungsform des Schalttransistors 111 kann auch eine andere Verbindungsform als die in 9 veranschaulichte eingesetzt werden. 24 veranschaulicht eine andere Verbindungsform des Schalttransistors 111.
  • Wie in 24 gezeigt, ist in einem Schalttransistor 111-1 ein Gate über die Steuerleitung 23 mit dem Kommunikationszeitablaufsteuerbereich 17 verbunden, eine Source ist mit der vertikalen Signalleitung 21-1 verbunden, und eine Drain ist mit der Zeilensignalleitung 112 verbunden. Gleichermaßen ist in einem Schalttransistor 111-2 ein Gate mit der Steuerleitung 23 verbunden, eine Source ist mit der vertikalen Signalleitung 21-2 verbunden, und eine Drain ist mit der Zeilensignalleitung 112 verbunden.
  • In dieser Verbindungsform führen die Schalttransistoren 111-1 und 111-2 den Schaltvorgang gemäß dem Steuerimpuls VSLCNT aus, der deren Gates zugeführt wird, so dass die vertikalen Signalleitungen 21-1 und 21-2 kurzgeschlossen werden können.
  • Ferner ist die Verbindungsform der 24 ein Beispiel für eine andere Verbindungsform des Schalttransistors 111, es kann aber jede beliebige andere Verbindungsform verwendet werden. Zusammengefasst ist es vorzuziehen, dass der Schalttransistor 111 dazu in der Lage ist, zu bewirken, dass die vertikalen Signalleitungen 21 durch den Schaltvorgang kurzgeschlossen werden, und die Verbindungsform zwischen der vertikalen Signalleitung 21 und der Zeilensignalleitung 112 ist beliebig.
  • Ferner kann der Schalttransistor 111 mit allen vertikalen Signalleitungen 21 (H0, H1, ..., Hh) verbunden sein oder er kann mit einigen vertikalen Signalleitungen 21 (beispielsweise H0, H2, H4, ..., oder dergleichen der geradzahligen Spalten) aus allen vertikalen Signalleitungen 21 (H0, H1, ..., Hh) verbunden sein. Ferner können, wenn der Schalttransistor 111 mit einigen vertikalen Signalleitungen 21 verbunden ist, beispielsweise die vertikalen Signalleitungen 21 in Blöcke in einer bestimmten Einheit aufgeteilt sein und der Schalttransistor kann mit jedem der Blöcke verbunden sein.
  • Der Pixelarraybereich 11 kann ferner einen Pixelteilungsaufbau verwenden, bei dem sich mehrere in einer Matrixform angeordnete Einheitspixel 30 den Verstärkungstransistor 54 und die vertikalen Signalleitung 21 mit anderen Einheitspixeln teilen.
  • Ferner meint in dieser Spezifikation „Halbleiter” in der Halbleiterbildgebungsvorrichtung, dass diese unter Verwendung eines Halbleiters hergestellt wird.
  • Es sei ferner angemerkt, dass die vorliegende Technologie nicht auf die Anwendung auf die Halbleiterbildgebungsvorrichtung beschränkt ist. Das heißt die vorliegende Technologie kann auf eine allgemeine elektronische Vorrichtung angewendet werden, die eine Halbleiterbildgebungsvorrichtung als einen Bildgebungsbereich (einen photoelektrischen Umwandlungsbereich) verwendet, wobei die allgemeine elektronische Vorrichtung eine Bildgebungsvorrichtung wie beispielsweise eine Digitalkamera oder eine Videokamera, ein mobiles Endgerät mit Bildgebungsfunktion, einen Kopierer, der eine Halbleiterbildgebungsvorrichtung für einen Bildlesebereich verwendet, oder dergleichen einschließt. Die Halbleiterbildgebungsvorrichtung kann als ein Chip ausgebildet sein oder sie kann als ein Modul ausgebildet sein, das eine Bildgebungsfunktion aufweist, bei der ein Bildgebungsbereich und entweder ein Signalverarbeitungsbereich oder ein optisches System miteinander kombiniert sind.
  • <Ausführungsbeispiel für eine elektronische Vorrichtung, auf die die vorliegende Technologie angewendet wird>
  • 25 ist ein Blockdiagramm eines Ausführungsbeispiels einer Bildgebungsvorrichtung, die als eine elektronische Vorrichtung dient, auf die die vorliegende Technologie angewendet wird.
  • Eine Bildgebungsvorrichtung 300 in 25 umfasst: einen optischen Bereich 301, der von einer Linsengruppe oder dergleichen gebildet wird; eine Halbleiterbildgebungsvorrichtung (eine Bildgebungsvorrichtung) 302, welche den zuvor genannten Aufbau der Einheitspixel 30 aufweist, und einen DSP(Digitalsignal-Prozessor)-Schaltkreis 303, der ein Kamerasignalverarbeitungsschaltkreis ist. Die Bildgebungsvorrichtung 300 umfasst auch einen Rahmenspeicher 304, einen Displaybereich 305, einen Speicherbereich 306, einen Manipulationsbereich 307 und einen Stromversorgungsbereich 308. Der DSP-Schaltkreis 303, der Rahmenspeicher 304, der Displaybereich 305, der Speicherbereich 306, der Manipulationsbereich 307 und der Stromversorgungsbereich 308 sind miteinander über eine Busleitung 309 verbunden.
  • Der optische Bereich 301 nimmt einfallendes Licht (Bildlicht) von einem Gegenstand auf, um ein Bild auf einer Bildgebungsoberfläche der Halbleiterbildgebungsvorrichtung 302 auszubilden. Die Halbleiterbildgebungsvorrichtung 302 wandelt eine Lichtmenge von einfallendem Licht in ein elektrisches Signal auf einer Pixelbasis um und gibt das elektrische Signal aus, wobei das einfallende Licht verwendet wird, um das Bild auf der Bildgebungsoberfläche durch den optischen Bereich 301 zu bilden. Es ist möglich, als Halbleiterbildgebungsvorrichtung 302 eine Halbleiterbildgebungsvorrichtung wie beispielsweise den CMOS-Bildsensor 1 gemäß dem zuvor genannten Ausführungsbeispiel zu verwenden, der auf dem CMOS-Bildsensor angeordnet ist, d. h. eine Halbleiterbildgebungsvorrichtung, welche es ermöglicht, durch Nutzung einer globalen Belichtung ein Bild ohne Verzerrung aufzunehmen.
  • Der Displaybereich 305 umfasst eine Bildschirmanzeigevorrichtung wie beispielsweise einen Flüssigkristallbildschirm oder einen organischen EL(Elektrolumineszenz)-Bildschirm und zeigt ein Bewegtbild oder ein Standbild an, das von der Halbleiterbildgebungsvorrichtung 302 aufgenommen wurde. Der Speicherbereich 306 speichert das Bewegtbild oder das Standbild, das von der Halbleiterbildgebungsvorrichtung 302 aufgenommen wurde, in einem Speichermedium.
  • Der Manipulationsbereich 307 gibt Manipulationsinstruktionen für verschiedenste Funktionen der Bildgebungsvorrichtung 300 gemäß einer Nutzermanipulation aus. Der Stromversorgungsbereich 308 führt dem DSP-Schaltkreis 303, dem Rahmenspeicher 304, dem Displaybereich 305, dem Speicherbereich 306 und dem Manipulationsbereich 307 auf geeignete Weise Strom zu, um diese Bereiche in Betrieb zu setzen.
  • Zudem wurde das vorgenannte Ausführungsbeispiel beschrieben, in dem als Beispiel der Fall genommen wurde, bei dem die vorliegende Technologie auf den CMOS-Bildsensor angewandt wird, der die Einheitspixel 30 in einer Matrixform angeordnet umfasst, wobei die Einheitspixel jeweils als eine physikalische Größe eine Signalladung erfassen, welche einer Lichtmenge von sichtbarem Licht entspricht. Die Anwendung der vorliegenden Technologie ist allerdings nicht auf die Anwendung auf einen CMOS-Bildsensor beschränkt. Die vorliegende Technologie ist anwendbar auf eine allgemeine Spaltensystemhalbleiterbildgebungsvorrichtung umfassend einen Spaltenverarbeitungsbereich, der für jede Pixelspalte in einem Pixelarraybereich angeordnet ist.
  • Die Anwendung der vorliegenden Technologie ist nicht auf die Anwendung auf die Halbleiterbildgebungsvorrichtung beschränkt, welche ein Bild durch Erfassen einer Verteilung von einfallenden Lichtmengen von sichtbarem Licht erfasst. Die vorliegende Technologie ist auch anwendbar auf: eine Halbleiterbildgebungsvorrichtung, die ein Bild basierend auf einer Verteilung von einfallenden Mengen von Infrarotstrahlen, Röntgenstrahlen, Teilchen oder dergleichen erfasst; und eine allgemeine Halbleiterbildgebungsvorrichtung im weiteren Sinne (eine Vorrichtung zum Erfassen der Verteilung einer physikalischen Größe), wie beispielsweise ein Fingerabdruckerfassungssensor, der ein Bild durch Erfassen einer Verteilung von anderen physikalischen Größen, wie Drücken oder elektrostatischen Kapazitäten, erfasst.
  • Der Fachmann wird verstehen, dass verschiedenste Abwandlungen, Kombinationen, Unterkombinationen und Abwandlungen, abhängig von Designerfordernissen und anderen Faktoren, auftreten können, insofern diese im Schutzbereich der beigefügten Ansprüche oder deren Äquivalenten liegen.
  • Zudem kann die vorliegende Technologie auch wie folgt ausgeführt werden.
    • (1) Halbleiterbildgebungsvorrichtung umfassend: einen Pixelbereich, der dazu ausgelegt ist, mehrere Pixel zu umfassen, die in einer Matrixform angeordnet sind, wobei die mehreren Pixel eine photoelektrische Umwandlung ausführen; Spaltensignalleitungen, die dazu ausgelegt sind, Pixelsignale zu übertragen, die von den Pixeln in Einheiten von Spalten ausgegeben werden; einen AD-Wandlungsbereich, der dazu ausgelegt ist, einen Komparator zu umfassen, der ein als Rampenwelle dienendes Referenzsignal mit den über die Spaltensignalleitung übertragenen Pixelsignalen vergleicht, und der dazu ausgelegt ist, einen Referenzpegel und einen Signalpegel der Pixelsignale unabhängig in digitale Signale umzuwandeln, basierend auf einem Vergleichsergebnis des Komparators; einen Schalter, der dazu ausgelegt ist, mit den Spaltensignalleitungen verbunden zu werden; und einen Steuerbereich, der dazu ausgelegt ist, den Schalter nur während einer bestimmten Zeitspanne einzuschalten, in einer Zeitspanne in welcher der Komparator zurückgesetzt wird, und zu bewirken, dass die Spaltensignalleitungen kurzgeschlossen werden.
    • (2) Halbleiterbildgebungsvorrichtung nach (1), wobei die mehreren Pixel in dem Pixelbereich so angeordnet sind, dass sie einem Farbfilter entsprechen, in welchem Farben in einer bestimmten, sich wiederholenden Einheit angeordnet sind, und wobei der Schalter mit jeder Spaltensignalleitung von Pixeln der gleichen Farbe verbunden ist.
    • (3) Halbleiterbildgebungsvorrichtung nach (1) oder (2), wobei der Steuerbereich eine AN-Zeitspanne des Schalters gemäß einer Verstärkung der AD-Wandlung einstellt, die von dem AD-Wandlungsbereich durchgeführt wird.
    • (4) Halbleiterbildgebungsvorrichtung nach irgendeinem von (1) bis (3), wobei der Steuerbereich eine Resetperiode des Komparators gemäß der Verstärkung der AD-Wandlung einstellt, die von dem AD-Wandlungsbereich durchgeführt wird.
    • (5)Halbleiterbildgebungsvorrichtung nach irgendeinem von (1) bis (4), wobei die Verstärkung der AD-Wandlung, die von dem AD-Wandlungsbereich durchgeführt wird, einen Wert aufweist, der dem Referenzsignal entspricht, das je nach Farbe unterschiedlich ist.
    • (6) Halbleiterbildgebungsvorrichtung nach irgendeinem von (1) bis (5), wobei der Schalter ein Transistor ist, und wobei der Transistor ein Gate aufweist, das mit dem Steuerbereich über eine Steuerleitung verbunden ist, und eine Source und eine Drain, die mit einer Zeilensignalleitung verbunden sind, die mit der Spaltensignalleitung in einer Zeilenrichtung verbunden ist.
    • (7) Halbleiterbildgebungsvorrichtung nach irgendeinem von (1) bis (5), wobei der Schalter ein Transistor ist, und wobei der Transistor ein Gate aufweist, das mit dem Steuerbereich über eine Steuerleitung verbunden ist, eine Source, die mit der Spaltensignalleitung verbunden ist, und eine Drain, die mit einer Zeilensignalleitung in einer Zeilenrichtung verbunden ist.
    • (8) Halbleiterbildgebungsvorrichtung nach irgendeinem von (1) bis (7), wobei der Schalter mit allen Spaltensignalleitungen verbunden ist.
    • (9) Halbleiterbildgebungsvorrichtung nach irgendeinem von (1) bis (7), wobei die Spaltensignalleitungen in Blöcke in einer bestimmten Einheit aufgeteilt sind, und wobei der Schalter mit den Spaltensignalleitungen in Einheiten der Blöcke verbunden ist.
    • (10) Halbleiterbildgebungsvorrichtung nach irgendeinem von (1) bis (9), wobei die in dem Pixelbereich in Matrixform angeordneten mehreren Pixel wenigstens einen Verstärkungstransistor und die Spaltensignalleitungen mit anderen Pixeln teilen.
    • (11) Halbleiterbildgebungsvorrichtung nach irgendeinem von (1) bis (10), ferner umfassend: einen Rauschhinzufügungsbereich, der dazu ausgelegt ist, zu den über die Spaltensignalleitungen übertragenen Pixelsignalen ein Rauschen hinzuzufügen, das sich zeitlich nicht ändert und das in einem zweidimensionalen Raum unregelmäßig ist.
    • (12) Elektronische Vorrichtung umfassend: eine Halbleiterbildgebungsvorrichtung umfassend: einen Pixelbereich, der dazu ausgelegt ist, mehrere Pixel zu umfassen, die in einer Matrixform angeordnet sind, wobei die mehreren Pixel eine photoelektrische Umwandlung ausführen; Spaltensignalleitungen, die dazu ausgelegt sind, Pixelsignale zu übertragen, die von den Pixeln in Einheiten von Spalten ausgegeben werden; einen AD-Wandlungsbereich, der dazu ausgelegt ist, einen Komparator zu umfassen, der ein als Rampenwelle dienendes Referenzsignal mit den über die Spaltensignalleitung übertragenen Pixelsignalen vergleicht und einen Referenzpegel und um einen Signalpegel der Pixelsignale unabhängig in digitale Signale umzuwandeln, basierend auf einem Vergleichsergebnis des Komparators; und einen Schalter, der dazu ausgelegt ist, mit den Spaltensignalleitungen verbunden zu werden und einen Steuerungsbereich, der dazu ausgelegt ist, den Schalter nur während einer bestimmten Zeitspanne einzuschalten, in einer Zeitspanne in welcher der Komparator zurückgesetzt wird, und zu bewirken, dass die Spaltensignalleitungen kurzgeschlossen werden.
  • Bezugszeichenliste
    • 1, 101
    CMOS-Bildsensor
    11
    Pixelarraybereich
    13
    Lesestromquellenbereich
    14
    Spaltenverarbeitungsbereich
    15
    Referenzsignalerzeugungsbereich
    15a, 15b
    DAC
    17
    Kommunikationszeitablaufteuerbereich
    19
    Rauschhinzufügungsbereich
    20
    Zeilensteuerleitung
    21
    vertikale Signalleitung
    23
    Steuerleitung
    30
    Einheitspixel
    41
    Spalten-AD-Wandlungsbereich
    42
    kapazitives Element
    43
    kapazitives Element
    44
    Komparator
    45
    Zähler
    54
    Verstärkungstransistor
    110
    Schalter
    111
    Schalttransistor
    112
    Zeilensignalleitung
    300
    Bildgebungsvorrichtung
    302
    Halbleiterbildgebungsvorrichtung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2005-328135 A [0228]
    • JP 4449565 B [0228]

Claims (28)

  1. Halbleiterbildgebungsvorrichtung umfassend: einen Pixelbereich, der dazu ausgelegt ist, mehrere Pixel zu umfassen, die in einer Matrixform angeordnet sind, wobei die mehreren Pixel eine photoelektrische Umwandlung ausführen; Spaltensignalleitungen, die dazu ausgelegt sind, Pixelsignale zu übertragen, die von den Pixeln in Einheiten von Spalten ausgegeben werden; einen Analog-Digital(AD)-Wandlungsbereich, der dazu ausgelegt ist, einen Komparator zu umfassen, der ein als Rampenwelle dienendes Referenzsignal mit den über die Spaltensignalleitung übertragenen Pixelsignalen vergleicht, und der dazu ausgelegt ist, einen Referenzpegel und einen Signalpegel der Pixelsignale unabhängig in digitale Signale umzuwandeln, basierend auf einem Vergleichsergebnis des Komparators; einen Schalter, der dazu ausgelegt ist, mit den Spaltensignalleitungen verbunden zu werden; und einen Steuerbereich, der dazu ausgelegt ist, den Schalter nur während einer bestimmten Zeitspanne einzuschalten, in einer Zeitspanne in welcher der Komparator zurückgesetzt wird, und zu bewirken, dass die Spaltensignalleitungen kurzgeschlossen werden, wobei die mehreren Pixel in dem Pixelbereich so angeordnet sind, dass sie einem Farbfilter entsprechen, in welchem Farben in einer bestimmten, sich wiederholenden Einheit angeordnet sind, und wobei der Schalter mit jeder Spaltensignalleitung von Pixeln der gleichen Farbe verbunden ist, wobei der Schalter ein Transistor ist, und wobei der Transistor ein Gate aufweist, das mit dem Steuerbereich über eine Steuerleitung verbunden ist, und eine Source und eine Drain, die mit einer Zeilensignalleitung verbunden sind, die mit der Spaltensignalleitung in einer Zeilenrichtung verbunden ist.
  2. Halbleiterbildgebungsvorrichtung nach Anspruch 1, wobei der Steuerbereich ausgelegt ist, um eine AN-Zeitspanne des Schalters gemäß einem Verstärkungsgrad der AD-Wandlung einzustellen, die von dem AD-Wandlungsbereich durchgeführt wird.
  3. Halbleiterbildgebungsvorrichtung nach Anspruch 2, wobei der Steuerbereich ausgelegt ist, um eine Resetperiode des Komparators gemäß dem Verstärkungsgrad der AD-Wandlung einzustellen, die von dem AD-Wandlungsbereich durchgeführt wird.
  4. Halbleiterbildgebungsvorrichtung nach Anspruch 3, wobei der Verstärkungsgrad der AD-Wandlung, die von dem AD-Wandlungsbereich durchgeführt wird, einen Wert aufweist, der dem Referenzsignal entspricht, das je nach Farbe unterschiedlich ist.
  5. Halbleiterbildgebungsvorrichtung nach Anspruch 1, wobei der Schalter mit allen Spaltensignalleitungen verbunden ist.
  6. Halbleiterbildgebungsvorrichtung nach Anspruch 1, wobei die Spaltensignalleitungen in Blöcke in einer bestimmten Einheit aufgeteilt sind, und wobei der Schalter mit den Spaltensignalleitungen in Einheiten der Blöcke verbunden ist.
  7. Halbleiterbildgebungsvorrichtung nach Anspruch 1, wobei die in dem Pixelbereich in Matrixform angeordneten mehreren Pixel wenigstens einen Verstärkungstransistor und die Spaltensignalleitungen mit anderen Pixeln teilen.
  8. Halbleiterbildgebungsvorrichtung nach Anspruch 1, ferner umfassend: einen Rauschhinzufügungsbereich, der dazu ausgelegt ist, zu den über die Spaltensignalleitungen übertragenen Pixelsignalen ein Rauschen hinzuzufügen, das sich zeitlich nicht ändert und das in einem zweidimensionalen Raum unregelmäßig ist.
  9. Elektronische Vorrichtung umfassend: eine Halbleiterbildgebungsvorrichtung umfassend: einen Pixelbereich, der dazu ausgelegt ist, mehrere Pixel zu umfassen, die in einer Matrixform angeordnet sind, wobei die mehreren Pixel eine photoelektrische Umwandlung ausführen; Spaltensignalleitungen, die dazu ausgelegt sind, Pixelsignale zu übertragen, die von den Pixeln in Einheiten von Spalten ausgegeben werden; einen Analog-Digital(AD)-Wandlungsbereich, der dazu ausgelegt ist, einen Komparator zu umfassen, der ein als Rampenwelle dienendes Referenzsignal mit den über die Spaltensignalleitung übertragenen Pixelsignalen vergleicht, und der dazu ausgelegt ist, einen Referenzpegel und einen Signalpegel der Pixelsignale unabhängig in digitale Signale umzuwandeln, basierend auf einem Vergleichsergebnis des Komparators; und einen Schalter, der dazu ausgelegt ist, mit den Spaltensignalleitungen verbunden zu werden und einen Steuerbereich, der dazu ausgelegt ist, den Schalter nur während einer bestimmten Zeitspanne einzuschalten, in einer Zeitspanne in welcher der Komparator zurückgesetzt wird, und zu bewirken, dass die Spaltensignalleitungen kurzgeschlossen werden, wobei die mehreren Pixel in dem Pixelbereich so angeordnet sind, dass sie einem Farbfilter entsprechen, in welchem Farben in einer bestimmten, sich wiederholenden Einheit angeordnet sind, und wobei der Schalter mit jeder Spaltensignalleitung von Pixeln oder gleichen Farbe verbunden ist, wobei der Schalter ein Transistor ist, und wobei der Transistor ein Gate aufweist, das mit dem Steuerbereich über eine Steuerleitung verbunden ist, und eine Source und eine Drain, die mit einer Zeilensignalleitung verbunden sind, die mit der Spaltensignalleitung in einer Zeilenrichtung verbunden ist.
  10. Halbleiterbildgebungsvorrichtung umfassend: einen Pixelbereich, der dazu ausgelegt ist, mehrere Pixel zu umfassen, die in einer Matrixform angeordnet sind, wobei die mehreren Pixel eine photoelektrische Umwandlung ausführen; Spaltensignalleitungen, die dazu ausgelegt sind, Pixelsignale zu übertragen, die von den Pixeln in Einheiten von Spalten ausgegeben werden; einen Analog-Digital(AD)-Wandlungsbereich, der dazu ausgelegt ist, einen Komparator zu umfassen, der ein als Rampenwelle dienendes Referenzsignal mit den über die Spaltensignalleitung übertragenen Pixelsignalen vergleicht, und der dazu ausgelegt ist, einen Referenzpegel und einen Signalpegel der Pixelsignale unabhängig in digitale Signale umzuwandeln, basierend auf einem Vergleichsergebnis des Komparators; einen Schalter, der dazu ausgelegt ist, mit den Spaltensignalleitungen verbunden zu werden; und einen Steuerbereich, der dazu ausgelegt ist, den Schalter nur während einer bestimmten Zeitspanne einzuschalten, in einer Zeitspanne in welcher der Komparator zurückgesetzt wird, und zu bewirken, dass die Spaltensignalleitungen kurzgeschlossen werden, wobei die mehreren Pixel in dem Pixelbereich so angeordnet sind, dass sie einem Farbfilter entsprechen, in welchem Farben in einer bestimmten, sich wiederholenden Einheit angeordnet sind, und wobei der Schalter mit jeder Spaltensignalleitung von Pixeln der gleichen Farbe verbunden ist, wobei der Schalter ein Transistor ist, und wobei der Transistor ein Gate aufweist, das mit dem Steuerbereich über eine Steuerleitung verbunden ist, eine Source, die mit der Spaltensignalleitung verbunden ist, und eine Drain, die mit einer Zeilensignalleitung in einer Zeilenrichtung verbunden ist.
  11. Halbleiterbildgebungsvorrichtung nach Anspruch 10, wobei der Steuerbereich ausgelegt ist, um eine AN-Zeitspanne des Schalters gemäß einem Verstärkungsgrad der AD-Wandlung einzustellen, die von dem AD-Wandlungsbereich durchgeführt wird.
  12. Halbleiterbildgebungsvorrichtung nach Anspruch 11, wobei der Steuerbereich ausgelegt ist, um eine Resetperiode des Komparators gemäß dem Verstärkungsgrad der AD-Wandlung einzustellen, die von dem AD-Wandlungsbereich durchgeführt wird.
  13. Halbleiterbildgebungsvorrichtung nach Anspruch 12, wobei der Verstärkungsgrad der AD-Wandlung, die von dem AD-Wandlungsbereich durchgeführt wird, einen Wert aufweist, der dem Referenzsignal entspricht, das je nach Farbe unterschiedlich ist.
  14. Halbleiterbildgebungsvorrichtung nach Anspruch 10, wobei der Schalter mit allen Spaltensignalleitungen verbunden ist.
  15. Halbleiterbildgebungsvorrichtung nach Anspruch 10, wobei die Spaltensignalleitungen in Blöcke in einer bestimmten Einheit aufgeteilt sind, und wobei der Schalter mit den Spaltensignalleitungen in Einheiten der Blöcke verbunden ist.
  16. Halbleiterbildgebungsvorrichtung nach Anspruch 10, wobei die in dem Pixelbereich in Matrixform angeordneten mehreren Pixel wenigstens einen Verstärkungstransistor und die Spaltensignalleitungen mit anderen Pixeln teilen.
  17. Halbleiterbildgebungsvorrichtung nach Anspruch 10, ferner umfassend: einen Rauschhinzufügungsbereich, der dazu ausgelegt ist, zu den über die Spaltensignalleitungen übertragenen Pixelsignalen ein Rauschen hinzuzufügen, das sich zeitlich nicht ändert und das in einem zweidimensionalen Raum unregelmäßig ist.
  18. Halbleiterbildgebungsvorrichtung umfassend: einen Pixelbereich, der dazu ausgelegt ist, mehrere Pixel zu umfassen, die in einer Matrixform angeordnet sind, wobei die mehreren Pixel eine photoelektrische Umwandlung ausführen; Spaltensignalleitungen, die dazu ausgelegt sind, Pixelsignale zu übertragen, die von den Pixeln in Einheiten von Spalten ausgegeben werden; einen Analog-Digital(AD)-Wandlungsbereich, der dazu ausgelegt ist, einen Komparator zu umfassen, der ein als Rampenwelle dienendes Referenzsignal mit den über die Spaltensignalleitung übertragenen Pixelsignalen vergleicht, und der dazu ausgelegt ist, einen Referenzpegel und einen Signalpegel der Pixelsignale unabhängig in digitale Signale umzuwandeln, basierend auf einem Vergleichsergebnis des Komparators; einen Schalter, der dazu ausgelegt ist, mit den Spaltensignalleitungen verbunden zu werden; und einen Steuerbereich, der dazu ausgelegt ist, den Schalter einzuschalten, wobei die mehreren Pixel in dem Pixelbereich so angeordnet sind, dass sie einem Farbfilter entsprechen, wobei der Schalter mit jeder Spaltensignalleitung von Pixeln der gleichen Farbe verbunden ist, wobei der Schalter ein Transistor ist, und wobei der Transistor ein Gate aufweist, das mit dem Steuerbereich über eine Steuerleitung verbunden ist, eine Source, die mit einer der Spaltensignalleitungen verbunden ist, und eine Drain, die mit einer anderen der Spaltensignalleitungen verbunden ist.
  19. Halbleiterbildgebungsvorrichtung nach Anspruch 18, wobei der Steuerbereich ausgelegt ist, um eine AN-Zeitspanne des Schalters gemäß einem Verstärkungsgrad der AD-Wandlung einzustellen, die von dem AD-Wandlungsbereich durchgeführt wird.
  20. Halbleiterbildgebungsvorrichtung nach Anspruch 19, wobei der Steuerbereich ausgelegt ist, um eine Resetperiode des Komparators gemäß dem Verstärkungsgrad der AD-Wandlung einzustellen, die von dem AD-Wandlungsbereich durchgeführt wird.
  21. Halbleiterbildgebungsvorrichtung nach Anspruch 20, wobei der Verstärkungsgrad der AD-Wandlung, die von dem AD-Wandlungsbereich durchgeführt wird, einen Wert aufweist, der dem Referenzsignal entspricht, das je nach Farbe unterschiedlich ist.
  22. Halbleiterbildgebungsvorrichtung nach Anspruch 18, wobei der Schalter mit allen Spaltensignalleitungen verbunden ist.
  23. Halbleiterbildgebungsvorrichtung nach Anspruch 18, wobei die Spaltensignalleitungen in Blöcke in einer bestimmten Einheit aufgeteilt sind, und wobei der Schalter mit den Spaltensignalleitungen in Einheiten der Blöcke verbunden ist.
  24. Halbleiterbildgebungsvorrichtung nach Anspruch 18, wobei die in dem Pixelbereich in Matrixform angeordneten mehreren Pixel wenigstens einen Verstärkungstransistor und die Spaltensignalleitungen mit anderen Pixeln teilen.
  25. Halbleiterbildgebungsvorrichtung nach Anspruch 18, ferner umfassend: einen Rauschhinzufügungsbereich, der dazu ausgelegt ist, zu den über die Spaltensignalleitungen übertragenen Pixelsignalen ein Rauschen hinzuzufügen, das sich zeitlich nicht ändert und das in einem zweidimensionalen Raum unregelmäßig ist.
  26. Halbleiterbildgebungsvorrichtung umfassend: mehrere Pixel, die ein erstes Pixel zur Detektion einer ersten Farbe, ein zweites Pixel zur Detektion einer zweiten, Farbe, ein drittes Pixel zur Detektion der dritten Farbe, sowie ein viertes Pixel zur Detektion der zweiten Farbe einschließen, wobei die ersten bis vierten Pixel in einer selben Zeile angeordnet sind; mehrere Datensignalleitungen, die eine erste Datensignalleitung, die mit dem ersten Pixel verbunden ist, eine zweite Datensignalleitung, die mit dem zweiten Pixel verbunden ist, eine dritte Datensignalleitung, die mit dem dritten Pixel verbunden ist, sowie eine vierte Datensignalleitung, die mit dem vierten Pixel verbunden ist, einschließen; einen Referenzsignalerzeugungsbereich, der dazu ausgelegt ist, ein Referenzsignal zu erzeugen; einen ersten Analog-Digital(AD)-Wandlungsbereich, der dazu ausgelegt ist, einen ersten Komparator zu umfassen, der das Referenzsignal mit einem ersten Pixelsignal vergleicht, das über die erste Datensignalleitung übertragen wird; einen zweiten AD-Wandlungsbereich, der dazu ausgelegt ist, einen zweiten Komparator zu umfassen, der das Referenzsignal mit einem zweiten Pixelsignal vergleicht, das über die zweite Datensignalleitung übertragen wird; einen dritten AD-Wandlungsbereich, der dazu ausgelegt ist, einen dritten Komparator zu umfassen, der das Referenzsignal mit einem dritten Pixelsignal vergleicht, das über die dritte Datensignalleitung übertragen wird; einen vierten AD-Wandlungsbereich, der dazu ausgelegt ist, einen vierten Komparator zu umfassen, der das Referenzsignal mit einem vierten Pixelsignal vergleicht, das über die vierte Datensignalleitung übertragen wird; einen ersten Transistor, der dazu ausgelegt ist, die erste Datensignalleitung mit der dritten Datensignalleitung zu verbinden; einen zweiten Transistor, der dazu ausgelegt ist, die zweite Datensignalleitung mit der vierten Datensignalleitung zu verbinden; eine erste Steuerleitung, die mit einem Gate des ersten Transistors verbunden ist; und eine zweite Steuerleitung, die mit einem Gate des zweiten Transistors verbunden ist.
  27. Halbleiterbildgebungsvorrichtung nach Anspruch 26, wobei die zweite Datensignalleitung zwischen der ersten Datensignalleitung und der dritten Datensignalleitung angeordnet ist, und wobei der erste Transistor nicht mit der zweiten Datensignalleitung verbunden ist.
  28. Halbleiterbildgebungsvorrichtung nach Anspruch 27, wobei die dritte Datensignalleitung zwischen der zweiten Datensignalleitung und der vierten Datensignalleitung angeordnet ist, und wobei der zweite Transistor nicht mit der dritten Datensignalleitung verbunden ist.
DE202014011038.7U 2013-02-27 2014-02-17 Halbleiterbildgebungsvorrichtung und elektronische Vorrichtung Expired - Lifetime DE202014011038U1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013037868 2013-02-27
JP2013037868 2013-02-27

Publications (1)

Publication Number Publication Date
DE202014011038U1 true DE202014011038U1 (de) 2017-07-03

Family

ID=51428094

Family Applications (1)

Application Number Title Priority Date Filing Date
DE202014011038.7U Expired - Lifetime DE202014011038U1 (de) 2013-02-27 2014-02-17 Halbleiterbildgebungsvorrichtung und elektronische Vorrichtung

Country Status (8)

Country Link
US (5) US9544519B2 (de)
EP (2) EP3389258B1 (de)
JP (1) JP6332263B2 (de)
KR (1) KR101721350B1 (de)
CN (4) CN106878633B (de)
DE (1) DE202014011038U1 (de)
TW (2) TWI694726B (de)
WO (1) WO2014132822A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11765481B2 (en) 2019-11-13 2023-09-19 Sony Semiconductor Solutions Corporation Imaging element, photodetector element, and electronic equipment with a threshold that is randomly varied for an analog-to-digital converter

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5935274B2 (ja) * 2011-09-22 2016-06-15 ソニー株式会社 固体撮像装置、固体撮像装置の制御方法および固体撮像装置の制御プログラム
JP2015056840A (ja) * 2013-09-13 2015-03-23 株式会社東芝 固体撮像装置
JP6466645B2 (ja) * 2014-03-17 2019-02-06 オリンパス株式会社 撮像装置
JP6391290B2 (ja) * 2014-05-08 2018-09-19 キヤノン株式会社 撮像装置
JP2016012903A (ja) * 2014-06-02 2016-01-21 ソニー株式会社 撮像素子、撮像方法、および電子機器
US9838637B2 (en) * 2015-10-21 2017-12-05 Canon Kabushiki Kaisha Solid-state image sensor, method of controlling the same, image sensing system, and camera
JP6825578B2 (ja) * 2015-12-22 2021-02-03 ソニー株式会社 イメージセンサ、電子機器、制御装置、制御方法、及び、プログラム
JPWO2017158677A1 (ja) * 2016-03-14 2019-01-17 オリンパス株式会社 Ａｄ変換器およびイメージセンサ
US9955096B2 (en) * 2016-03-22 2018-04-24 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for high-speed down-sampled CMOS image sensor readout
JP6774224B2 (ja) * 2016-05-26 2020-10-21 キヤノン株式会社 固体撮像装置及び撮像システム
JP6758952B2 (ja) * 2016-06-28 2020-09-23 キヤノン株式会社 撮像装置および撮像システム
US10447956B2 (en) 2016-08-30 2019-10-15 Semiconductor Components Industries, Llc Analog-to-digital converter circuitry with offset distribution capabilities
US9967489B2 (en) * 2016-10-06 2018-05-08 Semiconductor Components Industries, Llc Image pixels with in-column comparators
CN106682640B (zh) * 2017-01-04 2019-04-05 京东方科技集团股份有限公司 指纹识别电路及其驱动方法、显示装置
JP6857061B2 (ja) * 2017-03-22 2021-04-14 キヤノン株式会社 撮像素子および撮像装置
JP6887856B2 (ja) * 2017-04-11 2021-06-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
CN107426513B (zh) 2017-07-25 2019-11-12 京东方科技集团股份有限公司 有源像素传感器及其驱动方法
CN107800978B (zh) * 2017-10-26 2020-05-12 天津大学 异步复位同步读出的pwm像素架构
US11245861B2 (en) 2017-10-30 2022-02-08 Sony Semiconductor Solutions Corporation Solid-state imaging element
JP7311423B2 (ja) 2017-10-30 2023-07-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
JP2019092143A (ja) * 2017-11-10 2019-06-13 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US11405575B2 (en) * 2017-12-26 2022-08-02 Sony Semiconductor Solutions Corporation Solid-state imaging element, comparator, and electronic device
JP7159568B2 (ja) * 2018-02-23 2022-10-25 株式会社リコー 光電変換素子、画像読取装置、および画像形成装置
JP2019164039A (ja) * 2018-03-20 2019-09-26 ソニーセミコンダクタソリューションズ株式会社 距離センサおよび距離測定装置
JP2021153210A (ja) * 2018-06-08 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の制御方法、及び、電子機器
JP6766095B2 (ja) 2018-06-08 2020-10-07 キヤノン株式会社 撮像装置、撮像システム、移動体、および積層用の半導体基板
CN108984849B (zh) * 2018-06-21 2023-12-22 深圳万知达科技有限公司 一种基于量子叠加态的量子比较器设计方法
JP2020017810A (ja) 2018-07-24 2020-01-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置
US11445138B2 (en) 2018-08-30 2022-09-13 Sony Semiconductor Solutions Corporation Solid-state imaging device
CN110334700B (zh) * 2018-10-02 2022-07-15 神盾股份有限公司 指纹感测模组
KR20200085456A (ko) * 2019-01-07 2020-07-15 삼성전자주식회사 지문 인식 회로 및 이를 포함하는 지문 인식 장치
KR20200098754A (ko) 2019-02-11 2020-08-21 삼성전자주식회사 Cds 회로, 이미지 센서 및 cds 회로의 출력 신호 분산 방법
CN110720212B (zh) * 2019-09-02 2022-03-22 深圳市汇顶科技股份有限公司 用于像素阵列的信号处理电路和方法以及图像传感器
JP7419013B2 (ja) * 2019-10-11 2024-01-22 キヤノン株式会社 光電変換装置及び撮像システム
WO2021072666A1 (zh) * 2019-10-16 2021-04-22 京东方科技集团股份有限公司 指纹识别检测电路、方法和显示装置
CN111372018B (zh) * 2020-03-19 2021-06-15 成都微光集电科技有限公司 一种使用复位信号驱动电路的adc及图像传感器
CN113552556A (zh) * 2020-04-23 2021-10-26 上海禾赛科技有限公司 用于激光雷达的光电探测模块、激光雷达和环境光检测方法
CN113723148A (zh) 2020-05-26 2021-11-30 北京小米移动软件有限公司 指纹检测模组、显示面板及电子设备
KR20220016414A (ko) 2020-07-31 2022-02-09 삼성전자주식회사 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법
CN111918008B (zh) * 2020-08-05 2022-11-04 成都微光集电科技有限公司 一种图像传感器
US11653083B2 (en) * 2020-12-15 2023-05-16 Qualcomm Incorporated Image sensor module
US11750944B2 (en) * 2021-05-28 2023-09-05 Varex Imaging Corporation Pixel noise cancellation system
JP7490708B2 (ja) 2021-12-07 2024-05-27 キヤノン株式会社 光電変換装置
EP4195683A1 (de) * 2021-12-07 2023-06-14 Canon Kabushiki Kaisha Photoelektrische umwandlungsvorrichtung
US11657643B1 (en) * 2022-01-17 2023-05-23 Novatek Microelectronics Corp. Fingerprint sensing device
CN117294968B (zh) * 2023-08-01 2024-05-07 脉冲视觉(北京)科技有限公司 信号处理电路和电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005328135A (ja) 2004-05-12 2005-11-24 Sony Corp Ａｄ変換方法および物理量分布検知の半導体装置
JP2009038834A (ja) 2008-10-31 2009-02-19 Sony Corp 固体撮像装置、撮像装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877715A (en) * 1997-06-12 1999-03-02 International Business Machines Corporation Correlated double sampling with up/down counter
US6344877B1 (en) * 1997-06-12 2002-02-05 International Business Machines Corporation Image sensor with dummy pixel or dummy pixel array
JP2004159274A (ja) * 2002-09-13 2004-06-03 Shoji Kawahito 固体撮像装置
JP4890737B2 (ja) * 2003-12-01 2012-03-07 日本電気株式会社 電流駆動型デバイスの駆動回路、電流駆動型装置及びその駆動方法
KR100674957B1 (ko) 2005-02-23 2007-01-26 삼성전자주식회사 임의의 서브-샘플링 레이트로 아날로그 신호를 평균화하여서브-샘플링하는 고체 촬상 소자 및 그 구동 방법
JP4534804B2 (ja) * 2005-03-09 2010-09-01 ソニー株式会社 撮像デバイス
JP4524652B2 (ja) * 2005-07-06 2010-08-18 ソニー株式会社 Ａｄ変換装置並びに半導体装置
JP2007316454A (ja) * 2006-05-29 2007-12-06 Sony Corp 画像表示装置
JP5106870B2 (ja) * 2006-06-14 2012-12-26 株式会社東芝 固体撮像素子
JP2008053959A (ja) * 2006-08-23 2008-03-06 Matsushita Electric Ind Co Ltd 固体撮像装置
JP4238900B2 (ja) * 2006-08-31 2009-03-18 ソニー株式会社 固体撮像装置、撮像装置
JP4281822B2 (ja) * 2007-05-11 2009-06-17 ソニー株式会社 固体撮像装置、撮像装置
JP5187550B2 (ja) * 2007-08-21 2013-04-24 ソニー株式会社 撮像装置
TWI399088B (zh) * 2007-10-12 2013-06-11 Sony Corp 資料處理器，固態成像裝置，成像裝置，及電子設備
JP4377428B2 (ja) * 2007-12-12 2009-12-02 アキュートロジック株式会社 固体撮像素子及びそれを用いた撮像装置
JP2009177749A (ja) * 2008-01-28 2009-08-06 Panasonic Corp 固体撮像装置
JP5151507B2 (ja) * 2008-01-29 2013-02-27 ソニー株式会社 固体撮像素子、固体撮像素子の信号読み出し方法および撮像装置
JP2010114487A (ja) * 2008-11-04 2010-05-20 Sony Corp 固体撮像装置、撮像装置
JP2011024109A (ja) 2009-07-17 2011-02-03 Panasonic Corp 固体撮像装置およびそれを備えるカメラ
JP5251778B2 (ja) * 2009-08-03 2013-07-31 ソニー株式会社 固体撮像装置、固体撮像装置のアナログ−デジタル変換方法および電子機器
JP5023167B2 (ja) * 2010-02-08 2012-09-12 株式会社東芝 スピンｍｏｓトランジスタを用いた不揮発性メモリ回路
JP5166469B2 (ja) * 2010-03-24 2013-03-21 株式会社東芝 固体撮像装置
JP2011205249A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 固体撮像装置
JP2011223270A (ja) * 2010-04-08 2011-11-04 Toshiba Corp 固体撮像装置およびその制御動作
JP2011259305A (ja) * 2010-06-10 2011-12-22 Toshiba Corp 固体撮像装置
JP2012010055A (ja) * 2010-06-24 2012-01-12 Sony Corp 固体撮像装置
JP2012253624A (ja) * 2011-06-03 2012-12-20 Sony Corp 固体撮像装置およびカメラシステム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005328135A (ja) 2004-05-12 2005-11-24 Sony Corp Ａｄ変換方法および物理量分布検知の半導体装置
JP4449565B2 (ja) 2004-05-12 2010-04-14 ソニー株式会社 物理量分布検知の半導体装置
JP2009038834A (ja) 2008-10-31 2009-02-19 Sony Corp 固体撮像装置、撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11765481B2 (en) 2019-11-13 2023-09-19 Sony Semiconductor Solutions Corporation Imaging element, photodetector element, and electronic equipment with a threshold that is randomly varied for an analog-to-digital converter

Also Published As

Publication number Publication date
US20170064233A1 (en) 2017-03-02
US10070103B2 (en) 2018-09-04
EP3389258B1 (de) 2022-10-26
EP2963918B1 (de) 2021-04-14
CN110034140A (zh) 2019-07-19
EP2963918A4 (de) 2016-11-16
US20180352200A1 (en) 2018-12-06
TW201436571A (zh) 2014-09-16
EP2963918A1 (de) 2016-01-06
CN110034140B (zh) 2020-10-27
CN107706202B (zh) 2019-03-08
US9838654B2 (en) 2017-12-05
CN104969539A (zh) 2015-10-07
US20170223317A1 (en) 2017-08-03
CN107706202A (zh) 2018-02-16
CN104969539B (zh) 2019-10-22
TW201832550A (zh) 2018-09-01
US20160006969A1 (en) 2016-01-07
US9544519B2 (en) 2017-01-10
JPWO2014132822A1 (ja) 2017-02-02
US20180048872A1 (en) 2018-02-15
CN106878633B (zh) 2018-06-12
JP6332263B2 (ja) 2018-05-30
EP3389258A1 (de) 2018-10-17
US9661253B2 (en) 2017-05-23
TWI694726B (zh) 2020-05-21
TWI634791B (zh) 2018-09-01
KR101721350B1 (ko) 2017-03-29
KR20150122636A (ko) 2015-11-02
WO2014132822A1 (ja) 2014-09-04
CN106878633A (zh) 2017-06-20

Similar Documents

Publication Publication Date Title
DE202014011038U1 (de) Halbleiterbildgebungsvorrichtung und elektronische Vorrichtung
DE3650666T2 (de) Photoelektrische Wandlervorrichtung
DE102016106268A1 (de) Bildaufnahmevorrichtung, bildaufnahmesystem und verfahren zum ansteuern einer bildaufnahmevorrichtung
DE60223860T2 (de) Aktiver Bildsensor mit grossem Dynamikbereich
DE69922730T2 (de) Festkörperbildaufnahmevorrichtung
DE69920687T2 (de) Bildsensor mit erweitertem dynamikbereich
DE202018105975U1 (de) Hochdynamik-Bildsensoren mit Minderung von Flackern und festen Störmustern
DE102005007330B4 (de) CMOS-Bildsensor mit reduziertem 1/f-Rauschen
DE102011120099B4 (de) Bildsensor und Verfahren zum Auslesen eines Bildsensors
DE3501138C2 (de)
DE202012013524U1 (de) Bildaufnahmeeinrichtung
DE202017104804U1 (de) Analog-Digital-Umsetzerschaltlogik mit Offset-Verteilungsmöglichkeiten
DE102020004050A1 (de) Verfahren und schaltungsanordnungen zur verbesserung der global-shutter-effizienz bei rückseitig beleuchteten bildsensorpixeln mit hohem dynamikumfang
DE102019113278B4 (de) Bildsensoren mit ladungsüberlauffähigkeiten
DE10231083A1 (de) Verfahren und Vorrichtungen zum Auslesen eines Bildsensors mit reduzierter Verzögerungszeit zwischen Zeilen
DE3039264C2 (de) Verfahren und Vorrichtung zur Ladungsübertragung bei einer Festkörper-Bildabtastvorrichtung
DE102014215055A1 (de) Photoelektrische Wandlungsvorrichtung und Bildaufnahmesystem
DE212017000155U1 (de) CMOS-Bildsensoren mit reduziertem Leistungsverbrauch
DE69118279T2 (de) CCD mit einem Paar von horizontalen Registern
EP2424230A2 (de) Bildsensor und Verfahren zum Auslesen eines Bildsensors
DE112017005215T5 (de) Bildaufnahmevorrichtung und elektronische Vorrichtung
DE112022002677T5 (de) Selbstkalibrierendes pixel für barrierenmodulation
DE102015003134B4 (de) Global-Shutter Pixel und Korrekturverfahren
DE102019113572B4 (de) Bildsensoren mit dummy-pixel-zeilen
DE102011101835A1 (de) Bildsensor

Legal Events

Date Code Title Description
R150 Utility model maintained after payment of first maintenance fee after three years
R207 Utility model specification
R151 Utility model maintained after payment of second maintenance fee after six years
R152 Utility model maintained after payment of third maintenance fee after eight years
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H04N0005335000

Ipc: H04N0025000000

R071 Expiry of right