JP6766095B2 - 撮像装置、撮像システム、移動体、および積層用の半導体基板 - Google Patents

撮像装置、撮像システム、移動体、および積層用の半導体基板 Download PDF

Info

Publication number
JP6766095B2
JP6766095B2 JP2018110421A JP2018110421A JP6766095B2 JP 6766095 B2 JP6766095 B2 JP 6766095B2 JP 2018110421 A JP2018110421 A JP 2018110421A JP 2018110421 A JP2018110421 A JP 2018110421A JP 6766095 B2 JP6766095 B2 JP 6766095B2
Authority
JP
Japan
Prior art keywords
switch
signal
comparator
signal line
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018110421A
Other languages
English (en)
Other versions
JP2019213159A (ja
Inventor
秀央 小林
秀央 小林
誉浩 白井
誉浩 白井
吉田　大介
大介 吉田
蒼 長谷川
蒼 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2018110421A priority Critical patent/JP6766095B2/ja
Priority to TW108118364A priority patent/TWI782208B/zh
Priority to BR102019010918A priority patent/BR102019010918A2/pt
Priority to RU2019117038A priority patent/RU2731333C1/ru
Priority to KR1020190065689A priority patent/KR102447641B1/ko
Priority to PH12019000209A priority patent/PH12019000209A1/en
Priority to US16/433,968 priority patent/US10789724B2/en
Priority to EP19178802.5A priority patent/EP3579549B1/en
Priority to CN201910490361.1A priority patent/CN110581967B/zh
Publication of JP2019213159A publication Critical patent/JP2019213159A/ja
Application granted granted Critical
Publication of JP6766095B2 publication Critical patent/JP6766095B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/50—Depth or shape recovery
    • G06T7/55—Depth or shape recovery from multiple images
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30248—Vehicle exterior or interior
    • G06T2207/30252—Vehicle exterior; Vicinity of vehicle
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Description

本発明は、撮像装置、撮像システム、移動体、および積層用の半導体基板に関する。
画素からの信号を読み出す複数の垂直信号線の間にスイッチを設けた固体撮像装置が特許文献１に開示されている。
国際公開番号ＷＯ２０１４−１３２８２２号公報
特許文献１に記載の構成において、垂直信号線の間のスイッチをオンすることにより、ある垂直信号線からの信号を他の垂直信号線に対応する読み出し回路から読み出すことができる。しかし、この構成では、２本の垂直信号線が接続した状態で信号を読み出しすることとなり、読み出し経路の容量が増大してしまう。つまり、信号を読み出しする際に動作速度が低下してしまう可能性がある。
本発明の１つは、第１画素と第２画素とを含む複数の画素と、第１画素に接続された第１信号線と、第２画素に接続された第２信号線とを含む複数の信号線と、第１信号線からの信号が入力される第１比較器と、第２信号線からの信号が入力される第２比較器とを含む複数の比較器と、を有し、第２信号線からの信号が入力されるように第２信号線に接続された第１端子と、第２比較器の入力ノードに接続された第２端子とを有する第１スイッチと、第２比較器の入力ノードに接続された第１端子と、第１信号線からの信号が入力される第２端子とを有する第２スイッチと、第１信号線からの信号が入力されるように第１信号線に接続された第１端子と、第２スイッチの第２端子と接続された第２端子とを有する第３スイッチとを有することを特徴とする撮像装置である。
本発明により、複数の信号線の間を接続する経路を有する構成における動作速度の低下を低減することができる。
実施例１を説明するための撮像装置の模式図 実施例２を説明するための撮像装置の模式図 実施例３を説明するための撮像装置の模式図 実施例３を説明するための撮像装置の模式図 実施例３を説明するための撮像装置の模式図 実施例３を説明するための撮像装置の模式図 実施例４を説明するための撮像装置の模式図 実施例４を説明するための撮像装置の模式図 実施例５を説明するための撮像装置の模式図 実施例５を説明するための撮像装置の模式図 実施例６を説明するための撮像システムの構成を示す図 実施例７を説明するための移動体の構成を示す図 実施例７を説明するための移動体の動作フローを示す図
以下、図面を参照しながら各実施例を説明する。各実施例の説明において、他の実施例と同一の構成については説明を省略する場合がある。以下の説明では、特に断りのない限り、スイッチはＮ型のＭＯＳトランジスタであるものとして説明を行う。スイッチがオンの状態とはＮ型ＭＯＳトランジスタにハイレベルの制御パルスが入力し、Ｎ型ＭＯＳトランジスタが導通の状態を示し、スイッチがオフの状態とはローレベルの制御パルスが入力し、Ｎ型ＭＯＳトランジスタが非導通の状態を示す。また、Ｎ型のＭＯＳトランジスタでなくＰ型のＭＯＳトランジスタを用いてもよい。その場合には、制御パルスなどのＰ型ＭＯＳトランジスタへ供給する電位をＮ型の場合と逆転させるなど適宜変更して適用することができる。また、スイッチは、Ｎ型のＭＯＳトランジスタとＰ型のＭＯＳトランジスタとを併用したＣＭＯＳスイッチであってもよく、適宜変更可能である。
また、各実施例の説明において、回路素子同士の接続関係を説明しているが、別の素子（スイッチ、バッファなど）を間に入れるなどの変更は適宜行うことができる。
（実施例１）
図１は、実施例１を説明するための撮像装置の模式図である。図１は、画素ＰＩＸからの信号が撮像装置の外部へ出力されるまでの構成を模式的に示している。図１では、複数の画素ＰＩＸの１列の画素にかかわる部分Ｐ１を示しており、他の列は同様の部分Ｐ１が行方向に繰り返し配置されているものとする。図１において、列方向を第１方向Ｄ１が示し、行方向を第２方向Ｄ２が示している。
図１の撮像装置は、複数の画素ＰＩＸが配列した画素領域１１０を有する。本実施例において、複数の画素ＰＩＸは行列状に配されている。複数の画素ＰＩＸのそれぞれは、少なくとも１つの光電変換素子を有し、光に応じた信号を生成する。部分Ｐ１は、１列に配置された複数の画素と、少なくとも２つの信号線１３０、１３１と、少なくとも２つの比較器１６０、１６１と、少なくとも２つのカウンタ１７０、１７１とを含む。ここで、複数の画素のうち画素１００、１０１に着目しつつ説明を行う。画素１００は、信号線１３０に接続され、信号線１３０へ信号を出力する。画素１０１は、信号線１３１に接続され、信号線１３１へ信号を出力する。信号線１３０、１３１は、信号線と接続された画素からの信号を伝達する。信号線１３０には電流源１４０が設けられており、信号線１３１には電流源１４１が設けられている。比較器１６０は信号線１３０からの信号が入力され、比較器１６１は信号線１３１からの信号が入力される。また、比較器１６０、１６１には、ランプ生成器１５０からのランプ信号が入力される。比較器１６０は、信号線１３０からの信号が入力される入力ノードと、ランプ信号が入力される入力ノードを有する。比較器１６１は、信号線１３１からの信号が入力される入力ノードと、ランプ信号が入力される入力ノードを有する。以下、比較器において画素からの信号が入力される入力ノードを第１入力ノードとし、ランプ信号が入力される入力ノードを第２入力ノードとするが、以下の説明において特に記載がない限りは入力ノードとは第１入力ノードを示しているものとする。比較器１６０の出力ノードにはカウンタ１７０が対応して接続しており、比較器１６１の出力ノードにはカウンタ１７１が対応して接続している。カウンタ１７０からの信号、および、カウンタ１７１からの信号は、それぞれ、水平走査回路１８０に入力され、出力回路１９０を経て撮像装置の外部へ出力される。比較器１６０とカウンタ１７０とがアナログデジタル変換器（以下、ＡＤ変換器）を構成する。同様に、比較器１６１とカウンタ１７１とがＡＤ変換器を構成する。
部分Ｐ１は更に、信号線１３０と信号線１３１との間の導通を制御する構成を有する。具体的には、部分Ｐ１はスイッチ２０１、２２０を含む。ここで、各スイッチは、少なくとも２つの端子を有しており、以下の説明において２つの端子を第１端子、第２端子と称する場合もある。スイッチがオンの状態の時には、２つの端子に接続するノードが導通しているものとする。
スイッチ２０１は、信号線１３１と比較器１６１との間の導通を制御することができる。スイッチ２０１は、信号線１３１からの信号を入力可能な第１端子と、信号を比較器１６１の入力ノードに出力可能な第２端子とを有する。スイッチ２０１の第１端子は信号線１３１に接続し、スイッチ２０１の第２端子は比較器１６１に接続している。スイッチ２０１の第１端子は信号線１３１のノードに接続し、スイッチ２０１の第２端子は比較器１６１の入力ノードに接続しているとも言える。
スイッチ２２０は、信号線１３０と比較器１６１との間の導通を制御することができる。スイッチ２２０は、信号を第２比較器１６１の入力ノードに出力可能な第１端子と、信号線１３０からの信号を入力可能な第２端子とを有する。スイッチ２２０の第１端子は第２比較器１６１に接続し、スイッチ２２０の第２端子は信号線１３０に接続している。スイッチ２２０の第１端子は第２比較器１６１の入力ノードに接続し、スイッチ２２０の第２端子は信号線１３０のノードに接続しているとも言える。スイッチ２２０の第１端子は、スイッチ２０１の第２端子に接続しているとも、比較器１６１の入力ノードにスイッチ２０１と並列に接続しているとも言える。
次に、図１の撮像装置の読み出し方法について説明する。まず、第１動作モードでは、スイッチ２０１はオンで、スイッチ２２０はオフの状態となる。画素１００の信号は、信号線１３０から比較器１６０に入力され、そして、ＡＤ変換される。画素１０１の信号は、信号線１３１から比較器１６１に入力され、そして、ＡＤ変換される。
ＡＤ変換の動作について、簡単に説明する。まず、時間経過に応じて電位が変化していくランプ波形が、ランプ生成器１５０から比較器１６０、１６１へと出力される。ランプ波形の電位は、ステップ状、あるいは、連続的に変化する。ここでは、ランプ波形の電位が徐々に低下していく例を説明する。画素１００の信号のＡＤ変換は次のように行われる。ランプ波形の電位が信号線１３０の電位を下回ると比較器１６０の出力が反転する（例えば、ハイからローへ）。カウンタ１７０は、ランプ波形と信号線１３０の電位の比較が始まるある時点から比較器１６０の出力が反転するまでの時間をカウントしている。そのカウント結果が画素１００の信号のＡＤ変換結果となる。画素１０１の信号のＡＤ変換は次のように行われる。ランプ波形の電位が信号線１３１の電位を下回ると比較器１６１の出力が反転する（例えば、ハイからローへ）。カウンタ１７１は、ランプ波形と信号線１３１の電位の比較が始まるある時点から比較器１６１の出力が反転するまでの時間をカウントしている。そのカウント結果が画素１０１の信号のＡＤ変換結果となる。
第１動作モードにおいて、画素１００、１０１は、同じ読み出し期間において信号の読み出しとＡＤ変換が行われる。つまり、第１動作モードは、２行分の画素１００、１０１の信号を、比較器１６０、１６１を用いて並列に読み出し、かつＡＤ変換を行うことができる。この時、スイッチ２２０をオフとしていることにより、比較器１６０の入力ノードに信号線１３１に関する容量が付加されることを抑制することができる。また、スイッチ２２０をオフとしていることにより、比較器１６１の入力ノードに信号線１３０に関する容量が付加されることを抑制することができる。
次に、第２動作モードについて説明する。第２動作モードにおいては、スイッチ２２０はオンの状態にされる。そして、ある期間において、スイッチ２２０がオン、且つスイッチ２０１がオフの状態となることで、信号線１３０に出力された画素１００の信号を、スイッチ２２０を介して比較器１６１の入力ノードに読み出すことができる。その後、スイッチ２２０がオフ、且つスイッチ２０１がオンの状態となることで、信号線１３１に出力された画素１０１の信号を、スイッチ２０１を介して比較器１６１の入力ノードに読み出すことができる。つまり、ある２つの行の画素１００、１０１の信号を、２つの信号線１３０、１３１から順に読み出し、１つの比較器１６１を用いてＡＤ変換を行うことができる。これにより、第１動作モードと比較して、動作させる比較器の数を半分とすることができ、動作時の消費電流を削減することが可能である。あるいは、並行して動作するＡＤ変換器の数が減るため、電源電圧の変動などによるノイズを低減することが可能である。
また、信号線１３０の信号を比較器１６１にてＡＤ変換する際に、スイッチ２０１をオフすることにより、信号線１３１に付随する容量が比較器１６１の入力ノードに付加することを低減している。よって、信号読み出しにおける動作速度が低下してしまうことを抑制することが可能となる。つまり、複数の信号線の間にスイッチを有する構成における、読み出し動作速度の低下を低減することができる。
（実施例２）
図２は、実施例２を説明するための撮像装置の模式図である。本実施例において、実施例１と同一の構成には同一の符号を付し、説明を省略する。以下、実施例１との差異を述べて説明する。
図２では、図１の部分Ｐ１と対応した部分Ｐ２を有している。図２において、他の列は同様の部分Ｐ２が第２方向Ｄ２に繰り返し配置されているものとする。部分Ｐ２は、図１の部分Ｐ１に更に、スイッチ２００、２１０と、バイパス線２２５とを有している。具体的には、部分Ｐ２では、部分Ｐ１におけるスイッチ２２０の第２端子と信号線１３０のノードとの間に、スイッチ２１０とバイパス線２２５が設けられている。バイパス線２２５は信号線１３０と信号線１３１との間を結ぶ信号の経路である。本実施例において、バイパス線２２５は少なくとも配線を含んで構成されるが、バイパス線２２５は２つのスイッチが接続した半導体領域であってもよい。
スイッチ２００は、信号線１３０と比較器１６０との間の導通を制御することができる。スイッチ２００は、第１信号線からの信号を入力可能な第１端子と、信号を第１比較器の入力ノードに出力可能な第２端子とを有する。スイッチ２００の第１端子は信号線１３０に接続し、スイッチ２００の第２端子は比較器１６０に接続している。スイッチ２００の第１端子は信号線１３０のノードに接続し、スイッチ２００の第２端子は比較器１６０の入力ノードに接続しているとも言える。
スイッチ２１０は、信号線１３０とバイパス線２２５との間の導通を制御することができる。スイッチ２１０は、第１信号線からの信号を入力可能な第１端子と、信号をバイパス線２２５へ出力可能な第２端子とを有する。スイッチ２１０の第１端子は信号線１３０に接続しており、スイッチ２１０の第２端子はバイパス線２２５に接続している。スイッチ２１０の第１端子は信号線１３０のノードに接続しており、スイッチ２１０の第２端子はバイパス線２２５のノードに接続しているとも言える。更に、スイッチ２１０の第２端子は、スイッチ２２０の第２端子に接続しているとも、スイッチ２００と信号線１３０に並列に接続しているとも言える。
本実施例において、スイッチ２２０は、バイパス線２２５と比較器１６１との間の導通を制御することができる。スイッチ２２０の第１端子は比較器１６１に接続し、スイッチ２２０の第２端子はバイパス線２２５に接続している。スイッチ２２０の第１端子は比較器１６１の入力ノードに接続し、スイッチ２２０の第２端子はバイパス線２２５のノードに接続しているとも言える。また、スイッチ２２０の第１端子はスイッチ２０１の第２端子と同一のノードである比較器１６１の入力ノードに接続しているとも言える。更に、スイッチ２２０の第２端子はスイッチ２１０とバイパス線２２５を介して信号線１３０と電気的に接続しうる。
本実施例における読み出し方法について説明する。本実施例においても実施例１と同様の第１動作モードと第２動作モードを行うことが可能である。まず、第１動作モードについて説明する。まず、スイッチ２００、２０１がオンであり、スイッチ２１０、２２０がオフの状態となる。この状態で、画素１００からの信号は信号線１３０とスイッチ２００を介して比較器１６０に入力される。同じ期間に、画素１０１からの信号は信号線１３１とスイッチ２０１を介して比較器１６１に入力される。比較器１６０、１６１に信号が入力されて以降の動作は実施例１と同様である。つまり、２つの画素の信号の読み出しからＡＤ変換までを同じ期間に行うことができる。
スイッチ２１０を設けることで、比較器１６０の入力ノードへの信号線１３１やバイパス線２２５の容量の影響を低減することができる。また、スイッチ２２０を設けることで、比較器１６１の入力ノードへの信号線１３０やバイパス線２２５の容量の影響を低減することができる。この時、バイパス線２２５がフローティングとなるので、バイパス線２２５の電位を固定するための、バイパス線２２５とＧＮＤ電位や電源ＶＤＤとを接続するスイッチを設けてもよい。
次に、第２動作モードについて説明する。まず、スイッチ２００、２０１はオフであり、スイッチ２１０、２２０はオンの状態となる。画素１００からの信号は、信号線１３０とスイッチ２１０とバイパス線２２５とスイッチ２２０をこの順に経由し比較器１６１の入力ノードに出力される。そして、画素１００からの信号はＡＤ変換される。次に、少なくともスイッチ２２０がオフであり、かつスイッチ２０１がオンの状態となる。画素１０１からの信号は、信号線１３１とスイッチ２０１とをこの順に経由し比較器１６１の入力ノードに出力される。そして、画素１０１からの信号はＡＤ変換される。このように、スイッチ２０１とスイッチ２２０を切り替えることにより、画素１００の信号と画素１０１の信号をそれぞれ独立に比較器１６１に入力させることができる。
本実施例のように、画素１００の信号が比較器１６１に入力される際に、スイッチ２００がオフとなっていることで、比較器１６０に付随する容量が信号線１３０に付加することを低減することができる。その結果、信号読み出しにおける動作速度が低下してしまうことを抑制することが可能となる。更に、画素１００の信号が比較器１６１に入力される際に、スイッチ２０１がオフとなっていることで、信号線１３１に付随する容量が比較器１６１の入力ノードに付加することを低減することができる。その結果、信号読み出しにおける動作速度が低下してしまうことを抑制することが可能となる。また、画素１０１の信号が比較器１６１に入力される際に、スイッチ２２０がオフとなっていることで、バイパス線２２５や信号線１３０に付随する容量が信号線１３１、あるいは比較器１６１の入力ノードに付加することを低減することができる。
本実施例において、バイパス線２２５を設けた構成を示したが、バイパス線２２５を設けずスイッチ２２０の端子とスイッチ２１０の端子が直接接続する構成であってもよい。また、本実施例におけるバイパス線２２５は、少なくとも配線を含むが、同一のノードに接続された部分（コンタクトプラグやビアプラグなど）を含みうる。
（実施例３）
図３には、実施例３を説明するための撮像装置の模式図である。本実施例において、他の実施例と同一の構成には同一の符号を付し、説明を省略する。以下、他の実施例との差異を述べて説明する。
図３に示された部分Ｐ３は、図１の部分Ｐ１、あるいは、図２の部分Ｐ２と対応している。図３において、他の列は同様の部分Ｐ３が第２方向Ｄ２に繰り返し配置されているものとする。部分Ｐ３は、図２の部分Ｐ２に示された構成に加えて、スイッチ２１１、２２１を有している。
スイッチ２１１は、比較器１６０とバイパス線２２５との間の導通を制御することができる。スイッチ２１１は、信号を比較器１６０に出力可能な第１端子と、バイパス線２２５からの信号が入力可能な第２端子とを有する。スイッチ２１１の第１端子は比較器１６０に接続し、スイッチ２１１の第２端子はバイパス線２２５に接続している。スイッチ２１１の第１端子は比較器１６０の入力ノードに接続し、スイッチ２１１の第２端子はバイパス線２２５のノードに接続しているとも言える。スイッチ２１１の第１端子はスイッチ２００の第２端子に接続しているとも言える。スイッチ２１１の第２端子は、スイッチ２２０の第２端子に接続している、あるいはスイッチ２１０の第２端子に接続しているとも言える。
スイッチ２２１は、信号線１３１とバイパス線２２５との間の導通を制御することができる。スイッチ２２１は、信号線１３１からの信号が入力可能な第１端子と、信号をバイパス線２２５へ出力可能な第２端子とを有する。スイッチ２２１の第１端子は信号線１３１に接続しており、スイッチ２２１の第２端子はバイパス線２２５に接続している。スイッチ２２１の第１端子は信号線１３１のノードに接続しており、スイッチ２２１の第２端子はバイパス線２２５のノードに接続しているとも言える。スイッチ２２１の第１端子は、スイッチ２０１の第１端子に接続しているとも言える。スイッチ２２１の第２端子は、スイッチ２２０の第２端子に接続している、スイッチ２１１の第２端子に接続している、あるいはスイッチ２１０の第２端子に接続しているとも言える。
実施例２では、比較器１６１を使用する場合に容量の付加を低減することができた。本実施例では、スイッチ２１１、２２１を更に有することで、２つの比較器１６０、１６１のいずれの比較器を使用する場合にも容量の付加を低減することが可能となる。
ここで、図３の各スイッチを便宜的にスイッチユニット２３０、２３１とする。スイッチユニット２３０は少なくともスイッチ２００、２１０、２１１を有し、スイッチユニット２３１は少なくともスイッチ２０１、２２０、２２１を有する。図３が示すように、部分Ｐ３は複数のスイッチユニットを含む。複数のスイッチユニットのそれぞれが、複数の信号線（信号線１３０、１３１、・・・）の１つ、および、複数の比較器（比較器１６０、１６１、・・・）の１つと対応するように配置される。各スイッチユニットは、少なくとも３種類のスイッチを含む。第１種類のスイッチは、対応する信号線に接続された第１端子と、対応する比較器に接続された第２端子とを有する。スイッチユニット２３０のスイッチ２００、および、スイッチユニット２３１のスイッチ２０１が、第１種類のスイッチに相当する。第２種類のスイッチは、対応する信号線（および、当該信号線に接続された第１種類のスイッチの第１端子）に接続された第１端子と、バイパス線２２５に接続された第２端子を有する。スイッチユニット２３０のスイッチ２１０、および、スイッチユニット２３１のスイッチ２２１が、第２種類のスイッチに相当する。第３種類のスイッチは、対応する比較器（および、当該比較器に接続された第１種類のスイッチの第２端子）に接続された第１端子と、バイパス線２２５に接続された第２端子を有する。スイッチユニット２３０のスイッチ２１１、および、スイッチユニット２３１のスイッチ２２０が、第３種類のスイッチに相当する。これらスイッチによって、以下に述べるように第２動作モードにおいて、画素１００、１０１の信号経路におけるスイッチの数を等しくすることができる。ここで、バイパス線２２５は複数のスイッチユニットに共通に接続されていると言える。
本実施例における読み出し方法について説明する。本実施例においても実施例１、２と同様の第１動作モードと第２動作モードを行うことが可能である。まず、第１動作モードについて説明する。第１動作モードにおいては、上述の各スイッチユニットにおいて、第１種類のスイッチがオン、かつ第２種類と第３種類のスイッチがオフの状態となる。この時、各画素の信号は接続した信号線を介して、対応する各スイッチユニットの第１種類のスイッチを経由し、対応する１つの比較器に入力される。具体的には、スイッチ２００、２０１はオン、かつスイッチ２１０、２１１、２２０、２２１はオフの状態となる。この時、画素１００の信号は比較器１６０に入力され、画素１０１の信号は比較器１６１に入力される。スイッチ２１０、２１１、２２０、２２１はオフの状態であるため、バイパス線２２５に付随する容量は信号線１３０、１３１のいずれにも付加されない。よって、バイパス線２２５を設けることの速度への影響は、本動作モードにおいては発生しない。ここで、バイパス線２２５にＧＮＤ電位や電源電位と接続するためのスイッチを別途設けてもよい。
次に、第２動作モードについて説明する。第２動作モードにおいては、上述の各スイッチユニットにおいて第１種類のスイッチがオフの状態である。そして、バイパス線に共通に接続された複数のスイッチユニットのうち、任意の１つのスイッチユニットの第３種類のスイッチがオンの状態である。バイパス線に共通に接続された複数のスイッチユニットのうち、他のスイッチユニットの第３種類のスイッチがオフの状態である。そして、各スイッチユニットの第２種類のスイッチがオフの状態から順次、オンとなる。この時、各画素の信号は接続した信号線を介して、対応する各スイッチユニットの第２種類のスイッチを経由し、バイパス線を経由し、第３種のスイッチがオンの状態のスイッチユニットに対応した１つの比較器に順次、入力される。具体的には、スイッチ２００、２０１、２１１はオフであり、スイッチ２２０はオンの状態となる。この状態で、スイッチ２１０とスイッチ２２１を順次、オンにすることにより、画素１００の信号と画素１０１の信号が順次、比較器１６１に入力される。このように、本実施例においても第２動作モードで信号を読み出しすることが可能である。
この第２動作モードにおいて、画素１００から比較器１６１までの画素１００の信号の読み出し経路は、信号線１３０と、スイッチ２１０と、バイパス線２２５と、スイッチ２２０をこの順に有する。同様に、画素１０１から比較器１６１までの画素１０１の信号の読み出し経路は、信号線１３１と、スイッチ２２１と、バイパス線２２５と、スイッチ２２０とをこの順に有する。つまり、画素からの信号が比較器に入力するまでの経路におけるスイッチの数が等しくなり、それぞれの信号に生じうるノイズが等しくなる。
また、第２動作モードにおいて、画素１００の信号の読み出し経路に係る容量は、２つのスイッチと信号線１３０とバイパス線２２５に係る容量の和である。また、画素１０１の信号の読み出し経路に係る容量は、２つのスイッチと信号線１３１とバイパス線２２５に抱える容量の和である。よって、画素１００と画素１０１の信号の読み出しにおけるゲインのばらつきや読み出し速度などのばらつきを低減することができる。
また、第２動作モードにおいて、スイッチ２００、２１１がオフの状態にあることで、比較器１６０に係る容量が信号の読み出し経路に付加されることを低減することができる。また、スイッチ２０１がオフの状態にあることで、画素１００の信号を読み出す際に信号線１３１に係る容量が付加されることを低減することができる。よって、読み出し速度の低下を低減することができる。
本実施例では、第２動作モードにおいて比較器１６１を用いる例を示したが、比較器１６０を用いてもよい。その場合には、スイッチ２１１をオンにし、スイッチ２２０、２００、２０１をオフの状態とし、スイッチ２１０、２２１を順次、オンにすればよい。スイッチ２００、２１０をオフの状態とすることで信号線１３０に付随する容量の影響を低減することができ、スイッチ２０１、２２０をオフすることで比較器１６１に付随する容量の影響を低減することができる。
撮像装置は更に、第３動作モードを有していてもよい。第３動作モードは、第２動作モードにおいて、更に、バイパス線に共通に接続されたスイッチユニットのうち、複数の第３種類のスイッチをオンの状態とする動作である。１つの画素の信号は、オンの状態となっている複数の第３種類のスイッチを経由して複数の比較器に入力される。具体的には、第２動作モードの例において、更に、スイッチ２１１をオンにして、１つの画素からの信号を２つの比較器１６０、１６１に入力し、ＡＤ変換を行う動作である。その場合には、スイッチ２１１、２２０をオンとし、スイッチ２００、２０１をオフの状態とする。そして、スイッチ２１０とスイッチ２２１とを順次オンにすることで、信号線１３０からの信号を比較器１６０、１６１に入力し、そして、信号線１３１からの信号を比較器１６０、１６１に入力することができる。このような動作によって、１つの信号に対して２つのデジタル信号を得ることができるため、比較器に起因するノイズを低減することができる。あるいは、比較器に起因するノイズの除去が容易となる。
第１〜第３動作モードにおいて、複数のスイッチユニットのそれぞれは次の４つの状態を有する。第１状態は、１つの信号線の信号を、１つの信号線に対応した１つの比較器に入力する状態である。つまり、第１種類のスイッチがオンであり、かつ、第２種類のスイッチおよび前記第３種類のスイッチがオフである。第２状態は、１つの信号線の信号を、バイパス線に出力するための状態である。ここでは、第２種類のスイッチがオンであり、かつ、第１種類のスイッチおよび第３種類のスイッチがオフである。第３状態は、１つの信号線の信号を、１つの信号線に対応した１つの比較器およびバイパス線の両方に出力する状態である。第３状態では、少なくとも前記第１種類のスイッチおよび前記第２種類のスイッチがオンであればよい。第４状態は、バイパス線の信号を、１つの信号線に対応した１つの比較器に入力する状態である。第４状態では、第３種類のスイッチがオンであり、かつ、第１種類のスイッチおよび第２種類のスイッチがオフである。
図４〜図６を用いて、第１動作モードおよび第２動作モードの具体的な動作について説明する。図４は、図３に示した画素１００、１０１の回路図である。画素１００は、光電変換素子４００と、転送トランジスタ４１０と、増幅トランジスタ４３０と、選択トランジスタ４４０と、リセットトランジスタ４６０とを有している。画素１０１は、光電変換素子４０１と、転送トランジスタ４１１と、増幅トランジスタ４３１と、選択トランジスタ４４１と、リセットトランジスタ４６１とを有している。画素１００、１０１は、それぞれ、フローティングディフュージョン領域４２０、４２１を有する（以下、ＦＤ領域とする）。ＦＤ領域４２０、４２１は、それぞれ、光電変換素子４００、４０１から電荷が転送される。ＦＤ領域４２０、４２１の電位に基づく信号が増幅トランジスタ４３０、４３１から選択トランジスタ４４０、４４１を介して信号線１３０、１３１へ出力される。また、ＦＤ領域４２０、４２１はリセットトランジスタ４６０、４６１によって所定の電位に設定される。撮像装置は、一般にマイクロレンズアレイを有する。この画素１００、１０１のそれぞれに対して、１つのマイクロレンズが設けられている。以上のように、図４に示す画素構成は、典型的なＣＭＯＳイメージセンサの画素の構成であり、詳細な説明は省略する。
なお、画素１００、１０１に少なくとも１つの光電変換素子が設けられており、１つのマイクロレンズが隣接する少なくとも２つの画素１００、１０１に渡って設けられていてもよい。なお、少なくとも２つの画素は第１方向Ｄ１および、または第２方向Ｄ２に沿って隣接して配されていればよい。例えば、第１方向Ｄ１および第２方向Ｄ２に配された４つの画素に渡って１つのマイクロレンズが配されていてもよい。更に、少なくとも２つの画素は第１方向Ｄ１および第２方向Ｄ２以外に沿って配されていてもよい。
図５は、図３および図４に示す撮像装置の第１動作モードの駆動方法を説明する概略図である。図６は、図３および図４に示す撮像装置の第２動作モードの駆動方法を説明する概略図である。図５および図６において、横軸は時間を示し、縦軸は、各素子へ入力させる制御パルスと、ランプ信号の電位ＲＡＭＰと、信号線１３０の電位を示した電位Ｖｓｉｇ（１３０）と、信号線１３１の電位を示した電位Ｖｓｉｇ（１３１）とを示している。制御パルスΦ２００は、スイッチ２００へ入力され、スイッチ２００の状態（オンとオフ）を制御する。制御パルスΦ２０１は、スイッチ２０１へ入力され、スイッチ２０１の状態（オンとオフ）を制御する。他の制御パルスΦ２１１、Φ２２０、Φ２１０、Φ２２１、Φ４４１、Φ４６１、Φ４１１、Φ４４０、Φ４６０、Φ４１０も同様に、それぞれが対応する符号のスイッチ、およびトランジスタに入力され、その状態を制御する。各制御パルスは、任意の値を取ることができるが、ここでは簡単のためハイレベルＨとローレベルＬの２値を取り、例えば３．３Ｖと０Ｖであるものとする。制御パルスがハイレベルＨの時にはスイッチやトランジスタがオンとなり、制御パルスがローレベルＬの時にはスイッチやトランジスタがオフとなる。いずれの図面においても、ハイレベルとなる部分にＨと付している。
まず、図５に示す第１動作モードにおける各素子の動作ついて説明する。時刻ｔ０から時刻ｔ８まで、制御パルスΦ２００、Φ２０１はハイレベルとなっており、制御パルスΦ２１１、Φ２２０、Φ２１０、Φ２２１はローレベルとなっている。つまり、スイッチ２００、２０１はオンであり、スイッチ２１１、２２０、２１０、２２１はオフである。この状態で、画素１０１の読み出し動作および画素１００の読み出し動作が行われる。
時刻ｔ０から時刻ｔ８まで、制御パルスΦ４４１、Φ４４０がハイレベルとなり、選択トランジスタ４４１、４４０がオンとなっている。時刻ｔ０から時刻ｔ１の間、制御パルスΦ４６１、Φ４６０がハイレベルとなり、リセットトランジスタがオンとなりＦＤ領域４２１、４２０が所定の電位に設定される。この時、信号線１３１の電位Ｖｓｉｇ（１３１）は、リセットされたＦＤ領域４２１の電位に基づく信号（リセット信号）を示す。信号線１３０の電位Ｖｓｉｇ（１３０）は、リセットされたＦＤ領域４２０の電位に基づく信号（リセット信号）を示す。時刻ｔ２から時刻ｔ３において、電位ＲＡＭＰに示されるランプ信号が比較器１６１、１６０に入力され、画素１０１のリセット信号と画素１００のリセット信号がそれぞれＡＤ変換される。比較器１６１の出力と比較器１６０の出力は、時刻ｔ２から時刻ｔ３の間にそれぞれ反転し、カウンタ１７０、１７１がその時のカウント値を出力する。時刻ｔ３から時刻ｔ４において、ＡＤ変換後のリセット信号は出力回路１９０を介して出力される。時刻ｔ４から時刻ｔ５において制御パルスΦ４１１がハイレベルとなり、転送トランジスタ４１１がオンされ、入力した光に応じて光電変換素子４０１にて生じた電荷がＦＤ領域４２１に転送される。同時刻に、制御パルスΦ４１０がハイレベルとなり、転送トランジスタ４１０がオンされ、入力した光に応じて光電変換素子４００にて生じた電荷がＦＤ領域４２０に転送される。この時、信号線１３１の電位Ｖｓｉｇ（１３１）は、光電変換素子４０１から電荷が転送されたＦＤ領域４２１の電位に基づく信号（光信号）を示す。同様に、信号線１３０の電位Ｖｓｉｇ（１３０）は、光電変換素子４００から電荷が転送されたＦＤ領域４２０の電位に基づく信号（光信号）を示す。時刻ｔ６から時刻ｔ７において、電位ＲＡＭＰに示されるランプ信号が比較器１６１、１６０に入力され、画素１０１、１００の光信号がＡＤ変換される。比較器１６１の出力と比較器１６０の出力は、時刻ｔ６から時刻ｔ７の間にそれぞれ反転し、カウンタ１７０、１７１がその時のカウント値を出力する。時刻ｔ７から時刻ｔ８でＡＤ変換後の光信号が外部へと出力され、時刻ｔ８で画素１０１、１００からの信号の読み出し動作が終了する。時刻ｔ８〜時刻ｔ１６は次のフレームとして、時刻ｔ０〜時刻ｔ８までの動作が繰り返されてもよい。このように、本実施例の第１動作モードによれば、２つの画素からの信号を同時にＡＤ変換し読み出すことができる。
次に、図６に示す第２動作モードにおける各素子の動作ついて説明する。時刻ｔ０から時刻ｔ１６まで、制御パルスΦ２００、Φ２０１、Φ２１１はローレベルとなっており、制御パルスΦ２２０はハイレベルとなっている。つまり、スイッチ２００、２０１、２１１はオフであり、スイッチ２２０はオンである。ここで、制御パルスΦ２１０は時刻ｔ０から時刻ｔ８までハイレベルとなり、制御パルスΦ２２１は時刻ｔ８から時刻ｔ１６までハイレベルとなる。つまり、制御パルスΦ２１０、Φ２２１は順次、ハイレベルとなる。
ここで、時刻ｔ０から時刻ｔ８における画素１０１の読み出し動作が行われる。これは図５の時刻ｔ０から時刻ｔ８における画素１０１の読み出し動作と同様である。時刻ｔ０から時刻ｔ８まで、制御パルスΦ４４１がハイレベルとなり、制御パルスΦ４４０がローレベルとなり、選択トランジスタ４４１がオンであり、選択トランジスタ４４０がオフの状態となっている。時刻ｔ０から時刻ｔ１の間、制御パルスΦ４６１がハイレベルとなり、リセットトランジスタがオンとなりＦＤ領域４２１が所定の電位に設定される。この時、信号線１３１の電位Ｖｓｉｇ（１３１）は、リセットされたＦＤ領域４２１の電位に基づく信号（リセット信号）を示す。信号線１３０の電位Ｖｓｉｇ（１３０）は、変動しない。時刻ｔ２から時刻ｔ３において、電位ＲＡＭＰに示されるランプ信号が比較器１６１に入力され、画素１０１のリセット信号がＡＤ変換される。比較器１６１の出力は、時刻ｔ２から時刻ｔ３の間に反転し、カウンタ１７１がその時のカウント値を出力する。時刻ｔ３から時刻ｔ４の間に、ＡＤ変換後の画素１０１のリセット信号は出力回路１９０を介して出力される。時刻ｔ４から時刻ｔ５において制御パルスΦ４１１がハイレベルとなり、転送トランジスタ４１１がオンされ、入力した光に応じて光電変換素子４０１にて生じた電荷がＦＤ領域４２１に転送される。信号線１３１の電位Ｖｓｉｇ（１３１）は、光電変換素子４０１から電荷が転送されたＦＤ領域４２１の電位に基づく信号（光信号）を示す。時刻ｔ６から時刻ｔ７において、電位ＲＡＭＰに示されるランプ信号が比較器１６１に入力され、画素１０１の光信号がＡＤ変換される。比較器１６１の出力は、時刻ｔ６から時刻ｔ７の間に反転し、カウンタ１７１がその時のカウント値を出力する。時刻ｔ７から時刻ｔ８でＡＤ変換後の画素１０１の光信号が外部へと出力され、時刻ｔ８で画素１０１からの信号の読み出し動作が終了する。
時刻ｔ８から時刻ｔ１６において、画素１００の読み出し動作が行われる。これは図５の時刻ｔ０から時刻ｔ８における画素１００の読み出し動作と同様である。時刻ｔ８から時刻ｔ１７まで、制御パルスΦ４４１がローレベル、制御パルスΦ４４０がハイレベルとなり、選択トランジスタ４４１がオフとなり、選択トランジスタ４４０がオンとなっている。時刻ｔ８から時刻ｔ９の間、制御パルスΦ４６０がハイレベルとなり、リセットトランジスタがオンとなりＦＤ領域４２０が所定の電位に設定される。この時、信号線１３０の電位Ｖｓｉｇ（１３０）は、リセットされたＦＤ領域４２０の電位に基づく信号（リセット信号）を示す。時刻ｔ１０から時刻ｔ１１において、電位ＲＡＭＰに示されるランプ信号が比較器１６０に入力され、画素１００のリセット信号がＡＤ変換される。比較器１６０の出力は、時刻ｔ１０から時刻ｔ１１の間に反転し、カウンタ１７０がその時のカウント値を出力する。時刻ｔ１１から時刻ｔ１２の間に、ＡＤ変換後の画素１００のリセット信号は出力回路１９０を介して出力される。時刻ｔ１２から時刻ｔ１３において、制御パルスΦ４１０がハイレベルとなり、転送トランジスタ４１０がオンされ、入力した光に応じて光電変換素子４００にて生じた電荷がＦＤ領域４２０に転送される。この時、信号線１３０の電位Ｖｓｉｇ（１３０）は、光電変換素子４００から電荷が転送されたＦＤ領域４２０の電位に基づく信号（光信号）を示す。時刻ｔ１４から時刻ｔ１５において、電位ＲＡＭＰに示されるランプ信号が比較器１６０に入力され、画素１００の光信号がＡＤ変換される。比較器１６０の出力は、時刻ｔ１４から時刻ｔ１５の間に反転し、カウンタ１７０がその時のカウント値を出力する。時刻ｔ１５から時刻ｔ１６でＡＤ変換後の画素１００の光信号が外部へと出力され、時刻ｔ１６で画素１００からの信号の読み出し動作が終了する。
第２動作モードにおいて、第１動作モードにて同時に行われていた複数の画素からの信号読み出し動作は、順次、行われる。この時、スイッチ２００、２０１、２１１がオフ、かつスイッチ２２０がオンであるため、比較器１６０を使用することなく、２つの画素１００、１０１の信号を１つの比較器１６１を用いる経路で読み出すことができる。第２動作モードを有することで、動作する素子が減るため低電力化が可能となる。あるいは、並列に動作する比較器の数が減るため、電源電圧の変動や比較器の出力変化に起因するノイズを低減することが可能である。
また、第３動作モードにおいては、図６に示す第２動作モードにおいて、時刻ｔ０から時刻ｔ１７の間に制御パルスΦ２１１をハイレベルとし、スイッチ２１１をオンとすることで行うことができる。この場合には、図６の時刻ｔ０から時刻ｔ８において画素１０１からの信号が２つの比較器１６０、１６１に入力されＡＤ変換される。そして、図６の時刻ｔ８から時刻ｔ１６において画素１００からの信号が２つの比較器１６０、１６１に入力されＡＤ変換される。
本実施例においては、１つのバイパス線２２５は２つの信号線と２つの比較器とスイッチを介して接続する構成となっているが、３つ以上の信号線と３つ以上の比較器とスイッチを介して接続する際にはスイッチの数を増やすことなく接続することが可能となる。例えば、３つの信号線と３つの比較器を互いに接続する際にバイパス線を用いない場合には、１つの比較器の入力ノードに対して３つのスイッチが必要となり、合計９つのスイッチを設ける必要がある。しかし、本実施例のようなバイパス配線を設ける場合には、１つの比較器の入力ノードに対して２つのスイッチがあればよい。
（実施例４）
図７、図８（ａ）および図８（ｂ）は、実施例４を説明するための撮像装置の模式図である。本実施例では、積層用の複数の半導体基板を有する撮像装置を示している。図７に示すように、本実施例の積層型の撮像装置は、少なくとも複数の画素ＰＩＸの配された画素領域１１０を有する半導体基板と、画素領域１１０以外の構成を有する別の半導体基板とを有している。この画素領域１１０が配された半導体基板を画素チップとも称する。また、画素領域１１０以外の回路が配された半導体基板を回路チップとも称する。撮像装置は、更に、画像信号の信号処理回路や、画素領域の制御システム用の回路が配された半導体基板を有していてもよく、３つ以上の積層用の半導体基板を有していてもよい。このような撮像装置は、積層型の撮像装置とも称される。
本実施例の撮像装置は、１列の画素ＰＩＸに対して１２本の信号線１３０〜１３５、３３０〜３３５が設けられている。１２本の信号線のうち６本の信号線１３０〜１３５には第１方向Ｄ１と反対の方向に読み出し回路２５０が設けられ、他の６本の信号線３３０〜３３５には第１方向Ｄ１方向に読み出し回路２５１が設けられている。図７において、他の実施例と同様に１列の画素に対応した部分を部分Ｐ４と示す。
また、本実施例の撮像装置は、積層型であるため、複数の半導体基板の間での信号の授受を行うための接続部２４０〜２４５、３４０〜３４５を有する。接続部２４０〜２４５、３４０〜３４５は、それぞれ導電体によって構成される。例えば、接合部は、２つの基板にそれぞれ設けられた銅を主成分とする配線を接合することによって形成されたＣｕ−Ｃｕ接合であってもよい。また、接合部は、電極パッドとバンプによって構成されてもよく、貫通電極（ＴＳＶ）によって形成された構成であってもよい。
図７において、１２個の画素ＰＩＸを例に説明する。１２個の画素ＰＩＸは１列、１２行で配列し、１２個の画素ＰＩＸは１２本の信号線１３０〜１３５、３３０〜３３５と１対１で接続されている。ここで、１２個の電流源１４０〜１４５、５４０〜５４５のそれぞれが、対応する１２本の信号線１３０〜１３５、３３０〜３３５のそれぞれに、１対１となるように接続されている。なお、図１〜図３と同様に、信号線１３０〜１３５、３３０〜３３５のそれぞれには、複数の画素ＰＩＸが接続される。例えば、１つの列には、図４に示された１２行の画素ＰＩＸの組が、列方向（第１の方向Ｄ１）に沿って繰り返し配される。
信号線１３０〜１３５のそれぞれは、接続部２４０〜２４５の対応する１つと、１対１で接続する。そして、信号線１３０〜１３５のそれぞれは、比較器１６０〜１６５の対応する１つと、１対１で接続される。例えば、信号線１３０は、接続部２４０を介して、比較器１６０に接続される。また、信号線１３１は、接続部２４１を介して、比較器１６１に接続される。
１本の信号線と１つの比較器の間にはスイッチユニット２３０〜２３５のうち対応する１つのスイッチユニットが設けられている。そして、比較器１６０〜１６５のそれぞれは、カウンタ１７０〜１７５のそれぞれと、１対１となるように接続される。部分Ｐ４において、読み出し回路２５０は、信号線１３０〜１３５に対応した比較器１６０〜１６５と、スイッチユニット２３０〜２３５と、カウンタ１７０〜１７５とを含む。カウンタ１７０〜１７５からの信号は、水平走査回路１８０と、出力回路１９０を介して出力される。
スイッチユニット２３０〜２３５の構成は、図３のスイッチユニットと同様に、第１種類のスイッチと、第２種類のスイッチと、第３種類のスイッチを含む。スイッチユニット２３０、２３２、２３４の第１種類のスイッチのそれぞれは、対応する信号線１３０、１３２、１３４に接続された第１端子と、対応する比較器１６０、１６２、１６４に接続された第２端子とを有する。スイッチユニット２３０、２３２、２３４の第２種類のスイッチのそれぞれは、対応する信号線１３０、１３２、１３４（および、当該信号線に接続された第１種類のスイッチの第１端子）に接続された第１端子と、バイパス線３２５に接続された第２端子を有する。スイッチユニット２３０、２３２、２３４の第３種類のスイッチは、対応する比較器１６０、１６２、１６４（および、当該比較器に接続された第１種類のスイッチの第２端子）に接続された第１端子と、バイパス線３２５に接続された第２端子を有する。スイッチユニット２３１、２３３、２３５の第１種類のスイッチのそれぞれは、対応する信号線１３１、１３３、１３５に接続された第１端子と、対応する比較器１６１、１６３、１６５に接続された第２端子とを有する。スイッチユニット２３１、２３３、２３５の第２種類のスイッチのそれぞれは、対応する信号線１３１、１３３、１３５（および、当該信号線に接続された第１種類のスイッチの第１端子）に接続された第１端子と、バイパス線３２６に接続された第２端子を有する。スイッチユニット２３１、２３３、２３５の第３種類のスイッチは、対応する比較器１６１、１６３、１６５（および、当該比較器に接続された第１種類のスイッチの第２端子）に接続された第１端子と、バイパス線３２６に接続された第２端子を有する。これまでの実施例と比較して、１つのバイパス線に共通に接続しうるスイッチユニットが３つになっている。つまり、１つのバイパス線に共通に接続しうる信号線や比較器が３つになっている。
信号線３３０〜３３５のそれぞれは、接続部３４０〜３４５の対応する１つと、１対１で接続する。そして、信号線３３０〜３３５は、読み出し回路２５０と同様の読み出し回路２５１と接続している。つまり、信号線３３０〜３３５のそれぞれは、比較器の対応する１つと、１対１で接続される。例えば、信号線３３０は、接続部３４０を介して、対応する１つの比較器に接続される。また、信号線３３１は、接続部３４１を介して、対応する別の比較器に接続される。読み出し回路２５１には、ランプ生成器１５０と同様のランプ生成器１５１から信号が入力される。読み出し回路２５１からの信号も、水平走査回路１８１と出力回路１９１を経て出力される。読み出し回路２５１にも読み出し回路２５０と同様に６つのスイッチユニットが配されており、読み出し回路２５０と同様の読み出し動作を行うことが可能である。つまり、読み出し経路は上下方向で対称になっている。
言い換えると、部分Ｐ４は、図面において２つの方向、すなわち下方向（第１方向Ｄ１と反対の方向）と上方向（第１方向Ｄ１）に、それぞれ６つの読み出し経路を有している。
信号線１３０〜１３５、３３０〜３３５のそれぞれは、画素領域を有する半導体基板に設けられた部分と、それ以外の回路を有する半導体基板に設けられた部分とを有する。各信号線の部分同士は、対応する１つの接続部２４０〜２４５、３４０〜３４５によって接続されているとも言える。
１２個の画素ＰＩＸは第１方向に沿って信号線１３０、３３０、１３１、３３１、１３２、３３２、１３３、３３３、１３４、３３４、１３５、３３５に順次接続している。図７における奇数行の画素ＰＩＸは信号線３３０〜３３５へ、偶数行の画素ＰＩＸは信号線１３０〜１３５へと接続している。この接続によると、カラーの撮像装置において、例えばベイヤー配列のカラーフィルタを用いた際に、同色のカラーフィルタに対応した画素の信号が同一方向へ読み出すことができる。もちろんこのような画素と信号線の接続は、目的に応じて適宜選択できる。
また、信号線１３０、１３２、１３４がスイッチユニット２３０、２３２、２３４を介してバイパス線３２５と接続し、信号線１３１、１３３、１３５がスイッチユニット２３１、２３３、２３５を介してバイパス線３２６と接続する。この接続によると、同色の加算や間引き読み出しにおいてモアレを低減することができる。このようなバイパス線３２５、３２６と共通に接続するスイッチユニットやその個数も、目的に応じて適宜変更できる。
次に、動作モードについて説明する。本実施例においても、他の実施例と同様に第１動作モードと第２動作モードを行うことができる。まず、第１動作モードにおいては、スイッチユニット２３０〜２３５は信号線１３０〜１３５をそれぞれ、比較器１６０〜１６５へ接続する。信号線３３０〜３３５も同様に、それぞれの比較器と接続される。これにより、１２行分の画素１００の信号を同時にＡＤ変換すること、すなわち並列処理を行うことができる。
第２動作モードにおいては、スイッチユニット２３０、２３２、２３４は信号線１３０、１３２、１３４を順番に任意の１つの比較器、例えば比較器１６２へと接続する。スイッチユニット２３１、２３３、２３５は信号線１３１、１３３、１３５を順番に任意の１つの比較器、例えば比較器１６３へと接続する。信号線３３０〜３３５においても同様である。この時は、４行分の画素ＰＩＸの信号を同時にＡＤ変換することが可能となり、動作する比較器の数が減るため、動作時の消費電流量を低減することが可能となる。あるいは、並列に動作する比較器の数が減るため、電源電圧の変動や比較器の出力変化に起因するノイズを低減することが可能である。
もちろん、スイッチユニット２３０、２３２、２３４が接続する比較器は３つの比較器のうちいずれの比較器でもよく、読み出す信号の加算や間引きなどに応じて適宜選択することができる。なお、本実施例のように、読み出しに使用する比較器を比較器１６２、１６３とすることで、それぞれの信号経路へのレイアウトの対称性やノイズの影響を等しく近づけることができる。それは、比較器１６２、１６３は、バイパス線に共通に接続する比較器の中での位置が同一であるためである。また、図７は、６つの信号線およびスイッチユニットに対して２つのバイパス線３２５、３２６を備える例を示しているが、６つの信号線およびスイッチユニットに対して１つのバイパス線が設けられても良く、その数の対応関係は任意に設定できる。
図８（ａ）および図８（ｂ）に、図７の信号線と接続部と比較器の模式的なレイアウトを説明するための図である。図８（ａ）は画素ＰＩＸを有する基板における１列、１２行に配列された１２個の画素ＰＩＸと、信号線１３０〜１３５、３３０〜３３５と、接続部２４０〜２４５、３４０〜３４５を示している。図８（ｂ）は比較器を有する基板における比較器１６０〜１６５、３６０〜３６５と、スイッチユニット２３０〜２３５、３５０〜３５５と、接続部２４０〜２４５、３４０〜３４５と、４本のバイパス線３２５〜３２８と、を示している。４本のバイパス線３２５〜３２８は、任意の個数の、ここでは３つのスイッチユニットに共通に接続されている。図８（ａ）と図８（ｂ）は接続部２４０〜２４５、３４０〜３４５が一致するように積層して配置されるものとする。接続部２４０〜２４５、３４０〜３４５はその位置において、２つの基板を接続する電極や配線などで構成される。
図８（ａ）に示すように、１２本の信号線１３０〜１３５、３３０〜３３５は、接続された複数の画素ＰＩＸの配列する方向、つまり、第１方向Ｄ１に沿って延在している。ここで、画素ＰＩＸは理解のために配されており、平面視において信号線に隣接するように配されているが、画素ＰＩＸと信号線は重畳するように配されているものとする。つまり、平面視において、図７に示す画素ＰＩＸが配された画素領域１１０に重なるように、１つの画素列に対して１２本の信号線が配されている。ここで、平面視とは、任意の面に各構成を投影した図である。任意の面としては、半導体基板同士の接合面や、半導体基板の表面とすることができる。半導体基板の表面は、例えば、光電変換素子の光入射面やトランジスタのゲート絶縁膜界面などで規定することができる。
図８（ｂ）には、図８（ａ）に示す１２本の信号線１３０〜１３５、３３０〜３３５に対応した比較器１６０〜１６５、３６０〜３６５のレイアウトが示されている。比較器１６０〜１６５、３６０〜３６５は、３つずつバイパス線に共通に接続されている。そして、比較器１６０〜１６５、３６０〜３６５は、第１方向Ｄ１に沿って配列されている。同様に、比較器１６０〜１６５、３６０〜３６５に対応して設けられるスイッチユニット２３０〜２３５、３５０〜３５５が、第１方向Ｄ１に沿って配されている。そして、４本のバイパス線３２５〜３２８の少なくとも一部が第１方向Ｄ１に沿って延在して配されている。このような配置によって、図８（ａ）に示す１２本の信号線と重なるように、比較器を配置することができるため、撮像装置のチップ面積を小さくすることができる。また、このような配置によって、信号経路の距離を短くすることが可能となる。
そして、図８（ａ）および図８（ｂ）に示すように、接続部２４０〜２４５、３４０〜３４５も、比較器１６０〜１６５、３６０〜３６５に対応して第１方向Ｄ１に沿って配されている。このような接続部２４０〜２４５、３４０〜３４５の配置によって、比較器１６０〜１６５、３６０〜３６５への信号経路の長さや相対的な他の配線との配置の関係を、それぞれ等価なものに近づけることが容易となる。なお、図８（ａ）において、接続部２４０〜２４５、３４０〜３４５の配置間隔は第１方向Ｄ１において異なる間隔となっているが、等しい間隔がより望ましい。また、接続部２４０〜２４５、３４０〜３４５は、第２方向Ｄ２に沿った方向で隣接する接続部が配されないように、互いに第１方向Ｄ１に沿って離間（オフセット）して配されている。このように離間していることで、配線およびその間隔を微細なものにしつつ、貫通電極などで構成される接続部のプロセスマージンを確保することができる。このように、図８（ａ）および図８（ｂ）に示す各素子の配置によって各画素からの読み出し経路に対する対称性や接続部を形成する際のプロセスマージンを保つことができる。
なお、接続部２４０〜２４５、３４０〜３４５は図７における画素領域１１０の外側に設けられていてもよい。また、画素領域１１０の内側に図８（ａ）および図８（ｂ）に示した接続部を設け、かつ画素領域１１０の外側に接続部を設けるなど、１つの信号線に対して複数の接続部を設けてもよい。接続部の位置や数は適宜変更可能である。更に、本実施例においては、電流源やランプなどの回路を比較器が配された基板に設けているが、画素ＰＩＸが配された基板に設けてもよい。また、本実施例において１２本の信号線は１つの画素列の全体に渡って設けられているが、１つの画素列の半分の長さの信号線を上下に１２本ずつ設ける構成など、本発明の信号線の数や配置は限定されない。
（実施例５）
図９、図１０（ａ）、および図１０（ｂ）は、実施例５を説明するための撮像装置の模式図である。図９は、１つの画素ＰＩＸの回路図である。図９の画素ＰＩＸの構成は、図４に示した画素１００、１０１の構成に比べて、１つの光電変換素子と１つの転送トランジスタと１つの選択トランジスタが追加されている。つまり、画素ＰＩＸは、２つの光電変換素子４００、４０１と、２つの転送トランジスタ４１０、４１１と、１つの増幅トランジスタ４３０と、１つのリセットトランジスタ４６０と、２つの選択トランジスタ４４０、４５０とを少なくとも有する。２つの転送トランジスタ４１０、４１１はＦＤ領域４２０に並列に接続され、２つの選択トランジスタ４４０、４５０は１つの増幅トランジスタ４３０のソースに並列に接続されている。
２つの選択トランジスタのそれぞれは複数の信号線のうちの１つに接続する。その２つの選択トランジスタが接続する信号線は別の２つの信号線であってもよいし、同一の、１つの信号線であってよい。図９において、選択トランジスタ４４０、４５０が接続する信号線は、複数の信号線１３０〜１３５、３３０〜３３５のうちの任意の１本、または２本に接続している。具体的な接続関係については、後に図１０（ａ）および図１０（ｂ）を用いて説明する。
図９に示す１つの画素ＰＩＸに対して、１つのマイクロレンズが設けられている。つまり、２つの光電変換素子に１つのマイクロレンズが設けられている。このような構成によって、焦点検出を行うための信号を得ることができる。なお、上述したように、図９の画素ＰＩＸと隣接する画素ＰＩＸの複数の画素ＰＩＸに渡って１つのマイクロレンズを設ける構成であってもよい。
図１０（ａ）および図１０（ｂ）は、画素ＰＩＸと信号線１３０〜１３５、３３０〜３３５との接続の説明図である。図１０（ａ）は各画素ＰＩＸの選択トランジスタ４４０と信号線との接続を説明する図であり、図１０（ｂ）は各画素ＰＩＸの選択トランジスタ４５０と信号線との接続を説明する図である。図１０（ａ）、および図１０（ｂ）には１２個の画素ＰＩＸを示しているが、実際にはこの１２個の画素ＰＩＸが第１方向Ｄ１に沿って繰り返し配置されているものとする。図１０（ａ）における接続については、図７に示す例と同一である。よって、実施例４と同様に、本実施例の撮像装置は、１２行の画素ＰＩＸの信号を並列に読み出しすることができる第１動作モードと、４行の画素ＰＩＸの信号を並列に読み出しすることができる第２動作モードを有している。なお、第２動作モードにおいては、複数行の画素ＰＩＸの信号を加算して４行分にして読み出す動作も含む。
そして、図１０（ａ）に示した選択トランジスタ４５０によって、６行の画素ＰＩＸの信号を並列に読み出しすることができる動作モードを有している。図１０（ｂ）においては、６行分の画素ＰＩＸの信号を信号線１３０、１３２、１３４、３３０、３３２、３３４へ同時に読み出すことができる。これによって、比較器１６０、１６２、１６４、３６０、３６２、３６４を用いて、並列にＡＤ変換することが可能となっている。なお、この動作モードにおいても、複数行の画素ＰＩＸの信号を加算して６行分にして読み出す動作も含む。この選択トランジスタ４５０をどの信号線に接続するかについては、画素ＰＩＸの信号の加算や間引きを考慮して決定することができ、本実施例の形態に限定されない。
なお、図１０（ａ）、および図１０（ｂ）に示した接続部２４０〜２４５、３４０〜３４５の配置は、図８（ａ）と同様な配置にすることができる。
（実施例６）
図１１は、本実施例による撮像システム５００の構成を示すブロック図である。本実施例の撮像システム５００は、上述の実施例で述べた撮像装置のいずれかを適用した撮像装置５０１を含む。撮像システム５００の具体例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラ等が挙げられる。図１１では、撮像システム５００としてデジタルスチルカメラの例を示している。
図１１に例示した撮像システム５００は、撮像装置５０１、被写体の光学像を撮像装置５０１に結像させるレンズ５０２０、レンズ５０２０を通過する光量を可変にするための絞り５０４、レンズ５０２０の保護のためのバリア５０６を有する。レンズ５０２０及び絞り５０４は、撮像装置５０１に光を集光する光学系である。
撮像システム５００は、また、撮像装置５０１から出力される出力信号の処理を行う信号処理部５０８０を有する。信号処理部５０８０は、必要に応じて入力信号に対して各種の補正、圧縮を行って出力する信号処理の動作を行う。撮像システム５００は、更に、画像データを一時的に記憶するためのバッファメモリ部５１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）５１２を有する。更に撮像システム５００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体５１４、記録媒体５１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）５１６を有する。なお、記録媒体５１４は、撮像システム５００に内蔵されていてもよく、着脱可能であってもよい。また、記録媒体制御Ｉ／Ｆ部５１６から記録媒体５１４との通信や外部Ｉ／Ｆ部５１２からの通信は無線によってなされてもよい。
更に撮像システム５００は、各種演算を行うとともにデジタルスチルカメラ全体を制御する全体制御・演算部５１８、撮像装置５０１と信号処理部５０８０に各種タイミング信号を出力するタイミング発生部５２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム５００は、少なくとも撮像装置５０１と、撮像装置５０１から出力された出力信号を処理する信号処理部５０８０とを有すればよい。全体制御・演算部５１８及びタイミング発生部５２０は、撮像装置５０１の制御機能の一部又は全部を実施するように構成してもよい。
撮像装置５０１は、画像用信号を信号処理部５０８０に出力する。信号処理部５０８０は、撮像装置５０１から出力される画像用信号に対して所定の信号処理を実施し、画像データを出力する。また、信号処理部５０８０は、画像用信号を用いて、画像を生成する。なお、信号処理部５０８０やタイミング発生部５２０は、本実施例の撮像装置の比較器が搭載された基板に設けられていてもよく、更に別の基板に設けられている構成であってもよい。上述した各実施例の撮像装置による撮像装置を用いて撮像システムを構成することにより、より良質の画像が取得可能な撮像システムを実現することができる。
（実施例７）
本実施例の撮像システム及び移動体について、図１２および図１３を用いて説明する。図１２は、本実施例による撮像システム及び移動体の構成例を示す概略図である。図１３は、本実施例による撮像システムの動作を示すフロー図である。本実施例では、撮像システムとして車載カメラの一例を示す。
図１２は、車両システムとこれに搭載される撮像システムの一例を示したものである。撮像システム７０１は、撮像装置７０２、画像前処理部７１５、集積回路７０３、光学系７１４を含む。光学系７１４は、撮像装置７０２に被写体の光学像を結像する。撮像装置７０２は、光学系７１４により結像された被写体の光学像を電気信号に変換する。撮像装置７０２は、上述の各実施例のいずれかの撮像装置である。画像前処理部７１５は、撮像装置７０２から出力された信号に対して所定の信号処理を行う。画像前処理部７１５の機能は、撮像装置７０２内に組み込まれていてもよい。撮像システム７０１には、光学系７１４、撮像装置７０２及び画像前処理部７１５が、少なくとも２組設けられており、各組の画像前処理部７１５からの出力が集積回路７０３に入力されるようになっている。
集積回路７０３は、撮像システム用途向けの集積回路であり、メモリ７０５を含む画像処理部７０４、光学測距部７０６、視差演算部７０７、物体認知部７０８、異常検出部７０９を含む。画像処理部７０４は、画像前処理部７１５の出力信号に対して、現像処理や欠陥補正等の画像処理を行う。メモリ７０５は、撮像画像の一次記憶、撮像画素の欠陥位置を格納する。光学測距部７０６は、被写体の合焦や、測距を行う。視差演算部７０７は、複数の撮像装置７０２により取得された複数の画像データから視差（視差画像の位相差）の算出を行う。物体認知部７０８は、車、道、標識、人等の被写体の認知を行う。異常検出部７０９は、撮像装置７０２の異常を検出すると、主制御部７１３に異常を発報する。
集積回路７０３は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよいし、これらの組合せによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
主制御部７１３は、撮像システム７０１、車両センサ７１０、制御ユニット７２０等の動作を統括・制御する。なお、主制御部７１３を持たず、撮像システム７０１、車両センサ７１０、制御ユニット７２０が個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号の送受を行う（例えばＣＡＮ規格）方法も取りうる。
集積回路７０３は、主制御部７１３からの制御信号を受け或いは自身の制御部によって、撮像装置７０２へ制御信号や設定値を送信する機能を有する。例えば、集積回路７０３は、撮像装置７０２内の電圧スイッチ１３をパルス駆動させるための設定や、フレーム毎に電圧スイッチ１３を切り替える設定等を送信する。
撮像システム７０１は、車両センサ７１０に接続されており、車速、ヨーレート、舵角などの自車両走行状態及び自車外環境や他車・障害物の状態を検出することができる。車両センサ７１０は、視差画像から対象物までの距離情報を取得する距離情報取得手段でもある。また、撮像システム７０１は、自動操舵、自動巡行、衝突防止機能等の種々の運転支援を行う運転支援制御部７１１に接続されている。特に、衝突判定機能に関しては、撮像システム７０１や車両センサ７１０の検出結果を基に他車・障害物との衝突推定・衝突有無を判定する。これにより、衝突が推定される場合の回避制御、衝突時の安全装置起動を行う。
また、撮像システム７０１は、衝突判定部での判定結果に基づいて、ドライバーに警報を発する警報装置７１２にも接続されている。例えば、衝突判定部の判定結果として衝突可能性が高い場合、主制御部７１３は、ブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして、衝突を回避、被害を軽減する車両制御を行う。警報装置７１２は、音等の警報を鳴らす、カーナビゲーションシステムやメーターパネルなどの表示部画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
本実施例では、車両の周囲、例えば前方又は後方を撮像システム７０１で撮影する。図１２（ｂ）に、車両前方を撮像システム７０１で撮像する場合の撮像システム７０１の配置例を示す。
２つの撮像装置７０２は、車両７００の前方に配置される。具体的には、車両７００の進退方位又は外形（例えば車幅）に対する中心線を対称軸に見立て、その対称軸に対して２つの撮像装置７０２が線対称に配置されると、車両７００と被写対象物との間の距離情報の取得や衝突可能性の判定を行う上で好ましい。また、撮像装置７０２は、運転者が運転席から車両７００の外の状況を視認する際に運転者の視野を妨げない配置が好ましい。警報装置７１２は、運転者の視野に入りやすい配置が好ましい。
次に、撮像システム７０１における撮像装置７０２の故障検出動作について、図１３を用いて説明する。撮像装置７０２の故障検出動作は、図１３に示すステップＳ８１０〜Ｓ８８０に従って実施される。
ステップＳ８１０は、撮像装置７０２のスタートアップ時の設定を行うステップである。すなわち、撮像システム７０１の外部（例えば主制御部７１３）又は撮像システム７０１の内部から、撮像装置７０２の動作のための設定を送信し、撮像装置７０２の撮像動作及び故障検出動作を開始する。
次いで、ステップＳ８２０において、有効画素から画素信号を取得する。また、ステップＳ８３０において、故障検出用に設けた故障検出画素からの出力値を取得する。この故障検出画素は、有効画素と同じく光電変換部を備える。この光電変換部には、所定の電圧が書き込まれる。故障検出用画素は、この光電変換部に書き込まれた電圧に対応する信号を出力する。なお、ステップＳ８２０とステップＳ８３０とは逆でもよい。
次いで、ステップＳ８４０において、故障検出画素の出力期待値と、実際の故障検出画素からの出力値との該非判定を行う。ステップＳ８４０における該非判定の結果、出力期待値と実際の出力値とが一致している場合は、ステップＳ８５０に移行し、撮像動作が正常に行われていると判定し、処理ステップがステップＳ８６０へと移行する。ステップＳ８６０では、走査行の画素信号をメモリ７０５に送信して一次保存する。そののち、ステップＳ８２０に戻り、故障検出動作を継続する。一方、ステップＳ８４０における該非判定の結果、出力期待値と実際の出力値とが一致していない場合は、処理ステップはステップＳ８７０に移行する。ステップＳ８７０において、撮像動作に異常があると判定し、主制御部７１３、又は警報装置７１２に警報を発報する。警報装置７１２は、表示部に異常が検出されたことを表示させる。その後、ステップＳ８８０において撮像装置７０２を停止し、撮像システム７０１の動作を終了する。
なお、本実施例では、１行毎にフローチャートをループさせる例を例示したが、複数行毎にフローチャートをループさせてもよいし、１フレーム毎に故障検出動作を行ってもよい。なお、ステップＳ８７０の警報の発報は、無線ネットワークを介して、車両の外部に通知するようにしてもよい。
また、本実施例では、他の車両と衝突しない制御を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、撮像システム７０１は、自車両等の車両に限らず、例えば、船舶、航空機或いは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
本発明は、上記実施例に限らず種々の変形が可能である。例えば、いずれかの実施例の一部の構成を他の実施例に追加した例や、他の実施例の一部の構成と置換した例も、本発明の実施例である。また、各実施例の説明図において、素子の接続は直接的な接続関係を説明したが、別の素子（スイッチ、バッファなど）を間に入れるなどの変更は適宜行うことができる。また、上述の実施例は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらの例示によって本発明の技術的範囲が限定的に解釈されてはならない。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な態様で実施することができる。
１００、１０１ 画素
１３０、１３１、２２５ 信号線
２０１ 第１スイッチ
２１０ 第２スイッチ
２２０ 第３スイッチ
１６０、１６１ 比較器
１５０ ランプ生成器
１７０、１７１ カウンタ

Claims (29)

  1. 第１画素と第２画素とを含む複数の画素と、
    前記第１画素に接続された第１信号線と、前記第２画素に接続された第２信号線とを含む複数の信号線と、
    前記第１信号線からの信号が入力される第１比較器と、前記第２信号線からの信号が入力される第２比較器とを含む複数の比較器と、を有し、
    前記第２信号線からの信号が入力されるように前記第２信号線に接続された第１端子と、前記第２比較器の入力ノードに接続された第２端子とを有する第１スイッチと、
    前記第２比較器の入力ノードに接続された第１端子と、前記第１信号線からの信号が入力される第２端子とを有する第２スイッチと、
    前記第１信号線からの信号が入力されるように前記第１信号線に接続された第１端子と、前記第２スイッチの前記第２端子と接続された第２端子とを有する第３スイッチとを有することを特徴とする撮像装置。
  2. 前記第１信号線からの信号が入力されるように前記第１信号線に接続された第１端子と、前記第１比較器の入力ノードに接続された第２端子とを有する第４スイッチを有することを特徴とする請求項１に記載の撮像装置。
  3. 前記第１比較器の入力ノードに接続された第１端子と、前記第２スイッチの前記第２端子と接続された第２端子とを有する第５スイッチと、
    前記第２信号線からの信号が入力されるように前記第２信号線に接続された第１端子と、前記第２スイッチの前記第２端子と接続された第２端子とを有する第６スイッチと、を有することを特徴とする請求項１または２に記載の撮像装置。
  4. 前記第１スイッチがオンであり、かつ、前記第２スイッチがオフである状態において、前記第１画素からの信号を前記第１比較器に入力する動作と、前記第２画素からの信号を前記第２比較器に入力する動作とを行う第１動作モードと、
    前記第１スイッチがオフであり、かつ、前記第２スイッチがオンである状態において、前記第１画素からの信号を前記第２比較器に入力する動作と、前記第１スイッチがオンであり、かつ、前記第２スイッチがオフである状態において、前記第２画素からの信号を前記第２比較器に入力する動作とを有する第２動作モードとを有することを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
  5. 前記第１スイッチがオフであり、かつ、前記第２スイッチがオンである状態において、前記第１画素からの信号を前記第１比較器および前記第２比較器の両方に入力する動作を有する第３動作モードを有することを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
  6. 前記第１スイッチは、Ｎ型のＭＯＳトランジスタと、Ｐ型のＭＯＳトランジスタと、Ｎ型のＭＯＳトランジスタおよびＰ型のＭＯＳトランジスタを含むＣＭＯＳスイッチとのいずれかであり、
    前記第２スイッチは、Ｎ型のＭＯＳトランジスタと、Ｐ型のＭＯＳトランジスタと、Ｎ型のＭＯＳトランジスタおよびＰ型のＭＯＳトランジスタを含むＣＭＯＳスイッチとのいずれかであることを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
  7. 複数の画素と、
    前記複数の画素の少なくとも１つにそれぞれが接続された複数の信号線と、
    前記複数の信号線に対応して設けられた複数の比較器と、
    前記複数の信号線のうち１つの信号線と、前記１つの信号線に対応した前記複数の比較器のうち１つの比較器とに、それぞれが接続された複数のスイッチユニットと、
    前記複数のスイッチユニットの少なくとも２つのスイッチユニットが共通に接続されるバイパス線と、を有し、
    前記少なくとも２つのスイッチユニットのそれぞれは、
    前記１つの信号線に接続された第１端子および前記１つの比較器に接続された第２端子を有する第１種類のスイッチと、
    前記１つの信号線と前記第１種類のスイッチの前記第１端子とに接続された第１端子および前記バイパス線に接続された第２端子を有する第２種類のスイッチと、
    前記１つの比較器と前記第１種類のスイッチの前記第２端子とに接続された第１端子および前記バイパス線に接続された第２端子を有する第３種類のスイッチと、を有することを特徴とする撮像装置。
  8. 前記複数の画素のそれぞれは、少なくとも２つの光電変換素子を有し、
    前記複数の画素のそれぞれに対して、１つのマイクロレンズが配置されていることを特徴とする請求項７に記載の撮像装置。
  9. 前記複数の画素は、それぞれは、少なくとも１つの光電変換素子を有し、
    前記複数の画素の隣接する２つの画素に渡って１つのマイクロレンズが配置されていることを特徴とする請求項７に記載の撮像装置。
  10. 前記複数の画素のそれぞれは、前記複数の信号線のうちの１つと接続する第１選択トランジスタと、前記複数の信号線のうちの１つと接続する第２選択トランジスタとを有することを特徴とする請求項７乃至９のいずれか１項に記載の撮像装置。
  11. 前記複数の画素は、第１基板に設けられており、
    前記複数の比較器は、前記第１基板とは別の第２基板に設けられており、
    前記第１基板の表面に対する平面視において、前記複数の比較器の少なくとも一部は前記複数の画素の少なくとも一部と重なることを特徴とする請求項７乃至１０のいずれか１項に記載の撮像装置。
  12. 前記複数のスイッチユニットは、前記第２基板に設けられていることを特徴とする請求項１１に記載の撮像装置。
  13. 前記複数の画素は、少なくとも第１方向に沿う列をなすように並び、
    前記複数の比較器は、前記第１方向に沿う列をなすように並び、
    前記複数の信号線のそれぞれは、前記第１方向に延在している部分を少なくとも含むことを特徴とする請求項１１または１２に記載の撮像装置。
  14. 前記バイパス線は、前記第１方向に延在している部分を少なくとも含むことを特徴とする請求項１３に記載の撮像装置。
  15. 前記複数の信号線はそれぞれ、前記第１基板に配された第１部分と、前記第２基板に設けられた第２部分と、前記第１部分と第２部分を接続する接続部とを有し、
    前記複数の信号線のうち１つの信号線の接続部は、前記複数の信号線のうち別の信号線の接続部と前記第１方向において離間して配置されていることを特徴とする請求項１３または１４に記載の撮像装置。
  16. 前記複数のスイッチユニットのそれぞれは、
    前記１つの信号線の信号を、前記１つの信号線に対応した前記１つの比較器に入力するための第１状態と、
    前記１つの信号線の信号を、前記バイパス線に出力するための第２状態と、
    前記１つの信号線の信号を、前記１つの信号線に対応した前記１つの比較器および前記バイパス線の両方に出力するための第３状態と、
    前記バイパス線の信号を、前記１つの信号線に対応した前記１つの比較器に入力するための第４状態と、をとるように構成され、
    前記第１状態においては、前記第１種類のスイッチがオンであり、かつ、前記第２種類のスイッチおよび前記第３種類のスイッチがオフであり、
    前記第２状態においては、前記第２種類のスイッチがオンであり、かつ、前記第１種類のスイッチおよび前記第３種類のスイッチがオフであり、
    前記第３状態においては、少なくとも前記第１種類のスイッチおよび前記第２種類のスイッチがオンであり、
    前記第４状態においては、前記第３種類のスイッチがオンであり、かつ、前記第１種類のスイッチおよび前記第２種類のスイッチがオフである、
    ことを特徴とする請求項７乃至１５のいずれか１項に記載の撮像装置。
  17. 前記複数の画素は、第１画素と、第２画素とを少なくとも含み、
    前記複数の信号線は、前記第１画素に接続された第１信号線と、前記第２画素に接続された第２信号線とを少なくとも含み、
    前記複数の比較器は、前記第１信号線に対応して設けられた第１比較器と、前記第２信号線に対応して設けられた第２比較器とを少なくとも含み、
    前記複数のスイッチユニットは、前記第１信号線と前記第１比較器との間に接続された第１スイッチユニットと、前記第２信号線と前記第２比較器との間に接続された第２スイッチユニットとを少なくとも含み、
    前記バイパス線は、少なくとも前記第１スイッチユニットと、前記第２スイッチユニットとに共通に接続されていることを特徴とする請求項１６に記載の撮像装置。
  18. 前記第１スイッチユニットおよび前記第２スイッチユニットのそれぞれが前記第１状態である期間に、前記第１信号線からの信号を前記第１比較器に入力する動作と、前記第２信号線からの信号を前記第２比較器に入力する動作と、を行う第１動作モードを有することを特徴とする請求項１７に記載の撮像装置。
  19. 前記第１スイッチユニットが前記第２状態であり、かつ、前記第２スイッチユニットが前記第４状態である期間に、前記第１信号線からの信号を前記第２比較器に入力する動作と、前記第２スイッチユニットが前記第１状態である期間に、前記第２信号線からの信号を前記第２比較器に入力する動作と、を行う第２動作モードを有することを特徴とする請求項１７または１８に記載の撮像装置。
  20. 前記第１スイッチユニットが前記第３状態であり、かつ、前記第２スイッチユニットが前記第４状態である期間に、前記第１信号線からの信号を前記第１比較器および前記第２比較器の両方に入力する動作を行う第３動作モードを有することを特徴とする請求項１７乃至１９のいずれか１項に記載の撮像装置。
  21. 前記複数の画素は、第１画素と、第２画素と、第３画素とを少なくとも含み、
    前記複数の信号線は、前記第１画素に接続された第１信号線と、前記第２画素に接続された第２信号線と、前記第３画素に接続された第３信号線とを少なくとも含み、
    前記複数の比較器は、前記第１信号線に対応して設けられた第１比較器と、前記第２信号線に対応して設けられた第２比較器と、前記第３信号線に対応して設けられた第３比較器とを少なくとも含み、
    前記複数のスイッチユニットは、前記第１信号線と前記第１比較器との間に接続された第１スイッチユニットと、前記第２信号線と前記第２比較器との間に接続された第２スイッチユニットと、前記第３信号線と前記第３比較器との間に接続された第３スイッチユニットとを含み、
    前記バイパス線は、少なくとも前記第１スイッチユニットと、前記第２スイッチユニットと、前記第３スイッチユニットとに共通に接続されていることを特徴とする請求項７乃至１５のいずれか１項に記載の撮像装置。
  22. 前記第１スイッチユニットと前記第２スイッチユニットと前記第３スイッチユニットとにおいて、前記第１種類のスイッチをオン、かつ前記第２種類のスイッチと前記第３種類のスイッチをオフの状態にして、
    前記第１信号線からの信号を前記第１比較器に入力し、前記第２信号線からの信号を前記第２比較器に入力し、前記第３信号線からの信号を前記第３比較器に入力する第１動作モードを有することを特徴とする請求項２１に記載の撮像装置。
  23. 前記第１スイッチユニットと前記第２スイッチユニットにおいて、前記第１種類のスイッチと前記第３種類のスイッチをオフの状態にし、
    前記第３スイッチユニットにおいて、前記第１種類のスイッチをオフ、かつ前記第３種類のスイッチをオンの状態にし、
    前記第１スイッチユニットと前記第２スイッチユニットと前記第３スイッチユニットの前記第２種類のスイッチを順次、オンの状態にすることで、
    前記第１信号線からの信号と、前記第２信号線からの信号と、前記第３信号線からの信号を順次、前記第３比較器に入力する第２動作モードを有すること請求項２１または２２に記載の撮像装置。
  24. 前記第１スイッチユニットにおいて、前記第１種類のスイッチと前記第２種類のスイッチをオン、かつ前記第３種類のスイッチをオフの状態にし、
    前記第２スイッチユニットにおいて、前記第１種類のスイッチと前記第２種類のスイッチをオフ、かつ前記第３種類のスイッチをオンの状態にし、
    前記第３スイッチユニットにおいて、少なくとも前記第１種類のスイッチと前記第２種類のスイッチをオフの状態にすることで、
    前記第１信号線からの信号を前記第１比較器に入力し、前記第１信号線からの信号を前記第２比較器に入力する第３動作モードを有すること請求項２１乃至２３のいずれか１項に記載の撮像装置。
  25. 前記第１種類のスイッチは、Ｎ型のＭＯＳトランジスタと、Ｐ型のＭＯＳトランジスタと、Ｎ型のＭＯＳトランジスタおよびＰ型のＭＯＳトランジスタを含むＣＭＯＳスイッチとのいずれかであり、
    前記第２種類のスイッチは、Ｎ型のＭＯＳトランジスタと、Ｐ型のＭＯＳトランジスタと、Ｎ型のＭＯＳトランジスタおよびＰ型のＭＯＳトランジスタを含むＣＭＯＳスイッチとのいずれかであり、
    前記第３種類のスイッチは、Ｎ型のＭＯＳトランジスタと、Ｐ型のＭＯＳトランジスタと、Ｎ型のＭＯＳトランジスタおよびＰ型のＭＯＳトランジスタを含むＣＭＯＳスイッチとのいずれかであることを特徴とする請求項７乃至２４のいずれか１項に記載の撮像装置。
  26. 請求項１乃至２５のいずれか１項に記載の撮像装置と、
    前記撮像装置が出力する信号を処理する信号処理部と、を有することを特徴とする撮像システム。
  27. 請求項１乃至２５のいずれか１項に記載の撮像装置と、
    前記撮像装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、を有する移動体であって、
    前記距離情報に基づいて前記移動体を制御する制御手段をさらに有することを特徴とする移動体。
  28. 光電変換によって生じた電荷に基づく信号を伝達するための複数の信号線に、それぞれ接続されるように構成された複数の接続部と、
    前記複数の接続部に対応して設けられた複数の比較器と、
    前記複数の接続部のうち１つの接続部と、前記１つの接続部に対応した前記複数の比較器のうち１つの比較器とに、それぞれが接続された複数のスイッチユニットと、
    前記複数のスイッチユニットの少なくとも２つのスイッチユニットが共通に接続されるバイパス線と、を有し、
    前記少なくとも２つのスイッチユニットのそれぞれは、
    前記１つの接続部に接続された第１端子および前記１つの比較器に接続された第２端子を有する第１種類のスイッチと、
    前記１つの接続部と前記第１種類のスイッチの前記第１端子とに接続された第１端子および前記バイパス線に接続された第２端子を有する第２種類のスイッチと、
    前記１つの比較器と前記第１種類のスイッチの前記第２端子とに接続された第１端子および前記バイパス線に接続された第２端子を有する第３種類のスイッチと、を有することを特徴とする積層用の半導体基板。
  29. 前記少なくとも２つのスイッチユニットのそれぞれは、
    前記１つの接続部の信号を、前記１つの接続部に対応した前記１つの比較器に入力するための第１状態と、
    前記１つの接続部の信号を、前記バイパス線に出力するための第２状態と、
    前記１つの接続部の信号を、前記１つの接続部に対応した前記１つの比較器および前記バイパス線の両方に出力するための第３状態と、
    前記バイパス線の信号を、前記１つの接続部に対応した前記１つの比較器に入力するための第４状態と、をとるように構成され、
    前記第１状態においては、前記第１種類のスイッチがオンであり、かつ、前記第２種類のスイッチおよび前記第３種類のスイッチがオフであり、
    前記第２状態においては、前記第２種類のスイッチがオンであり、かつ、前記第１種類のスイッチおよび前記第３種類のスイッチがオフであり、
    前記第３状態においては、少なくとも前記第１種類のスイッチおよび前記第２種類のスイッチがオンであり、
    前記第４状態においては、前記第３種類のスイッチがオンであり、かつ、前記第１種類のスイッチおよび前記第２種類のスイッチがオフである、
    ことを特徴とする請求項２８に記載の積層用の半導体基板。
JP2018110421A 2018-06-08 2018-06-08 撮像装置、撮像システム、移動体、および積層用の半導体基板 Active JP6766095B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2018110421A JP6766095B2 (ja) 2018-06-08 2018-06-08 撮像装置、撮像システム、移動体、および積層用の半導体基板
TW108118364A TWI782208B (zh) 2018-06-08 2019-05-28 成像設備、成像系統、移動體以及用於層壓的半導體基板
BR102019010918A BR102019010918A2 (pt) 2018-06-08 2019-05-28 aparelho de formação de imagem, sistema de formação de imagem, corpo móvel e subtrato semicondutor para laminação
RU2019117038A RU2731333C1 (ru) 2018-06-08 2019-06-03 Устройство формирования изображений, система формирования изображений, движущееся тело и полупроводниковая подложка для наслаивания
KR1020190065689A KR102447641B1 (ko) 2018-06-08 2019-06-04 촬상장치, 촬상 시스템, 이동체, 및 적층용의 반도체 기판
PH12019000209A PH12019000209A1 (en) 2018-06-08 2019-06-06 Imaging apparatus, imaging system, moving body, and semiconductor substrate for lamination
US16/433,968 US10789724B2 (en) 2018-06-08 2019-06-06 Imaging apparatus, imaging system, moving body, and semiconductor substrate for lamination
EP19178802.5A EP3579549B1 (en) 2018-06-08 2019-06-06 Imaging apparatus, imaging system, moving body, and semiconductor substrate for lamination
CN201910490361.1A CN110581967B (zh) 2018-06-08 2019-06-06 成像装置、成像系统、移动体以及用于层压的半导体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018110421A JP6766095B2 (ja) 2018-06-08 2018-06-08 撮像装置、撮像システム、移動体、および積層用の半導体基板

Publications (2)

Publication Number Publication Date
JP2019213159A JP2019213159A (ja) 2019-12-12
JP6766095B2 true JP6766095B2 (ja) 2020-10-07

Family

ID=66810685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018110421A Active JP6766095B2 (ja) 2018-06-08 2018-06-08 撮像装置、撮像システム、移動体、および積層用の半導体基板

Country Status (9)

Country Link
US (1) US10789724B2 (ja)
EP (1) EP3579549B1 (ja)
JP (1) JP6766095B2 (ja)
KR (1) KR102447641B1 (ja)
CN (1) CN110581967B (ja)
BR (1) BR102019010918A2 (ja)
PH (1) PH12019000209A1 (ja)
RU (1) RU2731333C1 (ja)
TW (1) TWI782208B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7455588B2 (ja) 2020-01-17 2024-03-26 キヤノン株式会社 撮像装置
DE102020127129A1 (de) 2020-10-15 2022-04-21 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Bildwandler
JP7277429B2 (ja) * 2020-12-24 2023-05-19 キヤノン株式会社 光電変換装置、光電変換システム、移動体、半導体基板
CN116320043B (zh) * 2023-05-24 2023-08-01 深圳龙电华鑫控股集团股份有限公司 一种提高多载波通信系统传输效率的方法及系统

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3287056B2 (ja) * 1993-03-24 2002-05-27 ソニー株式会社 固体撮像装置
JP5046787B2 (ja) * 2007-08-10 2012-10-10 キヤノン株式会社 撮像システム
JP2009130582A (ja) * 2007-11-22 2009-06-11 Nikon Corp 固体撮像装置、電子カメラ
JP2009303088A (ja) * 2008-06-17 2009-12-24 Panasonic Corp 固体撮像装置、その駆動方法及びカメラ
JP2012253624A (ja) 2011-06-03 2012-12-20 Sony Corp 固体撮像装置およびカメラシステム
JP5862126B2 (ja) * 2011-09-06 2016-02-16 ソニー株式会社 撮像素子および方法、並びに、撮像装置
JP5871531B2 (ja) * 2011-09-08 2016-03-01 キヤノン株式会社 撮像装置、撮像システム
JP5893573B2 (ja) * 2012-02-09 2016-03-23 キヤノン株式会社 固体撮像装置
EP2835965B1 (en) * 2012-03-30 2017-05-03 Nikon Corporation Imaging device and image sensor
KR101965632B1 (ko) * 2012-09-07 2019-04-05 삼성전자 주식회사 아날로그-디지털 변환 회로, 이를 포함하는 이미지 센서, 및 그 동작 방법
JP5813067B2 (ja) * 2012-12-20 2015-11-17 キヤノン株式会社 撮像装置の駆動方法、デジタル信号の補正方法、撮像装置、撮像システムの駆動方法、撮像システム
JP6097574B2 (ja) 2013-01-25 2017-03-15 キヤノン株式会社 撮像装置、その駆動方法、及び撮像システム
TWI694726B (zh) 2013-02-27 2020-05-21 日商新力股份有限公司 攝像元件
JP6218428B2 (ja) * 2013-05-08 2017-10-25 オリンパス株式会社 固体撮像装置
JP6274788B2 (ja) * 2013-08-28 2018-02-07 キヤノン株式会社 撮像装置、撮像システム及び撮像装置の駆動方法
JP2016012903A (ja) 2014-06-02 2016-01-21 ソニー株式会社 撮像素子、撮像方法、および電子機器
JP6218799B2 (ja) * 2015-01-05 2017-10-25 キヤノン株式会社 撮像素子及び撮像装置
EP3253047B1 (en) * 2015-01-28 2018-11-28 Panasonic Intellectual Property Management Co., Ltd. Solid-state imaging device and camera
US10616509B2 (en) * 2015-02-12 2020-04-07 Sony Corporation Imaging device and control method thereof, and electronic apparatus
US9955096B2 (en) * 2016-03-22 2018-04-24 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for high-speed down-sampled CMOS image sensor readout
JP6436953B2 (ja) * 2016-09-30 2018-12-12 キヤノン株式会社 固体撮像装置及びその駆動方法、並びに撮像システム
JP6903417B2 (ja) * 2016-11-07 2021-07-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および制御方法、並びに電子機器

Also Published As

Publication number Publication date
US10789724B2 (en) 2020-09-29
US20190378288A1 (en) 2019-12-12
JP2019213159A (ja) 2019-12-12
CN110581967A (zh) 2019-12-17
BR102019010918A2 (pt) 2019-12-10
KR20190139769A (ko) 2019-12-18
EP3579549B1 (en) 2021-05-12
KR102447641B1 (ko) 2022-09-27
PH12019000209A1 (en) 2020-01-27
EP3579549A3 (en) 2019-12-18
EP3579549A2 (en) 2019-12-11
TW202002618A (zh) 2020-01-01
TWI782208B (zh) 2022-11-01
CN110581967B (zh) 2022-05-13
RU2731333C1 (ru) 2020-09-01

Similar Documents

Publication Publication Date Title
JP6766095B2 (ja) 撮像装置、撮像システム、移動体、および積層用の半導体基板
JP6436953B2 (ja) 固体撮像装置及びその駆動方法、並びに撮像システム
JP2019068269A (ja) 撮像装置、撮像システム、移動体
JP2020195118A (ja) 光電変換装置および機器
CN109587414B (zh) 成像设备、成像系统和移动体
JP2019102948A (ja) 撮像装置、撮像システム、移動体
JP2019068266A (ja) 撮像装置、撮像システム、移動体、回路チップ
JP6704944B2 (ja) 撮像装置、撮像システム、移動体
JP2019102947A (ja) 撮像装置、撮像システム、移動体
US10504954B2 (en) Imaging device, imaging system, and moving body
JP7102159B2 (ja) 光電変換装置、撮像システム、および、移動体
JP7250454B2 (ja) 撮像装置、撮像システム、移動体
JP7039237B2 (ja) 撮像装置、撮像システム、移動体、回路チップ
JP2022158017A (ja) 信号処理装置
JP6812397B2 (ja) 固体撮像装置及びその駆動方法、並びに撮像システム
US10652499B2 (en) Image capturing apparatus, image capturing system, moving object, and semiconductor chip having signal processing circuits in two-dimensional form
JP7023659B2 (ja) 撮像装置、撮像システム、移動体
JP2021010075A (ja) 光電変換装置、光電変換システム、および移動体
JP2021072414A (ja) 光電変換装置、撮像システム及び移動体
JP2023072535A (ja) 光電変換装置、光電変換システムおよび移動体
JP7167086B2 (ja) 回路、チップ、撮像装置、撮像システム、移動体
JP7118658B2 (ja) 撮像装置、撮像システム、移動体
WO2023058720A1 (ja) 撮像装置
JP2020077771A (ja) 半導体装置及び撮像システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200916

R151 Written notification of patent or utility model registration

Ref document number: 6766095

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151