JP2019102948A - 撮像装置、撮像システム、移動体 - Google Patents

撮像装置、撮像システム、移動体 Download PDF

Info

Publication number
JP2019102948A
JP2019102948A JP2017230985A JP2017230985A JP2019102948A JP 2019102948 A JP2019102948 A JP 2019102948A JP 2017230985 A JP2017230985 A JP 2017230985A JP 2017230985 A JP2017230985 A JP 2017230985A JP 2019102948 A JP2019102948 A JP 2019102948A
Authority
JP
Japan
Prior art keywords
signal
pixel
signal line
pixels
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017230985A
Other languages
English (en)
Other versions
JP7023685B2 (ja
Inventor
和田　洋一
Yoichi Wada
洋一 和田
吉田　大介
Daisuke Yoshida
大介 吉田
乾　文洋
Fumihiro Inui
文洋 乾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2017230985A priority Critical patent/JP7023685B2/ja
Priority to US16/203,395 priority patent/US10868064B2/en
Publication of JP2019102948A publication Critical patent/JP2019102948A/ja
Priority to US17/094,053 priority patent/US11502118B2/en
Application granted granted Critical
Publication of JP7023685B2 publication Critical patent/JP7023685B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】 本発明は、シールド配線の配線面積の増加を抑制しながら、複数の信号線同士の間の寄生容量を好適に抑制する。【解決手段】 複数の信号線のうち、一部の信号線同士の間にはシールド配線が配されており、複数の信号線のうち、他の一部の信号線同士は、互いに隣り合う撮像装置である。【選択図】 図５

Description

本発明は、撮像装置、撮像システム、移動体に関する。
複数行および複数列に渡って配された複数の画素を有する撮像装置が知られている。特許文献１に記載の撮像装置は、画素が配された列に対応して設けられた信号線が設けられている。さらにこの撮像装置は、隣接カップリング容量の抑制のため、隣接する信号線同士の間にシールド配線を設けることが記載されている。
特開２０１２−８９７３９号公報
特許文献１では、１列の画素に対し、複数の信号線が配される場合におけるシールド配線のレイアウトについて、何ら検討されていない。複数本の信号線のそれぞれの間にシールド配線を設けると、配線面積が大きくなり、画素列のピッチを狭くできないという課題が生じる。
本発明は、シールド配線の配線面積の増加を抑制しながら、複数の信号線同士の間の寄生容量を好適に抑制するものである。
本発明は上記の課題を鑑みて為されたものであり、一の態様は、複数行および複数列に渡って配された複数の画素と、前記複数列の１列に対応して配され、それぞれが互いに異なる行の画素に接続され、第１方向に沿って延在する複数の信号線と、前記第１方向に沿って延在するシールド配線とを備え、前記複数の信号線のうち、一部の信号線同士の間には前記シールド配線が配されており、前記複数の信号線のうち、他の一部の信号線同士は、互いに隣り合うことを特徴とする撮像装置である。
本発明により、シールド配線の配線面積の増加を抑制しながら、複数の信号線同士の間の寄生容量を好適に抑制することができる。
撮像装置の構成を示す図 平面視における撮像装置の画素と信号処理回路の配置を示す図 画素と信号処理回路のブロック図 画素、信号線、信号処理回路の接続を示す図 信号線とシールド配線の上面図と断面図 画素の等価回路図 撮像装置の動作を示す図 撮像装置の動作を示す図 画素と信号処理回路のブロック図 画素、信号線、信号処理回路の接続を示す図 撮像装置の動作を示す図 撮像装置の動作を示す図 画素と信号処理回路のブロック図 撮像装置の動作を示す図 ＡＤ変換部の等価回路を示す図 ＡＤ変換部の動作を示す図 信号線とシールド配線の上面図 信号線とシールド配線の断面図 信号線とシールド配線の断面図 信号線とシールド配線の上面図 信号線とシールド配線の上面図 撮像システムの構成を示す図 移動体の構成を示す図 撮像システムの動作を示す図
以下、図面を参照しながら各実施例を説明する。なお、以下の説明では、特に断りの無い限り、トランジスタはＮ型トランジスタであるものとする。しかし、以下に述べる実施例はＮ型トランジスタに限定されるものでは無く、Ｐ型トランジスタを適宜用いてもよい。その場合には、トランジスタのゲート、ソース、ドレインの電位を、実施例中の説明に対し適宜変更することができる。例えば、スイッチとして動作させるトランジスタであれば、ゲートに供給する電位のローレベルとハイレベルとを、実施例中の説明に対し逆転させるようにすればよい。
（実施例１）
（撮像装置の全体構成）
図１は、本実施例の撮像装置が備える、第１チップ１、第２チップ５を示した図である。第１チップ１には、複数行および複数列に渡って画素１１が配されている。また、第２チップ５には、複数行および複数列に渡って、信号処理回路２１が配されている。なお、ここでは画素１１と信号処理回路２１のみを図示しているが、他に画素１１を制御する制御線、画素１１が出力する信号を伝送する信号線が適宜、第１チップ１に配される。また、垂直走査回路、タイミングジェネレータ等の駆動回路が適宜、第１チップ１あるいは第２チップ５に配される。
（平面視における、画素と信号処理回路の配置関係）
図２は、平面視における、第１チップ１が備える画素１１と、第２チップ５が備える信号処理回路２１のレイアウトを示した図である。図２では、画素１１が備えるカラーフィルタの色も合わせて示している。図２に示したＲは、画素１１が赤（Ｒ）のカラーフィルタを備えることを示している。以下、同じくＧ、Ｂはそれぞれ、画素１１が緑（Ｇ）、青（Ｂ）のカラーフィルタを備えることを示している。
別の言い方をすれば、第１色に対応する波長の光が入射する画素と、第２色に対応する波長の光が入射する画素とを備えるとも言える。
典型的には、赤色に対応する波長は６００〜８３０ｎｍである。また、緑色に対応する波長は、５００〜６００ｎｍである。また、青色に対応する波長は３６０〜５００ｎｍである。
また、カラーフィルタの色は、カラーフィルタの透過率がピークとなるピーク波長で区別してもよい。典型的には、青色のカラーフィルタの透過率のピーク波長は約４５０ｎｍである。また、緑色のカラーフィルタの透過率のピーク波長は約５４０ｎｍである。また、赤色のカラーフィルタの透過率のピーク波長は約６３０ｎｍである。
１つの画素１１のカラーフィルタは、単一のカラーフィルタ部材によって構成されていてもよい。また、１つの画素１１のカラーフィルタは、カラーフィルタが設けられる領域の一部と他の一部とで、実質的に同一色とみなせる範囲で、互いに組成が異なるカラーフィルタ部材が設けられた例であってもよい。
１つの信号処理回路２１は、複数行および複数列に渡って配された画素１１と重なるように配置されている。ここでは、１つの信号処理回路２１は、４行１２列の画素１１に重なるように配置されている。後述するが、信号処理回路２１は、マルチプレックス回路、ＡＤ変換回路（ＡＤ変換部）を有する。したがって、１つの信号処理回路２１のマルチプレックス回路とＡＤ変換回路の一方、あるいは両方が、画素１１に重なるように配置されていると言える。
また、後述するが、１つの信号処理回路２１のＡＤ変換回路は、第１色のカラーフィルタを備える画素１１が出力する信号をＡＤ変換し、第２色のカラーフィルタを備える画素１１が出力する信号のＡＤ変換を行わない。したがって、１つの信号処理回路２１のＡＤ変換回路とマルチプレックス回路の一方あるいは両方は、ＡＤ変換を行う対象の画素１１と、ＡＤ変換を行わない対象の画素１１との双方に対し、平面視において重なる関係となっている。
なお、この配置は一例であって、本実施例では、１つの信号処理回路２１に対し、複数行、複数列の画素１１が配されている形態を採用することができる。
（撮像装置の構成）
図３は、図１、図２に示した撮像装置のブロック図である。図３では、図２に示した画素１１のうち、奇数列の画素１１のみを示している。第１チップ１の画素１１は、１列の画素１１に対し、４本の信号線２０１（Ａ）〜（Ｄ）を有する。なお、以下では信号線２０１（Ａ）〜（Ｄ）を区別なく表記する場合には、単に信号線２０１と表記する。１行目の画素１１は信号線２０１（Ａ）に接続されている。以下、同様に２〜４行目の画素１１は、順に信号線２０１（Ｂ）〜（Ｄ）に接続されている。信号線２０１（Ａ）〜（Ｄ）は、他の列においても、１列目の画素１１と同じように配されている。
信号線２０１（Ａ）、２０１（Ｃ）のそれぞれは、接続部３０３を介して、信号処理回路２１が備えるマルチプレックス回路（以下、ＭＰＸ回路と表記する）３５０（Ａ）に接続されている。また、信号処理回路２１は、ＡＤ変換回路（以下、明細書および図面にてＡＤＣと表記する）３６０（Ａ）、３６０（Ｂ）を有する。ＭＰＸ回路３５０（Ａ）は、信号線２０１（Ａ）、２０１（Ｃ）に接続される入力部と、ＡＤＣ３６０（Ａ）に接続される出力部とを備える第１選択部である。
信号線２０１（Ｂ）、２０１（Ｄ）のそれぞれは、接続部３０３を介して、信号処理回路２１が備えるＭＰＸ回路３５０（Ｂ）に接続されている。ＭＰＸ回路３５０（Ｂ）は、信号線２０１（Ｂ）、２０１（Ｄ）に接続される入力部と、ＡＤＣ３６０（Ｂ）に接続される出力部とを備える第２選択部である。
図３に示しているように、ＡＤＣ３６０（Ａ）に接続される画素１１は全て、Ｒのカラーフィルタを備える画素１１である。一方、ＡＤＣ３６０（Ｂ）に接続される画素１１は全て、Ｇのカラーフィルタを備える画素１１である。このように、各々が第１色（Ｒ）のカラーフィルタを備える複数の第１画素１１は、第２ＡＤ変換部であるＡＤＣ３６０（Ｂ）に接続されずに第１ＡＤ変換部であるＡＤＣ３６０（Ａ）に接続される。また、各々が第２色（Ｇ）のカラーフィルタを備える複数の第１画素１１は、第１ＡＤ変換部であるＡＤＣ３６０（Ａ）に接続されずに第２ＡＤ変換部であるＡＤＣ３６０（Ｂ）に接続される。
また、図３に示したように、第２チップ５は電流源３１０を有する。電流源３１０は、接続部３０３を介して、各列の信号線２０１に電流を供給する。
（撮像装置の接続部周りの断面構造）
図４は、図３に示した撮像装置の斜視図である。図４では、４行１列に配された画素１１と、１行目１１列目の画素１１とを中心に記載している。図１に示した第１チップ１と第２チップ５は、接合面３００で接合されている。
本実施例の撮像装置は、裏面照射型の撮像装置である。画素１１は、不図示の光電変換部を備える。この光電変換部と、接合面３００との間に信号線２０１（Ａ）〜（Ｄ）のそれぞれが設けられている。信号線２０１（Ａ）〜（Ｄ）のそれぞれは、画素１１の所定の方向（図では列に沿った方向である第１方向）に延在している。また、信号線２０１（Ａ）〜（Ｄ）と光電変換部との間に、信号線２０１が延在する方向に対して交差する方向である第２方向に延在する、配線２１１（Ａ）〜（Ｄ）を備える。配線２１１（Ａ）は１行目の画素１１と、信号線２０１（Ａ）とに接続されている。配線２１１（Ｂ）は２行目の画素１１と、信号線２０１（Ｂ）とに接続されている。配線２１１（Ｃ）は３行目の画素１１と、信号線２０１（Ｃ）とに接続されている。配線２１１（Ｄ）は４行目の画素１１と、信号線２０１（Ｄ）とに接続されている。配線２１１（Ａ）〜（Ｄ）のそれぞれは第１配線層に配されている。また、信号線２０１（Ａ）〜（Ｄ）のそれぞれは、第１配線層に対して第２チップ５側に位置する第２配線層に配されている。信号線２０１（Ａ）〜（Ｄ）のそれぞれは、接続配線４０１を介して接続部３０３に接続される。また、ＭＰＸ回路３５０（Ａ）は、接続配線４０５を介して接続部３０３に接続される。接続配線４０１、接続配線４０５、接続部３０３は、平面視において重なるように配置されている。信号処理回路２１と信号線２０１との接続は、接続配線４０５に対して、平面視において重なる位置に接続配線４０１を形成することによって行うことができるとも言える。そして、所定の方向に沿って延在する信号線２０１と接続配線４０１とを接続することによって、信号線２０１と、ＭＰＸ回路３５０とを接続することができる。信号線２０１が所定の方向に延在していることにより、接続配線４０１と信号線２０１との接続を容易にすることができる。また、配線２１１（Ａ）〜（Ｄ）を備えることにより、同一配線層に配された信号線２０１（Ａ）〜（Ｄ）に、１列の画素１１を接続することができる。
なお、図４では、シールド配線２５０（Ａ）と、第２シールド配線であるシールド配線２５０（Ｂ）を示している。シールド配線２５０（Ｂ）は、信号線２０１（Ｂ）と信号線２０１（Ｃ）との間に、信号線２０１（Ｂ）、（Ｃ）が延在する方向に沿って配されている。シールド配線２５０（Ａ）は、隣りあう画素列に対応する信号線２０１（Ｄ）との間に配されている。シールド配線２５０（Ａ）、２５０（Ｂ）のそれぞれには、接地電位（ＧＮＤ電圧）が与えられている。
一方、信号線２０１（Ａ）と信号線２０１（Ｂ）との間にはシールド配線は配されていない。また、信号線２０１（Ｃ）と信号線２０１（Ｄ）との間にはシールド配線は配されていない。
図５（ａ）は、図４に示した撮像装置の、接合面３００から画素１１を見た上面図である。図５（ａ）では、図４に示した部材と同じ部材については、図４で付した符号と同じ符号を図５（ａ）においても付している。
信号線２０１（Ａ）は接続部２８０（ビアプラグ）を介して、配線２１１（Ａ）に接続されている。配線２１１（Ａ）は、図６に関する説明で後述する、画素１１が備える選択トランジスタ６０８のソース領域に接続されている。選択トランジスタ６０８のドレイン領域は画素出力部である増幅トランジスタ６０７のソース領域に接続されているから、配線２１１（Ａ）は、画素出力部に電気的に接続された接続配線である。
また、第３シールド配線２５５が配されている。第３シールド配線２５５は、配線２１１（Ａ）が延在する方向に沿って延在している。第３シールド配線２５５には、接地電位（ＧＮＤ電位）が与えられている。
図５（ｂ）は、図５（ａ）において、Ａ−Ｂとして示した位置の断面を示した図である。
第３シールド配線２５５は、第１配線層に配された配線２１１（Ａ）と、信号線２０１（Ａ）が配された第２配線層との間の第３配線層に配されている。第３配線層には、さらに接続部２８０が設けられている。
第３シールド配線２５５は、信号線２０１（Ｂ）、シールド配線２５０（Ｂ）、信号線２０１（Ｃ）、信号線２０１（Ｄ）に渡って配されている。これにより、信号線２０１（Ｂ）、２０１（Ｃ）、２０１（Ｄ）と配線２１１（Ａ）との間のカップリング容量を小さくすることができる。よって、信号線２０１（Ｂ）、２０１（Ｃ）、２０１（Ｄ）の電位の変動が配線２１１（Ａ）に伝搬しにくくなっている。
また、シールド配線２５０（Ａ）の幅は、シールド配線２５０（Ｂ）の幅よりも太い。
図５（ｃ）は、図５（ａ）において、Ｃ−Ｄとして示した位置の断面を示した図である。図５（ｂ）との違いは、１つの画素１１において、第３シールド配線２５５を複数に分けて設けている点である。これにより、信号線２０１（Ａ）、２０１（Ｃ）、２０１（Ｄ）の電位の変動が、配線２１１（Ｂ）に伝搬しにくくなっている。
（画素の等価回路）
図６は、本実施例の画素１１の等価回路図である。画素１１は、光電変換部であるフォトダイオード６０１ａ、６０１ｂを有する。フォトダイオード６０１ａ、６０１ｂには、不図示の１つのマイクロレンズと、図２に示した配列に従って設けられたカラーフィルタを透過した光が入射する。つまり、フォトダイオード６０１ａに入射する光と、フォトダイオード６０１ｂに入射する光の波長は実質的に同じである。
フォトダイオード６０１ａは、転送トランジスタ６０３ａを介して、フローティングディフージョン部（以下、ＦＤ部）６０５に接続されている。また、転送トランジスタ６０３ａのゲートは、制御線６５０を介して、不図示の垂直走査回路に接続されている。
フォトダイオード６０１ｂは、転送トランジスタ６０３ｂを介して、フローティングディフージョン部（以下、ＦＤ部）６０５に接続されている。また、転送トランジスタ６０３ｂのゲートは、制御線６５５を介して、不図示の垂直走査回路に接続されている。
ＦＤ部６０５は、リセットトランジスタ６０６と、画素出力部である増幅トランジスタ６０７のゲートに接続されている。
リセットトランジスタ６０６および増幅トランジスタ６０７は、電源電圧Ｖｄｄが供給される。リセットトランジスタ６０６のゲートは、制御線６６０を介して、不図示の垂直走査回路に接続されている。
増幅トランジスタ６０７は、選択トランジスタ６０８に接続されている。選択トランジスタ６０８のゲートは、制御線６６５を介して、不図示の垂直走査回路に接続されている。
選択トランジスタ６０８は、信号線２０１に接続されている。
垂直走査回路は、ＡＤＣ３６０のＡＤ変換を行う信号の順序を制御する制御部でもある。
（撮像装置の動作；撮像モード）
図７は、図６に示した画素１１を備える撮像装置の動作を示した図である。図７での動作は、画素１１は焦点検出用の信号を出力せず、撮像用の信号を出力する。つまり、画素１１は、複数のフォトダイオードのうちの一部のみのフォトダイオードの信号に基づく第１信号の出力は行わず、複数のフォトダイオードの信号に基づく第２信号の出力を行う。
図７の信号ＰＲＥＳは、図６の制御線６６０を介して垂直走査回路からリセットトランジスタ６０６のゲートに供給される信号を示している。同じく、信号ＰＳＥＬは、制御線６６５を介して垂直走査回路からＮ行目の画素１１の選択トランジスタ６０８のゲートに供給される信号を示している。なお、信号ＰＳＥＬについては、出力される画素１１の行位置を末尾に合わせて示している。つまり、信号ＰＳＥＬ（１）は、１行目の画素１１に出力される信号ＰＳＥＬであることを示している。信号ＰＴＸＡは、制御線６５０を介して垂直走査回路から転送トランジスタ６０３ａのゲートに供給される信号を示している。信号ＰＴＸＢは、制御線６５５を介して垂直走査回路から転送トランジスタ６０３ｂのゲートに供給される信号を示している。
図７では、ＭＰＸ回路３５０（Ａ）、ＭＰＸ回路３５０（Ｂ）、ＡＤＣ３６０（Ａ）、ＡＤＣ３６０（Ｂ）に関わる動作を示している。このＭＰＸ回路３５０（Ａ）、ＡＤＣ３６０（Ａ）には、図３で示したように、Ｒのカラーフィルタを備える、１行目および３行目であって、１〜１２列のうちの奇数列に位置する画素１１の信号が入力される。ＭＰＸ回路３５０（Ｂ）、ＡＤＣ３６０（Ｂ）には、図３で示したように、Ｇのカラーフィルタを備える、２行目および４行目であって、１〜１２列のうちの奇数列に位置する画素１１の信号が入力される。したがって、図７では、１〜４行目であって、１〜１２列のうちの奇数列に位置する画素１１の動作に関わる動作を示している。
また、図７では、ＭＰＸ回路３５０（Ａ）、３５０（Ｂ）が、ＡＤＣ３６０（Ａ）、３６（Ｂ）に信号を出力する列としてどの列を選択しているかを、Ｃｏｌ＿ｎｍとして示している。このｎｍの表記を説明する。ｎは画素１１の列番号を示している。また、ｍは、１列の画素１１に対応して配される信号線２０１（Ａ）〜（Ｄ）のアルファベットを示している。つまり、Ｃｏｌ＿１Ａであれば、１列目の画素１１に対応された信号線２０１（Ａ）を示している。
なお、１行目の画素１１からの信号の読出しは、２行目の画素１１からの信号の読出しと並行して行われる。１行目の画素１１の信号のＡＤ変換は、２行目の画素１１の信号のＡＤ変換と並行して行われる。３行目の画素１１からの信号の読出しは、４行目の画素１１からの信号の読出しと並行して行われる。３行目の画素１１の信号のＡＤ変換は、４行目の画素１１の信号のＡＤ変換と並行して行われる。
時刻ｔ１において、垂直走査回路は、１〜４行目の画素１１に出力する信号ＰＲＥＳをＨｉｇｈレベルとしている。これにより、１〜４行目の画素１１のリセットトランジスタ６０６がオンしている。よって、１〜４行目の各画素１１のＦＤ部６０５は、電源電圧Ｖｄｄに対応する電位にリセットされている。また、時刻ｔ１において垂直走査回路は、信号ＰＳＥＬ（１）、ＰＳＥＬ（２）をＨｉｇｈレベルとしている。これにより、１行目と２行目の画素１１の選択トランジスタ６０８がオンする。よって、図３に示した電流源３１０が供給する電流が、１行目と２行目のそれぞれの画素１１の選択トランジスタ６０８を介して増幅トランジスタ６０７に供給される。これにより、電源電圧Ｖｄｄ、増幅トランジスタ６０７、電流源３１０によるソースフォロワ回路が形成される。つまり、増幅トランジスタ６０７は、ＦＤ部６０５の電位に対応する信号を、選択トランジスタ６０８を介して信号線２０１に出力するソースフォロワ動作を行う。
（動作：１行目と２行目のそれぞれの画素１１に対応するＮ信号の読み出し）
時刻ｔ２に、垂直走査回路は、１行目と２行目のそれぞれの画素１１に出力する信号ＰＲＥＳをＬｏｗレベルとする。これにより、１行目と２行目のそれぞれの画素１１のリセットトランジスタ６０６がオフする。よって、ＦＤ部６０５のリセットが解除される。１行目の画素１１の増幅トランジスタ６０７は、リセットが解除されたＦＤ部６０５の電位に基づく信号を、図３に示した信号線２０１（Ａ）に出力する。２行目の画素１１の増幅トランジスタ６０７は、リセットが解除されたＦＤ部６０５の電位に基づく信号を、図３に示した信号線２０１（Ｂ）に出力する。この信号を、Ｎ信号（ノイズ信号）と表記する。これにより、各列の信号線２０１（Ａ）には、画素１１からＮ信号が出力されている。２行目の画素１１の増幅トランジスタ６０７は、リセットが解除されたＦＤ部６０５の電位に基づく信号を、図３に示した信号線２０１（Ｂ）に出力する。これにより、各列の信号線２０１（Ｂ）には、画素１１からＮ信号が出力されている。
（動作：１行目と２行目のそれぞれの画素１１に対応するＮ信号のＡＤ変換）
時刻ｔ２以降、ＭＰＸ回路３５０（Ａ）は、タイミングジェネレータから供給される信号ＭＰＸによって、１〜１２列のうち奇数列の画素１１に対応する信号線２０１（Ａ）を、順次ＡＤＣ３６０（Ａ）に接続する。ＭＰＸ回路３５０（Ｂ）は、タイミングジェネレータから供給される信号ＭＰＸによって、１〜１２列のうち奇数列の画素１１に対応する信号線２０１（Ｂ）を、順次ＡＤＣ３６０（Ｂ）に接続する。
ＡＤＣ３６０（Ａ）は、ＭＰＸ回路３５０（Ａ）から出力される、１列目の信号線２０１（Ａ）のノイズ信号をデジタル信号にＡＤ変換する。その後、順次、１〜１２列のうちの奇数列の画素１１に対応する信号線２０１（Ａ）に出力されているノイズ信号をデジタル信号にＡＤ変換する。
ＡＤＣ３６０（Ｂ）は、ＭＰＸ回路３５０（Ｂ）から出力される、２列目の信号線２０１（Ｂ）のノイズ信号をデジタル信号にＡＤ変換する。その後、順次、１〜１２列のうちの奇数列の画素１１に対応する信号線２０１（Ｂ）に出力されているノイズ信号をデジタル信号にＡＤ変換する。
（動作：３行目と４行目のそれぞれの画素１１に対応するＮ信号の読み出し）
時刻ｔ１６に、垂直走査回路は、３行目と４行目のそれぞれの画素１１に出力する信号ＰＲＥＳをＬｏｗレベルとする。これにより、３行目と４行目のそれぞれの画素１１のリセットトランジスタ６０６がオフする。よって、ＦＤ部６０５のリセットが解除される。３行目の画素１１の増幅トランジスタ６０７は、リセットが解除されたＦＤ部６０５の電位に基づく信号であるＮ信号を、図３に示した信号線２０１（Ｃ）に出力する。これにより、各列の信号線２０１（Ｃ）には、画素１１からＮ信号が出力されている。４行目の画素１１の増幅トランジスタ６０７は、リセットが解除されたＦＤ部６０５の電位に基づく信号であるＮ信号を、図３に示した信号線２０１（Ｄ）に出力する。これにより、各列の信号線２０１（Ｄ）には、画素１１からＮ信号が出力されている。
（動作：３行目と４行目のそれぞれの画素１１に対応するＮ信号のＡＤ変換）
時刻ｔ１６以降、ＭＰＸ回路３５０（Ａ）は、タイミングジェネレータから供給される信号ＭＰＸによって、１〜１２列のうち奇数列の画素１１に対応する信号線２０１（Ｃ）を、順次ＡＤＣ３６０（Ａ）に接続する。ＭＰＸ回路３５０（Ｂ）は、タイミングジェネレータから供給される信号ＭＰＸによって、１〜１２列のうち奇数列の画素１１に対応する信号線２０１（Ｄ）を、順次ＡＤＣ３６０（Ｂ）に接続する。
ＡＤＣ３６０（Ａ）は、ＭＰＸ回路３５０（Ａ）から出力される、１列目の信号線２０１（Ｃ）のＮ信号をデジタル信号にＡＤ変換する。その後、順次、１〜１２列のうちの奇数列の画素１１に対応する信号線２０１（Ｃ）に出力されているＮ信号をデジタル信号にＡＤ変換する。
ＡＤＣ３６０（Ｂ）は、ＭＰＸ回路３５０（Ｂ）から出力される、１列目の信号線２０１（Ｄ）のＮ信号をデジタル信号にＡＤ変換する。その後、順次、１〜１２列のうちの奇数列の画素１１に対応する信号線２０１（Ｄ）に出力されているＮ信号をデジタル信号にＡＤ変換する。
（動作：１行目と２行目のそれぞれの画素１１に対応するＡ＋Ｂ信号の読み出し）
時刻ｔ１６に、垂直走査回路は、１行目と２行目のそれぞれの画素１１に出力する信号ＰＴＸＡ、ＰＴＸＢをＨｉｇｈレベルとする。これにより、フォトダイオード６０１ａ、６０１ｂが蓄積した電荷（本実施例では電子である）が、転送トランジスタ６０３ａ、６０３ｂを介してＦＤ部６０５に転送される。ＦＤ部６０５では、フォトダイオード６０１ａ、６０１ｂのそれぞれの電荷が加算される。これにより、ＦＤ部６０５は、フォトダイオード６０１ａ、６０１ｂのそれぞれの電荷を加算した電荷に対応する電位となる。仮に、フォトダイオード６０１ａのみの電荷によるＦＤ部６０５の電位に基づいて増幅トランジスタ６０７が出力する信号をＡ信号とする。また、仮に、フォトダイオード６０１ｂのみの電荷によるＦＤ部６０５の電位に基づいて増幅トランジスタ６０７が出力する信号をＢ信号とする。この表記に従うと、フォトダイオード６０１ａ、６０１ｂのそれぞれの電荷を加算した電荷に対応するＦＤ部６０５の電位に基づいて増幅トランジスタ６０７が出力する信号はＡ信号とＢ信号を加算したＡ＋Ｂ信号とみなすことができる。各列の信号線２０１（Ａ）には、１行目の画素１１のＡ＋Ｂ信号が出力されている。Ａ＋Ｂ信号は、複数のフォトダイオードが生成した信号に基づく第２信号である。第２信号は、撮像用の信号として用いることができる。
各列の信号線２０１（Ｂ）には、２行目の画素１１のＡ＋Ｂ信号が出力されている。
（動作：１行目と２行目のそれぞれの画素１１に対応するＡ＋Ｂ信号のＡＤ変換）
時刻ｔ３０以降、ＭＰＸ回路３５０（Ａ）は、タイミングジェネレータから供給される信号ＭＰＸによって、１〜１２列のうち奇数列の画素１１に対応する信号線２０１（Ａ）を、順次ＡＤＣ３６０（Ａ）に接続する。ＭＰＸ回路３５０（Ｂ）は、タイミングジェネレータから供給される信号ＭＰＸによって、１〜１２列のうち奇数列の画素１１に対応する信号線２０１（Ｂ）を、順次ＡＤＣ３６０（Ｂ）に接続する。
ＡＤＣ３６０（Ａ）は、ＭＰＸ回路３５０（Ａ）から出力される、１列目の信号線２０１（Ａ）のＡ＋Ｂ信号をデジタル信号にＡＤ変換する。その後、順次、１〜１２列のうちの奇数列の画素１１に対応する信号線２０１（Ａ）に出力されているＡ＋Ｂ信号をデジタル信号にＡＤ変換する。
ＡＤＣ３６０（Ｂ）は、ＭＰＸ回路３５０（Ｂ）から出力される、１列目の信号線２０１（Ｂ）のＡ＋Ｂ信号をデジタル信号にＡＤ変換する。その後、順次、１〜１２列のうちの奇数列の画素１１に対応する信号線２０１（Ｂ）に出力されているＡ＋Ｂ信号をデジタル信号にＡＤ変換する。
（動作：３行目と４行目のそれぞれの画素１１に対応するＡ＋Ｂ信号の読み出し）
時刻ｔ３０に、垂直走査回路は、３行目と４行目のそれぞれの画素１１に出力する信号ＰＴＸＡ、ＰＴＸＢをＨｉｇｈレベルとする。これにより、各列の信号線２０１（Ｃ）には、３行目の画素１１のＡ＋Ｂ信号が出力されている。また、各列の信号線２０１（Ｄ）には、４行目の画素１１のＡ＋Ｂ信号が出力されている。
（動作：３行目と４行目のそれぞれの画素１１に対応するＡ＋Ｂ信号のＡＤ変換）
時刻ｔ４４以降、ＭＰＸ回路３５０（Ａ）は、タイミングジェネレータから供給される信号ＭＰＸによって、１〜１２列のうち奇数列の画素１１に対応する信号線２０１（Ｃ）を、順次ＡＤＣ３６０（Ａ）に接続する。ＭＰＸ回路３５０（Ｂ）は、タイミングジェネレータから供給される信号ＭＰＸによって、１〜１２列のうち奇数列の画素１１に対応する信号線２０１（Ｄ）を、順次ＡＤＣ３６０（Ｂ）に接続する。
ＡＤＣ３６０（Ａ）は、ＭＰＸ回路３５０（Ａ）から出力される、１列目の信号線２０１（Ｃ）のＡ＋Ｂ信号をデジタル信号にＡＤ変換する。その後、順次、１〜１２列のうちの奇数列の画素１１に対応する信号線２０１（Ｃ）に出力されているＡ＋Ｂ信号をデジタル信号にＡＤ変換する。
ＡＤＣ３６０（Ｂ）は、ＭＰＸ回路３５０（Ｂ）から出力される、１列目の信号線２０１（Ｄ）のＡ＋Ｂ信号をデジタル信号にＡＤ変換する。その後、順次、１〜１２列のうちの奇数列の画素１１に対応する信号線２０１（Ｄ）に出力されているＡ＋Ｂ信号をデジタル信号にＡＤ変換する。
また、時刻ｔ４４に、「５行目（Ｒ）・６行目（Ｇ）のステート」として示したように、垂直走査回路は、５行目と６行目の画素１１に出力する信号ＰＳＥＬをＨｉｇｈレベルとする。これにより、信号線２０１（Ａ）の信号レベルが、１行目の画素１１のＡ＋Ｂ信号のレベルから、５行目の画素１１のＮ信号に相当する信号のレベルに変化する。また、信号線２０１（Ｂ）の信号レベルが、２行目の画素１１のＡ＋Ｂ信号のレベルから、６行目の画素１１のＮ信号に相当する信号のレベルに変化する。
（図７の動作における、撮像装置が行う並行動作）
本実施例の特徴的な効果については、別途後述する。その効果とは別の効果について、先に説明する。
図７に示した動作では、以下のように、複数の動作を並行して行っている。
（１）１行目の画素１１に対応するＮ信号のＡＤ変換と、３行目の画素１１に対応するＮ信号の読み出しとの並行動作
（２）３行目の画素１１に対応するＮ信号のＡＤ変換と、１行目の画素１１に対応するＡ＋Ｂ信号の読み出しとの並行動作
（３）１行目の画素１１に対応するＡ＋Ｂ信号のＡＤ変換と、３行目の画素１１に対応するＡ＋Ｂ信号の読み出しとの並行動作
この並行動作により、ＡＤＣ３６０（Ａ）が１度のＡＤ変換を終えてから、次のＡＤ変換を行うまでの待機期間を短縮することができる。これにより、全ての画素１１が出力する信号のＡＤ変換に要する期間を短縮することができる。よって、撮像装置の高フレームレート化を進展させることができる。
（本実施例の効果）
図４に示したように、第１列の画素１１に対応する信号線２０１（Ａ）と、第１列と隣り合う第２列の画素１１に対応する信号線２０１（Ｄ）との間にシールド配線２５０（Ａ）が配されている。また、第１列の画素１１に対応する信号線２０１（Ｂ）と、第１列の画素１１に対応する信号線２０１（Ｃ）との間にシールド配線２５０（Ｂ）が配されている。
上述したように、垂直走査回路は５行目と６行目の画素１１の信号ＰＳＥＬを時刻ｔ４４にＨｉｇｈレベルとする。以下、５行目の画素１１に着目して説明する。信号ＰＳＥＬ（５）がＨｉｇｈレベルになることにより、各列の信号線２０１（Ａ）に、５行目の画素１１の信号の読出しが開始される。各列の信号線２０１（Ａ）は、時刻ｔ４４の直前において、１行目の画素１１のＡ＋Ｂ信号が出力されていた。したがって、時刻ｔ４４において、１行目の画素１１のＡ＋Ｂ信号から、５行目の画素のＮ信号相当の信号レベルまで電位が変化することとなる。仮に、シールド配線２５０（Ａ）が設けられていなかったとすると、この信号線２０１（Ａ）の電位の変動は、信号線２０１（Ａ）と信号線２０１（Ｄ）との間のカップリング容量により、信号線２０１（Ｄ）の電位を変動させる。時刻ｔ４４から時刻ｔ５６の期間は、４行目の画素１１のＡ＋Ｂ信号をＡＤ変換している期間であるので、信号線２０１（Ｄ）の電位の変動により、ＡＤ変換精度が低下することとなる。一方、本実施例では、信号線２０１（Ａ）と信号線２０１（Ｄ）との間にシールド配線２５０（Ａ）を設ける。これにより、信号線２０１（Ａ）の電位が大きく変動しても、信号線２０１（Ｄ）の電位の変動を抑えることができる。
また、信号線２０１（Ｂ）と信号線２０１（Ｃ）は、異なる位相で動作する配線である。つまり、時刻ｔ２に示したように、信号線２０１（Ｂ）に読み出されたＮ信号をＡＤ変換している期間、信号線２０１（Ｃ）には３行目の画素１１からのＮ信号の読み出しが開始される。よって、時刻ｔ２に、信号線２０１（Ｃ）の信号レベルは、前の行のＡ＋Ｂ信号からＮ信号に相当する信号レベルまで変化する。この信号線２０１（Ｃ）の電位の変動は、シールド配線２５０（Ｂ）が設けられていない場合、隣接する信号線２０１（Ｂ）にカップリング容量によって伝搬する。よって、信号線２０１（Ｂ）のＮ信号のＡＤ変換精度が低下する。
同じように、時刻ｔ１６においても、信号線２０１（Ｃ）に読み出されたＮ信号をＡＤ変換している期間、信号線２０１（Ｂ）にＡ＋Ｂ信号の読み出しが開始される。つまり、信号線２０１（Ｂ）の信号レベルが、Ｎ信号からＡ＋Ｂ信号に変化する。この信号線２０１（Ｂ）の電位の変動は、シールド配線２５０（Ｂ）が設けられていない場合、隣接する信号線２０１（Ｃ）にカップリング容量によって伝搬する。よって、信号線２０１（Ｃ）のＮ信号のＡＤ変換精度が低下する。
同じように、時刻ｔ３０においても、信号線２０１（Ｂ）に読み出されたＡ＋Ｂ信号をＡＤ変換している期間、信号線２０１（Ｃ）にＡ＋Ｂ信号の読み出しが開始される。つまり、信号線２０１（Ｃ）の信号レベルが、Ｎ信号からＡ＋Ｂ信号に変化する。この信号線２０１（Ｃ）の電位の変動は、シールド配線２５０（Ｂ）が設けられていない場合、隣接する信号線２０１（Ｂ）にカップリング容量によって伝搬する。よって、信号線２０１（Ｂ）のＡ＋Ｂ信号のＡＤ変換精度が低下する。
本実施例では、信号線２０１（Ｂ）と信号線２０１（Ｃ）との間にシールド配線２５０（Ｂ）を設けている。これにより、信号線２０１（Ｂ）と信号線２０１（Ｃ）との間のカップリング容量を低減することができる。よって、異なる位相で動作する信号線同士の間における、一方の信号線の電位変動が他方の信号線の電位を変動させる電位変動を生じにくくすることができる。よって、ＡＤ変換精度の低下を抑制することができる。
本実施例では、信号線２０１（Ａ）、信号線２０１（Ｂ）について、一方の信号線２０１の信号がＡＤ変換されている期間において、他方の信号線２０１の電位の変動が生じにくいように駆動している。具体的には、信号線２０１（Ｂ）のＡ＋Ｂ信号がＡＤ変換されている期間に、信号線２０１（Ａ）の信号レベルはＡ＋Ｂ信号の信号レベルを維持している。したがって、信号線２０１（Ａ）と信号線２０１（Ｂ）との間のシールド配線を省略することを可能にしている。
また、図７の動作で示したように、互いに同相で動作する配線としている。ここで言う同相とは、信号レベルの変化が開始するタイミングが同期していることを指す。具体的には、時刻ｔ２〜ｔ１６、時刻ｔ３０〜ｔ４２の動作を指している。つまり、ある行の画素１１から信号線２０１（Ａ）への信号の読み出しが開始されるタイミングと、別の行の画素１１から信号線２０１（Ｂ）への信号の読み出しが開始されるタイミングとが同期されている。また、信号線２０１（Ｃ）、信号線２０１（Ｄ）を、図７の動作で示したように互いに同相で動作する配線としている。具体的には、時刻ｔ１６〜ｔ２８、時刻ｔ４４〜ｔ５６の動作を指す。つまり、ある行の画素１１から信号線２０１（Ｃ）への信号の読み出しが開始されるタイミングと、別の行の画素１１から信号線２０１（Ｄ）への信号の読み出しが開始されるタイミングとが同期されている。このように本実施例では、同相で動作する信号線２０１（Ａ）と信号線２０１（Ｂ）との間、および信号線２０１（Ｃ）と信号線２０１（Ｄ）との間において、一方の信号線の電位変動が他方の信号線の電位を変動させる電位変動を生じにくくしている。これにより本実施例では、信号線２０１（Ａ）と信号線２０１（Ｂ）との間、および信号線２０１（Ｃ）と信号線２０１（Ｄ）との間のそれぞれにおいて、シールド配線を省略することを可能にしている。これにより、同相で動作する信号線の間ではシールド配線を省略することができる。これにより、複数の信号線２０１同士の全ての間にシールド配線を設ける場合に比べて、シールド配線の配線面積を低減することができる。
このように、本実施例の撮像装置は、シールド配線の配線面積の増加を抑制しながら、複数の配線間の寄生容量を好適に抑制することができる。
（撮像装置の動作；焦点検出＋撮像モード）
図８は、図６に示した画素１１を備える撮像装置の別の動作を示した図である。図８での動作は、画素１１は焦点検出用の信号と、撮像用の信号を出力する。つまり、画素１１は、複数のフォトダイオードのうちの一部のみのフォトダイオードの信号に基づく第１信号と、複数のフォトダイオードの信号に基づく第２信号の出力を行う。
Ａ信号に対応する光電変換期間は、Ａ＋Ｂ信号に対応する光電変換期間と、少なくとも一部が重なっている関係にある。つまり、図８で言えば、少なくとも時刻ｔ７０から時刻ｔ７４までの期間は重なっている。実際には、時刻ｔ７０よりも以前に行われる、フォトダイオード６０１ａ、６０１ｂの電荷をリセットするフォトダイオードリセットを行ってから、フォトダイオード６０１ａの電荷をＦＤ部６０５に転送するまでの期間が重なっている。
時刻ｔ７２までの動作は、図７で説明した時刻ｔ１６までの動作と同じとすることができる。
（動作：１行目と２行目のそれぞれの画素１１に対応するＡ信号の読み出し）
時刻ｔ７２に、垂直走査回路は、１行目と２行目のそれぞれの画素１１に出力する信号ＰＴＸＡをＨｉｇｈレベルとする。これにより、フォトダイオード６０１ａが蓄積した電荷が、転送トランジスタ６０３ａを介してＦＤ部６０５に転送される。これにより、ＦＤ部６０５は、フォトダイオード６０１ａの電荷に対応する電位となる。各列の信号線２０１（Ａ）には、１行目の画素１１のＡ信号が出力されている。また、各列の信号線２０１（Ｂ）には、２行目の画素１１のＡ信号が出力されている。このＡ信号は、複数のフォトダイオードのうちの一部のみのフォトダイオードの信号に基づく第１信号である。この第１信号は、焦点検出用の信号として用いることができる。
（動作：１行目の画素１１に対応するＡ信号のＡＤ変換）
時刻ｔ７４以降、ＭＰＸ回路３５０（Ａ）は、タイミングジェネレータから供給される信号ＭＰＸによって、１〜１２列のうち奇数列の画素１１に対応する信号線２０１（Ａ）を、順次ＡＤＣ３６０（Ａ）に接続する。
ＡＤＣ３６０（Ａ）は、ＭＰＸ回路３５０（Ａ）から出力される、１列目の信号線２０１（Ａ）のＡ信号をデジタル信号にＡＤ変換する。その後、順次、１〜１２列のうちの奇数列の画素１１に対応する信号線２０１（Ａ）に出力されているＡ信号をデジタル信号にＡＤ変換する。
時刻ｔ７４以降、ＭＰＸ回路３５０（Ｂ）は、タイミングジェネレータから供給される信号ＭＰＸによって、１〜１２列のうち奇数列の画素１１に対応する信号線２０１（Ｂ）を、順次ＡＤＣ３６０（Ｂ）に接続する。
ＡＤＣ３６０（Ｂ）は、ＭＰＸ回路３５０（Ｂ）から出力される、１列目の信号線２０１（Ｂ）のＡ信号をデジタル信号にＡＤ変換する。その後、順次、１〜１２列のうちの奇数列の画素１１に対応する信号線２０１（Ｂ）に出力されているＡ信号をデジタル信号にＡＤ変換する。
（動作：３行目と４行目のそれぞれの画素１１に対応するＡ信号の読み出し）
時刻ｔ７４に、垂直走査回路は、３行目と４行目のそれぞれの画素１１に出力する信号ＰＴＸＡをＨｉｇｈレベルとする。これにより、各列の信号線２０１（Ｃ）には、３行目の画素１１のＡ信号が出力されている。また、各列の信号線２０１（Ｄ）には、４行目の画素１１のＡ信号が出力されている。
（動作：３行目と４行目のそれぞれの画素１１に対応するＡ＋Ｂ信号のＡＤ変換）
時刻ｔ７６以降、ＭＰＸ回路３５０（Ａ）は、タイミングジェネレータから供給される信号ＭＰＸによって、１〜１２列のうち奇数列の画素１１に対応する信号線２０１（Ｃ）を、順次ＡＤＣ３６０（Ａ）に接続する。
ＡＤＣ３６０（Ａ）は、ＭＰＸ回路３５０（Ａ）から出力される、１列目の信号線２０１（Ｃ）のＡ信号をデジタル信号にＡＤ変換する。その後、順次、１〜１２列のうちの奇数列の画素１１に対応する信号線２０１（Ｃ）に出力されているＡ信号をデジタル信号にＡＤ変換する。
時刻ｔ７６以降、ＭＰＸ回路３５０（Ｂ）は、タイミングジェネレータから供給される信号ＭＰＸによって、１〜１２列のうち奇数列の画素１１に対応する信号線２０１（Ｄ）を、順次ＡＤＣ３６０（Ｂ）に接続する。
ＡＤＣ３６０（Ｂ）は、ＭＰＸ回路３５０（Ｂ）から出力される、１列目の信号線２０１（Ｄ）のＡ信号をデジタル信号にＡＤ変換する。その後、順次、１〜１２列のうちの奇数列の画素１１に対応する信号線２０１（Ｄ）に出力されているＡ信号をデジタル信号にＡＤ変換する。
（動作：１行目と２行目のそれぞれの画素１１に対応するＡ＋Ｂ信号の読み出し）
時刻ｔ７６の前において、１行目と２行目のそれぞれの画素１１のＦＤ部６０５には、時刻ｔ７４に信号ＰＴＸＡがＨｉｇｈレベルからＬｏｗレベルに変化することによって、フォトダイオード６０１ａが生成した電荷が保持されている。
このＦＤ部６０５がフォトダイオード６０１ａの電荷を保持した状態で、時刻ｔ７６に垂直走査回路は、１行目と２行目のそれぞれの画素１１に出力する信号ＰＴＸＡ、ＰＴＸＢをＨｉｇｈレベルとする。フォトダイオード６０１ｂが蓄積した電荷と、フォトダイオード６０１ａが時刻ｔ７４から時刻ｔ７６までに蓄積した電荷が、転送トランジスタ６０３ａ、６０３ｂを介してＦＤ部６０５に転送される。ＦＤ部６０５では、フォトダイオード６０１ａ、６０１ｂのそれぞれの電荷が加算される。これにより、ＦＤ部６０５は、フォトダイオード６０１ａ、６０１ｂのそれぞれの電荷を加算した電荷に対応する電位となる。各列の信号線２０１（Ａ）には、１行目の画素１１のＡ＋Ｂ信号が出力されている。また、各列の信号線２０１（Ｂ）には、２行目の画素１１のＡ＋Ｂ信号が出力されている。
（動作：１行目と２行目のそれぞれの画素１１に対応するＡ＋Ｂ信号のＡＤ変換）
時刻ｔ７８以降、ＭＰＸ回路３５０（Ａ）は、タイミングジェネレータから供給される信号ＭＰＸによって、１〜１２列のうち奇数列の画素１１に対応する信号線２０１（Ａ）を、順次ＡＤＣ３６０（Ａ）に接続する。
ＡＤＣ３６０（Ａ）は、ＭＰＸ回路３５０（Ａ）から出力される、１列目の信号線２０１（Ａ）のＡ＋Ｂ信号をデジタル信号にＡＤ変換する。その後、順次、１〜１２列のうちの奇数列の画素１１に対応する信号線２０１（Ａ）に出力されているＡ＋Ｂ信号をデジタル信号にＡＤ変換する。
時刻ｔ７８以降、ＭＰＸ回路３５０（Ｂ）は、タイミングジェネレータから供給される信号ＭＰＸによって、１〜１２列のうち奇数列の画素１１に対応する信号線２０１（Ｂ）を、順次ＡＤＣ３６０（Ｂ）に接続する。
ＡＤＣ３６０（Ｂ）は、ＭＰＸ回路３５０（Ｂ）から出力される、１列目の信号線２０１（Ｂ）のＡ＋Ｂ信号をデジタル信号にＡＤ変換する。その後、順次、１〜１２列のうちの奇数列の画素１１に対応する信号線２０１（Ｂ）に出力されているＡ＋Ｂ信号をデジタル信号にＡＤ変換する。
（動作：３行目と４行目のそれぞれの画素１１に対応するＡ＋Ｂ信号の読み出し）
時刻ｔ７８に、垂直走査回路は、３行目と４行目のそれぞれの画素１１に出力する信号ＰＴＸＡ、ＰＴＸＢをＨｉｇｈレベルとする。これにより、各列の信号線２０１（Ｃ）には、３行目の画素１１のＡ＋Ｂ信号が出力されている。また、各列の信号線２０１（Ｄ）には、４行目の画素１１のＡ＋Ｂ信号が出力されている。
（動作：３行目と４行目のそれぞれの画素１１に対応するＡ＋Ｂ信号のＡＤ変換）
時刻ｔ８０以降、ＭＰＸ回路３５０（Ａ）は、タイミングジェネレータから供給される信号ＭＰＸによって、１〜１２列のうち奇数列の画素１１に対応する信号線２０１（Ｃ）を、順次ＡＤＣ３６０（Ａ）に接続する。
ＡＤＣ３６０（Ａ）は、ＭＰＸ回路３５０（Ａ）から出力される、１列目の信号線２０１（Ｃ）のＡ＋Ｂ信号をデジタル信号にＡＤ変換する。その後、順次、１〜１２列のうちの奇数列の画素１１に対応する信号線２０１（Ｃ）に出力されているＡ＋Ｂ信号をデジタル信号にＡＤ変換する。
時刻ｔ８０以降、ＭＰＸ回路３５０（Ｂ）は、タイミングジェネレータから供給される信号ＭＰＸによって、１〜１２列のうち奇数列の画素１１に対応する信号線２０１（Ｄ）を、順次ＡＤＣ３６０（Ｂ）に接続する。
ＡＤＣ３６０（Ｂ）は、ＭＰＸ回路３５０（Ｂ）から出力される、１列目の信号線２０１（Ｄ）のＡ＋Ｂ信号をデジタル信号にＡＤ変換する。その後、順次、１〜１２列のうちの奇数列の画素１１に対応する信号線２０１（Ｄ）に出力されているＡ＋Ｂ信号をデジタル信号にＡＤ変換する。
（本実施例の効果）
図７の撮像動作と同じように、図８の焦点検出＋撮像動作においても、本実施例の撮像装置は、信号線２０１（Ａ）、２０１（Ｂ）を同相で動作させる。また、本実施例の撮像装置は、信号線２０１（Ｃ）、２０１（Ｄ）を同相で動作させる。一方、信号線２０１（Ｂ）と信号線（Ｃ）は異なる位相で動作する。また、信号線２０１（Ａ）と信号線２０１（Ｄ）は異なる位相で動作する。
仮に、シールド配線２５０（Ｂ）が設けられていない場合について説明する。図７で説明した撮像動作では、信号線（Ｂ）、２０１（Ｃ）の一方の信号線の電位の変動がカップリング容量によって他方の信号線の電位を変動させるタイミングは、時刻ｔ２、ｔ１６、ｔ３０、ｔ４４の４回存在する。また、図８の焦点検出＋撮像動作では、シールド配線２５０（Ｂ）が設けられていない場合、時刻ｔ７０、ｔ７２、ｔ７４、ｔ７６、ｔ７８、ｔ８０の６回存在する。
本実施例では、信号線２０１（Ｂ）と信号線２０１（Ｃ）との間にシールド配線２５０（Ｂ）を設けている。これにより、信号線２０１（Ｂ）と信号線２０１（Ｃ）との間のカップリング容量を低減することができる。よって、異なる位相で動作する信号線同士の間における、一方の信号線の電位変動が他方の信号線の電位を変動させる電位変動を生じにくくすることができる。よって、ＡＤ変換精度の低下を抑制することができる。
図４に示したように、第１列の画素１１に対応する信号線２０１（Ａ）と、第１列と隣り合う第２列の画素１１に対応する信号線２０１（Ｄ）との間にシールド配線２５０（Ａ）が配されている。また、第１列の画素１１に対応する信号線２０１（Ｂ）と、第１列の画素１１に対応する信号線２０１（Ｃ）との間にシールド配線２５０（Ｂ）が配されている。これにより焦点検出＋撮像動作においても、異なる位相で動作する信号線同士の間における、一方の信号線の電位変動が他方の信号線の電位を変動させる電位変動を生じにくくすることができる。
また、本実施例では焦点検出＋撮像動作においても、同相で動作させる信号線を設けている。これにより、信号線２０１（Ａ）と信号線２０１（Ｂ）との間、および信号線２０１（Ｃ）と信号線２０１（Ｄ）との間のそれぞれにおいて、シールド配線を省略している。これにより、複数の信号線２０１同士の全ての間にシールド配線を設ける場合に比べて、シールド配線の配線面積を低減することができる。
このように、本実施例の撮像装置は、シールド配線の配線面積の増加を抑制しながら、複数の配線間の寄生容量を好適に抑制することができる。
（本実施例のさらなる効果：動作変更回数低減）
本実施例の撮像装置が備える、さらなる効果について説明する。
本実施例の撮像装置は、第１行の画素１１のＡ信号をＡＤ変換した後、第１行の画素１１のＡ＋Ｂ信号をＡＤ変換する前に、第２行の画素１１のＡ信号をＡＤ変換している。Ａ信号のＡＤ変換と、Ａ＋Ｂ信号のＡＤ変換では、ＡＤＣ３６０の動作モードの変更、例えば補正パラメータの変更等が有る。この構成の場合、ビット数の切り替えの制御の待機時間が生じたり、ＡＤＣ３６０の動作の変更による補正パラメータの変更が生じたりする。補正パラメータの変更とは、例えば、後述する実施例４に記載の逐次比較型の比較器で言えば、基準電圧ＶＲＦの補正パラメータなどが有る。ここで、２行の画素１１の信号のＡＤ変換に着目する。この場合、第１行のＡ信号のＡＤ変換とＡ＋Ｂ信号のＡＤ変換の間と、第１行のＡ＋Ｂ信号のＡＤ変換と第２行のＡ信号のＡＤ変換の間と、第２行のＡ信号のＡＤ変換とＡ＋Ｂ信号のＡＤ変換との間の計３回の動作モードの変更が必要になる。これはＡＤ変換を行う画素行数がＮ行であるとすると、２Ｎ−１回の動作モードの変更処理が必要になる。仮にＮ＝８であれば、１５回の動作モードの変更が必要となる。一方で、本実施例は、第１行の画素１１のＡ信号をＡＤ変換した後、第１行の画素１１のＡ＋Ｂ信号をＡＤ変換する前に、第２行の画素１１のＡ信号をＡＤ変換している。この動作では、動作モードの変更は、１つのＡＤＣ３６０に対して接続される信号線２０１の本数をＭ本とすると、（Ｎ／Ｍ）−１＋（Ｎ／Ｍ）＝（２Ｎ／Ｍ）−１（回）となる。本実施例であれば、Ｎ＝８として、Ｍ＝４であるから、３回となる。つまり、第１〜第４行の画素１１のＡ信号を順次ＡＤ変換した後、動作モードを変更して（変更１回目）、第１〜第４行のＡ＋Ｂ信号を順次ＡＤ変換する。そして、動作モードを変更して（変更２回目）、第５〜第８行の画素１１のＡ信号を順次ＡＤ変換する。そして、動作モードを変更して（変更３回目）、第５〜第８行のＡ＋Ｂ信号を順次ＡＤ変換する。よって、第１行の画素１１のＡ信号とＡ＋Ｂ信号を順にＡＤ変換する場合には、１５回の動作モードの変更が必要であった。一方で、本実施例の形態であれば動作モードの変更は３回で済む。このように、本実施例の読み出し方は、Ａ信号とＡ＋Ｂ信号のＡＤ変換の動作モードの変更に適した読み出し方であると言える。
（本実施例のさらなる効果：図８の動作における、撮像装置が行う並行動作）
図８に示した動作では、以下のように、複数の動作を並行して行っている。
（１）１行目の画素１１に対応するＮ信号のＡＤ変換と、３行目の画素１１に対応するＮ信号の読み出しとの並行動作
（２）３行目の画素１１に対応するＮ信号のＡＤ変換と、１行目の画素１１に対応するＡ信号の読み出しとの並行動作
（３）１行目の画素１１に対応するＡ信号のＡＤ変換と、３行目の画素１１に対応するＡ信号の読み出しとの並行動作
（４）３行目の画素１１に対応するＡ信号のＡＤ変換と、１行目の画素１１に対応するＡ＋Ｂ信号の読み出しとの並行動作
（５）１行目の画素１１に対応するＡ＋Ｂ信号のＡＤ変換と、３行目の画素１１に対応するＡ＋Ｂ信号の読み出しとの並行動作
特に、本実施例の撮像装置は、（４）の動作を行っている。この並行動作により、ＡＤＣ３６０（Ａ）が１度のＡＤ変換を終えてから、次のＡＤ変換を行うまでの待機期間を短縮することができる。特に、Ａ＋Ｂ信号は、複数のフォトダイオードの各々の電荷を加算した加算電荷に対応する信号であるため、振幅がＡ信号に比べて大きくなる傾向にある。したがって、Ａ信号が信号線２０１に出力される場合に比べて、Ａ＋Ｂ信号が信号線２０１に出力される場合の方が、信号が静定するのに要する時間が長くなる傾向にある。よって、信号の静定に時間を要する、第１行のＡ＋Ｂ信号の信号線２０１への読み出しを、第２行のＡ信号のＡＤ変換を行っている期間に重ねる。これにより、信号の静定に時間を要する、第１行のＡ＋Ｂ信号の信号線２０１への読み出しの期間が、撮像装置の動作速度を律速するのを生じにくくすることができる。
これにより、全ての画素１１が出力する信号のＡＤ変換に要する期間を短縮することができる。よって、撮像装置の高フレームレート化、多画素化を進展させることができる。
（本実施例のさらなる効果：画素のカラーフィルタに対応したＡＤＣ）
本実施例の撮像装置では、前述したように、１つのＡＤＣ３６０（Ａ）に接続される画素１１は全て、Ｒのカラーフィルタを備える画素１１である。一方、ＡＤＣ３６０（Ｂ）に接続される画素１１は全て、Ｇのカラーフィルタを備える画素１１である。このように、各々が第１色（Ｒ）のカラーフィルタを備える複数の第１画素１１は、第２ＡＤ変換部であるＡＤＣ３６０（Ｂ）に接続されずに第１ＡＤ変換部であるＡＤＣ３６０（Ａ）に接続される。また、各々が第２色（Ｇ）のカラーフィルタを備える複数の第１画素１１は、第１ＡＤ変換部であるＡＤＣ３６０（Ａ）に接続されずに第２ＡＤ変換部であるＡＤＣ３６０（Ｂ）に接続される。
この構成を備えることにより、１つのＡＤＣがＡＤ変換する信号に対応する光の色を１色のみとすることができる。複数のＡＤＣを備える撮像装置においては、ＡＤＣごとのＡＤ変換特性のばらつきに対応するため、ＡＤ変換の補正処理、あるいはＡＤ変換後の補正処理が必要になることがある。ＡＤ変換の補正処理は、例えばＡＤＣが使用する基準信号の補正がある。また、ＡＤ変換後の補正処理は、例えばデジタル信号の補正がある。１つのＡＤＣがＡＤ変換する信号に対応する光の色を複数とすると、複数の色のそれぞれに応じた補正パラメータを用意する必要が生じうる。このため、ＡＤ変換の補正、ＡＤ変換後の補正が煩雑になるという課題が有る。
一方、本実施例の撮像装置は、１つのＡＤＣがＡＤ変換する信号に対応する光の色を１色のみとしている。これにより、本実施例の撮像装置はＡＤ変換の補正、ＡＤ変換後の補正を簡略にすることができるという効果を有する。
このように、本実施例の撮像装置は、複数の第１画素に第１色のカラーフィルタが配され、複数の第２画素に第２色のカラーフィルタが配される場合における、画素とＡＤ変換部との好適な接続関係を備える撮像装置を提供することができる。
（他の形態；１つのＡＤＣがＡＤ変換する画素の色をフレーム単位で変更）
本実施例では、第１色のカラーフィルタが配された画素１１が接続され、第２色のカラーフィルタが配された画素１１が接続されていない信号線２０１が、ＡＤＣ３６０に接続される例を説明した。この例では、当該ＡＤＣ３６０と第２色のカラーフィルタが配された画素１１とが接続される接続部が設けられない形態となる。
（実施例２）
本実施例の撮像装置について、実施例１と異なる点を中心に説明する。
図９は、本実施例の撮像装置のブロック図である。本実施例の撮像装置は、１列の画素１１に対して複数の信号線２０１（Ａ）〜（Ｄ）が設けられている。そして、１列の画素１１に対応して配される複数の信号線２０１（Ａ）〜（Ｄ）が１つのＭＰＸ回路３５０（Ａ）に接続される。このＭＰＸ回路３５０（Ａ）の出力が、ＡＤＣ３６０（Ａ）に入力される。
本実施例におけるシールド配線２５０、信号線２０１のレイアウトは、図５（ａ）、（ｂ）、（ｃ）と同じである。
図１０は、本実施例の撮像装置の画素１１から信号処理回路２１に至る接続レイアウトを示した図である。図４の接続レイアウトに対し、本実施例の撮像装置は、第２チップ５において、１列の画素１１に対応する接続部３０３が、共通のＭＰＸ回路３５０に接続されている点が異なる。その他の点については、図４の接続レイアウトと同じである。
（撮像装置の動作；撮像モード）
図１１は、図９に示した撮像装置の動作を示した図である。図７の動作と異なる点を中心に説明する。図１１の動作は、撮像装置が撮像用の信号を出力する動作である。図１１では、各行の画素１１の信号の処理を、ステートで表している。ステートのそれぞれにおける動作は図７と同じである。
図９に示したＭＰＸ回路３５０（Ａ）は、１列の画素１１に対応して配される複数の信号線２０１（Ａ）〜（Ｄ）の信号を順次、ＡＤＣ３６０（Ａ）に出力する。図１１では、ＭＰＸ回路３５０（Ａ）が出力する信号を、Ｒｏｗ＿ｎとして示している。ｎは、ＭＰＸ回路３５０（Ａ）がＡＤＣ３６０（Ａ）に出力する信号が対応する画素行を示している。つまり、Ｒｏｗ＿１がＨｉｇｈレベルであれば、ＭＰＸ回路３５０（Ａ）はＡＤＣ３６０（Ａ）に１行目の画素１１が信号線２０１（Ａ）に出力した信号を出力していることを示す。
（動作：各行の画素１１からのＮ信号の読出し）
時刻ｔ１に、１行目と２行目のそれぞれの画素１１のＮ信号の読み出しが開始される。これにより、信号線２０１（Ａ）には１行目の画素１１のＮ信号が読み出される。また、信号線２０１（Ｂ）には２行目の画素１１のＮ信号が読み出される。
時刻ｔ３に、３行目と４行目のそれぞれの画素１１のＮ信号の読み出しが開始される。これにより、信号線２０１（Ｃ）には３行目の画素１１のＮ信号が読み出される。また、信号線２０１（Ｄ）には４行目の画素１１のＮ信号が読み出される。
（動作：各行の画素１１のＮ信号のＡＤ変換）
時刻ｔ５に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ａ）の信号、すなわち１行目の画素１１のＮ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、１行目の画素１１のＮ信号をデジタル信号に変換する。
時刻ｔ７に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ｂ）の信号、すなわち２行目の画素１１のＮ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、２行目の画素１１のＮ信号をデジタル信号に変換する。
時刻ｔ１０に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ｃ）の信号、すなわち３行目の画素１１のＮ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、３行目の画素１１のＮ信号をデジタル信号に変換する。
時刻ｔ１１に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ｄ）の信号、すなわち４行目の画素１１のＮ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、４行目の画素１１のＮ信号をデジタル信号に変換する。
（動作：各行の画素１１のＡ＋Ｂ信号の読出し）
時刻ｔ１０に、垂直走査回路は、１行目と２行目のそれぞれの画素１１に出力する信号ＰＴＸＡ、ＰＴＸＢをＨｉｇｈレベルとする。これにより、フォトダイオード６０１ａ、６０１ｂが蓄積した電荷が、転送トランジスタ６０３ａ、６０３ｂを介してＦＤ部６０５に転送される。これにより、信号線２０１（Ａ）には、１行目の画素１１のＡ＋Ｂ信号が出力される。
また、信号線２０１（Ｂ）には、２行目の画素１１のＡ＋Ｂ信号が出力される。
時刻ｔ１３に、垂直走査回路は、３行目と４行目のそれぞれの画素１１に出力する信号ＰＴＸＡ、ＰＴＸＢをＨｉｇｈレベルとする。これにより、フォトダイオード６０１ａ、６０１ｂが蓄積した電荷が、転送トランジスタ６０３ａ、６０３ｂを介してＦＤ部６０５に転送される。これにより、信号線２０１（Ｃ）には、３行目の画素１１のＡ＋Ｂ信号が出力される。また、信号線２０１（Ｄ）には、４行目の画素１１のＡ＋Ｂ信号が出力される。
（動作：各行の画素１１のＡ＋Ｂ信号のＡＤ変換）
時刻ｔ１３に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ａ）の信号、すなわち１行目の画素１１のＡ＋Ｂ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、１行目の画素１１のＡ＋Ｂ信号をデジタル信号に変換する。
時刻ｔ１５に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ｂ）の信号、すなわち２行目の画素１１のＡ＋Ｂ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、２行目の画素１１のＡ＋Ｂ信号をデジタル信号に変換する。
時刻ｔ２０に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ｃ）の信号、すなわち３行目の画素１１のＡ＋Ｂ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、３行目の画素１１のＡ＋Ｂ信号をデジタル信号に変換する。
時刻ｔ２１に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ｄ）の信号、すなわち４行目の画素１１のＡ＋Ｂ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、４行目の画素１１のＡ＋Ｂ信号をデジタル信号に変換する。
以降、同様の動作が繰り返される。
このようにして、本実施例の撮像装置は、各画素のＮ信号に基づくデジタル信号と、各画素のＡ＋Ｂ信号に基づくデジタル信号とを得ることができる。
また、時刻ｔ１５に、５行目と６行目のそれぞれの画素１１のＮ信号の読み出しが開始される。これにより、信号線２０１（Ａ）には５行目の画素１１のＮ信号が読み出される。また、信号線２０１（Ｂ）には６行目の画素１１のＮ信号が読み出される。
シールド配線２５０（Ｂ）が設けられていない場合には、時刻ｔ１０の３行目の画素１１のＮ信号のＡＤ変換において、２行目の画素１１のＡ＋Ｂ信号が信号線２０１（Ｂ）に読み出されることによる電位変動が信号線２０１（Ｃ）に生じる。また、時刻ｔ１５の２行目の画素１１のＡ＋Ｂ信号のＡＤ変換において、３行目の画素１１のＡ＋Ｂ信号が信号線２０１（Ｃ）に読み出されることによる電位変動が信号線２０１（Ｂ）に生じる。また、時刻ｔ２０の３行目の画素１１のＡ＋Ｂ信号のＡＤ変換において、６行目の画素１１のＮ信号が信号線２０１（Ｂ）に読み出されることによる電位変動が信号線２０１（Ｃ）に生じる。
シールド配線２５０（Ａ）が設けられていない場合には、時刻ｔ１１の４行目の画素１１のＮ信号のＡＤ変換において、１行目の画素１１のＡ＋Ｂ信号が信号線２０１（Ａ）に読み出されることによる電位変動が信号線２０１（Ｄ）に生じる。また、時刻ｔ１３の１行目の画素１１のＡ＋Ｂ信号のＡＤ変換において、４行目の画素１１のＡ＋Ｂ信号が信号線２０１（Ｄ）に読み出されることによる電位変動が信号線２０１（Ａ）に生じる。また、時刻ｔ２１の４行目の画素１１のＡ＋Ｂ信号のＡＤ変換において、５行目の画素１１のＮ信号が信号線２０１（Ａ）に読み出されることによる電位変動が信号線２０１（Ｄ）に生じる。
これらの電位変動により、ＡＤ変換精度の低下が生じる。
一方、本実施例の撮像装置は、実施例１の撮像装置と同じく、シールド配線２５０（Ａ）、２５０（Ｂ）を、図５（ａ）、（ｂ）、（ｃ）で示したレイアウトで配置する。また、本実施例の撮像装置の撮像動作においても、信号線２０１（Ａ）、２０１（Ｂ）を同相で動作させる。また、信号線２０１（Ｃ）、２０１（Ｄ）を同相で動作させる。
これにより、本実施例の撮像装置においても、実施例１と同じく、シールド配線の配線面積の増加を抑制しながら、複数の配線間の寄生容量を好適に抑制することができる。
（本実施例のさらなる効果：図１１の動作における、撮像装置が行う並行動作による高速化）
図１１に示した動作では、以下のように、複数の動作を並行して行っている。
（１）１行目の画素１１に対応するＮ信号の読出しと２行目の画素１１に対応するＮ信号の読出しとの並行動作
（２）１行目の画素１１に対応するＮ信号のＡＤ変換と、２行目の画素１１に対応するＮ信号の読み出しとの並行動作
（３）４行目の画素１１に対応するＮ信号のＡＤ変換と、１行目の画素１１に対応するＡ＋Ｂ信号の読み出しとの並行動作
（４）１行目の画素１１に対応するＡ＋Ｂ信号の読出しと、２行目の画素１１に対応するＡ＋Ｂ信号の読出しとの並行動作
（５）１行目の画素１１に対応するＡ＋Ｂ信号のＡＤ変換と、２行目の画素１１に対応するＡ＋Ｂ信号の読出しとの並行動作
この並行動作により、ＡＤＣ３６０（Ａ）が１度のＡＤ変換を終えてから、次のＡＤ変換を行うまでの待機期間を短縮することができる。これにより、全ての画素１１が出力する信号のＡＤ変換に要する期間を短縮することができる。よって、撮像装置の高フレームレート化を進展させることができる。
（撮像装置の動作；焦点検出＋撮像モード）
図１２は、図９に示した撮像装置の動作を示した図である。図１２の動作は、撮像装置が焦点検出用の信号と、撮像用の信号を出力する動作である。
以下、図１１に示した動作と異なる点を中心に説明する。
（動作：各行の画素１１からのＮ信号の読出し）
図１１に示した動作と同じである。
（動作：各行の画素１１のＮ信号のＡＤ変換）
図１１に示した動作と同じである。
（動作：各行の画素１１に対応するＡ信号の読み出し）
時刻ｔ１０に、垂直走査回路は、１行目および２行目の画素１１のＡ信号の読み出しを開始する。つまり、垂直走査回路は、１行目および２行目の画素１１に出力する信号ＰＴＸＡをＨｉｇｈレベルとする。これにより、フォトダイオード６０１ａが蓄積した電荷が、転送トランジスタ６０３ａを介してＦＤ部６０５に転送される。これにより、ＦＤ部６０５は、フォトダイオード６０１ａの電荷に対応する電位となる。各列の信号線２０１（Ａ）には、１行目の画素１１のＡ信号が出力される。また、各列の信号線２０１（Ｂ）には、２行目の画素１１のＡ信号が出力される。このＡ信号は、複数のフォトダイオードのうちの一部のみのフォトダイオードの信号に基づく第１信号である。この第１信号は、焦点検出用の信号として用いることができる。
時刻ｔ１３に、垂直走査回路は、３行目および４行目の画素１１のＡ信号の読み出しを開始する。つまり、垂直走査回路は、３行目および４行目の画素１１に出力する信号ＰＴＸＡをＨｉｇｈレベルとする。これにより、各列の信号線２０１（Ｃ）には、３行目の画素１１のＡ信号が出力される。また、各列の信号線２０１（Ｄ）には、４行目の画素１１のＡ信号が出力される。
（動作：各行の画素１１に対応するＡ信号のＡＤ変換）
時刻ｔ１３に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ａ）の信号、すなわち１行目の画素１１のＡ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、１行目の画素１１のＡ信号をデジタル信号に変換する。
時刻ｔ１５に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ｂ）の信号、すなわち２行目の画素１１のＡ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、２行目の画素１１のＡ信号をデジタル信号に変換する。
時刻ｔ２０に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ｃ）の信号、すなわち３行目の画素１１のＡ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、３行目の画素１１のＡ信号をデジタル信号に変換する。
時刻ｔ２１に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ｄ）の信号、すなわち４行目の画素１１のＡ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、４行目の画素１１のＡ信号をデジタル信号に変換する。
（動作：各行の画素１１のＡ＋Ｂ信号の読出し）
時刻ｔ２０に、垂直走査回路は、１行目と２行目の画素１１のＡ＋Ｂ信号の読出しを開始する。つまり、垂直走査回路は、１行目および２行目の画素１１に出力する信号ＰＴＸＡ、ＰＴＸＢをＨｉｇｈレベルとする。これにより、フォトダイオード６０１ａ、６０１ｂが蓄積した電荷が、転送トランジスタ６０３ａ、６０３ｂを介してＦＤ部６０５に転送される。これにより、信号線２０１（Ａ）には、１行目の画素１１のＡ＋Ｂ信号が出力される。また、信号線２０１（Ｂ）には、２行目の画素１１のＡ＋Ｂ信号が出力される。
時刻ｔ２２に、垂直走査回路は、３行目と４行目のＡ＋Ｂ信号の読出しを開始する。つまり、垂直走査回路は、３行目と４行目の画素１１に出力する信号ＰＴＸＡ、ＰＴＸＢをＨｉｇｈレベルとする。これにより、フォトダイオード６０１ａ、６０１ｂが蓄積した電荷が、転送トランジスタ６０３ａ、６０３ｂを介してＦＤ部６０５に転送される。これにより、信号線２０１（Ｃ）には、３行目の画素１１のＡ＋Ｂ信号が出力される。また、信号線２０１（Ｄ）には、４行目の画素１１のＡ＋Ｂ信号が出力される。
（動作：各行の画素１１のＡ＋Ｂ信号のＡＤ変換）
時刻ｔ２２に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ａ）の信号、すなわち１行目の画素１１のＡ＋Ｂ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、１行目の画素１１のＡ＋Ｂ信号をデジタル信号に変換する。
時刻ｔ２３に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ｂ）の信号、すなわち２行目の画素１１のＡ＋Ｂ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、２行目の画素１１のＡ＋Ｂ信号をデジタル信号に変換する。
時刻ｔ２４に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ｃ）の信号、すなわち３行目の画素１１のＡ＋Ｂ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、３行目の画素１１のＡ＋Ｂ信号をデジタル信号に変換する。
時刻ｔ２５に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ｄ）の信号、すなわち４行目の画素１１のＡ＋Ｂ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、４行目の画素１１のＡ＋Ｂ信号をデジタル信号に変換する。
このようにして、本実施例の撮像装置は、各画素のＮ信号に基づくデジタル信号と、各画素のＡ信号に基づくデジタル信号と、各画素のＡ＋Ｂ信号に基づくデジタル信号とを得ることができる。
また、時刻ｔ２３に、垂直走査回路は、５行目と６行目のＮ信号の読み出しを開始する。
シールド配線２５０（Ｂ）が設けられていない場合には、時刻ｔ１０の３行目の画素１１のＮ信号のＡＤ変換において、２行目の画素１１のＡ信号が信号線２０１（Ｂ）に読み出されることによる電位変動が信号線２０１（Ｃ）に生じる。また、時刻ｔ１５の２行目の画素１１のＡ信号のＡＤ変換において、３行目の画素１１のＡ信号が信号線２０１（Ｃ）に読み出されることによる電位変動が信号線２０１（Ｂ）に生じる。また、時刻ｔ２０の３行目の画素１１のＡ信号のＡＤ変換において、６行目の画素１１のＡ＋Ｂ信号が信号線２０１（Ｂ）に読み出されることによる電位変動が信号線２０１（Ｃ）に生じる。また、時刻ｔ２０の３行目の画素１１のＡ信号のＡＤ変換において、２行目の画素１１のＡ＋Ｂ信号が信号線２０１（Ｂ）に読み出されることによる電位変動が信号線２０１（Ｃ）に生じる。また、時刻ｔ２３の２行目の画素１１のＡ＋Ｂ信号のＡＤ変換において、３行目の画素１１のＡ＋Ｂ信号が信号線２０１（Ｃ）に読み出されることによる電位変動が信号線２０１（Ｂ）に生じる。また、時刻ｔ２４の３行目の画素１１のＡ＋Ｂ信号のＡＤ変換において、６行目の画素１１のＮ信号が信号線２０１（Ｂ）に読み出されることによる電位変動が信号線２０１（Ｃ）に生じる。
シールド配線２５０（Ａ）が設けられていない場合には、時刻ｔ１１の４行目の画素１１のＮ信号のＡＤ変換において、１行目の画素１１のＡ信号が信号線２０１（Ａ）に読み出されることによる電位変動が信号線２０１（Ｄ）に生じる。また、時刻ｔ１３の１行目の画素１１のＡ信号のＡＤ変換において、４行目の画素１１のＡ信号が信号線２０１（Ｄ）に読み出されることによる電位変動が信号線２０１（Ａ）に生じる。また、時刻ｔ２１の４行目の画素１１のＡ信号のＡＤ変換において、１行目の画素１１のＡ＋Ｂ信号が信号線２０１（Ａ）に読み出されることによる電位変動が信号線２０１（Ｄ）に生じる。また、時刻ｔ２２の１行目の画素１１のＡ＋Ｂ信号のＡＤ変換において、４行目の画素１１のＡ＋Ｂ信号が信号線２０１（Ｄ）に読み出されることによる電位変動が信号線２０１（Ａ）に生じる。また、時刻ｔ２５の４行目の画素１１のＡ＋Ｂ信号のＡＤ変換において、５行目の画素１１のＮ信号が信号線２０１（Ａ）に読み出されることによる電位変動が信号線２０１（Ｄ）に生じる。
これらの電位変動により、ＡＤ変換精度の低下が生じる。
一方、本実施例の撮像装置は、実施例１の撮像装置と同じく、シールド配線２５０（Ａ）、２５０（Ｂ）を、図５（ａ）、（ｂ）、（ｃ）で示したレイアウトで配置する。また、本実施例の撮像装置の撮像動作においても、信号線２０１（Ａ）、２０１（Ｂ）を同相で動作させる。また、信号線２０１（Ｃ）、２０１（Ｄ）を同相で動作させる。
これにより、本実施例の撮像装置においても、実施例１と同じく、シールド配線の配線面積の増加を抑制しながら、複数の配線間の寄生容量を好適に抑制することができる。
（本実施例のさらなる効果：図１２の動作における、撮像装置が行う並行動作による高速化）
図１２に示した動作では、以下のように、複数の動作を並行して行っている。
（１）１行目の画素１１に対応するＮ信号の読出しと２行目の画素１１に対応するＮ信号の読出しとの並行動作
（２）１行目の画素１１に対応するＮ信号のＡＤ変換と、２行目の画素１１に対応するＮ信号の読み出しとの並行動作
（３）４行目の画素１１に対応するＮ信号のＡＤ変換と、１行目の画素１１に対応するＡ信号の読み出しとの並行動作
（４）１行目の画素１１に対応するＡ信号の読出しと、２行目の画素１１に対応するＡ信号の読出しとの並行動作
（５）１行目の画素１１に対応するＡ信号のＡＤ変換と、２行目の画素１１に対応するＡ信号の読出しとの並行動作
（６）４行目の画素１１に対応するＡ信号のＡＤ変換と、１行目の画素１１に対応するＡ＋Ｂ信号の読み出しとの並行動作
（７）１行目の画素１１に対応するＡ＋Ｂ信号の読出しと、２行目の画素１１に対応するＡ＋Ｂ信号の読出しとの並行動作
（８）１行目の画素１１に対応するＡ＋Ｂ信号のＡＤ変換と、２行目の画素１１に対応するＡ信号の読出しとの並行動作
この並行動作により、ＡＤＣ３６０（Ａ）が１度のＡＤ変換を終えてから、次のＡＤ変換を行うまでの待機期間を短縮することができる。これにより、全ての画素１１が出力する信号のＡＤ変換に要する期間を短縮することができる。よって、撮像装置の高フレームレート化を進展させることができる。
本実施例は、この例に限定されるものでは無い。例えば、１フレーム期間において、第１色のカラーフィルタが配された画素１１と接続され、第２色のカラーフィルタが配された画素１１とは接続されないようにするようにもできる。１列目の画素１１に注目して説明すると、ＭＰＸ回路３５０（Ａ）は、第１色であるＲのカラーフィルタを有する画素１１が接続された信号線２０１（Ａ）、２０１（Ｃ）をＡＤＣ３６０（Ａ）に接続する。一方、当該１フレーム期間において、ＭＰＸ回路３５０（Ａ）は、第２色であるＧのカラーフィルタを有する画素１１が接続された信号線２０１（Ｂ）、２０１（Ｄ）をＡＤＣ３６０（Ａ）に接続しない。この構成においても、実施例１において説明した、ＡＤ変換の補正、ＡＤ変換後の補正を簡略にすることができるという効果を得ることができる。
（実施例３）
本実施例の撮像装置について、実施例２と異なる点を中心に説明する。
実施例２の撮像装置では、信号線２０１に出力された信号をサンプルホールドする回路が設けられていない。したがって、図１１、図１２の動作では、信号の読み出し期間の長さが画素行によって異なっていた。具体的には、図１１で言えば、Ｎ信号の読み出し期間の長さが、１行目の画素１１では時刻ｔ１から時刻ｔ５までであるのに対し、２行目の画素１１では、時刻ｔ１から時刻ｔ７までとなっていた。同じように、Ａ＋Ｂ信号についても読み出し期間の長さが画素行によって異なっていた。この読み出し期間の長さの違いにより、仮に１行目と２行目の画素１１のＦＤ部６０５の電位が等しいものであったとしても、ＡＤ変換回路３６０に入力される信号レベルが異なる場合が有る。例えば、１行目の画素１１の信号の読み出し期間が、信号線２０１の信号が静定するまでの期間よりも短い場合、信号線２０１の信号が静定する前にＡＤ変換が行われることとなる。一方、２行目の画素１１の読み出し期間は１行目の画素１１の信号の読み出し期間よりも長い。このため、信号線２０１の信号が、１行目の画素１１の信号線２０１の信号に比べて、静定レベルにより近づいた状態でＡＤ変換が行われることとなる。これにより、１行目と２行目の画素１１のＦＤ部６０５の電位が仮に等しかったとしても、１行目と２行目の画素１１の信号をＡＤ変換して得られる信号の値が異なることとなる。
本実施例の撮像装置のブロック図を図１３に示す。図１３の構成では、信号線２０１とＭＰＸ回路３５０との間に、サンプルホールド部（図面ではＳ／Ｈと記載している。以下、Ｓ／Ｈ部とする）３５０を備える。Ｓ／Ｈ部３５０は、信号線２０１に読み出された信号をホールドする。そして、このホールドした信号を、ＭＰＸ回路３５０に出力する。１つのＳ／Ｈ部３５０は４つのＳ／Ｈ回路を備える。この４つのＳ／Ｈ回路の各々は、信号線２０１（Ａ）〜（Ｄ）の１つに対応して設けられている。
図１４は、本実施例の撮像装置の撮像動作を示した図である。図１１の動作と異なる点を中心に説明する。
＜各行のＮ信号の読み出し、ホールド、ＡＤ変換＞
時刻ｔ３に、信号線２０１（Ａ）には１行目の画素１１のＮ信号が読み出され、信号線２０１（Ｂ）には２行目の画素１１のＮ信号が読み出されている。そして、時刻ｔ３に、３行目の画素１１のＮ信号の信号線２０１（Ｃ）への読み出しと、４行目の画素１１のＮ信号の信号線２０１（Ｄ）への読み出しが開始される。これにより、信号線２０１（Ｃ）、２０１（Ｄ）の電位が変動する。
時刻ｔ４に、信号線２０１（Ａ）に接続されたＳ／Ｈ回路と、信号線２０１（Ｂ）に接続されたＳ／Ｈ回路のそれぞれは、Ｎ信号のホールドを行う。つまり、１行目の画素１１のＮ信号と、２行目の画素１１のＮ信号が、対応するそれぞれのＳ／Ｈ回路にホールドされる。
時刻ｔ５にＭＰＸ回路３５０（Ａ）は、信号線２０１（Ａ）の信号をホールドしたＳ／Ｈ回路をＡＤＣ３６０（Ａ）に接続する。これにより、１行目の画素１１のＮ信号がＡＤ変換される。
時刻ｔ７にＭＰＸ回路３５０（Ａ）は、信号線２０１（Ｂ）の信号をホールドしたＳ／Ｈ回路をＡＤＣ３６０（Ａ）に接続する。これにより、２行目の画素１１のＮ信号がＡＤ変換される。
時刻ｔ８に、信号線２０１（Ｃ）に接続されたＳ／Ｈ回路と、信号線２０１（Ｄ）に接続されたＳ／Ｈ回路のそれぞれは、Ｎ信号のホールドを行う。つまり、３行目の画素１１のＮ信号と、４行目の画素１１のＮ信号が、対応するそれぞれのＳ／Ｈ回路にホールドされる。
時刻ｔ１０にＭＰＸ回路３５０（Ａ）は、信号線２０１（Ｃ）の信号をホールドしたＳ／Ｈ回路をＡＤＣ３６０（Ａ）に接続する。これにより、３行目の画素１１のＮ信号がＡＤ変換される。
時刻ｔ１１にＭＰＸ回路３５０（Ａ）は、信号線２０１（Ｄ）の信号をホールドしたＳ／Ｈ回路をＡＤＣ３６０（Ａ）に接続する。これにより、２行目の画素１１のＮ信号がＡＤ変換される。
＜各行のＡ信号の読み出し、ホールド、ＡＤ変換＞
時刻ｔ１０に、垂直走査回路は、１行目と２行目の画素１１のＡ信号の読み出しを開始する。信号線２０１（Ａ）には１行目の画素１１のＡ信号が読み出され、信号線２０１（Ｂ）には２行目の画素１１のＡ信号が読み出される。
そして、時刻ｔ１３に、３行目の画素１１のＡ信号の信号線２０１（Ｃ）への読み出しと、４行目の画素１１のＡ信号の信号線２０１（Ｄ）への読み出しが開始される。これにより、信号線２０１（Ｃ）、２０１（Ｄ）の電位が変動する。
以降、Ｎ信号の場合と同じく、Ｓ／Ｈ回路によるＡ信号のホールドと、ＡＤＣ３６０（Ａ）によるＡＤ変換が行われる。
＜各行のＡ＋Ｂ信号の読み出し、ホールド、ＡＤ変換＞
時刻ｔ２２に、垂直走査回路は、１行目と２行目の画素１１のＡ＋Ｂ信号の読み出しを開始する。信号線２０１（Ａ）には１行目の画素１１のＡ＋Ｂ信号が読み出され、信号線２０１（Ｂ）には２行目の画素１１のＡ＋Ｂ信号が読み出される。
そして、時刻ｔ２４に、３行目の画素１１のＡ＋Ｂ信号の信号線２０１（Ｃ）への読み出しと、４行目の画素１１のＡ＋Ｂ信号の信号線２０１（Ｄ）への読み出しが開始される。これにより、信号線２０１（Ｃ）、２０１（Ｄ）の電位が変動する。
以降、Ｎ信号、Ａ信号の場合と同じく、Ｓ／Ｈ回路によるＡ＋Ｂ信号のホールドと、ＡＤＣ３６０（Ａ）によるＡＤ変換が行われる。
また、時刻ｔ２７に、垂直走査回路は、５行目と６行目の画素１１のＮ信号の読み出しを開始する。信号線２０１（Ａ）には５行目の画素１１のＮ信号が読み出され、信号線２０１（Ｂ）には６行目の画素１１のＮ信号が読み出される。これにより、信号線２０１（Ａ）、２０１（Ｂ）の電位が変動する。
時刻ｔ３の４行目の画素１１のＮ信号の読み出し開始によって信号線２０１（Ｄ）の電位が変動する。この電位変動は、シールド配線２５０（Ａ）が設けられていない場合、信号線２０１（Ｄ）と信号線２０１（Ａ）との間のカップリング容量によって、１行目の画素１１のＮ信号の読み出しを行っている信号線２０１（Ａ）の電位を変動させる。同じように、時刻ｔ１３においても、４行目の画素１１のＡ信号の読み出し開始によって、信号線２０１（Ａ）の電位が変動する。また、時刻ｔ２４においても、４行目の画素１１のＡ＋Ｂ信号の読み出し開始によって、信号線２０１（Ａ）の電位が変動する。また、時刻ｔ２７においても、５行目の画素１１のＮ信号の読み出し開始によって、信号線２０１（Ｄ）の電位が変動する。
時刻ｔ３の３行目の画素１１のＮ信号の読み出し開始によって信号線２０１（Ｃ）の電位が変動する。この電位変動は、シールド配線２５０（Ｂ）が設けられていない場合、信号線２０１（Ｃ）と信号線２０１（Ｂ）との間のカップリング容量によって、２行目の画素１１のＮ信号の読み出しを行っている信号線２０１（Ｂ）の電位を変動させる。同じように、時刻ｔ１３においても、３行目の画素１１のＡ信号の読み出し開始によって、信号線２０１（Ｂ）の電位が変動する。また、時刻ｔ２４においても、３行目の画素１１のＡ＋Ｂ信号の読み出し開始によって、信号線２０１（Ｂ）の電位が変動する。また、時刻ｔ２７においても、６行目の画素１１のＮ信号の読み出し開始によって、信号線２０１（Ｃ）の電位が変動する。
これらの電位変動により、ＡＤ変換精度の低下が生じる。
一方、本実施例の撮像装置は、実施例１の撮像装置と同じく、シールド配線２５０（Ａ）、２５０（Ｂ）を、図５（ａ）、（ｂ）、（ｃ）で示したレイアウトで配置する。また、本実施例の撮像装置の撮像動作においても、信号線２０１（Ａ）、２０１（Ｂ）を同相で動作させる。また、信号線２０１（Ｃ）、２０１（Ｄ）を同相で動作させる。
これにより、本実施例の撮像装置においても、実施例１と同じく、シールド配線の配線面積の増加を抑制しながら、複数の配線間の寄生容量を好適に抑制することができる。
また、本実施例の撮像装置は、複数のＳ／Ｈ回路のそれぞれが、複数の信号線２０１の１つに対応して設けられている。これにより、信号の読み出し期間の長さを各画素行で揃えることができる。これにより、信号の読み出し期間の長さが異なることによって生じていた信号のばらつきを抑制することができる。
（実施例４）
本実施例について、実施例１と異なる点を中心に説明する。本実施例の撮像装置は、実施例１のＡＤＣ３６０（Ａ）、ＡＤＣ３６０（Ｂ）として、逐次比較型のＡＤ変換器を用いた例である。その他の構成は、実施例１の撮像装置の構成と同じとすることができる。
なお、本実施例では主に実施例１のＡＤＣへの適用を主として説明するが、実施例２の撮像装置で示したＡＤＣにも適用可能である。
（逐次比較型ＡＤＣの等価回路）
図１５は、本実施例のＡＤＣ３６０の等価回路図である。
ＡＤＣ３６０は入力端子ＩＮ及び出力端子ＯＵＴを有し、入力端子ＩＮから入力されたアナログ信号Ｓｉｎ（ＭＰＸ回路３５０の出力）をデジタル信号Ｓｏｕｔに変換して出力端子ＯＵＴから出力する。このアナログ信号Ｓｉｎは、実施例１で説明した、Ｎ信号とＳ信号の一方あるいは両方とすることができる。ＡＤＣ３６０はＭＰＸ回路出力を５ビットの分解能でデジタル信号Ｓｏｕｔに変換する。
ＡＤＣ３６０はアナログ信号Ｓｉｎとの比較に用いられる比較信号を生成する生成回路８１０を更に有する。生成回路８１０はバイナリウェイトの容量値を有する複数の容量素子ｃｐ０〜ｃｐ４と、容量素子ｃｐ０〜ｃｐ４に接続された複数のスイッチｓｗ０〜ｓｗ４とを有する。複数のスイッチｓｗ０〜ｓｗ４によって、容量素子ｃｐ０〜ｃｐ４のうちの１つ以上を選択するスイッチ回路が構成される。バイナリウェイトとは、公比２の等比数列をなす重み（容量値）の集合のことである。図１５の例では、容量素子ｃｐ０〜ｃｐ４は順に、１Ｃ、２Ｃ、４Ｃ、８Ｃ、１６Ｃの容量値を有する。容量素子ｃｐ０〜ｃｐ４の一方の電極は生成回路８１０の供給端子ＳＰＬに接続され、他方の電極はそれぞれスイッチｓｗ０〜ｓｗ４に接続される。スイッチｓｗ０〜ｓｗ４はそれぞれ、一端が容量素子ｃｐ０〜ｃｐ４に接続され、他端が端子Ａと端子Ｂとの間をトグルする。端子Ａには接地電位ＧＮＤが供給され、端子Ｂには基準電圧ＶＲＦが供給される。基準電圧ＶＲＦはＡＤＣ３６０の外部から供給される定電圧であり、接地電位ＧＮＤよりも大きな値である。スイッチｓｗ０が端子Ａにトグルすると、容量素子ｃｐ０に接地電位ＧＮＤが供給され、スイッチｓｗ０が端子Ｂにトグルすると、容量素子ｃｐ０に基準電圧ＶＲＦが供給される。他のスイッチｓｗ１〜ｓｗ４についても同様である。スイッチｓｗ０〜ｓｗ４が切り替わることによって、供給端子ＳＰＬと基準電圧ＶＲＦとの間に接続される容量素子の合成容量値が変化し、その結果として供給端子ＳＰＬから出力される比較信号Ｖｃｍｐの値が変化する。
ＡＤＣ３６０は比較器８１５を更に有する。比較器８１５はアナログ信号Ｓｉｎの値と比較信号Ｖｃｍｐの値とを比較して、比較結果に応じた信号を出力する。比較器８１５の非反転端子には容量素子ｃｐ６を介してアナログ信号Ｓｉｎが供給され、比較器８１５の反転端子には生成回路８１０の供給端子ＳＰＬから比較信号Ｖｃｍｐが供給される。それにより、アナログ信号Ｓｉｎの値が比較信号Ｖｃｍｐの値以上の場合にＨｉｇｈが出力され、アナログ信号Ｓｉｎの値が比較信号Ｖｃｍｐの値未満の場合にＬｏｗが出力される。この例ではアナログ信号Ｓｉｎの値と比較信号Ｖｃｍｐの値が等しい場合にＨｉｇｈを出力しているが、Ｌｏｗを出力してもよい。容量素子ｃｐ６はアナログ信号Ｓｉｎの値を比較信号Ｖｃｍｐとの比較が可能な範囲に調整する。本実施形態では、説明を簡単にするために、アナログ信号Ｓｉｎの値は接地電位ＧＮＤ以上、基準電圧ＶＲＦ以下であり、アナログ信号Ｓｉｎと同じ大きさの信号が比較器８１５の非反転端子に供給される場合を扱う。
図１５の例ではアナログ信号Ｓｉｎを比較器８１５の非反転端子に供給し、比較信号Ｖｃｍｐを比較器８１５の反転端子に供給するが、アナログ信号Ｓｉｎの値と比較信号Ｖｃｍｐの値との大小関係を判定できれば他の構成も取りうる。例えば、アナログ信号Ｓｉｎと比較信号Ｖｃｍｐとの差分を比較器８１５の非反転端子に供給し、接地電位ＧＮＤを比較器８１５の反転端子に供給してもよい。
ＡＤＣ３６０はスイッチｓｗ５、ｓｗ６を更に有する。これらのスイッチｓｗ５、ｓｗ６が導通状態になると、比較器８１５の非反転端子、反転端子に接地電位ＧＮＤが供給され、比較器８１５がリセットされる。
ＡＤＣ３６０は、制御回路８２０を更に備える。制御回路８２０には比較器８１５から比較結果が供給され、制御回路８２０はこの比較結果に基づいてデジタル信号Ｓｏｕｔを生成し、出力端子ＯＵＴから出力する。制御回路８２０はまた、各スイッチｓｗ０〜ｓｗ６に制御信号を送信してその状態を切り替える。
（逐次比較型ＡＤＣの動作）
図１６において、ｓｗ０〜ｓｗ６は制御回路８２０からスイッチｓｗ０〜ｓｗ６に供給される制御信号の値を示す。スイッチｓｗ０〜ｓｗ４は、供給される制御信号がＨｉｇｈである場合に端子Ｂへトグルし、制御信号がＬｏｗである場合に端子Ａへトグルする。スイッチｓｗ５、ｓｗ６は、供給される制御信号がＨｉｇｈである場合に導通状態となり、制御信号がＬｏｗである場合に非導通状態となる。図１６の下側にはアナログ信号Ｓｉｎ及び比較信号Ｖｃｍｐが示される。図１６では、アナログ信号Ｓｉｎの値が２進数で００１１０に相当する場合を例として扱う。
続いて、ＡＤ変換器１００のＡＤ変換動作を時系列に沿って説明する。制御回路８２０は準備期間において、スイッチｓｗ０〜ｓｗ４に供給される制御信号をＬｏｗにし、スイッチｓｗ５、ｓｗ６に供給される制御信号をＨｉｇｈにする。これにより、比較器８１５の非反転端子及び反転端子が接地電位ＧＮＤにリセットされるとともに、比較信号Ｖｃｍｐの値が接地電位ＧＮＤに等しくなる。その後、制御回路８２０はスイッチｓｗ５、ｓｗ６に供給される制御信号をＬｏｗにする。以降の動作において、比較器８１５の非反転端子にはアナログ信号Ｓｉｎが供給され続ける。
次に、逐次比較期間が始まると、制御回路８２０はスイッチｓｗ４に供給される制御信号をＨｉｇｈに変更する。これにより、スイッチｓｗ４は端子Ｂにトグルし、バイナリウェイトの中で１番目に大きな容量値を有するキャパシタｃｐ４を介して生成回路８１０の供給端子ＳＰＬに基準電圧ＶＲＦが印加される。その結果、比較信号ＶｃｍｐがＶＲＦ／２だけ増加し、比較信号Ｖｃｍｐの値はＶＲＦ／２に等しくなる。制御回路８２０は、比較器８１５からの比較結果に基づいて、アナログ信号Ｓｉｎの値が比較信号Ｖｃｍｐの値（ＶＲＦ／２）よりも小さいと判定し、スイッチｓｗ４に供給される制御信号をＬｏｗに戻す。それにより、比較信号Ｖｃｍｐの値は接地電位ＧＮＤに戻る。この比較結果は、デジタル信号Ｓｏｕｔの値のＭＳＢ（ＬＳＢを１ビット目とした場合に５ビット目）が０であることを意味する。
次に、制御回路８２０はスイッチｓｗ３に供給される制御信号をＨｉｇｈに変更する。これにより、バイナリウェイトの中で２番目に大きな容量値を有するキャパシタｃｐ３を介して生成回路８１０の供給端子ＳＰＬに基準電圧ＶＲＦが印加される。その結果、比較信号ＶｃｍｐがＶＲＦ／４だけ増加し、比較信号Ｖｃｍｐの値はＶＲＦ／４に等しくなる。制御回路８２０は、比較器８１５からの比較結果に基づいて、アナログ信号Ｓｉｎの値が比較信号Ｖｃｍｐの値（ＶＲＦ／４）よりも小さいと判定し、スイッチｓｗ３に供給される制御信号をＬｏｗに戻す。それにより、比較信号Ｖｃｍｐの値は接地電位ＧＮＤに戻る。この比較結果は、デジタル信号Ｓｏｕｔの値の４ビット目が０であることを意味する。
次に、制御回路８２０はスイッチｓｗ２に供給される制御信号をＨｉｇｈに変更する。これにより、バイナリウェイトの中で３番目に大きな容量値を有するキャパシタｃｐ２を介して生成回路８１０の供給端子ＳＰＬに基準電圧ＶＲＦが印加される。その結果、比較信号ＶｃｍｐがＶＲＦ／８だけ増加し、比較信号Ｖｃｍｐの値はＶＲＦ／８に等しくなる。制御回路８２０は、比較器８１５からの比較結果に基づいて、アナログ信号Ｓｉｎの値が比較信号Ｖｃｍｐの値（ＶＲＦ／８）よりも大きいと判定し、スイッチｓｗ２に供給される制御信号をＨｉｇｈのままにする。それにより、比較信号Ｖｃｍｐの値はＶＲＦ／８に維持される。この比較結果は、デジタル信号Ｓｏｕｔの値の３ビット目が１であることを意味する。
次に、制御回路８２０はスイッチｓｗ１に供給される制御信号をＨｉｇｈに変更する。これにより、バイナリウェイトの中で４番目に大きな容量値を有するキャパシタｃｐ１と、キャパシタｃｐ２とを介して生成回路８１０の供給端子ＳＰＬに基準電圧ＶＲＦが印加される。その結果、比較信号ＶｃｍｐがＶＲＦ／１６だけ増加し、比較信号Ｖｃｍｐの値はＶＲＦ＊３／１６に等しくなる。なお、本明細書で用いる「＊」は乗算を意味している。制御回路８２０は、比較器８１５からの比較結果に基づいて、アナログ信号Ｓｉｎの値が比較信号Ｖｃｍｐの値（ＶＲＦ＊３／１６）よりも大きいと判定し、スイッチｓｗ１に供給される制御信号をＨｉｇｈのままにする。それにより、比較信号Ｖｃｍｐの値はＶＲＦ＊３／１６に維持される。この比較結果は、デジタル信号Ｓｏｕｔの値の２ビット目が１であることを意味する。
最後に、制御回路８２０はスイッチｓｗ０に供給される制御信号をＨｉｇｈに変更する。これにより、バイナリウェイトの中で５番目に大きな容量値を有するキャパシタｃｐ０と、ｃｐ１、ｃｐ２とを介して生成回路８１０の供給端子ＳＰＬに基準電圧ＶＲＦが印加される。その結果、比較信号ＶｃｍｐがＶＲＦ／３２だけ増加し、比較信号Ｖｃｍｐの値はＶＲＦ＊７／３２に等しくなる。制御回路８２０は、比較器８１５からの比較結果に基づいて、アナログ信号Ｓｉｎの値が比較信号Ｖｃｍｐの値（ＶＲＦ＊７／３２）よりも小さいと判定し、スイッチｓｗ０に供給される制御信号をＬｏｗに戻す。それにより、比較信号Ｖｃｍｐの値はＶＲＦ＊３／１６に戻る。この比較結果は、デジタル信号Ｓｏｕｔの値の１ビット目が０であることを意味する。
以上の逐次比較により、制御回路８２０はアナログ信号に対応するデジタル信号Ｓｏｕｔが００１１０であると決定する。
このようにして、ＡＤＣ３６０は、入力されるアナログ信号に対応するデジタル信号を生成するＡＤ変換を行うことができる。
（他のＡＤ変換形式）
実施例４では、ＡＤＣ３６０として、逐次比較型のＡＤ変換器を用いた例を説明した。ＡＤＣ３６０は、この逐次比較型のＡＤ変換器に限定されるものでは無い。例えば、他のＡＤ変換器として、ランプ信号比較型、デルタシグマ型、パイプライン型、フラッシュ型等の種々のＡＤ変換器を用いることができる。
（Ａ信号、Ａ＋Ｂ信号のＡＤ変換のビット数）
実施例１〜３の撮像装置では、画素１１はＡ信号とＡ＋Ｂ信号とを出力する。Ａ信号は、Ａ＋Ｂ信号に比べて信号振幅が小さくなる傾向にある。したがって、Ａ信号のＡＤ変換のビット数を、Ａ＋Ｂ信号のＡＤ変換のビット数よりも小さくすることができる。典型的には、Ａ＋Ｂ信号の信号振幅に対して、Ａ信号の振幅は１／２以下となる。したがって、Ａ信号のＡＤ変換のビット数を、Ａ＋Ｂ信号のＡＤ変換のビット数よりも１ビット少なくすることができる。具体的には、本実施例で述べた逐次比較型のＡＤ変換器であれば、Ａ＋Ｂ信号のＡＤ変換で最上位ビットの確定用に用いた比較信号の入力を、Ａ信号のＡＤ変換では省略する。そして、Ａ信号のＡＤ変換では、Ａ＋Ｂ信号のＡＤ変換で最上位ビットの確定用に用いた比較信号の１／２の振幅の比較信号の入力から始めるようにすればよい。これにより、Ａ信号のＡＤ変換期間を、Ａ＋Ｂ信号のＡＤ変換期間よりも短縮することができる。
Ａ信号のＡＤ変換のビット数をＡ＋Ｂ信号のＡＤ変換のビット数よりも少なくするのは、逐次比較型のＡＤ変換器には限られない。例えば、ランプ信号を用いたランプ比較型のＡＤ変換であれば、ランプ信号の電位を変化させる期間を、Ａ＋Ｂ信号のＡＤ変換よりもＡ信号のＡＤ変換を短くすればよい。これにより、Ａ信号のＡＤ変換期間を、Ａ＋Ｂ信号のＡＤ変換期間よりも短縮することができる。
また、Ａ信号のデジタル信号のビット数が、Ａ＋Ｂ信号のデジタル信号のビット数よりも少ないことにより、ＡＤＣ３６０からＡ信号のデジタル信号を読み出す期間を短縮することができる。これにより、複数のＡＤＣ３６０からＡ信号のデジタル信号を読み出す期間を短縮することができる。
また、実施例１〜３の撮像装置では、第１行の画素１１のＡ信号をＡＤ変換した後、第１行の画素１１のＡ＋Ｂ信号をＡＤ変換する前に、第２行の画素１１のＡ信号をＡＤ変換している。この構成の場合、Ａ信号のデジタル信号のビット数を、Ａ＋Ｂ信号のデジタル信号のビット数よりも少なくする構成は、より顕著な効果を得ることができる。つまり、第１行の画素１１のＡ信号をＡＤ変換した後、第１行の画素１１のＡ＋Ｂ信号をＡＤ変換するにあたっては、ＡＤＣ３６０において、ビット数を変更する制御が必要となる。この場合、ビット数の切り替えの制御の待機時間が生じたり、ＡＤＣ３６０の動作の変更による補正パラメータの変更が生じたりする。補正パラメータの変更とは、例えば、逐次比較型の比較器で言えば、基準電圧ＶＲＦの補正などが有る。このビット数の変更に伴う処理を、２行の画素１１の信号のＡＤ変換に着目する。この場合、第１行のＡ信号のＡＤ変換とＡ＋Ｂ信号のＡＤ変換の間と、第１行のＡ＋Ｂ信号のＡＤ変換と第２行のＡ信号のＡＤ変換の間と、第２行のＡ信号のＡＤ変換とＡ＋Ｂ信号のＡＤ変換との間の計３回のビット数変更の制御が必要になる。これはＡＤ変換を行う画素行数がＮ行であるとすると、２Ｎ−１回のビット数変更処理が必要になる。Ｎ＝８であれば、１５回のビット数変更が必要となる。一方で、実施例１〜３では、第１行の画素１１のＡ信号をＡＤ変換した後、第１行の画素１１のＡ＋Ｂ信号をＡＤ変換する前に、第２行の画素１１のＡ信号をＡＤ変換している。この動作では、ビット数の変更処理は、１つのＡＤＣ３６０に対して接続される信号線２０１の本数をＭ本とすると、（Ｎ／Ｍ）−１＋（Ｎ／Ｍ）＝（２Ｎ／Ｍ）−１（回）となる。例えば、実施例１〜３の形態であれば、Ｎ＝８として、Ｍ＝４であるから、３回となる。つまり、第１〜第４行の画素１１のＡ信号を順次ＡＤ変換した後、ビット数を増加させて（ビット数変更１回目）、第１〜第４行のＡ＋Ｂ信号を順次ＡＤ変換する。そして、ビット数を減らして（ビット数変更２回目）、第５〜第８行の画素１１のＡ信号を順次ＡＤ変換する。そして、ビット数を増加させて（ビット数変更３回目）、第５〜第８行のＡ＋Ｂ信号を順次ＡＤ変換する。よって、第１行の画素１１のＡ信号とＡ＋Ｂ信号を順にＡＤ変換する場合には、１５回のビット数変更が必要であった。一方で、実施例１〜３の形態であればビット数変更は３回で済む。このように、実施例１〜３の読み出し方は、Ａ信号とＡ＋Ｂ信号のビット数変更に適した読み出し方であると言える。
（実施例５）
本実施例では、シールド配線２５０、第３シールド配線２５５の別のレイアウトを説明する。
本実施例では、１列の画素１１に対し、６本の信号線２０１（Ａ）〜（Ｆ）を設けた例を示している。信号線２０１（Ａ）〜（Ｃ）は同相で動作する。また、信号線２０１（Ｄ）〜（Ｆ）は同相で動作する。一方で、信号線２０１（Ａ）〜（Ｃ）に対し、信号線２０１（Ｄ）〜（Ｆ）は異なる位相で動作する。
４本の信号線２０１（Ａ）、（Ｂ）、（Ｄ）、（Ｅ）は、第１配線層に設けられる。また、信号線２０１（Ｃ）、（Ｆ）は、第１配線層よりも画素１１の光電変換部に近接する第２配線層に設けられる。シールド配線２５０（Ａ）、（Ｂ）のそれぞれは、多層配線として、第１配線層と第２配線層のそれぞれに配される。
図１７は、４本の信号線２０１（Ａ）、（Ｂ）、（Ｄ）、（Ｅ）が設けられた第１配線層を、第２チップ５側から画素１１を見た上面図である。
第１配線層において、シールド配線２５０（Ａ）−１、（Ｂ）−１が配されている。
信号線２０１（Ａ）、（Ｂ）、（Ｄ）、（Ｅ）はそれぞれ順に、１行目、２行目、３行目、４行目の画素１１の配線２１１に、ビアプラグである接続部２８０を介して接続されている。
図１８は、図１７に示した撮像装置の断面図である。
図１８（ａ）は、図１７のＡ−Ｂ線に対応する断面図である。
図１８（ｂ）は、図１７のＣ−Ｄ線に対応する断面図である。
図１８（ｃ）は、図１７のＥ−Ｆ線に対応する断面図である。
図１９（ａ）は、図１７のＧ−Ｈ線に対応する断面図である。
図１９（ｂ）は、図１７のＩ−Ｊ線に対応する断面図である。
図１９（ｃ）は、図１７のＫ−Ｌ線に対応する断面図である。
図１８（ａ）を例に説明する。シールド配線２５０（Ａ）は、本実施例では多層配線として、シールド配線２５０（Ａ）−１、２５０（Ａ）−２が設けられている。また、シールド配線２５０（Ｂ）は、本実施例では多層配線として、シールド配線２５０（Ｂ）−１、２５０（Ｂ）−２が設けられている。
同相で動作する信号線２０１（Ａ）〜（Ｃ）は、一部の信号線が第１配線層に配され、他の一部の信号線が第２配線層に配されている。また、第２配線層に配された他の一部の信号線の１つである信号線２０１（Ｃ）は、第１配線層に配された一部の信号線の１つである信号線２０１（Ｂ）に対し、平面視において重なる位置である第１の位置に配されている。
同相で動作する信号線２０１（Ｄ）〜（Ｆ）は、一部の信号線が第１配線層に配され、他の一部の信号線が第２配線層に配されている。また、第２配線層に配された他の一部の信号線の１つである信号線２０１（Ｆ）は、第１配線層に配された一部の信号線の１つである信号線２０１（Ｅ）に対し、平面視において重なる位置である第１の位置に配されている。
図１８（ｂ）を説明する。信号線２０１（Ｂ）が、配線２１１（Ｂ）に接続される。第２配線層に配された他の一部の信号線の１つである信号線２０１（Ｃ）は、第１配線層に配された一部の信号線の他の１つである信号線２０１（Ａ）に対し、平面視において重なる第２の位置に配されている。別の言い方をすれば、信号線２０１（Ｃ）は、第１配線層に配された一部の信号線の１つである信号線２０１（Ｂ）に対して平面視において重なる位置である第１の位置とは、別の位置に配されている。
図１８（ｃ）を説明する。信号線２０１（Ｄ）が、配線２１１（Ｃ）に接続される。第２配線層に配された他の一部の信号線の１つである信号線２０１（Ｆ）は、第１配線層に配された一部の信号線の１つである信号線２０１（Ｅ）に対し、引き続き平面視において重なる位置である第１の位置に配されている。
図１９（ａ）を説明する。信号線２０１（Ｅ）が、配線２１１（Ｄ）に接続される。第２配線層に配された他の一部の信号線の１つである信号線２０１（Ｆ）は、第１配線層に配された一部の信号線の他の１つである信号線２０１（Ｄ）に対し、平面視において重なる位置である第２の位置に配されている。別の言い方をすれば、信号線２０１（Ｆ）は、第１配線層に配された一部の信号線の１つである信号線２０１（Ｅ）に対して平面視において重なる位置である第１の位置とは、別の位置に配されている。
図１９（ｂ）を説明する。信号線２０１（Ｆ）が、配線２１１（Ｅ）に接続される。第２配線層に配された他の一部の信号線の１つである信号線２０１（Ｆ）は、第１配線層に配された一部の信号線の他の１つである信号線２０１（Ｄ）に対し、平面視において重なる位置である第２の位置に配されている。別の言い方をすれば、信号線２０１（Ｆ）は、第１配線層に配された一部の信号線の１つである信号線２０１（Ｅ）に対して平面視において重なる位置である第１の位置とは、別の位置に配されている。
図１９（ｃ）を説明する。信号線２０１（Ｃ）が、配線２１１（Ｇ）に接続される。第２配線層に配された他の一部の信号線の１つである信号線２０１（Ｃ）は、第１配線層に配された一部の信号線の１つである信号線２０１（Ｂ）に対し、平面視において重なる位置である第１の位置に配されている。
図２０は、第２配線層（シールド配線２５０（Ａ）−２、（Ｂ）−２が配された配線層）の上面図である。
図２１は、第３配線層（第３シールド配線２５５が配された配線層）の上面図である。
図２０の第２配線層について、説明する。
第２配線層には、信号線２０１（Ｃ）、（Ｆ）が配される。
信号線２０１（Ｃ）は、配線２１１（Ｆ）と接続される。また、信号線２０１（Ｆ）は、配線２１１（Ｅ）と接続される。
信号線２０１（Ｃ）は、シールド配線２５０（Ａ）−２が延在する第１方向に沿って延在部分配線Ｃ−１、Ｃ−３、Ｃ−５を有する。また、信号線２０１（Ｃ）は、第１方向に交差する第２方向と、第１方向との間の方向である第３方向に沿って延在する部分配線Ｃ−２を有する。また、信号線２０１（Ｃ）は、第１方向に交差する第２方向とは反対の第４方向と、第１方向との間の方向である第５方向に沿って延在する部分配線Ｃ−４を有する。第１方向に沿って延在する部分配線Ｃ−１は、第３方向に沿って延在する部分配線Ｃ−２に接続される。部分配線Ｃ−２は第１方向に沿って延在する部分配線Ｃ−３に接続される。部分配線Ｃ−３は第５方向に沿って延在する部分配線Ｃ−４に接続される。部分配線Ｃ−４は、第１方向に沿って延在する部分配線Ｃ−５に接続される。
ここで信号線２０１（Ｃ）を第１信号線、信号線２０１（Ｂ）を第２信号線、信号線２０１（Ａ）を第３信号線、信号線２０１（Ｄ）を第４信号線とするとする。第３信号線と、配線２１１が接続する接続部２８０が設けられた位置を第２方向に沿って通過する仮想線（Ａ−Ｂ線）の断面において、第１信号線と第２信号線は平面視において重なる位置にある。そして、第２信号線と配線２１１とが接続する接続部２８０が設けられた位置を第２方向に沿って通過する仮想線（Ｃ−Ｄ線）の断面において、第１信号線と第３信号線と重なる位置にある。そして、第１信号線と配線２１１とが接続する接続部２８０が設けられた位置を第２方向に沿って通過する仮想線（Ｋ−Ｌ線）の断面において、第１信号線と第２信号線は平面視において重なる位置にある。
このようにして、信号線２０１（Ｃ）は、配線２１１（Ｂ）と信号線２０１（Ｂ）とを接続するビアプラグである接続部２８０を迂回するように蛇行する。これにより、信号線２０１の多層配線化を好適に実現することができる。
このように、本実施例の第２配線層に配される信号線２０１は、第１方向に沿って延在する部分配線Ｃ−１、第３方向に沿って延在する部分配線Ｃ−２を有する。さらに、第１方向に沿って延在する部分配線Ｃ−３、第５方向に沿って延在する部分配線Ｃ−４、第１方向に沿って延在する部分配線Ｃ−５を有する。これにより、複数の信号線２０１を配する領域の幅を、複数の信号線２０１を単層配線層で配した場合に比べて小さくしながら、配線２１１と第１配線層に配された信号線２０１との接続を行うことができる。
また、本実施例の撮像装置においても、シールド配線２５０（Ａ）、（Ｂ）を有する。これにより、実施例１の撮像装置と同じく、シールド配線の配線面積の増加を抑制しながら、複数の配線間の寄生容量を好適に抑制することができる。
（実施例６）
図２２は、本実施例による撮像システム５００の構成を示すブロック図である。本実施例の撮像システム５００は、上述の各実施例で述べた撮像装置のいずれかの構成を適用した撮像装置２００を含む。撮像システム５００の具体例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラ等が挙げられる。図２２に、上述の各実施例のいずれかの撮像装置を撮像装置２００として適用したデジタルスチルカメラの構成例を示す。
図２２に例示した撮像システム５００は、撮像装置２００、被写体の光学像を撮像装置２００に結像させるレンズ５０２０、レンズ５０２０を通過する光量を可変にするための絞り５０４、レンズ５０２０の保護のためのバリア５０６を有する。レンズ５０２０及び絞り５０４は、撮像装置２００に光を集光する光学系である。
撮像システム５００は、また、撮像装置２００から出力される出力信号の処理を行う信号処理部５０８０を有する。信号処理部５０８０は、必要に応じて入力信号に対して各種の補正、圧縮を行って出力する信号処理の動作を行う。信号処理部５０８０は、撮像装置２００より出力される出力信号に対してＡＤ変換処理を実施する機能を備えていてもよい。この場合、撮像装置２００の内部には、必ずしもＡＤ変換回路を有する必要はない。
撮像システム５００は、更に、画像データを一時的に記憶するためのバッファメモリ部５１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）５１２を有する。更に撮像システム５００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体５１４、記録媒体５１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）５１６を有する。なお、記録媒体５１４は、撮像システム５００に内蔵されていてもよく、着脱可能であってもよい。
更に撮像システム５００は、各種演算を行うとともにデジタルスチルカメラ全体を制御する全体制御・演算部５１８、撮像装置２００と信号処理部５０８０に各種タイミング信号を出力するタイミング発生部５２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム５００は、少なくとも撮像装置２００と、撮像装置２００から出力された出力信号を処理する信号処理部５０８０とを有すればよい。全体制御・演算部５１８及びタイミング発生部５２０は、撮像装置２００の制御機能の一部又は全部を実施するように構成してもよい。
撮像装置２００は、画像用信号を信号処理部５０８０に出力する。信号処理部５０８０は、撮像装置２００から出力される画像用信号に対して所定の信号処理を実施し、画像データを出力する。また、信号処理部５０８０は、画像用信号を用いて、画像を生成する。
上述した各実施例の撮像装置による撮像装置を用いて撮像システムを構成することにより、より良質の画像が取得可能な撮像システムを実現することができる。
（実施例７）
本実施例の撮像システム及び移動体について、図２３及び図２４を用いて説明する。
図２３は、本実施例による撮像システム及び移動体の構成例を示す概略図である。図２４は、本実施例による撮像システムの動作を示すフロー図である。
本実施例では、車載カメラに関する撮像システムの一例を示す。図２３は、車両システムとこれに搭載される撮像システムの一例を示したものである。撮像システム７０１は、撮像装置７０２、画像前処理部７１５、集積回路７０３、光学系７１４を含む。光学系７１４は、撮像装置７０２に被写体の光学像を結像する。撮像装置７０２は、光学系７１４により結像された被写体の光学像を電気信号に変換する。撮像装置７０２は、上述の各実施例のいずれかの撮像装置である。画像前処理部７１５は、撮像装置７０２から出力された信号に対して所定の信号処理を行う。画像前処理部７１５の機能は、撮像装置７０２内に組み込まれていてもよい。撮像システム７０１には、光学系７１４、撮像装置７０２及び画像前処理部７１５が、少なくとも２組設けられており、各組の画像前処理部７１５からの出力が集積回路７０３に入力されるようになっている。
集積回路７０３は、撮像システム用途向けの集積回路であり、メモリ７０５を含む画像処理部７０４、光学測距部７０６、視差演算部７０７、物体認知部７０８、異常検出部７０９を含む。画像処理部７０４は、画像前処理部７１５の出力信号に対して、現像処理や欠陥補正等の画像処理を行う。メモリ７０５は、撮像画像の一次記憶、撮像画素の欠陥位置を格納する。光学測距部７０６は、被写体の合焦や、測距を行う。視差演算部７０７は、複数の撮像装置７０２により取得された複数の画像データから視差（視差画像の位相差）の算出を行う。物体認知部７０８は、車、道、標識、人等の被写体の認知を行う。異常検出部７０９は、撮像装置７０２の異常を検出すると、主制御部７１３に異常を発報する。
集積回路７０３は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよいし、これらの組合せによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
主制御部７１３は、撮像システム７０１、車両センサ７１０、制御ユニット７２０等の動作を統括・制御する。なお、主制御部７１３を持たず、撮像システム７０１、車両センサ７１０、制御ユニット７２０が個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号の送受を行う（例えばＣＡＮ規格）方法も取りうる。
集積回路７０３は、主制御部７１３からの制御信号を受け或いは自身の制御部によって、撮像装置７０２へ制御信号や設定値を送信する機能を有する。例えば、集積回路７０３は、撮像装置７０２内の電圧スイッチ１３をパルス駆動させるための設定や、フレーム毎に電圧スイッチ１３を切り替える設定等を送信する。
撮像システム７０１は、車両センサ７１０に接続されており、車速、ヨーレート、舵角などの自車両走行状態及び自車外環境や他車・障害物の状態を検出することができる。車両センサ７１０は、視差画像から対象物までの距離情報を取得する距離情報取得手段でもある。また、撮像システム７０１は、自動操舵、自動巡行、衝突防止機能等の種々の運転支援を行う運転支援制御部７１１に接続されている。特に、衝突判定機能に関しては、撮像システム７０１や車両センサ７１０の検出結果を基に他車・障害物との衝突推定・衝突有無を判定する。これにより、衝突が推定される場合の回避制御、衝突時の安全装置起動を行う。
また、撮像システム７０１は、衝突判定部での判定結果に基づいて、ドライバーに警報を発する警報装置７１２にも接続されている。例えば、衝突判定部の判定結果として衝突可能性が高い場合、主制御部７１３は、ブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして、衝突を回避、被害を軽減する車両制御を行う。警報装置７１２は、音等の警報を鳴らす、カーナビゲーションシステムやメーターパネルなどの表示部画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
本実施例では、車両の周囲、例えば前方又は後方を撮像システム７０１で撮影する。図２３（ｂ）に、車両前方を撮像システム７０１で撮像する場合の撮像システム７０１の配置例を示す。
２つの撮像装置７０２は、車両７００の前方に配置される。具体的には、車両７００の進退方位又は外形（例えば車幅）に対する中心線を対称軸に見立て、その対称軸に対して２つの撮像装置７０２が線対称に配置されると、車両７００と被写対象物との間の距離情報の取得や衝突可能性の判定を行う上で好ましい。また、撮像装置７０２は、運転者が運転席から車両７００の外の状況を視認する際に運転者の視野を妨げない配置が好ましい。警報装置７１２は、運転者の視野に入りやすい配置が好ましい。
次に、撮像システム７０１における撮像装置７０２の故障検出動作について、図２４を用いて説明する。撮像装置７０２の故障検出動作は、図２４に示すステップＳ８１０〜Ｓ８８０に従って実施される。
ステップＳ８１０は、撮像装置７０２のスタートアップ時の設定を行うステップである。すなわち、撮像システム７０１の外部（例えば主制御部７１３）又は撮像システム７０１の内部から、撮像装置７０２の動作のための設定を送信し、撮像装置７０２の撮像動作及び故障検出動作を開始する。
次いで、ステップＳ８２０において、有効画素から画素信号を取得する。また、ステップＳ８３０において、故障検出用に設けた故障検出画素からの出力値を取得する。この故障検出画素は、有効画素と同じく光電変換部を備える。この光電変換部には、所定の電圧が書き込まれる。故障検出用画素は、この光電変換部に書き込まれた電圧に対応する信号を出力する。なお、ステップＳ８２０とステップＳ８３０とは逆でもよい。
次いで、ステップＳ８４０において、故障検出画素の出力期待値と、実際の故障検出画素からの出力値との該非判定を行う。
ステップＳ８４０における該非判定の結果、出力期待値と実際の出力値とが一致している場合は、ステップＳ８５０に移行し、撮像動作が正常に行われていると判定し、処理ステップがステップＳ８６０へと移行する。ステップＳ８６０では、走査行の画素信号をメモリ７０５に送信して一次保存する。そののち、ステップＳ８２０に戻り、故障検出動作を継続する。
一方、ステップＳ８４０における該非判定の結果、出力期待値と実際の出力値とが一致していない場合は、処理ステップはステップＳ８７０に移行する。ステップＳ８７０において、撮像動作に異常があると判定し、主制御部７１３、又は警報装置７１２に警報を発報する。警報装置７１２は、表示部に異常が検出されたことを表示させる。その後、ステップＳ８８０において撮像装置７０２を停止し、撮像システム７０１の動作を終了する。
なお、本実施例では、１行毎にフローチャートをループさせる例を例示したが、複数行毎にフローチャートをループさせてもよいし、１フレーム毎に故障検出動作を行ってもよい。
なお、ステップＳ８７０の警報の発報は、無線ネットワークを介して、車両の外部に通知するようにしてもよい。
また、本実施例では、他の車両と衝突しない制御を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、撮像システム７０１は、自車両等の車両に限らず、例えば、船舶、航空機或いは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
［変形実施例］
本発明は、上記実施例に限らず種々の変形が可能である。
例えば、いずれかの実施例の一部の構成を他の実施例に追加した例や、他の実施例の一部の構成と置換した例も、本発明の実施例である。
また、上述の実施例は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらの例示によって本発明の技術的範囲が限定的に解釈されてはならない。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な態様で実施することができる。
１ 第１チップ
５ 第２チップ
１１ 画素
２１ 信号処理回路
３０３ 接続部
３１０ 電流源
３５０ マルチプレックス回路（ＭＰＸ回路）
３６０ ＡＤ変換回路（ＡＤＣ）

Claims (17)

  1. 複数行および複数列に渡って配された複数の画素と、
    前記複数列の１列に対応して配され、それぞれが互いに異なる行の画素に接続され、第１方向に沿って延在する複数の信号線と、
    前記第１方向に沿って延在するシールド配線とを備え、
    前記複数の信号線のうち、一部の信号線同士の間には前記シールド配線が配されており、
    前記複数の信号線のうち、他の一部の信号線同士は、互いに隣り合うことを特徴とする撮像装置。
  2. 前記一部の信号線同士は、前記画素の信号の読み出しを開始するタイミングが同期しており、
    前記他の一部の信号線同士は、前記画素の信号の読み出しを開始するタイミングが異なり、かつ前記画素の信号の読み出しを行う期間の一部が重なることを特徴とする請求項１に記載の撮像装置。
  3. 前記他の一部の信号線の一方が、前記画素の信号の読み出しを行っている期間に、前記他の一部の信号線の他方が、前記画素の信号の読み出しを開始することを特徴とする請求項１または２に記載の撮像装置。
  4. 前記他の一部の信号線が接続されたマルチプレックス回路と、前記マルチプレックス回路に接続されたＡＤ変換部とをさらに備えることを特徴とする請求項３に記載の撮像装置。
  5. 前記マルチプレックス回路は、前記他の一部の信号線の前記一方を前記ＡＤ変換部に接続した後、前記他の一部の信号線の前記他方を前記ＡＤ変換部に接続することを特徴とする請求項４に記載の撮像装置。
  6. 前記マルチプレックス回路に、前記複数の信号線のすべてが接続されることを特徴とする請求項４または５に記載の撮像装置。
  7. 前記複数の信号線と前記１列に含まれる複数行の画素とを各々が有する複数の組と、
    複数のマルチプレックス回路とを備え、
    前記１列の複数行の画素は、第１色のカラーフィルタを備える複数の第１画素と、前記第１色とは別の色の第２色のカラーフィルタを備える複数の第２画素とを含み、
    前記一部の信号線のうちの第１信号線と第２信号線のそれぞれに、前記複数の第１画素の一部ずつが接続され、
    前記複数の信号線のうちの第３信号線と第４信号線のそれぞれに、前記複数の第２画素の一部ずつが接続され、
    前記複数のマルチプレックス回路の１つに、前記第１信号線と前記第２信号線とが接続され、
    前記複数のマルチプレックス回路の別の１つに、前記第３信号線と前記第４信号線とが接続されることを特徴とする請求項４または５に記載の撮像装置。
  8. 前記撮像装置はさらに制御部を備え、
    前記複数の画素の各々は、前記複数の光電変換部のうちの一部のみの光電変換部の信号に基づく第１信号と、前記複数の光電変換部の信号に基づく第２信号とを出力し、前記第１信号に対応する前記光電変換部の光電変換期間と前記第２信号に対応する前記光電変換部の光電変換期間の少なくとも一部が重なっており、
    前記複数の画素は、第１画素と第２画素とを含み、
    前記制御部は、
    第１期間に、前記ＡＤ変換部に、前記第１画素が出力する前記第１信号をデジタル信号に変換するＡＤ変換を行わせ、
    前記第１期間の後の第２期間に、前記ＡＤ変換部に、前記第１画素が出力する前記第２信号をデジタル信号に変換するＡＤ変換を行わせる前に、前記第２画素が出力する前記第１信号をデジタル信号に変換するＡＤ変換を行わせ、
    前記第２期間の後の第３期間に、前記ＡＤ変換部に、前記第１画素が出力する前記第２信号をデジタル信号に変換するＡＤ変換を行わせ、
    前記第３期間の後の第４期間に、前記ＡＤ変換部に、前記第２画素が出力する前記第２信号をデジタル信号に変換するＡＤ変換を行わせることを特徴とする請求項４〜７のいずれか１項に記載の撮像装置。
  9. 前記ＡＤ変換部が、前記第１信号とランプ信号との比較によるＡＤ変換と、前記第２信号とランプ信号との比較によるＡＤ変換とを行うことを特徴とする請求項８に記載の撮像装置。
  10. 前記ＡＤ変換部が、逐次比較型のＡＤ変換部であることを特徴とする請求項８に記載の撮像装置。
  11. 前記ＡＤ変換部がデルタシグマ型のＡＤ変換部であることを特徴とする請求項８に記載の撮像装置。
  12. 前記複数の信号線と前記１列に含まれる複数行の画素とを各々が有する複数の組を備え、
    前記複数の組の一方の組に含まれる前記複数の信号線の１つと、他方の組に含まれる前記複数の信号線の１つとの間に、第２シールド配線をさらに有し、
    前記第２シールド配線の幅が、前記シールド配線の幅よりも太いことを特徴とする請求項１〜１１のいずれか１項に記載の撮像装置。
  13. 前記一部の信号線のうち、第５信号線は第１配線層に配され、第６信号線は前記第１配線層よりも前記画素に近接する第２配線層に配され、
    前記複数行のうちの第１行の画素を、前記第１方向と交差する第２方向に沿って通過する線の位置において、前記第５信号線と前記第６信号線は重なる位置に配されており、
    前記複数行のうちの第２行の画素を、前記第２方向に沿って通過する線の位置において、前記第５信号線と前記第６信号線は重ならない位置に配されており、
    前記複数行のうちの第３行の画素を、前記第２方向に沿って通過する線の位置において、前記第５信号線と前記第６信号線は重なる位置に配されていることを特徴とする請求項１〜１２のいずれか１項に記載の撮像装置。
  14. 前記第５信号線と前記第６信号線は重ならない位置が、前記第２行の画素と前記第５信号線とが電気的に接続される位置であることを特徴とする請求項１３に記載の撮像装置。
  15. 前記複数の画素の各々は、画素出力部と、前記画素出力部が接続される接続配線とを有し、
    前記第５信号線と前記第６信号線は重ならない位置が、前記第２行の画素の前記接続配線と前記第５信号線とを接続するビアプラグが設けられた位置であることを特徴とする請求項１３または１４に記載の撮像装置。
  16. 請求項１〜１５のいずれか１項に記載の撮像装置と、
    前記撮像装置が出力する信号を処理することによって画像を生成する信号処理部とを有することを特徴とする撮像システム。
  17. 請求項１〜１５のいずれか１項に記載の撮像装置と、
    前記撮像装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、を有する移動体であって、
    前記距離情報に基づいて前記移動体を制御する制御手段をさらに有することを特徴とする移動体。
JP2017230985A 2017-11-30 2017-11-30 撮像装置、撮像システム、移動体 Active JP7023685B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017230985A JP7023685B2 (ja) 2017-11-30 2017-11-30 撮像装置、撮像システム、移動体
US16/203,395 US10868064B2 (en) 2017-11-30 2018-11-28 Imaging device, imaging system, and moving object
US17/094,053 US11502118B2 (en) 2017-11-30 2020-11-10 Imaging device, imaging system, and moving object

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017230985A JP7023685B2 (ja) 2017-11-30 2017-11-30 撮像装置、撮像システム、移動体

Publications (2)

Publication Number Publication Date
JP2019102948A true JP2019102948A (ja) 2019-06-24
JP7023685B2 JP7023685B2 (ja) 2022-02-22

Family

ID=66632682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017230985A Active JP7023685B2 (ja) 2017-11-30 2017-11-30 撮像装置、撮像システム、移動体

Country Status (2)

Country Link
US (2) US10868064B2 (ja)
JP (1) JP7023685B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020240891A1 (ja) 2019-05-31 2020-12-03 Ｄｇｓｈａｐｅ株式会社 液滴付着装置
WO2023105905A1 (ja) * 2021-12-07 2023-06-15 キヤノン株式会社 半導体装置、光電変換装置、光電変換システム、および、移動体

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019026429A1 (ja) * 2017-08-01 2019-02-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2020004888A (ja) * 2018-06-29 2020-01-09 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像装置、及び、電子機器
JP2020088481A (ja) * 2018-11-19 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
US11619857B2 (en) 2021-05-25 2023-04-04 Apple Inc. Electrically-tunable optical filter
US12114089B2 (en) * 2022-08-19 2024-10-08 Apple Inc. Pixel output parasitic capacitance reduction and predictive settling assist

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014013794A (ja) * 2012-07-03 2014-01-23 Canon Inc 固体撮像装置及びカメラ
JP2016012904A (ja) * 2014-06-02 2016-01-21 ソニー株式会社 撮像素子、撮像方法、および電子機器
JP2017161512A (ja) * 2016-03-04 2017-09-14 キヤノン株式会社 測距装置及び移動体

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001028056A (ja) * 1999-07-14 2001-01-30 Fuji Heavy Ind Ltd フェールセーフ機能を有するステレオ式車外監視装置
JP4067054B2 (ja) 2004-02-13 2008-03-26 キヤノン株式会社 固体撮像装置および撮像システム
TWI401493B (zh) 2008-12-24 2013-07-11 Au Optronics Corp 液晶顯示面板
JP2011114843A (ja) 2009-11-30 2011-06-09 Toshiba Corp 固体撮像装置
JP2011114324A (ja) 2009-11-30 2011-06-09 Sony Corp 固体撮像装置及び電子機器
JP5716347B2 (ja) 2010-10-21 2015-05-13 ソニー株式会社 固体撮像装置及び電子機器
JP6053505B2 (ja) 2012-01-18 2016-12-27 キヤノン株式会社 固体撮像装置
JP2015050478A (ja) 2013-08-29 2015-03-16 株式会社東芝 固体撮像装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014013794A (ja) * 2012-07-03 2014-01-23 Canon Inc 固体撮像装置及びカメラ
JP2016012904A (ja) * 2014-06-02 2016-01-21 ソニー株式会社 撮像素子、撮像方法、および電子機器
JP2017161512A (ja) * 2016-03-04 2017-09-14 キヤノン株式会社 測距装置及び移動体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020240891A1 (ja) 2019-05-31 2020-12-03 Ｄｇｓｈａｐｅ株式会社 液滴付着装置
WO2023105905A1 (ja) * 2021-12-07 2023-06-15 キヤノン株式会社 半導体装置、光電変換装置、光電変換システム、および、移動体

Also Published As

Publication number Publication date
US20190165022A1 (en) 2019-05-30
US20210057473A1 (en) 2021-02-25
US11502118B2 (en) 2022-11-15
US10868064B2 (en) 2020-12-15
JP7023685B2 (ja) 2022-02-22

Similar Documents

Publication Publication Date Title
JP6929750B2 (ja) 撮像装置、撮像システム、移動体
JP7342173B2 (ja) 逐次比較型ａｄ変換器、撮像装置、撮像システム、移動体
JP7023685B2 (ja) 撮像装置、撮像システム、移動体
US11368644B2 (en) Solid-state imaging element, imaging apparatus, and control method of solid-state imaging element with improved reading speed of pixel signals
JP6976798B2 (ja) 撮像装置、撮像システム、移動体、回路チップ
JP7023684B2 (ja) 撮像装置、撮像システム、移動体
TWI782208B (zh) 成像設備、成像系統、移動體以及用於層壓的半導體基板
WO2021215093A1 (ja) 固体撮像素子、および、撮像装置
US11750951B2 (en) Solid-state imaging element, imaging apparatus, and control method of solid-state imaging element with improved reading speed of pixel signals
US11310453B2 (en) Photoelectric conversion device and imaging system
JP6704944B2 (ja) 撮像装置、撮像システム、移動体
JP7102159B2 (ja) 光電変換装置、撮像システム、および、移動体
CN109587454B (zh) 成像装置、成像系统、移动物体和电路芯片
JP6991815B2 (ja) 撮像装置、撮像システム、移動体
WO2022097445A1 (ja) 固体撮像装置および電子機器
JP2019068267A (ja) 撮像装置、撮像システム、移動体
JP7118658B2 (ja) 撮像装置、撮像システム、移動体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220209

R151 Written notification of patent or utility model registration

Ref document number: 7023685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151