JP7342173B2 - 逐次比較型ａｄ変換器、撮像装置、撮像システム、移動体 - Google Patents

Description

本発明は、撮像装置、撮像システム、移動体に関する。

画素が出力する信号をデジタル信号に変換するＡＤ変換器を備えた撮像装置が知られている。この撮像装置に適用可能なＡＤ変換器として、特許文献１に記載された逐次比較型ＡＤ変換器がある。特許文献１の逐次比較型ＡＤ変換器は、変換対象のアナログ信号を複数回ＡＤ変換することによって複数のデジタル信号を得る。この複数のデジタル信号の平均を得ることによって、アナログ信号に含まれるノイズ成分を低減する。特許文献１では、１回目のＡＤ変換で得たＮビットのデジタル信号を得る。そして２回目以降のＡＤ変換ではＮビットのうちの上位ｎビットの値を１回目のＡＤ変換で得たデジタル信号の値に固定した状態で、Ｎ－ｎビットのＡＤ変換を行う。これにより、２回目以降のＡＤ変換の変換時間を短縮している。また、特許文献１では、２回目以降のＡＤ変換において、参照信号を生成するＤＡ変換器を、１回目のＡＤ変換で上位ｎビットを得た処理段階から数ビット分処理段階を戻した状態としてから、ＡＤ変換を行っている。

特開２０１１－５５５３５号公報

本発明は、１つの信号に対する２回目以降のＡＤ変換を好適に行うことのできる逐次比較型ＡＤ変換器を提供する。

本発明は、上記の課題を鑑みて為されたものであり、その一の態様は、複数の光電変換部を各々が備える複数の画素と、逐次比較型ＡＤ変換器とを備える撮像装置であって、前記複数の画素の各々は、前記複数の光電変換部のうちの一部のみの光電変換部の電荷に基づく第１信号と、前記複数の光電変換部の電荷に基づく第２信号とを出力し、前記逐次比較型ＡＤ変換器は、前記第１信号に対し、少なくとも２回のＡＤ変換を行い、前記第２信号に対し、少なくとも２回のＡＤ変換を行い、前記第１信号に対する２回目のＡＤ変換のビット数が、前記第２信号に対する２回目のＡＤ変換のビット数よりも少ないことを特徴とする撮像装置である。

本発明により、１つの信号に対する２回目以降のＡＤ変換を好適に行うことのできる逐次比較型ＡＤ変換器を提供することができる。

撮像装置の構成を示した図 画素の等価回路を示した図 ＡＤ変換器の等価回路を示した図 デジタルアナログ変換器の等価回路を示した図 撮像装置の動作を示したタイミング図 ＡＤ変換の処理を示したチャート図 撮像装置の構成を示した図 増幅器、ＡＤ変換器の等価回路を示した図 撮像装置の動作を示した図 ＡＤ変換動作を示した図 積層型の撮像装置の構成を示した図 画素アレイが備える画素の配列を示す図 積層型の撮像装置の平面視における配置を示した図 撮像装置の構成を示した図 撮像装置の断面の構成を示した図 画素と信号処理回路の接続を示す図 画素の等価回路を示す図 撮像装置の動作を示す図 撮像装置の動作を示す図 撮像システムの構成を示した図 移動体の構成を示した図 撮像システムの処理を示した図

添付の図面を参照しつつ本発明の実施形態について以下に説明する。様々な実施形態を通じて同様の要素には同一の参照符号を付し、重複する説明を省略する。また、各実施形態は適宜変更、組み合わせが可能である。

（実施例１）
図１の回路ブロック図を参照して、本実施例に係る撮像装置の構成について説明する。撮像装置は図１に示す各構成要素を有する。行列状に配置された複数の画素１１によって画素アレイ１０２が構成される。図１では一例として画素アレイ１０２が４行３列の画素１１を有する場合を説明する。しかし、画素アレイ１０２の配置はこれに限られない。各画素１１は、画素１１への入射光に応じた画素信号を生成する。同じ行を構成する複数の画素１１は、駆動線に共通に接続される。駆動線を通じて垂直走査回路１０１から画素１１に、画素１１の動作を制御するための制御信号が供給される。駆動線は後述する複数の制御線を有する。また、同じ列を構成する複数の画素１１は、１つの信号線２０１に共通に接続される。信号線２０１を通じて読み出される電圧信号を信号Ｖｖｌと表記する。画素１１から信号線２０１に画素信号が読み出された場合に、信号Ｖｖｌは画素信号に応じた値となる。

撮像装置は、ＡＤ変換器１０７を有する。ＡＤ変換器１０７は逐次比較型のＡＤ変換器である。ＡＤ変換器（以下、ＡＤＣ）１０７は、デジタルアナログ変換器１０４（以下、ＤＡＣ１０４とする。ＤＡＣ；Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）を有する。また、ＡＤＣ１０７は、比較器１０５、制御回路１０６を有する。

比較器１０５には、信号Ｖｖｌのほかに、ＤＡＣ１０４から比較信号が入力される。比較器１０５は、信号Ｖｖｌと比較信号とを比較し、その比較結果を制御回路１０６に出力する。

制御回路１０６は、比較器１０５から入力される比較結果を、メモリ１０８に出力する。メモリ１０８に出力される比較結果は、信号Ｖｖｌに対応するデジタル信号である。

メモリ１０８に出力されたデジタル信号は、水平走査回路１０９による水平走査によって、列ごとに順次、メモリ１０８から読み出される。

ＤＡＣ１０４、比較器１０５、制御回路１０６、メモリ１０８は、信号線２０１ごとに配置される。

図２は、本実施例の画素１１の等価回路図である。画素１１は、光電変換部であるフォトダイオード６０１ａ、６０１ｂを有する。画素１１のフォトダイオード６０１ａ、６０１ｂには、不図示の１つのマイクロレンズと、カラーフィルタを透過した光が入射する。フォトダイオード６０１ａに入射する光と、フォトダイオード６０１ｂに入射する光の波長は実質的に同じである。

フォトダイオード６０１ａは、転送トランジスタ６０３ａを介して、フローティングディフージョン部（以下、ＦＤ部）６０５に接続されている。また、転送トランジスタ６０３ａのゲートは、制御線６５０を介して、不図示の垂直走査回路に接続されている。

フォトダイオード６０１ｂは、転送トランジスタ６０３ｂを介して、フローティングディフージョン部（以下、ＦＤ部）６０５に接続されている。また、転送トランジスタ６０３ｂのゲートは、制御線６５５を介して、不図示の垂直走査回路に接続されている。

ＦＤ部６０５は、リセットトランジスタ６０６と、増幅トランジスタ６０７のゲートに接続されている。

リセットトランジスタ６０６および増幅トランジスタ６０７は、電源電圧Ｖｄｄが供給される。リセットトランジスタ６０６のゲートは、制御線６６０を介して、不図示の垂直走査回路に接続されている。

増幅トランジスタ６０７は、選択トランジスタ６０８に接続されている。選択トランジスタ６０８のゲートは、制御線６６５を介して、不図示の垂直走査回路に接続されている。

選択トランジスタ６０８は、信号線２０１に接続されている。

図３は、図１に示したＡＤＣ１０７の等価回路図である。ＡＤＣ１０７は、比較器１０５、ＤＡＣ１０４、制御回路１０６を有する。

比較器１０５には、入力容量である容量素子Ｃｉｎ１、Ｃｉｎ２のそれぞれの一方のノードが接続される。容量素子Ｃｉｎ１の他方のノードには信号Ｖｖｌが入力される。容量素子Ｃｉｎ２の他方のノードには、信号Ｖｄａｃが入力される。容量素子Ｃｉｎ１と比較器１０５の入力ノードと、比較器１０５の出力ノードとの間の電気的経路にはスイッチＳＷ１が設けられている。また、容量素子Ｃｉｎ２と比較器１０５の入力ノードと、比較器１０５の出力ノードとの間の電気的経路にはスイッチＳＷ２が設けられている。スイッチＳＷ１、スイッチＳＷ２は、不図示のタイミングジェネレータによって制御される。

ＤＡＣ１０４は、第１ＤＡＣ１０４－１、第２ＤＡＣ１０４－２を有する。制御回路１０６には、比較器１０５から信号ＣＯＵＴが入力される。制御回路１０６には、不図示のタイミングジェネレータからクロック信号の信号ＣＬＫが入力される。また、制御回路１０６は、信号ＣＯＮ１を第１ＤＡＣ１０４－１に出力する。また、制御回路１０６は、信号ＣＯＮ２を第２ＤＡＣ１０４－２に出力する。

（ＤＡＣ１０４の等価回路）
図４は、ＤＡＣ１０４の等価回路の詳細を示した図である。図４（Ａ）は第１ＤＡＣ１０４－１の等価回路を示している。図４（Ｂ）は、第２ＤＡＣ１０４－２の等価回路を示している。

第１ＤＡＣ１０４－１は、容量素子Ｃ１－０～Ｃ１－６を有する。また、容量素子Ｃ１－０～Ｃ１－６のそれぞれに対応して、スイッチＳ１－０～Ｓ１－６が設けられている。図４では、容量素子Ｃ１－２～Ｃ１－４と、スイッチＳ１－２～Ｓ１－４の図示を省略している。この省略された容量素子Ｃ１－２～Ｃ１－４のそれぞれと、スイッチＳ１－２～Ｓ１－４のそれぞれの接続関係は、容量素子Ｃ１－０、スイッチＳ１－０の接続関係と同じである。容量素子Ｃ１－０～Ｃ１－６の容量値は、バイナリウェイトの関係になっている。容量素子Ｃ１－０の容量値は１Ｃである。容量素子Ｃ１－１～Ｃ１－６の容量値は順に、２Ｃ、４Ｃ、８Ｃ、１６Ｃ、３２Ｃ、６４Ｃである。スイッチＳ１－０～Ｓ１－６のそれぞれは、電圧ＶＲＨ、ＶＲＬの一方を、それぞれの対応する容量素子Ｃ１－０～Ｃ１－６に接続する。この電圧ＶＲＨ、ＶＲＬの接続の切り替えは、制御回路１０６から出力される信号ＣＯＮ１によって制御される。

第２ＤＡＣ１０４－２は、容量素子Ｃ２－０～Ｃ２－３、スイッチＳ２－０～Ｓ２－３を有する。容量素子とスイッチの接続関係は、第１ＤＡＣ１０４－１と同じである。容量素子Ｃ２－０～Ｃ２－３の容量値は、バイナリウェイトの関係になっている。容量素子Ｃ２－０の容量値は１Ｃである。容量素子Ｃ２－１～Ｃ２－３の容量値は順に、２Ｃ、４Ｃ、８Ｃである。

第１ＤＡＣ１０４－１によるＡＤ変換は７ビットで行う。一方、第２ＤＡＣ１０４－２によるＡＤ変換は４ビットで行う。本実施例では、ランダムノイズの±６σが７ＬＳＢ以内である場合としている。したがって、第２ＤＡＣ１０４－２は４ビットのＡＤ変換を行う。

図５は、本実施例の撮像装置のＡＤ変換動作を示した図である。

本実施例では、１つの画素信号に対し、複数回のＡＤ変換を行う。この「１つの画素信号」を説明する。リセットトランジスタ６０６によるＦＤ部６０５からの電荷の排出、あるいは転送トランジスタ６０３ａ、６０３ｂによる新たな電荷のＦＤ部６０５への転送がなされずに、増幅トランジスタ６０７が出力する信号は１つの画素信号とみなされる。例えば画素１１の選択トランジスタ６０８がオンすることによって増幅トランジスタ６０７が信号を出力している期間に、ランダムノイズによってＦＤ部６０５の電圧が変動する場合がある。このランダムノイズは、典型的には増幅トランジスタ６０７に起因するノイズである。これにより、増幅トランジスタ６０７の信号レベルに変化が生じる。しかし、リセットトランジスタ６０６によるＦＤ部６０５からの電荷の排出、あるいは転送トランジスタ６０３ａ、６０３ｂによる新たな電荷のＦＤ部６０５への転送はなされていない。したがって、このようなノイズによるＦＤ部６０５の電圧の変動による信号値の変動は、実質的に１つの画素信号としてみなすことのできる範囲内である。

本実施例では、１つの画素信号に対するＡＤ変換の回数を４回とする。１回目のＡＤ変換によって、画素信号に対応するＮビット（Ｎは２以上の整数）のデジタル信号として、７ビットのデジタル信号を生成する。２回目以降のＡＤ変換では、Ｎビットのうちの下位ｎビットとして、下位４ビットに対応するデジタル信号を生成する。

図５は、Ｖｖｌ、Ｖｄａｃとして、図３に示した信号Ｖｖｌ、信号Ｖｄａｃの電圧を示している。図５の横軸は時間である。また、縦軸には、信号Ｖｄａｃが対応するデジタル信号の信号値をＳＡＲ値として記載している。また、図５は、スイッチＳ１－０～Ｓ１－６、Ｓ２－０～Ｓ２－３の動作も合わせて示している。図５でＬとして示されているスイッチは、電圧ＶＲＬに接続されている。図５でＨと示されているスイッチは、電圧ＶＲＨに接続されている。

ここで、図５に示している信号Ｖｖｌの電圧を説明する。

垂直走査回路は、転送トランジスタ６０３ａのゲートに接続される制御線６５０の電圧と、転送トランジスタ６０３ｂのゲートに接続される制御線６５５の電圧をともにＨｉｇｈレベルにする。これにより、フォトダイオード６０１ａ、６０１ｂが蓄積した電荷（本実施例では電子である）が、転送トランジスタ６０３ａ、６０３ｂを介してＦＤ部６０５に転送される。ＦＤ部６０５では、フォトダイオード６０１ａ、６０１ｂのそれぞれの電荷が加算される。これにより、ＦＤ部６０５は、フォトダイオード６０１ａ、６０１ｂのそれぞれの電荷を加算した電荷に対応する電圧となる。仮に、フォトダイオード６０１ａのみの電荷によるＦＤ部６０５の電圧に基づいて増幅トランジスタ６０７が出力する信号をＡ信号とする。また、仮に、フォトダイオード６０１ｂのみの電荷によるＦＤ部６０５の電圧に基づいて増幅トランジスタ６０７が出力する信号をＢ信号とする。この表記に従うと、フォトダイオード６０１ａ、６０１ｂのそれぞれの電荷を加算した電荷に対応するＦＤ部６０５の電圧に基づいて増幅トランジスタ６０７が出力する信号はＡ信号とＢ信号を加算したＡ＋Ｂ信号とみなすことができる。よって、信号線２０１には、Ａ＋Ｂ信号が出力される。

図５に示した信号Ｖｖｌは、このＡ＋Ｂ信号に対応する電圧である。

ＡＤＣ１０７は、Ａ＋Ｂ信号のＡＤ変換を行う。

制御回路１０６は、時刻ｔ０において、第１ＤＡＣ１０４－１の各スイッチを信号ＣＯＮ１によって、電圧ＶＲＬに接続させている。

一方、制御回路１０６は、時刻ｔ０において、第２ＤＡＣ１０４－２のスイッチＳ２－３を、信号ＣＯＮ２によって、電圧ＶＲＨに接続させている。第２ＤＡＣ１０４－２の出力は、スイッチＳ２－３が電圧ＶＲＬに接続されている場合に比べて、オフセットが付与された状態となる。後述するが、ＡＤ変換によって生成されるデジタル信号の８ＬＳＢに対応するオフセット量が付与されている。この信号Ｖｄａｃが出力されている状態で、不図示のタイミングジェネレータは、スイッチＳＷ１、ＳＷ２をオンからオフにする。これにより、比較器１０５のリセットが解除される。これにより、信号Ｖｄａｃの初期値が、スイッチＳ１－０～Ｓ１－６、スイッチＳ２－０～Ｓ２－２が電圧ＶＲＬに接続され、スイッチＳ２－３が電圧ＶＲＨに接続された状態における電圧となる。第２ＤＡＣ１０４－２のスイッチＳ２－３、容量素子Ｃ２－３は、比較信号にオフセットを付与するオフセット付与部である。

その後、制御回路１０６は、スイッチＳ１－６を電圧ＶＲＨに接続させる。これにより、信号Ｖｄａｃは、ＳＡＲ値の１０００００に対応する電圧となる。信号Ｖｖｌは、信号Ｖｄａｃの振幅よりも大きいため比較器１０５は、Ｈｉｇｈレベルの比較結果信号を出力する。このＨｉｇｈレベルの比較結果信号を受けた制御回路１０６は、デジタル信号のＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）である７ビット目の値を１とする。

また、Ｈｉｇｈレベルの比較結果信号を受けた制御回路１０６は、スイッチＳ１－６を電圧ＶＲＨに接続させたまま、スイッチＳ１－５を電圧ＶＲＨに接続させる。これにより、信号Ｖｄａｃは、ＳＡＲ値の１１０００００に対応する電圧となる。信号Ｖｖｌは、信号Ｖｄａｃの振幅よりも小さいため比較器１０５は、Ｌｏｗレベルの比較結果信号を出力する。このＬｏｗレベルの比較結果信号を受けた制御回路１０６は、デジタル信号の６ビット目の値を０とする。

また、Ｌｏｗレベルの比較結果信号を受けた制御回路１０６は、スイッチＳ１－６を電圧ＶＲＨに接続させたまま、スイッチＳ１－５を電圧ＶＲＬに接続させ、スイッチＳ１－４を電圧ＶＲＨに接続させる。これにより、信号Ｖｄａｃは、ＳＡＲ値の１０１００００に対応する電圧となる。信号Ｖｖｌは、信号Ｖｄａｃの振幅よりも小さいため比較器１０５は、Ｌｏｗレベルの比較結果信号を出力する。このＬｏｗレベルの比較結果信号を受けた制御回路１０６は、デジタル信号の５ビット目の値を０とする。

また、Ｌｏｗレベルの比較結果信号を受けた制御回路１０６は、スイッチＳ１－６を電圧ＶＲＨに接続させたまま、スイッチＳ１－５、Ｓ１－４を電圧ＶＲＬに接続させ、スイッチＳ１－３を電圧ＶＲＨに接続させる。これにより、信号Ｖｄａｃは、ＳＡＲ値の１００１０００に対応する電圧となる。信号Ｖｖｌは、信号Ｖｄａｃの振幅よりも大きいため比較器１０５は、Ｈｉｇｈレベルの比較結果信号を出力する。このＨｉｇｈレベルの比較結果信号を受けた制御回路１０６は、デジタル信号の４ビット目の値を１とする。

また、Ｈｉｇｈレベルの比較結果信号を受けた制御回路１０６は、スイッチＳ１－６、Ｓ１－３を電圧ＶＲＨに接続させたまま、スイッチＳ１－５、Ｓ１－４を電圧ＶＲＬに接続させる。そして、制御回路１０６はスイッチＳ１－２を電圧ＶＲＨに接続させる。これにより、信号Ｖｄａｃは、ＳＡＲ値の１００１１００に対応する電圧となる。信号Ｖｖｌは、信号Ｖｄａｃの振幅よりも小さいため比較器１０５は、Ｌｏｗレベルの比較結果信号を出力する。このＬｏｗレベルの比較結果信号を受けた制御回路１０６は、デジタル信号の３ビット目の値を０とする。

また、Ｌｏｗレベルの比較結果信号を受けた制御回路１０６は、スイッチＳ１－６、Ｓ１－３を電圧ＶＲＨに接続させたまま、スイッチＳ１－５、Ｓ１－４、Ｓ－１－２を電圧ＶＲＬに接続させる。そして、制御回路１０６はスイッチＳ１－１を電圧ＶＲＨに接続させる。これにより、信号Ｖｄａｃは、ＳＡＲ値の１００１０１０に対応する電圧となる。信号Ｖｖｌは、信号Ｖｄａｃの振幅よりも大きいため比較器１０５は、Ｈｉｇｈレベルの比較結果信号を出力する。このＨｉｇｈレベルの比較結果信号を受けた制御回路１０６は、デジタル信号の２ビット目の値を１とする。

また、Ｈｉｇｈレベルの比較結果信号を受けた制御回路１０６は、スイッチＳ１－６、Ｓ１－３、Ｓ１－１を電圧ＶＲＨに接続させたまま、スイッチＳ１－５、Ｓ１－４、Ｓ－１－２を電圧ＶＲＬに接続させる。そして、制御回路１０６はスイッチＳ１－０を電圧ＶＲＨに接続させる。これにより、信号Ｖｄａｃは、ＳＡＲ値の１００１０１１に対応する電圧となる。信号Ｖｖｌは、信号Ｖｄａｃの振幅よりも大きいため比較器１０５は、Ｈｉｇｈレベルの比較結果信号を出力する。このＨｉｇｈレベルの比較結果信号を受けた制御回路１０６は、デジタル信号のＬＳＢ（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）の値を１とする。これにより、Ａ＋Ｂ信号に対応するデジタル信号Ｄ１が、１００１０１１と確定される。この時、第１ＤＡＣ１０４－１は、スイッチＳ１－０、Ｓ１－１、Ｓ１－３、Ｓ１－６が電圧ＶＲＨに接続されている。そして第１ＤＡＣ１０４－１では、スイッチＳ１－２、Ｓ１－４、Ｓ１－５が電圧ＶＲＬに接続されている。

この状態で、制御回路１０６は、信号ＣＯＮ２によって、第２ＤＡＣ１０４－２のスイッチＳ２－３の接続先を電圧ＶＲＨから電圧ＶＲＬに切り替える。これにより、信号Ｖｄａｃの電圧は、デジタル信号Ｄ１の下から４ビット目の値を０に変更した、１００００１１に対応する電圧となる。つまり、１回目のＡＤ変換によるデジタル信号Ｄ１の確定時の信号Ｖｄａｃに対し、デジタル信号Ｄ１から８ＬＳＢ分小さいデジタル信号に対応する信号Ｖｄａｃを出力する。つまり、時刻ｔ０において、第２ＤＡＣ１０４－２のスイッチＳ２－３が電圧ＶＲＨに接続された状態を信号Ｖｄａｃの初期値としている。これにより、１回目のＡＤ変換によってデジタル信号Ｄ１の値が確定した時の信号Ｖｄａｃの電圧から振幅を小さくした電圧に、信号Ｖｄａｃを設定することができる。これにより、信号Ｖｖｌの振幅がランダムノイズの影響によって小さくなった場合においても、２回目の４ビットのＡＤ変換のレンジの範囲内に収めやすくすることができる。

仮に時刻ｔ０の時に、スイッチＳ２－３が電圧ＶＲＬに接続されていた場合には、第２ＤＡＣ１０４－２では信号Ｖｄａｃの振幅を小さくすることができない。よって、信号Ｖｖｌの振幅がランダムノイズの影響によって小さくなった場合においても、２回目の４ビットのＡＤ変換のレンジの範囲から逸脱する。また、第２ＤＡＣ１０４－２を設けず、第１ＤＡＣ１０４－１のスイッチＳ１－３の切り替えによって信号Ｖｄａｃの電圧を変更する場合が想定されるが、この場合には、デジタル信号Ｄ１の４ビット目の値によって処理を変更することが求められる。例えば、デジタル信号Ｄ１の値が１００００００である場合、１６ＬＳＢ小さいデジタル信号に対応する信号Ｖｄａｃの生成にはスイッチＳ１－６の接続先を電圧ＶＲＨから電圧ＶＲＬに切替える。さらにスイッチＳ１－３の接続先を電圧ＶＲＬから電圧ＶＲＨに切り替える処理が必要になる。このように、デジタル信号Ｄ１の値に応じた処理の変更が必要になるため、処理が煩雑になる。

一方で、本実施例の場合には、第２ＤＡＣ１０４－２のスイッチＳ２－３が電圧ＶＲＨに接続された状態で信号Ｖｄａｃの初期値が確定される。これにより、デジタル信号Ｄ１の値に拠らず、８ＬＳＢに対応した信号Ｖｄａｃのオフセットを付与することができる。

このオフセットを利用した、２回目のＡＤ変換について説明する。

信号Ｖｖｌにおいては、ランダムノイズの影響により、１回目のＡＤ変換時とは異なる電圧となっている。

スイッチＳ２－３が電圧ＶＲＬに接続された状態での信号Ｖｄａｃの振幅よりも、信号Ｖｖｌの振幅の方が大きいため、比較器１０５はＨｉｇｈレベルの比較結果信号を出力する。

Ｈｉｇｈレベルの比較結果信号を受けた制御回路１０６は、スイッチＳ２－３を電圧ＶＲＨに接続する。これにより、信号Ｖｄａｃは、デジタル信号Ｄ１の信号値に対応する電圧となる。仮に、比較器１０５の比較結果信号がＬｏｗレベルであったとすると、信号Ｖｖｌの振幅が、２回目のＡＤ変換可能なレンジを下回っていると判定される。この場合には、２回目のＡＤ変換のレンジをさらに振幅の小さい電圧を包含するように変更する、２回目のＡＤ変換を中止する、といった処理を行うことができる。この判別を不要とする場合には、時刻ｔ２の、スイッチＳ２－３の接続先を電圧ＶＲＨから電圧ＶＲＬに変更する動作を省略することができる。

時刻ｔ２から時刻ｔ３の期間の、その他のＡＤ変換動作は、１回目のＡＤ変換の動作と同様とすることができる。これにより、０１１０の値のデジタル信号Ｄ２を得ることができる。

時刻ｔ４から時刻ｔ５の期間のＡＤ変換動作は、２回目のＡＤ変換の動作と同様とすることができる。これにより、１０１１の値のデジタル信号Ｄ３を得ることができる。

時刻ｔ６から時刻ｔ７の期間のＡＤ変換動作は、２回目のＡＤ変換の動作と同様とすることができる。これにより、００１０の値のデジタル信号Ｄ４を得ることができる。

得られたデジタル信号については、以下の様に処理する。

得られたデジタル信号Ｄ２、Ｄ３、Ｄ４のＭＳＢを反転処理する。反転後のデジタル信号をそれぞれＤｖ２、Ｄｖ３、Ｄｖ４、Ｄｖ５とすると、それぞれの値は、
デジタル信号Ｄｖ２＝１１１０
デジタル信号Ｄｖ３＝００１１
デジタル信号Ｄｖ４＝１０１０
となる。これにより、デジタル信号Ｄｖ２、Ｄｖ３、Ｄｖ４のそれぞれは、デジタル信号Ｄ１に対する差分を示すデジタル信号となる。

その後、次の処理を行って、増幅信号Ｖａｍｐに対応するデジタル信号ＤＦの値を確定させる。
デジタル信号ＤＦ＝Ｄ１＋（Ｄｖ２＋Ｄｖ３＋Ｄｖ４）／４

このデジタル信号ＤＦは、デジタル信号Ｄ１に対し、ランダムノイズを低減させた信号となる。このデジタル信号ＤＦを得る処理は、図１に示したメモリ１０８で実行してもよいし、撮像装置の外部に設けられた信号処理部で処理するようにしてもよい。

このように、本実施例の撮像装置は、オフセット付与部である第２ＤＡＣ１０４－２のスイッチＳ２－３、容量素子Ｃ２－３がオフセットを比較信号に付与する。このオフセットが比較信号に付与された状態で、制御部である制御回路１０６は、比較器に、第１ＤＡＣ１０４－１によって電圧が変化される比較信号である信号Ｖｄａｃとアナログ信号である信号Ｖｖｌとの比較を行わせる。これにより、デジタル信号Ｄ１の値によらず、所定のビット数分のオフセットを信号Ｖｄａｃに付与して２回目以降のＡＤ変換を行うことができる。

（実施例２）
実施例１では、２回目以降のＡＤ変換として、Ｎビットのうちの下位ｎビットである４ビット分のＡＤ変換を行った。この２回目以降のＡＤ変換の対象とするビット数の設定について、本実施例では説明する。

図６は、本実施例における、２回目以降のＡＤ変換のビット数を決定する処理を示したチャートである。

ランダムノイズが正規分布をすると仮定し、標準偏差をσとすると、２回目のＡＤ変換は、６σＬＳＢ以上のＡＤ変換を行うようにする。本実施例においても実施例１と同じく、この６σが７以下であることを想定する。

ＡＤＣ１０７は、Ｎ－１回目のＡＤ変換を実行する。

不図示の演算部は、ノイズの絶対値｜Ｎａｍ｜の見積もりを行う。この見積もりは、
｜Ｎａｍ｜≦６σ×√（Ｎ－１）
として計算できる。Ｎ－１が４であるとすると、
｜Ｎａｍ｜≦３．５ （ＬＳＢ）
として見積もられる。

従って演算部は、ノイズがＸビット相当の信号であると判定する。ここでは、｜Ｎａｍ｜≦３．５（ＬＳＢ）であるので、３．５ＬＳＢを包含する、２ビット相当の信号であると判定する。また、演算部は、これまでに得られたデジタル信号の平均化処理を行うことで、デジタル信号Ａｖｅを生成する。

演算部は、デジタル信号Ａｖｅから、２＾Ｘ ＬＳＢ（ここで＾の記号はべき乗を表す）分の信号を差し引いた信号をオフセット量として得る。また、演算部は、Ｘ＋１ビットを次のＡＤ変換であるＡＤ（Ｎ）のビット数として決定する。

Ｎ＝２の場合は、６σが７ＬＳＢ相当であるから、Ｘ＋１ビットは４となる。よって、２回目のＡＤ変換を４ビットのＡＤ変換とする。Ｎ＝３および４の場合、Ｘ＋１ビットは、４となる。３回目、４回目のＡＤ変換もまた、４ビットのＡＤ変換とする。Ｎ＝５の場合、Ｘ＋１ビットは３となる。よって、５回目のＡＤ変換は３ビットのＡＤ変換とする。このように、ＡＤ変換の実行済回数の増加に応じて、次のＡＤ変換のビット数を減らすことができる。

よって、本実施例の撮像装置では、ノイズ量を見積もることにより、複数回のＡＤ変換に要する期間を短縮することができる。

（実施例３）
本実施例の撮像装置について、実施例１と異なる点を中心に説明する。

図７は本実施例の撮像装置の構成を示した図である。本実施例の撮像装置は、信号Ｖｖｌを増幅した増幅信号Ｖａｍｐを比較器１０５に出力する増幅器１０３を備える。

図８は、図７の増幅器１０３、ＡＤＣ１０７を示した図である。増幅器１０３のゲインは可変であり、不図示のタイミングジェネレータから信号Ｇａｉｎによって、ゲインが設定される。また、この増幅率の設定情報である信号Ｇａｉｎは、ＡＤＣ１０７の制御回路１０６にも入力される。制御回路１０６は、この信号Ｇａｉｎによって２回目以降のＡＤ変換のビット数を設定する。

増幅器１０３は、信号Ｇａｉｎによって設定されたゲインを信号Ｖｖｌに適用する。そして増幅器１０３は、信号Ｖｖｌを設定されたゲインで増幅した信号を、増幅信号Ｖａｍｐとして比較器１０５に出力する。

増幅器１０３のゲインが増加するにつれて、増幅信号Ｖａｍｐに含まれるノイズは増加する傾向にある。したがって、本実施例の撮像装置は、増幅器１０３のゲインの増加に応じて、２回目以降のＡＤ変換のビット数を増加させる。ここで、仮にゲインが１倍、４倍、１６倍のそれぞれの場合のランダムノイズの６σをそれぞれ順に、７、１５、３１ＬＳＢとする。典型的には、ゲインが１倍の場合には、２回目以降のＡＤ変換のビット数を３ビットとする。典型的には、ゲインが４倍の場合には、２回目以降のＡＤ変換のビット数を４ビットとする。典型的には、ゲインが１６倍の場合には、２回目以降のＡＤ変換のビット数を５ビットとする。このように、増幅器１０３のゲインの増加に応じて、２回目以降のＡＤ変換のビット数を増加させる。これにより、本実施例の撮像装置は、増幅器のゲインに対応して、ノイズを低減させたデジタル信号を生成することができる。

なお、本実施例の撮像装置は実施例２と組み合わせることも可能である。

（実施例４）
本実施例の撮像装置について、実施例１と異なる点を中心に説明する。

本実施例の撮像装置は、図２に示した画素１１の構成において、画素１１は、フォトダイオード６０１ａの電荷に基づく信号（Ａ信号とする）を出力する。さらに画素１１は、フォトダイオード６０１ａ、６０１ｂの電荷を加算して得られる電荷に基づく信号（Ａ＋Ｂ信号）を出力する。Ａ信号は、複数の光電変換部の一部のみの光電変換部の電荷に基づく第１信号である。Ａ＋Ｂ信号は、複数の光電変換部の電荷に基づく第２信号である。

本実施例の撮像装置はＡ信号のＡＤ変換のビット数をＡ＋Ｂ信号のＡＤ変換のビット数よりも少なくする。具体的には、Ａ信号のＡＤ変換のビット数を、Ａ＋Ｂ信号のＡＤ変換のビット数よりも、下位の１ビット分少なくする。

また、本実施例ではＮ信号のＡＤ変換のビット数についても、Ａ＋Ｂ信号のＡＤ変換のビット数よりも少なくする。具体的には、Ｎ信号のＡＤ変換のビット数を、Ａ＋Ｂ信号のＡＤ変換のビット数よりも、上位の２ビット分少なくする。

図９は、本実施例の撮像装置の動作を示したタイミング図である。図９に示した、６５０、６５５，６６０は、図２に示した各制御線と対応する。

時刻ｔ１０２に、垂直走査回路１０１は制御線６６０の電圧をＨｉｇｈレベルからＬｏｗレベルに変化させる。これにより、ＦＤ部６０５のリセットが解除され、ノイズ信号（Ｎ信号とする）が信号線２０１に出力される。

時刻ｔ１０３から時刻ｔ１０７の期間、ＡＤＣ１０７はＮ信号のＡＤ変換を行う。時刻ｔ１０３から時刻ｔ１０４までの期間に、Ｎ信号の１回目のＡＤ変換がＡビットで行われる（ＮＡＤ１）。

２回目以降のＮ信号のＡＤ変換は、Ａビットよりも少ない、Ｂビットで行われる。このＢビットのＡＤ変換を３回繰り返す（ＮＡＤ２～４）。

ＮＡＤ２～４で得られたデジタル信号を平均化した信号と、ＮＡＤ１で得られたデジタル信号とを用いて、Ｎ信号に対応するデジタル信号ＤＮが得られる。

時刻ｔ１０８に、垂直走査回路１０１は、制御線６５０の電圧をＨｉｇｈレベルとする。そして、時刻ｔ１０９に、垂直走査回路１０１は、制御線６５０の電圧をＬｏｗレベルとする。これにより、フォトダイオード６０１ａの電荷がＦＤ部６０５に転送される。これにより、増幅トランジスタ６０７は、フォトダイオード６０１ａの電荷に対応する信号であるＡ信号を信号線２０１に出力する。

時刻ｔ１１０から時刻ｔ１１４の期間、ＡＤＣ１０７はＡ信号のＡＤ変換を行う。時刻ｔ１１０から時刻ｔ１１１までの期間に、Ａ信号の１回目のＡＤ変換がＣビットで行われる（ＳＡＤ１＿Ａ）。Ｃビットは、Ａビットよりも多いビット数である。

２回目以降のＡ信号のＡＤ変換は、Ｃビットよりも少ない、Ｄビットで行われる。このＤビットのＡＤ変換を３回繰り返す（ＳＡＤ２＿Ａ～４＿Ａ）。このＤビットは、Ｂビットよりも多いビット数である。

ＳＡＤ２＿Ａ～４＿Ａで得られたデジタル信号を平均化した信号と、ＳＡＤ１＿Ａで得られたデジタル信号とを用いて、Ａ信号に対応するデジタル信号ＤＡが得られる。

ＦＤ部６０５には、時刻ｔ１１５よりも前にフォトダイオード６０１ａから転送された電荷が保持されている。

時刻ｔ１１５に、垂直走査回路１０１は、制御線６５０、制御線６５５の電圧をＨｉｇｈレベルとする。そして、時刻ｔ１１６に、垂直走査回路１０１は、制御線６５０、制御線６５５の電圧をＬｏｗレベルとする。これによって、時刻ｔ１０９から時刻ｔ１１６までの期間にフォトダイオード６０１ａに蓄積された電荷と、時刻ｔ１０１以前から時刻ｔ１１６までの期間にフォトダイオード６０１ｂに蓄積された電荷とがＦＤ部６０５に転送される。これにより、ＦＤ部６０５では、フォトダイオード６０１ａ、６０１ｂのそれぞれの電荷が加算される。増幅トランジスタ６０７は、フォトダイオード６０１ａ、６０１ｂのそれぞれの電荷を加算した電荷に対応する信号であるＡ＋Ｂ信号を信号線２０１に出力する。

時刻ｔ１１７から時刻ｔ１２１の期間、ＡＤＣ１０７はＡ＋Ｂ信号のＡＤ変換を行う。時刻ｔ１１７から時刻ｔ１１８までの期間に、Ａ＋Ｂ信号の１回目のＡＤ変換がＥビットで行われる（ＳＡＤ１＿Ｂ）。Ｅビットは、Ｃビットよりも多いビット数である。

２回目以降のＡ信号のＡＤ変換は、Ｅビットよりも少ない、Ｆビットで行われる。このＦビットのＡＤ変換を３回繰り返す（ＳＡＤ２＿Ｂ～４＿Ｂ）。このＦビットは、Ｂビットよりも多いビット数である。

ＳＡＤ２＿Ｂ～４＿Ｂで得られたデジタル信号を平均化した信号と、ＳＡＤ１＿Ｂで得られたデジタル信号とを用いて、Ａ＋Ｂ信号に対応するデジタル信号ＤＡＢが得られる。

Ｎ信号、Ａ信号、Ａ＋Ｂ信号のそれぞれの信号が取り得る最大振幅は、Ｎ信号最大振幅＜Ａ信号最大振幅＜Ａ＋Ｂ信号最大振幅の関係となる。この関係に応じて、本実施例の撮像装置のＡＤＣは、各信号の１回目のＡＤ変換のビット数と、２回目以降のＡＤ変換のビット数をそれぞれ変更する。

本実施例のＡＤ変換のビット数を整理する。
ＮＡＤ１：Ａビット
ＮＡＤ２～４：Ｂビット
ＳＡＤ１＿Ａ：Ｃビット
ＳＡＤ２＿Ａ～４＿Ａ：Ｄビット
ＳＡＤ１＿Ｂ：Ｅビット
ＳＡＤ２＿Ｂ～４＿Ｂ：Ｆビット

ビット数の関係は次のようになる。各信号の１回目のＡＤ変換のビット数の関係はＡ＜Ｃ＜Ｅとなる。また、各信号の２回目以降のＡＤ変換のビット数の関係は、Ｂ＜Ｄ＜Ｆとなる。典型的には、ＦビットはＡビットよりも小さいビット数となる。したがって、Ｂ＜Ｄ＜Ｆ＜Ａ＜Ｃ＜Ｅの関係となる。

図１０は、本実施例のＡ信号のＡＤ変換におけるＡＤＣ１０７の動作を示した図である。実施例１のＡＤ変換動作と異なるのは、ビット数をＡ＋Ｂ信号のＡＤ変換に比べて少なくしているため、スイッチＳ１－０、Ｓ２－０の接続先が電圧ＶＲＬに固定化されている点である。その他の点は、実施例１のＡＤ変換動作と同様である。

これにより、本実施例の撮像装置は、ノイズの少ないデジタル信号の生成と、１つの信号に対して行う複数回のＡＤ変換に要する期間の短縮とを行うことができる。

なお、本実施例ではＡ信号のＡＤ変換のビット数をＡ＋Ｂ信号のＡＤ変換のビット数よりも少なくしていた。Ａ信号の分解能を高めたい場合には、Ａ信号のビット数を、Ａ＋Ｂ信号のビット数よりも多くするようにしてもよい。図２の画素１１は先述したように１つのマイクロレンズに対して、フォトダイオード６０１ａ、６０１ｂが設けられている。したがって、Ａ信号と、Ａ＋Ｂ信号からＡ信号を引いて得られるＢ信号とを用いて、位相差検出方式の焦点検出を行うことができる。この焦点検出の精度を高めたい場合には、Ａ信号の分解能をＡ＋Ｂ信号に比べて高めることができる。この場合には、Ａ信号のビット数を、Ａ＋Ｂ信号のビット数よりも多くするようにしてもよい。この場合におけるビット数の関係は、Ａ＜Ｅ＜Ｃとなる。

また、別の例として、焦点検出を行うためにＡ＋Ｂ信号からＡ信号を差し引いたＢ信号を得るが、Ａ信号とＢ信号との分解能が揃っていることが好ましい。この観点で言えば、Ａ信号とＡ＋Ｂ信号のＡＤ変換のビット数を同じとしてもよい。この場合におけるビット数の関係は、Ａ＜Ｃ＝Ｅとなる。したがって、本実施例が包含するビット数の関係は、Ａ＜Ｃ≦Ｅ、Ａ＜Ｅ≦Ｃとなる。

（実施例５）
実施例１～４の撮像装置は、１つの半導体基板に形成された撮像装置に限定されるものでは無く、積層型の撮像装置にも適用可能である。

以下に述べる実施例は、積層型の撮像装置に関する。

（撮像装置の全体構成）
図１１は、本実施例の撮像装置が備える、第１チップ１、第２チップ５を示した図である。第１チップ１は、複数行および複数列に渡って画素１１が配された画素アレイを備える画素チップである。また、第２チップ５は、複数行および複数列に渡って、信号処理回路２１が配された回路チップである。なお、ここでは画素１１と信号処理回路２１のみを図示しているが、他に画素１１を制御する制御線、画素１１が出力する信号を伝送する信号線が適宜、第１チップ１に配される。また、垂直走査回路、タイミングジェネレータ等の駆動回路が適宜、第１チップ１あるいは第２チップ５に配される。

（画素アレイ内の画素配置）
図１２は、第１チップ１が備える画素アレイを示した図である。本実施例の画素アレイの画素１１は、有効画素、オプティカルブラック画素（ＯＢ画素）、リファレンス画素を有する。各画素の構成については後述する。画素アレイは、有効画素領域８１０、水平ＯＢ画素領域８１２Ａ、垂直ＯＢ画素領域８１２Ｂ、リファレンス画素領域８１５を有する。

垂直ＯＢ画素領域８１２Ｂはリファレンス画素領域８１５と有効画素領域８１０の間に配されている。水平ＯＢ画素領域８１２Ａは、有効画素領域８１０の一方の端部の外側に配されている。水平ＯＢ画素領域８１２Ａと、垂直ＯＢ画素領域８１２Ｂとを組み合わせたＯＢ画素領域が、有効画素領域８１０をＬ字型に囲むように配されているともいえる。

（平面視における、画素と信号処理回路の配置関係）
図１３は、図１２において、領域８２０として示した部分に関する、平面視における、第１チップ１が備える画素１１と、第２チップ５が備える信号処理回路２１（Ａ）～（Ｃ）のレイアウトを示した図である。以下、信号処理回路２１（Ａ）～（Ｃ）を区別せずに表記する場合には、単に信号処理回路２１とする。

画素１１は、有効画素１３を有する。図１３では、有効画素１３が備えるカラーフィルタの色も合わせて示している。図１３に示したＲは、有効画素１３が赤（Ｒ）のカラーフィルタを備えることを示している。以下、同じくＧ、Ｂはそれぞれ、有効画素１３が緑（Ｇ）、青（Ｂ）のカラーフィルタを備えることを示している。

別の言い方をすれば、第１色に対応する波長の光が入射する画素と、第２色に対応する波長の光が入射する画素とを備えるとも言える。

典型的には、赤色に対応する波長は６００～８３０ｎｍである。また、緑色に対応する波長は、５００～６００ｎｍである。また、青色に対応する波長は３６０～５００ｎｍである。

また、カラーフィルタの色は、カラーフィルタの透過率がピークとなるピーク波長で区別してもよい。典型的には、青色のカラーフィルタの透過率のピーク波長は約４５０ｎｍである。また、緑色のカラーフィルタの透過率のピーク波長は約５４０ｎｍである。また、赤色のカラーフィルタの透過率のピーク波長は約６３０ｎｍである。

１つの有効画素１３のカラーフィルタは、単一のカラーフィルタ部材によって構成されていてもよい。また、１つの画素１１のカラーフィルタは、カラーフィルタが設けられる領域の一部と他の一部とで、実質的に同一色とみなせる範囲で、互いに組成が異なるカラーフィルタ部材が設けられた例であってもよい。

また、図１３では、「Ａ」の符号を付した画素を記載している。「Ａ」を付した画素は、遮光膜によって遮光されたオプティカルブラック画素１５（以下、ＯＢ画素１５）である。有効画素１３は、光電変換によって生成した電荷を蓄積する電荷生成部である第１導電型の半導体領域を備える。ＯＢ画素１５は、有効画素１３が備える電荷生成部に対応する、第１導電型の半導体領域を備える。ＯＢ画素１５では、この第１導電型の半導体領域は遮光されている。

また、図１３では、「Ｎ」の符号を付した画素を記載している。「Ｎ」を付した画素は、リファレンス画素１７である。リファレンス画素１７は、有効画素１３とＯＢ画素１５は備える、第１導電型の半導体領域を有しない画素である。

１つの信号処理回路２１は、複数行および複数列に渡って配された画素１１と平面視において重なるように配置されている。ここでは、１つの信号処理回路２１は、４行１２列の画素１１に、平面視において重なるように配置されている。特に、１つの信号処理回路２１は、ＯＢ画素１５と重なるように配されている。また、１つの信号処理回路２１は、有効画素１３、リファレンス画素１７と重なるように配されている。後述するが、信号処理回路２１は、マルチプレックス回路、ＡＤ変換回路を有する。したがって、１つの信号処理回路２１のマルチプレックス回路とＡＤ変換回路の一方、あるいは両方が、画素１１に重なるように配置されていると言える。

また、後述するが、本実施例のＡＤ変換回路は、１列の画素１１の信号をＡＤ変換する。例えば、信号処理回路２１（Ａ）は１列目の画素１１、すなわちＯＢ画素１５、リファレンス画素１７の信号をデジタル信号に変換し、有効画素１３の信号のＡＤ変換を行わない。

信号処理回路２１（Ｂ）は２列目の画素１１、すなわち有効画素１３、ＯＢ画素１５、リファレンス画素１７の信号をデジタル信号に変換する。

信号処理回路２１（Ｃ）は３列目の画素１１、すなわち有効画素１３、ＯＢ画素１５、リファレンス画素１７の信号をデジタル信号に変換する。

なお、この配置は一例であって、本実施例では、１つの信号処理回路２１に対し、複数行、複数列の画素１１が配されている形態を採用することができる。

（撮像装置の等価回路）
図１４は、撮像装置の等価回路を示している。図１４では、図１１に示した画素１１のうち、１列目、２列目、Ｎ列目の画素１１を示している。第１チップ１の画素１１は、１列の画素１１に対し、４本の信号線２０１（Ａ）～（Ｄ）を有する。なお、以下では信号線２０１（Ａ）～（Ｄ）を区別なく表記する場合には、単に信号線２０１と表記する。１行目の画素１１は信号線２０１（Ａ）に接続されている。以下、同様に２～４行目の画素１１は、順に信号線２０１（Ｂ）～（Ｄ）に接続されている。信号線２０１（Ａ）～（Ｄ）は、他の列においても、１列目の画素１１と同じように配されている。

１列の画素１１に対応する信号線２０１（Ａ）～（Ｄ）のそれぞれは、接続部３０３を介して、信号処理回路２１が備えるマルチプレックス回路（以下、ＭＰＸ回路と表記する）３５０（Ａ）に接続されている。また、信号処理回路２１は、ＡＤ変換回路（以下、明細書および図面にてＡＤＣと表記する）３６０（Ａ）、３６０（Ｂ）を有する。ＭＰＸ回路３５０（Ａ）は、信号線２０１（Ａ）～（Ｄ）に接続される入力部と、ＡＤＣ３６０（Ａ）に接続される出力部とを備える第１選択部である。

ＡＤＣ３６０は、実施例１～４で説明したＡＤＣ１０７を適用することができる。

別の列の画素１１に対応する信号線２０１（Ａ）～（Ｄ）のそれぞれは、接続部３０３を介して、信号処理回路２１が備えるＭＰＸ回路３５０（Ｂ）に接続されている。ＭＰＸ回路３５０（Ｂ）は、信号線２０１（Ａ）～（Ｄ）に接続される入力部と、ＡＤＣ３６０（Ｂ）に接続される出力部とを備える第２選択部である。

図１４に示しているように、ＡＤＣ３６０に接続される画素１１は全て、同じ列に属している。本実施例では、ＡＤＣ３６０（Ａ）に接続される画素１１は同じ１列に属するＯＢ画素１５とリファレンス画素１７である。同じく、ＡＤＣ３６０（Ｂ）に接続される全ての画素１１もまた、同じ列に属するＯＢ画素１５、リファレンス画素１７である。

ＡＤＣ３６０（Ａ）、（Ｂ）は、図１２に示した水平ＯＢ画素領域８１２Ａに配されるＯＢ画素１５の信号をＡＤ変換する。さらに、ＡＤＣ３６０（Ａ）、３６０（Ｂ）は、図１２に示した垂直ＯＢ画素領域８１２Ｂに配されるＯＢ画素１５の信号をＡＤ変換する。

ＡＤＣ３６０（Ｃ）に接続される全ての画素１１もまた、同じ１列に属する。本実施例では、ＡＤＣ３６０（Ｃ）に接続される画素１１は有効画素１３、ＯＢ画素１５、リファレンス画素１７である。ＡＤＣ３６０（Ｃ）は、図１２に示した水平ＯＢ画素領域８１２Ａに配されるＯＢ画素１５の信号のＡＤ変換を行わない。ＡＤＣ３６０（Ｃ）は、有効画素領域８１０に配された有効画素１３、垂直ＯＢ画素領域８１２Ｂに配されたＯＢ画素１５、リファレンス画素領域８１５に配されたリファレンス画素１７の信号をＡＤ変換する。

また、図１４に示したように、第２チップ５は電流源３１０を有する。電流源３１０は、接続部３０３を介して、各列の信号線２０１に電流を供給する。

図１４に示したように、画素アレイの１列目には水平ＯＢ画素領域８１２ＡのＯＢ画素１５と、リファレンス画素１７が配されている。１列目のＯＢ画素１５が出力する信号を、ＡＤＣ３６０（Ａ）がＡＤ変換する。ここで、図１３の配置を参照する。図１３では、信号処理回路２１と画素との平面視における配置の関係を示した。図１３に示した信号処理回路２１（Ａ）は、図１４に示したＡＤＣ３６０（Ａ）を有する。すなわち、水平ＯＢ画素領域８１２ＡのＯＢ画素１５と、当該ＯＢ画素１５の信号をＡＤ変換するＡＤＣ３６０（Ａ）は、平面視において重なる位置に配されていると言える。さらに、水平ＯＢ画素領域８１２ＡのＯＢ画素１５と、当該ＯＢ画素１５の信号をＡＤ変換するＡＤＣ３６０（Ｂ）もまた、平面視において重なる位置に配されていると言える。なお、本実施例では、ＡＤＣ３６０（Ａ）、（Ｂ）は、さらに、９～１２列目の有効画素１３とも、平面視において重なる例を示している。

（ＡＤＣの配列）
図１５は、ＡＤＣ３６０を有する信号処理回路２１の配列の一部と、画素アレイの画素配列の一部とを示す図である。図１２で付した符号と同じ部材については、図１２で付した符号と同じ符号を図１５においても付している。

信号処理回路２１（Ａ）は、１列目の画素１１と接続される。具体的には、１列目の画素１１が接続される信号線２０１が、接続部３０３（Ａ）に接続される。この接続部３０３（Ａ）は、接続配線１７０（Ａ）を介して、信号処理回路２１の入力部１６０（Ａ）に接続される。このようにして、１列目の画素１１と、信号処理回路２１（Ａ）が接続される。

同じく、信号処理回路２１（Ｂ）は、２列目の画素１１と接続される。また信号処理回路２１（Ｃ）は、３列目の画素１１と接続される。また信号処理回路２１（Ｄ）は、４列目の画素１１と接続される。

１列目の画素１１である第１画素群から、２列目の画素１１である第２画素群への方向は、第１方向である。つまり第１方向とは、列番号が進む方向を指す。一方、１列目の画素１１に接続される信号処理回路２１（Ａ）から、２列目の画素１１に接続される信号処理回路２１（Ｂ）への方向は、第１方向に交差する方向である第２方向である。この信号処理回路２１の並び方は、水平ＯＢ画素領域８１２ＡのＯＢ画素１５の信号をＡＤ変換する信号処理回路２１に適用することができる。同じく、この信号処理回路２１の並び方は、有効画素１３の信号をＡＤ変換する信号処理回路２１に適用することもできる。

本実施例では、水平ＯＢ画素領域８１２Ａは複数列のＯＢ画素１５を有する。仮に、この複数列をＸ列であるとすれば、水平ＯＢ画素領域８１２ＡのＯＢ画素１５に接続される信号処理回路２１はＸ行設けられることとなる。水平ＯＢ画素領域８１２Ａは、図１２、図１５で示したように、複数行のＯＢ画素１５を有する。したがって、水平ＯＢ画素領域８１２ＡのＯＢ画素１５に接続される信号処理回路２１は、水平ＯＢ画素領域８１２Ａに、平面視において重なっている。別の見方をすれば、水平ＯＢ画素領域８１２ＡのＯＢ画素１５に接続されるＭＰＸ回路３５０は、水平ＯＢ画素領域８１２Ａに、平面視において重なっている。別の見方をすれば、水平ＯＢ画素領域８１２ＡのＯＢ画素１５をＡＤ変換するＡＤＣ３６０は、水平ＯＢ画素領域８１２Ａに、平面視において重なっている。

（撮像装置の接続部周りの断面構造）
図１６は、図１４に示した撮像装置の断面構造を示した図である。図１６では、１列目の４行のＯＢ画素１５と、５列目の４行のリファレンス画素１７とを中心に記載している。図１１に示した第１チップ１と第２チップ５は、接合面３００で接合されている。

本実施例の撮像装置は、裏面照射型の撮像装置である。ＯＢ画素１５は、不図示の光電変換部を備える。この光電変換部と、接合面３００との間に信号線２０１が設けられている。信号線２０１は、画素１１の所定の方向（図では列に沿った方向）に延在している。信号線２０１は、接続配線４０１を介して接続部３０３に接続される。また、ＭＰＸ回路３５０（Ａ）は、接続配線４０５を介して接続部３０３に接続される。

図１６では、図１５に示した接続配線１７０の図示を省略しているが、図１６に示したＭＰＸ回路３５０（Ａ）に接続配線１７０が内包されていてもよい。また、別の例として、接続配線１７０が、接続配線４０５とＭＰＸ回路３５０（Ａ）との間の配線層に形成されていてもよい。

接続配線４０１、接続配線４０５、接続部３０３は、平面視において重なるように配置されている。信号処理回路２１と信号線２０１との接続は、接続配線４０５に対して、平面視において重なる位置に接続配線４０１を形成することによって行うことができるとも言える。そして、所定の方向に沿って延在する信号線２０１と接続配線４０１とを接続することによって、信号線２０１と、ＭＰＸ回路３５０とを接続することができる。信号線２０１が所定の方向に延在していることにより、接続配線４０１と信号線２０１との接続を容易にすることができる。

（画素の等価回路）
図１７（ａ）は、本実施例の有効画素１３、ＯＢ画素１５の等価回路図である。有効画素１３、ＯＢ画素１５は、光電変換部であるフォトダイオード６０１ａ、６０１ｂを有する。有効画素１３のフォトダイオード６０１ａ、６０１ｂには、不図示の１つのマイクロレンズと、図１３に示した配列に従って設けられたカラーフィルタを透過した光が入射する。つまり、フォトダイオード６０１ａに入射する光と、フォトダイオード６０１ｂに入射する光の波長は実質的に同じである。一方、ＯＢ画素１５のフォトダイオード６０１ａ、６０１ｂは遮光されている。

フォトダイオード６０１ａは、転送トランジスタ６０３ａを介して、フローティングディフージョン部（以下、ＦＤ部）６０５に接続されている。また、転送トランジスタ６０３ａのゲートは、制御線６５０を介して、不図示の垂直走査回路に接続されている。

フォトダイオード６０１ｂは、転送トランジスタ６０３ｂを介して、フローティングディフージョン部（以下、ＦＤ部）６０５に接続されている。また、転送トランジスタ６０３ｂのゲートは、制御線６５５を介して、不図示の垂直走査回路に接続されている。

ＦＤ部６０５は、リセットトランジスタ６０６と、増幅トランジスタ６０７のゲートに接続されている。

リセットトランジスタ６０６および増幅トランジスタ６０７は、電源電圧Ｖｄｄが供給される。リセットトランジスタ６０６のゲートは、制御線６６０を介して、不図示の垂直走査回路に接続されている。

増幅トランジスタ６０７は、選択トランジスタ６０８に接続されている。選択トランジスタ６０８のゲートは、制御線６６５を介して、不図示の垂直走査回路に接続されている。

選択トランジスタ６０８は、信号線２０１に接続されている。

図１７（ｂ）は、リファレンス画素１７の等価回路である。リファレンス画素１７の等価回路は、図１７（ａ）の等価回路に対し、フォトダイオード６０１ａ、６０１ｂの代わりに容量６０１０ａ、６０１０ｂが設けられた構成である。すなわち、リファレンス画素１７は光電変換部を有していない。

（撮像装置の動作）
ＭＰＸ回路３５０（Ａ）は、１列の画素１１に対応して配される複数の信号線２０１（Ａ）～（Ｄ）の信号を順次、ＡＤＣ３６０（Ａ）に出力する。図１８では、ＭＰＸ回路３５０（Ａ）が出力する信号を、Ｒｏｗ＿ｎとして示している。ｎは、ＭＰＸ回路３５０（Ａ）がＡＤＣ３６０（Ａ）に出力する信号が対応する画素行を示している。つまり、Ｒｏｗ＿１がＨｉｇｈレベルであれば、ＭＰＸ回路３５０（Ａ）はＡＤＣ３６０（Ａ）に１行目の画素１１が信号線２０１（Ａ）に出力した信号を出力していることを示す。

（動作：各行の画素１１からのＮ信号の読出し）
時刻ｔ１に、垂直走査回路は１行目の画素１１に出力する信号ＰＳＥＬ（１）をＨｉｇｈレベルにする。

時刻ｔ２に、垂直走査回路は２行目の画素１１に出力する信号ＰＳＥＬ（１）をＨｉｇｈレベルにする。

時刻ｔ３に、垂直走査回路は３行目の画素１１に出力する信号ＰＳＥＬ（１）をＨｉｇｈレベルにする。

以降、同様に垂直走査回路は、４行目の画素１１に出力する信号ＰＳＥＬ（４）をＨｉｇｈレベルとする。

時刻ｔ５に、垂直走査回路は１行目の画素１１に出力する信号ＰＲＥＳをＨｉｇｈレベルからＬｏｗレベルにする。これにより、Ｎ信号が信号線２０１（Ａ）に出力される。

時刻ｔ６に、垂直走査回路は２行目の画素１１に出力する信号ＰＲＥＳをＨｉｇｈレベルからＬｏｗレベルにする。これにより、Ｎ信号が信号線２０１（Ｂ）に出力される。

時刻ｔ７に、垂直走査回路は３行目の画素１１に出力する信号ＰＲＥＳをＨｉｇｈレベルからＬｏｗレベルにする。これにより、Ｎ信号が信号線２０１（Ｃ）に出力される。

時刻ｔ８に、垂直走査回路は４行目の画素１１に出力する信号ＰＲＥＳをＨｉｇｈレベルからＬｏｗレベルにする。これにより、Ｎ信号が信号線２０１（Ｄ）に出力される。

（動作：各行の画素１１のＮ信号のＡＤ変換）
以下、Ｎ信号のＡＤ変換について説明する。図１８では、実施例４で説明した、Ｎ信号の複数回のＡＤ変換を１つのＡＤ変換ブロックとして纏めて示している。

時刻ｔ９に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ａ）の信号、すなわち１行目の画素１１のＮ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、１行目の画素１１のＮ信号をデジタル信号に変換する。

時刻ｔ１０に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ｂ）の信号、すなわち２行目の画素１１のＮ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、２行目の画素１１のＮ信号をデジタル信号に変換する。

時刻ｔ１１に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ｃ）の信号、すなわち３行目の画素１１のＮ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、３行目の画素１１のＮ信号をデジタル信号に変換する。

時刻ｔ１２に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ｄ）の信号、すなわち４行目の画素１１のＮ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、４行目の画素１１のＮ信号をデジタル信号に変換する。

（動作：各行の画素１１のＡ＋Ｂ信号の読出し）
時刻ｔ１０に、垂直走査回路は、１行目の画素１１に出力する信号ＰＴＸＡ、ＰＴＸＢをＨｉｇｈレベルとする。これにより、フォトダイオード６０１ａ、６０１ｂが蓄積した電荷が、転送トランジスタ６０３ａ、６０３ｂを介してＦＤ部６０５に転送される。ＦＤ部６０５では、フォトダイオード６０１ａ、６０１ｂのそれぞれの電荷が加算される。これにより、ＦＤ部６０５は、フォトダイオード６０１ａ、６０１ｂのそれぞれの電荷を加算した電荷に対応する電圧となる。仮に、フォトダイオード６０１ａのみの電荷によるＦＤ部６０５の電圧に基づいて増幅トランジスタ６０７が出力する信号をＡ信号とする。また、仮に、フォトダイオード６０１ｂのみの電荷によるＦＤ部６０５の電圧に基づいて増幅トランジスタ６０７が出力する信号をＢ信号とする。この表記に従うと、フォトダイオード６０１ａ、６０１ｂのそれぞれの電荷を加算した電荷に対応するＦＤ部６０５の電圧に基づいて増幅トランジスタ６０７が出力する信号はＡ信号とＢ信号を加算したＡ＋Ｂ信号とみなすことができる。各列の信号線２０１（Ａ）には、１行目の画素１１のＡ＋Ｂ信号が出力されている。

時刻ｔ１１に、垂直走査回路は、２行目の画素１１に出力する信号ＰＴＸＡ、ＰＴＸＢをＨｉｇｈレベルとする。これにより、フォトダイオード６０１ａ、６０１ｂが蓄積した電荷が、転送トランジスタ６０３ａ、６０３ｂを介してＦＤ部６０５に転送される。これにより、信号線２０１（Ｂ）には、２行目の画素１１のＡ＋Ｂ信号が出力される。

時刻ｔ１２に、垂直走査回路は、３行目の画素１１に出力する信号ＰＴＸＡ、ＰＴＸＢをＨｉｇｈレベルとする。これにより、フォトダイオード６０１ａ、６０１ｂが蓄積した電荷が、転送トランジスタ６０３ａ、６０３ｂを介してＦＤ部６０５に転送される。これにより、信号線２０１（Ｃ）には、３行目の画素１１のＡ＋Ｂ信号が出力される。

時刻ｔ１３に、垂直走査回路は、４行目の画素１１に出力する信号ＰＴＸＡ、ＰＴＸＢをＨｉｇｈレベルとする。これにより、フォトダイオード６０１ａ、６０１ｂが蓄積した電荷が、転送トランジスタ６０３ａ、６０３ｂを介してＦＤ部６０５に転送される。これにより、信号線２０１（Ｄ）には、４行目の画素１１のＡ＋Ｂ信号が出力される。

（動作：各行の画素１１のＡ＋Ｂ信号のＡＤ変換）
以下、Ａ＋Ｂ信号のＡＤ変換について説明する。図１８では、実施例１～４で説明した、Ａ＋Ｂ信号の複数回のＡＤ変換を１つのＡＤ変換ブロックとして纏めて示している。

時刻ｔ１９に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ａ）の信号、すなわち１行目の画素１１のＡ＋Ｂ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、１行目の画素１１のＡ＋Ｂ信号をデジタル信号に変換する。

時刻ｔ２０に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ｂ）の信号、すなわち２行目の画素１１のＡ＋Ｂ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、２行目の画素１１のＡ＋Ｂ信号をデジタル信号に変換する。

時刻ｔ２１に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ｃ）の信号、すなわち３行目の画素１１のＡ＋Ｂ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、３行目の画素１１のＡ＋Ｂ信号をデジタル信号に変換する。

時刻ｔ２２に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ｄ）の信号、すなわち４行目の画素１１のＡ＋Ｂ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、４行目の画素１１のＡ＋Ｂ信号をデジタル信号に変換する。

その後、垂直走査回路は５行目の画素１１の信号ＰＳＥＬ（５）をＨｉｇｈレベルとする。以降、同様の動作が繰り返される。

このようにして、本実施例の撮像装置は、各画素のＮ信号に基づくデジタル信号と、各画素のＡ＋Ｂ信号に基づくデジタル信号とを得ることができる。つまり、有効画素１３のＮ信号に基づくデジタル信号と、Ａ＋Ｂ信号に基づくデジタル信号を得る。また、ＯＢ画素１５のＮ信号に基づくデジタル信号と、Ａ＋Ｂ信号に基づくデジタル信号を得る。また、リファレンス画素１７のＮ信号に基づくデジタル信号と、Ａ＋Ｂ信号に基づくデジタル信号とを得る。なお、ＯＢ画素１５のＡ＋Ｂ信号は、ＦＤ部６０５の暗電流成分と、遮光されたフォトダイオード６０１ａ、６０１ｂの電荷（主として暗電流成分）に基づく信号である。また、リファレンス画素１７のＡ＋Ｂ信号は、主としてＦＤ部６０５の暗電流成分に基づく信号である。

その後、複数のＡＤＣ３６０のそれぞれが生成したデジタル信号が、不図示の転送線を介して、デジタル信号処理回路に出力される。このデジタル信号処理回路は、ＯＢ画素１５の信号に基づくデジタル信号、リファレンス画素１７の信号に基づくデジタル信号を用いて、有効画素１３の信号に基づくデジタル信号に含まれるノイズ成分を低減する補正処理を行う。

（本実施例の効果）
本実施例の撮像装置では、図１５を参照しながら説明したように、水平ＯＢ画素領域８１２Ａに接続される信号処理回路２１が、水平ＯＢ画素領域８１２Ａに、平面視において重なっている。

もし仮に、水平ＯＢ画素領域８１２Ａに接続される信号処理回路２１が、水平ＯＢ画素領域８１２Ａと平面視において重なる領域を有さず、有効画素領域８１０に重なったとする。この場合には、有効画素１３の信号が伝送されている信号線２０１と、水平ＯＢ画素領域８１２Ａの信号が入力される信号処理回路２１が重なることとなる。この場合には、ＯＢ画素１５の信号が入力された接続配線１７０（図１５参照）と、有効画素１３の信号が入力された信号線２０１との間でクロストークが生じる可能性が有る。これにより、ＯＢ画素１５の信号と有効画素１３の信号の信号精度の低下が生じうる。

一方、本実施例では、水平ＯＢ画素領域８１２Ａに接続される信号処理回路２１は、水平ＯＢ画素領域８１２Ａと平面視において重なる領域を有する。これにより、ＯＢ画素１５の信号が入力された接続配線１７０と、有効画素１３の信号が入力された信号線２０１との間のクロストークを生じにくくすることができる。これにより、ＯＢ画素１５の信号と有効画素１３の信号の信号精度の低下が生じにくくなる。

（撮像装置の動作；焦点検出＋撮像モード）
図１９の動作は、撮像装置が焦点検出用の信号と、撮像用の信号を出力する動作である。

以下、図１８に示した動作と異なる点を中心に説明する。

（動作：各行の画素１１からのＮ信号の読出し）
図１８に示した動作と同じである。

（動作：各行の画素１１のＮ信号のＡＤ変換）
図１８に示した動作と同じである。

（動作：各行の画素１１に対応するＡ信号の読み出し）
時刻ｔ９に、垂直走査回路は、１行目の画素１１に出力する信号ＰＴＸＡをＨｉｇｈレベルとする。これにより、フォトダイオード６０１ａが蓄積した電荷が、転送トランジスタ６０３ａを介してＦＤ部６０５に転送される。これにより、ＦＤ部６０５は、フォトダイオード６０１ａの電荷に対応する電圧となる。各列の信号線２０１（Ａ）には、１行目の画素１１のＡ信号が出力される。このＡ信号は、複数のフォトダイオードのうちの一部のみのフォトダイオードの信号に基づく第１信号である。この第１信号は、焦点検出用の信号として用いることができる。

時刻ｔ１０に、垂直走査回路は、２行目の画素１１に出力する信号ＰＴＸＡをＨｉｇｈレベルとする。これにより、各列の信号線２０１（Ｂ）には、２行目の画素１１のＡ信号が出力される。

時刻ｔ１１に、垂直走査回路は、３行目の画素１１に出力する信号ＰＴＸＡをＨｉｇｈレベルとする。これにより、各列の信号線２０１（Ｃ）には、３行目の画素１１のＡ信号が出力される。

時刻ｔ１２に、垂直走査回路は、４行目の画素１１に出力する信号ＰＴＸＡをＨｉｇｈレベルとする。これにより、各列の信号線２０１（Ｄ）には、４行目の画素１１のＡ信号が出力される。

（動作：各行の画素１１に対応するＡ信号のＡＤ変換）
以下、Ａ信号のＡＤ変換について説明する。図１９では、実施例４で説明した、Ａ信号の複数回のＡＤ変換を１つのＡＤ変換ブロックとして纏めて示している。

時刻ｔ１７に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ａ）の信号、すなわち１行目の画素１１のＡ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、１行目の画素１１のＡ信号をデジタル信号に変換する。

時刻ｔ１８に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ｂ）の信号、すなわち２行目の画素１１のＡ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、２行目の画素１１のＡ信号をデジタル信号に変換する。

時刻ｔ１９に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ｃ）の信号、すなわち３行目の画素１１のＡ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、３行目の画素１１のＡ信号をデジタル信号に変換する。

時刻ｔ２０に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ｄ）の信号、すなわち４行目の画素１１のＡ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、４行目の画素１１のＡ信号をデジタル信号に変換する。

（動作：各行の画素１１のＡ＋Ｂ信号の読出し）
時刻ｔ１８に、垂直走査回路は、１行目の画素１１に出力する信号ＰＴＸＡ、ＰＴＸＢをＨｉｇｈレベルとする。これにより、フォトダイオード６０１ａ、６０１ｂが蓄積した電荷が、転送トランジスタ６０３ａ、６０３ｂを介してＦＤ部６０５に転送される。これにより、信号線２０１（Ａ）には、１行目の画素１１のＡ＋Ｂ信号が出力される。

時刻ｔ１９に、垂直走査回路は、２行目の画素１１に出力する信号ＰＴＸＡ、ＰＴＸＢをＨｉｇｈレベルとする。これにより、フォトダイオード６０１ａ、６０１ｂが蓄積した電荷が、転送トランジスタ６０３ａ、６０３ｂを介してＦＤ部６０５に転送される。これにより、信号線２０１（Ｂ）には、２行目の画素１１のＡ＋Ｂ信号が出力される。

時刻ｔ２０に、垂直走査回路は、３行目の画素１１に出力する信号ＰＴＸＡ、ＰＴＸＢをＨｉｇｈレベルとする。これにより、フォトダイオード６０１ａ、６０１ｂが蓄積した電荷が、転送トランジスタ６０３ａ、６０３ｂを介してＦＤ部６０５に転送される。これにより、信号線２０１（Ｃ）には、３行目の画素１１のＡ＋Ｂ信号が出力される。

時刻ｔ２１に、垂直走査回路は、４行目の画素１１に出力する信号ＰＴＸＡ、ＰＴＸＢをＨｉｇｈレベルとする。これにより、フォトダイオード６０１ａ、６０１ｂが蓄積した電荷が、転送トランジスタ６０３ａ、６０３ｂを介してＦＤ部６０５に転送される。これにより、信号線２０１（Ｄ）には、４行目の画素１１のＡ＋Ｂ信号が出力される。

（動作：各行の画素１１のＡ＋Ｂ信号のＡＤ変換）
時刻ｔ２６に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ａ）の信号、すなわち１行目の画素１１のＡ＋Ｂ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、１行目の画素１１のＡ＋Ｂ信号をデジタル信号に変換する。

時刻ｔ２７に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ｂ）の信号、すなわち２行目の画素１１のＡ＋Ｂ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、２行目の画素１１のＡ＋Ｂ信号をデジタル信号に変換する。

時刻ｔ２８に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ｃ）の信号、すなわち３行目の画素１１のＡ＋Ｂ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、３行目の画素１１のＡ＋Ｂ信号をデジタル信号に変換する。

時刻ｔ２９に、ＭＰＸ回路３５０（Ａ）は信号線２０１（Ｄ）の信号、すなわち４行目の画素１１のＡ＋Ｂ信号をＡＤＣ３６０（Ａ）に出力する。ＡＤＣ３６０（Ａ）は、４行目の画素１１のＡ＋Ｂ信号をデジタル信号に変換する。

その後、垂直走査回路は５行目の画素１１の信号ＰＳＥＬ（５）をＨｉｇｈレベルとする。以降、同様の動作が繰り返される。

このようにして、本実施例の撮像装置は、各画素のＮ信号に基づくデジタル信号と、各画素のＡ信号に基づくデジタル信号と、各画素のＡ＋Ｂ信号に基づくデジタル信号とを得ることができる。

（本実施例のさらなる効果：図１９の動作における、撮像装置が行う並行動作による高速化）
図１９に示した動作では、以下のように、複数の動作を並行して行っている。
（１）１行目の画素１１に対応するＮ信号の読出しと２行目の画素１１に対応するＮ信号の読出しとの並行動作
（２）１行目の画素１１に対応するＮ信号のＡＤ変換と、２行目の画素１１に対応するＮ信号の読み出しとの並行動作
（３）４行目の画素１１に対応するＮ信号のＡＤ変換と、１行目の画素１１に対応するＡ信号の読み出しとの並行動作
（４）１行目の画素１１に対応するＡ信号の読出しと、２行目の画素１１に対応するＡ信号の読出しとの並行動作
（５）１行目の画素１１に対応するＡ信号のＡＤ変換と、２行目の画素１１に対応するＡ信号の読出しとの並行動作
（６）４行目の画素１１に対応するＡ信号のＡＤ変換と、１行目の画素１１に対応するＡ＋Ｂ信号の読み出しとの並行動作
（７）１行目の画素１１に対応するＡ＋Ｂ信号の読出しと、２行目の画素１１に対応するＡ＋Ｂ信号の読出しとの並行動作
（８）１行目の画素１１に対応するＡ＋Ｂ信号のＡＤ変換と、２行目の画素１１に対応するＡ信号の読出しとの並行動作

この並行動作により、ＡＤＣ３６０（Ａ）が１度のＡＤ変換を終えてから、次のＡＤ変換を行うまでの待機期間を短縮することができる。これにより、全ての画素１１が出力する信号のＡＤ変換に要する期間を短縮することができる。よって、撮像装置の高フレームレート化を進展させることができる。

本実施例は、この例に限定されるものでは無い。例えば、１フレーム期間において、第１色のカラーフィルタが配された有効画素１３と接続され、第２色のカラーフィルタが配された有効画素１３とは接続されないようにするようにもできる。Ｒ，Ｇのカラーフィルタが配された１列の有効画素１３に注目して説明すると、ＭＰＸ回路３５０は、第１色であるＲのカラーフィルタを有する有効画素１３が接続された信号線２０１（Ａ）、２０１（Ｃ）をＡＤＣ３６０に接続する。一方、当該１フレーム期間において、ＭＰＸ回路３５０は、第２色であるＧのカラーフィルタを有する有効画素１３が接続された信号線２０１（Ｂ）、２０１（Ｄ）をＡＤＣ３６０に接続しない。この構成では、ＡＤＣ３６０に入力される有効画素１３の信号を、１色のみに対応する信号とすることができる。これにより、ＡＤＣ３６０のＡＤ変換の補正、ＡＤ変換後の補正を簡略にすることができるという効果を得ることができる。

また、本実施例では、１列の画素１１に対し、１つの信号処理回路２１が対応して設けられる構成としたが、この例に限定されるものでは無い。１列の画素１１に対して、複数の信号処理回路２１が設けられてもよい。例えば、信号線２０１（Ａ）、２０１（Ｂ）に接続される信号処理回路２１と、信号線２０１（Ｃ）、２０１（Ｄ）に接続される別の信号処理回路２１が設けられていてもよい。また、複数の画素列で、１つの信号処理回路２１を共有するようにしてもよい。

（実施例６）
図２０は、本実施例による撮像システム５００の構成を示すブロック図である。本実施例の撮像システム５００は、上述の各実施例で述べた撮像装置のいずれかの構成を適用した撮像装置２００を含む。撮像システム５００の具体例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラ等が挙げられる。図２０に、上述の各実施例のいずれかの撮像装置を撮像装置２００として適用したデジタルスチルカメラの構成例を示す。

図２０に例示した撮像システム５００は、撮像装置２００、被写体の光学像を撮像装置２００に結像させるレンズ５０２０、レンズ５０２０を通過する光量を可変にするための絞り５０４、レンズ５０２０の保護のためのバリア５０６を有する。レンズ５０２０及び絞り５０４は、撮像装置２００に光を集光する光学系である。

撮像システム５００は、また、撮像装置２００から出力される出力信号の処理を行う信号処理部５０８０を有する。信号処理部５０８０は、必要に応じて入力信号に対して各種の補正、圧縮を行って出力する信号処理の動作を行う。信号処理部５０８０は、撮像装置２００より出力される出力信号に対してＡＤ変換処理を実施する機能を備えていてもよい。この場合、撮像装置２００の内部には、必ずしもＡＤ変換器を有する必要はない。

撮像システム５００は、更に、画像データを一時的に記憶するためのバッファメモリ部５１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）５１２を有する。更に撮像システム５００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体５１４、記録媒体５１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）５１６を有する。なお、記録媒体５１４は、撮像システム５００に内蔵されていてもよく、着脱可能であってもよい。

更に撮像システム５００は、各種演算を行うとともにデジタルスチルカメラ全体を制御する全体制御・演算部５１８、撮像装置２００と信号処理部５０８０に各種タイミング信号を出力するタイミング発生部５２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム５００は、少なくとも撮像装置２００と、撮像装置２００から出力された出力信号を処理する信号処理部５０８０とを有すればよい。全体制御・演算部５１８及びタイミング発生部５２０は、撮像装置２００の制御機能の一部又は全部を実施するように構成してもよい。

撮像装置２００は、画像用信号を信号処理部５０８０に出力する。信号処理部５０８０は、撮像装置２００から出力される画像用信号に対して所定の信号処理を実施し、画像データを出力する。また、信号処理部５０８０は、画像用信号を用いて、画像を生成する。

上述した各実施例の撮像装置による撮像装置を用いて撮像システムを構成することにより、より良質の画像が取得可能な撮像システムを実現することができる。

（実施例７）
本実施例の撮像システム及び移動体について、図２１及び図２２を用いて説明する。

図２１は、本実施例による撮像システム及び移動体の構成例を示す概略図である。図２２は、本実施例による撮像システムの動作を示すフロー図である。

本実施例では、車載カメラに関する撮像システムの一例を示す。図２１は、車両システムとこれに搭載される撮像システムの一例を示したものである。撮像システム７０１は、撮像装置７０２、画像前処理部７１５、集積回路７０３、光学系７１４を含む。光学系７１４は、撮像装置７０２に被写体の光学像を結像する。撮像装置７０２は、光学系７１４により結像された被写体の光学像を電気信号に変換する。撮像装置７０２は、上述の各実施例のいずれかの撮像装置である。画像前処理部７１５は、撮像装置７０２から出力された信号に対して所定の信号処理を行う。画像前処理部７１５の機能は、撮像装置７０２内に組み込まれていてもよい。撮像システム７０１には、光学系７１４、撮像装置７０２及び画像前処理部７１５が、少なくとも２組設けられており、各組の画像前処理部７１５からの出力が集積回路７０３に入力されるようになっている。

集積回路７０３は、撮像システム用途向けの集積回路であり、メモリ７０５を含む画像処理部７０４、光学測距部７０６、視差演算部７０７、物体認知部７０８、異常検出部７０９を含む。画像処理部７０４は、画像前処理部７１５の出力信号に対して、現像処理や欠陥補正等の画像処理を行う。メモリ７０５は、撮像画像の一次記憶、撮像画素の欠陥位置を格納する。光学測距部７０６は、被写体の合焦や、測距を行う。視差演算部７０７は、複数の撮像装置７０２により取得された複数の画像データから視差（視差画像の位相差）の算出を行う。物体認知部７０８は、車、道、標識、人等の被写体の認知を行う。異常検出部７０９は、撮像装置７０２の異常を検出すると、主制御部７１３に異常を発報する。

集積回路７０３は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよいし、これらの組合せによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

主制御部７１３は、撮像システム７０１、車両センサ７１０、制御ユニット７２０等の動作を統括・制御する。なお、主制御部７１３を持たず、撮像システム７０１、車両センサ７１０、制御ユニット７２０が個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号の送受を行う（例えばＣＡＮ規格）方法も取りうる。

集積回路７０３は、主制御部７１３からの制御信号を受け或いは自身の制御部によって、撮像装置７０２へ制御信号や設定値を送信する機能を有する。例えば、集積回路７０３は、撮像装置７０２内の電圧スイッチ１３をパルス駆動させるための設定や、フレーム毎に電圧スイッチ１３を切り替える設定等を送信する。

撮像システム７０１は、車両センサ７１０に接続されており、車速、ヨーレート、舵角などの自車両走行状態及び自車外環境や他車・障害物の状態を検出することができる。車両センサ７１０は、視差画像から対象物までの距離情報を取得する距離情報取得手段でもある。また、撮像システム７０１は、自動操舵、自動巡行、衝突防止機能等の種々の運転支援を行う運転支援制御部７１１に接続されている。特に、衝突判定機能に関しては、撮像システム７０１や車両センサ７１０の検出結果を基に他車・障害物との衝突推定・衝突有無を判定する。これにより、衝突が推定される場合の回避制御、衝突時の安全装置起動を行う。

また、撮像システム７０１は、衝突判定部での判定結果に基づいて、ドライバーに警報を発する警報装置７１２にも接続されている。例えば、衝突判定部の判定結果として衝突可能性が高い場合、主制御部７１３は、ブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして、衝突を回避、被害を軽減する車両制御を行う。警報装置７１２は、音等の警報を鳴らす、カーナビゲーションシステムやメーターパネルなどの表示部画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施例では、車両の周囲、例えば前方又は後方を撮像システム７０１で撮影する。図２１（ｂ）に、車両前方を撮像システム７０１で撮像する場合の撮像システム７０１の配置例を示す。

２つの撮像装置７０２は、車両７００の前方に配置される。具体的には、車両７００の進退方位又は外形（例えば車幅）に対する中心線を対称軸に見立て、その対称軸に対して２つの撮像装置７０２が線対称に配置されると、車両７００と被写対象物との間の距離情報の取得や衝突可能性の判定を行う上で好ましい。また、撮像装置７０２は、運転者が運転席から車両７００の外の状況を視認する際に運転者の視野を妨げない配置が好ましい。警報装置７１２は、運転者の視野に入りやすい配置が好ましい。

次に、撮像システム７０１における撮像装置７０２の故障検出動作について、図２２を用いて説明する。撮像装置７０２の故障検出動作は、図２２に示すステップＳ８１０～Ｓ８８０に従って実施される。

ステップＳ８１０は、撮像装置７０２のスタートアップ時の設定を行うステップである。すなわち、撮像システム７０１の外部（例えば主制御部７１３）又は撮像システム７０１の内部から、撮像装置７０２の動作のための設定を送信し、撮像装置７０２の撮像動作及び故障検出動作を開始する。

次いで、ステップＳ８２０において、有効画素から画素信号を取得する。また、ステップＳ８３０において、故障検出用に設けた故障検出画素からの出力値を取得する。この故障検出画素は、有効画素と同じく光電変換部を備える。この光電変換部には、所定の電圧が書き込まれる。故障検出用画素は、この光電変換部に書き込まれた電圧に対応する信号を出力する。なお、ステップＳ８２０とステップＳ８３０とは逆でもよい。

次いで、ステップＳ８４０において、故障検出画素の出力期待値と、実際の故障検出画素からの出力値との該非判定を行う。

ステップＳ８４０における該非判定の結果、出力期待値と実際の出力値とが一致している場合は、ステップＳ８５０に移行し、撮像動作が正常に行われていると判定し、処理ステップがステップＳ８６０へと移行する。ステップＳ８６０では、走査行の画素信号をメモリ７０５に送信して一次保存する。そののち、ステップＳ８２０に戻り、故障検出動作を継続する。

一方、ステップＳ８４０における該非判定の結果、出力期待値と実際の出力値とが一致していない場合は、処理ステップはステップＳ８７０に移行する。ステップＳ８７０において、撮像動作に異常があると判定し、主制御部７１３、又は警報装置７１２に警報を発報する。警報装置７１２は、表示部に異常が検出されたことを表示させる。その後、ステップＳ８８０において撮像装置７０２を停止し、撮像システム７０１の動作を終了する。

なお、本実施例では、１行毎にフローチャートをループさせる例を例示したが、複数行毎にフローチャートをループさせてもよいし、１フレーム毎に故障検出動作を行ってもよい。

なお、ステップＳ８７０の警報の発報は、無線ネットワークを介して、車両の外部に通知するようにしてもよい。

また、本実施例では、他の車両と衝突しない制御を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、撮像システム７０１は、自車両等の車両に限らず、例えば、船舶、航空機或いは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

［変形実施例］
本発明は、上記実施例に限らず種々の変形が可能である。

例えば、いずれかの実施例の一部の構成を他の実施例に追加した例や、他の実施例の一部の構成と置換した例も、本発明の実施例である。

また、上述の実施例は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらの例示によって本発明の技術的範囲が限定的に解釈されてはならない。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な態様で実施することができる。

１１ 画素
１０５ 比較器
１０７ ＡＤ変換器

Claims (20)

1. 複数の光電変換部を各々が備える複数の画素と、
   逐次比較型ＡＤ変換器とを備える撮像装置であって、
   前記複数の画素の各々は、前記複数の光電変換部のうちの一部のみの光電変換部の電荷に基づく第１信号と、前記複数の光電変換部の電荷に基づく第２信号とを出力し、
   前記逐次比較型ＡＤ変換器は、前記第１信号に対し、少なくとも２回のＡＤ変換を行い、前記第２信号に対し、少なくとも２回のＡＤ変換を行い、
   前記第１信号に対する２回目のＡＤ変換のビット数が、前記第２信号に対する２回目のＡＤ変換のビット数よりも少ないことを特徴とする撮像装置。
2. 前記第１信号に対する２回目のＡＤ変換のビット数が、前記第１信号に対する１回目のＡＤ変換のビット数よりも少ないことを特徴とする請求項１に記載の撮像装置。
3. 前記第２信号に対する２回目のＡＤ変換のビット数が、前記第２信号に対する１回目のＡＤ変換のビット数よりも少ないことを特徴とする請求項１または２に記載の撮像装置。
4. 前記第２信号に対する２回目のＡＤ変換のビット数が、前記第２信号に対する１回目のＡＤ変換のビット数よりも少ないことを特徴とする請求項１～３のいずれか１項に記載の撮像装置。
5. 前記第１信号に対する２回目のＡＤ変換のビット数が、前記第２信号に対する２回目のＡＤ変換のビット数よりも少ないことを特徴とする請求項１～４のいずれか１項に記載の撮像装置。
6. 前記第１信号に対する１回目のＡＤ変換のビット数が、前記第２信号に対する１回目のＡＤ変換のビット数よりも少ないことを特徴とする請求項１～５のいずれか１項に記載の撮像装置。
7. 前記第２信号に対する２回目のＡＤ変換のビット数が、前記第１信号の１回目のＡＤ変換のビット数よりも少ないことを特徴とする請求項１～６のいずれか１項に記載の撮像装置。
8. 前記第１信号に対する２回目のＡＤ変換のビット数が、前記第２信号の１回目のＡＤ変換のビット数よりも少ないことを特徴とする請求項１～７のいずれか１項に記載の撮像装置。
9. 前記複数の画素の各々は、ノイズレベルの信号であるノイズ信号を出力し、
   前記逐次比較型ＡＤ変換器は、前記ノイズ信号に対し、少なくとも２回のＡＤ変換を行い、
   前記ノイズ信号に対する２回目のＡＤ変換のビット数が、前記第１信号に対する２回目のＡＤ変換のビット数よりも少ないことを特徴とする請求項１～８のいずれか１項に記載の撮像装置。
10. 前記ノイズ信号に対する２回目のＡＤ変換のビット数が、前記ノイズ信号に対する１回目のＡＤ変換のビット数よりも少ないことを特徴とする請求項９に記載の撮像装置。
11. 前記第１信号に対する２回目のＡＤ変換のビット数が、前記ノイズ信号に対する１回目のＡＤ変換のビット数よりも少ないことを特徴とする請求項９または１０に記載の撮像装置。
12. 前記第２信号に対する２回目のＡＤ変換のビット数が、前記ノイズ信号に対する１回目のＡＤ変換のビット数よりも少ないことを特徴とする請求項９～１１のいずれか１項に記載の撮像装置。
13. ＡＤ変換のビット数が、少ない方から、前記ノイズ信号に対する２回目のＡＤ変換、前記第１信号に対する２回目のＡＤ変換、前記第２信号に対する２回目のＡＤ変換、前記ノイズ信号に対する１回目のＡＤ変換、前記第１信号に対する１回目のＡＤ変換、前記第２信号に対する１回目のＡＤ変換の順であることを特徴とする請求項９に記載の撮像装置。
14. 前記複数の画素が第１チップに配され、前記逐次比較型ＡＤ変換器が第２チップに配され、前記第１チップと前記第２チップとが積層された請求項１～１３のいずれか１項に記載の撮像装置。
15. 遮光された光電変換部を有する遮光画素を前記第１チップがさらに有し、
    前記遮光画素と、前記逐次比較型ＡＤ変換器が、平面視において、重なるように設けられていることを特徴とする請求項１４に記載の撮像装置。
16. 前記複数の画素のうちの１つの画素が備える前記複数の光電変換部が１つのマイクロレンズに対応して配されていることを特徴とする請求項１～１５のいずれか１項に記載の撮像装置。
17. 前記複数の画素の各々はフローティングディフージョン部を備え、
    前記複数の光電変換部のうちの一部のみの光電変換部の電荷に基づく第１信号が前記フローティングディフージョン部に保持された状態で、前記複数の光電変換部のうちの別の一部のみの光電変換部の電荷が前記フローティングディフージョン部に転送されることで前記第２信号が生成されることを特徴とする請求項１～１６のいずれか１項に記載の撮像装置。
18. 前記逐次比較型ＡＤ変換器は前記第１信号と前記第２信号の一方ずつと比較信号との比較を行う比較器を備え、
    前記第１信号の１回目のＡＤ変換の後、前記比較信号にオフセットを付与して前記第１信号の２回目のＡＤ変換を行い、
    前記第２信号の１回目のＡＤ変換の後、前記比較信号にオフセットを付与して前記第２信号の２回目のＡＤ変換を行うことを特徴とする請求項１～１７のいずれか１項に記載の撮像装置。
19. 請求項１～１８のいずれか１項に記載の撮像装置と、
    前記撮像装置が出力する信号を処理することによって画像を生成する信号処理部とを有することを特徴とする撮像システム。
20. 請求項１～１８のいずれか１項に記載の撮像装置と、
    前記撮像装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、を有する移動体であって、
    前記距離情報に基づいて前記移動体を制御する制御手段をさらに有することを特徴とする移動体。
    

Images