CN104124973A - 一种逐次逼近型模数转换器及其转换方法 - Google Patents

Abstract

本发明公开了一种逐次逼近型模数转换器及其转换方法，其开关电容网络包括比输出二进制编码数量少一个的电容对，通过对开关的时序全新安排及在电容阵列最低位电容处引入共模电平Vcm，省去了传统逐次逼近型模数转换器开关电容网络中的补偿电容，达到了N-1个电容对实现分辨率为N位的效果，并较传统逐次逼近型模数转换器少了最高位和次高位两个电容对，整个开关电容网络总电容也降低75％。随着电容的减小，充放电电流也相应减小，从而降低了整体功耗，并且也减少了芯片面积，提高了经济效益。转换过程中，比较器输入端的共模电压变化量与传统结构相比，仅为共模抖动非常小。

Description

一种逐次逼近型模数转换器及其转换方法

技术领域

本发明属于集成电路技术领域，特别涉及一种逐次逼近型模数转换器及其转换方法。

背景技术

逐次逼近型模数转换器是一种中高精度、中等速率、超低功耗的模数转换器结构。对于无线传感网、便携式设备等应用来说，模数转换器被要求能够工作在低电源电压下。然而随着电源电压的降低，电路的增益受到了限制，而逐次逼近型模数转换器的结构只包括比较器、数模转换器和逐次逼近寄存器，不需要提供增益的电路。数字电路的功耗会随着工艺尺寸缩减比例不断减小，而模拟电路的功耗很难随着工艺的进步而同步减小。电容型逐次逼近型模数转换器在高分辨率情况下，需要使用大电容，不仅充放电功耗大，而且制作大电容浪费芯片面积，经济效益不高。

发明内容

发明目的：提出一种逐次逼近型模数转换器及其转换方法，通过对开关的时序全新安排及在电容阵列最低位电容处引入共模电平Vcm，在同等精度的情况下，电容值较传统方案减少75％。

技术方案：一种逐次逼近型模数转换器，包括比较器和开关电容网络；所述开关电容网络包括连接所述比较器正相输入端的正相电容网络和连接所述比较器反相输入端的反相电容网络；所述正相电容网络和反相电容网络分别包括比模数转换器输出的二进制编码位数N少一个的N-1个电容，每个电容非公共端通过开关选择连接低电平VL或高电平VH，最低位电容通过开关选择连接低电平VL、高电平VH或共模电平Vcm。

作为本发明的优选方案，所述正相电容网络的电容公共端耦合在一起连接到所述比较器的正相输入端并通过正相开关连接输入信号Vip；所述正相电容网络的电容非公共端分别通过开关选择连接低电平VL或高电平VH；正相电容网络的最低位电容的非公共端还通过开关选择连接共模电平Vcm；所述反相电容网络的电容公共端耦合在一起连接到所述比较器的反相输入端并通过反相开关连接输入信号Vin；所述反相电容网络的电容非公共端分别通过开关选择连接低电平VL或高电平VH；反相电容网络的最低位电容的非公共端还通过开关选择连接共模电平Vcm。

进一步的，所述正相电容网络中，最低位电容即第一电容的电容值为C，第二至第N-1个电容的电容值为C_i＝2^i-2C，其中i为2≤i≤N-1的自然数；所述反相电容网络中，第一电容的电容值为C，第二至第N-1个电容的电容值为C_i＝2^i-2C，其中i为2≤i≤N-1的自然数。

一种基于上述逐次逼近型模数转换器的模数转换方法，所述电容网络中包括N个电容对，电容从最高位至最低位依次为第N电容至第一电容；通过N+1次比较实现N+1位精度转换，其转换过程包括如下步骤：

采样阶段：

正相电容网络中，正相开关在控制电路的驱动下闭合，第一电容至第N电容的公共端接输入信号Vip，同时在控制电路驱动下，最高位电容即第N电容接低电平VL，第一至第N-1电容接高电平VH；反相电容网络中，反相开关在控制电路的驱动下闭合，第一电容至第N电容的公共端接输入信号Vin，同时在控制电路驱动下，最高位电容即第N电容接高电平VH，第一至第N-1电容接低电平VL；

比较阶段：

I 第1次比较：

正相开关Kp和反相开关Kn均断开，同时，正相电容网络和反相电容网络中，所有电容的非公共端分所接电平保持不变；正相电容网络和反相电容网络中电荷量保持不变，开关电容网络进行电荷重分配；比较器比较正相输入端电压V_xp和反相输入端电压V_xn大小并输出结果到控制电路；若V_xp＞V_xn，即V_ip-V_in＞0，则控制电路将二进制编码最高位B_N+1置1，若V_xp小于V_xn，即V_ip-V_in＜0，则控制电路将二进制编码最高位B_N+1置0：

II 令i为2≤i≤N-1的整数，依次进行第i＝2至第i＝N-1次比较：

在第i-1次比较结束后，根据比较器输出的信号值，由控制电路对正相电容网络和反相电容网络的开关进行如下切换：在第i-1次比较时，若V_xp＞V_xn，即V_ip-V_in＞0，则控制电路将正相网络中的第N-i+1电容的非公共端接低电平VL，使反相网络中的第N-i+1电容的非公共端接高电平VH；若V_xp小于V_xn，即V_ip-V_in＜0，则控制电路将正相网络中的第N-i+2电容和第N-i+2电容的非公共端分别接高电平VH和低电平VL，使反相网络中的第N-i+2电容和第N-i+2电容的非公共端分别接低电平VL和高电平VH；正相电容网络和反相电容网络中电荷量保持不变，开关电容网络进行电荷重分配；比较器比较正相输入端电压V_xp和反相输入端电压V_xn大小并输出结果到控制电路：若V_xp＞V_xn，即V_ip-V_in＞0，则控制电路将二进制编码第N-i+2位B_N-i+2置1；若V_xp小于V_xn，即V_ip-V_in＜0，则控制电路将二进制编码第N-i+2位B_N-i+2置0；

III 第N次比较：

在第N-1次比较结束后，根据比较器输出的信号值，由控制电路对正相电容网络和反相电容网络的开关进行如下切换：若第N-1次比较时，若V_xp＞V_xn，即V_ip-V_in＞0，则控制电路将正相网络中的最低位电容即第一电容的非公共端接共模电平V_cm，使反相网络中的最低位电容即第一电容的非公共端接共模电平V_cm；若V_xp小于V_xn，即V_ip-V_in＜0，则控制电路将正相网络中的第二电容和第一电容的非公共端分别接高电平VH和共模电平V_cm，使反相网络中的第二电容和第一电容的非公共端接低电平VL和共模电平V_cm；正相电容网络和反相电容网络中电荷量保持不变，开关电容网络进行电荷重分配；比较器比较正相输入端电压V_xp和反相输入端电压V_xn大小并输出结果到控制电路：若V_xp＞V_xn，即V_ip-V_in＞0，则控制电路将二进制编码第2位B₂置1，若V_xp小于V_xn，即V_ip-V_in＜0，则控制电路将二进制编码第2位B₂置0；

IV 第N+1次比较：

在第N次比较结束后，根据比较器输出的信号值，由控制电路对正相电容网络和反相电容网络的开关进行如下切换：若第N次比较时，若V_xp＞V_xn，即V_ip-V_in＞0，则控制电路将正相网络中的最低位电容即第一电容的非公共端接低电平VL，反相网络不变；若V_xp小于V_xn，即V_ip-V_in＜0，则控制电路将反相网络中的最低位电容即第一电容的非公共端接低电平VL，正相网络不变；正相电容网络和反相电容网络中电荷量保持不变，开关电容网络进行电荷重分配；比较器比较正相输入端电压V_xp和反相输入端电压V_xn大小并输出结果到控制电路：若V_xp＞V_xn，即V_ip-V_in＞0，则控制电路将二进制编码最低位B₁置1，若V_xp小于V_xn，即V_ip-V_in＜0，则控制电路将二进制编码最低位B₁置0；

最后，将该N+1位二进制码写入控制电路寄存器中，完成模数转换。

有益效果：本发明中的开关电容网络包括比输出二进制编码数量少一个的电容对，通过对开关的时序全新安排及在电容阵列最低位电容处引入共模电平Vcm，省去了传统开关电容网络中的补偿电容，达到了N-1个电容对实现分辨率为N位的效果，较传统逐次逼近型模数转换器少了最高位和次高位两个电容对，整个开关电容网络总电容也降低75％。随着电容的减小，充放电电流也相应减小，从而降低了整体功耗。且由于仅需在最低位电容处引入共模电平，相较于在所有电容处引入共模电平，降低了电路的复杂性，同时可节省N-2对开关。总电容的减小和开关对的减少，均减少了芯片面积，提高了经济效益。转换过程中，比较器输入端的共模电压变化量与传统结构相比，仅为其中N为模数转换器位数，V_ref＝VH-VL，共模抖动非常小。

附图说明

图1为本发明逐次逼近型模数转换器的电路结构图；

图2为本发明逐次逼近型模数转换器前三位开关转换工作原理图；

图3为本发明逐次逼近型模数转换器在输入信号范围[V_ref，V_ref/2]的第四位开关转换工作原理图；

图4为本发明逐次逼近型模数转换器在输入信号范围[V_ref/2，0]的第四位开关转换工作原理图；

图5为本发明逐次逼近型模数转换器在输入信号范围[0，-V_ref/2]的第四位开关转换工作原理图；

图6为本发明逐次逼近型模数转换器在输入信号范围[-V_ref/2，-V_ref]的第四位开关转换工作原理图；

图7为本发明逐次逼近型模数转换器的工作时序图。

具体实施方式

下面结合附图对本发明做更进一步的解释。

如图1所示，一个4位输出的逐次逼近型模数转换器包括SAR逻辑控制电路、比较器和开关电容网络。其中，开关电容网络包括连接到比较器正相输入端的正相电容网络，以及连接到比较器反相输入端的反相电容网络。在正相电容网络中，有比输出二进制编码位数少一个数的电容，本例为4位输出B₄B₃B₂B₁，即有3个电容，从最低位至最高位依次为第一电容C1、第二电容C2、第三电容C3。第一电容C1至第三电容C3的公共端共同连接到比较器的正相输入端，并可通过正相开关Kp连接到输入信号Vip；第三电容C3的另一端通过第一开关K3可选择的连接低电平VL或高电平VH；第二电容C2的另一端通过第三开关K2可选择的连接低电平VL或高电平VH；第一电容C1可通过第一开关K1可选择的连接低电平VL、高电平VH或共模电平Vcm。最低位电容即第一电容C1的电容值为C，最高位电容即第三电容C3的电容值为2C，次高位电容即第二电容C2的电容值为C。

在反相电容网络，有与同相电容网络相同数目的电容，从最低位至最高位依次为第一电容C12、第二电容C22、第三电容C32。第一电容C12、第二电容C22、第三电容C32的公共端共同连接到比较器的反相输入端，并可通过反相开关Kn连接到输入信号Vin；第三电容C32的另一端通过第一开关K32可选择的连接低电平VL或高电平VH；第二电容C22的另一端通过第三开关K22可选择的连接低电平VL或高电平VH；第一电容C12可通过第一开关K12可选择的连接低电平VL、高电平VH或共模电平Vcm。最低位电容即第一电容C12的电容值为C，最高位电容即第三电容C32的电容值为2C，次高位电容即第二电容C22的电容值为C。反相电容网络结构与同相网络结构相同。在正相电容网络和反相电容网络中，所有的开关均由SAR逻辑控制电路输出的脉冲信号控制。

如图2(A)所示，采样阶段，在正相电容网络中，开关Kp在控制电路的驱动下闭合，第一电容C1、第二电容C2、第三电容C3的公共端接输入信号Vip，同时第一开关K1至第三开关K3在控制电路驱动下闭合，最高位电容即第三电容C3接低电平VL，第一电容C1和第二电容C2接高电平VH，给正相电容网络的电容充电。在反相电容网络中，开关Kn在控制电路的驱动下闭合，第一电容C12、第二电容C22、第三电容C32的公共端接输入信号Vin，同时最高位电容即第三电容C32接高电平VH，第二电容C22和第一电容C12接低电平VL，给反相电容网络的电容充电。此时同相电容网络中所储存的电荷量为：

Q_p＝(V_ip-V_L)×2C+(V_ip-V_H)×2C

反相电容网络中所储存的电荷量为：

Q_n＝(V_in-V_H)×2C+(V_in-V_L)×2C

如图2(B)所示，在比较阶段，正相开关Kp和反相开关Kn均断开，同时正相电容网络和反相电容网络中，所有电容的非公共端分所接电平保持不变；正相电容网络和反相电容网络中电荷量保持不变，开关电容网络进行电荷进行重分配，即Q_xp＝Q_p、Q_xn＝Q_n，有：

Q_xp＝(V_xp-V_L)×2C+(V_xp-V_H)×2C＝Q_p

Q_xn＝(V_xn-V_H)×2C+(V_xn-V_L)×2C＝Q_n

记V_ref＝V_H-V_L、则V_xp＝V_ip、V_xn＝V_in。其中，Q_p和Q_n分别为采样阶段正相电容网络和反相电容网络总电荷量，Q_xp和Q_xn分别为比较阶段正相电容网络和反相电容网络总电荷量，V_xp为比较器正相输入端电压，V_xn为比较器反相输入端电压。

此时比较器将正相输入端电压V_xp和反相输入端电压V_xn进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压V_xp大于反相输入端电压V_xn，即V_ip-V_in＞0，则将二进制编码最高位B₄置为1；如果正相输入端电压V_xp小于反相输入端电压V_xn，即V_ip-V_in＜0，则将二进制编码最高位B₄置为0。

(1)对于B₄为1的情况：

当最高位B₄置为1时，SAR逻辑控制电路根据比较器的输出结果产生相应的控制信号，使正相电容网络中的第二电容C2的一端通过第二开关K2连接至低电平VL，反相电容网络中的第二电容C22的一端通过第二开关K22连接至高电平VH，如图2(C1)所示。此时由于电压的变化，正相电容网络和反相电容网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压V_xp和反相输入端电压V_xn发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式：

Q_xp＝(V_xp-V_L)×3C+(V_xp-V_H)×C＝Q_p

Q_xn＝(V_xn-V_H)×3C+(V_xn-V_L)×C＝Q_n

化简上述两式可得： $V_{\mathrm{xp}}=V_{\mathrm{ip}}-\frac{1}{4}{V}_{\mathrm{ref}},V_{\mathrm{xn}}=V_{\mathrm{in}}+\frac{1}{4}{V}_{\mathrm{ref}}.$

此时比较器将正相输入端电压V_xp和反相输入端电压V_xn进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压V_xp大于反相输入端电压V_xn，即则将二进制编码次高位B₃置为1；如果正相输入端电压V_xp小于反相输入端电压V_xn，即则将二进制编码次高位B₃置为0。

对于B₄B₃为11的情况：

当次高位B₃置为1时，SAR逻辑控制电路根据比较器的输出结果产生相应的控制信号，使正相电容网络中的第一电容C1的一端通过第一开关K1连接至共模电平Vcm，反相电容网络中的第一电容C12的一端通过第一开关K12连接至共模电平Vcm，如图2(D1)所示。此时由于电压的变化，正相电容网络和反相电容网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压V_xp和反相输入端电压V_xn发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式：

Q_xp＝(V_xp-V_L)×3C+(V_xp-V_cm)×C＝Q_p

Q_xn＝(V_xn-V_H)×3C+(V_xn-V_cm)×C＝Q_n

化简上述两式可得： $V_{\mathrm{xp}}=V_{\mathrm{ip}}-\frac{3}{8}{V}_{\mathrm{ref}},V_{\mathrm{xn}}=V_{\mathrm{in}}+\frac{3}{8}{V}_{\mathrm{ref}}.$

此时比较器将正相输入端电压V_xp和反相输入端电压V_xn进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压V_xp大于反相输入端电压V_xn，即则将二进制编码再次高位B₂置为1；如果正相输入端电压V_xp小于反相输入端电压V_xn，即则将二进制编码再次高位B₂置为0。

当B₂置为1时，SAR逻辑控制电路根据比较器的输出结果产生相应的控制信号，使正相电容网络中的第一电容C1的一端通过第一开关K1连接至低电平VL，反相电容网络不变，如图3(E1)所示。此时由于电压的变化，正相电容网络和反相电容网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压V_xp和反相输入端电压V_xn发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式：

Q_xp＝(V_xp-V_L)×4C＝Q_p

Q_xn＝(V_xn-V_H)×3C+(V_xn-V_cm)×C＝Q_n

化简上述两式可得： $V_{\mathrm{xp}}=V_{\mathrm{ip}}-\frac{1}{2}{V}_{\mathrm{ref}},V_{\mathrm{xn}}=V_{\mathrm{in}}+\frac{3}{8}{V}_{\mathrm{ref}}.$

此时比较器将正相输入端电压V_xp和反相输入端电压V_xn进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压V_xp大于反相输入端电压V_xn，即则将二进制编码最低位B₁置为1；如果正相输入端电压V_xp小于反相输入端电压V_xn，即则将二进制编码最低位B₁置为0。

当B₂置为0时，控制电路根据比较器的输出结果产生相应的控制信号，使反相电容网络中的第一电容C12的一端通过第一开关K12连接至低电平VL，正相电容网络不变，如图3(E2)所示。此时由于电压的变化，正相电容网络和反相电容网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压V_xp和反相输入端电压V_xn发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式：

Q_xp＝(V_xp-V_L)×3C+(V_xp-V_cm)×C＝Q_p

Q_xn＝(V_xn-V_H)×3C+(V_xn-V_L)×C＝Q_n

化简上述两式可得： $V_{\mathrm{xp}}=V_{\mathrm{ip}}-\frac{3}{8}{V}_{\mathrm{ref}},V_{\mathrm{xn}}=V_{\mathrm{in}}+\frac{1}{4}{V}_{\mathrm{ref}}.$

此时比较器将正相输入端电压V_xp和反相输入端电压V_xn进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压V_xp大于反相输入端电压V_xn，即则将二进制编码最低位B₁置为1；如果正相输入端电压V_xp小于反相输入端电压V_xn，即则将二进制编码最低位B₁置为0。

对于B₄B₃为10的情况：

当次高位B₃置为0时，SAR逻辑控制电路根据比较器的输出结果产生相应的控制信号，使正相电容网络中的第二电容C2的一端通过第二开关K2连接至高电平VH，第一电容C1的一端通过第一开关K1连接至共模电平Vcm，反相电容网络中的第二电容C22的一端通过第二开关K22连接至低电平VL，第一电容C12的一端通过第一开关K12连接至共模电平Vcm，如图2(D2)所示。此时由于电压的变化，正相电容网络和反相电容网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压V_xp和反相输入端电压V_xn发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式：

Q_xp＝(V_xp-V_L)×2C+(V_xp-V_H)×C+(V_xp-V_cm)×C＝Q_p

Q_xn＝(V_xn-V_H)×2C+(V_xn-V_L)×C+(V_xn-V_cm)×C＝Q_n

化简上述两式可得： $V_{\mathrm{xp}}=V_{\mathrm{ip}}-\frac{1}{8}{V}_{\mathrm{ref}},V_{\mathrm{xn}}=V_{\mathrm{in}}+\frac{1}{8}{V}_{\mathrm{ref}}.$

此时比较器将正相输入端电压V_xp和反相输入端电压V_xn进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压V_xp大于反相输入端电压V_xn，即则将二进制编码再次高位B₂置为1；如果正相输入端电压V_xp小于反相输入端电压V_xn，即则将二进制编码再次高位B₂置为0。

当B₂置为1时，SAR逻辑控制电路根据比较器的输出结果产生相应的控制信号，使正相电容网络中的第一电容C1的一端通过第一开关K1连接至低电平VL，反相电容网络不变，如图4(E3)所示。此时由于电压的变化，正相电容网络和反相电容网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压V_xp和反相输入端电压V_xn发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式：

Q_xp＝(V_xp-V_L)×3C+(V_xp-V_H)×C＝Q_p

Q_xn＝(V_xn-V_H)×2C+(V_xn-V_L)×C+(V_xn-V_cm)×C＝Q_n

化简上述两式可得： $V_{\mathrm{xp}}=V_{\mathrm{ip}}-\frac{1}{4}{V}_{\mathrm{ref}},V_{\mathrm{xn}}=V_{\mathrm{in}}+\frac{1}{8}{V}_{\mathrm{ref}}.$

此时比较器将正相输入端电压V_xp和反相输入端电压V_xn进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压V_xp大于反相输入端电压V_xn，即则将二进制编码最低位B₁置为1；如果正相输入端电压V_xp小于反相输入端电压V_xn，即则将二进制编码最低位B₁置为0。

当B₂置为0时，SAR逻辑控制电路根据比较器的输出结果产生相应的控制信号，使反相电容网络中的第一电容C12的一端通过第一开关K12连接至低电平VL，正相电容网络不变，如图4(E4)所示。此时由于电压的变化，正相电容网络和反相电容网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压V_xp和反相输入端电压V_xn发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式：

Q_xp＝(V_xp-V_L)×2C+(V_xp-V_H)×C+(V_xp-V_cm)×C＝Q_p

Q_xn＝(V_xn-V_H)×2C+(V_xn-V_L)×2C＝Q_n

化简上述两式可得：V_xn＝V_in。

此时比较器将正相输入端电压V_xp和反相输入端电压V_xn进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压V_xp大于反相输入端电压V_xn，即则将二进制编码最低位B₁置为1；如果正相输入端电压V_xp小于反相输入端电压V_xn，即则将二进制编码最低位B₁置为0。

(2)对于B₄为0的情况：

当最高位B₄置为0时，SAR逻辑控制电路根据比较器的输出结果产生相应的控制信号，使正相电容网络中的第三电容C3的一端通过第三开关K3连接至高电平VH，第二电容C2的一端通过第二开关K2连接至低电平VL，反相电容网络中的第三电容C32的一端通过第三开关K32连接至低电平VL，第二电容C22的一端通过第二开关K22连接至高电平VH，如图2(C2)所示。此时由于电压的变化，正相电容网络和反相电容网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压V_xp和反相输入端电压V_xn发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式：

Q_xp＝(V_xp-V_H)×3C+(V_xp-V_L)×C＝Q_p

Q_xn＝(V_xn-V_L)×3C+(V_xn-V_H)×C＝Q_n

化简上述两式可得： $V_{\mathrm{xp}}=V_{\mathrm{ip}}+\frac{1}{4}{V}_{\mathrm{ref}},V_{\mathrm{xn}}=V_{\mathrm{in}}-\frac{1}{4}{V}_{\mathrm{ref}}.$

此时比较器将正相输入端电压V_xp和反相输入端电压V_xn进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压V_xp大于反相输入端电压V_xn，即则将二进制编码次高位B₃置为1；如果正相输入端电压V_xp小于反相输入端电压V_xn，即则将二进制编码次高位B₃置为0。

对于B₄B₃为01的情况：

当次高位B₃置为1时，SAR逻辑控制电路根据比较器的输出结果产生相应的控制信号，使正相电容网络中的第一电容C1的一端通过第一开关K1连接至共模电平Vcm，反相电容网络中的第一电容C12的一端通过第一开关K12连接至共模电平Vcm，如图2(D3)所示。此时由于电压的变化，正相电容网络和反相电容网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压V_xp和反相输入端电压V_xn发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式：

Q_xp＝(V_xp-V_H)×2C+(V_xp-V_L)×C+(V_xp-V_cm)×C＝Q_p

Q_xn＝(V_xn-V_L)×2C+(V_xn-V_H)×C+(V_xn-V_cm)×C＝Q_n

化简上述两式可得： $V_{\mathrm{xp}}=V_{\mathrm{ip}}+\frac{1}{8}{V}_{\mathrm{ref}},V_{\mathrm{xn}}=V_{\mathrm{in}}-\frac{1}{8}{V}_{\mathrm{ref}}.$

此时比较器将正相输入端电压V_xp和反相输入端电压V_xn进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压V_xp大于反相输入端电压V_xn，即则将二进制编码再次高位B₂置为1；如果正相输入端电压V_xp小于反相输入端电压V_xn，即则将二进制编码再次高位B₂置为0。

当B₂置为1时，SAR逻辑控制电路根据比较器的输出结果产生相应的控制信号，使正相电容网络中的第一电容C1的一端通过第一开关K1连接至低电平VL，反相电容网络不变，如图5(E5)所示。此时由于电压的变化，正相电容网络和反相电容网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压V_xp和反相输入端电压V_xn发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式：

Q_xp＝(V_xp-V_H)×2C+(V_xp-V_L)×2C＝Q_p

Q_xn＝(V_xn-V_L)×2C+(V_xn-V_H)×C+(V_xn-V_cm)×C＝Q_n

化简上述两式可得：V_xp＝V_ip、 $V_{\mathrm{xn}}=V_{\mathrm{in}}-\frac{1}{8}{V}_{\mathrm{ref}}.$

此时比较器将正相输入端电压V_xp和反相输入端电压V_xn进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压V_xp大于反相输入端电压V_xn，即则将二进制编码最低位B₁置为1；如果正相输入端电压V_xp小于反相输入端电压V_xn，即则将二进制编码最低位B₁置为0。

当B₂置为0时，SAR逻辑控制电路根据比较器的输出结果产生相应的控制信号，使反相电容网络中的第一电容C12的一端通过第一开关K12连接至低电平VL，正相电容网络不变，如图5(E6)所示。此时由于电压的变化，正相电容网络和反相电容网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压V_xp和反相输入端电压V_xn发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式：

Q_xp＝(V_xp-V_H)×2C+(V_xp-V_L)×C+(V_xp-V_cm)×C＝Q_p

Q_xn＝(V_xn-V_L)×3C+(V_xn-V_H)×C＝Q_n

化简上述两式可得： $V_{\mathrm{xp}}=V_{\mathrm{ip}}+\frac{1}{8}{V}_{\mathrm{ref}},V_{\mathrm{xn}}=V_{\mathrm{in}}-\frac{1}{4}{V}_{\mathrm{ref}}.$

此时比较器将正相输入端电压V_xp和反相输入端电压V_xn进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压V_xp大于反相输入端电压V_xn，即则将二进制编码最低位B₁置为1；如果正相输入端电压V_xp小于反相输入端电压V_xn，即则将二进制编码最低位B₁置为0。

对于B₄B₃为00的情况：

当次高位B₃置为0时，控制电路根据比较器的输出结果产生相应的控制信号，使正相电容网络中的第二电容C2的一端通过第二开关K2连接至高电平VH，第一电容C1的一端通过第一开关K1连接至共模电平Vcm，反相电容网络中的第二电容C22的一端通过第二开关K22连接至低电平VL，第一电容C12的一端通过第一开关K12连接至共模电平Vcm，如图2(D4)所示。此时由于电压的变化，正相电容网络和反相电容网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压V_xp和反相输入端电压V_xn发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式：

Q_xp＝(V_xp-V_H)×3C+(V_xp-V_cm)×C＝Q_p

Q_xn＝(V_xn-V_L)×3C+(V_xp-V_cm)×C＝Q_n

化简上述两式可得： $V_{\mathrm{xp}}=V_{\mathrm{ip}}+\frac{3}{8}{V}_{\mathrm{ref}},V_{\mathrm{xn}}=V_{\mathrm{in}}-\frac{3}{8}{V}_{\mathrm{ref}}.$

此时比较器将正相输入端电压V_xp和反相输入端电压V_xn进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压V_xp大于反相输入端电压V_xn，即则将二进制编码再次高位B₂置为1；如果正相输入端电压V_xp小于反相输入端电压V_xn，即则将二进制编码再次高位B₂置为0。

当B₂置为1时，SAR逻辑控制电路根据比较器的输出结果产生相应的控制信号，使正相电容网络中的第一电容C1的一端通过第一开关K1连接至低电平VL，反相电容网络不变，如图6(E7)所示。此时由于电压的变化，正相电容网络和反相电容网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压V_xp和反相输入端电压V_xn发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式：

Q_xp＝(V_xp-V_H)×3C+(V_xp-V_L)×C＝Q_p

Q_xn＝(V_xn-V_L)×3C+(V_xp-V_cm)×C＝Q_n

化简上述两式可得： $V_{\mathrm{xp}}=V_{\mathrm{ip}}+\frac{1}{4}{V}_{\mathrm{ref}},V_{\mathrm{xn}}=V_{\mathrm{in}}-\frac{3}{8}{V}_{\mathrm{ref}}.$

此时比较器将正相输入端电压V_xp和反相输入端电压V_xn进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压V_xp大于反相输入端电压V_xn，即则将二进制编码最低位B₁置为1；如果正相输入端电压V_xp小于反相输入端电压V_xn，即则将二进制编码最低位B₁置为0。

当B₂置为0时，SAR逻辑控制电路根据比较器的输出结果产生相应的控制信号，使反相电容网络中的第一电容C12的一端通过第一开关K12连接至低电平VL，正相电容网络不变，如图6(E8)所示。此时由于电压的变化，正相电容网络和反相电容网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压V_xp和反相输入端电压V_xn发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式：

Q_xp＝(V_xp-V_H)×3C+(V_xp-V_cm)×C＝Q_p

Q_xn＝(V_xn-V_L)×4C＝Q_n

化简上述两式可得： $V_{\mathrm{xp}}=V_{\mathrm{ip}}+\frac{3}{8}{V}_{\mathrm{ref}},V_{\mathrm{xn}}=V_{\mathrm{in}}-\frac{1}{2}{V}_{\mathrm{ref}}.$

此时比较器将正相输入端电压V_xp和反相输入端电压V_xn进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压V_xp大于反相输入端电压V_xn，即则将二进制编码最低位B₁置为1；如果正相输入端电压V_xp小于反相输入端电压V_xn，即则将二进制编码最低位B₁置为0。最后，该四位二进制码写入SAR逻辑控制电路寄存器中，完成模数转换。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (4)

1.一种逐次逼近型模数转换器，包括比较器和开关电容网络；所述开关电容网络包括连接所述比较器正相输入端的正相电容网络和连接所述比较器反相输入端的反相电容网络；其特征在于：所述正相电容网络和反相电容网络分别包括比模数转换器输出的二进制编码位数N少一个的N-1个电容，每个电容非公共端通过开关选择连接低电平VL或高电平VH，最低位电容通过开关选择连接低电平VL、高电平VH或共模电平Vcm。

2.根据权利要求1所述的一种逐次逼近型模数转换器，其特征在于：所述正相电容网络的电容公共端耦合在一起连接到所述比较器的正相输入端并通过正相开关连接输入信号Vip；所述正相电容网络的电容非公共端分别通过开关选择连接低电平VL或高电平VH；正相电容网络的最低位电容的非公共端还通过开关选择连接共模电平Vcm；所述反相电容网络的电容公共端耦合在一起连接到所述比较器的反相输入端并通过反相开关连接输入信号Vin；所述反相电容网络的电容非公共端分别通过开关选择连接低电平VL或高电平VH；反相电容网络的最低位电容的非公共端还通过开关选择连接共模电平Vcm。

3.根据权利要求2所述的一种逐次逼近型模数转换器，其特征在于：所述正相电容网络中，最低位电容即第一电容的电容值为C，第二至第N-1个电容的电容值为C_i＝2^i-2C，其中i为2≤i≤N-1的自然数；所述反相电容网络中，第一电容的电容值为C，第二至第N-1个电容的电容值为C_i＝2^i-2C，其中i为2≤i≤N-1的自然数。

4.一种基于上述逐次逼近型模数转换器的模数转换方法，其特征在于：所述电容网络中包括N个电容对，电容从最高位至最低位依次为第N电容至第一电容；通过N+1次比较实现N+1位精度转换，其转换过程包括如下步骤：

采样阶段：

正相电容网络中，正相开关在控制电路的驱动下闭合，第一电容至第N电容的公共端接输入信号Vip，同时在控制电路驱动下，最高位电容即第N电容接低电平VL，第一至第N-1电容接高电平VH；反相电容网络中，反相开关在控制电路的驱动下闭合，第一电容至第N电容的公共端接输入信号Vin，同时在控制电路驱动下，最高位电容即第N电容接高电平VH，第一至第N-1电容接低电平VL；

比较阶段：

I 第1次比较：

正相开关Kp和反相开关Kn均断开，同时，正相电容网络和反相电容网络中，所有电容的非公共端分所接电平保持不变；正相电容网络和反相电容网络中电荷量保持不变，开关电容网络进行电荷重分配；比较器比较正相输入端电压V_xp和反相输入端电压V_xn大小并输出结果到控制电路；若V_xp＞V_xn，即V_ip-V_in＞0，则控制电路将二进制编码最高位B_N+1置1，若V_xp小于V_xn，即则控制电路将二进制编码最高位B_N+1置0：

II 令i为2≤i≤N-1的整数，依次进行第i＝2至第i＝N-1次比较：

在第i-1次比较结束后，根据比较器输出的信号值，由控制电路对正相电容网络和反相电容网络的开关进行如下切换：在第i-1次比较时，若V_xp＞V_xn，即V_ip-V_in＞0，则控制电路将正相网络中的第N-i+1电容的非公共端接低电平VL，使反相网络中的第N-i+1电容的非公共端接高电平VH；若V_xp小于V_xn，即V_ip-V_in＜0，则控制电路将正相网络中的第N-i+2电容和第N-i+2电容的非公共端分别接高电平VH和低电平VL，使反相网络中的第N-i+2电容和第N-i+2电容的非公共端分别接低电平VL和高电平VH；正相电容网络和反相电容网络中电荷量保持不变，开关电容网络进行电荷重分配；比较器比较正相输入端电压V_xp和反相输入端电压V_xn大小并输出结果到控制电路：若V_xp＞V_xn，即V_ip-V_in＞0，则控制电路将二进制编码第N-i+2位B_N-i+2置1；若V_xp小于V_xn，即V_ip-V_in＜0，则控制电路将二进制编码第N-i+2位B_N-i+2置0；

III 第N次比较：

在第N-1次比较结束后，根据比较器输出的信号值，由控制电路对正相电容网络和反相电容网络的开关进行如下切换：若第N-1次比较时，若V_xp＞V_xn，即V_ip-V_in＞0，则控制电路将正相网络中的最低位电容即第一电容的非公共端接共模电平V_cm，使反相网络中的最低位电容即第一电容的非公共端接共模电平V_cm；若V_xp小于V_xn，即则控制电路将正相网络中的第二电容和第一电容的非公共端分别接高电平VH和共模电平V_cm，使反相网络中的第二电容和第一电容的非公共端接低电平VL和共模电平V_cm；正相电容网络和反相电容网络中电荷量保持不变，开关电容网络进行电荷重分配；比较器比较正相输入端电压V_xp和反相输入端电压V_xn大小并输出结果到控制电路：若V_xp＞V_xn，即V_ip-V_in＞0，则控制电路将二进制编码第2位B₂置1，若V_xp小于V_xn，即V_ip-V_in＜0，则控制电路将二进制编码第2位B₂置0；

IV 第N+1次比较：

在第N次比较结束后，根据比较器输出的信号值，由控制电路对正相电容网络和反相电容网络的开关进行如下切换：若第N次比较时，若V_xp＞V_xn，即V_ip-V_in＞0，则控制电路将正相网络中的最低位电容即第一电容的非公共端接低电平VL，反相网络不变；若V_xp小于V_xn，即V_ip-V_in＜0，则控制电路将反相网络中的最低位电容即第一电容的非公共端接低电平VL，正相网络不变；正相电容网络和反相电容网络中电荷量保持不变，开关电容网络进行电荷重分配；比较器比较正相输入端电压V_xp和反相输入端电压V_xn大小并输出结果到控制电路：若V_xp＞V_xn，即V_ip-V_in＞0，则控制电路将二进制编码最低位B₁置1，若V_xp小于V_xn，即V_ip-V_in＜0，则控制电路将二进制编码最低位B₁置0；

最后，将该N+1位二进制码写入控制电路寄存器中，完成模数转换。