CN110971236B - 一种逐次逼近型模数转换器及模数转换方法 - Google Patents

Abstract

本发明公开了一种逐次逼近型模数转换器及模数转换方法，属于基本电子电路的技术领域。本发明中的开关电容网络包括比输出二进制编码数量少2个的电容对，通过对开关的时序全新安排、改进电容阵列最低位电容结构及在电容阵列最低位电容处引入共模电平，省去了传统逐次逼近型模数转换器开关电容网络中的补偿电容，达到了N个电容对实现分辨率为N+2位的效果，并较传统逐次逼近型模数转换器少了最高位、次高位和再次高位三个电容对，整个开关电容网络总电容也降低接近87.5%。随着电容的减小，充放电电流也相应减小，从而降低了整体功耗，并且也减少了芯片面积，提高了经济效益。

Description

一种逐次逼近型模数转换器及模数转换方法

技术领域

本发明公开了一种逐次逼近型模数转换器及模数转换方法，属于基本电子电路的技术领域。

背景技术

逐次逼近型模数转换器是一种中高精度、中等速率、超低功耗的模数转换器。对于无线传感网、便携式设备等应用来说，模数转换器被要求能够工作在低电源电压下。然而，随着电源电压的降低，电路的增益受到了限制，而逐次逼近型模数转换器的结构只包括比较器、数模转换器和逐次逼近寄存器，不需要提供增益的电路。数字电路的功耗会随着工艺尺寸缩减比例不断减小，而模拟电路的功耗很难随着工艺的进步而同步减小。电容型逐次逼近型模数转换器在高分辨率情况下，需要使用大电容，不仅充放电功耗大，而且制作大电容浪费芯片面积，经济效益不高。

一种改进型逐次逼近型模数转换器的开关电容网络包括比输出二级制编码数量少一个的电容对，通过对开关的时序全新安排及在电容阵列最低电容处引入共模电平，省去了传统逐次逼近型模数转换器开关电容网络中的补偿电容，达到了N-1个电容对实现分辨率为N位的效果，较传统逐次逼近型模数转换器少了最高位和次高位两个电容对，整个开关电容网络总电容降低了75％。本发明旨在提出一种进一步减小电容面积并进一步提高分辨率的逐次逼近型模数转换器以兼顾逐次逼近型ADC的低功耗和高分辨率。

发明内容

本发明的发明目的是针对上述背景技术的不足，提供了一种逐次逼近型模数转换器及模数转换方法，以较小的电容面积实现了较高的分辨率，解决了现有逐次逼近型模数转换器难以在减小电容面积的同时提高分辨率的技术问题。

本发明为实现上述发明目的采用如下技术方案：

一种逐次逼近型模数转换器，包括比较器和开关电容网络；开关电容网络包括连接比较器正相输入端的正相电容网络和连接比较器反相输入端的反相电容网络；正相电容网络和反相电容网络分别包括比模数转换器输出的二进制编码位数N+2少2个的N个电容，每位电容非公共端可选择地连接两个参考电平，最低位电容可选择地连接三个参考电平。

其中，正相电容网络的电容公共端耦合在一起连接到比较器的正相输入端并通过正相开关连接正极性输入信号，各电容另一端分别通过开关可选择地连接低电平或高电平，最低位电容由a电容、b电容、c电容这3个电容组成，c电容的一极接比较器的正相输入端，c电容的另一极接a电容的一极和b电容的一极，a电容的另一极和b电容的另一极分别通过a开关、b开关可选择地连接低电平、高电平或共模电平，次低位电容至最高位电容通过第二电容至第N电容实现，第二电容至第N电容分别通过第二开关至第N开关可选择地连接低电平或高电平；反相电容网络的电容公共端耦合在一起连接到比较器的反相输入端并通过反相开关连接负极性输入信号各电容另一端分别通过开关可选择地连接低电平或高电平，最低位电容由a电容、b电容、c电容这3个电容组成，c电容的一极接比较器的反相输入端，c电容的另一极接a电容的一极和b电容的一极，a电容的另一极和b电容的另一极分别通过a开关、b开关可选择地连接低电平、高电平或共模电平，次低位电容至最高位电容通过第二电容至第N电容实现，第二电容至第N电容分别通过第二开关至第N开关可选择地连接低电平或高电平。

其中，正相电容网络中a电容、b电容、c电容的电容值分别为C、C、2C，其余电容的电容值为Ci＝2^i-2C，其中，i为2≤i≤N的自然数；反相电容网络中a电容、b电容、c电容的电容值分别为C、C、2C，其余电容的电容值为Ci2＝2^i-2C，其中，i为2≤i≤N的自然数。

一种基于上述逐次逼近型模数转换器的模数转换方法，包括如下步骤：

采样阶段：

正相网络中的正相开关在控制电路的驱动下闭合，c电容、第二电容至第N电容的公共端接正极性输入信号，同时，所有的开关在控制电路驱动下闭合后分别接高电平或低电平，其中，最高位电容即所连接的第N开关接低电平，其余电容连接的开关接高电平；反相网络中的反相开关在控制电路的驱动下闭合，c电容、第二电容至第N电容的公共端接反极性输入信号，同时，所有的开关在控制电路驱动下闭合后分别接高电平或低电平，其中，最高位电容所连接的第N开关接高电平，其余电容连接的开关接低电平。

比较阶段：

首先，正相开关和反相开关均断开；同时，正相网络中所有的开关在控制电路驱动下控制c电容、第二电容至第N电容的另一端所接电平保持不变；反相网络中a开关、b开关、第二开关至第N开关在控制电路驱动下控制c电容、第二电容至第N电容的另一端所接电平保持不变；正相网络和反相网络中电荷量保持不变，开关电容网络进行电荷重分布后；比较器比较正相输入端电压Vxp和反相输入端电压Vxn的大小并输出结果到控制电路；若Vxp＞Vxn，即Vip-Vin＞0，则控制电路将二进制编码最高位置1，若Vxp＜Vxn，即Vip-Vin＜0,则控制电路将二进制编码最高位置0；

根据比较器输出的信号值，由控制电路分别控制正相电容网络和反相电容网络的最高位和次高位电容开关接低电平或高电平或保持开关不动作，开关电容网络开始电荷重分布；

当开关电容网络电荷重分布完成后，比较器比较正相输入端电压Vxp和反相输入端电压Vxn大小后输出信号至控制电路，控制电路将二进制编码次高位置1或置0；

依次逐次比较下去，直到二进制码最低位置1或置0后，该二进制码写入控制电路寄存器中，完成模数转换。

本发明采用上述技术方案，具有以下有益效果：本发明中的开关电容网络包括比输出二进制编码数量少2个的电容对，通过对开关的时序全新安排、改进电容阵列最低位电容结构及在电容阵列最低位电容处引入共模电平Vcm，省去了传统逐次逼近型模数转换器开关电容网络中的补偿电容，达到了N个电容对实现分辨率为N+2位的效果，并较传统逐次逼近型模数转换器少了最高位、次高位和再次高位三个电容对，整个开关电容网络总电容也降低接近87.5％。随着电容的减小，充放电电流也相应减小，从而降低了整体功耗，并且也减少了芯片面积，提高了经济效益。

附图说明

图1为本发明逐次逼近型模数转换器的电路结构图。

图2为本发明逐次逼近型模数转换器5位输出电路结构图。

图3为本发明逐次逼近型模数转换器的高3位开关转换工作原理图。

图4为本发明逐次逼近型模数转换器在输入信号范围[V_ref,V_ref/2]的低2位开关转换工作原理图。

图5为本发明逐次逼近型模数转换器在输入信号范围[V_ref/2,0]的低2位开关转换工作原理图。

图6为本发明逐次逼近型模数转换器在输入信号范围[0,-V_ref/2]的低2位开关转换工作原理图。

图7为本发明逐次逼近型模数转换器在输入信号范围[-V_ref/2,-V_ref]的低2位开关转换工作原理图。

图中标号说明：C1a和C12a为a电容，C1b和C12b为b电容，C1c和C12c为c电容，C2和C22为第二电容，C3和C32为第三电容，Cn和Cn2为第n电容，K1a和K12a为a开关，K1b和K12b为b开关，K2和K22为第二开关，K3和K32为第三开关，Kp为正相开关，Kn为反相开关。

具体实施方式

下面结合附图对发明的技术方案进行详细说明，应理解这些实施例仅用于说明本发明而不用于限制本发明的保护范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。

本发明公开的逐次逼近型模数转换器如图1所示，包括比较器和开关电容网络；开关电容网络包括连接比较器正相输入端的正相电容网络和连接比较器反相输入端的反相电容网络；正相电容网络和反相电容网络分别包括比模数转换器输出的二进制编码位数N+2少2个的N个电容，每位电容非公共端可选择地连接两个参考电平，最低位电容可选择地连接三个参考电平。

如图2所示，一个5位输出的逐次逼近型模数转换器包括控制电路、比较器和开关电容网络。其中，开关电容网络包括连接到比较器正相输入端的正相网络，以及连接到比较器反相输入端的反相网络。在正相网络中，有比输出二进制编码位数少2个数的电容对，本例为5位输出B₅B₄B₃B₂B₁，即有3个电容对，最低位电容、中间位电容、最高位电容最低位电容由a电容C1a、b电容C1b、c电容C1c组成，c电容C1c的一极比较器的接正相输入端，c电容C1c的另一极接a电容C1a和b电容C1b的一极，a电容C1a和b电容C1b的另一极分别通过a开关K1a、b开关K1b可选择地连接低电平VL、高电平VH或共模电平Vcm，中间位电容即为第二电容C2、最高位电容即为第三电容C3。c电容C1c、b电容C1b、c电容C1c、第二电容C2、第三电容C3的公共端共同连接到比较器的正相输入端并可通过正相开关Kp连接到正极性输入信号Vip，a电容C1a、b电容C1b、第二电容C2、第三电容C3的另一端分别通过a开关K1a、b开关K1b、第二开关K2第三开关K3可选择地连接低电平VL或高电平VH。a电容C1a和b电容C1b还可通过a开关K1a和b开关K1b可选择地连接共模电平Vcm。a电容C1a、b电容C1b、c电容C1c的电容值分别为C、C、2C，其余电容的电容值为Ci＝2^i-2C，其中，i为2≤i≤N的自然数。所有的开关均由控制电路输出的脉冲信号控制。在反相网络中，有与正相网络相同数目的电容，最低位电容由a电容C12a、b电容C12b、c电容C12c组成，c电容C12c的一极接正相输入端，c电容C12c的另一极接a电容C12a和b电容C12b的一极，a电容C12a和b电容C12b的另一极分别通过a开关K12a和b开关K12b可选择地连接低电平VL、高电平VH或共模电平Vcm。c电容C12c、第二电容C22、第三电容C32的公共端共同连接到比较器的反相输入端并可通过反相开关Kn连接到负极性输入信号Vin，c电容C12c、第二电容C22、第三电容C32的另一极分别通过a开关K12a、b开关K12b、第二开关K22、第三开关K32可选择地连接低电平VL或高电平VH。a电容C12a和b电容C12b还可通过a开关K12a和b开关K12b可选择地连接共模电平Vcm。a电容C12a、b电容C12b、c电容C12c的电容值分别为C、C、2C，其余电容的电容值为Ci2＝2^i-2C，其中，i为2≤i≤N的自然数。反相网络结构与正相网络结构相同。

如图3(A)所示，采样阶段，在正相网络中，正相开关Kp在控制电路的驱动下闭合，c电容C1c、第二电容C2、第三电容C3的公共端接到输入正极性信号Vip，同时a开关K1a、b开关K1b、第二开关K2、第三开关K3在控制电路驱动下闭合后分别接高低电平VH和VL，其中，最高位电容即第三电容C3接低电平VL，其余电容接高电平VH，给正相网络的电容充电；在反相网络中，反相开关Kn在控制电路的驱动下闭合，c电容C12c、第二电容C22、第三电容C32的公共端接到负极性输入信号Vin，同时，a开关K12a、b开关K12b、第二开关K22、第三开关K32在控制电路驱动下闭合后分别接高低电平VH和VL，其中，最高位电容即第三电容C32接高电平VH，其余电容接低电平VL，给反相网络的电容充电。此时，正相网络所储存的电荷量为：

Qp＝(Vip-VL)×2C+(Vip-VH)×2C，

反相网络中所储存的电荷量为：

Qn＝(Vin-VH)×2C+(Vin-VL)×2C。

如图3(B)所示，在比较阶段，正相开关Kp和反相开关Kn均断开，正相网络和反相网络中其余开关保持不变，此时，正相网络和反相网络中电荷量保持不变，电荷进行重分配，此时：

Qxp＝(Vxp-VL)×2C+(Vxp-VH)×2C＝Qp，

Qxn＝(Vxn-VH)×2C+(Vxn-VL)×2C＝Qn，

记Vref＝VH-VL、

则Vxp＝Vip、Vxn＝Vin。

此时，比较器将正相输入端电压Vxp和反相输入端电压Vxn进行比较，并将结果输出到控制电路。如果正相输入端电压Vxp大于反相输入端电压Vxn，即Vip-Vin＞0，则将二进制编码最高位B₅置为1，即图3(C1)；如果正相输入端电压Vxp小于反相输入端电压Vxn，即Vip-Vin＜0，则将二进制编码最高位B₅置为0，即图3(C2)。

当最高位B₅置为1时，即图3(C1)，控制电路根据比较器的输出结果产生相应的控制信号使正相网络中的第二电容C2的一端通过第二开关K2连接至低电平VL，反相网络中的第二电容C22的一端通过第二开关K22连接至高电平VH。此时由于电压的变化，正相网络和反相网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压Vxp和反相输入端电压Vxn发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式：

Qxp＝(Vxp-VL)×3C+(Vxp-VH)×C＝Qp，

Qxn＝(Vxn-VH)×3C+(Vxn-VL)×C＝Qn，

化简上述两式可得：

此时比较器将正相输入端电压Vxp和反相输入端电压Vxn进行比较，并将结果输出到控制电路。如果正相输入端电压Vxp大于反相输入端电压Vxn，即

则将二进制编码次高位B₄置为1，即图3(D1)；如果正相输入端电压Vxp小于反相输入端电压Vxn，即

则将二进制编码次高位B₄置为0，即图3(D2)。

当次高位B₄置为1时，即图3(D1)，控制电路根据比较器的输出结果产生相应的控制信号，使正相网络中的a电容C12a和b电容C12b的一端通过a开关K1a和b开关K1b连接至共模电平Vcm，反相网络中的a电容C12a和b电容C12b的一端通过a开关K12a和b开关K12b连接至共模电平Vcm。此时由于电压的变化，正相网络和反相网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压Vxp和反相输入端电压Vxn发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式：

Qxp＝(Vxp-VL)×3C+(Vxp-Vcm)×C＝Qp，

Qxn＝(Vxn-VH)×3C+(Vxn-Vcm)×C＝Qn，

化简上述两式可得：

此时比较器将正相输入端电压Vxp和反相输入端电压Vxn进行比较，并将结果输出到控制电路。如果正相输入端电压Vxp大于反相输入端电压Vxn，即

则将二进制编码第三位B₃置为1，即图4(E1)；如果正相输入端电压Vxp小于反相输入端电压Vxn，即

则将二进制编码第三位B₃置为0，即图4(E2)。

当第三位B₃置为1时，即图4(E1)，控制电路根据比较器的输出结果产生相应的控制信号，使正相网络中的a电容C12a的一端通过a开关K1a连接至低电平VL，反相网络中的a电容C12a的一端通过a开关K12a连接至高电平VH。此时由于电压的变化，正相网络和反相网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压Vxp和反相输入端电压Vxn发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式：

化简上述两式可得：

此时比较器将正相输入端电压Vxp和反相输入端电压Vxn进行比较，并将结果输出到控制电路。如果正相输入端电压Vxp大于反相输入端电压Vxn，即

则将二进制编码第四位B₂置为1，即图4(F1)；如果正相输入端电压Vxp小于反相输入端电压Vxn，即

则将二进制编码第四位B₂置为0，即图4(F2)。

当第四位B₂置为1时，即图4(F1)，控制电路根据比较器的输出结果产生相应的控制信号，使正相网络中的b电容C1b的一端通过b开关K1b连接至低电平VL，反相网络保持不变。此时由于电压的变化，正相网络和反相网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压Vxp和反相输入端电压Vxn发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式：

Qxp＝(Vxp-VL)×4C＝Qp，

化简上述两式可得：

此时比较器将正相输入端电压Vxp和反相输入端电压Vxn进行比较，并将结果输出到控制电路。如果正相输入端电压Vxp大于反相输入端电压Vxn，即

则将二进制编码最低位B₁置为1，最终B₅B₄B₃B₂B₁输出结果为11111；如果正相输入端电压Vxp小于反相输入端电压Vxn，即

则将二进制编码最低位B₁置为0，最终B₅B₄B₃B₂B₁输出结果为11110。

其余比较阶段的详细过程见说明书附图3、图4、图5、图6、图7，此处不再赘述。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (4)

1.一种逐次逼近型模数转换器，包括比较器、接在比较器正相输入端的正相电容网络、接在比较器反相输入端的反相电容网络、接在比较器输出端的控制电路，正相电容网络和反相电容网络均包括个对应于模数转换器二进制编码各位输出的电容，正相电容网络中各电容的公共连接端通过正相开关接正极性输入信号，反相电容网络中各电容的公共连接端通过反向开关接负极性输入信号，其特征在于，控制电路根据比较器输出结果控制最低位电容接高电平或低电平或共模电平同时控制其余电容接高电平或低电平，比较器正相输入端电压和反相输入端电压在维持正相电容网络和反相电容网络电荷量保持不变的前期下更新，

其中，

最低位电容包括a电容(C1a、C12a)、b电容(C1b、C12b)、c电容(C1c、C12c)，c电容(C1c、C12c)的一极接比较器的正相输入端，c电容(C1c、C12c)的另一极接a电容(C1a、C12a)的一极和b电容(C1b、C12b)的一极，a电容(C1a、C12a)的另一极和b电容(C1b、C12b)的另一极分别通过a开关(K1a、K12a)、b开关(K1b、K12b)可选择地连接低电平、高电平或共模电平。

2.根据权利要求1所述一种逐次逼近型模数转换器，其特征在于，a电容(C1a、C12a)、b电容(C1b、C12b)、c电容(C1c、C12c)的容值分别为C、C、2C，其余电容Ci的容值为Ci＝2^i-2C，i为2≤i≤N的自然数，N为各电容网络包含的电容总数。

3.根据权利要求1所述一种逐次逼近型模数转换器，其特征在于，共模电平Vcm与高电平VH、低电平VL的数值关系为：

4.一种模数转换方法，基于权利要求1至3中任意一项所述模数转换器实现，其特征在于，

采用阶段：

闭合正相开关，正相电容网络中的电容公共连接端接正极性输入信号，闭合正相电容网络中的所有控制开关使该网络中最高位电容接低电平且其余电容接高电平，

闭合反相开关，反相电容网络中的电容公共连接端接负极性输入信号，闭合反相电容网络中的所有控制开关使该网络中最高位电容接高电平且其余电容接低电平；

第一次比较：

断开正相开关和反相开关，正相电容网络和反相电容网络中各电容所接电平保持不变，在比较器正相输入端电压大于反相输入端电压时置二进制编码最高位为1，在比较器正相输入端电压小于反相输入端电压时置二进制编码最高位为0；

第2≤i≤N-1次比较：

在二进制编码第N+4-i位置为1时，控制正相电容网络中第N+1-i位电容接低电平，控制反相电容网络中第N+1-i位电容接高电平，维持正相电容网络和反相电容网络中其余电容的接入电平不变，在比较器正相输入端电压大于反相输入端电压时置二进制编码第N+2-(i-1)位为1，在比较器正相输入端电压小于反相输入端电压时置二进制编码第N+2-(i-1)位为0，

在二进制编码第N+4-i位置为0时，控制正相电容网络中第N+2-i位电容接高电平，控制反相电容网络中第N+2-i位电容接高低平，控制正相电容网络中第N+1-i位电容接低电平，控制反相电容网络中第N+1-i位电容接高电平，维持正相电容网络和反相电容网络中其余电容的接入电平不变，在比较器正相输入端电压大于反相输入端电压时置二进制编码第N+2-(i-1)位为1，在比较器正相输入端电压小于反相输入端电压时置二进制编码第N+2-(i-1)位为0；

第N次比较：

在二进制编码器第4位置为1时，控制正相电容网络和反相电容网路中最低位电容接共模电平，维持正相电容网络和反相电容网络中其余电容的接入电平不变，在比较器正相输入端电压大于反相输入端电压时置二进制编码第3位为1，在比较器正相输入端电压小于反相输入端电压时置二进制编码第3位为0，

在二进制编码器第4为置为0时，控制正相电容网络控制正相电容网络和反相电容网路中最低位电容接共模电平，控制电容网络中的第2位电容对接与前一次比较相反的电平信号，在比较器正相输入端电压大于反相输入端电压时置二进制编码第3位为1，在比较器正相输入端电压小于反相输入端电压时置二进制编码第3位为0；

第N+1次比较：

在二进制编码器第3位置为1时，控制正相电容网络中a电容接低电平，控制反相电容网络中a电容接高电平，维持正相电容网络和反相电容网络中其余电容的接入电平不变，在比较器正相输入端电压大于反相输入端电压时置二进制编码第2位为1，在比较器正相输入端电压小于反相输入端电压时置二进制编码第2位为0，

在二进制编码器第3位置为0时，控制正相电容网络中a电容接高电平，控制反相电容网络中a电容接低电平，维持正相电容网络和反相电容网络中其余电容的接入电平不变，在比较器正相输入端电压大于反相输入端电压时置二进制编码第2位为1，在比较器正相输入端电压小于反相输入端电压时置二进制编码第2位为0；

第N+2次比较：

在二进制编码器第2位置为1时，控制正相电容网络中b电容接低电平，维持正相电容网络和反相电容网络中其余电容的接入电平不变，在比较器正相输入端电压大于反相输入端电压时置二进制编码第1位为1，在比较器正相输入端电压小于反相输入端电压时置二进制编码第1位为0，

在二进制编码器第2位置为0时，控制反相电容网络中b电容接低电平，维持正相电容网络和反相电容网络中其余电容的接入电平不变，在比较器正相输入端电压大于反相输入端电压时置二进制编码第1位为1，在比较器正相输入端电压小于反相输入端电压时置二进制编码第1位为0。

Images